JP3712686B2 - Planar optical semiconductor device - Google Patents
Planar optical semiconductor device Download PDFInfo
- Publication number
- JP3712686B2 JP3712686B2 JP2002077895A JP2002077895A JP3712686B2 JP 3712686 B2 JP3712686 B2 JP 3712686B2 JP 2002077895 A JP2002077895 A JP 2002077895A JP 2002077895 A JP2002077895 A JP 2002077895A JP 3712686 B2 JP3712686 B2 JP 3712686B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting layer
- light
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、面型光半導体装置に関する。
【0002】
【従来の技術】
従来、長波長帯の面発光レーザを実現するために、波長が短いGaInAs/AlGaAs/GaAs系レーザを電流注入で励起こして、これから発生するレーザ光を、波長の長いGaInAsP/InP系レーザに入射して発振させるものがある。
【0003】
この面発光レーザは、波長の短いレーザ光をGaInAsp/InP系レーザで吸収し発振させることで、波長の長いレーザ光を得ることができる。
【0004】
しかしながら、この面発光レーザは、GaAs基板を支持基板とするGaInAs/AlGaAs/GaAs系レーザとInP基板を支持基板とするGaInAsP/InP系レーザを融着で接合するために、融着した界面に非発光センターが発生しこの部分でレーザ光が吸収されてしまうために発振効率が低いという問題がある。
【0005】
また、それぞれの基板の熱膨張係数の差が大きいために、レーザ発振による温度上昇に伴い基板が反ってしまう問題がある。
【0006】
また、作製の過程で基板を融着する工程が必要であり、工程が極めて複雑であるばかりでなく、格子定数の異なる基板を融着するために界面に大きなストレスが残り、信頼が低下する問題がある。
【0007】
【発明が解決しようとする課題】
このように従来の面発光レーザでは、異なる基板を融着して作製しなければならず、発光効率が低い、基板が反る、信頼性の低下という問題がある。
【0008】
本発明は、上記問題点を解決するためになされたものであり、発光効率が高く、基板が反ることがなく、信頼性の向上した面型光半導体装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明は、基板と、
前記基板上に形成され、電流注入によって発光する第1の発光層と、
前記基板上に形成された第2の発光層と、
前記第1の発光層及び前記第2の発光層を挟むように配置された一対の第1の半導体多層膜反射鏡と、
前記第1の発光層及び前記第2の発光層及び前記一対の第1の半導体多層膜反射鏡を挟むように配置された一対の第2の半導体多層膜反射鏡とを具備し、
前記一対の第1の半導体多層膜反射鏡は、前記第1の発光層で発光した光を前記第1の発光層に吸収させ第1のレーザ発振を起こし、
前記第2の発光層は、前記第1のレーザ発振によって発振された第1のレーザ光を吸収して発光し、
前記一対の第2の半導体多層膜反射鏡は、前記第2の発光層で発光した光を前記第2の発光層に吸収させ第2のレーザ発振を起こさせて、第2のレーザ光を発生させることを特徴とする面型光半導体装置を提供する。
【0013】
このとき、前記第1の発光層はAlxGa1−x−yInyAs1−zPz(0≦x≦1、0≦y≦1、0≦1−x−y≦1、0≦z≦1)層を有し、前記第2の発光層はGa1−pInpAs1−qNq(0≦p≦1、0<q<1)層を有することが好ましい。
【0014】
また、前記第1のレーザ光の密度がその平均光密度よりも高い位置に前記第2の発光層を配置することが好ましい。
【0015】
また、前記第2のレーザ光の密度がその平均光密度よりも高い位置に前記第2の発光層を配置することが好ましい。
【0016】
また、前記第1のレーザ光の密度がその平均光密度よりも高い位置であり、かつ前記第2のレーザ光の密度がその平均光密度よりも高い位置に前記第2の発光層を配置することが好ましい。
【0017】
また、前記第2の発光層が複数あることが好ましい。
【0018】
また、前記第2の発光層のうち少なくとも一つが電流注入可能であることが好ましい。
【0019】
また、前記基板がGaAsであることが好ましい。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて詳細に説明する。なお、本発明は以下にあげる実施形態に限定されることはなく、種々工夫して用いることができる。
【0021】
(実施形態1)
図1は、本発明の実施形態1にかかる面型光半導体素子の断面図である。
【0022】
図1に示すように、この面型光半導体素子は、GaAs基板1上にAlxGa1−x−yInyAs1−zPz(0≦x≦1、0≦y≦1、0≦1−x−y≦1、0≦z≦1)からなる第1の発光層4が形成されている。この第1の発光層4を挟むように一対の第1の半導体多層膜反射鏡2及び3が形成されている。基板1としては、GaAs基板の他にGaAs/Si積層構造、InP基板、GaP基板等があげられる。以下の実施形態においても同じである。
【0023】
第1の発光層4上には、Ga1−pInpAs1−qNq(0≦p≦1、0<q<1)からなる第2の発光層6が形成されている。この第2の発光層6を挟むように一対の第2の半導体多層膜反射鏡7及び9が形成されている。
【0024】
第1の発光層4上には、スペーサー層17が形成されている。このスペーサー層17上には、酸化物からなる電流狭窄層10が形成されており、酸化されていない半導体層11に電流が狭窄されるようになっている。
【0025】
電流狭窄層10上には、p型導電層5が形成されている。このp型導電層5上には、コンタクト層13が形成されている。コンタクト層13上には、表面電極14が形成されている。GaAs基板1の裏面には、裏面電極15が形成されている。
【0026】
第2の発光層6は、位相調整用半導体層8a及び8bによって挟まれている。
コンタクト層13と第1の半導体多層膜反射鏡3との間にはp型不純物の拡散防止層16が形成されている。第1の半導体多層膜反射鏡3と第2の半導体多層膜反射鏡7との間にはフェイズ調整層18が形成されている。
【0027】
一対の第1の半導体多層膜反射鏡2及び3は、第1の発光層4で発光した光を反射させることによって第1の発光層4に帰還吸収させ第1のレーザ発振を起こさせるようになっている。
【0028】
第2の発光層6は、前記第1のレーザ発振によって発振された第1のレーザ光を吸収して発光させる。一対の第2の半導体多層膜反射鏡7及び9は、第2の発光層6で発光した光を反射させることによって第2の発光層6に帰還吸収させ第2のレーザ発振を起こさせる。こうして波長の長いレーザ光を発生させることが可能となる。
【0029】
第1の発光層4は、AlxGa1−x−yInyAs1−zPz(0≦x≦1、0≦y≦1、0≦1−x−y≦1、0≦z≦1)で形成され、例えば発光波長は0.98μmとする。
【0030】
第1の半導体多層膜反射鏡2及び3は、低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層が交互に積層された積層構造である。低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層のそれぞれの厚さは、屈折率×厚さが第1の発光層4における発光波長(ここでは0.98μm)の1/4になるように設計されている。
【0031】
電流狭窄層10は、Al組成の高いAlzGa1−zAs(0.9<z<1)層をその側面から横方向に酸化させるようにして形成した酸化アルミニウムガリウム層である。なお、酸化されていないAlzGa1−zAs(0.9<z<1)層11は、直径2μm〜5μmの通電領域となっている。
【0032】
p型導電層5は、p型AlwGa1−wAs(0.05<w<0.35)層で形成されている。また、コンタクト層13は、p型GaAs層で形成されている。
【0033】
第2の発光層6は、バンドギャップが0.99eV〜0.86eVの2層のGa1−sInsAs1−pNp(0<s<1、0<p<1、例えばp=0.005)量子井戸層の間に、バンドギャップが1.13eV〜1.38eVのGa1−uInuAs1−vNv(0<u<1、0<v<1、例えばv=0.003)バリア層が挟まれ、さらに2層の量子井戸層の両外側に、バンドギャップが1.13eV〜1.38eVのGa1−uInuAs1−vNv(0<u<1、0<v<1、例えばv=0.003)光ガイド層が2層形成された構造である。この第2の発光層6は1.3μmに発光波長を有する。また、ここでは量子井戸層を2層としているが、バリア層を挟んで3層以上形成してもよい。
【0034】
このように、第2の発光層6の内部に活性層が複数有り全体として一つの発光層としてもよい。こうすることで一つ発光層中の光密度が下がる。このため、最大光出力が大きくなると共に、温度依存性が小さくなり、高温特性の優れた半導体素子が得られるようになる。
【0035】
第2の半導体多層膜反射鏡7及び9は、低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層が交互に積層された積層構造である。低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層のそれぞれの厚さは、屈折率×厚さが第2の発光層6における発光波長(ここでは1.3μm)の1/4になるように設計されている。
【0036】
位相調整用半導体層8a及び8bは、AlyGa1−yAs(0.05≦y≦0.35)層で形成されている。この位相調整用半導体層8a及び8bは、第1の発光層4或いは第2の発光層6で発生したレーザ光の振幅に関する定常波成分について、その定常波成分の振幅のピーク位置に、第2の発光層6が位置するようにその厚さを調整する。
【0037】
例えば、第2の半導体多層膜反射鏡7及び9のうち、第2の発光層6側に面している層を、それぞれ低屈折率のAlxGa1−xAs(0.7≦x<0.9)層とする。位相調整用半導体層8aと第2の発光層6の厚さの和を0.75μmの整数倍とし、位相調整用半導体層8bの厚さを0.75μmの整数倍とする。
こうすることによって第2の発光層6を第1のレーザ光と第2のレーザ光のそれぞれの光密度が共振器内の平均値よりも高い位置に設けることができる。
【0038】
このように、第1の発光層4から放出される光はレーザ動作を起こすので共振器内で定在波成分を有する。このため第1の発光層4から放出された光は共振器内で粗密を有する。そこで第1の発光層4及び第2の発光層6がともにこのレーザ光の光密度の高い部分に位置するように設けられていることが好ましい。
【0039】
また第2の発光層6から放出されたレーザ光に関しても光密度に粗密が発生する。この場合、第2の発光層6はこのレーザ光も密度が高い部分に位置するように設けられていることが好ましい。
【0040】
こうすることで光の吸収係数が上がり、効率よく第2の発光層6の中のキャリアが励起こされる。また、第2の発光層6をレーザ光の光密度の高い位置に設ければ、光吸収係数が上がり、光ロスが少なくなるので、閾値を下げられると共に、光出力も大きくなる。
【0041】
p型不純物の拡散防止層16はn型AlyGa1−yAs(0.05≦y≦0.35)層で形成されている。このようにp型不純物の拡散防止層16をn型半導体層で形成しているので、p型不純物が下層から第2の発光層6への拡散を防止することができ、発光効率の低下が起こらない。
【0042】
また、スペーサー層17及びフェイズ調整層18はそれぞれAlyGa1−yAs(0.05≦y≦0.35)層で形成されている。
【0043】
このような面型半導体光装置において、電流が流れる高Al濃度のAlGaAs層11の直径を5μmとした場合に、閾電流値が0.1mAで、第2の発光層6からは発振波長1.3μmの光を得ることができる。最大光出力は0.3mW以上となる。
【0044】
第1の発光層4としてAlxGa1−x−yInyAs1−zPz(0≦x≦1、0≦y≦1、0≦1−x−y≦1、0≦z≦1)を用いているので、動作温度を上げても第1の発光層6から照射されるレーザ光が受ける影響は小さい。第1の発光層4は第2の発光層6よりも大きなエネルギーで発光するので、発光強度の温度依存性が小さい。また第2のレーザは第1のレーザ光による光励起レーザなので、電流励起レーザよりも温度依存性が小さい。このため第2のレーザは単独で電流励起動作する場合よりも温度依存性を小さくできる。
【0045】
室温で0.1mWの光出力が出る駆動条件のもとで85℃まで上げたときに光出力の低下は10%以下と極めて小さな値が実現できる。
【0046】
次に、本実施形態の面型光半導体装置の製造方法について説明する。
【0047】
先ず、GaAs基板1上に、素子を形成する半導体積層構造をMOCVD法で形成する。
【0048】
具体的には、n型GaAs基板1をAsH3及びH2雰囲気中で720℃まで昇温することによって10分間クリーニングを行う。その後基板温度を680℃まで下げてAsH3とTMGa(トリ・メチル・ガリウム)とSiH4を原料として用い、Siを添加したn型GaAsバッファー層を形成する。このn型GaAsバッファー層は、GaAs基板1上の表面層であり図中には記載していない。
【0049】
次に、TMAl(トリ・メチル・アルミニウム)、TMGa、AsH3及びSiH4を原料として用いてn側の第1の半導体多層膜反射鏡2を形成する。このときAl組成の異なる二つの層それぞれに対して、異なる流量のTMAl及びTMGaソースを用いる。
【0050】
次に、TMGa、TMIn(トリ・メチル・インヂウム)及びAsH3を原料として用いて第1の発光層4を形成する。次にTMGa、AsH3及びCBr4を用いてカーボンが添加されたGaAsスペーサー層17を形成する。次に、このスペーサー層17上にZnが添加されたAl0.98Ga0.02As層を形成する。このAl0.98Ga0.02As層は、高Al濃度層であり、この後の工程において酸化されて電流狭窄層10となる。
【0051】
次に、TMGa、TMAl、AsH3及びDMZn(ジ・メチル・ジンク)を用いてp型AlGaAs導電層5を形成する。次にTMGa、AsH3及びDMZnを用いてキャリア濃度1×1019cm−3のp型GaAsコンタクト層13を形成する。
【0052】
次に、TMGa、TMAl、AsH4及びSiH4を用いて、n型AlGaAs拡散防止層16を形成する。この拡散防止層16はGaAsコンタクト層13の不純物と反対の導電型を有することから、コンタクト層13から半導体多層膜反射鏡3へ不純物が拡散するのを抑制する効果が大きくなる。ここで拡散防止層16の不純物濃度は5×1018cm−3から2×1019cm−3が好ましい。
【0053】
ZnがGaAsからAlGaAsに拡散する場合、AlGaAs中でのZn濃度は界面付近で1/2から1/3程度まで下がる。このため拡散防止層16のn型不純物濃度を5×1018cm−3以上とすることでGaAsコンタクト層13からのp型不純物濃度よりも拡散防止層16中の反対導電型不純物濃度が高くなり拡散防止の効果が大きくなるからである。
【0054】
次に、半導体多層膜反射鏡2と同様にして、ただしSiを添加せずに、第1の半導体多層膜反射鏡3を形成する。次に、TMGa、TMAl及びAsH3を用いてAlGaAs位相調整層18を形成する。
【0055】
次に、TMGa、TMAl及びAsH3を用いて第2の半導体多層膜反射鏡7を形成する。次に、TMGa、TMAl及びAsH3を用いて位相調整用クラッド層8aを途中まで形成する。この後、成長温度を550℃まで下げて位相調整用クラッド層8aの残りを形成する。
【0056】
次に、TMGa、TMIn及びAsH3とDMHy(ジ・メチル・ヒドラジン)とNH3を同時に流してGaInAsN第2発光層6を形成する。ここで、NH3を流すと、DMHyやTMAl或いはTMGaからGaInAsN中にCが取りこまれることを大幅に低減できて、レーザの発光効率を上げることができる。
【0057】
次に、活性層6上に、TMGa、TMAl及びAsH3を用いて位相調整用クラッド層8bを途中まで形成する。ここで、成長温度を680℃まで上げて位相調整用クラッド層8bの残りを形成する。次に、第2の半導体多層膜反射鏡9を形成する。
【0058】
各半導体層を堆積後、円形にパターニングしたSiO2をマスクとして、塩素系のドライエッチングにより円柱状のメサ構造を形成する。エッチングの下端はGaAs基板1まで行う。この後水蒸気酸化を行い、高Al濃度層を周囲から酸化して中央部分を残すように電流狭窄層10を形成する。
【0059】
次に、上記円柱状のメサ構造よりも小さな円形にパターニングしたSiO2をマスクとして、メサ構造の外側部分をp型コンタクト層13までドライエッチングする。ここでp型コンタクト層13に他の層では用いていない不純物を添加しておけば終点検出が容易になる。例えばCp2Mgを用いてMgを添加しておけばよい。或いはコンタクト層13以外のp型不純物としてCを用い、Znを検出するようにしてもよい。
【0060】
次に、さらに小さな円形にパターニングしたSiO2をマスクとして、メサ構造の外側部分を、半導体多層膜反射鏡9、位相調整層8a及び8b、活性層6、多層膜反射鏡7をドライエッチングして直径5μmの円柱状にする。これは横方向の光閉じ込めの効果を上げるためである。
【0061】
なお半導体多層膜反射鏡9、7及び3、位相調整層8a及び8b、スペーサー層18のいずれかの層中或いは複数の層中に高Al濃度層11を設け、酸化を行うことによって電流狭窄層10を形成することも可能である。この層は屈折率が小さいので、光閉じ込め層として働く。
【0062】
次に、p側電極14としてPt/Au(白金層の上に金層を積層したもの)をリング上に形成し420℃でAsH3及びN2中でアニールする。次に、n側電極15としてAu−Ge−Ni(金、ゲルマニウム及びニッケルの合金)を蒸着し、380℃でアニールする。
【0063】
本実施形態では、各半導体層を積層するにあたり、Ga原料としてTMGaを用いているが、TEGa(トリ・エチル・ガリウム)を用いてもよい。また、p型不純物としてZnを、DMZnを原料として添加しているが、DEZn(ジ・エチル・ジンク)を用いてもよい。また、p型不純物としてZnではなくCを用いることも可能である。この場合、Cの原料としてはTMAs或いはCBr4を用いることが可能である。
【0064】
また、Siの原料としてSiH4を用いているがSi2H6を用いることが可能である。
【0065】
また、MOCVD法を用いて成膜を行っているが、Ga、Al、In、AsメタルとBe或いはCのp型不純物、n型不純物のSiメタル、プラズマ化Nを用いたMBE法で作成してもよい。窒素源はNH3でもよい。また、この他にMO−MBE法、ガスソースMBE法或いはCBE法等でもよい。
【0066】
本発明では、GaAs基板上にAlxGa1−x−yInyAs1−zPz(0≦x≦1、0≦y≦1、0≦1−x−y≦1、0≦z≦1)を発光層とする面発光レーザが形成されている。
【0067】
また、その上にGa1−pInpAs1−qNq(0≦p≦1、0<q<1)を発光層とする面型光レーザが形成されている。すなわちGaAs基板上にこれらの面発光レーザを連続してエピタキシャル成長することができる。
【0068】
したがって、それぞれの面発光レーザを異なる基板に作製して、これらを融着して作製する必要がない。このため、発光効率が低い、基板が反る、信頼性の低下という問題を解決することが可能である。
【0069】
このように二つの発光層が同じGaAs基板上にエピタキシャル形成されているので、接合基板を用いた場合と異なり、二つの発光層の間で基板接合面における非発光センターの発生がなく、また、界面の影響による光の散乱ロスの発生もない。
【0070】
また、異種基板を接合した場合と異なり、厚い基板はGaAs基板だけであるので、動作温度の変動に伴う基板の反りの問題が発生しない。
【0071】
また、第1の発光層4がAlxGa1−x−yInyAs1−zPz(0≦x≦1、0≦y≦1、0≦1−x−y≦1、0≦z≦1)で形成され、第2の発光層6がGa1−pInpAs1−qNq(0≦p≦1、0<q<1)で形成されているので、それぞれGaAs基板と格子整合させることができ或いは格子不整がある場合でも実効的臨界膜厚以内で形成できるので転位の発生を防ぐことができる。
【0072】
発明者らの実験の結果、第1の発光層4の発光波長が0.63μm〜1.2μmの時には良質な結晶が成長できることが分かった。
【0073】
また、第1の発光層4をGa1−yInyAs(0<y≦1)として発光波長が0.87μm〜1μmとしたときには、第1の発光層4のバンドギャップがGaAsのバンドギャップよりも小さいので、第1の半導体多層膜反射鏡2及び5の一部にGaAsを用いることができる。したがって第1の半導体多層膜反射鏡2及び5の一部に基板1と同じGaAsを用いることができるので、GaAs基板と格子不整が発生せず良質な結晶が成長できることが分かった。
【0074】
(実施形態2)
図2は、本発明の実施形態2にかかる面型光半導体装置の概略断面図である。
【0075】
この実施形態では、一対の第1の半導体多層膜反射鏡が一対の第2の半導体多層膜反射鏡の間に設けられており、第1の発光層及び第2の発光層のいずれも第1の半導体多層膜反射鏡の間に設けられているものである。
【0076】
図2に示すように、この面型光半導体装置は、GaAs基板1と、GaAs基板1上に形成され、電流注入によって発光する第1の発光層4と、GaAs基板1上に形成された第2の発光層6と、第1の発光層4及び第2の発光層6を挟むように配置された一対の第1の半導体多層膜反射鏡2及び3と、一対の第1の半導体多層膜反射鏡2及び3を挟むように配置された一対の第2の半導体多層膜反射鏡7及び9とを具備している。
【0077】
一対の第1の半導体多層膜反射鏡2及び3は、第1の発光層4で発光した光を第1の発光層4に帰還吸収させ第1のレーザ発振を起こすようになっている。また、第2の発光層6は、第1のレーザ発振によって発振された第1のレーザ光を吸収して発光する。一対の第2の半導体多層膜反射鏡7及び9は、第2の発光層6で発光した光を前記第2の発光層に帰還吸収させ第2のレーザ発振を起こさせて、第2のレーザ光を発生させるようになっている。
【0078】
第1の発光層4と第1の半導体多層膜反射鏡2との間には、フェイズ調整層19が形成されており、第1の発光層4のフェイズを調整している。
【0079】
第1の半導体多層膜反射鏡2と第2の半導体多層膜反射鏡7との間には、フェイズ調整層20が形成されており、第1の半導体多層膜反射鏡2と第2の半導体多層膜反射鏡7間のフェイズを調整している。また、第1の半導体多層膜反射鏡3と第2の半導体多層膜反射鏡9との間には、フェイズ調整層21が形成されており、第1の半導体多層膜反射鏡3と第2の半導体多層膜反射鏡9間のフェイズを調整している。これらフェイズ調整層19、20及び21はAlyGa1−yAs(0.05≦y≦0.35)層で形成されている。
【0080】
第1の発光層4は、例えば発光波長0.87μmのGaAs層で形成されている。
【0081】
一対の第1の半導体多層膜反射鏡2及び3は、低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層が交互に積層された積層構造である。低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層、それぞれの厚さは、屈折率×厚さが第1の発光層の発光波長(ここでは0.87μm)の3/4になるように設計されている。
【0082】
電流狭窄層10は、Al組成の高いAlzGa1−zAs(0.9<z<1)層をその側面から横方向に酸化させるようにして形成した酸化アルミニウムガリウム層である。なお、酸化されていないAlzGa1−zAs(0.9<z<1)層11は、直径2μm〜5μmの通電領域となっている。
【0083】
p型導電層5は、p型AlwGa1−wAs(0.05<w<0.35)層で形成されている。また、コンタクト層13は、p型GaAs層で形成されている。
【0084】
第2の発光層6は、バンドギャップが0.99eV〜0.89eVの2層のGa1−sInsAs1−pNp(0<s<1、0<p<1、例えばp=0.005)量子井戸層の間に、バンドギャップが1.13eV〜1.38eVのGa1−uInuAs1−vNv(0<u<1、0<v<1、例えばv=0.003)バリア層が挟まれ、さらに2層の量子井戸層の両外側に、バンドギャップが1.13eV〜1.38eVのGa1−uInuAs1−vNv(0<u<1、0<v<1、例えばv=0.003)光ガイド層が2層形成された構造である。この第2の発光層6は1.3μmに発光波長を有する。また、ここでは量子井戸層を2層としているが、バリア層を挟んで3層以上形成してもよい。
【0085】
このように、第2の発光層6の内部に活性層が複数有り全体として一つの発光層としてもよい。こうすることで一つ発光層中の光密度が下がる。このため、最大光出力が大きくなると共に、温度依存性が小さくなり、高温特性の優れた半導体素子が得られるようになる。
【0086】
第2の半導体多層膜反射鏡7及び9は、低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層が交互に積層された積層構造である。低屈折率のAlxGa1−xAs(0.7≦x<0.9)層と高屈折率のAlyGa1−yAs(0.05≦y≦0.35)層のそれぞれの厚さは、屈折率×厚さが第2の発光層6における発光波長(ここでは1.3μm)の1/4になるように設計されている。
【0087】
また、スペーサー層17はAlyGa1−yAs(0.05≦y≦0.35)層で形成されている。
【0088】
位相調整用半導体層8a及び8bは、AlyGa1−yAs(0.05≦y≦0.35)層で形成されている。この位相調整用半導体層8a及び8bは、第1の発光層4或いは第2の発光層6で発生したレーザ光の定常波について、そのピーク位置に、第2の発光層6が位置するようにその厚さを調整できる。
【0089】
例えば、第2の半導体多層膜反射鏡3と第1の半導体多層膜反射鏡2のうち、それぞれ第1の発光層4側に面する層を低屈折率のAlxGa1−xAs(0.7≦x<0.9)層とする。第1の面型光素子の下側反射鏡2と第2の面型光素子の下側反射鏡7との間の位相調整層20の厚さの和を0.77μmの整数倍とする。第1の活性層のフェイズ調整層を0.77μmとする。第1の活性層4とスペーサー層17と高Al濃度層11の厚さの和を0.8μmとする。p型導電層5とコンタクト層13とp型不純物の拡散防止層16と位相調整用半導体層8aの和を0.77μmの整数倍とする。
【0090】
また、第2の発光層6と位相調整用半導体層8aの厚さの和を0.77μmの整数倍とする。さらに位相調整用半導体層8bの厚さを0.77μmの整数倍とする。
【0091】
こうすることで、第1の発光層4及び第2の発光層6の両方を、第1のレーザ光と第2のレーザ光それぞれの光密度が共振器内の平均値よりも高い場所に設けることができる。
【0092】
このような面型半導体光装置において、電流が流れる高Al濃度のAlGaAs層11の直径を5μmとした場合に、閾電流値が7mAで、第2の発光層6からは発振波長1.3μmの光を得ることができる。最大光出力3mW以上となる。
【0093】
このように大きな出力が得られるのは、一対の第1の半導体多層膜反射鏡2及び3間に第2の発光層6が設けられているために、第1の半導体多層膜反射鏡2及び3のロス成分がほとんど第2の発光層の吸収によるものであるためである。
【0094】
また、本実施形態では、第2の発光層6が複数設けられているために活性層の体積が大きく出力の飽和が起こりにくいために大きな出力を得ることができる。
【0095】
また、第1の発光層4としてGaAsを用いているので、動作温度を上げても第1の発光層4から照射されるレーザ光が受ける影響は小さい。このため、第2の発光層6から照射されるレーザ光強度も動作温度の上昇に対する変化は小さい。
【0096】
室温で1mWの光出力が出る駆動条件のもとで85℃まで上げたときに光出力の低下は15%以下と極めて小さな値が実現できる。
【0097】
また、第2の発光層6の発光波長は、第1の発光層4の発光波長の1.5倍なので、第2の発光層6の発光は、一対の第1の半導体多層膜反射鏡2及び3ではほとんど反射されない。このため、一対の第1の半導体多層膜反射鏡2、3がどのような構成(例えばどのような層数)であっても、第2の発光層6の光が、一対の第1の半導体多層膜反射鏡2、3で反射されて、その強度を低下することは、ほとんど無い。そこで、一対の第1の半導体多層膜反射鏡2、3の設計にあたっては、第1の発光層4からの光を効率良く閉じ込めることのみを考えれば良く、第2の発光層6に対する影響を考慮することなく自由に設計できる。
【0098】
次に、この面型半導体発光素子の製造方法について、説明する。
【0099】
先ず、実施形態1と同様の方法を用いて、半導体積層構造を形成する。ただし、位相調整層8a、活性層6は複数の層よりなっている。また、位相調整層8a及び8b、活性層6の形成は625℃、成長速度10nm/秒で行う。これは以下の理由による。
【0100】
本発明者の研究の結果、GaInAsNの成長においては成長温度が600℃と625℃の間で結晶の鏡面モフォロジーの平坦化を進むことを見出した。更にウェハー面内でも均一性等を考慮すると、620℃を越えることが望ましかった。一方窒素は、成長温度が高いほど取り込まれにくくなることを見出した。このため、成長温度は605℃以上625℃以下で行うことが望ましい。
【0101】
また、GaInAsNの成長においては、520℃において1.7nm/秒、570℃において5nm/秒、620℃において16nm/秒を越えると成長速度が温度に依存することを見出した。一方GaInAsNの薄膜成長においては成長速度が速いほど均質な結晶が成長できることを見出した。一方GaInAsNの量子井戸を形成する場合、歪量が大きくなるので、実質的に20nm以上の膜を成長することはありえない。また、MOCVD法においては装置内のガスの置換時間を1秒以下にすることは難しい。このため、量子井戸の成長速度を20nm/秒以上とすることは実用的でない。このため、成長温度を600℃以上625℃以下で、成長速度を9nm/秒以上20nm/秒以下とすることが望ましい、特に誤差の範囲内で成長温度を625℃で、成長速度を10nm/秒以上20nm/秒以下とすることが望ましい。なお、本願発明者が行った実験では温度の誤差は±3℃、速度の誤差は±2%である。
【0102】
従来、GaInAsNに関してはN濃度が高くなると発光効率が下がるといわれているが、本成長条件で形成したGaInAsNの場合は基本的に高品質な結晶が得られるので、窒素濃度が0.7%のGaInAsNでも、520℃で成長し、680℃でアニールした、窒素濃度0.3%の結晶よりも明るい発光が得られた。
【0103】
本実施形態では、コンタクト層13の上の構造を全て円柱状構造とした。この時円柱の直径は3μm〜10μmとした。単一モードの安定性という点では5μm以下が望ましく、大きな光出力を得るという点では4μm以上が望ましい。
【0104】
この後、全体にSiO2パッシベーションを行い、その後エッチング及び高Al濃度層11の酸化により電流狭窄層10を形成する。最後に、電極形成工程を行い、素子を完成する。
【0105】
このように二つの発光層が同じGaAs基板上にエピタキシャル形成されているので、接合基板を用いた場合と異なり、二つの発光層の間で基板接合面における非発光センターの発生がなく、また、界面の影響による光の散乱ロスの発生もない。
【0106】
また、異種基板を接合した場合と異なり、厚い基板はGaAs基板だけであるので、動作温度の変動に伴う基板の反りの問題が発生しない。
【0107】
また、第1の発光層4がAlxGa1−x−yInyAs1−zPz(0≦x≦1、0≦y≦1、0≦1−x−y≦1、0≦z≦1)で形成され、第2の発光層6がGa1−pInpAs1−qNq(0≦p≦1、0<q<1)で形成されているので、それぞれGaAs基板と格子整合させることができ或いは格子不整がある場合でも実効的臨界膜厚以内で形成できるので転位の発生を防ぐことができる。
【0108】
発明者らの実験の結果、第1の発光層4の発光波長が0.63μm〜1.2μmの時には良質な結晶が成長できることが分かった。
【0109】
また、第1の発光層4をGa1−yInyAs(0<y≦1)として発光波長が0.87μm〜1μmとしたときには、第1の発光層4のバンドギャップがGaAsのバンドギャップよりも小さいので、第1の半導体多層膜反射鏡2及び5の一部にGaAsを用いることができる。したがって第1の半導体多層膜反射鏡2及び5の一部に基板1と同じGaAsを用いることができるので、GaAs基板と格子不整が発生せず良質な結晶が成長できることが分かった。
【0110】
(実施形態3)
図3は、本発明の実施形態3にかかる面型光半導体装置の概略断面図である。
【0111】
この実施形態は、実施形態2で示す面型光半導体装置において、第1の発光層と第2の発光層との間に、変調用活性層を設けた点に特徴がある。図2と同一箇所は同一符号を付して詳しい説明は省略する。
【0112】
図3に示すように、p型不純物の拡散防止層16上に、p型AlGaAs位相調整層24が形成されている。このp型AlGaAs位相調整層24上には、変調用活性層25が形成されている。変調用活性層25は第2の発光層6と同じ構造である。この変調用活性層25上には、n型GaAs導電層22が形成されている。n型GaAs導電層22上には、n型電極23が形成されている。
【0113】
この面型光半導体装置の主な光出力は、実施形態2で説明した面型光半導体装置とほぼ同様の優れた電気特性及び温度特性が得られた。
【0114】
実施形態2で説明した面型光半導体装置では、第1の発光層4に注入する電流に変調をかけると第1のレーザから第2の発光層6へのエネルギー伝達効率は10%以下であるので、第2の発光層6に供給するエネルギー変調量に対して十倍以上の入力変調を行わなければならない。
【0115】
これに対して本実施形態で説明する面型光半導体装置では、変調用活性層25に注入する電流を変調することによって直接変調することができるので、変調する入力エネルギー量が1/10以下ですむ。
【0116】
第1の発光層4に注入する電流に対して変調を行う場合には、数mA×(第1のレーザの波長のエネルギー)で10mW程度のエネルギー変調が必要であったが、変調用活性層25に電力を供給する場合には0.数mA×0.95eVと1mW以下のエネルギー変調ですむ。このため、前者の場合には変調用電源に冷却機構を設けることが必要となるが、後者の場合には自然放熱で十分である。
【0117】
本実施形態においては、実施形態1と同様に、半導体積層構造を形成する。p型不純物の拡散防止層16に関してはn型ではなくp型不純物を1×1018cm−3の低濃度に添加する。これはこの層に電流を流す必要があるからである。
【0118】
GaAs基板1の途中まで円柱状にエッチングして、電流狭窄層10を形成した。n型導電層22、変調用活性層25、位相調整層24、p型不純物の拡散防止層16を円柱状にエッチングした。活性層6、位相調整層8a及び8b、反射鏡3、ミラー間位相調整層21、半導体多層膜反射鏡9を円柱状にエッチングした。p型電極14の蒸着及びアニールをおこなった。その後n型電極23をリング状に蒸着した。この後n型電極15を蒸着し、n型電極23とn型電極15のアニールを380℃で同時に行い素子を完成させた。
【0119】
以上実施形態1、2、3では第2の発光層の発振波長が1.3μmのものをあげて説明したが、1.55μm帯のものでもよい。この場合には、第1の発光層4としてAlGaAsを用いることで、第1の発光層4の波長を第2の発光層6の波長の半分にすることができるので、第2の発光層6の発光に対しては反射率が高く、第1の発光層4の発光に対しては透過率の高いミラーの設計が容易になる利点がある。
【0120】
なお、第1のレーザ光と第2の発光波長の関係を適当な整数比に取ることで、一方の光の透過率が上がり一方の光の透過率が下がる或いは両者の透過率が下がるミラーの設計ができるが、この比も上記実施形態に限るものでない。
【0121】
【発明の効果】
発光効率が高く、基板が反ることがなく、信頼性の向上した面型光半導体装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態1に係わる面型光半導体装置の断面図。
【図2】 本発明の実施形態2に係わる面型光半導体装置の断面図。
【図3】 本発明の実施形態3に係わる面型光半導体装置の断面図。
【符号の説明】
1・・・GaAs基板
2・・・第1の半導体多層膜反射鏡
3・・・第1の半導体多層膜反射鏡
4・・・第1の発光層
5・・・p型導電層
6・・・第2の発光層
7・・・第2の半導体多層膜反射鏡
8a、8b・・・位相調整用半導体層
9・・・第2の半導体多層膜反射鏡
10・・・電流狭窄層
11・・・高Al濃度の半導体層
13・・・コンタクト層
14・・・表面電極
15・・・裏面電極
16・・p型不純物の拡散防止層
17・・・スペーサー層
18・・・フェイズ調整層
19・・・フェイズ調整層
20・・・フェイズ調整層
21・・・フェイズ調整層
22・・・n型導電層
23・・・n型電極
24・・・位相調整層
25・・・変調用活性層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a planar optical semiconductor device.
[0002]
[Prior art]
Conventionally, in order to realize a long-wavelength surface emitting laser, a GaInAs / AlGaAs / GaAs laser with a short wavelength is excited by current injection, and a laser beam generated from this is incident on a GaInAsP / InP laser with a long wavelength. There is something that oscillates.
[0003]
This surface-emitting laser can obtain laser light having a long wavelength by absorbing laser light having a short wavelength with a GaInAsp / InP-based laser and oscillating it.
[0004]
However, this surface emitting laser is not bonded to the fused interface in order to bond a GaInAs / AlGaAs / GaAs laser having a GaAs substrate as a supporting substrate and a GaInAsP / InP laser having an InP substrate as a supporting substrate. There is a problem in that the oscillation efficiency is low because a light emitting center is generated and the laser light is absorbed in this portion.
[0005]
In addition, since the difference in thermal expansion coefficient between the substrates is large, there is a problem that the substrates are warped as the temperature rises due to laser oscillation.
[0006]
In addition, the process of fusing the substrate is necessary during the manufacturing process, which not only makes the process extremely complicated, but also causes a large stress at the interface to fuse the substrates having different lattice constants, resulting in a decrease in reliability. There is.
[0007]
[Problems to be solved by the invention]
As described above, the conventional surface emitting laser has to be manufactured by fusing different substrates, and there are problems that the light emission efficiency is low, the substrate is warped, and the reliability is lowered.
[0008]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a planar optical semiconductor device that has high light emission efficiency, does not warp the substrate, and has improved reliability.
[0012]
[Means for Solving the Problems]
To achieve the above objectiveThe present invention comprises a substrate,
A first light emitting layer formed on the substrate and emitting light by current injection;
A second light emitting layer formed on the substrate;
A pair of first semiconductor multilayer film reflectors disposed so as to sandwich the first light emitting layer and the second light emitting layer;
A pair of second semiconductor multilayer film reflectors arranged so as to sandwich the first light emitting layer, the second light emitting layer, and the pair of first semiconductor multilayer film reflectors;
The pair of first semiconductor multilayer film reflecting mirrors absorbs light emitted from the first light emitting layer into the first light emitting layer and causes first laser oscillation,
The second light emitting layer absorbs the first laser light oscillated by the first laser oscillation and emits light,
The pair of second semiconductor multilayer film reflecting mirrors absorbs light emitted from the second light emitting layer into the second light emitting layer and causes second laser oscillation to generate second laser light. A planar optical semiconductor device is provided.
[0013]
At this time, the first light emitting layer is made of Al.xGa1-xyInyAs1-zPz(0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ 1-xy ≦ 1, 0 ≦ z ≦ 1) layers, and the second light emitting layer is Ga1-pInpAs1-qNqIt is preferable to have a layer (0 ≦ p ≦ 1, 0 <q <1).
[0014]
The second light emitting layer is preferably disposed at a position where the density of the first laser light is higher than the average light density.
[0015]
The second light emitting layer is preferably disposed at a position where the density of the second laser light is higher than the average light density.
[0016]
The second light emitting layer is disposed at a position where the density of the first laser light is higher than the average light density and the density of the second laser light is higher than the average light density. It is preferable.
[0017]
It is preferable that there are a plurality of the second light emitting layers.
[0018]
In addition, it is preferable that at least one of the second light emitting layers is capable of current injection.
[0019]
The substrate is preferably GaAs.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments described below, and can be used in various ways.
[0021]
(Embodiment 1)
FIG. 1 is a cross-sectional view of a planar optical semiconductor element according to
[0022]
As shown in FIG. 1, this planar optical semiconductor element is formed on a
[0023]
On the first
[0024]
A
[0025]
A p-type
[0026]
The second
A p-type impurity
[0027]
The pair of first semiconductor multilayer
[0028]
The second
[0029]
The first
[0030]
The first semiconductor multilayer mirrors 2 and 3 have a low refractive index Al.xGa1-xAs (0.7 ≦ x <0.9) layer and high refractive index AlyGa1-yThis is a laminated structure in which As (0.05 ≦ y ≦ 0.35) layers are alternately laminated. Low refractive index AlxGa1-xAs (0.7 ≦ x <0.9) layer and high refractive index AlyGa1-yThe thickness of each As (0.05 ≦ y ≦ 0.35) layer is set so that the refractive index × thickness is ¼ of the emission wavelength (here 0.98 μm) in the first
[0031]
The
[0032]
The p-type
[0033]
The second light-emitting
[0034]
As described above, there are a plurality of active layers inside the second
[0035]
The second semiconductor multilayer mirrors 7 and 9 have a low refractive index Al.xGa1-xAs (0.7 ≦ x <0.9) layer and high refractive index AlyGa1-yThis is a laminated structure in which As (0.05 ≦ y ≦ 0.35) layers are alternately laminated. Low refractive index AlxGa1-xAs (0.7 ≦ x <0.9) layer and high refractive index AlyGa1-yThe thickness of each As (0.05 ≦ y ≦ 0.35) layer is such that the refractive index × thickness is ¼ of the emission wavelength (1.3 μm in this case) in the second
[0036]
The phase adjusting
[0037]
For example, among the second semiconductor multilayer
Thus, the second
[0038]
In this way, the light emitted from the first
[0039]
In addition, the density of the light density also occurs with respect to the laser light emitted from the second
[0040]
By doing so, the light absorption coefficient is increased and the carriers in the second
[0041]
The p-type impurity
[0042]
The
[0043]
In such a surface type semiconductor optical device, when the diameter of the
[0044]
Al as the first
[0045]
When the temperature is raised to 85 ° C. under a driving condition in which a light output of 0.1 mW is obtained at room temperature, a very small value of 10% or less can be realized.
[0046]
Next, a method for manufacturing the planar optical semiconductor device of this embodiment will be described.
[0047]
First, a semiconductor multilayer structure for forming elements is formed on the
[0048]
Specifically, the n-
[0049]
Next, TMAl (trimethylaluminum), TMGa, AsH3And SiH4As a raw material, the n-side first
[0050]
Next, TMGa, TMIn (trimethylindium) and AsH3As a raw
[0051]
Next, TMGa, TMAl, AsH3And DMZn (di-methyl zinc)
[0052]
Next, TMGa, TMAl, AsH4And SiH4Is used to form the n-type AlGaAs
[0053]
When Zn diffuses from GaAs to AlGaAs, the Zn concentration in AlGaAs decreases from about 1/2 to about 1/3 near the interface. Therefore, the n-type impurity concentration of the
[0054]
Next, the first semiconductor multilayer
[0055]
Next, TMGa, TMAl and AsH3Then, the second semiconductor multilayer
[0056]
Next, TMGa, TMIn and AsH3And DMHy (dimethylhydrazine) and NH3Simultaneously,
[0057]
Next, TMGa, TMAl and AsH are formed on the active layer 6.3Is used to form the phase adjusting
[0058]
After each semiconductor layer is deposited, SiO patterned in a circle2As a mask, a cylindrical mesa structure is formed by chlorine-based dry etching. The lower end of etching is performed up to the
[0059]
Next, SiO patterned in a smaller circle than the above cylindrical mesa structure2Is used as a mask to dry-etch the outer portion of the mesa structure up to the p-
[0060]
Next, SiO patterned in a smaller circle2Is used as a mask, the outer portion of the mesa structure is dry-etched into the
[0061]
Note that the current confinement layer is formed by providing a high
[0062]
Next, Pt / Au (a gold layer laminated on a platinum layer) is formed on the ring as the p-
[0063]
In the present embodiment, TMGa is used as a Ga raw material for stacking the semiconductor layers, but TEGa (triethylgallium) may be used. Further, Zn is added as a p-type impurity and DMZn is used as a raw material, but DEZn (diethyl zinc) may be used. Further, it is possible to use C instead of Zn as the p-type impurity. In this case, as a raw material of C, TMAs or CBr4Can be used.
[0064]
SiH as a raw material of Si4Is used but Si2H6Can be used.
[0065]
In addition, the film is formed using the MOCVD method, but it is formed by the MBE method using Ga, Al, In, As metal and Be or C p-type impurity, n-type impurity Si metal, and plasma N. May be. Nitrogen source is NH3But you can. In addition, the MO-MBE method, the gas source MBE method, the CBE method, or the like may be used.
[0066]
In the present invention, Al is formed on a GaAs substrate.xGa1-xyInyAs1-zPzA surface emitting laser having a light emitting layer of (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ 1-xy ≦ 1, 0 ≦ z ≦ 1) is formed.
[0067]
In addition, Ga1-pInpAs1-qNqA surface optical laser having a light emitting layer of (0 ≦ p ≦ 1, 0 <q <1) is formed. That is, these surface emitting lasers can be continuously epitaxially grown on the GaAs substrate.
[0068]
Therefore, it is not necessary to manufacture each surface emitting laser on different substrates and fuse them. Therefore, it is possible to solve the problems of low light emission efficiency, warping of the substrate, and deterioration of reliability.
[0069]
Since the two light emitting layers are epitaxially formed on the same GaAs substrate in this way, unlike the case of using a bonded substrate, there is no generation of a non-light emitting center at the substrate bonding surface between the two light emitting layers, There is no light scattering loss due to the influence of the interface.
[0070]
In addition, unlike the case of bonding different types of substrates, the only thick substrate is a GaAs substrate, so that the problem of substrate warpage due to fluctuations in operating temperature does not occur.
[0071]
The first
[0072]
As a result of experiments by the inventors, it has been found that high-quality crystals can be grown when the emission wavelength of the first light-emitting
[0073]
Further, the first
[0074]
(Embodiment 2)
FIG. 2 is a schematic cross-sectional view of a planar optical semiconductor device according to
[0075]
In this embodiment, the pair of first semiconductor multilayer film reflecting mirrors is provided between the pair of second semiconductor multilayer film reflecting mirrors, and both the first light emitting layer and the second light emitting layer are the first. The semiconductor multilayer film reflecting mirror is provided.
[0076]
As shown in FIG. 2, the planar optical semiconductor device includes a
[0077]
The pair of first semiconductor multilayer
[0078]
A
[0079]
A
[0080]
The first
[0081]
The pair of first semiconductor multilayer
[0082]
Current confinement layer 10Al with high Al compositionzGa1-zThis is an aluminum gallium oxide layer formed by oxidizing an As (0.9 <z <1) layer laterally from its side surface. Al is not oxidizedzGa1-zThe As (0.9 <z <1)
[0083]
The p-type
[0084]
The second light-emitting
[0085]
As described above, there are a plurality of active layers inside the second
[0086]
The second semiconductor multilayer mirrors 7 and 9 have a low refractive index Al.xGa1-xAs (0.7 ≦ x <0.9) layer and high refractive index AlyGa1-yThis is a laminated structure in which As (0.05 ≦ y ≦ 0.35) layers are alternately laminated. Low refractive index AlxGa1-xAs (0.7 ≦ x <0.9) layer and high refractive index AlyGa1-yThe thickness of each As (0.05 ≦ y ≦ 0.35) layer is such that the refractive index × thickness is ¼ of the emission wavelength (1.3 μm in this case) in the second
[0087]
The
[0088]
The phase adjusting
[0089]
For example, of the second
[0090]
Further, the sum of the thicknesses of the second
[0091]
In this way, both the first
[0092]
In such a surface type semiconductor optical device, when the diameter of the
[0093]
Such a large output can be obtained because the second
[0094]
In the present embodiment, since a plurality of second
[0095]
Further, since GaAs is used as the first
[0096]
When the temperature is raised to 85 ° C. under a driving condition in which a light output of 1 mW is generated at room temperature, a very small value of 15% or less can be realized.
[0097]
In addition, since the emission wavelength of the
[0098]
Next, a method for manufacturing the surface type semiconductor light emitting device will be described.
[0099]
First, a semiconductor multilayer structure is formed using the same method as in the first embodiment. However, the
[0100]
As a result of the study by the present inventors, it has been found that in the growth of GaInAsN, flattening of the mirror surface morphology of the crystal proceeds at a growth temperature between 600 ° C. and 625 ° C. Furthermore, considering uniformity and the like even within the wafer surface, it was desirable to exceed 620 ° C. On the other hand, it has been found that nitrogen is less likely to be incorporated as the growth temperature is higher. For this reason, it is desirable that the growth temperature be 605 ° C. or higher and 625 ° C. or lower.
[0101]
In addition, in the growth of GaInAsN, it has been found that the growth rate depends on the temperature when it exceeds 1.7 nm / second at 520 ° C., 5 nm / second at 570 ° C., and 16 nm / second at 620 ° C. On the other hand, in the thin film growth of GaInAsN, it was found that the higher the growth rate, the more homogeneous crystals can be grown. On the other hand, when a GaInAsN quantum well is formed, since the amount of strain increases, a film having a thickness of 20 nm or more cannot be substantially grown. In the MOCVD method, it is difficult to set the gas replacement time in the apparatus to 1 second or less. For this reason, it is not practical to set the growth rate of the quantum well to 20 nm / second or more. Therefore, it is desirable that the growth temperature is 600 ° C. or more and 625 ° C. or less, and the growth rate is 9 nm / second or more and 20 nm / second or less. In particular, within the error range, the growth temperature is 625 ° C. and the growth rate is 10 nm / second. It is desirable that the rate be 20 nm / second or less. In the experiment conducted by the present inventor, the temperature error is ± 3 ° C. and the speed error is ± 2%.
[0102]
Conventionally, with regard to GaInAsN, it is said that the luminous efficiency decreases as the N concentration increases. However, in the case of GaInAsN formed under this growth condition, a high-quality crystal is basically obtained, so the nitrogen concentration is 0.7%. GaInAsN also emitted lighter than crystals with a nitrogen concentration of 0.3% grown at 520 ° C. and annealed at 680 ° C.
[0103]
In the present embodiment, the entire structure on the
[0104]
After this, the entire SiO2Passivation is performed, and then a
[0105]
Since the two light emitting layers are epitaxially formed on the same GaAs substrate in this way, unlike the case of using a bonded substrate, there is no generation of a non-light emitting center at the substrate bonding surface between the two light emitting layers, There is no light scattering loss due to the influence of the interface.
[0106]
In addition, unlike the case of bonding different types of substrates, the only thick substrate is a GaAs substrate, so that the problem of substrate warpage due to fluctuations in operating temperature does not occur.
[0107]
The first
[0108]
As a result of experiments by the inventors, it has been found that high-quality crystals can be grown when the emission wavelength of the first light-emitting
[0109]
Further, the first
[0110]
(Embodiment 3)
FIG. 3 is a schematic cross-sectional view of a planar optical semiconductor device according to
[0111]
This embodiment is characterized in that in the planar optical semiconductor device shown in
[0112]
As shown in FIG. 3, a p-type AlGaAs phase adjustment layer 24 is formed on the p-type impurity
[0113]
The main optical output of this planar optical semiconductor device was obtained with excellent electrical characteristics and temperature characteristics almost the same as those of the planar optical semiconductor device described in the second embodiment.
[0114]
In the planar optical semiconductor device described in the second embodiment,The secondWhen the current injected into one
[0115]
On the other hand, in the planar optical semiconductor device described in this embodiment, since the current injected into the modulation
[0116]
When the current injected into the first
[0117]
In the present embodiment, a semiconductor multilayer structure is formed as in the first embodiment. p-type impuritiesPrevention of
[0118]
The
[0119]
In the first, second, and third embodiments, the second light emitting layer has an oscillation wavelength of 1.3 μm. However, the second light emitting layer may have a 1.55 μm band. In this case, by using AlGaAs as the first
[0120]
In addition, by taking the relationship between the first laser light and the second emission wavelength to an appropriate integer ratio, the transmittance of one light is increased and the transmittance of one light is decreased or the transmittance of both is decreased. Although design is possible, this ratio is not limited to the above embodiment.
[0121]
【The invention's effect】
It is possible to provide a planar optical semiconductor device that has high light emission efficiency, does not warp the substrate, and has improved reliability.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a planar optical semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of a planar optical semiconductor device according to
FIG. 3 is a cross-sectional view of a planar optical semiconductor device according to
[Explanation of symbols]
1 ... GaAs substrate
2... First semiconductor multilayer film reflecting mirror
3... First semiconductor multilayer film reflecting mirror
4 ... 1st light emitting layer
5 ... p-type conductive layer
6 ... 2nd light emitting layer
7: Second semiconductor multilayer film reflecting mirror
8a, 8b ... Semiconductor layer for phase adjustment
9: Second semiconductor multilayer film reflecting mirror
10 ... Current confinement layer
11 ... High Al concentration semiconductor layer
13 ... Contact layer
14 ... Surface electrode
15 ... Back electrode
16..Diffusion prevention layer for p-type impurities
17 ... Spacer layer
18 ... Phase adjustment layer
19 ... Phase adjustment layer
20 ... Phase adjustment layer
21 ... Phase adjustment layer
22 ... n-type conductive layer
23 ... n-type electrode
24: Phase adjustment layer
25 ... Active layer for modulation
Claims (8)
前記基板上に形成され、電流注入によって発光する第1の発光層と、
前記基板上に形成された第2の発光層と、
前記第1の発光層及び前記第2の発光層を挟むように配置された一対の第1の半導体多層膜反射鏡と、
前記第1の発光層及び前記第2の発光層及び前記一対の第1の半導体多層膜反射鏡を挟むように配置された一対の第2の半導体多層膜反射鏡とを具備し、
前記一対の第1の半導体多層膜反射鏡は、前記第1の発光層で発光した光を前記第1の発光層に吸収させ第1のレーザ発振を起こし、
前記第2の発光層は、前記第1のレーザ発振によって発振された第1のレーザ光を吸収して発光し、
前記一対の第2の半導体多層膜反射鏡は、前記第2の発光層で発光した光を前記第2の発光層に吸収させ第2のレーザ発振を起こさせて、第2のレーザ光を発生させることを特徴とする面型光半導体装置。A substrate,
Formed on said substrate, a first light-emitting layer you light by current injection,
A second light emitting layer formed on the substrate;
A pair of first semiconductor multilayer film reflectors disposed so as to sandwich the first light emitting layer and the second light emitting layer;
A pair of second semiconductor multilayer film reflectors arranged so as to sandwich the first light emitting layer, the second light emitting layer, and the pair of first semiconductor multilayer film reflectors;
The pair of first semiconductor multilayer film reflecting mirrors absorbs light emitted from the first light emitting layer into the first light emitting layer and causes first laser oscillation,
The second light emitting layer absorbs the first laser light oscillated by the first laser oscillation and emits light,
The pair of second semiconductor multilayer film reflecting mirrors absorbs light emitted from the second light emitting layer into the second light emitting layer and causes second laser oscillation to generate second laser light. surface optical semiconductor device, characterized in that letting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002077895A JP3712686B2 (en) | 2002-03-20 | 2002-03-20 | Planar optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002077895A JP3712686B2 (en) | 2002-03-20 | 2002-03-20 | Planar optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283051A JP2003283051A (en) | 2003-10-03 |
JP3712686B2 true JP3712686B2 (en) | 2005-11-02 |
Family
ID=29228162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002077895A Expired - Fee Related JP3712686B2 (en) | 2002-03-20 | 2002-03-20 | Planar optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3712686B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112004002025D2 (en) | 2003-11-13 | 2006-06-29 | Osram Opto Semiconductors Gmbh | Monolithic optically pumped VCSEL with side mounted edge emitter |
JP4602685B2 (en) | 2004-04-14 | 2010-12-22 | 株式会社リコー | Vertical cavity surface emitting semiconductor laser element, light emitting device, and optical transmission system |
FR2938384B1 (en) * | 2008-11-13 | 2010-12-17 | Centre Nat Rech Scient | LIGHT EMITTING SYSTEM FOLLOWING A POLARITONIC MODE WITH ELECTRICAL INJECTION OF QUANTUM WELLS |
US9099834B2 (en) * | 2012-04-26 | 2015-08-04 | Koninklijke Philips N.V. | Optically pumped vertical external-cavity surface-emitting laser device |
JP6112986B2 (en) * | 2013-06-19 | 2017-04-12 | キヤノン株式会社 | Semiconductor DBR, semiconductor light emitting element, solid-state laser, photoacoustic apparatus, image forming apparatus, and method of manufacturing semiconductor DBR |
JP2017112205A (en) * | 2015-12-16 | 2017-06-22 | 株式会社リコー | Light emitter and laser light source |
JP2018190947A (en) * | 2017-05-11 | 2018-11-29 | 住友電気工業株式会社 | Method for manufacturing semiconductor laser element, and method for manufacturing optical directional coupler |
-
2002
- 2002-03-20 JP JP2002077895A patent/JP3712686B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003283051A (en) | 2003-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030231683A1 (en) | Nitride based semiconductor structures with highly reflective mirrors | |
JP2001223384A (en) | Semiconductor light-emitting element | |
KR20080087135A (en) | Nitride semiconductor light emitting element | |
JP2002353568A (en) | Semiconductor laser, optical module and optical communication system using the same | |
JP2010021576A (en) | Method of manufacturing semiconductor device | |
US11942762B2 (en) | Surface-emitting laser device and light emitting device including the same | |
US6546038B1 (en) | Semiconductor surface-emitting element | |
US8175128B2 (en) | Semiconductor laser element and semiconductor laser device | |
JP3712686B2 (en) | Planar optical semiconductor device | |
JPH1168256A (en) | Nitride semiconductor laser element | |
JP5907210B2 (en) | Manufacturing method of semiconductor device | |
WO2021125005A1 (en) | Light-emitting device and method for manufacturing light-emitting device | |
JP4360066B2 (en) | Gallium nitride light emitting device | |
JP2004063634A (en) | Semiconductor distributed bragg reflector, surface emitting laser element, surface emitting laser array, optical communication system, and optical interconnection system | |
JPH05152674A (en) | Surface light emitting semiconductor laser with outer modulator | |
JP3502527B2 (en) | Nitride semiconductor laser device | |
US6501778B1 (en) | Plane emission type semiconductor laser and method of manufacturing the same | |
JP2010034221A (en) | Edge-emitting semiconductor laser and manufacturing method thereof | |
JP2007299895A (en) | Surface emitted laser element, surface emitted laser array having the same, electronic photographing system having surface emitted laser element or surface emitted laser array, optical interconnection system having surface emitted laser element or surface emitted laser array, and optical communication system having surface emitted laser element or surface emitted laser array | |
WO2021157431A1 (en) | Light-emitting device | |
JP2003142730A (en) | Semiconductor light emitting element | |
WO2023243298A1 (en) | Vertical cavity surface-emitting laser element, and array of vertical cavity surface-emitting laser elements | |
JP2009059734A (en) | Surface emitting laser | |
JP4321987B2 (en) | Semiconductor distributed Bragg reflector, manufacturing method thereof, surface emitting semiconductor laser, optical communication module, and optical communication system | |
JP2006228959A (en) | Surface-emitting semiconductor laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050817 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |