JP3697623B2

JP3697623B2 - Chopping current controller

Info

Publication number: JP3697623B2
Application number: JP14274597A
Authority: JP
Inventors: 山昌典杉
Original assignee: Aisin Seiki Co Ltd; Aisin Corp
Current assignee: Aisin Corp
Priority date: 1997-05-30
Filing date: 1997-05-30
Publication date: 2005-09-21
Anticipated expiration: 2017-05-30
Also published as: DE19824223A1; US5999431A; JPH10337083A; DE19824223B4

Description

【０００１】
【発明の属する技術分野】
本発明は、電気的負荷に、目標電流値を通電するためにチョッピング通電する通電制御装置に関し、特に、これに限定する意図ではないが、スイッチドレラクタンスモ−タに通電するＨ型スイッチング回路のオン／オフを制御する通電制御装置に関する。
【０００２】
【従来の技術】
理解を具体的にするためまず図面を参照して、スイッチドレラクタンスモ−タ（負荷）に通電するスイッチング回路を説明する。スイッチドレラクタンスモ−タ（以下、ＳＲモ−タと言う）は、一般に極部が外側に突出する形で構成された回転子と、極部が内側に突出する形で構成された固定子とを備えており、回転子は単に鉄板を積層して構成した鉄心であり、固定子は極毎に集中巻されたコイルを備えている。このＳＲモ−タは、固定子の各極が電磁石として動作し、回転子の各極部を固定子の磁力で吸引することによって回転子が回転する。従って、回転子の各極の回転位置に応じて、固定子の各極に巻回されたコイルの通電状態を順次に切換えることによって、回転子を希望する方向に回転させることができる。この種のＳＲモ−タは、例えば、特開平１−２９８９４０号公報に開示されている。
【０００３】
ＳＲモ−タにおいては、回転子の各極が特定の回転位置にある時に、固定子各極に対する通電のオン／オフを切換えるので、その切換時に、回転子に加わる磁気吸引力の大きさが急激に変化する。そのため、回転子及び固定子には、比較的大きな機械振動が発生する。この振動によって騒音が生じる。
【０００４】
前記特開平１−２９８９４０号公報の技術においては、立上り及び立下りの緩やかな回転位置信号を生成し、この回転位置信号を利用して、電気コイルの通電オン時の電流の立上り及び通電オフ時の電流の立下りを緩やかにすることが行なわれている。このようにすると、ＳＲモ−タの振動及び騒音の発生を抑制することが可能である。しかしながら、回転位置信号を利用しているため低速回転時のように、電気コイルの通電オン時の電流の立上り及び通電オフ時の電流の立下りが実質的に速くなる場合には、騒音を抑制する効果が小さくなるし、高回転時のように電気コイルの通電オン時の電流の立上り及び通電オフ時の電流の立下りが実質的に遅くなる場合には、１回あたりの通電オン時間が短くなるので、流れる電流が非常に小さくなり、発生する回転トルクが小さくなる。また、回転数や必要トルクに応じて通電のオン／オフを切り換えるタイミングを変化させないと、効率が悪くなる上、必要トルクがでない可能性もある。
【０００５】
特開平７−２７４５６９号公報，特開平７−２９８６６９号公報および特開平８−１７２７９３号公報には、通電の立上り及び立下りを滑らかにするために、Ｈ型スイッチング回路を用いてＰＷＭによりモ−タ通電電流を制御し、かつ、回転トルクの不足を改善するために、スイッチングモ−ドを制御している。
【０００６】
例えば図１４に示すように、３相の中の１つの相（例えば第１相とする）の電気コイル１ａに通電するＨ型スイッチング回路は、電気モ−タの電気コイル１ａの一端と第１電源ライン１８ｅとの間に介挿された第１のスイッチング素子１８ａ，電気コイル１ａの他端と第２電源ライン１８ｆとの間に介挿された第２のスイッチング素子１８ｂ，前記一端と第２電源ライン１８ｆの間に介挿され、後者から前者への電流通流は許す第１ダイオ−ドＤ１、および、前記他端と第１電源ライン１８ｅの間に介挿され、前者から後者への電流通流は許す第２ダイオ−ドＤ２を含む。電気コイル１ａの電流値が電流検出器で検出され、第１相に通電する時間区間で、第１の目標電流値（Ｖｒ１）に対して検出電流値が低いとスイッチング素子１８ａ，１８ｂがオンにされ、第１の目標電流値よりも高い第２の目標電流値（Ｖｒ２）よりも検出電流値が高いとスイッチング素子１８ａ，１８ｂがオフされる。すなわち目標電流値（Ｖｒ１，Ｖｒ２）に対する検出電流値の低，高に応じて、電気コイル１ａの通電（オン）／非通電（オフ）すなわちチョッピング通電が行なわれる。
【０００７】
図１４の（ａ）に示すように、第１および第２スイッチング素子１８ａ，１８ｂを共にオンにすると電気コイル１ａに回転駆動電流が流れ、共にオフにすると図１４の（ｂ）に示すように、電気コイル１ａの誘起電圧による電源への帰還電流が流れる。上述のオンとオフを上述のチョッピングにより交互に繰返すことにより、電気コイル１ａには、図１４の（ｃ）に示す脈動電流が流れる。このスイッチングモ−ドを本書では「ハ−ドチョッピング」と称す。このハ−ドチョッピングでの、図１４の（ｂ）に示すように両スイッチング素子１８ａ，１８ｂを共にオフにしている時間区間では、電気コイル１ａが発電したエネルギが第１電源ライン１８ｅに供給され（回生）、電流が急激に減少する。スイッチング素子のオン／オフの切換わりによる電流の脈動が大きいので、電気モ−タの回転子に加わる磁気吸引力の脈動が大きく、振動を生じ騒音が大きい。
【０００８】
図１５の（ａ）（図１４の（ａ）と同一）に示すように第１および第２スイッチング素子１８ａ，１８ｂを共にオンにし、次に図１５の（ｂ）に示すように第１スイッチング素子１８ａのみをオフにし第２スイッチング素子１８ｂはオンを維持し、それら（ａ）状態と（ｂ）状態とを交互に繰返すことにより、電気コイル１ａには図１５の（ｃ）に示す、脈動が比較的に小さい電流が流れる。図１５の（ｂ）に示す、第１スイッチング素子１８ａオフ、第２スイッチング素子１８ｂオンは、一例では、電気コイル１ａの電流値が第１の目標電流値（Ｖｒ１）を越え、第２の目標電流値（Ｖｒ２）以下のときに行なわれる。第１５図の（ａ）と（ｂ）の交互繰返しのスイッチングモ−ドを本書では「ソフトチョッピング」と称す。このソフトチョッピングの中の、図１５の（ｂ）に示す第１スイッチング素子１８ａオフ、第２スイッチング素子１８ｂオンの期間では、電流は緩やかに減少し、モ−タの駆動力や径方向の吸引力も緩やかに減少する。したがって「ソフトチョッピング」モ−ドのモ−タ通電では、騒音，振動が比較的に低い。
【０００９】
前記特開平７−２７４５６９号公報，特開平７−２９８６６９号公報および特開平８−１７２７９３号公報に開示の通電制御装置は、上述の「ハ−ドチョッピング」と「ソフトチョッピング」を、ＳＲモ−タの電流値又は回転状態に応じて選択して、振動の低減と高トルクの確保を実現している。
【００１０】
【発明が解決しようとする課題】
ところが、電気コイル１ａの電流値を検出する電流検出器の検出信号に高周波ノイズが乗ることがあり、特に、低価格（回路構成が簡単）な電流検出器を用いると、チョッピングによる大きなノイズが発生し易い。このノイズを模擬的に図１６に示す。図１６の（ａ）は前述の「ハ−ドチョッピング」のときのもの、図１６の（ｂ）は「ソフトチョッピング」のときのものである。ハ−ドチョッピングのときには、チョッピングによる電流変動が大きいので、ノイズも大きい。前述のように、このチョッピングすなわち電気コイル１ａの通電（オン）／非通電（オフ）を、目標電流値（Ｖｒ１，Ｖｒ２）に対する検出電流値の低，高に応じて行なうと、オン（通電）直後にノイズの高レベルに応答してただちにオフ（非通電）してしまうという不具合を生ずる。この不具合の発生確率は、ソフトチョッピングよりもハ−ドチョッピングの方が高い。なぜなら、ハ−ドチョッピングのノイズはソフトチョッピングのものより大きく、減衰するまでの時間も長くなることから、減衰過程で高レベルのノイズによる影響時間が長くなるからである。
【００１１】
本発明は電流検出信号のノイズによるスイッチングエラ−を防止することを目的とする。
【００１２】
【課題を解決するための手段】
（１）本発明のチョッピング通電制御装置は、負荷(1a)に通電するスイッチング手段(18a)；負荷(1a)に流れる電流値を検出する電流検出手段(2)；目標電流値に対し検出電流値が低いときには第１レベル(L)の、高いときには第２レベル(H)の電流レベル信号〔S71=(a)の反転信号〕を発生する比較手段(16a,30a)；
前記電流レベル信号〔S71=(a)の反転信号〕が、そのレベルの切換わりから設定時間の間同一レベルのとき切換り後のレベルの信号(k)を出力するフィルタ手段(23)；および、
該フィルタ手段(23)が出力する信号(k)が第２レベル(H)のときスイッチング手段(18a)をオフにするスイッチング信号出力手段(24〜26)；を備え、前記設定時間が、第１レベルから第２レベルへの切換りのときとその逆の切換りのときで値が異なる。
【００１３】
なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素の記号又は対応事項を、参考までに付記した。
【００１４】
これによれば、フィルタ手段(23)が、目標電流値に対する検出電流値の比較によって得られるスイッチング信号から、設定時間以下を周期とする高周波ノイズによる誤信号を消去し、検出電流値に正しく対応したスイッチング信号を発生し、これにより該高周波ノイズによるスイッチングエラ−がなくなる。また、例えば第１レベルから第２レベルへの切換りのときの設定時間を長くして高周波ノイズによる誤信号を消去し、その逆の切換りのときの設定時間を短くしてフィルタ手段(23)の出力遅延によるチョッピング周波数の低下を小さくすることができる。
【００１５】
（２）前記電流レベル信号の、第１レベルから第２レベルへの切換りのときの前記設定時間は第２レベルから第１レベルへの切換りのときの前記設定時間より長く、しかも、第２レベルから第１レベルへの切換りのときの前記設定時間は零である；上記（１）記載のチョッピング通電制御装置。
【００１６】
後述の実施例では、第１レベル(L)から第２レベル(H)の切換りのとき10μs又は1.25μs、逆のとき零である。これにより、フィルタ手段(23)の入力信号に、第１レベル(L)から第２レベル(H)への切換りがあると、それから10μs又は1.25μsの間第２レベル(H)が継続したときに、フィルタ手段(23)の出力が第１レベル(L)から第２レベル(H)へ切換る。入力信号の該切換りが高周波ノイズを原因とする場合、延遅時間10μs又は1.25μsの間に入力信号が第１レベル(L)に戻るので、フィルタ手段(23)の出力に変化を生じない。フィルタ手段(23)の入力信号に、第２レベル(H)から第１レベル(L)への切換りがあると、フィルタ手段(23)の出力は即座に第１レベル(L)に切換わるので、フィルタ手段(23)の出力の第１レベル(L)の立上り延遅は実質上なく、フィルタ手段(23)の出力遅延によるチョッピング周波数の低下が小さい。
【００１７】
（３）本発明の好ましい一実施態様は、負荷(1a)の一端と第１電源ライン(18e)との間に介挿された第１スイッチング手段(18a)；前記負荷(1a)の他端と第２電源ライン(18f)との間に介挿された第２スイッチング手段(18b)；前記負荷(1a)の前記一端と第２電源ライン(18f)の間に介挿され、後者から前者への電流通流は許す第１ダイオ−ド(18c)；前記負荷(1a)の前記他端と第１電源ライン(18e)の間に介挿され、前者から後者への電流通流は許す第２ダイオ−ド(18d)；第２スイッチング手段(18b)の間欠オン(ハ−ドチョッピング)／連続オン(ソフトチョッピング)を指示するモ−ド指示信号(d)を発生するモ−ド指示手段(16a,16b,21)；
負荷(1a)に流れる電流値を検出する電流検出手段(2)；
目標電流値に対し検出電流値が低いときには第１レベル(L)の、高いときには第２レベル(H)の電流レベル信号〔S71=(a)の反転信号〕を発生する比較手段(16a,30a)；
前記モ−ド指示信号(d)に応じて、それが間欠オン(ハ−ドチョッピング)を指示するときは長い時間(500KHzのパルス周期×5=10μs)を、連続オン(ソフトチョッピング)を指示するときは短い時間(4MHzのパルス周期×5=1.25μs)を設定時間に定めるフィルタ時間設定手段(22)；
前記電流レベル信号〔S71=(a)の反転信号〕の、第１レベルから第２レベルへの切換わりから前記設定時間の間同一レベルのとき第２レベルの信号(k)を出力するフィルタ手段(23)；および、
該フィルタ手段(23)が出力する信号(k)が第２レベル(H)のとき、第１スイッチング手段(18a)をオフにすると共に、前記モ−ド指示信号(d)に応じてそれが間欠オンを指示するときは第２スイッチング手段(18b)をオフに、連続オンを指示するときはオンを継続するスイッチング信号出力手段(24〜26)；を備えるチョッピング通電制御装置。
【００１８】
これによれば、フィルタ手段(23)が、目標電流値に対する検出電流値の比較によって得られるスイッチング信号から、ハ−ドチョッピングのときには比較的に長い設定時間以下を周期とする高周波ノイズによる誤信号を消去し、ソフトチョッピングのときには比較的に短い設定時間以下を周期とする高周波ノイズによる誤信号を消去した、検出電流値に正しく対応したスイッチング信号を発生し、これにより該高周波ノイズによるスイッチングエラ−がなくなる。
【００１９】
前述のように、ハ−ドチョッピング時のノイズによる影響時間は、ソフトチョッピング時よりも長いので、一方の影響時間に合せてそれを消去するようにフィルタ手段(23)の設定時間を定めると、他方のチョッピングモ−ドで発生するノイズの消去漏れを生ずるとか、あるいは、他のチョッピング動作に障害を与えるとか、フィルタ機能が好適に発揮されない問題を生じ易いが、この実施態様ではチョッピングモ−ドに対応して設定時間を切換えるので、両モ−ドのいずれに対して、フィルタ機能が好適に発揮される。
【００２０】
（４）本発明の好ましい実施例は更に、前記スイッチング信号出力手段(24〜26)の、スイッチング手段(18a)をオフからオンにする信号(o)の切換り(LからH)に応答してフィルタ手段(23)を初期化するオンエッジ検出手段(29)；を備える。これによれば、負荷へのチョッピング通電開始時に、フィルタ手段(23)が初期化されてその蓄積情報および出力が初期レベル(第１レベルL)に初期化されて、設定時間のフィルタ動作を正確に開始する。
【００２１】
（５）本発明の好ましい実施例では、前記スイッチング信号出力手段(24〜26)は、定周期のタイミング信号(15KHzパルス)の先行パルスと後行パルス間で第２レベル(H:オフ指定)となりかつ第１レベル(L:オン指定)に戻る第２レベル(H:オフ指定)は後行パルスまで延長する手段(25,24)を含む。これによれば、タイミング信号(15KHzパルス)に同期するようにスイッチング信号出力手段(24〜26)が出力するスイッチング信号（第１レベルＬ／第２レベルＨ）の周期がシフトし、チョッピング周波数の変動が抑制される。タイミング信号(15KHzパルス)を可聴周波数域よりも高い周波数に設定しておくことにより、チョッピング周波数による騒音がなく、しかもチョッピング周波数が異常に高くなることもない。
【００２２】
（６）本発明の好ましい実施例では、フィルタ手段(23)は、シリアル入力／パラレル出力のシフトレジスタ(23a〜23e)およびそのパラレル出力の論理積又は論理和を出力する論理処理手段(23f)を含む。これによれば、シフトクロックの周波数によって設定時間を設定することができ、シフトクロックの周波数の切換えにより容易に設定時間を切換えることができる。
【００２３】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。
【００２４】
【実施例】
本発明の一実施例を図１に示す。図１に示す装置は、電気自動車の駆動ユニットの主要部分を構成している。この例では、駆動源として１個のＳＲモ−タ１が備わっており、このＳＲモ−タ１はコントロ−ラＥＣＵによって制御される。コントロ−ラＥＣＵは、シフトレバ−，ブレ−キスイッチ，アクセルスイッチ，及びアクセル開度センサから入力される情報に基づいて、ＳＲモ−タ１の駆動を制御する。電源は車上バッテリ−から供給される。
【００２５】
ＳＲモ−タ１には、それを駆動するための３相のコイル１ａ，１ｂ，１ｃおよび回転子の回転位置（角度）を検出する角度センサ１ｄが備わっている。３相のコイル１ａ，１ｂ及び１ｃは、それぞれ、コントロ−ラＥＣＵ内部のドライバ１８，１９及び１Ａと接続されており、コイル１ａとドライバ１８とを接続する電線，コイル１ｂとドライバ１９とを接続する電線，及びコイル１ｃとドライバ１Ａとを接続する電線には、それぞれ、電流センサ２，３及び４が設置されている。これらの電流センサ２，３及び４は、それぞれ、コイル１ａ，１ｂ及び１ｃに実際に流れる電流に比例する電圧を電流信号Ｓ６として出力する。コントロ−ラＥＣＵの内部には、ＣＰＵ（マイクロコンピュ−タ）１１，入力インタ−フェ−ス１２，電流マップメモリ１３ａ，波形マップメモリ１３ｂ，電源回路１４，電流波形生成回路１５，比較回路１６，出力判定回路１７，ドライバ１８，１９及び１Ａが備わっている。このコントロ−ラＥＣＵは、シフトレバ−，ブレ−キスイッチ，アクセルスイッチ，及びアクセル開度センサから入力される情報に基づいて、ＳＲモ−タ１の所要回転方向，駆動速度及び駆動トルクを逐次計算し、その計算の結果に基づいて、ＳＲモ−タ１のコイル１ａ，１ｂ及び１ｃの各々に流す電流を制御する。角速度センサ１ｄは、０〜３６０度の角度の絶対値を示す１１ビットの２値信号を出力する。検出角度の最小分解能は０．３５度である。図１の回路の主要部分の具体的な構成を図２に示す。
【００２６】
図２は、ＳＲモ−タ１のコイル１ａの通電を制御する回路のみを示すが、コントロ−ラＥＣＵには、他のコイル１ｂ及び１ｃの通電を制御する同様の回路がそれぞれ含まれている。図２を参照すると、コイル１ａの一端は、スイッチングトランジスタ（ＩＧＢＴ）１８ａを介して電源の高電位ライン１８ｅと接続され、コイル１ａの他端は、スイッチングトランジスタ（ＩＧＢＴ）１８ｂを介して電源の低電位ライン１８ｆと接続されている。また、トランジスタ１８ａのエミッタと低電位ライン１８ｆとの間にはダイオ−ド１８ｃが接続され、トランジスタ１８ｄのエミッタと高電位ライン１８ｅとの間にはダイオ−ド１８ｄが接続されている。従って、トランジスタ１８ａ及び１８ｂの両方をオン（導通状態）にすれば、電源ライン１８ｅ，１８ｆとコイル１ａとの間に電流が流れ、いずれか一方、又は両方をオフ（非導通状態）にすれば、コイル１ａへの給電を停止することができる。比較回路１６は２つのアナログ比較器１６ａ及び１６ｂを備えている。アナログ比較器１６ａは、電流波形生成回路１５が出力する第１の基準電圧Ｖｒ１と電流センサ２が検出した電流に対応する信号Ｓ６の電圧とを比較した結果を２値信号Ｓ７１として出力し、アナログ比較器１６ｂは、電流波形生成回路１５が出力する第２の基準電圧Ｖｒ２と電流センサ２が検出した電流に対応する信号Ｓ６の電圧とを比較した結果を２値信号Ｓ７２として出力する。この実施例では、常にＶｒ１＜Ｖｒ２の関係が成立する。信号Ｓ５が高レベルＨであると、信号Ｓ６の電圧Ｖｓ６と基準電圧Ｖｒ１及びＶｒ２の大小関係に応じて、次に示すように、ドライバ１８のトランジスタ１８ａ，１８ｂの状態が３種類のいずれかに指定される。
【００２７】
第１表
比較器（フィルタ比較器１７の
場合分け１６ａの２３の１６ａの出力ＴｒＴｒ
出力Ｓ72 入力）の出力 (ｏ)(ｐ) １８ａ１８ｂ
(1) Vs6≦Vr1 Ｈ（Ｌ）Ｈ (Ｈ)(Ｈ) オンオン
(2)Vr1＜Vs6≦Vr2 Ｌ（Ｈ）Ｈ (Ｌ)(Ｈ) オフオン
(3) Vs6＞Vr2 Ｌ（Ｈ）Ｌ (Ｌ)(Ｌ) オフオフ。
【００２８】
上記(1)の場合が、図１４の（ａ）および図１５の（ａ）に示す状態を指定するものであり、上記(2)の場合が、図１４の（ｂ）に示す状態を指定するものであり、上記(3)が、図１３の（ｂ）に示す状態を指定するものである。(1)と(3)を交互に繰返す態様がハ−ドチョッピング、(1)と(3)を交互に繰返す態様がソフトチョッピングである。
【００２９】
上述のように、トランジスタ１８ａ，１８ｂが共にオンする状態指定と、共にオフする状態指定と、一方がオンして他方がオフする状態指定とが存在し、いずれの状態指定になるかは、Ｖｓ６のレベルが、Ｖｒ１より小，Ｖｒ１とＶｒ２との間，Ｖｒ２より大の３種類の領域のいずれであるか、によって定まる。
【００３０】
トランジスタ１８ａ，１８ｂを共にオンした時にコイル１ａに流れる電流の立上り特性（上昇の速さ）は、回路の時定数によって定まり、制御により変えることはできない。しかし、電流を遮断する時には、トランジスタ１８ａ，１８ｂを共にオフする場合と、トランジスタ１８ａをオフに切換えてトランジスタ１８ｂはオンのままとする場合とで、電流の立下り特性（下降の速さ）が変わるので、それを切換えて電流の立下りの速さを調整することができる。即ち、トランジスタ１８ａ，１８ｂを共にオフする場合には電流の変化が速く、トランジスタ１８ａをオフに切換えてトランジスタ１８ｂはオンのままとする場合には電流の変化は遅い。
【００３１】
電流の目標値（Ｖｒ１，Ｖｒ２）にほとんど変化がない時には、電流の立下り速度が遅い場合でも、基準のレベル（Ｖｒ１）と実際に流れる電流のレベル（Ｖｓ６）との偏差が増大することはないので、常にＶｓ６＜Ｖｒ２の状態が維持される。従ってこの時には、電流の変動幅が小さい。また、通電するコイルの相を切換える時のように、電流の目標値（Ｖｒ１，Ｖｒ２）が変更される時には、電流の立下り速度が遅いと、Ｖｓ６＞Ｖｒ２になる。この場合、２つのトランジスタ１８ａ，１８ｂが共にオフするので、電流の立下り速度が上がり、電流は目標値（Ｖｒ１，Ｖｒ２）に追従してすばやく変化する。目標値の変化がなくなれば、基準電圧Ｖｒ１と電流レベルＶｓ６との偏差が小さくなるので、再び電流の立下り速度が遅くなる。
【００３２】
これによって、目標値の変化に対する電流の追従遅れが防止できるだけでなく、目標値の変化が小さい時には、電流の変化速度が遅いため、振動及び騒音の発生が抑制される。
【００３３】
出力判定回路１７は、大要では上記第１表に示すように、比較器１６ａと１６ｂの出力に対応してトランジスタ１８ａ，１８ｂにオン，オフ信号を与えるためのものであるが、先に言及したが、電流検出器２の電流検出信号に図１６に示すように高周波ノイズが含まれる場合には、トランジスタをオンした直後に、高周波ノイズに応答してオフにしてしまう不具合が考えられる。出力判定回路１７には、このような不具合を防止するために、フィルタが備わっている。
【００３４】
出力判定回路１７の構成を図３に示し、該回路各部の信号の発生タイミングを図４および図５に示す。
【００３５】
比較器１６ａの出力信号Ｓ７１は、図３上では信号（ａ）として出力判定回路１７に供給され、インバ−タ３０ａで反転されてフィルタ回路２３の第１フリップフロップ２３ａに与えられる。フィルタ回路２３は、シリアル入力／パラレル出力のシフトレジスタを構成する５個のフリップフロップ２３ａ〜２３ｅおよびパラレル出力が与えられるアンドゲ−ト２３ｆで構成されており、シフトクロック（ｅ）に同期して、入力信号すなわち比較器１６ａの出力信号Ｓ７１＝（ａ）の反転信号が、次々にシフトレジスタ２３ａ〜２３ｅに取り込まれて順次にシフトされる。
【００３６】
比較器１６ａの出力信号Ｓ７１と比較器１６ｂの出力信号Ｓ７２が与えられるナンドゲ−ト２１は、上記第１表の場合分け(2)の場合に低レベルＬのモ−ド信号（ｄ）を発生し、これが、クロック選択回路２２のアンドゲ−ト２２ｂに与えられる。モ−ド信号（ｄ）はインバ−タ２２ａで反転されてアンドゲ−ト２２ｃに与えられる。モ−ド信号（ｄ）が低レベルＬ（第１表の(2)）のときには、それによってアンドゲ−ト２２ｃがゲ−トオンとなり、４ＭＨｚのクロックパルス（ｃ）を、オアゲ−ト２２ｄを通して、シフトレジスタ２３ａ〜２３ｅに与える。モ−ド信号（ｄ）が高レベルＨ（第１表の(1)又は(3)）のときには、それによってアンドゲ−ト２２ｂがゲ−トオンになり、５００ＫＨｚのクロックパルス（ｂ）を、オアゲ−ト２２ｄを通して、シフトレジスタ２３ａ〜２３ｅに与える。
【００３７】
フィルタ回路２３のアンドゲ−ト２３ｆは、シフトレジスタ２３ａ〜２３ｅのパラレル出力のすべてがＨ（トランジスタオフ指定）のときだけ、Ｈ出力を発生する。したがって、比較器１６ａの出力信号Ｓ７１＝（ａ）の反転信号が、トランジスタオン指定レベルＬからトランジスタオフ指定レベルＨに切換わったとすると、それからクロックパルス５個が発生したときに、シフトレジスタの最終段のフリップフロップ２３ｅの出力が、ＬからＨに切換わる。このパルス５個の発生期間に、入力信号にＨからＬへの切換りがないと、該期間直後に始めてアンドゲ−ト２３ｆの出力がＬからＨに切換り、入力信号のＬからＨへの切換りに対して、フィルタ回路２３の出力のＬからＨへの切換りは、クロックパルス５個分の遅延となり、第１表の(3)（ハ−ドチョッピング）の場合には、５００ＫＨｚのクロックの周期×５＝１０μｓ、第１表の(2)（ソフトチョッピング）の場合には４ＭＨｚのクロックの周期×５＝１．２５μｓの遅延時間となる。
【００３８】
すなわち、ハ−ドチョッピング(3)のときは、入力信号すなわち比較器１６ａの出力信号Ｓ７１＝（ａ）の反転信号が、トランジスタオン指定レベルＬからトランジスタオフ指定レベルＨに切換って、それから上述の遅延時間１０μｓの間継続してオフ指定レベルＨであったときに、フィルタ回路２３の出力がオン指定レベルＬからオフ指定レベルＨに切換わる。入力信号がノイズ原因のＬからＨへの切換りであったときには、遅延時間の間に入力信号がＨからＬに戻り、フィルタ回路２３の出力はオフ指定レベルＨに切換わらない。すなわち、電流検出信号に乗ったノイズを原因とするオフ指示Ｈ（Ｓ７１のＬ）は無視され、出力されない。
【００３９】
ソフトチョッピング(2)のときも同様である。ただし、ソフトチョッピング(2)のときには、遅延時間は１．２５μｓであり、無視するノイズの時間が、ハ−ドチョッピングのときよりも短い。
【００４０】
入力信号がＨ（オフ指示レベル）からＬ（オン指示レベル）に切換わって第１フリップフロップ２３ａの出力がＨからＬに切換わった時点にアンドゲ−ト２３ｆの出力がＨからＬに転ずる。すなわち、オフ指示（Ｈ）からオン指示（Ｌ）への切換りには実質上時間遅延はない。このようにフィルタ回路２３は、トランジスタのオンからオフへの切換え指示に対してノイズ原因のオフを排除するための遅延をもたらし、オフからオンへの切換え指示には実質上遅延を与えない。
【００４１】
フィルタ回路２３の出力（ｋ）はオアゲ−ト２４を通してノアゲ−ト２６で反転されて、トランジスタ１８ａの駆動信号（オン／オフ駆動信号）（ｏ）となる。この駆動信号（ｏ）は、フィルタ回路２３の出力（ｋ）に対しては反転信号であり、駆動信号（ｏ）がＨのときトランジスタ１８ａが導通する。ノアゲ−ト２６には、第１相（電気コイル１ａ）の通電指示信号Ｓ５をインバ−タ３０ｂで反転した信号（第１相の通電区間であるときＬ／非通電区間であるときＨ）が電流波形生成回路１５から与えられる。ノアゲ−ト２６の出力（ｏ）は、通電指示信号Ｓ５の反転信号がＬ（第１相通電指定）でオアゲ−ト２４の出力（ｎ）がＬ（トランジスタオン指定）であるときのみＨ（トランジスタオン指示）となる。
【００４２】
ノアゲ−ト２６の出力（ｏ）がＬ（オフ指示）からＨ（オン指示）に立上ると４ＭＨｚクロックに同期して、オンエッジ検出回路２９のフリップフロップ２９ａがセットされてそのＱ出力がＬからＨに切換わり、これがインバ−タ２９ｂで反転してアンドゲ−ト２９ｃに与えられ、アンドゲ−ト２９ｃの出力すなわちオンエッジ検出回路２９の出力（ｍ）が４ＭＨｚクロックに同期してＨパルスとなる。このＨパルスがシフトレジスタ２３ａ〜２３ｅのクリア端子に与えられ、シフトレジスタ２３ａ〜２３ｅがクリアされる。すなわちフィルタ回路２３が初期化される。これによりシフトレジスタ２３ａ〜２３ｅのパラレル出力のすべてがＬ（オン指定レベル）となる。したがって、その後フィルタ回路２３の入力信号がＬ（オン指定レベル）からＨ（オフ指定レベル）に切換わると、それから正しくシフトクロック（ｅ）の５パルス分の遅延時間が計時されることになる。
【００４３】
フイルタ回路２３の出力（ｋ）の、Ｌ（オン指定）からＨ（オフ指定）への立上りによってフリップフロップ２５がセットされてそのＱ出力がＬからＨに切換わり、１５ＫＨｚクロックによってフリップフロップ２５がクリア（リセット）されてそのＱ出力がＬに戻る。このＱ出力がオアゲ−ト２４で、フィルタ回路２３の出力（ｋ）に加算（論理和）されるので、１５ＫＨｚのクロックの時間的に相前後する先行パルスと後行パルスの間でフイルタ回路２３の出力（ｋ）がＬからＨに切換ると、フリップフロップ２５がセットされてそのＱ出力がＨとなり、これが後行パルスでフリップフロップ２５がリセットされるまで継続するので、フイルタ回路２３の出力（ｋ）が前記先行パルスと後行パルスの間でＨからＬに戻っても、オアゲ−ト２４の出力（ｎ）は、後行パルスまでＨ（オフ指示レベル）となる。すなわちオンレベルＬへの立下りが後行パルスまで遅延される。しかし、フイルタ回路２３の出力（ｋ）が後行パルスの後までＨのときには、オアゲ−ト２４の出力（ｎ）は、該出力（ｋ）と全く同期した信号となる。
【００４４】
つまり、フイルタ回路２３の出力（ｋ）のＨ（オフ指示）が、１５ＫＨｚクロックの周期より短くしかも該クロックの相前後する先行パルスと後行パルスの間でＬからＨに立上りかつＨからＬに戻る場合に、ＨからＬへの戻りが後行パルスの発生まで遅延され、オアゲ−ト２４の出力（ｎ）のＬ期間が長くなる。しかし、出力（ｋ）のＬからＨの立上りが後行パルスの前で、ＨからＬへの戻りが後行パルスの後になる場合には、出力（ｎ）にこのようなＬ期間の延長は発生せず、出力（ｋ）と同一となる。このような、１５ＫＨｚクロックに対する、出力（ｋ）のＬ区間の相対位相に対応した遅延制御により、駆動信号（ｏ）＝（ｋ）が１５ＫＨｚクロックに同期するように位相が変わり、トランジスタ１８ａのチョッピング周波数の変動が抑制される。１５ＫＨｚクロックは可聴周波数よりも高い周波数であり、チョッピング周波数がこの前後となるので、騒音がなく、また異常に高くなることもない。
【００４５】
オアゲ−ト２４の出力（ｎ）はアンドゲ−ト２７およびノアゲ−ト２８を介してトランジスタ１８ｂのオン／オフ駆動信号（ｐ）となる。出力（ｎ）は駆動信号（ｏ）と同相であって、そのＨレベルがトランジスタオフ指定であるが、アンドゲ−ト２７に、第１表の(2)（ソフトチョッピング要）のときにはＬレベルとなるモ−ド信号（ｄ）が与えられるので、第１表の(2)のときには、出力（ｏ）はＬでトランジスタ１８ａがオフになるが、出力（ｐ）はＨでトランジスタ１８ｂはオンを継続する。
【００４６】
ところで、図２に示す比較回路１６が出力する信号Ｓ７１，Ｓ７２によって電流の立下り速度を切換える場合には、それを切換えるタイミングとして最適な時点よりも実際の切換えが多少遅れる傾向がある。即ち、目標値が急激に低下する時点で、電流の立下りを速くするのが理想的であるが、実際に電流の偏差が大きくならないと信号Ｓ７２がＬ（オフ指定）にならないので、時間的に遅れが生じる。このため、目標値が非常に速く変化する場合、信号Ｓ７１，Ｓ７２による変化速度の自動切換だけでは、目標値に対する電流の追従性が不足する可能性がある。
【００４７】
そこでこの実施例では、信号Ｓ５を制御することにより、電流（Ｖｓ６）の大きさとは無関係に、電流の立下り速度を速くすることができる。即ち、信号Ｓ５を低レベルＬにすると、信号Ｓ７１，Ｓ７２とは無関係に、トランジスタ１８ａ，１８ｂが同時にオフするので、電流の立下り速度が速くなる。
【００４８】
図２を参照すると、電流波形生成回路１５は、２種類の基準電圧Ｖｒ１，Ｖｒ２と２値信号Ｓ５を出力する。基準電圧Ｖｒ１，Ｖｒ２及び２値信号Ｓ５は、それぞれ、メモリ（ＲＡＭ）１５ｂ，１５ａ及び１５ｃに記憶された情報に基づいて生成される。メモリ１５ｂ，１５ａ及び１５ｃは、各々のアドレスにそれぞれ８ビット，８ビット及び１ビットのデ−タを保持している。メモリ１５ａから読み出される８ビットデ−タは、Ｄ／Ａ変換器１５ｅでアナログ電圧に変換され、増幅器１５ｇを通って基準電圧Ｖｒ２になる。同様に、メモリ１５ｂから読み出される８ビットデ−タは、Ｄ／Ａ変換器１５ｆでアナログ電圧に変換され、増幅器１５ｈを通って基準電圧Ｖｒ１になる。また、増幅器１５ｇ，１５ｈの入力には、ＣＰＵ１１が出力するアナログ信号Ｓ１のレベルが加算される。信号Ｓ１のレベルを調整することにより、基準電圧Ｖｒ１，Ｖｒ２を微調整することができる。また、メモリ１５ｃが出力する１ビットデ−タは、アンドゲ−ト１５ｉを通って信号Ｓ５になる。アンドゲ−ト１５ｉの一方の入力端子には、ＣＰＵ１１が出力する２値信号（スタ−ト／ストップ信号）Ｓ３が印加される。ＳＲモ−タ１を駆動している時には、常時信号Ｓ３が高レベルＨになるので、メモリ１５ｃの出力信号がそのまま２値信号Ｓ５になる。
【００４９】
メモリ１５ａ，１５ｂ及び１５ｃは、それぞれ多数のアドレスを有しており、各々のアドレスは、回転子Ｒの回転位置（角度）の各々（１度単位）に対応付けられている。アドレスデコ−ダ１５ｄは、角度センサ１ｄによって検出された回転子の回転位置の信号Ｓ９から、アドレス情報を生成する。このアドレス情報が、３組のメモリ１５ａ，１５ｂ及び１５ｃのアドレス入力端子に同時に入力される。従って、ＳＲモ−タ１が回転する時には、メモリ１５ａ，１５ｂ及び１５ｃは、各々回転子の回転位置に応じたアドレスに保持されたデ−タを順次に出力する。従って、基準電圧Ｖｒ１，Ｖｒ２及び２値信号Ｓ５の状態は、回転位置毎に変化しうる。
【００５０】
実際には、図６に示すような波形の電流を３相のコイルに流すために、メモリ１５ａ及び１５ｂには、それぞれ図１０に示すような通電マップの情報が保持される。即ち、回転位置（この例では０．５度毎）の各々に対応付けたアドレスに、その位置で設定すべき電流の目標値が保持される。メモリ１５ａ及び１５ｂの情報は、それぞれ基準電圧Ｖｒ２及びＶｒ１に対応しているので、Ｖｒ２＞Ｖｒ１の関係を満たすように、メモリ１５ａの内容とメモリ１５ｂの内容とは少し異なっている。前述のように、コイル１ａに流れる電流のレベルは、基準電圧Ｖｒ１に追従するように変化するので、コイル１ａに流したい電流の波形を基準電圧Ｖｒ１，Ｖｒ２としてメモリ１５ｂ及び１５ａに登録しておくことにより、図６に示すように電流を流すことができる。
【００５１】
この実施例では、３相のコイル１ａ，１ｂ及び１ｃに対する通電／非通電を、図６に示すように回転子が３０度回転する毎に切換える必要があるが、図６に示すような波形をメモリ１５ｂ及び１５ａに登録しておくことにより、３０度毎の通電／非通電の切換えも信号Ｓ７１，Ｓ７２によって自動的に実施される。即ち、各コイルの通電／非通電の切換えをＣＰＵ１１が実施する必要はない。
【００５２】
また、メモリ１５ｃについては、大部分のアドレスに信号Ｓ５の高レベルＨに対応する「１」の情報が保持されているが、電流の目標値（Ｖｒ１，Ｖｒ２）が急激に低下する角度に対応するアドレスには、信号Ｓ５の低レベルＬに対応する「０」の情報（強制遮断情報）が保持されている。即ち、電流の目標値（Ｖｒ１，Ｖｒ２）の波形の立下り開始時点のように、その下降の傾きが急俊であり、電流の変化速度を速くした方が良いことが予め予想される回転位置では、信号Ｓ７２による自動切換えを待つことなく、メモリ１５ｃに記憶した情報によって信号Ｓ５を低レベルＬに切換え、強制的に電流変化速度を速くする。これにより、電流変化速度の切換えに時間遅れが生じるのを避けることができ、目標値に対する電流の追従性が更に改善される。
【００５３】
メモリ１５ａ，１５ｂ及び１５ｃは、書き込みと読み出しが可能であり、書き込みと読み出しを同時に実施しうる。メモリ１５ａ，１５ｂ及び１５ｃは、信号線Ｓ２を介してＣＰＵ１１と接続されており、ＣＰＵ１１は、必要に応じてメモリ１５ａ，１５ｂ及び１５ｃの内容を更新する。
【００５４】
ＣＰＵ１１の動作の概略を図８に示す。図８を参照してＣＰＵ１１の動作を説明する。電源がオンすると、ステップ６１で初期化を実行する。即ち、ＣＰＵ１１の内部メモリの初期化および内部タイマ，割込等のモ−ドセットを実施した後、システムの診断を実施し、異常がなければ次の処理に進む。
【００５５】
ステップ６２では、入力インタ−フェ−ス１２を介して、シフトレバ−，ブレ−キスイッチ，アクセルスイッチ，アクセル開度センサのそれぞれが出力する信号の状態を読取り、その状態のデ−タを内部メモリに保存する。ステップ６２で検出した状態に何らかの変化があった場合には、ステップ６３からステップ６４に進む。変化がない時には、ステップ６３からステップ６５に進む。
【００５６】
ステップ６４では、ステップ６２で検出した各種状態に基づいて、ＳＲモ−タ１の所要駆動方向を決定し駆動トルクの目標値を決定する。例えば、アクセル開度センサによって検出されたアクセル開度が増大した時には、駆動トルクの目標値も増大する。また、ここで目標トルクの変化を示すトルク変更フラグをセットする。
【００５７】
ステップ６５では、ＳＲモ−タ１の回転速度を検出する。この実施例では、角度センサ１ｄの角度検出デ−タ（１１ビット）のビットデ−タがＳＲモ−タの回転子の回転に応じて変化し、その変化周期が回転速度に逆比例するので、ＣＰＵ１１は、下位ビットの変化周期を測定してモ−タ回転速度を算出する。算出した回転速度のデ−タは内部メモリに保存する。
【００５８】
ＳＲモ−タ１の回転速度に変化がある時には、ステップ６６からステップ６８に進み、回転速度に変化がなければステップ６７に進む。ステップ６７では、トルク変更フラグの状態を調べ、フラグがセットされている時、即ち目標トルクの変化がある時には、ステップ６８に進み、トルクに変化がない時にはステップ６２に戻る。
【００５９】
ステップ６８では、電流マップメモリ１３ａからデ−タを入力し、次のステップ６９では、波形マップメモリ１３ｂからデ−タを入力する。この実施例では、電流マップメモリ１３ａ及び波形マップメモリ１３ｂは、予め様々なデ−タを登録した読み出し専用メモリ（ＲＯＭ）で構成してあり、電流マップメモリ１３ａには図９に示すようなデ−タが保持され、波形マップメモリ１３ｂには、図１３に示すようなデ−タが保持されている。
【００６０】
即ち、電流マップメモリ１３ａには、様々な目標トルクと様々な回転数（モ−タの回転速度）のそれぞれに対応付けられた多数のデ−タＣｎｍ（ｎ：トルクに対応する列の数値，ｍ：回転数に対応する行の数値）が保持されており、デ−タＣｎｍの１組には、通電オン角度，通電オフ角度，及び電流目標値が含まれている。例えば、トルクが２０［Ｎ・ｍ］で回転数が５００［ｒｐｍ］の時のデ−タＣ３４の内容は、５２．５度，８２．５度及び２００［Ａ］である。即ち、０〜９０度の回転位置の範囲内において、特定のコイルに５２．５〜８２．５度の範囲で２００Ａの電流を流し、０〜５２．５度の範囲及び８２．５〜９０度の範囲では電流を遮断することを意味する。ステップ６８では、その時のトルクと回転数に応じて選択した、Ｃｍｎの１組のデ−タを入力する。
【００６１】
但し、実際にコイルに流す電流の目標値は、一般的な矩形波状に変化するのではなく、立上り及び立下りが緩やかな波形になる。この波形が、波形マップメモリ１３ｂに基づいて決定される。
【００６２】
図１３に示すように、波形マップメモリ１３ｂには、様々な回転数（モ−タの回転速度）のそれぞれに対応付けられた多数のデ−タＤ１ｎ及びＤ２ｎ（ｎ：回転数に対応する行の数値）が保持されている。デ−タＤ１ｎは立上り所要角度であり、電流を低レベル（０［Ａ］）から高レベル（例えば２００［Ａ］）に立ち上げるまでの回転角度変化量を示している。デ−タＤ２ｎは立下り所要角度であり、電流を高レベル（例えば２００［Ａ］）から低レベル（０［Ａ］）に立ち下げるまでの回転角度変化量を示している。
【００６３】
例えば、図９に示す電流マップのＣ３４のデ−タを使用する場合、通電オン角度である５２．５度よりＤ１ｎの角度だけ手前の位置から、電流目標値の立上げを開始し、５２．５度で１００％まで緩やかに立ち上がるように電流目標値の波形を変化させ、通電オフ角度である８２．５度よりＤ２ｎの角度だけ手前の位置から、電流目標値の立下げを開始し、８２．５度で立下げを完了するように、緩やかに電流目標値を変化させる。
【００６４】
波形マップメモリのデ−タＤ１ｎ，Ｄ２ｎは、回転数［ｒｐｍ］毎に最適な時間（角度）で電流の立上り及び立下りが変化するように予め定めてある。即ち、立上り及び立下りが速すぎると、励磁の切換り時の磁束の微分値が大きくなり振動及び騒音が大きくなるし、立上り及び立下りが遅すぎると、駆動トルクが著しく低下し駆動効率も低下するので、振動及び騒音を充分に抑制でき、しかも駆動効率の低下も小さくなるような値が、Ｄ１ｎ，Ｄ２ｎとして定められる。また特に、Ｄ１ｎに対応する立上り時間とＤ２ｎに対応する立下り時間は、いずれも、ＳＲモ−タ１の固有振動周波数（共振周波数）の半周期よりも大きくなるように定めてある。このようにすると、励磁の切換り時に生じる振動の周波数が、ＳＲモ−タ１の固有振動周波数よりも低くなるため、共振が防止され、振動及び騒音レベルの増大が抑制される。
【００６５】
図８のステップ６９では、その時の回転数によって波形マップメモリ１３ｂ上から１組のデ−タＤ１ｎ，Ｄ２ｎを選択し、それらのデ−タをＣＰＵ１１に入力する。例えば、回転数［ｒｐｍ］が５００の時には、デ−タＤ１４及びＤ２４を選択して入力する。
【００６６】
次のステップ６Ａでは、ステップ６８で入力したデ−タＣｎｍ及びステップ６９で入力したデ−タＤ１ｎ，Ｄ２ｎに基づいて、図１０に示すような通電マップのデ−タを生成し、この最新の通電マップによって、図２に示す電流波形生成回路のメモリ１５ａ，１５ｂ，１５ｃのデ−タを更新（書き替え）する。勿論、図２に示す１相分のメモリ１５ａ，１５ｂ，１５ｃに通電マップを書込むだけでなく、３相全てのメモリについて、それぞれ通電マップを作成し、そのデ−タを各々のメモリに書き込む。
【００６７】
実際には、次のようにして通電マップを作成する。第３相の場合、デ−タＣｎｍに含まれている通電オン角度Ａｏｎから立上り所要角度Ｄ１ｎを引いた角度位置Ａ１の電流目標値を０、通電オン角度Ａｏｎの位置をＣｎｍに含まれている電流目標値（例えば２００［Ａ］）とし、角度位置Ａ１とＡｏｎとの間では、その間を滑らかに立上る曲線で結ぶように、デ−タを補間する。即ち、ロ−タ角度の０．５度毎に前記曲線に近似する値を計算して求め、それを各々の角度における電流目標値とする。同様に、デ−タＣｎｍに含まれている通電オフ角度Ａｏｆｆから立下り所要角度Ｄ２ｎを引いた角度位置Ａ２では電流目標値をＣｎｍに含まれている電流目標値（例えば２００［Ａ］）とし、通電オフ角度Ａｏｆｆの位置の電流目標値を０とし、角度位置Ａ２とＡｏｆｆとの間では、その間を滑らかに立下る曲線で結ぶように、デ−タを補間する。即ち、ロ−タ角度の０．５度毎に前記曲線に近似する値を計算して求め、それを各々の角度における電流目標値とする。上記以外の角度位置には、０を電流目標値として書き込む。
【００６８】
また、第１相及び第２相については、第３相の通電マップのデ−タを、それぞれ３０度及び６０度ずらしたものをそのまま用いる。このようにして、図１０に示すような通電マップが作成される。なお図１０に示す通電マップは、メモリ１５ｂに書き込まれるデ−タ（Ｖｒ１）のみを示しており、メモリ１５ａに書き込むデ−タ（Ｖｒ２）は図１０の通電マップの値より少し大きい値になる。
【００６９】
この実施例では、メモリ１５ａ，１５ｂ，１５ｃのデ−タに基づいて電気コイル１ａに流れる電流が制御されるので、ＣＰＵ１１がメモリ（３相分の１５ａ，１５ｂ，１５ｃ）に通電マップを書き込むだけで、それに従うように、各コイルの励磁切り換えが、ハ−ドウェア回路により自動的に実施される。
【００７０】
ＣＰＵ１１は、上述のステップ６２〜６Ａの処理を繰り返し実行する。そして、検出したＳＲモ−タの回転速度及びトルクが一定の場合には、ステップ６６−６７−６２を通るが、回転速度が変化した場合、又はトルクが変化した場合には、ステップ６８−６９−６Ａ−６Ｂを実行するので、メモリ１５ａ，１５ｂ，１５ｃ上の通電マップが更新される。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示すブロック図である。
【図２】図１の主要部分の、３相駆動回路の中の１相駆動回路のみの具体的な構成を示すブロック図である。
【図３】図２に示す出力判定回路１７の構成を示すブロック図である。
【図４】図３に示すクロック選択回路２２およびフィルタ回路２３の入，出力信号の発生タイミングを示すタイムチャ−トである。
【図５】図３に示すオンエッジ検出回路の入，出力信号の発生タイミングを示すタイムチャ−トである。
【図６】図１に示すＳＲモ−タ１を駆動する場合の励磁電流指示の波形例を示すタイムチャ−トである。
【図７】図１に示すＳＲモ−タ１に流す励磁電流波形の駆動条件に応じた変化を示すタイムチャ−トである。
【図８】図１に示すＣＰＵ１１の動作を示すフロ−チャ−トである。
【図９】図１に示す電流マップメモリ１３ａの一部のデ−タの内容を示すマップである。
【図１０】図２に示すメモリ１５ａ〜１５ｃに書込まれるデ−タの一部を示すマップである。
【図１１】ＳＲモ−タにおいて一般的な通電制御を実施した場合の電流，磁束，磁束変化を示すタイムチャ−トである。
【図１２】ＳＲモ−タの電流の立上り及び立下りを緩やかに変化させた場合の電流，磁束，磁束変化を示すタイムチャ−トである。
【図１３】図１に示す波形マップメモリ１３ｂの一部のデ−タの内容を示すマップである。
【図１４】図２に示すインバ−タ１８の、ハ−ドチョッピングモ−ドでのモ−タ電流を示す図面であり、（ａ）はモ−タに駆動電流を流しているときの電流通流方向を、（ｂ）は駆動電流の供給を遮断したときの電流通流方向を、（ｃ）は時系列の電流波形の概要を示す。
【図１５】図２に示すインバ−タ１８の、ソフトチョッピングモ−ドでのモ−タ電流を示す図面であり、（ａ）はモ−タに駆動電流を流しているときの電流通流方向を、（ｂ）は駆動電流の供給を遮断したときの電流通流方向を、（ｃ）は時系列の電流波形の概要を示す。
【図１６】図２に示す電流センサ２の電流検出信号に現われることがあるノイズを示す電流波形図であり、（ａ）はハ−ドチョッピングのときのものを、（ｂ）はソフトチョッピングのときのものを示す。
【符号の説明】
１：ＳＲモ−タ
１ａ，１ｂ，１ｃ，ＣＬ：コイル
１ｄ：角度センサ
２，３，４：電流センサ
１１：ＣＰＵ
１２：入力インタ−フェ−ス
１３ａ：電流マップメモリ
１３ｂ：波形マップメモリ
１４：電源回路
１５：電流波形生成回路
１５ａ，１５ｂ，１５ｃ：メモリ
１５ｄ：アドレスデコ−ダ
１５ｅ，１５ｆ：Ｄ／Ａ変換器
１５ｇ，１５ｈ：増幅器
１６：比較回路
１６ａ，１６ｂ：アナログ比較器
１７：出力判定回路
１８，１９，１Ａ：各相ドライバ
１８ａ，１８ｂ：トランジスタ（ＩＧＢＴ）
１８ｃ，１８ｄ：ダイオ−ド
１８ｅ，１８ｆ：電源ライン
Ｖｒ１，Ｖｒ２：基準電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an energization control device for chopping energization to energize an electric load to energize a target current value. In particular, although not intended to be limited to this, an H-type switching circuit for energizing a switched reluctance motor. The present invention relates to an energization control device that controls on / off of the power.
[0002]
[Prior art]
To make the understanding more concrete, first, a switching circuit for energizing a switched reluctance motor (load) will be described with reference to the drawings. A switched reluctance motor (hereinafter referred to as an SR motor) is generally composed of a rotor having a pole portion protruding outward and a stator having a pole portion protruding inward. The rotor is an iron core formed by simply laminating iron plates, and the stator includes a coil concentratedly wound for each pole. In this SR motor, each pole of the stator operates as an electromagnet, and the rotor rotates by attracting each pole portion of the rotor by the magnetic force of the stator. Therefore, the rotor can be rotated in a desired direction by sequentially switching the energization state of the coil wound around each pole of the stator according to the rotation position of each pole of the rotor. This type of SR motor is disclosed, for example, in JP-A-1-298940.
[0003]
In the SR motor, when each pole of the rotor is at a specific rotational position, on / off of energization to each pole of the stator is switched, so that the magnitude of the magnetic attractive force applied to the rotor at the time of switching is large. It changes rapidly. Therefore, a relatively large mechanical vibration is generated in the rotor and the stator. This vibration causes noise.
[0004]
In the technique disclosed in Japanese Patent Laid-Open No. 1-298940, a rotational position signal with a gradual rise and fall is generated, and when the electric coil is energized and turned off, the rotational position signal is used. The current falls slowly. In this way, it is possible to suppress the vibration and noise of the SR motor. However, since the rotational position signal is used, noise is suppressed when the rise of the current when the energization of the electric coil is turned on and the fall of the current when the energization is turned off become substantially faster, such as during low-speed rotation. If the current rise at the time of turning on the electric coil and the current fall at the time of turning off the current are substantially delayed as in the case of high rotation, the turn-on time per turn Since it becomes short, the flowing current becomes very small and the generated rotational torque becomes small. Further, if the timing for switching on / off of energization is not changed according to the rotation speed and the required torque, the efficiency is deteriorated and the required torque may not be obtained.
[0005]
In JP-A-7-27469, JP-A-7-298669 and JP-A-8-172793, in order to smooth the rising and falling of energization, a mode is controlled by PWM using an H-type switching circuit. The switching mode is controlled in order to control the current passing current and to improve the shortage of rotational torque.
[0006]
For example, as shown in FIG. 14, an H-type switching circuit for energizing an electric coil 1a of one of the three phases (for example, the first phase) includes one end of the electric coil 1a of the electric motor and the first The first switching element 18a interposed between the power line 18e, the second switching element 18b interposed between the other end of the electric coil 1a and the second power line 18f, the one end and the second The first diode D1 is inserted between the power supply line 18f and allows current flow from the latter to the former, and is inserted between the other end and the first power supply line 18e, and the former to the latter. The current flow includes a second diode D2 that allows it. When the current value of the electric coil 1a is detected by the current detector and the detected current value is lower than the first target current value (Vr1) in the time interval in which the first phase is energized, the switching elements 18a and 18b are turned on. When the detected current value is higher than the second target current value (Vr2) higher than the first target current value, the switching elements 18a and 18b are turned off. That is, energization (on) / non-energization (off), that is, chopping energization of the electric coil 1a is performed according to the low and high detection current values with respect to the target current values (Vr1, Vr2).
[0007]
As shown in FIG. 14 (a), when both the first and second switching elements 18a and 18b are turned on, a rotational drive current flows through the electric coil 1a, and when both are turned off, as shown in FIG. 14 (b). A feedback current to the power source due to the induced voltage of the electric coil 1a flows. By alternately repeating the above-described ON and OFF by the above-described chopping, a pulsating current shown in FIG. 14C flows through the electric coil 1a. This switching mode is referred to as “hard chopping” in this document. In this hard chopping, as shown in FIG. 14B, the energy generated by the electric coil 1a is supplied to the first power supply line 18e in the time interval in which both the switching elements 18a and 18b are both turned off. (Regeneration), the current decreases rapidly. Since the pulsation of the current due to switching of the switching element on / off is large, the pulsation of the magnetic attractive force applied to the rotor of the electric motor is large, causing vibrations and large noise.
[0008]
FIG. 5 (A) (same as (a) of FIG. 14), the first and second switching elements 18a and 18b are both turned on, and then the first switching element 18a as shown in (b) of FIG. Only the second switching element 18b is turned off and the second switching element 18b is kept on, and the pulsation shown in FIG. 15 (c) is compared with the electric coil 1a by alternately repeating the (a) state and the (b) state. Small current flows. In FIG. 15B, the first switching element 18a off and the second switching element 18b on are, for example, that the current value of the electric coil 1a exceeds the first target current value (Vr1) and the second target This is performed when the current value (Vr2) or less. First 5 ( a ) And (b) are referred to as “soft chopping” in this document. In the soft chopping, during the period of the first switching element 18a off and the second switching element 18b on shown in FIG. 15 (b), the current gradually decreases, and the motor driving force and the suction in the radial direction are reduced. Power also decreases slowly. Therefore, noise and vibration are relatively low when the motor is energized in the “soft chopping” mode.
[0009]
The energization control devices disclosed in the above-mentioned JP-A-7-274569, JP-A-7-298669, and JP-A-8-172793 have the above-mentioned “hard chopping” and “soft chopping” in the SR mode. It is selected according to the current value or rotation state of the motor to reduce vibration and ensure high torque.
[0010]
[Problems to be solved by the invention]
However, high-frequency noise may be added to the detection signal of the current detector that detects the current value of the electric coil 1a. In particular, if a low-cost (simple circuit configuration) current detector is used, large noise is generated due to chopping. Easy to do. This noise is schematically shown in FIG. FIG. 16A shows the case of “hard chopping” and FIG. 16B shows the case of “soft chopping”. At the time of hard chopping, current fluctuation due to chopping is large, so noise is also large. As described above, when this chopping, that is, energization (ON) / non-energization (OFF) of the electric coil 1a is performed according to the low and high detection current values with respect to the target current values (Vr1, Vr2), the ON (energization) is performed. Immediately after that, in response to a high level of noise, there is a problem that it is immediately turned off (non-energized). The probability of occurrence of this defect is higher with hard chopping than with soft chopping. This is because the hard chopping noise is larger than that of the soft chopping and the time until the attenuation becomes longer, so that the influence time due to the high level noise becomes longer in the attenuation process.
[0011]
An object of the present invention is to prevent a switching error due to noise of a current detection signal.
[0012]
[Means for Solving the Problems]
(1) The chopping energization control device of the present invention comprises a switching means (18a) for energizing a load (1a); a current detecting means (2) for detecting a current value flowing through the load (1a); Comparing means (16a, 30a) for generating a current level signal [S71 = inverted signal of (a)] of the first level (L) when the value is low and the second level (H) when the value is high;
Filter means (23) for outputting a signal (k) of a level after switching when the current level signal [inverted signal of S71 = (a)] is the same level for a set time from switching of the level; and ,
Switching signal output means (24-26) for turning off the switching means (18a) when the signal (k) output from the filter means (23) is at the second level (H); The set time is different when switching from the first level to the second level and vice versa. The
[0013]
In addition, in order to make an understanding easy, the symbol or corresponding matter of the corresponding element of the Example which is shown in drawing and mentioned later in parentheses is added for reference.
[0014]
According to this, the filter means (23) eliminates erroneous signals due to high-frequency noise having a period equal to or less than the set time from the switching signal obtained by comparing the detected current value with the target current value, and correctly handles the detected current value. Switching signal is generated, thereby eliminating the switching error due to the high frequency noise. Also, for example, increase the set time when switching from the first level to the second level. Erase false signal due to high frequency noise, Reduce the setting time when switching in reverse. Reduction of chopping frequency due to output delay of filter means (23) The Make smaller be able to .
[0015]
(2) The set time for switching the current level signal from the first level to the second level is longer than the set time for switching from the second level to the first level, and from the second level. The set time at the time of switching to the first level is zero; Chopping current controller.
[0016]
In the embodiments described later, when switching from the first level (L) to the second level (H), 10 μs or 1.25 μs, and vice versa Kizero It is. As a result, when the input signal of the filter means (23) is switched from the first level (L) to the second level (H), the second level (H) continues for 10 μs or 1.25 μs thereafter. Sometimes, the output of the filter means (23) is switched from the first level (L) to the second level (H). When the switching of the input signal is caused by high frequency noise, the input signal returns to the first level (L) during the delay time of 10 μs or 1.25 μs, so that the output of the filter means (23) does not change. . When the input signal of the filter means (23) is switched from the second level (H) to the first level (L), the output of the filter means (23) is immediately switched to the first level (L). Therefore, the rise and delay of the first level (L) of the output of the filter means (23) is substantially not, and the decrease in the chopping frequency due to the output delay of the filter means (23) is small.
[0017]
(3) A preferred embodiment of the present invention is the first switching means (18a) interposed between one end of the load (1a) and the first power supply line (18e); the other end of the load (1a) A second switching means (18b) interposed between the first power supply line (18f) and the second power supply line (18f), the second switching means (18b) interposed between the first power supply line (18f) and the former. The first diode (18c) that allows current to flow into the load; is inserted between the other end of the load (1a) and the first power supply line (18e), and allows current to flow from the former to the latter. Second diode (18d); Mode instruction for generating a mode instruction signal (d) for instructing intermittent on (hard chopping) / continuous on (soft chopping) of the second switching means (18b) Means (16a, 16b, 21);
Current detection means (2) for detecting a current value flowing through the load (1a);
Comparing means (16a, 30a) for generating a current level signal [S71 = (inverted signal of Sa)] of the first level (L) when the detected current value is lower than the target current value, and when the detected current value is higher. );
In response to the mode instruction signal (d), when it indicates intermittent on (hard chopping), it indicates a long time (500 KHz pulse period x 5 = 10 μs) and continuously on (soft chopping). Filter time setting means (22) that sets a short time (4 MHz pulse period x 5 = 1.25 μs) as the set time when
Filter means for outputting a signal (k) of the second level when the current level signal [inverted signal of S71 = (a)] is the same level during the set time after switching from the first level to the second level. (23); and
When the signal (k) output from the filter means (23) is at the second level (H), the first switching means (18a) is turned off, and in response to the mode instruction signal (d). A chopping energization control device comprising: switching signal output means (24 to 26) that turns off the second switching means (18b) when instructing intermittent on, and continues to be on when instructing continuous on.
[0018]
According to this, the error signal due to the high frequency noise having a period of a relatively long set time or less at the time of hard chopping from the switching signal obtained by the filter means (23) by comparing the detected current value with the target current value. When a soft chopping is performed, a switching signal corresponding to the detected current value is generated in which a false signal due to high frequency noise having a period of relatively short setting time or less is deleted, and thereby a switching error due to the high frequency noise is generated. Disappears.
[0019]
As described above, the influence time due to noise at the time of hard chopping is longer than that at the time of soft chopping, so when the set time of the filter means (23) is determined so as to erase it according to one influence time, In this embodiment, the chopping mode is likely to cause problems such as leakage of noise generated in the other chopping mode, or obstructing other chopping operations, or the filter function not being adequately exhibited. Since the set time is switched in response to the above, the filter function is preferably exhibited in any of the two modes.
[0020]
(4) The preferred embodiment of the present invention is further responsive to switching (L to H) of the signal (o) of the switching signal output means (24-26) to turn the switching means (18a) from off to on. On-edge detection means (29) for initializing the filter means (23). According to this, when the chopping energization to the load is started, the filter means (23) is initialized and its accumulated information and output are initialized to the initial level (first level L), so that the filter operation at the set time is accurately performed. To begin.
[0021]
(5) In a preferred embodiment of the present invention, the switching signal output means (24 to 26) has a second level (H: OFF designation) between a preceding pulse and a succeeding pulse of a fixed-cycle timing signal (15 KHz pulse). The second level (H: off designation) that returns to the first level (L: on designation) includes means (25, 24) for extending to the subsequent pulse. According to this, the period of the switching signal (first level L / second level H) output from the switching signal output means (24 to 26) is shifted so as to be synchronized with the timing signal (15 KHz pulse), and the chopping frequency is changed. Variation is suppressed. By setting the timing signal (15 KHz pulse) to a frequency higher than the audible frequency range, there is no noise due to the chopping frequency, and the chopping frequency does not become abnormally high.
[0022]
(6) In a preferred embodiment of the present invention, the filter means (23) includes a serial input / parallel output shift register (23a to 23e) and a logical processing means (23f) for outputting a logical product or logical sum of the parallel outputs. including. According to this, the set time can be set by the frequency of the shift clock, and the set time can be easily switched by switching the frequency of the shift clock.
[0023]
Other objects and features of the present invention will become apparent from the following description of embodiments with reference to the drawings.
[0024]
【Example】
An embodiment of the present invention is shown in FIG. The apparatus shown in FIG. 1 constitutes a main part of a drive unit of an electric vehicle. In this example, one SR motor 1 is provided as a drive source, and this SR motor 1 is controlled by a controller ECU. The controller ECU controls the driving of the SR motor 1 based on information input from the shift lever, brake switch, accelerator switch, and accelerator opening sensor. Power is supplied from an on-board battery.
[0025]
The SR motor 1 includes three-phase coils 1a, 1b, and 1c for driving the SR motor and an angle sensor 1d that detects the rotational position (angle) of the rotor. The three-phase coils 1a, 1b, and 1c are connected to the drivers 18, 19 and 1A in the controller ECU, respectively, and the wires connecting the coils 1a and 18 and the coils 1b and 19 are connected. Current sensors 2, 3 and 4 are respectively installed on the electric wires to be connected and the electric wires connecting the coil 1c and the driver 1A. These current sensors 2, 3 and 4 respectively output a voltage proportional to the current actually flowing through the coils 1a, 1b and 1c as a current signal S6. Inside the controller ECU are a CPU (microcomputer) 11, an input interface 12, a current map memory 13a, a waveform map memory 13b, a power supply circuit 14, a current waveform generation circuit 15, a comparison circuit 16, An output determination circuit 17 and drivers 18, 19 and 1A are provided. This controller ECU sequentially calculates the required rotational direction, driving speed and driving torque of the SR motor 1 based on information inputted from the shift lever, brake switch, accelerator switch, and accelerator opening sensor. Based on the result of the calculation, the current flowing through each of the coils 1a, 1b and 1c of the SR motor 1 is controlled. The angular velocity sensor 1d outputs an 11-bit binary signal indicating an absolute value of an angle of 0 to 360 degrees. The minimum resolution of the detection angle is 0.35 degrees. A specific configuration of the main part of the circuit of FIG. 1 is shown in FIG.
[0026]
FIG. 2 shows only a circuit for controlling energization of the coil 1a of the SR motor 1, but the controller ECU includes similar circuits for controlling energization of the other coils 1b and 1c. . Referring to FIG. 2, one end of the coil 1a is connected to the high potential line 18e of the power source via the switching transistor (IGBT) 18a, and the other end of the coil 1a is connected to the low power source via the switching transistor (IGBT) 18b. It is connected to the potential line 18f. A diode 18c is connected between the emitter of the transistor 18a and the low potential line 18f, and a diode 18d is connected between the emitter of the transistor 18d and the high potential line 18e. Therefore, if both of the transistors 18a and 18b are turned on (conductive state), a current flows between the power supply lines 18e and 18f and the coil 1a, and if one or both of them are turned off (non-conductive state). The power supply to the coil 1a can be stopped. The comparison circuit 16 includes two analog comparators 16a and 16b. The analog comparator 16a outputs a result of comparing the first reference voltage Vr1 output from the current waveform generation circuit 15 and the voltage of the signal S6 corresponding to the current detected by the current sensor 2 as a binary signal S71. The comparator 16b outputs a result of comparing the second reference voltage Vr2 output from the current waveform generation circuit 15 with the voltage of the signal S6 corresponding to the current detected by the current sensor 2 as a binary signal S72. In this embodiment, the relationship Vr1 <Vr2 is always established. When the signal S5 is at the high level H, the state of the transistors 18a and 18b of the driver 18 is any one of the three types according to the magnitude relationship between the voltage Vs6 of the signal S6 and the reference voltages Vr1 and Vr2. It is specified.
[0027]
Table 1
Comparator (Filter of comparator 17
Case division 16a 23 output 16a Tr Tr
Output S72 input) Output (o) (p) 18a 18b
(1) Vs6 ≦ Vr1 H (L) H (H) (H) ON ON
(2) Vr1 <Vs6 ≦ Vr2 L (H) H (L) (H) OFF ON
(3) Vs6> Vr2 L (H) L (L) (L) Off Off.
[0028]
The case (1) specifies the state shown in FIG. 14 (a) and FIG. 15 (a), and the case (2) specifies the state shown in FIG. 14 (b). The above (3) designates the state shown in FIG. 13 (b). A mode in which (1) and (3) are alternately repeated is hard chopping, and a mode in which (1) and (3) are alternately repeated is soft chopping.
[0029]
As described above, there are a state designation in which both the transistors 18a and 18b are turned on, a state designation in which both the transistors 18a and 18b are turned off, and a state designation in which one is turned on and the other is turned off. The level is determined according to which of the three types of regions smaller than Vr1, between Vr1 and Vr2, and larger than Vr2.
[0030]
The rising characteristic (speed of increase) of the current flowing through the coil 1a when both the transistors 18a and 18b are turned on is determined by the time constant of the circuit and cannot be changed by control. However, when the current is interrupted, both the transistors 18a and 18b are turned off, and the transistor 18a is turned off and the transistor 18b remains on. Since it changes, it can be switched to adjust the speed of current fall. That is, when both the transistors 18a and 18b are turned off, the current change is fast, and when the transistor 18a is switched off and the transistor 18b remains on, the current change is slow.
[0031]
When there is almost no change in the current target values (Vr1, Vr2), the deviation between the reference level (Vr1) and the actually flowing current level (Vs6) increases even when the current falling speed is slow. Therefore, the state of Vs6 <Vr2 is always maintained. Accordingly, at this time, the fluctuation range of the current is small. Further, when the current target value (Vr1, Vr2) is changed, such as when switching the phase of the coil to be energized, Vs6> Vr2 if the current falling speed is slow. In this case, since the two transistors 18a and 18b are both turned off, the current falling speed increases, and the current changes quickly following the target values (Vr1, Vr2). When the change in the target value is eliminated, the deviation between the reference voltage Vr1 and the current level Vs6 becomes small, so that the current falling speed again becomes slow.
[0032]
Thus, not only the follow-up delay of the current with respect to the change in the target value can be prevented, but also when the change in the target value is small, the current change speed is slow, so that the generation of vibration and noise is suppressed.
[0033]
In general, the output determination circuit 17 applies an on / off signal to the transistors 18a and 18b corresponding to the outputs of the comparators 16a and 16b as shown in Table 1 above. of However, as mentioned above, when the current detection signal of the current detector 2 includes high frequency noise as shown in FIG. 16, it is turned off in response to the high frequency noise immediately after the transistor is turned on. Possible malfunctions. The output determination circuit 17 is provided with a filter to prevent such a problem.
[0034]
The configuration of the output determination circuit 17 is shown in FIG. 3, and the signal generation timing of each part of the circuit is shown in FIGS.
[0035]
The output signal S71 of the comparator 16a is supplied to the output determination circuit 17 as a signal (a) in FIG. 3, inverted by the inverter 30a, and applied to the first flip-flop 23a of the filter circuit 23. The filter circuit 23 is composed of five flip-flops 23a to 23e constituting a serial input / parallel output shift register and an AND gate 23f to which a parallel output is given, and in synchronization with the shift clock (e), An input signal, that is, an inverted signal of the output signal S71 = (a) of the comparator 16a is successively taken into the shift registers 23a to 23e and sequentially shifted.
[0036]
The NAND gate 21 to which the output signal S71 of the comparator 16a and the output signal S72 of the comparator 16b are given generates a low-level L mode signal (d) in case (2) of Table 1 above. This is supplied to the AND gate 22b of the clock selection circuit 22. The mode signal (d) is inverted by the inverter 22a and applied to the AND gate 22c. When the mode signal (d) is at the low level L ((2) in Table 1), the AND gate 22c is thereby turned on, and the 4 MHz clock pulse (c) is passed through the OR gate 22d. Provided to shift registers 23a-23e. When the mode signal (d) is at the high level H ((1) or (3) in Table 1), the AND gate 22b is thereby turned on, and the 500 kHz clock pulse (b) is -Give to shift registers 23a-23e through g 22d.
[0037]
The AND gate 23f of the filter circuit 23 generates an H output only when all of the parallel outputs of the shift registers 23a to 23e are H (transistor off designation). Therefore, assuming that the inverted signal of the output signal S71 = (a) of the comparator 16a is switched from the transistor on designation level L to the transistor off designation level H, when the five clock pulses are generated thereafter, the final value of the shift register The output of the flip-flop 23e of the stage is switched from L to H. If the input signal is not switched from H to L during the generation period of the five pulses, the output of the AND gate 23f is switched from L to H for the first time immediately after that period, and the input signal is switched from L to H. In contrast to the switching, the switching of the output of the filter circuit 23 from L to H is a delay of 5 clock pulses, and in the case of (3) (hard chopping) in Table 1, 500 KHz. In the case of clock cycle × 5 = 10 μs and (2) (soft chopping) in Table 1, the delay time is 4 MHz clock cycle × 5 = 1.25 μs.
[0038]
That is, in the case of hard chopping (3), the input signal, that is, the inverted signal of the output signal S71 = (a) of the comparator 16a is switched from the transistor on designated level L to the transistor off designated level H, and then The output of the filter circuit 23 is switched from the on-designated level L to the off-designated level H when the off-designated level H continues for the delay time of 10 μs. When the input signal is switched from L to H due to noise, the input signal returns from H to L during the delay time, and the output of the filter circuit 23 is not switched to the off-designated level H. That is, the off instruction H (L in S71) caused by noise on the current detection signal is ignored and is not output.
[0039]
The same applies to soft chopping (2). However, in the soft chopping (2), the delay time is 1.25 μs, and the time for ignoring noise is shorter than that in the hard chopping.
[0040]
When the input signal is switched from H (off instruction level) to L (on instruction level) and the output of the first flip-flop 23a is switched from H to L, the output of the AND gate 23f changes from H to L. That is, there is virtually no time delay in switching from the off instruction (H) to the on instruction (L). As described above, the filter circuit 23 provides a delay for eliminating the cause of noise in response to the instruction to switch the transistor from on to off, and does not substantially delay the instruction to switch from off to on.
[0041]
The output (k) of the filter circuit 23 is inverted by the no-gate 26 through the o-gate 24 to become a drive signal (on / off drive signal) (o) for the transistor 18a. This drive signal (o) is an inverted signal with respect to the output (k) of the filter circuit 23. When the drive signal (o) is H, the transistor 18a becomes conductive. In the no-gate 26, a signal obtained by inverting the energization instruction signal S5 of the first phase (electric coil 1a) by the inverter 30b (L in the first phase energization section / H in the non-energization section). Given from the current waveform generation circuit 15. The output (o) of the no-gate 26 is H (only when the inversion signal of the energization instruction signal S5 is L (first-phase energization designation) and the output (n) of the o-gate 24 is L (transistor on designation). Transistor on instruction).
[0042]
When the output (o) of the no-gate 26 rises from L (off instruction) to H (on instruction), in synchronization with the 4 MHz clock, the flip-flop 29a of the on-edge detection circuit 29 is set and its Q output is changed from L The signal is switched to H, inverted by an inverter 29b and applied to the AND gate 29c, and the output of the AND gate 29c, that is, the output (m) of the on-edge detection circuit 29 becomes an H pulse in synchronization with the 4 MHz clock. This H pulse is applied to the clear terminals of the shift registers 23a-23e, and the shift registers 23a-23e are cleared. That is, the filter circuit 23 is initialized. As a result, all the parallel outputs of the shift registers 23a to 23e are set to L (on designation level). Therefore, when the input signal of the filter circuit 23 is subsequently switched from L (on designated level) to H (off designated level), the delay time corresponding to five pulses of the shift clock (e) is correctly counted.
[0043]
The flip-flop 25 is set by the rise of the output (k) of the filter circuit 23 from L (on designation) to H (off designation), the Q output is switched from L to H, and the flip-flop 25 is switched by the 15 KHz clock. Cleared (reset) and Q output returns to L. Since this Q output is the OR gate 24 and is added (logical sum) to the output (k) of the filter circuit 23, the filter circuit 23 is arranged between the preceding pulse and the succeeding pulse that are temporally adjacent to each other in the clock of 15 KHz. When the output (k) is switched from L to H, the flip-flop 25 is set and its Q output becomes H, and this continues until the flip-flop 25 is reset by the subsequent pulse, so that the output of the filter circuit 23 Even if (k) returns from H to L between the preceding pulse and the succeeding pulse, the output (n) of the orage 24 remains H (off instruction level) until the succeeding pulse. That is, the fall to the on level L is delayed until the subsequent pulse. However, when the output (k) of the filter circuit 23 is H until after the succeeding pulse, the output (n) of the orage 24 is a signal completely synchronized with the output (k).
[0044]
That is, H (OFF instruction) of the output (k) of the filter circuit 23 rises from L to H and from H to L between the preceding pulse and the succeeding pulse shorter than the period of the 15 KHz clock and before and after the clock. When returning, the return from H to L is delayed until the generation of the succeeding pulse, and the L period of the output (n) of the OR gate 24 becomes longer. However, when the rise of the output (k) from L to H is before the trailing pulse and the return from H to L is after the trailing pulse, the extension of the L period in the output (n) is It does not occur and is the same as the output (k). By such delay control corresponding to the relative phase of the L section of the output (k) with respect to the 15 KHz clock, the phase is changed so that the drive signal (o) = (k) is synchronized with the 15 KHz clock, and the transistor 18a is chopped. Frequency fluctuation is suppressed. The 15 KHz clock is higher in frequency than the audible frequency, and the chopping frequency is around this, so there is no noise and it does not become abnormally high.
[0045]
The output (n) of orage 24 is AND gate 27 and nogate 2 8 This is the on / off drive signal (p) for the transistor 18b. The output (n) is in phase with the drive signal (o), and its H level is designated to turn off the transistor, but the AND gate 27 indicates that it is at the L level when (2) (requires soft chopping) in Table 1. Therefore, in the case of (2) in Table 1, the output (o) is L and the transistor 18a is turned off, but the output (p) is H and the transistor 18b is turned on. continue.
[0046]
By the way, when the current falling speed is switched by the signals S71 and S72 output from the comparison circuit 16 shown in FIG. 2, the actual switching tends to be somewhat delayed from the optimum point in time for switching the current falling speed. That is, it is ideal to make the current fall faster when the target value suddenly decreases. However, since the signal S72 does not become L (off designation) unless the current deviation actually increases, Is delayed. For this reason, when the target value changes very rapidly, there is a possibility that current followability with respect to the target value is insufficient only by the automatic switching of the changing speed by the signals S71 and S72.
[0047]
Therefore, in this embodiment, by controlling the signal S5, the current falling speed can be increased irrespective of the magnitude of the current (Vs6). That is, when the signal S5 is set to the low level L, the transistors 18a and 18b are simultaneously turned off regardless of the signals S71 and S72, so that the current falling speed is increased.
[0048]
Referring to FIG. 2, the current waveform generation circuit 15 outputs two types of reference voltages Vr1, Vr2 and a binary signal S5. The reference voltages Vr1, Vr2 and the binary signal S5 are generated based on information stored in the memories (RAM) 15b, 15a, and 15c, respectively. The memories 15b, 15a and 15c hold 8-bit, 8-bit and 1-bit data, respectively, at each address. The 8-bit data read from the memory 15a is converted into an analog voltage by the D / A converter 15e, and becomes the reference voltage Vr2 through the amplifier 15g. Similarly, 8-bit data read from the memory 15b is converted to an analog voltage by the D / A converter 15f, and becomes the reference voltage Vr1 through the amplifier 15h. The level of the analog signal S1 output from the CPU 11 is added to the inputs of the amplifiers 15g and 15h. The reference voltages Vr1 and Vr2 can be finely adjusted by adjusting the level of the signal S1. The 1-bit data output from the memory 15c passes through the AND gate 15i and becomes the signal S5. A binary signal (start / stop signal) S3 output from the CPU 11 is applied to one input terminal of the AND gate 15i. When the SR motor 1 is being driven, the signal S3 is always at the high level H, so that the output signal of the memory 15c becomes the binary signal S5 as it is.
[0049]
The memories 15a, 15b, and 15c each have a large number of addresses, and each address is associated with each rotational position (angle) of the rotor R (in units of 1 degree). The address decoder 15d generates address information from the rotation position signal S9 detected by the angle sensor 1d. This address information is simultaneously input to the address input terminals of the three sets of memories 15a, 15b and 15c. Therefore, when the SR motor 1 rotates, the memories 15a, 15b, and 15c sequentially output data held at addresses corresponding to the rotational position of the rotor. Therefore, the states of the reference voltages Vr1, Vr2 and the binary signal S5 can change for each rotational position.
[0050]
Actually, in order to flow a current having a waveform as shown in FIG. 6 through a three-phase coil, the memories 15a and 15b each hold information of an energization map as shown in FIG. That is, the target value of the current to be set at that position is held at the address associated with each rotational position (in this example, every 0.5 degrees). Since the information in the memories 15a and 15b corresponds to the reference voltages Vr2 and Vr1, respectively, the contents of the memory 15a and the contents of the memory 15b are slightly different so as to satisfy the relationship Vr2> Vr1. As described above, since the level of the current flowing through the coil 1a changes so as to follow the reference voltage Vr1, the waveform of the current desired to flow through the coil 1a is registered in the memories 15b and 15a as the reference voltages Vr1 and Vr2. As a result, a current can flow as shown in FIG.
[0051]
In this embodiment, the energization / non-energization of the three-phase coils 1a, 1b and 1c must be switched every time the rotor rotates 30 degrees as shown in FIG. 6, but the waveform as shown in FIG. By registering in the memories 15b and 15a, switching between energization / non-energization every 30 degrees is automatically performed by the signals S71 and S72. That is, it is not necessary for the CPU 11 to switch between energization / non-energization of each coil.
[0052]
As for the memory 15c, information of “1” corresponding to the high level H of the signal S5 is held in most addresses, but it corresponds to the angle at which the target values (Vr1, Vr2) of the current rapidly decrease. The address to be held holds information “0” (forced cutoff information) corresponding to the low level L of the signal S5. That is, the rotational position at which the descending slope is steep and the current change rate is expected to be faster, such as the time when the current target value (Vr1, Vr2) starts to fall. Then, without waiting for the automatic switching by the signal S72, the signal S5 is switched to the low level L by the information stored in the memory 15c to forcibly increase the current changing speed. As a result, it is possible to avoid a time delay in switching the current change speed, and the followability of the current with respect to the target value is further improved.
[0053]
The memories 15a, 15b and 15c can be written and read, and can be written and read simultaneously. The memories 15a, 15b, and 15c are connected to the CPU 11 via the signal line S2, and the CPU 11 updates the contents of the memories 15a, 15b, and 15c as necessary.
[0054]
An outline of the operation of the CPU 11 is shown in FIG. The operation of the CPU 11 will be described with reference to FIG. When the power is turned on, initialization is executed in step 61. That is, after initialization of the internal memory of the CPU 11 and mode setting such as an internal timer and interrupt, the system is diagnosed. If there is no abnormality, the process proceeds to the next process.
[0055]
In step 62, the states of signals output from the shift lever, brake switch, accelerator switch, and accelerator opening sensor are read via the input interface 12, and the data in that state is read into the internal memory. save. If there is any change in the state detected in step 62, the process proceeds from step 63 to step 64. When there is no change, the process proceeds from step 63 to step 65.
[0056]
In step 64, based on the various states detected in step 62, the required driving direction of the SR motor 1 is determined and the target value of the driving torque is determined. For example, when the accelerator opening detected by the accelerator opening sensor increases, the target value of the drive torque also increases. In addition, a torque change flag indicating a change in the target torque is set here.
[0057]
In step 65, the rotational speed of the SR motor 1 is detected. In this embodiment, the bit data of the angle detection data (11 bits) of the angle sensor 1d changes according to the rotation of the rotor of the SR motor, and the change period is inversely proportional to the rotation speed. The CPU 11 measures the lower bit change period and calculates the motor rotation speed. The calculated rotational speed data is stored in the internal memory.
[0058]
When there is a change in the rotational speed of the SR motor 1, the process proceeds from step 66 to step 68, and when there is no change in the rotational speed, the process proceeds to step 67. In step 67, the state of the torque change flag is checked. When the flag is set, that is, when there is a change in the target torque, the process proceeds to step 68, and when there is no change in the torque, the process returns to step 62.
[0059]
In step 68, data is input from the current map memory 13a, and in the next step 69, data is input from the waveform map memory 13b. In this embodiment, the current map memory 13a and the waveform map memory 13b are constituted by a read-only memory (ROM) in which various data are registered in advance, and the current map memory 13a has a data as shown in FIG. -The data as shown in FIG. 13 are held in the waveform map memory 13b.
[0060]
That is, the current map memory 13a has a large number of data Cnm (n: a numerical value in a column corresponding to torque) associated with each of various target torques and various rotational speeds (motor rotational speeds). m: a numerical value of a row corresponding to the number of revolutions) is held, and one set of data Cnm includes an energization on angle, an energization off angle, and a current target value. For example, the contents of the data C34 when the torque is 20 [N · m] and the rotational speed is 500 [rpm] are 52.5 degrees, 82.5 degrees, and 200 [A]. That is, within a rotational position range of 0 to 90 degrees, a current of 200 A is passed through a specific coil in a range of 52.5 to 82.5 degrees, and a range of 0 to 52.5 degrees and 82.5 to 90 degrees. This means that the current is cut off. In step 68, a set of Cmn data selected according to the torque and the rotational speed at that time is input.
[0061]
However, the target value of the current that actually flows through the coil does not change to a general rectangular wave shape, but has a waveform that rises and falls slowly. This waveform is determined based on the waveform map memory 13b.
[0062]
As shown in FIG. 13, in the waveform map memory 13b, a large number of data D1n and D2n (n: rows corresponding to the number of rotations) associated with various rotation numbers (motor rotation speeds). Is held). Data D1n is a required angle of rising, and indicates a rotation angle change amount from when the current is raised to a high level (for example, 200 [A]) from a low level (0 [A]). The data D2n is a required falling angle, and indicates a rotation angle change amount until the current is lowered from a high level (for example, 200 [A]) to a low level (0 [A]).
[0063]
For example, when the data C34 in the current map shown in FIG. 9 is used, the current target value is started to rise from a position that is D1n earlier than the energization on angle of 52.5 degrees, 52. The waveform of the current target value is changed so that it gradually rises to 100% at 5 degrees, and the current target value starts to be lowered from a position just before the energization off angle of 82.5 degrees by an angle D2n, 82 Gently change the current target value so that the fall is completed at 5 degrees.
[0064]
The data D1n and D2n of the waveform map memory are determined in advance so that the rising and falling of the current change at an optimum time (angle) for each rotation speed [rpm]. That is, if the rise and fall are too fast, the differential value of the magnetic flux at the time of switching the excitation will increase and vibration and noise will increase, and if the rise and fall are too slow, the drive torque will be significantly reduced and the drive efficiency will also be reduced. Therefore, values that can sufficiently suppress vibration and noise and also reduce the decrease in driving efficiency are determined as D1n and D2n. In particular, the rise time corresponding to D1n and the fall time corresponding to D2n are both determined to be larger than a half cycle of the natural vibration frequency (resonance frequency) of the SR motor 1. In this way, the frequency of vibration generated at the time of switching of excitation becomes lower than the natural vibration frequency of the SR motor 1, so that resonance is prevented and increase in vibration and noise level is suppressed.
[0065]
In step 69 of FIG. 8, a set of data D1n and D2n is selected from the waveform map memory 13b according to the rotational speed at that time, and these data are input to the CPU 11. For example, when the rotation speed [rpm] is 500, the data D14 and D24 are selected and input.
[0066]
In the next step 6A, the energization map data as shown in FIG. 10 is generated based on the data Cnm input in step 68 and the data D1n and D2n input in step 69. The data in the memories 15a, 15b, and 15c of the current waveform generation circuit shown in FIG. 2 is updated (rewritten) by the energization map. Of course, not only the energization map is written in the memories 15a, 15b, and 15c for one phase shown in FIG. 2, but energization maps are created for all the three-phase memories, and the data is written in each memory. .
[0067]
In practice, an energization map is created as follows. In the case of the third phase, the current target value at the angular position A1 obtained by subtracting the required rising angle D1n from the energization on angle Aon included in the data Cnm is 0, and the position of the energization on angle Aon is included in Cnm. The current target value (for example, 200 [A]) is used, and the data is interpolated between the angular positions A1 and Aon so as to be connected by a smoothly rising curve. That is, a value approximating the curve is calculated every 0.5 degrees of the rotor angle, and this is used as the current target value at each angle. Similarly, the current target value is set to the current target value (for example, 200 [A]) included in Cnm at the angular position A2 obtained by subtracting the required falling angle D2n from the energization off angle Aoff included in the data Cnm. Then, the current target value at the position of the energization off angle Aoff is set to 0, and the data is interpolated between the angle positions A2 and Aoff so as to be connected by a smoothly falling curve. That is, a value approximating the curve is calculated every 0.5 degrees of the rotor angle, and this is used as the current target value at each angle. For angular positions other than the above, 0 is written as the current target value.
[0068]
As for the first phase and the second phase, data obtained by shifting the data of the third phase energization map by 30 degrees and 60 degrees, respectively, are used as they are. In this way, an energization map as shown in FIG. 10 is created. The energization map shown in FIG. 10 shows only the data (Vr1) written to the memory 15b, and the data (Vr2) written to the memory 15a is a little larger than the value of the energization map of FIG. .
[0069]
In this embodiment, since the current flowing through the electric coil 1a is controlled based on the data in the memories 15a, 15b, and 15c, the CPU 11 simply writes an energization map in the memory (15a, 15b, and 15c for three phases). Thus, the excitation switching of each coil is automatically performed by the hardware circuit so as to follow it.
[0070]
The CPU 11 repeatedly executes the above-described steps 62 to 6A. If the detected rotational speed and torque of the SR motor are constant, the process passes through steps 66-67-62. If the rotational speed changes or the torque changes, steps 68-69 are performed. Since −6A-6B is executed, the energization map on the memories 15a, 15b, and 15c is updated.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.
FIG. 2 is a block diagram showing a specific configuration of only a one-phase drive circuit in a three-phase drive circuit of the main part of FIG.
3 is a block diagram showing a configuration of an output determination circuit 17 shown in FIG.
4 is a time chart showing generation timings of input and output signals of the clock selection circuit 22 and the filter circuit 23 shown in FIG.
5 is a time chart showing generation timings of input and output signals of the on-edge detection circuit shown in FIG.
6 is a time chart showing a waveform example of an excitation current instruction when driving the SR motor 1 shown in FIG. 1; FIG.
FIG. 7 is a time chart showing changes in excitation current waveform flowing through the SR motor 1 shown in FIG. 1 according to driving conditions.
8 is a flowchart showing the operation of the CPU 11 shown in FIG.
FIG. 9 is a map showing the contents of some data in the current map memory 13a shown in FIG. 1;
10 is a map showing a part of data written in memories 15a to 15c shown in FIG. 2. FIG.
FIG. 11 is a time chart showing current, magnetic flux, and magnetic flux change when general energization control is performed in the SR motor.
FIG. 12 is a time chart showing current, magnetic flux, and magnetic flux changes when the rise and fall of the current of the SR motor are gently changed.
FIG. 13 is a map showing the contents of some data in the waveform map memory 13b shown in FIG. 1;
14 is a diagram showing a motor current in a hard chopping mode of the inverter 18 shown in FIG. 2, in which (a) shows a current when a driving current is passed through the motor. (B) shows the current flow direction when the supply of the drive current is cut off, and (c) shows the outline of the time-series current waveform.
15 is a diagram showing a motor current in a soft chopping mode of the inverter 18 shown in FIG. 2; (a) is a current flow when a drive current is passed through the motor. (B) shows the direction of current flow when the supply of the drive current is cut off, and (c) shows the outline of the time-series current waveform.
FIG. 16 is a current waveform diagram showing noise that may appear in the current detection signal of the current sensor 2 shown in FIG. 2, wherein (a) shows the case of hard chopping and (b) shows the case of soft chopping. Shows when things are.
[Explanation of symbols]
1: SR motor
1a, 1b, 1c, CL: Coil
1d: Angle sensor
2, 3, 4: Current sensor
11: CPU
12: Input interface
13a: Current map memory
13b: Waveform map memory
14: Power circuit
15: Current waveform generation circuit
15a, 15b, 15c: memory
15d: Address decoder
15e, 15f: D / A converter
15g, 15h: Amplifier
16: Comparison circuit
16a, 16b: analog comparator
17: Output determination circuit
18, 19, 1A: Each phase driver
18a, 18b: Transistor (IGBT)
18c, 18d: Diode
18e, 18f: power line
Vr1, Vr2: reference voltage

Claims

Switching means for energizing the load;
Current detection means for detecting a current value flowing through the load;
Comparing means for generating a current level signal of the first level when the detected current value is lower than the target current value, and the second level when the detected current value is higher;
Filter means for outputting a signal of a level after switching when the current level signal is at the same level for a set time from switching of the level; and
Switching signal output means for turning off the switching means when the signal output by the filter means is at the second level;
The set time is different when switching from the first level to the second level and vice versa; a chopping energization control device.

The set time for switching the current level signal from the first level to the second level is longer than the set time for switching from the second level to the first level, and from the second level. The chopping energization control device according to claim 1, wherein the set time at the time of switching to the first level is zero .

First switching means interposed between one end of the load and the first power supply line;
A second switching means interposed between the other end of the load and a second power supply line;
A first diode interposed between the one end of the load and a second power supply line and allowing current flow from the latter to the former;
A second diode interposed between the other end of the load and the first power supply line and allowing current flow from the former to the latter;
Mode instruction means for generating a mode instruction signal for instructing intermittent on / continuous on of the second switching means;
Current detection means for detecting a current value flowing through the load;
Comparing means for generating a current level signal of the first level when the detected current value is lower than the target current value, and the second level when the detected current value is higher;
A filter time setting means for setting a long time when it indicates intermittent on and a short time when indicating continuous on according to the mode instruction signal;
Filter means for outputting a second level signal when the current level signal is at the same level for a set time after switching from the first level to the second level; and
When the signal output by the filter means is at the second level, the first switching means is turned off, and when it instructs intermittent on according to the mode instruction signal, the second switching means is turned off A chopping energization control device comprising switching signal output means for continuing on when instructing continuous on.

The apparatus further comprises an on-edge detecting means for initializing the filter means in response to switching of the signal for turning the switching means from off to on of the switching signal output means. The chopping energization control device described.

The switching signal output means includes means for delaying the switching of the second level to the first level until a fixed-cycle timing signal is generated. The chopping energization control device described.

The filter means includes serial input / parallel output shift registers and logical processing means for outputting a logical product or logical sum of the parallel outputs. The chopping energization control device described.