JP3684963B2

JP3684963B2 - Voltage regulator circuit

Info

Publication number: JP3684963B2
Application number: JP34274999A
Authority: JP
Inventors: 昭憲松田; 秀典小林
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1999-12-02
Filing date: 1999-12-02
Publication date: 2005-08-17
Anticipated expiration: 2019-12-02
Also published as: JP2001159922A

Description

【０００１】
【発明の属する技術分野】
本発明は電圧レギュレータ回路に関し、特に変動する可能性のある電圧を入力として受け、これを制御して、出力に接続された負荷に一定電圧に安定化された電圧を供給する、電圧レギュレータ回路に関する。
【０００２】
【従来の技術】
電源電圧を制御して一定の電圧を負荷に供給する電源回路としては、大きく分類して次の２つの方法が知られている。第１の方法は、電源と負荷との間に半導体素子を介挿し、この半導体素子を電圧もしくは電流制御型抵抗素子として作用させて、その半導体素子に流れる電流とその抵抗成分により生じる電圧降下の値を制御することにより負荷に供給する電圧が一定になるようにする方法である。第２の方法は、電源と負荷との間に半導体素子とコイルおよびまたはコンデンサを介挿し、その半導体素子をスイッチング素子として作用させて、電気エネルギからコイルの磁気エネルギまたはコンデンサの静電エネルギへの変換およびその逆の変換過程を通して、その変換比率をスイッチング素子により制御することにより負荷に供給する電圧が一定になるようにする方法である。通常、前者はリニアレギュレータ、後者はスイッチングレギュレータと称される。
【０００３】
スイッチングレギュレータは、よく知られるように、電源変換効率が高くかつ元の電源電圧より高い電圧でも低い電圧でも得ることができる上、逆極性の電圧を得ることもできる。一方、リニアレギュレータは、その動作原理から元の電源電圧より低い電圧しか出力できないこと、および変換効率がスイッチングレギュレータより低いなど、スイッチングレギュレータに比べて欠点がある。
【０００４】
しかしながら、リニアレギュレータでは電気的なスイッチングを行わないことから、いわゆるスイッチングノイズが発生することがなく、低ノイズを要求される電子機器へ電源を供給する回路として多用されている。とりわけ、無線を扱う電子機器、映像信号を扱う電子機器など、比較的高周波の信号を扱う電子機器においては、信号帯域への電源からのノイズ混入を防止するため、リニアレギュレータがよく使用されるとともに、電源からのノイズの混入を他の電子機器以上に防止することが要求される。
【０００５】
図５は一般的なリニアレギュレータの構成例を示す図である。図５において、リニアレギュレータは、電源端子１にソース電極が接続されドレイン電極に出力端子２が接続された第１のＭＯＳ（Metal-Oxide Semiconductor）型半導体素子３と、出力端子２と接地電位との間に接続された分圧用抵抗Ｒ_a，Ｒ_b、出力コンデンサＣおよび抵抗Ｒ_eと、基準電圧源４と、分圧用抵抗Ｒ_a，Ｒ_bからの信号と基準電圧源４からの基準電圧信号とを入力とし、出力を第１のＭＯＳ型半導体素子３のゲート電極に接続された誤差増幅器５とから構成され、出力端子２には負荷Ｒ_Lが接続されている。ここで、出力コンデンサＣは、第１のＭＯＳ型半導体素子３、分圧用抵抗Ｒ_a，Ｒ_b、誤差増幅器５で構成される、いわゆる制御ループを安定にするために必要な容量成分である。また、抵抗Ｒ_eは実際の回路素子として実装されるものではないが、出力コンデンサＣの等価直列抵抗成分を表す抵抗である。
【０００６】
電源端子１と出力端子２との間に介挿された第１のＭＯＳ型半導体素子３は前述の電圧制御型抵抗素子として動作し、分圧用抵抗Ｒ_a，Ｒ_bにより分圧して検出された出力電圧信号と基準電圧信号との差異を誤差増幅器５によって増幅し、その誤差増幅器５の出力信号により第１のＭＯＳ型半導体素子３を制御してその抵抗値を変えることにより、その抵抗成分による電圧降下の値を制御することで、結果として出力電圧が一定に保持される。
【０００７】
上述の回路構成において、電源端子１に交流的なノイズが重畳した場合に出力端子２に生じる電圧変動の割合を示す特性値として、通常、電源電圧変動除去比（以下、ＰＳＲＲと表記）が用いられる。
【０００８】
上述したように、特に無線用途などにおいては、このＰＳＲＲとしては、より高い周波数まで大きなＰＳＲＲが得られることが要求され、また、回路全体としての消費電流についても、特に携帯用途においては低消費電流化が必須の要求となっている。
【０００９】
しかしながら、実際の回路においては、このＰＳＲＲ値は、周波数とともに小さくなる特性を示し、かつ、特定の周波数以上でその減少は急激に大きくなる傾向を示す。
【００１０】
一方、電圧制御型抵抗素子となる第１のＭＯＳ型半導体素子３のサイズは負荷Ｒ_Lに供給すべき電流の大きさで決まるが、この第１のＭＯＳ型半導体素子３のサイズが大きくなると、ＰＳＲＲの小さくなる周波数が低くなる特性を示す。
【００１１】
さらに、回路全体のサイズを小さくする上では、回路部品のサイズを小さくすることが必要になるが、第１のＭＯＳ型半導体素子３、誤差増幅器５、分圧用抵抗Ｒ_a，Ｒ_bは、集積回路として単一のシリコン半導体とすることも可能であるのに対し、出力コンデンサＣは集積化が困難で個別部品とせざるを得ない。回路としての安定な動作を実現する上で、この出力コンデンサＣの値は大きい方がよいが、コンデンサの形状が大きくなってしまう欠点がある。外形サイズの小さなコンデンサとしてはセラミック型コンデンサがよく知られており、他のたとえばタンタル型コンデンサなどに比べ同一の容量でもその外形サイズが小さいという利点があるが、等価直列抵抗である抵抗Ｒ_eの値も小さい。この抵抗Ｒ_eの値が小さいと、図５に示した回路では安定性が損なわれる傾向を示す。
【００１２】
これらの課題に対処するには、誤差増幅器５の特性を極力向上させることが有効な手段の１つになるが、一般に、誤差増幅器５として用いるいわゆる演算増幅器は、その増幅率や周波数特性を向上させようとすると消費電流が増加する傾向があり、低消費電力化の要求に応えられない。
【００１３】
上述のように、電源に重畳するノイズをより高い周波数でも抑圧でき、かつ小型のシリーズレギュレータが望まれているのに対し、従来の回路構成では、限界がある。
【００１４】
ここで、図５に示した従来の回路構成によるＰＳＲＲ特性の限界を解析的に説明する。
図６はＭＯＳ型半導体素子の等価回路を示す図である。ただし、図６においては、誤差増幅器５の出力抵抗Ｒ_op、分圧用抵抗Ｒ_a，Ｒ_b、負荷Ｒ_L、出力コンデンサＣ、出力コンデンサＣの等価直列抵抗である抵抗Ｒ_eも同時に示してある。電圧制御型抵抗である第１のＭＯＳ型半導体素子３は、図６に示すような等価回路で表すことができることはよく知られている。ここで、Ｖ_gは第１のＭＯＳ型半導体素子３のゲート電圧、Ｖ_g1は誤差増幅器５の出力電圧、Ｖ_sはソース電圧、Ｖ_oはドレイン電圧、ｇ_mは伝達コンダクタンス、Ｖ_gsはゲート・ソース間電圧、Ｃ_gsはゲート容量、ｒ_dsはソースドレイン抵抗を表している。この等価回路より各部の電圧の伝達関数を求めることにより、シグナルフロー図を描くことができる。
【００１５】
図７は従来の回路をシグナルフロー図として示した図である。図７において、破線で囲った部分が第１のＭＯＳ型半導体素子３を表し、各箱は伝達関数を表している。すなわち、第１のＭＯＳ型半導体素子３の出力側への信号伝達要素３ａは伝達関数Ｔ_dを表し、第１のＭＯＳ型半導体素子３のゲート側の信号伝達要素３ｂは伝達関数Ｔ_gを表し、第１のＭＯＳ型半導体素子３のゲート容量とそれを駆動する誤差増幅器５の出力抵抗とによる信号伝達要素３ｃは伝達関数Ｔ_g1を表している。各伝達関数Ｔ_d，Ｔ_g，Ｔ_g1はそれぞれ以下の式で表される。
【００１６】
伝達関数Ｔ_dは、
【００１７】
【数１】

【００１８】
伝達関数Ｔ_gは、
【００１９】
【数２】

【００２０】
伝達関数Ｔ_g1は、
【００２１】
【数３】

【００２２】
ここで、ｓは複素周波数である。また、式（１）におけるＺ_Lは、
【００２３】
【数４】

【００２４】
である。ただし、Ｒは、
【００２５】
【数５】

【００２６】
である。
また、一般的に誤差増幅器としてはいわゆる演算増幅器が用いられるが、その周波数的な応答特性は、演算増幅器の第１ポール周波数１／ａ₁、第２ポール周波数１／ａ₂、開ループゲインＡ₀とすると、演算増幅器の増幅率Ａは次の式で近似的に表される。
【００２７】
【数６】

【００２８】
以上の式を用いると、図７のシグナルフロー図より、ＰＳＲＲは次の式で表すことができる。
【００２９】
【数７】

【００３０】
通常、第１のＭＯＳ型半導体素子３がその飽和領域で動作している場合は、ｒ_ds≫１とみなすことができる。また、演算増幅器の増幅率Ａも十分大きいと考えてよい場合には、Ｔ_g1Ａ≫１とみなすことができるので、式（７）は次式のように近似できる。
【００３１】
【数８】

【００３２】
式（８）で表されるＰＳＲＲの周波数に対する特性は、式（６）で表される演算増幅器の特性を合わせると、図８に示すような特性となる。
図８は従来の回路のＰＳＲＲ特性を説明する図である。このＰＳＲＲ特性は、計算上から求められた特性であるが、実際の回路においてもこの特性とほぼ近い特性を示す。
【００３３】
以上の解析から、より高い周波数まで大きなＰＳＲＲを得ようとするには以下の手段が有効となる。
すなわち、演算増幅器の開ループゲインＡ₀をできるだけ大きくし、演算増幅器の第１ポール周波数をできるだけ高い周波数にし、第１のＭＯＳ型半導体素子３のゲート容量はできるだけ小さく、かつ演算増幅器の出力抵抗もできるだけ低くすることで、より高い周波数まで大きなＰＳＲＲを得ることができる。
【００３４】
しかしながら、開ループゲインを大きくすること、および第１ポール周波数を高くする手段として、演算増幅器の消費電流を大きくすることがあるが、この手段は低消費電流化の要請に応えられない。
【００３５】
一方、シリーズレギュレータ回路としての動作の安定性については以下のように説明できる。図７のシグナルフロー図に示すとおり、シリーズレギュレータは第１のＭＯＳ型半導体素子３、負荷回路、誤差増幅器５で構成されるいわゆる帰還増幅器の構成になっている。したがって、シリーズレギュレータの安定性はこの帰還増幅器の安定性そのものになる。帰還増幅器が安定に動作するには、よく知られたとおり、回路の開ループゲイン特性において、位相が１８０度遅れるまでにゲインが０以下になることである。
【００３６】
ここで、図６より従来回路構成の開ループゲイン特性を求めると以下のようになる。
【００３７】
【数９】

【００３８】
ＰＳＲＲの場合と同様に、第１のＭＯＳ型半導体が飽和領域で動作している場合、ｒ_ds≫１とみなせるので、式（９）は以下のように近似できる。
【００３９】
【数１０】

【００４０】
この式（１０）により表される開ループ特性の周波数依存性を図９に示す。
図９は従来回路の開ループ特性を説明する図である。この開ループ特性から、安定性を確保する手段としては以下のことがわかる。すなわち、演算増幅器の開ループゲインＡ₀は大きくない方が安定性には有利である。また、演算増幅器の第１ポール周波数、第２ポール周波数はできるだけ高い周波数がよく、第１のＭＯＳ型半導体素子のゲート容量はできるだけ小さく、かつ演算増幅器の出力抵抗もできるだけ低くするのがよい。そして、出力コンデンサの等価直列抵抗は位相遅れを戻すように作用し、安定性には有利に作用する。
【００４１】
【発明が解決しようとする課題】
したがって、ＰＳＲＲ特性を向上させる手段の１つである演算増幅器の開ループゲインを大きくすることは、回路としての安定性を損なうことになり、この手段のみでは不十分であることがわかる。
【００４２】
また、演算増幅器の出力抵抗を低くすることは、ＰＳＲＲ特性・安定性の向上の両方に寄与するが、演算増幅器の出力抵抗を下げることは、消費電流の増大および出力回路用のデバイスサイズの増大を起こし、低消費電力化に不利になるとともに、集積化回路の場合にはシリコン面積が増加してしまう。
【００４３】
さらに、出力コンデンサの等価直列抵抗はある程度の大きさが期待されるが、前述のセラミック型コンデンサによる外形サイズの縮小要求に対し、安定性を犠牲にせざるを得なくなるという問題点があった。
【００４４】
本発明はこのような点に鑑みてなされたものであり、上述の従来回路における限界を改善し、より高い周波数領域まで大きなＰＳＲＲ特性が得られ、かつ、低い等価直列抵抗で容量の小さな出力コンデンサを用いる場合にも安定した動作が実現できる電圧レギュレータ回路を提供することを目的とする。
【００４５】
【課題を解決するための手段】
本発明では上記問題を解決するために、ソース電極およびドレイン電極のいずれか一方が電源に接続され、他方が負荷に接続された第１のＭＯＳ型半導体素子と、前記負荷に接続されたソース電極またはドレイン電極と接地電位との間に接続され前記負荷の電圧を検出する負荷電圧検出手段と、前記負荷電圧検出手段に並列に接続されたコンデンサと、基準となる基準電圧信号を発生する基準電圧発生手段と、前記負荷電圧検出手段からの信号と前記基準電圧信号との差異を検出する誤差検出手段とを具備し、前記誤差検出手段からの信号に応じて前記第１のＭＯＳ型半導体素子のゲート電極を制御して、前記第１のＭＯＳ型半導体素子の負荷が接続された側の電極の電圧を一定に保持する電圧レギュレータにおいて、前記基準電圧信号と前記負荷電圧検出手段からの信号との差異を検出する第１の演算増幅器と、前記第１の演算増幅器の出力を１つの入力としかつ前記第１のＭＯＳ型半導体素子のゲート電極に出力が接続された第２の演算増幅器と、前記第２の演算増幅器の出力信号と前記第１のＭＯＳ型半導体素子の電源に接続された側のソース電極またはドレイン電極の電圧信号とを入力するように接続されかつ出力が前記第２の演算増幅器の別の入力に接続された第３の演算増幅器と、を備えていることを特徴とする電圧レギュレータ回路が提供される。
【００４６】
このような電圧レギュレータ回路によれば、帰還制御ループを２段構成とすることにより、第１および第２の演算増幅器に異なる特性を付与することが可能となり、増幅率および出力抵抗をそれぞれ独立して最適な性能に設定することができる。これにより、ＰＳＲＲ特性が改善され、消費電力の低減が可能になり、回路動作の安定性を高めることができる。
【００４７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は本発明の第１の実施の様態における電圧レギュレータ回路の具体的な電子回路の構成例を示す図である。図１において、電圧レギュレータ回路は、ソース電極が電源端子１１に接続され、ドレイン電極が出力端子１２に接続された第１のＭＯＳ型半導体素子１３と、出力端子１２と接地電位との間に接続されて負荷Ｒ_Lの電圧を検出する手段を構成する分圧用抵抗Ｒ_a，Ｒ_b、出力コンデンサＣおよび抵抗Ｒ_eと、基準電圧源１４と、分圧用抵抗Ｒ_a，Ｒ_bからの負荷電圧検出信号と基準電圧源１４からの基準電圧信号とを入力とする第１の演算増幅器１５と、第１の演算増幅器１５の出力を１つの入力としかつ第１のＭＯＳ型半導体素子１３のゲート電極に出力が接続された第２の演算増幅器１６と、第２の演算増幅器１６の出力信号と電源端子１１の電圧信号とを入力するように接続されかつ出力が第２の演算増幅器１６の別の入力に接続された第３の演算増幅器１７とを備えている。なお、第１ないし第３の演算増幅器１５，１６，１７は、一般的な演算増幅器をはじめとして、各種演算増幅回路を用いることができる。なお、第１の演算増幅器１５の増幅率は「Ａ」、第２の演算増幅器１６の増幅率は「Ｂ」、第３の演算増幅器１７の増幅率は「Ｐ」で示している。
【００４８】
以上の構成によれば、第１のＭＯＳ型半導体素子１３への帰還回路を第１の演算増幅器１５および第２の演算増幅器１６の２段構成にしたことにより、増幅率を容易に大きくすることができるため、ＰＳＲＲを改善することができ、それぞれの増幅率を大きくする必要がないため、消費電力の低減が可能になる。また、第２の演算増幅器１６の帰還回路として、第３の演算増幅器１７を設けたことにより、第２の演算増幅器１６による開ループゲインの増大が抑制され、回路動作の安定性を高めることができる。以下、その理由につき詳細に説明する。
【００４９】
図２は本発明の第１の実施の様態における電圧レギュレータ回路の制御ループの構造をシグナルフロー図の形で示した図である。図２において、破線で囲った部分が電源電圧をレギュレートして出力する第１のＭＯＳ型半導体素子１３に相当する。信号伝達要素１３ａ、１３ｂは、負荷Ｒ_L、出力コンデンサＣとその等価直列抵抗成分の抵抗Ｒ_e、分圧用抵抗Ｒ_a，Ｒ_bを含めた第１のＭＯＳ型半導体素子１３を表す制御ブロックであり、それぞれ伝達関数Ｔ_d，Ｔ_gによって表している。信号伝達要素１３ｃは、第２の演算増幅器１６の出力抵抗と第１のＭＯＳ型半導体素子１３のゲート容量とにより決まる伝達関数Ｔ_g1をもつ制御ブロックを表す。第１のＭＯＳ型半導体素子１３のドレイン電極は、第１の演算増幅器１５の信号伝達要素１５ａに接続され、これが基準電圧源１４の基準電圧Ｖ_refとの誤差を検出する誤差増幅器として作用する。ここの構成までは、基本的には図７に示した従来回路の構成とほぼ同等である。
【００５０】
次に、図２における信号伝達要素１６ａは、第２の演算増幅器１６であって、第３の演算増幅器１７の出力信号と第１の演算増幅器１５の出力信号との差を増幅し、その出力は第１のＭＯＳ型半導体素子１３のゲートを駆動する。さらに、図２の信号伝達要素１７ａは、第３の演算増幅器１７であって、第１のＭＯＳ型半導体素子１３のソース電極から得た信号と第２の演算増幅器１６の出力信号との差を増幅して出力する。第３の演算増幅器１７の出力は、第２の演算増幅器１６の入力に接続され、これにより、新たな制御ループを追加した構造となっている。以下に、本発明の構成によるＰＳＲＲ特性および動作安定性について解析的に説明する。
【００５１】
信号伝達要素１３ａ，１３ｂ，１３ｃは、前述のとおり、負荷Ｒ_L、出力コンデンサＣとその等価直列抵抗成分の抵抗Ｒ_e、分圧用抵抗Ｒ_a，Ｒ_bを含めた第１のＭＯＳ型半導体素子１３、第２の演算増幅器１６の出力抵抗と第１のＭＯＳ型半導体素子１３のゲート容量とにより決まる伝達関数Ｔ_d，Ｔ_g，Ｔ_g1で表される。これらの伝達関数Ｔ_d，Ｔ_g，Ｔ_g1は、基本的に、用いる第１のＭＯＳ型半導体素子１３、負荷Ｒ_L、出力コンデンサＣ、分圧用抵抗Ｒ_a，Ｒ_bで決まる関数であり、前述の従来回路で用いた式と同一の式となる。すなわち、
【００５２】
【数１１】

【００５３】
【数１２】

【００５４】
【数１３】

【００５５】
となる。また、式（１１）におけるＺ_Lは、
【００５６】
【数１４】

【００５７】
である。ただし、Ｒは、
【００５８】
【数１５】

【００５９】
である。
第１の演算増幅器１５は、従来回路における誤差増幅器５と同等であって、その増幅率Ａは次式で示される。
【００６０】
【数１６】

【００６１】
ここで、Ａ₀は第１の演算増幅器１５の開ループゲインである。
さらに、第２の演算増幅器１６についても、第１の演算増幅器１５と同様に、その増幅率Ｂを下式で表すことができる。
【００６２】
【数１７】

【００６３】
ここで、Ｂ₀は第２の演算増幅器１６の開ループゲインである。
第３の演算増幅器１７については、周波数特性のない単一の増幅率を持った特性とすることとし、下式で表すことができる構成をとるものとする。
【００６４】
【数１８】
Ｐ＝Ｐ₀ ・・・（１８）
ここで、Ｐは第３の演算増幅器１７の増幅率、Ｐ₀は第３の演算増幅器１７の開ループゲインである。
【００６５】
以上の式からＰＳＲＲ特性および開ループゲイン特性を求めると下式が得られる。
【００６６】
【数１９】

【００６７】
【数２０】

【００６８】
従来回路の解析の場合と同様に、第１のＭＯＳ型半導体素子１３が飽和領域で動作している場合には、ｒ_ds≫１とみなせるので、上式は下式で近似することができる。
【００６９】
【数２１】

【００７０】
【数２２】

【００７１】
上式より本発明の効果として次のことがわかる。
ＰＳＲＲ特性については、第１の演算増幅器１５および第２の演算増幅器１６の２段構成にしたことにより、それぞれの増幅率は大きくなくても、式（２１）の分母の第３項として第１の演算増幅器１５の増幅率「Ａ」と第２の演算増幅器１６の増幅率「Ｂ」との積項が入ることになり、ＰＳＲＲが改善できる。すなわち、それぞれの演算増幅器の増幅率は従来回路より低くすることができ、従来回路のように１つの演算増幅器に高増幅率を求めることに比べ、結果として消費電流低減が可能となる上、演算増幅器の回路設計が容易になる。
【００７２】
さらに、安定性については、第２の演算増幅器１６は、第３の演算増幅器１７を帰還回路として持つ帰還増幅回路の構成となることになり、式（２２）の第１項は第２の演算増幅器１６に十分なゲインがある間はほぼ１となり、第２の演算増幅器１６による開ループゲインの増大は生じさせない。したがって、開ループゲイン特性はほぼ第１の演算増幅器１５によって決まるが、上述のとおり、第１の演算増幅器１５の開ループゲインを低くしてもＰＳＲＲは大きくできることから、結果として回路全体の開ループゲインを低く押さえることができ、安定化に寄与できる。
【００７３】
また、第１のＭＯＳ型半導体素子１３のゲートを駆動するのは第２の演算増幅器１６であり、第１の演算増幅器１５は第２の演算増幅器１６の入力のみに繋いていることにより、第１の演算増幅器１５の出力抵抗はＰＳＲＲおよび回路全体の開ループ特性に影響を与えることはなく、第１の演算増幅器１５の設計を容易化できる。
【００７４】
これらにより、本発明の構成は従来回路に比べ、ＰＳＲＲを容易に大きくすることができる上、安定性を確保することができる。また、演算増幅器の１つ１つに要求される特性も従来回路に比べ緩くなり、設計の容易化が可能となる。
【００７５】
次に、本発明の第２の実施の形態について説明する。
本実施の形態においては、第１の実施の形態において述べた制御構成において、各ブロックの接続関係はそのままにして、第１の演算増幅器１５の開ループゲインＡ₀は第２の演算増幅器１６の開ループゲインＢ₀より大きくするとともに、第３の演算増幅器１７のゲインを１以下となるように構成した。
【００７６】
第２の演算増幅器１６は、第３の演算増幅器１７を帰還回路として持つ帰還増幅器の構成となることは第１の実施の形態で説明したとおりであるが、回路全体が安定に動作する上では、この第２の演算増幅器１６と第３の演算増幅器１７とで構成される帰還増幅回路が安定である必要がある。この回路部分だけについての伝達特性は次式で示される。
【００７７】
【数２３】

【００７８】
この伝達特性を模式的に表すと図３のようになる。
図３は本発明の第２の実施の形態における電圧レギュレータ回路の動作を説明する図である。図３において、ｆ_b1，ｆ_b2はそれぞれ第２の演算増幅器１６の第１ポールおよび第２ポールの周波数であり、ｆ_cは第２の演算増幅器１６の出力抵抗と第１のＭＯＳ型半導体素子１３のゲート容量とでできるポールの周波数である。図３に示すように、通常の演算増幅器などを第２の演算増幅器１６として用いる場合、上記のポール周波数は低い方から、第２の演算増幅器１６の第１のポールの周波数ｆ_b1、第２の演算増幅器１６の出力抵抗と第１のＭＯＳ型半導体素子１３のゲート容量とでできるポールの周波数ｆ_c、第２の演算増幅器１６の第２のポールの周波数ｆ_b2の順になる。したがって、この伝達特性が安定であるためには、位相が１８０度遅れる、ｆ_cより低い周波数で、ゲインが１以下になることが必要になる。これを実現する上では、第２の演算増幅器１６のゲインを低くしておき、かつ第３の演算増幅器１７のゲインを１以下にしておくことが有利になる。この場合、第１の演算増幅器１５のゲインを高く設定することで、所望のＰＳＲＲを容易に得ることができる。
【００７９】
次に、本発明の第３の実施の形態について説明する。
本実施の形態においては、第１の実施の形態において述べた制御構成において、各ブロックの接続関係はそのままにし、第２の演算増幅器１６として、その第１のポールが、当該演算増幅器の負荷に繋がる容量と当該演算増幅器の出力抵抗とで決まる演算増幅器を用いる構成にした。
【００８０】
第２の実施の形態で述べたとおり、第２の演算増幅器１６と第３の演算増幅器１７とで構成される帰還増幅回路の周波数特性は、第２の演算増幅器１６の第１のポールおよび第２のポール、および第２の演算増幅器１６の出力抵抗と第１のＭＯＳ型半導体素子１３のゲート容量とで決まるポールの、３つの周波数で特徴付けられる。
【００８１】
当然これらの周波数が高いほど、回路としては高い周波数まで安定な動作が可能となる。
通常、演算増幅器を安定化させる手法として、その内部に位相補償容量を負荷して、第１のポールと第２のポールの周波数の間隔を広げる手法が一般的によく採用される。しかし、この手法は、第１のポールの周波数が低くなるように作用するので、本発明の第２の演算増幅器１６の設計が困難になる。
【００８２】
しかるに、本実施の形態のように、第２の演算増幅器１６の第１ポールが、当該演算増幅器の負荷に繋がる容量と当該演算増幅器の出力抵抗とで決まる演算増幅器を用いることにより、上述した３つの周波数のうち、最も低い周波数を決定する第２の演算増幅器１６の第１のポールがなくなることになり、より高周波まで安定な回路を構成することが可能となる。
【００８３】
その第１のポールが、当該演算増幅器の負荷に繋がる容量と当該演算増幅器の出力抵抗とで決まる演算増幅器の実際の構成方法としては、各種の方法が知られているが、最も簡単には、いわゆる電流制御型演算増幅器と呼ばれる演算増幅器回路を用いることもできる。
【００８４】
次に、本発明の第４の実施の形態について説明する。
図４は第４の実施の形態における電圧レギュレータ回路の構成例を示す図である。本実施の形態においては、第１の実施形態において述べた制御構成において、各ブロックの接続関係はそのままにして、第３の演算増幅器１７として単一の第２のＭＯＳ型半導体素子１８を用いている。すなわち、第２のＭＯＳ型半導体素子１８のゲート電極およびソース電極を第１のＭＯＳ型半導体素子１３のゲート電極およびソース電極に接続し、ドレイン電極を第２の演算増幅器１６の非反転入力に接続した構成にしている。
【００８５】
ＭＯＳ型半導体素子は、よく知られた通り、そのゲートとソースとの電圧差に比例した電流がドレインに流れる。したがって、ゲートとソースとを入力とするとその差を演算増幅することになり、第３の演算増幅器１７として機能することができる。
【００８６】
このように、第３の演算増幅器１７を単一の第２のＭＯＳ型半導体素子１８で実現することにより、当該演算増幅器の回路面積を大幅に小さくすることができ、従来回路では１つの演算増幅器のみで構成していたことに対し、本発明では３つの演算増幅器を用いることによる、集積化時のシリコン面積増大の欠点をなくすことが可能となる。
【００８７】
また、単一の第２のＭＯＳ型半導体素子１８を用いることは、第１のＭＯＳ型半導体素子１３と同一導電型のＭＯＳ型半導体、たとえば両方ともＰチャンネルＭＯＳＦＥＴを用いることも可能とし、この場合、第１のＭＯＳ型半導体素子１３のドレインの一部を当該第２のＭＯＳ型半導体素子１８とすることができるなど、実際の回路構成上有利な点が多い。
【００８８】
【発明の効果】
以上説明したように、本発明では、第１の演算増幅器および第２の演算増幅器の２段の増幅器を介して負荷での信号をＭＯＳ型半導体素子のゲートにフィードバックして制御する構成にした。これにより、電源電圧変動除去比、すなわちＰＳＲＲ特性は、これら２つの演算増幅器の増幅率の積で決まる値をもつことになり、１段の演算増幅器のみのフィードバックによる制御方法に比べて、大きくすることができる。
【００８９】
また、２段構成にするこのことは、１つの演算増幅器に要求される増幅率あるいは出力抵抗に対する性能を緩和することができ、結果として、それぞれの演算増幅器の消費電流を少なく抑えることが可能になるとともに、集積化を図る場合、必要なデバイスのサイズを小さくすることができ、シリコン面積を少なく抑えることが可能になる。
【００９０】
第２の演算増幅器に対して、第３の演算増幅器が帰還回路となる構成としたことにより、第２の演算増幅器は、電圧レギュレータ回路全体としての開ループゲインの増加を引き起こすことがなく、第１の演算増幅器と第２の演算増幅器とが直列接続されているにも拘らず、安定な動作が可能となる。
【００９１】
ＭＯＳ型半導体素子のゲートを駆動するのは第２の演算増幅器のみとなる構成としたことにより、第１の演算増幅器および第３の演算増幅器の出力抵抗はそれほど低くなくてもよくなり、結果として、第１の演算増幅器および第３の演算増幅器の消費電流を小さくすることができるとともに、デバイスサイズを小さくできて、集積化時により少ないシリコン面積で実装可能となる。
【００９２】
第２の演算増幅器の構成を、その第１のポールが負荷の容量で決まる構成としたことにより、等価的に第２の演算増幅器の第１のポールがなくなることになり、より高い周波数領域まで、大きなＰＳＲＲを得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施の様態における電圧レギュレータ回路の具体的な電子回路の構成例を示す図である。
【図２】本発明の第１の実施の様態における電圧レギュレータ回路の制御ループの構造をシグナルフロー図の形で示した図である。
【図３】本発明の第２の実施の形態における電圧レギュレータ回路の動作を説明する図である。
【図４】第４の実施の形態における電圧レギュレータ回路の構成例を示す図である。
【図５】一般的なリニアレギュレータの構成例を示す図である。
【図６】ＭＯＳ型半導体素子の等価回路を示す図である。
【図７】従来の回路をシグナルフロー図として示した図である。
【図８】従来の回路のＰＳＲＲ特性を説明する図である。
【図９】従来回路の開ループ特性を説明する図である。
【符号の説明】
１１電源端子
１２出力端子
１３第１のＭＯＳ型半導体素子
１３ａ，１３ｂ，１３ｃ信号伝達要素
１４基準電圧源
１５第１の演算増幅器
１５ａ信号伝達要素
１６第２の演算増幅器
１６ａ信号伝達要素
１７第３の演算増幅器
１７ａ信号伝達要素
１８第２のＭＯＳ型半導体素子
Ｒ_a，Ｒ_b 分圧用抵抗
Ｃ出力コンデンサ
Ｒ_e 出力コンデンサの等価直列抵抗成分の抵抗
Ｒ_L 負荷
Ｔ_d，Ｔ_g，Ｔ_g1 伝達関数
Ｖ_ref 基準電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a voltage regulator circuit, and more particularly to a voltage regulator circuit that receives a voltage that may fluctuate as an input, controls the voltage, and supplies a voltage stabilized to a constant voltage to a load connected to an output. .
[0002]
[Prior art]
As a power supply circuit for controlling a power supply voltage and supplying a constant voltage to a load, the following two methods are roughly classified. In the first method, a semiconductor element is inserted between a power source and a load, and this semiconductor element is caused to act as a voltage or current control type resistance element, so that a voltage drop caused by a current flowing through the semiconductor element and its resistance component is reduced. In this method, the voltage supplied to the load is made constant by controlling the value. In the second method, a semiconductor element and a coil and / or a capacitor are inserted between a power source and a load, and the semiconductor element acts as a switching element to convert the electrical energy into the magnetic energy of the coil or the electrostatic energy of the capacitor. This is a method in which the voltage supplied to the load is made constant by controlling the conversion ratio by the switching element through the conversion process and vice versa. Usually, the former is called a linear regulator and the latter is called a switching regulator.
[0003]
As is well known, the switching regulator has a high power conversion efficiency and can obtain a voltage that is higher or lower than the original power supply voltage, and can also obtain a reverse polarity voltage. On the other hand, linear regulators have drawbacks compared to switching regulators, such as being able to output only a voltage lower than the original power supply voltage and having a lower conversion efficiency than switching regulators due to their operating principles.
[0004]
However, since the linear regulator does not perform electrical switching, so-called switching noise does not occur, and it is frequently used as a circuit that supplies power to an electronic device that requires low noise. In particular, in electronic devices that handle relatively high-frequency signals, such as electronic devices that handle wireless signals and electronic devices that handle video signals, linear regulators are often used to prevent noise from entering the signal band. Therefore, it is required to prevent noise from the power supply more than other electronic devices.
[0005]
FIG. 5 is a diagram illustrating a configuration example of a general linear regulator. In FIG. 5, the linear regulator includes a first MOS (Metal-Oxide Semiconductor) type semiconductor element 3 having a source electrode connected to a power supply terminal 1 and an output terminal 2 connected to a drain electrode, an output terminal 2 and a ground potential. Voltage dividing resistor R connected between _a , R _b , Output capacitor C and resistor R _e A reference voltage source 4 and a voltage dividing resistor R _a , R _b And an error amplifier 5 connected to the gate electrode of the first MOS type semiconductor device 3 and having an output connected to a load R. _L Is connected. Here, the output capacitor C includes the first MOS type semiconductor element 3 and the voltage dividing resistor R. _a , R _b This is a capacitance component necessary for stabilizing a so-called control loop constituted by the error amplifier 5. Resistance R _e Although not implemented as an actual circuit element, is a resistance representing an equivalent series resistance component of the output capacitor C.
[0006]
The first MOS type semiconductor element 3 inserted between the power supply terminal 1 and the output terminal 2 operates as the above-mentioned voltage control type resistance element, and the voltage dividing resistance R _a , R _b The difference between the output voltage signal detected by voltage division and the reference voltage signal is amplified by the error amplifier 5, and the resistance value is changed by controlling the first MOS type semiconductor element 3 by the output signal of the error amplifier 5. Thus, by controlling the value of the voltage drop due to the resistance component, the output voltage is held constant as a result.
[0007]
In the circuit configuration described above, a power supply voltage fluctuation removal ratio (hereinafter referred to as PSRR) is usually used as a characteristic value indicating the rate of voltage fluctuation occurring at the output terminal 2 when AC noise is superimposed on the power supply terminal 1. It is done.
[0008]
As described above, particularly in wireless applications, this PSRR is required to obtain a large PSRR up to a higher frequency, and the current consumption of the entire circuit is also low, especially in portable applications. It is an essential requirement.
[0009]
However, in an actual circuit, this PSRR value exhibits a characteristic that decreases with frequency, and the decrease tends to increase rapidly above a specific frequency.
[0010]
On the other hand, the size of the first MOS type semiconductor element 3 serving as a voltage controlled resistance element is the load R _L However, when the size of the first MOS type semiconductor element 3 is increased, the frequency at which PSRR decreases becomes lower.
[0011]
Further, in order to reduce the size of the entire circuit, it is necessary to reduce the size of the circuit components. However, the first MOS semiconductor element 3, the error amplifier 5, the voltage dividing resistor R _a , R _b The integrated circuit may be a single silicon semiconductor, whereas the output capacitor C is difficult to integrate and must be an individual component. In order to realize a stable operation as a circuit, the value of the output capacitor C is preferably large, but there is a drawback that the shape of the capacitor becomes large. A ceramic type capacitor is well known as a capacitor having a small outer size, and there is an advantage that the outer size is small even with the same capacity as that of other capacitors such as a tantalum type capacitor, but a resistor R which is an equivalent series resistance. _e The value of is also small. This resistance R _e When the value of is small, the circuit shown in FIG. 5 tends to lose stability.
[0012]
In order to cope with these problems, it is one of the effective means to improve the characteristics of the error amplifier 5 as much as possible. Generally, a so-called operational amplifier used as the error amplifier 5 improves its amplification factor and frequency characteristics. Attempting to do so tends to increase current consumption, and cannot meet the demand for lower power consumption.
[0013]
As described above, the noise superimposed on the power source can be suppressed even at a higher frequency and a small series regulator is desired. However, the conventional circuit configuration has a limit.
[0014]
Here, the limit of the PSRR characteristic by the conventional circuit configuration shown in FIG. 5 will be analytically described.
FIG. 6 is a diagram showing an equivalent circuit of a MOS type semiconductor device. However, in FIG. 6, the output resistance R of the error amplifier 5 _op , Divider resistance R _a , R _b , Load R _L , Output capacitor C, resistor R which is an equivalent series resistance of output capacitor C _e Is also shown at the same time. It is well known that the first MOS semiconductor element 3 which is a voltage-controlled resistor can be represented by an equivalent circuit as shown in FIG. Where V _g Is the gate voltage of the first MOS type semiconductor device 3, V _g1 Is the output voltage of the error amplifier 5, V _s Is the source voltage, V _o Is the drain voltage, g _m Is the transfer conductance, V _gs Is the gate-source voltage, C _gs Is the gate capacitance, r _ds Represents the source-drain resistance. A signal flow diagram can be drawn by obtaining a voltage transfer function of each part from this equivalent circuit.
[0015]
FIG. 7 shows a conventional circuit as a signal flow diagram. In FIG. 7, the portion surrounded by a broken line represents the first MOS type semiconductor element 3, and each box represents a transfer function. That is, the signal transfer element 3a to the output side of the first MOS type semiconductor element 3 has a transfer function T _d , And the signal transfer element 3b on the gate side of the first MOS type semiconductor element 3 has a transfer function T _g The signal transfer element 3c by the gate capacitance of the first MOS type semiconductor element 3 and the output resistance of the error amplifier 5 that drives the first MOS type semiconductor element 3 has a transfer function T _g1 Represents. Each transfer function T _d , T _g , T _g1 Is represented by the following equations.
[0016]
Transfer function T _d Is
[0017]
[Expression 1]

[0018]
Transfer function T _g Is
[0019]
[Expression 2]

[0020]
Transfer function T _g1 Is
[0021]
[Equation 3]

[0022]
Here, s is a complex frequency. Moreover, Z in Formula (1) _L Is
[0023]
[Expression 4]

[0024]
It is. Where R is
[0025]
[Equation 5]

[0026]
It is.
In general, a so-called operational amplifier is used as the error amplifier, and the frequency response characteristic thereof is the first pole frequency 1 / a of the operational amplifier. ₁ , Second pole frequency 1 / a ₂ , Open loop gain A ₀ Then, the amplification factor A of the operational amplifier is approximately expressed by the following equation.
[0027]
[Formula 6]

[0028]
Using the above equation, PSRR can be expressed by the following equation from the signal flow diagram of FIG.
[0029]
[Expression 7]

[0030]
Usually, when the first MOS type semiconductor element 3 operates in its saturation region, r _ds >> It can be regarded as 1. If the amplification factor A of the operational amplifier can be considered sufficiently large, T _g1 Since it can be considered that A >> 1, Equation (7) can be approximated as the following equation.
[0031]
[Equation 8]

[0032]
The characteristic with respect to the frequency of the PSRR expressed by the equation (8) becomes a characteristic as shown in FIG. 8 when the characteristics of the operational amplifier expressed by the equation (6) are combined.
FIG. 8 is a diagram for explaining the PSRR characteristic of a conventional circuit. This PSRR characteristic is a characteristic obtained by calculation, but in an actual circuit, the characteristic is almost similar to this characteristic.
[0033]
From the above analysis, the following means are effective to obtain a large PSRR up to a higher frequency.
That is, the open loop gain A of the operational amplifier ₀ Is made as large as possible, the first pole frequency of the operational amplifier is made as high as possible, the gate capacitance of the first MOS semiconductor element 3 is made as small as possible, and the output resistance of the operational amplifier is made as low as possible. A large PSRR can be obtained.
[0034]
However, as means for increasing the open loop gain and increasing the first pole frequency, the current consumption of the operational amplifier may be increased. However, this means cannot meet the demand for lower current consumption.
[0035]
On the other hand, the stability of the operation as a series regulator circuit can be explained as follows. As shown in the signal flow diagram of FIG. 7, the series regulator has a so-called feedback amplifier configuration including the first MOS semiconductor element 3, a load circuit, and an error amplifier 5. Therefore, the stability of the series regulator becomes the stability of the feedback amplifier itself. In order for the feedback amplifier to operate stably, as is well known, in the open loop gain characteristic of the circuit, the gain becomes 0 or less before the phase is delayed by 180 degrees.
[0036]
Here, the open loop gain characteristic of the conventional circuit configuration is obtained from FIG. 6 as follows.
[0037]
[Equation 9]

[0038]
As in the case of PSRR, when the first MOS type semiconductor is operating in the saturation region, r _ds >> Since it can be regarded as 1, Equation (9) can be approximated as follows.
[0039]
[Expression 10]

[0040]
FIG. 9 shows the frequency dependence of the open loop characteristic represented by the equation (10).
FIG. 9 is a diagram for explaining open loop characteristics of a conventional circuit. From this open loop characteristic, the following can be understood as means for ensuring stability. That is, the open loop gain A of the operational amplifier ₀ It is advantageous for the stability not to be large. The first and second pole frequencies of the operational amplifier should be as high as possible, the gate capacitance of the first MOS semiconductor element should be as small as possible, and the output resistance of the operational amplifier should be as low as possible. The equivalent series resistance of the output capacitor acts to return the phase lag, which has an advantageous effect on stability.
[0041]
[Problems to be solved by the invention]
Therefore, increasing the open-loop gain of the operational amplifier, which is one of the means for improving the PSRR characteristics, impairs the stability of the circuit, and it is understood that this means alone is insufficient.
[0042]
Lowering the operational amplifier output resistance contributes to both improvement in PSRR characteristics and stability, but lowering the operational amplifier output resistance increases current consumption and increases the device size for the output circuit. This is disadvantageous for reducing power consumption, and in the case of an integrated circuit, the silicon area is increased.
[0043]
Further, although the equivalent series resistance of the output capacitor is expected to be large to some extent, there is a problem that the stability must be sacrificed in response to the above-described demand for reducing the outer size by the ceramic capacitor.
[0044]
The present invention has been made in view of the above points, and has improved the limitations in the above-described conventional circuit, and can obtain a large PSRR characteristic up to a higher frequency region, and can be a low equivalent series resistance and a small capacity output capacitor. An object of the present invention is to provide a voltage regulator circuit capable of realizing a stable operation even when using the circuit.
[0045]
[Means for Solving the Problems]
In the present invention, in order to solve the above problem, a first MOS type semiconductor element in which one of a source electrode and a drain electrode is connected to a power source and the other is connected to a load, and a source electrode connected to the load Or a load voltage detecting means connected between the drain electrode and the ground potential for detecting the voltage of the load; a capacitor connected in parallel to the load voltage detecting means; and a reference voltage for generating a reference voltage signal as a reference Generating means, and error detecting means for detecting a difference between the signal from the load voltage detecting means and the reference voltage signal, and the first MOS type semiconductor element of the first MOS type semiconductor device according to the signal from the error detecting means In the voltage regulator that controls the gate electrode to keep the voltage of the electrode to which the load of the first MOS type semiconductor element is connected constant, A first operational amplifier for detecting a difference from a signal from the load voltage detecting means, an output of the first operational amplifier as one input, and an output connected to the gate electrode of the first MOS type semiconductor element The second operational amplifier is connected to input the output signal of the second operational amplifier and the voltage signal of the source electrode or drain electrode on the side connected to the power source of the first MOS type semiconductor element. And a third operational amplifier having an output connected to another input of the second operational amplifier. A voltage regulator circuit is provided.
[0046]
According to such a voltage regulator circuit, it is possible to give different characteristics to the first and second operational amplifiers by using a two-stage feedback control loop, and the amplification factor and the output resistance can be made independent of each other. Can be set to optimum performance. Thereby, PSRR characteristics are improved, power consumption can be reduced, and stability of circuit operation can be improved.
[0047]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing a specific configuration example of an electronic circuit of the voltage regulator circuit according to the first embodiment of the present invention. In FIG. 1, the voltage regulator circuit is connected between a first MOS type semiconductor device 13 having a source electrode connected to a power supply terminal 11 and a drain electrode connected to an output terminal 12, and between the output terminal 12 and a ground potential. Load R _L Voltage dividing resistor R constituting the means for detecting the voltage of _a , R _b , Output capacitor C and resistor R _e A reference voltage source 14 and a voltage dividing resistor R _a , R _b The first operational amplifier 15 that receives the load voltage detection signal from the reference voltage signal and the reference voltage signal from the reference voltage source 14, and the output of the first operational amplifier 15 as one input and the first MOS type semiconductor device A second operational amplifier 16 whose output is connected to the gate electrode of 13; a second operational amplifier connected to input the output signal of the second operational amplifier 16 and the voltage signal of the power supply terminal 11; And a third operational amplifier 17 connected to 16 other inputs. The first to third

operational amplifiers

15, 16, and 17 can use various operational amplifier circuits including general operational amplifiers. The amplification factor of the first operational amplifier 15 is indicated by “A”, the amplification factor of the second operational amplifier 16 is indicated by “B”, and the amplification factor of the third operational amplifier 17 is indicated by “P”.
[0048]
According to the above configuration, the feedback circuit to the first MOS type semiconductor element 13 has a two-stage configuration of the first operational amplifier 15 and the second operational amplifier 16, thereby easily increasing the amplification factor. Therefore, PSRR can be improved, and it is not necessary to increase each amplification factor, so that power consumption can be reduced. In addition, by providing the third operational amplifier 17 as the feedback circuit of the second operational amplifier 16, an increase in open loop gain by the second operational amplifier 16 is suppressed, and the stability of the circuit operation is improved. it can. Hereinafter, the reason will be described in detail.
[0049]
FIG. 2 is a signal flow diagram showing the structure of the control loop of the voltage regulator circuit according to the first embodiment of the present invention. In FIG. 2, a portion surrounded by a broken line corresponds to the first MOS semiconductor element 13 that regulates and outputs the power supply voltage. The

signal transmission elements

13a and 13b are connected to the load R _L , Output capacitor C and its equivalent series resistance component resistance R _e , Divider resistance R _a , R _b Are control blocks representing the first MOS type semiconductor device 13 including the transfer function T. _d , T _g Is represented by. The signal transfer element 13 c has a transfer function T determined by the output resistance of the second operational amplifier 16 and the gate capacitance of the first MOS semiconductor element 13. _g1 Represents a control block with The drain electrode of the first MOS semiconductor element 13 is connected to the signal transmission element 15 a of the first operational amplifier 15, which is the reference voltage V of the reference voltage source 14. _ref It acts as an error amplifier for detecting the error. The configuration up to here is basically the same as the configuration of the conventional circuit shown in FIG.
[0050]
Next, the signal transfer element 16a in FIG. 2 is the second operational amplifier 16, which amplifies the difference between the output signal of the third operational amplifier 17 and the output signal of the first operational amplifier 15, and outputs the amplified signal. Drives the gate of the first MOS semiconductor element 13. Further, the signal transmission element 17a of FIG. 2 is the third operational amplifier 17, and it is the difference between the signal obtained from the source electrode of the first MOS semiconductor element 13 and the output signal of the second operational amplifier 16. Amplify and output. The output of the third operational amplifier 17 is connected to the input of the second operational amplifier 16, thereby adding a new control loop. Hereinafter, PSRR characteristics and operational stability according to the configuration of the present invention will be analytically described.
[0051]
As described above, the

signal transmission elements

13a, 13b, 13c _L , Output capacitor C and its equivalent series resistance component resistance R _e , Divider resistance R _a , R _b Transfer function T determined by the output resistance of the first MOS type semiconductor element 13 and the second operational amplifier 16 including the gate capacitance of the first MOS type semiconductor element 13 _d , T _g , T _g1 It is represented by These transfer functions T _d , T _g , T _g1 Basically, the first MOS type semiconductor element 13 to be used and the load R _L , Output capacitor C, voltage dividing resistor R _a , R _b This is a function determined by the above equation and is the same as the equation used in the above-described conventional circuit. That is,
[0052]
[Expression 11]

[0053]
[Expression 12]

[0054]
[Formula 13]

[0055]
It becomes. Moreover, Z in Formula (11) _L Is
[0056]
[Expression 14]

[0057]
It is. Where R is
[0058]
[Expression 15]

[0059]
It is.
The first operational amplifier 15 is equivalent to the error amplifier 5 in the conventional circuit, and the amplification factor A is expressed by the following equation.
[0060]
[Expression 16]

[0061]
Where A ₀ Is the open loop gain of the first operational amplifier 15.
Further, similarly to the first operational amplifier 15, the amplification factor B of the second operational amplifier 16 can be expressed by the following equation.
[0062]
[Expression 17]

[0063]
Where B ₀ Is the open loop gain of the second operational amplifier 16.
The third operational amplifier 17 is assumed to have a single amplification factor with no frequency characteristic, and a configuration that can be expressed by the following equation.
[0064]
[Expression 18]
P = P ₀ ... (18)
Here, P is the amplification factor of the third operational amplifier 17, and P ₀ Is the open loop gain of the third operational amplifier 17.
[0065]
When the PSRR characteristic and the open loop gain characteristic are obtained from the above expressions, the following expressions are obtained.
[0066]
[Equation 19]

[0067]
[Expression 20]

[0068]
As in the case of the analysis of the conventional circuit, when the first MOS semiconductor element 13 operates in the saturation region, r _ds >> Since it can be regarded as 1, the above equation can be approximated by the following equation.
[0069]
[Expression 21]

[0070]
[Expression 22]

[0071]
From the above equation, the following can be seen as the effect of the present invention.
As for the PSRR characteristic, the first operational amplifier 15 and the second operational amplifier 16 are arranged in two stages, so that the first term is the third term of the denominator of the equation (21) even if the respective amplification factors are not large. The product term of the amplification factor “A” of the operational amplifier 15 and the amplification factor “B” of the second operational amplifier 16 is included, and PSRR can be improved. That is, the amplification factor of each operational amplifier can be made lower than that of the conventional circuit. As a result, the current consumption can be reduced as compared with the case of obtaining a high amplification factor for one operational amplifier as in the conventional circuit. Amplifier circuit design is facilitated.
[0072]
Further, regarding stability, the second operational amplifier 16 has a configuration of a feedback amplifier circuit having the third operational amplifier 17 as a feedback circuit, and the first term of the equation (22) is the second operational amplifier. While the amplifier 16 has a sufficient gain, it is almost 1, and the second operational amplifier 16 does not increase the open loop gain. Therefore, although the open loop gain characteristic is substantially determined by the first operational amplifier 15, as described above, the PSRR can be increased even if the open loop gain of the first operational amplifier 15 is lowered. Gain can be kept low, contributing to stabilization.
[0073]
The gate of the first MOS type semiconductor element 13 is driven by the second operational amplifier 16, and the first operational amplifier 15 is connected only to the input of the second operational amplifier 16. The output resistance of one operational amplifier 15 does not affect the PSRR and the open loop characteristics of the entire circuit, and the design of the first operational amplifier 15 can be facilitated.
[0074]
As a result, the configuration of the present invention can easily increase PSRR and ensure stability as compared with the conventional circuit. In addition, the characteristics required for each operational amplifier are also relaxed compared to the conventional circuit, and the design can be facilitated.
[0075]
Next, a second embodiment of the present invention will be described.
In the present embodiment, in the control configuration described in the first embodiment, the open loop gain A of the first operational amplifier 15 is maintained without changing the connection relationship of the blocks. ₀ Is the open loop gain B of the second operational amplifier 16 ₀ Further, the gain of the third operational amplifier 17 is set to 1 or less.
[0076]
As described in the first embodiment, the second operational amplifier 16 has the configuration of a feedback amplifier having the third operational amplifier 17 as a feedback circuit. However, in order to stably operate the entire circuit. The feedback amplifier circuit composed of the second operational amplifier 16 and the third operational amplifier 17 needs to be stable. The transfer characteristic for only this circuit portion is expressed by the following equation.
[0077]
[Expression 23]

[0078]
This transfer characteristic is schematically shown in FIG.
FIG. 3 is a diagram for explaining the operation of the voltage regulator circuit according to the second embodiment of the present invention. In FIG. 3, f _b1 , F _b2 Are the frequencies of the first and second poles of the second operational amplifier 16, respectively, f _c Is the frequency of the pole formed by the output resistance of the second operational amplifier 16 and the gate capacitance of the first MOS type semiconductor element 13. As shown in FIG. 3, when a normal operational amplifier or the like is used as the second operational amplifier 16, the first pole frequency f of the second operational amplifier 16 starts from the lowest pole frequency. _b1 The frequency f of the pole formed by the output resistance of the second operational amplifier 16 and the gate capacitance of the first MOS type semiconductor element 13 _c , The frequency f of the second pole of the second operational amplifier 16 _b2 It becomes in order. Therefore, in order for this transfer characteristic to be stable, the phase is delayed by 180 degrees, f _c The gain needs to be 1 or less at a lower frequency. In order to realize this, it is advantageous to make the gain of the second operational amplifier 16 low and make the gain of the third operational amplifier 17 1 or less. In this case, a desired PSRR can be easily obtained by setting the gain of the first operational amplifier 15 high.
[0079]
Next, a third embodiment of the present invention will be described.
In the present embodiment, in the control configuration described in the first embodiment, the connection relation of each block is left as it is, and the first operational amplifier 16 has its first pole as a load of the operational amplifier. The operational amplifier is determined by the connected capacity and the output resistance of the operational amplifier.
[0080]
As described in the second embodiment, the frequency characteristic of the feedback amplifier circuit composed of the second operational amplifier 16 and the third operational amplifier 17 is the same as that of the first pole and the second operational amplifier 16. It is characterized by three frequencies: two poles, and a pole determined by the output resistance of the second operational amplifier 16 and the gate capacitance of the first MOS semiconductor element 13.
[0081]
Of course, the higher these frequencies, the more stable the circuit can operate at higher frequencies.
In general, as a method for stabilizing the operational amplifier, a method is generally used in which a phase compensation capacitor is loaded therein to widen the frequency interval between the first pole and the second pole. However, since this method acts so that the frequency of the first pole is lowered, the design of the second operational amplifier 16 of the present invention becomes difficult.
[0082]
However, as described in the present embodiment, the first pole of the second operational amplifier 16 uses the operational amplifier determined by the capacitance connected to the load of the operational amplifier and the output resistance of the operational amplifier. The first pole of the second operational amplifier 16 that determines the lowest of the two frequencies is eliminated, and a circuit that is stable up to a higher frequency can be configured.
[0083]
Various methods are known as the actual configuration method of the operational amplifier, in which the first pole is determined by the capacitance connected to the load of the operational amplifier and the output resistance of the operational amplifier. An operational amplifier circuit called a so-called current control type operational amplifier can also be used.
[0084]
Next, a fourth embodiment of the present invention will be described.
FIG. 4 is a diagram illustrating a configuration example of a voltage regulator circuit according to the fourth embodiment. In the present embodiment, in the control configuration described in the first embodiment, a single second MOS type semiconductor element 18 is used as the third operational amplifier 17 while maintaining the connection relationship between the respective blocks. Yes. That is, the gate electrode and the source electrode of the second MOS type semiconductor element 18 are connected to the gate electrode and the source electrode of the first MOS type semiconductor element 13, and the drain electrode is connected to the non-inverting input of the second operational amplifier 16. The configuration is as follows.
[0085]
In a MOS type semiconductor device, as is well known, a current proportional to the voltage difference between its gate and source flows to the drain. Therefore, when the gate and the source are input, the difference is operated and amplified, and the third operational amplifier 17 can be functioned.
[0086]
Thus, by realizing the third operational amplifier 17 with a single second MOS semiconductor element 18, the circuit area of the operational amplifier can be greatly reduced. In the conventional circuit, one operational amplifier is provided. In contrast, the present invention can eliminate the disadvantage of increasing the silicon area at the time of integration by using three operational amplifiers.
[0087]
Further, the use of the single second MOS type semiconductor element 18 makes it possible to use a MOS type semiconductor having the same conductivity type as that of the first MOS type semiconductor element 13, for example, both P-channel MOSFETs. There are many advantages in the actual circuit configuration such that a part of the drain of the first MOS type semiconductor element 13 can be the second MOS type semiconductor element 18.
[0088]
【The invention's effect】
As described above, in the present invention, the signal at the load is fed back to the gate of the MOS type semiconductor element and controlled through the two-stage amplifiers of the first operational amplifier and the second operational amplifier. As a result, the power supply voltage fluctuation removal ratio, that is, the PSRR characteristic, has a value determined by the product of the amplification factors of these two operational amplifiers, and is made larger than the control method based on feedback using only one operational amplifier. be able to.
[0089]
In addition, this two-stage configuration can alleviate the performance with respect to the amplification factor or output resistance required for one operational amplifier, and as a result, the current consumption of each operational amplifier can be reduced. In addition, in the case of integration, the required device size can be reduced, and the silicon area can be reduced.
[0090]
Since the third operational amplifier is a feedback circuit with respect to the second operational amplifier, the second operational amplifier does not increase the open loop gain of the entire voltage regulator circuit. Despite the fact that the first operational amplifier and the second operational amplifier are connected in series, stable operation is possible.
[0091]
Since only the second operational amplifier drives the gate of the MOS semiconductor element, the output resistances of the first operational amplifier and the third operational amplifier need not be so low. The current consumption of the first operational amplifier and the third operational amplifier can be reduced, the device size can be reduced, and mounting can be performed with a smaller silicon area at the time of integration.
[0092]
By configuring the second operational amplifier so that the first pole is determined by the capacity of the load, the first pole of the second operational amplifier is equivalently eliminated, and the higher frequency region is reached. It is possible to obtain a large PSRR.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a specific configuration example of an electronic circuit of a voltage regulator circuit according to a first embodiment of the present invention.
FIG. 2 is a signal flow diagram showing the structure of the control loop of the voltage regulator circuit according to the first embodiment of the present invention.
FIG. 3 is a diagram for explaining an operation of a voltage regulator circuit according to a second embodiment of the present invention.
FIG. 4 is a diagram illustrating a configuration example of a voltage regulator circuit according to a fourth embodiment.
FIG. 5 is a diagram illustrating a configuration example of a general linear regulator.
FIG. 6 is a diagram showing an equivalent circuit of a MOS type semiconductor device.
FIG. 7 shows a conventional circuit as a signal flow diagram.
FIG. 8 is a diagram for explaining PSRR characteristics of a conventional circuit.
FIG. 9 is a diagram illustrating open loop characteristics of a conventional circuit.
[Explanation of symbols]
11 Power supply terminal
12 output terminals
13 First MOS type semiconductor device
13a, 13b, 13c Signal transmission element
14 Reference voltage source
15 First operational amplifier
15a Signaling element
16 Second operational amplifier
16a Signal transmission element
17 Third operational amplifier
17a Signal transmission element
18 Second MOS type semiconductor device
R _a , R _b Voltage divider resistor
C Output capacitor
R _e Resistance of equivalent series resistance component of output capacitor
R _L load
T _d , T _g , T _g1 Transfer function
V _ref Reference voltage

Claims

One of the source electrode and the drain electrode is connected to the power supply, and the other is connected to the load, and the source electrode or the drain electrode connected to the load is connected between the ground potential A load voltage detecting means for detecting a voltage of the load, a capacitor connected in parallel to the load voltage detecting means, a reference voltage generating means for generating a reference voltage signal serving as a reference, and a load voltage detecting means from the load voltage detecting means An error detecting means for detecting a difference between the signal and the reference voltage signal, and controlling the gate electrode of the first MOS type semiconductor element in accordance with the signal from the error detecting means, In a voltage regulator that keeps the voltage of the electrode on the side to which the load of the MOS semiconductor element is connected constant,
A first operational amplifier that detects a difference between the reference voltage signal and the signal from the load voltage detection means;
A second operational amplifier having the output of the first operational amplifier as one input and having an output connected to a gate electrode of the first MOS type semiconductor element;
An output signal of the second operational amplifier and a voltage signal of a source electrode or a drain electrode on the side connected to the power source of the first MOS type semiconductor element are connected to each other, and an output is the second operation. A third operational amplifier connected to another input of the amplifier;
A voltage regulator circuit comprising:

2. The amplification factor of the first operational amplifier is made larger than the amplification factor of the second operational amplifier, and the amplification factor of the third operational amplifier is made 1 or less. The voltage regulator circuit described.

2. The voltage regulator circuit according to claim 1, wherein the second operational amplifier is an operational amplifier in which the frequency of the first pole is a frequency determined by a capacitor connected to the output and its output resistance.

The third operational amplifier has a gate electrode connected to the output of the second operational amplifier, a source electrode connected to the side to which the power source of the first MOS type semiconductor element is connected, and a drain electrode connected to the first operational amplifier. 2. The voltage regulator circuit according to claim 1, wherein the voltage regulator circuit is a single second MOS type semiconductor device connected to inputs of two operational amplifiers.