JP3681340B2

JP3681340B2 - Electronic element

Info

Publication number: JP3681340B2
Application number: JP2001127034A
Authority: JP
Inventors: 誠嘉数; 小林　　直樹
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2001-04-25
Filing date: 2001-04-25
Publication date: 2005-08-10
Anticipated expiration: 2021-04-25
Also published as: JP2002324812A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上にダイヤモンド層を設けた電子素子に関する。
【０００２】
【従来の技術】
ダイヤモンドは、電子の飽和速度が２．８×１０^７ｃｍ／ｓ、絶縁破壊電界が１０^７Ｖ／ｃｍであり（塩見弘、電子情報通信学会論文誌、C-II, vol.J81-C-II, No.1, 151-161ページ）、ＧａＡｓの１０倍の遮断周波数をもつ高周波電子素子が期待されている。
【０００３】
ダイヤモンド層を用いた電子素子において、ダイヤモンド層にｐ型不純物を添加し、該ｐ型不純物としてＢ（ホウ素）をドーピングする場合は、低周波特性では相互コンダクタンスで２００ｍＳ／ｍｍという良い値が報告されている。しかし、この場合、伝導するのは正孔であり、電子ほど飽和速度が高くないので、高周波特性に関しては期待できない。
【０００４】
他方、ｎ型不純物については、Ｎ（窒素）は活性化エネルギーが１ｅＶと非常に高く、室温での自由電子密度は１×１０^８ｃｍ^−２と極めて低く、また、電子移動度も１ｃｍ^２／Ｖｓと極めて低く、実用にならない。
【０００５】
また、ｎ型不純物として、Ｐ（リン）を用いた場合は、Ｎを用いた場合よりも優れているが、活性化エネルギーが約０．６ｅＶと非常に高く、室温での自由電子密度は１０^９ｃｍ^−２台と極めて低く、また、電子移動度は最高でも２００ｃｍ^２／Ｖｓ程度で極めて低く、やはり実用にならない。
【０００６】
図３（ａ）〜（ｄ）は、従来の電子素子の製造工程を示す断面図、（ｅ）は、この電子素子のバンドダイヤグラムである。ｎ型不純物としてＰを用いた場合を示す。
【０００７】
図中、Ｐはダイヤモンド層中に添加したｎ型不純物であるリン原子を表し、ｅはＰから供給された電子を表し、矢印→は電子ｅの流れを表し、Ｐ^＋は電子を供給し、正イオン化したリン原子を表す。
【０００８】
まず、図３（ａ）に示すように、基板３１上に、ダイヤモンド層３２をＣＶＤ法により成長させる。なお、成長中に、ｎ型不純物として、Ｐを添加する。
【０００９】
次に、図３（ｂ）に示すように、ダイヤモンド層３２表面上の一部に金属層を蒸着し、ソース電極３４、ドレイン電極３５を形成する。次に、アニールを行い、ソース電極３４、ドレイン電極３５の金属をダイヤモンド層３２中へ固相拡散させ、オーミック接触を形成する。図３（ｂ）中の３４Ａ、３５Ａはそれぞれソース電極３４、ドレイン電極３５からの金属の拡散層である。
【００１０】
次に、図３（ｃ）に示すように、ダイヤモンド層３２表面上の、ソース電極３４とドレイン電極３５との間に金属層を蒸着し、ショットキー接触のゲート電極３６を形成する。これでｎ型ＭＥＳＦＥＴ（metal semiconductor field effect
transistor）が作製できる。
【００１１】
次に、図３（ｄ）に示すように、ソース電極３４・ドレイン電極３５間に電圧（Ｖ_ＤＳ）を印加し、ダイヤモンド層３２内を流れる電子によるソース・ドレイン電流（Ｉ_ＤＳ）をゲート電極３６に印加する電圧（Ｖ_ＧＳ）で制御する。
【００１２】
この電子素子のバンドダイヤグラムを図３（ｅ）に示す。
【００１３】
ダイヤモンドのバンドギャップは５．５ｅＶである。Ｐ（リン）は、伝導帯から０．６ｅＶ深い所に位置し、室温ではＰ原子から伝導帯に供給される電子ｅは極めて少ない。Ｐ原子の内、電子を供給し、正イオン化するＰ原子（図ではＰ^＋と表す）の割合は約１０^−４である。したがって、電子素子として寄与できる自由電子密度は極めて低く、従来の電子素子は実用にならなかった。
【００１４】
【発明が解決しようとする課題】
上記のように、従来の電子素子では、ダイヤモンド層にｐ型不純物を添加していた。しかし、このような電子素子では、正孔の飽和速度が極めて低いため、高周波特性に関して不適であった。
【００１５】
また、ダイヤモンド層に添加する不純物として、ｎ型不純物であるＮまたはＰを用いた場合、活性化エネルギーはＮで約１ｅＶ、Ｐで約０．６ｅＶと非常に高く、室温では自由電子密度は１０^９ｃｍ^−２台と極めて低く、また、電子移動度は最高でも２００ｃｍ^２／Ｖｓ程度で極めて低く、実用には全くならなかった。
【００１６】
本発明の目的は、電子の飽和速度が極めて高いというダイヤモンド固有の優れた電気的特性を生かし、超高速、超高周波で動作し、高温動作可能な電子素子を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明の電子素子は、基板上に設けたダイヤモンド層と、前記ダイヤモンド層の上に設けた、前記ダイヤモンド層よりもバンドギャップの広い、少なくともＡｌおよびＮ、もしくは少なくともＢおよびＮを合有する化合物層と、前記ダイヤモンド層と前記化合物層との間のヘテロ接合に電気的に接合するオーミック接触のソース電極およびドレイン電極と、前記化合物層の表面にショットキー接触し、前記ソース電極および前記ドレイン電極と離れて設けたゲート電極とを有し、前記ゲート電極に印加するゲート電圧により、前記ドレイン電極から、前記ヘテロ接合面もしくはその近傍を介して、前記ソース電極に流れるソース・ドレイン電流の値を制御可能なｎ型チャネルで動作する三端子の電子素子である。
【００１８】
また、本発明の電子素子は、前記化合物層が、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅの少なくとも１つを含有することを特徴とする。
【００１９】
また、本発明の電子素子は、前記ダイヤモンド層が、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｏ、Ｓ、Ｓｅ、Ｔｅの少なくとも１つを含有することを特徴とする。
【００２０】
本発明の電子素子では、ダイヤモンド層上に、バンドギャップがより広く、結晶性が良好な化合物層を成長させることにより、欠陥密度が低く、良質なヘテロ接合を形成することができる。これにより、高い自由電子密度で高い電子移動度をもつ電子素子において、化合物層から、あるいはダイヤモンド層から、電子をヘテロ接合に供給することができる。したがって、電子の飽和速度が極めて高いというダイヤモンド固有の優れた物性を生かした超高速、超高周波の電子素子を実現することができる。また、ダイヤモンドのバンドギャップは５．５ｅＶ（Ｓｉの５倍）であり、素子動作可能な温度限界である真性半導体温度（バンドギャップに比例する）は、Ｓｉの５倍で、少なくとも１０００℃以上であると予想されるため、高温動作可能な電子素子の実現が可能となる。
【００２１】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２２】
実施の形態１
図１（ａ）〜（ｅ）は、本発明の実施の形態１の電子素子の製造工程を示す断面図、図１（ｆ）は、この電子素子のバンドダイヤグラムである。
【００２３】
図中、Ｓｉは化合物層中に添加したｎ型不純物としてのシリコン原子を表し、ｅはＳｉから供給された電子を表し、矢印→は電子ｅの流れを表し、Ｓｉ^＋は電子を供給し、正イオン化したシリコン原子を表す。
【００２４】
本実施の形態１では、化合物層としてＡｌ（アルミニウム）とＮ（窒素）を含有したＡｌＮ（窒化アルミニウム）層を設けた場合について説明する。
【００２５】
まず、図１（ａ）に示すように、ダイヤモンドやシリコン等からなる基板１１上に、ダイヤモンド層１２をＣＶＤ法等を用いて成長させる。
【００２６】
次に、図１（ｂ）に示すように、ダイヤモンド層１２の上にＡｌＮ層１３をＣＶＤ法等により成長させる。なお、ＡｌＮ層１３の成長中に同時に、ｎ型不純物となるＳｉ原子を添加する。
【００２７】
次に、図１（ｃ）に示すように、ＡｌＮ層１３表面上の一部に、Ｔｉ層を蒸着し、オーミック接触のソース電極１４、ドレイン電極１５を形成する。次に、アニールを施すことによって、ソース電極１４、ドレイン電極１５の金属、Ｔｉは固相拡散し、ＡｌＮ層１３を通過して、ダイヤモンド層１２に達する。図１（ｃ）中の１４Ａ、１５Ａはそれぞれソース電極１４、ドレイン電極１５からのＴｉの拡散層である。これにより、オーミック接触のソース電極１４、ドレイン電極１５は、ダイヤモンド層１２とＡｌＮ層１３との間のヘテロ接合に電気的に接続される。
【００２８】
次に、図１（ｄ）に示すように、ＡｌＮ層１３表面上のソース電極１４およびドレイン電極１５との間に、Ａｌ層を蒸着し、ショットキー接触のゲート電極１６を形成する。ゲート電極１６の幅は２μｍとした。これによりｎ型ＭＥＳＦＥＴが作製できる。
【００２９】
次に、図１（ｅ）に示すように、ソース電極１４・ドレイン電極１５間に電圧（Ｖ_ＤＳ）を印加し、ダイヤモンド層１２とＡｌＮ層１３との間のヘテロ接合面もしくはその近傍内を流れる電子によるソース・ドレイン電流（Ｉ_ＤＳ）をゲート電極１６に印加する電圧（Ｖ_ＧＳ）で制御する。
【００３０】
次に、ゲート電極幅２μｍのＦＥＴ動作特性として、自由電子密度、電子移動度、および最大相互コンダクタンス（ｇ_ｍ）を室温で測定した。その結果を表１に示す。
【００３１】
表１は、本実施の形態１（並びに下記実施の形態２）において作製したＦＥＴと、図３に示した従来のＦＥＴの特性を比較して示す表である。
【００３２】
【表１】

なお、ＡｌＮ層１３中にｎ型不純物であるＳｉ原子を含有させた本実施の形態１（表１の番号１。ダイヤモンド層１２中のドーパントは無し）の他に、それぞれ同じゲート電極幅２μｍで、ＡｌＮ層１３中へ添加するｎ型不純物として、Ｓｉに換えて、Ｇｅ、Ｓｎ、Ｐｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅを含有させて作製したＦＥＴ（表１の番号２〜８）についても動作測定を行って比較した。
【００３３】
また、ダイヤモンド層１２上に形成する化合物層としてＡｌＮ層１３の代わりに、Ｂ（ホウ素）とＮ（窒素）を合有したＢＮ（窒化ホウ素）層を用いたＦＥＴも比較のため示した（表１の番号１０）。
【００３４】
表１から明らかなように、本発明によるＦＥＴでは、自由電子密度、室温における電子移動度、最大相互コンダクタンス（ｇ_ｍ）共に、従来のＦＥＴ（表１の番号２０）と比較して大幅に増加することがわかった。また、化合物層としてホウ素と窒素を含有したＢＮ層を用いた場合でも同様の効果を見出した。
【００３５】
この電子素子のバンドダイヤグラムを図１（ｆ）に示す。
【００３６】
ＡｌＮ層１３内のＳｉ原子はエネルギー的に浅い準位に存在し、ヘテロ接合内にほぼ１００％の効率で電子を供給することができる。このＡｌＮ層１３からヘテロ接合に供給される電子は、ソース電極１４からドレイン電極１５へ流れる（すなわち、ソース・ドレイン電流（Ｉ_ＤＳ）は、ドレイン電極１５から、ヘテロ接合面もしくはその近傍を介して、ソース電極１４に流れる）が、ゲート電極１６に印加された電圧によって制御されるＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）構造をもつ電子素子となる。
【００３７】
上記のように、本実施の形態１による電子素子は、基板１１上に設けたダイヤモンド層１２と、ダイヤモンド層１２の上に設けた、少なくともＡｌおよびＮを合有する化合物層であるＡｌＮ層１３（もしくは少なくともＢおよびＮを合有する化合物層であるＢＮ層）と、ダイヤモンド層１２とＡｌＮ層１３との間のヘテロ接合に電気的に接合するオーミック接触のソース電極１４およびドレイン電極１５と、ＡｌＮ層１３の表面にショットキー接触し、ソース電極１４およびドレイン電極１５と離れて設けたゲート電極１６と、ゲート電極１６に印加するゲート電圧により、ドレイン電極１５から、前記ヘテロ接合面もしくはその近傍を介して、ソース電極１４に流れるソース・ドレイン電流の値を制御可能な三端子の電子素子である。
【００３８】
実施の形態２
図２（ａ）〜（ｅ）は、本発明の実施の形態２の電子素子の製造工程を示す断面図、図２（ｆ）は、この電子素子のバンドダイヤグラムである。
【００３９】
図中、Ｐはダイヤモンド層中に添加したｎ型不純物としてのリン原子を表し、ｅはＰから供給された電子を表し、矢印→は電子ｅの流れを表し、Ｐ^＋は電子を供給し、正イオン化したシリコン原子を表す。
【００４０】
本実施の形態２では、ダイヤモンド層中にｎ型不純物としてＰを添加し、化合物層としてＡｌとＮを含有したＡｌＮ層を用いた場合について説明する。
【００４１】
まず、図２（ａ）に示すように、ダイヤモンドやシリコン等からなる基板２１上に、ダイヤモンド層２２をＣＶＤ法等を用いて成長させる。なお、ダイヤモンド層２２の成長中に同時に、ｎ型不純物であるＰを添加する。
【００４２】
次に、図２（ｂ）に示すように、ダイヤモンド層２２の上にＡｌＮ層２３をＣＶＤ法等により成長させる。
【００４３】
次に、図２（ｃ）に示すように、ＡｌＮ層２３表面上の一部に、Ｔｉ層を蒸着し、オーミック接触のソース電極２４、ドレイン電極２５を形成する。次に、アニールを施すことによって、ソース電極２４、ドレイン電極２５の金属、Ｔｉは固相拡散し、ＡｌＮ層２３を通過して、ダイヤモンド層２２に達する。図２（ｃ）中の２４Ａ、２５Ａはそれぞれソース電極２４、ドレイン電極２５からのＴｉの拡散層である。これにより、オーミック接触のソース電極２４、ドレイン電極２５は、ダイヤモンド層２２とＡｌＮ層２３との間のヘテロ接合に電気的に接続される。
【００４４】
次に、図２（ｄ）に示すように、ＡｌＮ層２３表面上のソース電極２４およびドレイン電極２５との間に、Ａｌ層を蒸着し、ショットキー接触のゲート電極２６を形成する。ゲート電極２６の幅は２μｍとした。これによりｎ型ＭＥＳＦＥＴが作製できる。
【００４５】
次に、図１（ｅ）に示すように、ソース電極２４・ドレイン電極２５間に電圧（Ｖ_ＤＳ）を印加し、ダイヤモンド層２２とＡｌＮ層２３との間のヘテロ接合面もしくはその近傍内を流れる電子によるソース・ドレイン電流（Ｉ_ＤＳ）をゲート電極２６に印加する電圧（Ｖ_ＧＳ）で制御する。
【００４６】
次に、ゲート電極幅２μｍのＦＥＴ動作特性として、自由電子密度、電子移動度、および最大相互コンダクタンス（ｇ_ｍ）を室温で測定した。その結果を上記表１に示す。
【００４７】
なお、ダイヤモンド層２２中にｎ型不純物であるＰ原子を含有させた本実施の形態２（表１の番号１１。ＡｌＮ層２３中のドーパントは無し）の他に、それぞれ同じゲート電極幅２μｍで、ダイヤモンド層２２中へ添加する物質としてＰに換えて、Ｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｏ、Ｓ、Ｓｅ、Ｔｅを含有させて作製したＦＥＴ（表１の番号１２〜１９）についても動作測定を行って比較した。
【００４８】
表１から明らかなように、本実施の形態２によるＦＥＴでも、自由電子密度、室温における電子移動度、最大相互コンダクタンス（ｇ_ｍ）共に、従来のＦＥＴ（表１の番号２０）と比較して大幅に増加することがわかった。
【００４９】
この電子素子のバンドダイヤグラムを図２（ｆ）に示す。
【００５０】
ダイヤモンド層２２内のＰ原子はエネルギー的に浅い準位に存在し、ヘテロ接合内にほぼ１００％の効率で電子を供給することができる。このダイヤモンド層２２からヘテロ接合に供給される電子は、ソース電極２４からドレイン電極２５へ流れる（すなわち、ソース・ドレイン電流（Ｉ_ＤＳ）は、ドレイン電極２５から、ヘテロ接合面もしくはその近傍を介して、ソース電極２４に流れる）が、ゲート電極２６に印加された電圧によって制御されるＭＩＳＦＥＴ構造をもつ電子素子となる。
【００５１】
上記のように、本実施の形態２による電子素子は、基板２１上に設けたダイヤモンド層２２と、ダイヤモンド層２２の上に設けた、少なくともＡｌおよびＮを合有する化合物層であるＡｌＮ層２３（もしくは少なくともＢおよびＮを合有する化合物層であるＢＮ層）と、ダイヤモンド層２２とＡｌＮ層２３との間のヘテロ接合に電気的に接合するオーミック接触のソース電極２４およびドレイン電極２５と、ＡｌＮ層２３の表面にショットキー接触し、ソース電極２４およびドレイン電極２５と離れて設けたゲート電極２６と、ゲート電極２６に印加するゲート電圧により、ドレイン電極２５から、前記ヘテロ接合面もしくはその近傍を介して、ソース電極２４に流れるソース・ドレイン電流の値を制御可能な三端子の電子素子である。
【００５２】
以上のように、本発明による電子素子は、ダイヤモンド層上に少なくともＡｌおよびＮもしくはＢおよびＮを合有する化合物層を形成すると共に、この化合物層あるいはダイヤモンド層にｎ型不純物を添加した（添加しなくても可能）ことを特徴とする積層膜構成を有する電子素子であり、化合物層やダイヤモンド層から電子がヘテロ接合に供給されるので、高い自由電子密度と高い電子移動度が得られ、超高速、超高周波の電子素子を実現できるものである。
【００５３】
上記表１を用いて、本発明による電子素子と従来の技術による電子素子の特性をさらに比較説明する。
【００５４】
従来の電子素子では、室温での自由電子密度は高々１×１０^９ｃｍ^−２であり、室温での電子移動度は２００ｃｍ^２／Ｖｓであった。最大相互コンダクタンス（ｇ_ｍ）は２ｍＳ／ｍｍであった。
【００５５】
これに対して、本発明による電子素子では、室温での自由電子密度は３×１０^１１ｃｍ^−２から５×１０^１２ｃｍ^−２であり、従来の電子素子の３００倍から５０００倍になった、また、本発明による電子素子では、室温での電子移動度は１５００ｃｍ^２／Ｖｓから５８００ｃｍ^２／Ｖｓであり、従来の電子素子の７．５倍から２９倍になった。また、本発明による電子素子では、最大相互コンダクタンス（ｇ_ｍ）は１２０ｍＳ／ｍｍから７５０ｍＳ／ｍｍで、従来の電子素子の６０倍から３７５倍になった。また、ＡｌＮ層およびダイヤモンド層にもドーパント材料を用いない場合（表１の番号９）、ＢＮ層およびダイヤモンド層にもドーパント材料を用いない場合（表１の番号１０）においても、従来の素子よりも極めて優れた特性を得ることができた。これは、ＡｌＮ層、ＢＮ層、またはダイヤモンド層内の残留不純物によってヘテロ接合に電子が供給されたものと考えられる。
【００５６】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００５７】
【発明の効果】
以上説明したように、本発明によれば、電子の飽和速度が極めて高いというダイヤモンド固有の優れた物性を生かし、ダイヤモンド層上にバンドギャップがより広く、結晶性が良好な化合物層を成長させることにより、欠陥密度が低く、良質なヘテロ接合を形成でき、化合物層あるいはダイヤモンド層から電子をヘテロ接合に供給できるので、高い自由電子密度と高い電子移動度が得られ、超高速、超高周波で動作し、高温動作可能な電子素子を実現することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は本発明の実施の形態１の電子素子の製造工程を示す断面図、（ｆ）はこの電子素子のバンドダイヤグラムである。
【図２】（ａ）〜（ｅ）は本発明の実施の形態２の電子素子の製造工程を示す断面図、（ｆ）はこの電子素子のバンドダイヤグラムである。
【図３】（ａ）〜（ｄ）は従来の電子素子の製造工程を示す断面図、（ｅ）はこの電子素子のバンドダイヤグラムである。
【符号の説明】
１１、２１、３１…基板、１２、２２、３２…ダイヤモンド層、１３、２３…ＡｌＮ膜（化合物層）、１４、２４、３４…ソース電極、１４Ａ、２４Ａ、３４Ａ…ソース電極からの拡散層、１５、２５、３５…ドレイン電極、１５Ａ、２５Ａ、３５Ａ…ドレイン電極からの拡散層、１６、２６、３６…ゲート電極。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic device in which a diamond layer is provided on a substrate.
[0002]
[Prior art]
Diamond has an electron saturation rate of 2.8 × 10 ⁷ cm / s and a dielectric breakdown electric field of 10 ⁷ V / cm (Hiroshi Shiomi, IEICE Transactions, C-II, vol.J81-C- II, No.1, pp. 151-161), high-frequency electronic devices having a cutoff frequency 10 times that of GaAs are expected.
[0003]
In an electronic device using a diamond layer, when a p-type impurity is added to the diamond layer and B (boron) is doped as the p-type impurity, a good value of 200 mS / mm is reported as a mutual conductance in the low frequency characteristics. ing. However, in this case, it is the hole that conducts, and the saturation rate is not as high as that of the electron, so that high frequency characteristics cannot be expected.
[0004]
On the other hand, for n-type impurities, N (nitrogen) has a very high activation energy of 1 eV, a free electron density at room temperature of 1 × 10 ⁸ cm ⁻² and an electron mobility of 1 cm ² / Vs is very low and not practical.
[0005]
Further, when P (phosphorus) is used as the n-type impurity, it is superior to the case where N is used, but the activation energy is as high as about 0.6 eV, and the free electron density at room temperature is 10 ^It is extremely low at ⁹ cm ⁻² , and the electron mobility is at most about 200 cm ² / Vs, which is not practical.
[0006]
FIGS. 3A to 3D are cross-sectional views showing a manufacturing process of a conventional electronic device, and FIG. 3E is a band diagram of the electronic device. The case where P is used as an n-type impurity is shown.
[0007]
In the figure, P represents a phosphorus atom which is an n-type impurity added to the diamond layer, e represents an electron supplied from P, an arrow → represents a flow of the electron e, P ⁺ supplies an electron, Represents a positive ionized phosphorus atom.
[0008]
First, as shown in FIG. 3A, a diamond layer 32 is grown on a substrate 31 by a CVD method. Note that P is added as an n-type impurity during the growth.
[0009]
Next, as shown in FIG. 3B, a metal layer is deposited on a part of the surface of the diamond layer 32 to form a source electrode 34 and a drain electrode 35. Next, annealing is performed to diffuse the metal of the source electrode 34 and the drain electrode 35 into the diamond layer 32 to form ohmic contact. In FIG. 3B, 34A and 35A are metal diffusion layers from the source electrode 34 and the drain electrode 35, respectively.
[0010]
Next, as shown in FIG. 3C, a metal layer is deposited between the source electrode 34 and the drain electrode 35 on the surface of the diamond layer 32 to form a Schottky contact gate electrode 36. N-type MESFET (metal semiconductor field effect)
transistor).
[0011]
Next, as shown in FIG. 3D, a voltage (V _DS ) is applied between the source electrode 34 and the drain electrode 35, and the source / drain current (I _DS ) due to electrons flowing in the diamond layer 32 is changed to the gate electrode. Control is performed by a voltage (V _GS ) applied to 36.
[0012]
A band diagram of this electronic device is shown in FIG.
[0013]
The band gap of diamond is 5.5 eV. P (phosphorus) is located 0.6 eV deep from the conduction band, and at room temperature, very few electrons e are supplied from the P atom to the conduction band. Among the P atoms, the ratio of P atoms that supply electrons and become positive ions (denoted as P ^{+ in the} figure) is about 10 ⁻⁴ . Therefore, the free electron density that can contribute to the electronic device is extremely low, and the conventional electronic device has not been put to practical use.
[0014]
[Problems to be solved by the invention]
As described above, in the conventional electronic device, a p-type impurity is added to the diamond layer. However, in such an electronic device, the saturation rate of holes is extremely low, so that it is unsuitable for high frequency characteristics.
[0015]
Further, when N or P, which is an n-type impurity, is used as an impurity added to the diamond layer, the activation energy is very high at about 1 eV for N and about 0.6 eV for P, and the free electron density is 10 at room temperature. ^The electron mobility was as low as ⁹ cm ⁻² , and the electron mobility was at most about 200 cm ² / Vs, which was not practical at all.
[0016]
An object of the present invention is to provide an electronic device that operates at an ultrahigh speed and an ultrahigh frequency and that can operate at a high temperature by taking advantage of the excellent electrical characteristics inherent in diamond that the saturation rate of electrons is extremely high.
[0017]
[Means for Solving the Problems]
In order to solve the above problems, an electronic device of the present invention includes a diamond layer provided on a substrate, and a band gap wider than the diamond layer provided on the diamond layer, at least Al and N, or at least A compound layer having a combination of B and N, an ohmic contact source electrode and a drain electrode that are electrically connected to a heterojunction between the diamond layer and the compound layer, and a Schottky contact with the surface of the compound layer; A gate electrode provided apart from the source electrode and the drain electrode, and flows from the drain electrode to the source electrode through the heterojunction surface or the vicinity thereof by a gate voltage applied to the gate electrode This is a three-terminal electronic device that operates in an n-type channel capable of controlling the value of the source / drain current.
[0018]
In the electronic device of the present invention, the compound layer contains at least one of Si, Ge, Sn, Pb, O, S, Se, and Te.
[0019]
In the electronic device of the present invention, the diamond layer contains at least one of P, N, As, Sb, Bi, O, S, Se, and Te.
[0020]
In the electronic device of the present invention, a high-quality heterojunction can be formed with a low defect density by growing a compound layer having a wider band gap and good crystallinity on the diamond layer. Thereby, in an electronic device having a high free electron density and high electron mobility, electrons can be supplied to the heterojunction from the compound layer or from the diamond layer. Therefore, it is possible to realize an ultra-high-speed and ultra-high-frequency electronic device that takes advantage of the excellent physical properties unique to diamond, such that the electron saturation speed is extremely high. The band gap of diamond is 5.5 eV (5 times that of Si), and the intrinsic semiconductor temperature (proportional to the band gap), which is the temperature limit at which the device can operate, is 5 times that of Si and is at least 1000 ° C. or more. Therefore, it is possible to realize an electronic device that can operate at a high temperature.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings described below, components having the same function are denoted by the same reference numerals, and repeated description thereof is omitted.
[0022]
Embodiment 1
1A to 1E are cross-sectional views showing the manufacturing process of the electronic device according to the first embodiment of the present invention, and FIG. 1F is a band diagram of the electronic device.
[0023]
In the figure, Si represents a silicon atom as an n-type impurity added in the compound layer, e represents an electron supplied from Si, an arrow → represents a flow of the electron e, Si ⁺ supplies an electron, Represents positive ionized silicon atoms.
[0024]
In the first embodiment, a case where an AlN (aluminum nitride) layer containing Al (aluminum) and N (nitrogen) is provided as a compound layer will be described.
[0025]
First, as shown in FIG. 1A, a diamond layer 12 is grown on a substrate 11 made of diamond, silicon or the like by using a CVD method or the like .
[0026]
Next, as shown in FIG. 1B, an AlN layer 13 is grown on the diamond layer 12 by a CVD method or the like. Note that, simultaneously with the growth of the AlN layer 13, Si atoms that become n-type impurities are added.
[0027]
Next, as shown in FIG. 1C, a Ti layer is deposited on a part of the surface of the AlN layer 13 to form an ohmic contact source electrode 14 and drain electrode 15. Next, by annealing, the metal and Ti of the source electrode 14 and the drain electrode 15 are solid phase diffused, pass through the AlN layer 13 and reach the diamond layer 12. 14A and 15A in FIG. 1C are Ti diffusion layers from the source electrode 14 and the drain electrode 15, respectively. Thereby, the source electrode 14 and the drain electrode 15 in ohmic contact are electrically connected to the heterojunction between the diamond layer 12 and the AlN layer 13.
[0028]
Next, as shown in FIG. 1D, an Al layer is deposited between the source electrode 14 and the drain electrode 15 on the surface of the AlN layer 13 to form a gate electrode 16 having a Schottky contact. The width of the gate electrode 16 was 2 μm. Thereby, an n-type MESFET can be manufactured.
[0029]
Next, as shown in FIG. 1 (e), a voltage (V _DS ) is applied between the source electrode 14 and the drain electrode 15, and the heterojunction surface between the diamond layer 12 and the AlN layer 13 or in the vicinity thereof. The source / drain current (I _DS ) due to the flowing electrons is controlled by the voltage (V _GS ) applied to the gate electrode 16.
[0030]
Next, free electron density, electron mobility, and maximum transconductance (g _m ) were measured at room temperature as FET operating characteristics with a gate electrode width of 2 μm. The results are shown in Table 1.
[0031]
Table 1 is a table comparing the characteristics of the FET manufactured in the first embodiment (and the second embodiment below) and the conventional FET shown in FIG.
[0032]
[Table 1]

In addition to the first embodiment in which Si atoms as n-type impurities are contained in the AlN layer 13 (No. 1 in Table 1. No dopant in the diamond layer 12), the gate electrode width is 2 μm. Also, FETs (numbers 2 to 8 in Table 1) manufactured by containing Ge, Sn, Pb, O, S, Se, and Te instead of Si as n-type impurities added to the AlN layer 13 also operate. Measurements were made and compared.
[0033]
An FET using a BN (boron nitride) layer containing B (boron) and N (nitrogen) instead of the AlN layer 13 as a compound layer formed on the diamond layer 12 is also shown for comparison (Table). 1 number 10).
[0034]
As is apparent from Table 1, in the FET according to the present invention, the free electron density, the electron mobility at room temperature, and the maximum transconductance (g _m ) are greatly increased as compared with the conventional FET (No. 20 in Table 1). I found out that The same effect was found even when a BN layer containing boron and nitrogen was used as the compound layer.
[0035]
A band diagram of this electronic device is shown in FIG.
[0036]
Si atoms in the AlN layer 13 exist in a level that is shallow in terms of energy, and electrons can be supplied into the heterojunction with an efficiency of almost 100%. Electrons supplied from the AlN layer 13 to the heterojunction flow from the source electrode 14 to the drain electrode 15 (that is, the source / drain current (I _DS ) flows from the drain electrode 15 through the heterojunction surface or the vicinity thereof. , Which flows to the source electrode 14) becomes an electronic element having a MISFET (metal insulator semiconductor field effect transistor) structure controlled by the voltage applied to the gate electrode 16.
[0037]
As described above, the electronic device according to the first embodiment includes the diamond layer 12 provided on the substrate 11 and the AlN layer 13 (a compound layer including at least Al and N provided on the diamond layer 12). Or a BN layer that is a compound layer containing at least B and N), an ohmic contact source electrode 14 and drain electrode 15 that are electrically connected to a heterojunction between the diamond layer 12 and the AlN layer 13, and an AlN layer. A gate electrode 16 that is in Schottky contact with the surface of 13 and is provided apart from the source electrode 14 and the drain electrode 15, and a gate voltage applied to the gate electrode 16, from the drain electrode 15 through the heterojunction surface or the vicinity thereof. Thus, it is a three-terminal electronic device capable of controlling the value of the source / drain current flowing through the source electrode 14.
[0038]
Embodiment 2
2A to 2E are cross-sectional views showing the manufacturing process of the electronic device according to the second embodiment of the present invention, and FIG. 2F is a band diagram of the electronic device.
[0039]
In the figure, P represents a phosphorus atom as an n-type impurity added to the diamond layer, e represents an electron supplied from P, an arrow → represents a flow of the electron e, P ⁺ supplies an electron, Represents positive ionized silicon atoms.
[0040]
In the second embodiment, a case will be described in which P is added as an n-type impurity in a diamond layer and an AlN layer containing Al and N is used as a compound layer.
[0041]
First, as shown in FIG. 2A, a diamond layer 22 is grown on a substrate 21 made of diamond, silicon, or the like using a CVD method or the like. Note that P, which is an n-type impurity, is added simultaneously with the growth of the diamond layer 22.
[0042]
Next, as shown in FIG. 2B, an AlN layer 23 is grown on the diamond layer 22 by a CVD method or the like.
[0043]
Next, as shown in FIG. 2C, a Ti layer is deposited on a part of the surface of the AlN layer 23 to form an ohmic contact source electrode 24 and drain electrode 25. Next, by annealing, the metal and Ti of the source electrode 24 and the drain electrode 25 are solid phase diffused, pass through the AlN layer 23 and reach the diamond layer 22. 24A and 25A in FIG. 2C are Ti diffusion layers from the source electrode 24 and the drain electrode 25, respectively. Thereby, the source electrode 24 and the drain electrode 25 in ohmic contact are electrically connected to the heterojunction between the diamond layer 22 and the AlN layer 23.
[0044]
Next, as shown in FIG. 2D, an Al layer is deposited between the source electrode 24 and the drain electrode 25 on the surface of the AlN layer 23 to form a Schottky contact gate electrode 26. The width of the gate electrode 26 was 2 μm. Thereby, an n-type MESFET can be manufactured.
[0045]
Next, as shown in FIG. 1 (e), a voltage (V _DS ) is applied between the source electrode 24 and the drain electrode 25, and the heterojunction surface between the diamond layer 22 and the AlN layer 23 or in the vicinity thereof is applied. The source / drain current (I _DS ) due to the flowing electrons is controlled by the voltage (V _GS ) applied to the gate electrode 26.
[0046]
Next, free electron density, electron mobility, and maximum transconductance (g _m ) were measured at room temperature as FET operating characteristics with a gate electrode width of 2 μm. The results are shown in Table 1 above.
[0047]
In addition to the second embodiment (number 11 in Table 1; no dopant in the AlN layer 23) in which P atoms that are n-type impurities are contained in the diamond layer 22, the gate electrode width is 2 μm, respectively. In addition, instead of P as a substance to be added to the diamond layer 22, operation measurement was also performed on FETs (Nos. 12 to 19 in Table 1) prepared by containing N, As, Sb, Bi, O, S, Se, and Te. And compared.
[0048]
As is apparent from Table 1, the FET according to the second embodiment also has a free electron density, an electron mobility at room temperature, and a maximum transconductance (g _m ) as compared with the conventional FET (No. 20 in Table 1). It was found to increase significantly.
[0049]
A band diagram of this electronic device is shown in FIG.
[0050]
P atoms in the diamond layer 22 exist at a level that is shallow in energy, and electrons can be supplied into the heterojunction with an efficiency of almost 100%. Electrons supplied from the diamond layer 22 to the heterojunction flow from the source electrode 24 to the drain electrode 25 (that is, the source / drain current (I _DS ) flows from the drain electrode 25 through the heterojunction surface or the vicinity thereof. , Which flows to the source electrode 24) becomes an electronic device having a MISFET structure controlled by the voltage applied to the gate electrode 26.
[0051]
As described above, the electronic device according to the second embodiment includes the diamond layer 22 provided on the substrate 21 and the AlN layer 23 (a compound layer including at least Al and N provided on the diamond layer 22). Or a BN layer which is a compound layer containing at least B and N), an ohmic contact source electrode 24 and a drain electrode 25 electrically connected to a heterojunction between the diamond layer 22 and the AlN layer 23, and an AlN layer. The gate electrode 26 which is in Schottky contact with the surface of the gate electrode 23 and is separated from the source electrode 24 and the drain electrode 25, and the gate voltage applied to the gate electrode 26, from the drain electrode 25 through the heterojunction surface or the vicinity thereof. Thus, it is a three-terminal electronic device capable of controlling the value of the source / drain current flowing in the source electrode 24.
[0052]
As described above, the electronic device according to the present invention forms a compound layer containing at least Al and N or B and N on the diamond layer, and adds (adds) an n-type impurity to the compound layer or the diamond layer. An electronic device having a laminated film structure characterized by the fact that electrons are supplied from a compound layer or a diamond layer to a heterojunction, so that a high free electron density and a high electron mobility can be obtained. A high-speed, super-high frequency electronic device can be realized.
[0053]
The characteristics of the electronic device according to the present invention and the electronic device according to the prior art will be further compared and explained using Table 1 above.
[0054]
In a conventional electronic device, the free electron density at room temperature is 1 × 10 ⁹ cm ⁻² at most, and the electron mobility at room temperature is 200 cm ² / Vs. The maximum transconductance (g _m ) was 2 mS / mm.
[0055]
In contrast, in the electronic device according to the present invention, the free electron density at room temperature is 3 × 10 ¹¹ cm ⁻² to 5 × 10 ¹² cm ^−2, which is 300 to 5000 times that of the conventional electronic device. In addition, in the electronic device according to the present invention, the electron mobility at room temperature is 1500 cm ² / Vs to 5800 cm ² / Vs, which is 7.5 times to 29 times that of the conventional electronic device. In the electronic device according to the present invention, the maximum transconductance (g _m ) is 120 mS / mm to 750 mS / mm, which is 60 to 375 times that of the conventional electronic device. Also, when no dopant material is used for the AlN layer and the diamond layer (No. 9 in Table 1), and when no dopant material is used for the BN layer and the diamond layer (No. 10 in Table 1), the conventional element is also used. Was able to obtain extremely excellent characteristics. This is considered that electrons were supplied to the heterojunction by residual impurities in the AlN layer, the BN layer, or the diamond layer.
[0056]
Although the present invention has been specifically described above based on the embodiments, the present invention is not limited to the above-described embodiments, and it is needless to say that various modifications can be made without departing from the scope of the invention.
[0057]
【The invention's effect】
As described above, according to the present invention, a compound layer having a wider band gap and better crystallinity can be grown on the diamond layer by taking advantage of the excellent physical properties unique to diamond that the saturation rate of electrons is extremely high. Can form a good quality heterojunction with low defect density and supply electrons from the compound layer or diamond layer to the heterojunction, resulting in high free electron density and high electron mobility, operating at ultra high speeds and high frequencies. Thus, an electronic device capable of operating at high temperature can be realized.
[Brief description of the drawings]
FIGS. 1A to 1E are cross-sectional views showing manufacturing steps of an electronic device according to a first embodiment of the present invention, and FIG. 1F is a band diagram of the electronic device.
FIGS. 2A to 2E are cross-sectional views showing a manufacturing process of an electronic device according to a second embodiment of the present invention, and FIG. 2F is a band diagram of the electronic device.
FIGS. 3A to 3D are cross-sectional views showing a manufacturing process of a conventional electronic device, and FIG. 3E is a band diagram of the electronic device.
[Explanation of symbols]
11, 21, 31 ... substrate, 12, 22, 32 ... diamond layer, 13, 23 ... AlN film (compound layer), 14, 24, 34 ... source electrode, 14A, 24A, 34A ... diffusion layer from source electrode, 15, 25, 35 ... Drain electrode, 15A, 25A, 35A ... Diffusion layer from the drain electrode, 16, 26, 36 ... Gate electrode.

Claims

A diamond layer provided on the substrate;
A compound layer having a band gap wider than that of the diamond layer and having at least Al and N, or a combination of at least B and N, provided on the diamond layer;
Ohmic contact source and drain electrodes that are electrically joined to the heterojunction between the diamond layer and the compound layer;
A Schottky contact with the surface of the compound layer, and a gate electrode provided apart from the source electrode and the drain electrode,
A three-terminal channel that operates in an n-type channel capable of controlling the value of the source / drain current flowing from the drain electrode to the source electrode through the heterojunction surface or its vicinity by the gate voltage applied to the gate electrode. Electronic element.

The electronic device according to claim 1, wherein the compound layer contains at least one of Si, Ge, Sn, Pb, O, S, Se, and Te.

2. The electronic device according to claim 1, wherein the diamond layer contains at least one of P, N, As, Sb, Bi, O, S, Se, and Te.