JP3668979B2

JP3668979B2 - Method for manufacturing optoelectronic integrated circuit device

Info

Publication number: JP3668979B2
Application number: JP23889593A
Authority: JP
Inventors: 明彦奥洞; 清嗣田中; 崇之平林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-08-31
Filing date: 1993-08-31
Publication date: 2005-07-06
Anticipated expiration: 2020-07-06
Also published as: JPH0774341A

Description

【０００１】
【産業上の利用分野】
この発明は、光電子集積回路装置の製造方法に関し、特に、光通信、光伝送、光情報処理、画像表示装置などに利用される発光素子や受光素子のアレーを電子回路とともに同一基板上に集積化した光電子集積回路装置の製造に適用して好適なものである。
【０００２】
【従来の技術】
近年、超高速、大容量のデータ転送が必要な分野で光信号伝送技術の応用が進んできている。例えば、幹線系や加入者系の光通信、光ＬＡＮ（ローカルエリアネットワーク）などがこれに相当する。
【０００３】
一方、画像処理や伝送を行う情報処理機器のように膨大な量の信号を扱う機器では、システムの内部にまで光信号伝送または光信号処理技術が必要とされ始めている。このような観点から、現在、非常に高帯域での動作を目指した光電子集積回路（ＯＥＩＣ）の開発や、光の並列性を生かし、処理能力の大幅な向上を目指した光電子集積回路の研究が盛んに行われている。
【０００４】
この光電子集積回路は、現在素子の微細化、高集積化が非常に進んでいるＳｉＩＣと同様にＳｉ基板を用いて実現することができれば望ましいが、Ｓｉは、そのエネルギーバンド構造が間接遷移型であることにより発光素子を形成することが困難であるため、Ｓｉ基板上に光電子集積回路をモノリシックに実現することは困難である。そこで、従来の光電子集積回路においては、発光素子や受光素子のアレーを電子回路とともに同一基板上に混成（ハイブリッド）集積化し、発光素子や受光素子の電極と電子回路の電極とをワイヤボンディングにより接続するのが一般的である。このようなハイブリッド光電子集積回路の一例（ハイブリッド構成の４並列光送信ＩＣ）を図１８に示す。図１８において、符号１０１はアルミナ基板、１０２はレーザーダイオードチップ、１０３は電極、１０４、１０５はそれぞれ電子回路が形成されたＳｉチップ、１０６、１０７はボンディングパッド、１０８はワイヤ、１０９は電極、１１０は先球ファイバー、１１１はファイバーガイドを示す。
【０００５】
上述のワイヤボンディングを基本とするハイブリッド集積化技術は、特に、集積化する光素子が発光素子の場合、ＳｉＩＣだけでなく、ＧａＡｓＩＣとの集積化においてもしばしば用いられる。これは、レーザーダイオードなどの発光素子は素子構造的に電子素子と同一平面上でその形成や配線を行うことが極めて困難であること、少数の素子を集積化する場合や高速動作が必要とされない場合はワイヤボンディングを基本とするハイブリッド集積化技術で十分であることなどに起因する。
【０００６】
一方、上述の従来のハイブリッド光電子集積回路とは別に、発光素子をＳｉ基板上に直接形成することを目指した光電子集積回路の研究開発が行われている。例えば、Ｓｉ基板上へのＧａＡｓやＩｎＰなどのヘテロエピタキシー技術の研究開発がそれにあたる（例えば、応用物理、第６１巻、第２号（１９９２）第１２６頁）。しかし、このような格子定数の大きく異なる基板上へのＧａＡｓやＩｎＰなどのヘテロエピタキシーでは、基板とエピタキシャル層との界面に発生する転位などの影響により、十分に良好な結晶性を有する結晶が得られていないのが現状である。すなわち、例えば、Ｓｉ基板上へのＧａＡｓのヘテロエピタキシーでは、成長されるＧａＡｓエピタキシャル層の転位密度≧１×１０⁶ｃｍ^-2であるが、この値は例えばＧａＡｓ基板の転位密度と比較して１０²〜１０³ｃｍ^-2以上大きく、信頼性上問題である。
【０００７】
また、電子素子や発光素子（レーザーダイオードまたは発光ダイオード）を別の基板（ＧａＡｓ基板）上に形成しておき、弗酸系（ＨＦまたはＨＦ＋ＮＨ₄ＯＨ）エッチング液に可溶なＡｌ_xＧａ_1-xＡｓから成るバッファ層を用いてこの基板をエッチング除去した後、これらの電子素子や発光素子をＳｉ基板上に実装する方法（Appl. Phys. Lett. 51(26),2222(1987))や、Ｓｉ基板上にＡｌ組成比ｘの大きいＡｌ_xＧａ_1-xＡｓ層を格子歪み緩和層として形成し、その上に発光素子構造を順次形成した後、上述と同様な弗酸系エッチング液を用いてＡｌ_xＧａ_1-xＡｓ層から成る格子歪み緩和層を部分的に除去することにより信頼性を高める方法（IEDM 91,p.962)が提案されている。
【０００８】
【発明が解決しようとする課題】
上述のワイヤボンディングを基本とするハイブリッド集積化技術では、多数の列状または面状に配置された素子の形成を行う場合、多大な労力を必要とするばかりでなく、非常に微細化された素子のアレーを正確に形成することはほぼ不可能である。また、ワイヤが有する寄生インダクタンスやパッドが有する寄生容量は、光電子集積回路の高速動作（≧ＧＨｚ）性能を著しく阻害する。
【０００９】
一方、上述のヘテロエピタキシー法によるＳｉ基板上への発光素子などのモノリシック形成では、特に、発光素子の発熱作用が大きい場合、転位の増殖による通電劣化が信頼性上問題である。
【００１０】
さらに、弗酸系エッチング液を用いてＧａＡｓ基板をリフトオフする上述の従来の方法では、この弗酸系エッチング液が、ＳｉＩＣやＧａＡｓＩＣなどでパッシベーション膜として多く用いられているＳｉＯ₂ 膜やＳｉ₃ Ｎ₄ 膜、さらにはＳｉ基板自体をも侵してしまうことから、Ｓｉ基板上への発光素子などのモノリシック形成はかなりの困難を伴う。特に、弗酸系エッチング液中で先にＧａＡｓ基板を除去し、これにより得られる電子素子や発光素子を別のＳｉ基板上に一つずつ精密に位置合わせを行って実装することは、多数の発光素子のアレーなどを形成する場合には、極めて困難でかつ量産性に乏しい。
【００１１】
従って、この発明の目的は、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる光電子集積回路装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明による光電子集積回路装置の製造方法は、
ＧａＡｓからなる第１の基板（１）の一方の主面上に、ＡｌＧａＡｓまたはＩｎ原子を含む化合物半導体からなるエッチングストッパー膜（２）を介して複数の光素子を形成する層（３、４、５、６、７）を形成する工程と、
電子回路（１２）およびバンプメッキ電極（１３）が一方の主面上に形成された第２の基板（１１）のバンプメッキ電極（１３）と複数の光素子の電極（８、９）との位置合わせを行って接続する工程と、
エッチングストッパー膜（２）を用いて第１の基板（１）をその他方の主面側から、Ｆ原子を含むガスとＣｌ原子またはＢｒ原子を含むガスとの混合ガスを用いてエッチングすることにより第１の基板（１）を除去する工程とを有する。
【００１３】
この発明による光電子集積回路装置の製造方法の一実施形態において、光電子集積回路装置の製造方法は、層（３、４、５、６、７）を形成した後に、複数の光素子の間の部分の層（３、４、５、６、７）、エッチングストッパー膜（２）および第１の基板（１）の途中の深さまでを順次選択的にエッチングすることにより素子分離溝（１０）を形成する工程をさらに有する。
【００１４】
この発明による光電子集積回路装置の製造方法の他の実施形態において、光電子集積回路装置の製造方法は、第１の基板（１）を除去した後に、エッチングストッパー膜（２）および層（３、４、５、６、７）を順次選択的にエッチングすることにより素子分離溝（１０）を形成する工程をさらに有する。
【００１５】
この発明による光電子集積回路装置の製造方法において、光素子は発光素子および／または受光素子である。具体的には、発光素子はレーザーダイオードや発光ダイオードであり、受光素子はＭＳＭ（金属−半導体−金属）フォトダイオード、アバランシェフォトダイオード、ｐｉｎフォトダイオードなどである。
【００１６】
この発明による光電子集積回路装置の製造方法の好適な一実施形態において、第１の基板はＧａＡｓ基板であり、第２の基板はＳｉ基板である。
【００１７】
【作用】
上述のように構成されたこの発明による光電子集積回路装置の製造方法によれば、例えば、複数の光素子を形成する層を形成した後にこれらの光素子の間の部分の層、エッチングストッパー膜および第１の基板の途中の深さまでを順次選択的にエッチングすることにより素子分離溝を形成しておき、次に第１の基板の一方の主面上の複数の光素子と第２の基板の一方の主面上の電子回路とを位置合わせした上で第１の基板の一方の主面側を第２の基板の一方の主面上に接着し、その後に第１の基板をその裏面側からエッチングして除去することにより、複数の光素子を、各光素子間の位置関係が互いにずれることなく、第２の基板上の所望の位置に正確にしかも一括して実装することができる。また、複数の光素子と電子回路とをワイヤボンディングを用いることなく接続することができるので、ワイヤが有する寄生インダクタンスやボンディングパッドが有する寄生容量などによる高速動作性能の劣化を防止することができる。さらに、複数の光素子が形成される第１の基板は最終的に除去されるので、例えば光素子が発光素子である場合、発光部から極近接した位置に放熱作用を兼ね備えた電極を形成することが可能となり、従って熱抵抗を十分に低減することができる。また、光素子アレーの各光素子は最終的には分離されて微小な大きさになることから、光素子を形成する層と第２の基板との熱膨張係数の差に基づく応力を十分解放することができ、従って光電子集積回路装置の信頼性を十分に確保することができる。
【００１８】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。なお、実施例の全図において、同一または対応する部分には同一の符号を付す。
図１〜図７はこの発明の第１実施例による光電子集積回路装置の製造方法を工程順に示す。
【００１９】
この第１実施例においては、まず、図１に示すように、ＧａＡｓ基板１上に、例えば有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などの結晶成長法により、後に行われるＧａＡｓ基板１のエッチングの際に用いられるエッチングストッパー膜２をまずエピタキシャル成長させた後、このエッチングストッパー膜２上に、レーザーダイオードを形成する層であるｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６およびｎ型コンタクト層７を順次エピタキシャル成長させる。
【００２０】
ここで、ＧａＡｓ基板１は最終的には完全に除去されるので、このＧａＡｓ基板１はその上にエピタキシャル成長を行うことができるものであれば面方位に制約がないことは勿論、導電型にも制約はなく、半絶縁性、ｎ型およびｐ型のいずれのものであってもよい。また、エッチングストッパー膜２としては、例えば厚さが０．３μｍのＡｌ_0.3Ｇａ_0.7Ａｓ層が用いられる。ｐ型コンタクト層３としては、例えば厚さが０．２μｍのｐ型ＧａＡｓ層が用いられる。ｐ型クラッド層４としては、例えば厚さが１μｍのＡｌ_0.4Ｇａ_0.6Ａｓ層が用いられる。活性層５としては、例えばＧａＡｓ／ＡｌＧａＡｓ多重量子井戸（ＭＱＷ）構造の層が用いられる。ｎ型クラッド層６としては、例えば厚さが１μｍのＡｌ_0.4Ｇａ_0.6Ａｓ層が用いられる。ｎ型コンタクト層７としては、例えば厚さが０．２μｍのｎ型ＧａＡｓ層が用いられる。なお、上述の各層の結晶性を改善するために、あらかじめＧａＡｓ基板１上にバッファ層を形成した後に上述の各層のエピタキシャル成長を行うようにしてもよい。
【００２１】
次に、ｎ型コンタクト層７上に形成すべきｎ側電極に対応した形状のレジストパターン（図示せず）を形成し、さらに全面に例えばＡｕＧｅ／Ｎｉ膜を例えば真空蒸着法により形成した後、レジストパターンをその上のＡｕＧｅ／Ｎｉ膜とともに除去（リフトオフ）する。これによって、図２に示すように、ＡｕＧｅ／Ｎｉ膜から成るｎ側電極８が各レーザーダイオード毎に形成される。次に、ｎ側電極８のアロイ工程を経た後、ｎ型コンタクト層７およびｎ側電極８上に再度所定形状のレジストパターンを形成し、さらに全面に例えばＴｉ／Ｐｔ／Ａｕ膜やＴｉ／Ｍｏ／Ａｕ膜のようなバリアメタル膜を形成した後、レジストパターンをその上のバリアメタル膜とともに除去する。これによって、ｎ側電極８上にバリアメタル膜９が形成される。この後、このバリアメタル膜９上にハンダ材（図示せず）を形成する。
【００２２】
次に、ｎ型コンタクト層７およびバリアメタル膜９上に所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、ＧａＡｓ、Ａｌ_xＧａ_1-xＡｓ双方ともにエッチング可能なエッチングガスを用いて例えば反応性イオンエッチング（ＲＩＥ）法によりＧａＡｓ基板１の途中の深さまで無選択エッチングを行い、その後レジストパターンを除去する。これによって、図３に示すように、ＧａＡｓ基板１に達する素子分離溝１０が形成される。この素子分離溝１０の間の各部分のｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６およびｎ型コンタクト層７により各レーザーダイオードが形成される。
【００２３】
上述の無選択エッチングの際のエッチングガスとしては、例えばＣｌ₂、ＳｉＣｌ₄、Ｂｒ₂、ＣＣｌ₄、ＳｉＢｒ₄、ＣＢｒ₄、ＢＣｌ₃、ＢＢｒ₃、これらの混合ガス、さらにはこれらのガスとＨｅやＡｒなどの不活性ガスとの混合ガスなどが好適に用いられる。図８にＧａＡｓおよびＡｌ_xＧａ_1-xＡｓの無選択エッチングのエッチング特性の一例を示す。図８には、エッチングガスがＣｌ₂＋ＳｉＣｌ₄である場合のエッチング特性が示されているが、これより、Ａｌ_xＧａ_1-xＡｓのＡｌ組成比ｘが大きくなってＡｌＡｓに近づいても、十分なエッチング速度でエッチングが可能であることがわかる。
【００２４】
次に、上述のようにして形成されたレーザーダイオードアレーチップを所望の大きさに劈開して共振器端面を形成し、さらに必要ならば端面コーティング（反射コーティング／無反射コーティング）を行う。
【００２５】
次に、図４に示すように、Ｓｉ基板１１上に電子回路部１２およびバンプメッキ電極１３があらかじめ形成されたものを用意し、このＳｉ基板１１上のバンプメッキ電極１３と上述のレーザーダイオードアレーチップの各ｎ側電極８との位置合わせを行った上でハンダペーストなどにより上述のレーザーダイオードアレーチップをＳｉ基板１１上に仮実装する。この状態を図５に示す。Ｓｉ基板１１上に別のチップを実装したい場合には続けてその実装を行う。この後、ハンダのリフローを行い、Ｓｉ基板１１上のバンプメッキ電極１３とレーザーダイオードアレーチップの各ｎ側電極８とを確実に接続する。以上により、いわゆるフリップチップ実装が行われる。
【００２６】
次に、上述のようにしてＳｉ基板１１上にフリップチップ実装されたＧａＡｓ基板１（厚さは通常４００〜６００μｍ）をその裏面側からＲＩＥによりエッチング可能な厚さ（５０〜１００μｍ）までラッピングして薄膜化する。なお、このＧａＡｓ基板１の薄膜化は、図３に示す工程の終了直後に行うようにしてもよい。
【００２７】
次に、Ｓｉ基板１１上に、ＧａＡｓ基板１を除いた部分の表面を覆うレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして、ＧａＡｓ基板１をその裏面側から、エッチングストッパー膜２を構成するＡｌＧａＡｓ層に対して十分なエッチング選択性を有するエッチングガスを用いてＲＩＥ法によりエッチングする。
【００２８】
上述の選択エッチングの際のエッチングガスとしては、例えば、弗素（Ｆ）原子を含むガス、例えばＣｌ_xＦ_y、Ｃ_xＣｌ_yＦ_zや、それ自身はＧａＡｓをエッチングしない、ＳＦ₆、ＣＦ₄、Ｃ₂Ｆ₆、ＣＨＦ、ＣＨＦ₃などの弗素原子を含むガスと、Ｃｌ₂、Ｂｒ₂、ＳｉＣｌ₄、ＳｉＢｒ₄、ＣＣｌ₄などの塩素（Ｃｌ）原子や臭素（Ｂｒ）原子を含むガスとの混合ガスなどが好適に用いられる。これは、アルミニウム（Ａｌ）原子の弗化物であるＡｌ₂Ｆ₃の昇華温度が高く、この物質がエッチング保護膜として働くためである。図９に、ＧａＡｓおよびＡｌＧａＡｓを無選択エッチングするエッチングガスであるＳｉＣｌ₄＋ＨｅにＣＦ₄を添加した場合のＳｉＣｌ₄＋ＣＦ₄に対するＣＦ₄の流量比によるエッチング速度の変化を示すが、これより、ＣＦ₄の添加によりＧａＡｓおよびＡｌＧａＡｓの選択エッチングが可能となることがわかる。図９の場合には、ＳｉＣｌ₄＋ＣＦ₄に対するＣＦ₄の流量比が約０．５のところでエッチング選択比≧１００が得られている。
【００２９】
以上のようにしてＧａＡｓ基板１を完全にエッチング除去した後、必要であればエッチング残渣を適当なエッチング液、例えば塩酸などにより処理し、その後保護膜として用いたレジストパターンを除去する。これによって、図６に示すように、レーザーダイオードアレーの各レーザーダイオードが、互いの位置関係がずれることなく、相互に分離される。
【００３０】
上述のようにしてフリップチップ実装が行われたレーザーダイオードとＳｉ基板１１との段差は通常数μｍ程度である。そこで、平坦化工程を行った後、リソグラフィー工程、真空蒸着工程、リフトオフ工程などを経て各レーザーダイオードのエッチングストッパー膜２上の所定の位置に、例えばＴｉ／Ｐｔ／Ａｕから成るｐ側電極（図示せず）を形成する。次に、再び平坦化工程を行った後、図７に示すように、各レーザーダイオードのｐ側電極に接続されたｐ側配線（電源共通配線）１４を形成し、目的とする光電子集積回路装置を完成させる。
【００３１】
なお、エッチングストッパー膜２の材料としては、ＡｌＧａＡｓ以外に、Ｉｎ原子を含む化合物半導体、具体的にはＩｎＰ、ＩｎＧａＡｓ、ＡｌＩｎＡｓ、ＡｌＩｎＧａＰ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓＰなどを用いることもできる。一例として、図１０に、ＳｉＣｌ₄＋ＣＦ₄をエッチングガスとして用いた場合のＧａＡｓ、ＩｎＰおよびＩｎＧａＡｓのエッチング特性を示すが、これより、ＩｎＰおよびＩｎＧａＡｓのいずれに対してもＧａＡｓのエッチング選択比＞５００が得られていることがわかる。この場合にエッチング選択性が得られるメカニズムは、Ｉｎ原子がＩｎ液滴として表面に残りやすい性質や、Ｉｎの酸化物の昇華温度が非常に高い性質などによっている。
【００３２】
以上のように、この第１実施例によれば、ＧａＡｓ基板１上にエッチングストッパー膜２およびレーザーダイオードを形成する複数の層を順次形成し、さらにｎ側電極８およびバリアメタル膜９を形成した後、エッチングストッパー膜２およびレーザーダイオードを形成する複数の層の無選択エッチングを行うことによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路部１２があらかじめ形成された別のＳｉ基板１１上に位置合わせを行った上でフリップチップ実装し、その後にＧａＡｓ基板１をその裏面側からエッチングストッパー膜２を用いて選択エッチングして除去することにより各レーザーダイオードを相互に分離するようにしているので、レーザーダイオードアレーを、各レーザーダイオード間の位置関係がずれることなく、Ｓｉ基板１１上の所定の位置に正確かつ容易に実装することができる。これによって、光電子集積回路装置を高い生産性で製造することができる。
【００３３】
また、各レーザーダイオードと電子回路部１２との接続にワイヤボンディングを用いていないので、ワイヤが有する寄生インダクタンスやボンディングパッドが有する寄生容量などに起因する高速動作性能の劣化を防止することができる。さらに、ＧａＡｓ基板１は最終的に除去されるので、放熱作用を兼ね備えたｐ側電極を各レーザーダイオードの発光部に極近接して形成することができ、従って熱抵抗を大幅に低減することができる。また、Ｓｉ基板上にヘテロエピタキシーにより発光素子をモノリシックに形成する上述の従来技術と異なり、転位の増殖による通電劣化の問題もなく、従って光電子集積回路装置の信頼性の向上を図ることができる。さらに、個々に分離された後の各レーザーダイオードの大きさは微小であるため、レーザーダイオードを形成する層とＳｉ基板１１との熱膨張係数の差に基づく応力は十分解放され、従って光電子集積回路装置の信頼性を十分に確保することができる。
以上により、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる。
【００３４】
次に、この発明の第２実施例について説明する。
図１１〜図１３はこの第２実施例による光電子集積回路装置の製造方法を示すものである。
【００３５】
この第２実施例においては、まず、図１１Ａに示すように、ＧａＡｓ基板１上に、エッチングストッパー膜２、光吸収層１５およびショットキーコンタクト層１６を順次エピタキシャル成長させた後、このショットキーコンタクト層１６上に所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてＧａＡｓ基板１の途中の深さまで無選択エッチングを行い、ＧａＡｓ基板１に達する素子分離溝１０を形成する。この場合、エッチングストッパー膜２としては、例えば厚さが２μｍのＡｌ_0.48Ｉｎ_0.52Ａｓ層から成る格子歪み緩和層が用いられる。光吸収層１５としては、例えば、１．３μｍ帯の波長の光に感度を有する例えば厚さが１μｍのＩｎ_0.53Ｇａ_0.47Ａｓ層が用いられる。ショットキーコンタクト層１６としては、厚さが０．１μｍのＡｌＩｎＡｓ層が用いられる。
【００３６】
次に、図１１Ｂに示すように、ショットキーコンタクト層１６上に互いに対向する一対の櫛型のショットキー電極１７（図１２参照）を形成する。このようにして、ＭＳＭフォトダイオードがアレー状に形成される。
【００３７】
次に、図１２に示すように、上述のようにしてＭＳＭフォトダイオードアレーが形成されたＧａＡｓ基板１上に、一対のショットキー電極１７にそれぞれ接続された配線１８を形成するとともに、これらの配線１８の各端部にＡｕバンプメッキ電極１９を形成する。
【００３８】
次に、図１２に示すＧａＡｓ基板１をそのショットキー電極１７側が下になるようにＳｉ基板１１上にフリップチップ実装した後、エッチングストッパー膜２を用いてＧａＡｓ基板１をその裏面側から選択エッチングすることにより除去する。これによって、図１３に示すように、ＭＳＭフォトダイオードアレーの各ＭＳＭフォトダイオードが、互いの位置関係がずれることなく分離される。次に、これらのＭＳＭフォトダイオードの間の部分に例えばポリイミド膜２０を充填して表面を平坦化し、その平坦化された表面上に反射防止膜２１を形成して、目的とする光電子集積回路装置を完成させる。
【００３９】
なお、この第２実施例においては、エッチングストッパー膜２として、格子歪み緩和層であるＡｌＩｎＡｓ層を用いているが、このエッチングストッパー膜２としては、必要に応じて、Ｉｎ原子やＡｌ原子を含む例えばＧａＡｓ／ＩｎＧａＡｓ歪み超格子層やＡｌＩｎＧａＡｓ格子歪み緩和層を用いてもよい。さらに、このエッチングストッパー膜２は、ＧａＡｓ基板１を除去した後に、適当な酸系またはアルカリ系のエッチング液を用いたウエットエッチングにより除去するようにしてもよい。このようにエッチングストッパー膜２を除去しておくことは、光電子集積回路装置の信頼性の向上に寄与する。
【００４０】
以上のように、この第２実施例によれば、ＧａＡｓ基板１上に受光素子としてのＭＳＭフォトダイオードの二次元アレーを形成し、各ＭＳＭフォトダイオード間に無選択エッチングによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上にあらかじめ相互の位置合わせを行った上でフリップチップ実装した後、ＧａＡｓ基板１をその裏面側からエッチングストッパー膜２を用いて選択エッチングすることにより除去するようにしている。これによって、ＭＳＭフォトダイオードアレーを、各ＭＳＭフォトダイオードの互いの位置関係がずれることなく、Ｓｉ基板１１上の所定の位置に正確にしかも一括して実装することができるなど、第１実施例と同様な種々の利点を得ることができる。
【００４１】
さらに、この第２実施例によれば、ＭＳＭフォトダイオードの二次元アレーにおいては、配線部分の段差が小さく、しかも多数のＭＳＭフォトダイオードを互いに素子分離を行った状態で高密度に形成することが可能であり、さらにはＳｉ基板１１の表面および裏面の両面からの信号光の入射が可能である（図１３にはＳｉ基板１１の表面から信号光が入射する場合が示されている）。また、この第２実施例による光電子集積回路装置は、ＭＳＭフォトダイオードが二次元アレー状に配置されているので、並列光情報処理や並列光伝送における光信号入力装置としての応用が可能である。
【００４２】
次に、この発明の第３実施例について説明する。
図１４〜図１７はこの第３実施例による光電子集積回路装置の製造方法を示すものである。
【００４３】
この第３実施例においては、図１４に示すように、ＧａＡｓ基板１上に、ｐ型コンタクト層３、ｐ型クラッド層４、活性層５、ｎ型クラッド層６、ｎ型コンタクト層７、ｎ型電流ブロック層２２およびｐ型電流ブロック層２３を形成し、さらにｎ型コンタクト層７とオーミックコンタクトするｎ側電極８を形成して、マルチビームのファブリーペロー共振器型埋め込みヘテロ構造のレーザーダイオードを形成する。ここで、ｐ型コンタクト層３としては、例えば厚さが０．２μｍのｐ型Ａｌ_0.2Ｇａ_0.8Ａｓ層が用いられる。この場合、このｐ型コンタクト層３がエッチングストッパー膜を兼用する。ｐ型クラッド層４としては、例えば厚さが１μｍのＡｌ_0.3Ｇａ_0.7Ａｓ層が用いられる。活性層５としては、例えばＧａＡｓ／ＡｌＧａＡｓＭＱＷ構造の層が用いられる。ｎ型クラッド層６としては、例えば厚さが２μｍのＡｌ_0.3Ｇａ_0.7Ａｓ層が用いられる。ｎ型コンタクト層７としては、例えば厚さが０．２μｍのｐ型Ａｌ_0.1Ｇａ_0.9Ａｓ層が用いられる。また、ｎ型電流ブロック層２２としては、例えば厚さが０．６μｍのｎ型Ａｌ_0.1Ｇａ_0.9Ａｓ層が用いられる。さらに、ｐ型電流ブロック層２３としては、例えば厚さが２μｍのｐ型ＧａＡｓ層が用いられる。
【００４４】
次に、図１５に示すように、隣接するレーザーダイオードの間の部分のｎ型コンタクト層７、ｐ型電流ブロック層２３、ｎ型電流ブロック層２２、ｐ型クラッド層４、ｐ型コンタクト層３およびＧａＡｓ基板１の途中の深さまでを無選択エッチングし、ＧａＡｓ基板１に達する深さの素子分離溝１０を形成する。
【００４５】
次に、図１６に示すように、ｎ側電極８上にハンダペースト２４を形成するとともに、このＧａＡｓ基板１とは別に、電子回路が形成されたＳｉ基板１１の一方の主面上に例えばＡｕＧｅ／Ｎｉから成るオーミック電極２５、例えばＴｉ／Ｐｔ／Ａｕから成るバリアメタル膜２６およびＡｕメッキ層２７を形成したものを用意し、このＳｉ基板１１の一方の主面上にＧａＡｓ基板１を、このＧａＡｓ基板１上のハンダペースト２４とＳｉ基板１１上のＡｕメッキ層２７とが互いに接触するように位置合わせを行った上で接着する。このようにしてフリップチップ実装を行った後、上述の第１実施例および第２実施例と同様に、ＧａＡｓ基板１をその裏面側から選択エッチングによりエッチングして除去する。上述のように、この場合、ｐ型コンタクト層３がエッチングストッパー膜として働く。このようにしてＧａＡｓ基板１が除去された時点で、各レーザーダイオードは互いに分離される。
【００４６】
次に、図１７に示すように、各レーザーダイオードのｐ型コンタクト層３上に例えばＴｉ／Ｐｔ／Ａｕから成るｐ側電極２８をそれぞれ形成した後、例えばＴｉ／Ｐｔ／Ａｕから成るｐ側配線１４をエアーブリッジ配線として形成し、目的とする光電子集積回路装置を完成させる。
【００４７】
以上のように、この第３実施例によれば、ＧａＡｓ基板１上に複数のレーザーダイオードを形成し、各レーザーダイオード間に無選択エッチングによりＧａＡｓ基板１に達する素子分離溝１０を形成し、このＧａＡｓ基板１を電子回路が形成されたＳｉ基板１１上に位置合わせを行った上でフリップチップ実装した後、ＧａＡｓ基板１をその裏面側からｐ型コンタクト層３をエッチングストッパー膜として用いて選択エッチングにより除去することにより各レーザーダイオードを分離しているので、各レーザーダイオードの位置関係が互いにずれることなく、レーザーダイオードアレーをＳｉ基板１１上の所定の位置に正確にしかも一括して実装することができるなど、第１実施例と同様な種々の利点を得ることができる。
【００４８】
以上、この発明の実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４９】
例えば、上述の第１実施例において、特に素子の高速動作を必要としない場合や、高密度のレーザーダイオードアレーを必要としない場合は、従来と同様なワイヤボンディングにより配線を行うようにしてもよい。
【００５０】
また、上述の第１実施例においては、ＧａＡｓ基板１上にレーザーダイオード構造を形成し、無選択エッチングにより各レーザーダイオード間に素子分離溝１０を形成し、次にＳｉ基板１１上にこのＧａＡｓ基板１のフリップチップ実装を行った後、ＧａＡｓ基板１を選択エッチングにより除去しているが、先にＧａＡｓ基板１のフリップチップ実装を行った後に、まず選択エッチングを行ってＧａＡｓ基板１を除去し、その後にレジストパターンなどをマスクとしてレーザーダイオード構造を形成する層を無選択エッチングすることにより素子分離溝を形成するようにしてもよい。
【００５１】
また、上述の第２実施例においては、受光素子がＭＳＭフォトダイオードである場合について説明したが、受光素子としては、例えば、縦型のアバランシェフォトダイオードやｐｉｎフォトダイオードを用いるようにしてもよい。
【００５２】
さらに、上述の第１実施例、第２実施例および第３実施例においては、フリップチップ実装を行う基板としてＳｉ基板を用いているが、このフリップチップ実装を行う基板としては、平坦性が良好であればどのようなものを用いてもよく、具体的には、ＧａＡｓやＩｎＰなどの化合物半導体基板は勿論、ガラス基板、さらにはアルミナ、ＡｌＮ、ベリリア、ジルコニアなどのセラミック基板を用いてもよい。
【００５３】
【発明の効果】
以上述べたように、この発明によれば、高速動作が可能で信頼性も高い光電子集積回路装置を容易にしかも高い生産性で製造することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図２】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図３】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図４】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図５】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図６】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図７】この発明の第１実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図８】Ａｌ_xＧａ_1-xＡｓのエッチング速度のＡｌ組成比ｘによる変化の一例を示すグラフである。
【図９】ＧａＡｓおよびＡｌ_0.3Ｇａ_0.7Ａｓのエッチング速度のＳｉＣｌ₄＋ＣＦ₄に対するＣＦ₄の流量比による変化の一例を示すグラフである。
【図１０】ＧａＡｓ、Ｉｎ_0.53Ｇａ_0.47ＡｓおよびＩｎＰのエッチング速度の高周波電力による変化の一例を示すグラフである。
【図１１】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１２】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１３】この発明の第２実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１４】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１５】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための斜視図である。
【図１６】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１７】この発明の第３実施例による光電子集積回路装置の製造方法を説明するための断面図である。
【図１８】従来のハイブリッド光電子集積回路の一例を示す斜視図である。
【符号の説明】
１ＧａＡｓ基板
２エッチングストッパー膜
３ｐ型コンタクト層
４ｐ型クラッド層
５活性層
６ｎ型クラッド層
７ｎ型コンタクト層
８ｎ側電極
９バリアメタル膜
１０素子分離溝
１１Ｓｉ基板
１２電子回路部
１３バンプメッキ電極
１５光吸収層
１７ショットキー電極[0001]
[Industrial application fields]
The present invention relates to a method of manufacturing an optoelectronic integrated circuit device, and in particular, an array of light emitting elements and light receiving elements used for optical communication, optical transmission, optical information processing, image display devices, and the like are integrated on the same substrate together with electronic circuits. The present invention is suitable for application to the manufacture of an optoelectronic integrated circuit device.
[0002]
[Prior art]
In recent years, the application of optical signal transmission technology has advanced in fields that require ultra-high speed and large-capacity data transfer. For example, trunk line or subscriber optical communication, optical LAN (local area network), and the like correspond to this.
[0003]
On the other hand, in an apparatus that handles an enormous amount of signals, such as an information processing apparatus that performs image processing and transmission, an optical signal transmission or optical signal processing technique has started to be required even inside the system. From this point of view, development of optoelectronic integrated circuits (OEIC) aiming at operation in a very high band and research on optoelectronic integrated circuits aiming at significant improvement in processing capacity by utilizing parallelism of light are currently being conducted. It is actively done.
[0004]
This optoelectronic integrated circuit is desirable if it can be realized using a Si substrate in the same way as SiIC, where the miniaturization and high integration of devices are very advanced, but Si has an indirect transition type energy band structure. Since it is difficult to form a light emitting element, it is difficult to realize an optoelectronic integrated circuit on a Si substrate monolithically. Therefore, in conventional optoelectronic integrated circuits, an array of light emitting elements and light receiving elements is mixed (hybrid) integrated with the electronic circuit on the same substrate, and the electrodes of the light emitting elements and light receiving elements and the electrodes of the electronic circuit are connected by wire bonding. It is common to do. An example of such a hybrid optoelectronic integrated circuit (hybrid 4-parallel optical transmission IC) is shown in FIG. In FIG. 18, reference numeral 101 is an alumina substrate, 102 is a laser diode chip, 103 is an electrode, 104 and 105 are Si chips on which electronic circuits are formed, 106 and 107 are bonding pads, 108 is a wire, 109 is an electrode, 110 Indicates a tip fiber, and 111 indicates a fiber guide.
[0005]
The above-described hybrid integration technology based on wire bonding is often used not only for SiIC but also for integration with GaAsIC, particularly when the optical device to be integrated is a light emitting device. This is because it is extremely difficult to form and wire a light emitting element such as a laser diode on the same plane as an electronic element in terms of element structure, and when a small number of elements are integrated or high-speed operation is not required. In some cases, the hybrid integration technology based on wire bonding is sufficient.
[0006]
On the other hand, apart from the above-described conventional hybrid optoelectronic integrated circuit, research and development of an optoelectronic integrated circuit aiming at directly forming a light emitting element on a Si substrate has been conducted. For example, this includes research and development of heteroepitaxy technology such as GaAs and InP on a Si substrate (for example, Applied Physics, Vol. 61, No. 2 (1992), p. 126). However, such hetero-epitaxy such as GaAs and InP on substrates with greatly different lattice constants gives crystals with sufficiently good crystallinity due to dislocations that occur at the interface between the substrate and the epitaxial layer. The current situation is not. That is, for example, in the heteroepitaxy of GaAs on a Si substrate, the dislocation density of the grown GaAs epitaxial layer ≧ 1 × 10 ⁶ cm ^-2 This value is, for example, 10 compared with the dislocation density of the GaAs substrate. ² -10 ^Three cm ^-2 This is a big problem in terms of reliability.
[0007]
Further, an electronic element or a light emitting element (laser diode or light emitting diode) is formed on another substrate (GaAs substrate), and hydrofluoric acid (HF or HF + NH) is formed. _Four OH) Al soluble in etchant _x Ga _1-x After removing this substrate by etching using a buffer layer made of As, a method of mounting these electronic elements and light emitting elements on a Si substrate (Appl. Phys. Lett. 51 (26), 2222 (1987)), Al with large Al composition ratio x on Si substrate _x Ga _1-x An As layer is formed as a lattice strain relaxation layer, and a light emitting device structure is sequentially formed thereon. _x Ga _1-x A method (IEDM 91, p.962) has been proposed in which reliability is improved by partially removing a lattice strain relaxation layer made of an As layer.
[0008]
[Problems to be solved by the invention]
In the hybrid integration technology based on the wire bonding described above, when forming elements arranged in a large number of rows or planes, not only a great deal of labor is required, but also a very fine element It is almost impossible to accurately form the array. In addition, the parasitic inductance of the wire and the parasitic capacitance of the pad remarkably hinder the high-speed operation (≧ GHz) performance of the optoelectronic integrated circuit.
[0009]
On the other hand, in the monolithic formation of a light emitting element or the like on a Si substrate by the above heteroepitaxy method, particularly when the heat generating action of the light emitting element is large, deterioration of energization due to proliferation of dislocations is a problem in terms of reliability.
[0010]
In addition, using a hydrofluoric acid etching solution, Lift off In the above-described conventional method, this hydrofluoric acid etching solution is often used as a passivation film in SiIC, GaAsIC, etc. ₂ Film or Si _Three N _Four Since the film and the Si substrate itself are affected, monolithic formation of a light-emitting element or the like on the Si substrate is accompanied by considerable difficulty. In particular, the GaAs substrate is first removed in a hydrofluoric acid-based etchant, and the resulting electronic devices and light-emitting devices are precisely aligned and mounted one by one on another Si substrate. In the case of forming an array of light emitting elements, it is extremely difficult and has low mass productivity.
[0011]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method of manufacturing an optoelectronic integrated circuit device that can easily manufacture an optoelectronic integrated circuit device that can operate at high speed and has high reliability with high productivity.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing an optoelectronic integrated circuit device according to the present invention includes:
Layers (3, 4,...) Forming a plurality of optical elements on one main surface of the first substrate (1) made of GaAs via an etching stopper film (2) made of a compound semiconductor containing AlGaAs or In atoms. 5, 6, 7),
Electronic circuit (12) And bump plating electrode (13) on one main surface Of the formed second substrate (11) With bump plating electrode (13) Multiple optical elements Align and connect with other electrodes (8, 9) Process,
Etching the first substrate (1) from the other main surface side using the etching stopper film (2) using a mixed gas of a gas containing F atoms and a gas containing Cl atoms or Br atoms. Removing the first substrate (1).
[0013]
In one embodiment of a method for manufacturing an optoelectronic integrated circuit device according to the present invention, a method for manufacturing an optoelectronic integrated circuit device includes: forming portions (3, 4, 5, 6, 7); The element isolation trench (10) is formed by sequentially and sequentially etching the layers (3, 4, 5, 6, 7), the etching stopper film (2), and the first substrate (1). The method further includes the step of:
[0014]
In another embodiment of the method for producing an optoelectronic integrated circuit device according to the present invention, the method for producing an optoelectronic integrated circuit device comprises removing an etching stopper film (2) and a layer (3,4) after removing the first substrate (1). 5, 6, 7) is further selectively etched to sequentially form the element isolation trench (10).
[0015]
In the method of manufacturing an optoelectronic integrated circuit device according to the present invention, the optical element is a light emitting element and / or a light receiving element. Specifically, the light emitting element is a laser diode or a light emitting diode, and the light receiving element is an MSM (metal-semiconductor-metal) photodiode, an avalanche photodiode, a pin photodiode, or the like.
[0016]
In a preferred embodiment of the method of manufacturing an optoelectronic integrated circuit device according to the present invention, the first substrate is a GaAs substrate and the second substrate is a Si substrate.
[0017]
[Action]
According to the method for manufacturing an optoelectronic integrated circuit device according to the present invention configured as described above, for example, after forming a layer for forming a plurality of optical elements, a layer between these optical elements, an etching stopper film, and An element isolation groove is formed by sequentially and selectively etching up to a depth in the middle of the first substrate, and then a plurality of optical elements on one main surface of the first substrate and the second substrate are formed. After aligning the electronic circuit on one main surface, one main surface side of the first substrate is bonded to one main surface of the second substrate, and then the first substrate is attached to the back surface side thereof. The plurality of optical elements can be accurately and collectively mounted at desired positions on the second substrate without the positional relationship between the optical elements being shifted from each other. In addition, since a plurality of optical elements and electronic circuits can be connected without using wire bonding, it is possible to prevent deterioration in high-speed operation performance due to parasitic inductances of the wires and parasitic capacitances of the bonding pads. Furthermore, since the first substrate on which the plurality of optical elements are formed is finally removed, for example, when the optical element is a light emitting element, an electrode having a heat radiation function is formed at a position very close to the light emitting portion. Therefore, the thermal resistance can be sufficiently reduced. In addition, since each optical element of the optical element array is finally separated and becomes a minute size, the stress based on the difference in thermal expansion coefficient between the layer forming the optical element and the second substrate is sufficiently released. Therefore, the reliability of the optoelectronic integrated circuit device can be sufficiently ensured.
[0018]
【Example】
Embodiments of the present invention will be described below with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are denoted by the same reference numerals.
1 to 7 show a method of manufacturing an optoelectronic integrated circuit device according to a first embodiment of the present invention in the order of steps.
[0019]
In the first embodiment, as shown in FIG. 1, first, a crystal growth method such as a metal organic chemical vapor deposition (MOCVD) method or a molecular beam epitaxy (MBE) method is performed on a GaAs substrate 1 later. An etching stopper film 2 used for etching the GaAs substrate 1 to be performed is first epitaxially grown, and then a p-type contact layer 3 and a p-type cladding layer 4 which are layers for forming a laser diode are formed on the etching stopper film 2. The active layer 5, the n-type cladding layer 6 and the n-type contact layer 7 are epitaxially grown sequentially.
[0020]
Here, since the GaAs substrate 1 is finally removed completely, the GaAs substrate 1 is not limited in the plane orientation as long as it can be epitaxially grown on the GaAs substrate 1, and the conductive type is also used. There is no restriction and any of semi-insulating, n-type and p-type may be used. Further, as the etching stopper film 2, for example, Al having a thickness of 0.3 μm _0.3 Ga _0.7 An As layer is used. As the p-type contact layer 3, for example, a p-type GaAs layer having a thickness of 0.2 μm is used. As the p-type cladding layer 4, for example, Al having a thickness of 1 μm is used. _0.4 Ga _0.6 An As layer is used. For example, a layer having a GaAs / AlGaAs multiple quantum well (MQW) structure is used as the active layer 5. As the n-type cladding layer 6, for example, Al having a thickness of 1 μm _0.4 Ga _0.6 An As layer is used. As the n-type contact layer 7, for example, an n-type GaAs layer having a thickness of 0.2 μm is used. In order to improve the crystallinity of each layer described above, a buffer layer may be formed on the GaAs substrate 1 in advance and then the above layers may be epitaxially grown.
[0021]
Next, a resist pattern (not shown) having a shape corresponding to the n-side electrode to be formed on the n-type contact layer 7 is formed, and further, for example, an AuGe / Ni film is formed on the entire surface by, for example, vacuum deposition, The resist pattern is removed (lifted off) together with the AuGe / Ni film thereon. Thereby, as shown in FIG. 2, an n-side electrode 8 made of an AuGe / Ni film is formed for each laser diode. Next, after an alloy process of the n-side electrode 8, a resist pattern having a predetermined shape is formed again on the n-type contact layer 7 and the n-side electrode 8, and further, for example, a Ti / Pt / Au film or Ti / Mo After forming the barrier metal film such as / Au film, the resist pattern is removed together with the barrier metal film thereon. Thereby, a barrier metal film 9 is formed on the n-side electrode 8. Thereafter, a solder material (not shown) is formed on the barrier metal film 9.
[0022]
Next, a resist pattern (not shown) having a predetermined shape is formed on the n-type contact layer 7 and the barrier metal film 9, and then using this resist pattern as a mask, GaAs, Al _x Ga _1-x Non-selective etching is performed to a depth in the middle of the GaAs substrate 1 by, for example, reactive ion etching (RIE) using an etching gas that can etch both As, and then the resist pattern is removed. Thereby, as shown in FIG. 3, an element isolation groove 10 reaching the GaAs substrate 1 is formed. Each laser diode is formed by the p-type contact layer 3, the p-type cladding layer 4, the active layer 5, the n-type cladding layer 6, and the n-type contact layer 7 in each part between the element isolation grooves 10.
[0023]
As an etching gas for the above-mentioned non-selective etching, for example, Cl ₂ , SiCl _Four , Br ₂ , CCl _Four , SiBr _Four , CBr _Four , BCl _Three , BBr _Three A gas mixture of these gases and a gas mixture of these gases with an inert gas such as He or Ar are preferably used. Figure 8 shows GaAs and Al _x Ga _1-x An example of etching characteristics of non-selective etching of As is shown. In FIG. 8, the etching gas is Cl. ₂ + SiCl _Four The etching characteristics in the case of _x Ga _1-x It can be seen that etching can be performed at a sufficient etching rate even when the Al composition ratio x of As increases and approaches AlAs.
[0024]
Next, the laser diode array chip formed as described above is cleaved to a desired size to form a resonator end face, and if necessary, end face coating (reflection coating / non-reflection coating) is performed.
[0025]
Next, as shown in FIG. 4, an electronic circuit unit 12 and a bump plating electrode 13 previously formed on a Si substrate 11 are prepared, and the bump plating electrode 13 on the Si substrate 11 and the laser diode array described above are prepared. After alignment with each n-side electrode 8 of the chip, the above-mentioned laser diode array chip is temporarily mounted on the Si substrate 11 by solder paste or the like. This state is shown in FIG. If it is desired to mount another chip on the Si substrate 11, the mounting is performed subsequently. Thereafter, solder reflow is performed to securely connect the bump plating electrode 13 on the Si substrate 11 and each n-side electrode 8 of the laser diode array chip. As described above, so-called flip chip mounting is performed.
[0026]
Next, the GaAs substrate 1 (thickness is usually 400 to 600 μm) flip-chip mounted on the Si substrate 11 as described above is wrapped from the back side to a thickness (50 to 100 μm) that can be etched by RIE. To make it thinner. The GaAs substrate 1 may be thinned immediately after the process shown in FIG.
[0027]
Next, after forming a resist pattern (not shown) covering the surface of the portion excluding the GaAs substrate 1 on the Si substrate 11, the GaAs substrate 1 is etched from the back side thereof using this resist pattern as a mask. Etching is performed by RIE using an etching gas having sufficient etching selectivity with respect to the AlGaAs layer constituting the film 2.
[0028]
As an etching gas in the above selective etching, for example, a gas containing fluorine (F) atoms, for example, Cl _x F _y , C _x Cl _y F _z And it does not etch GaAs itself, SF ₆ , CF _Four , C ₂ F ₆ , CHF, CHF _Three A gas containing fluorine atoms such as Cl and ₂ , Br ₂ , SiCl _Four , SiBr _Four , CCl _Four A mixed gas with a gas containing chlorine (Cl) atoms or bromine (Br) atoms, such as, is preferably used. This is Al, which is a fluoride of aluminum (Al) atoms. ₂ F _Three This is because the material has a high sublimation temperature, and this substance functions as an etching protective film. FIG. 9 shows SiCl, an etching gas for non-selective etching of GaAs and AlGaAs. _Four + He to CF _Four SiCl when added _Four + CF _Four CF for _Four Shows the change in the etching rate depending on the flow rate ratio. _Four It can be seen that selective etching of GaAs and AlGaAs becomes possible by the addition of. In the case of FIG. 9, SiCl _Four + CF _Four CF for _Four The etching selectivity ratio ≧ 100 is obtained when the flow rate ratio is about 0.5.
[0029]
After the GaAs substrate 1 is completely removed by etching as described above, the etching residue is treated with an appropriate etching solution such as hydrochloric acid if necessary, and then the resist pattern used as the protective film is removed. As a result, as shown in FIG. 6, the laser diodes of the laser diode array are separated from each other without shifting their positional relationship.
[0030]
The level difference between the laser diode flip-chip mounted as described above and the Si substrate 11 is usually about several μm. Therefore, after performing the flattening step, a p-side electrode made of, for example, Ti / Pt / Au is formed at a predetermined position on the etching stopper film 2 of each laser diode through a lithography step, a vacuum deposition step, a lift-off step, and the like. (Not shown). Next, after performing the planarization process again, as shown in FIG. 7, a p-side wiring (power supply common wiring) 14 connected to the p-side electrode of each laser diode is formed, and the target optoelectronic integrated circuit device is formed. To complete.
[0031]
As a material for the etching stopper film 2, in addition to AlGaAs, a compound semiconductor containing In atoms, specifically, InP, InGaAs, AlInAs, AlInGaP, AlGaInAs, InGaAsP, or the like can be used. As an example, FIG. _Four + CF _Four The etching characteristics of GaAs, InP, and InGaAs when using as etching gas are shown. From this, it can be seen that the etching selectivity of GaAs> 500 is obtained for both InP and InGaAs. In this case, the mechanism by which the etching selectivity is obtained depends on the property that In atoms tend to remain as In droplets on the surface, the property that the sublimation temperature of In oxide is very high, and the like.
[0032]
As described above, according to the first embodiment, the etching stopper film 2 and the plurality of layers for forming the laser diode are sequentially formed on the GaAs substrate 1, and the n-side electrode 8 and the barrier metal film 9 are further formed. Thereafter, non-selective etching of the etching stopper film 2 and a plurality of layers forming the laser diode is performed to form an element isolation groove 10 reaching the GaAs substrate 1, and the electronic circuit portion 12 is formed in advance on the GaAs substrate 1. After aligning on another Si substrate 11, flip chip mounting is performed, and then the GaAs substrate 1 is selectively removed from the back surface side using the etching stopper film 2 to remove each laser diode from each other. Since the laser diode array is separated, the laser diode array Without positional relationship is shifted, it is possible to accurately and easily mounted in a predetermined position on the Si substrate 11. As a result, the optoelectronic integrated circuit device can be manufactured with high productivity.
[0033]
In addition, since wire bonding is not used for connection between each laser diode and the electronic circuit unit 12, it is possible to prevent deterioration in high-speed operation performance due to parasitic inductance of the wire, parasitic capacitance of the bonding pad, and the like. Further, since the GaAs substrate 1 is finally removed, the p-side electrode having a heat radiation function can be formed in close proximity to the light emitting portion of each laser diode, and thus the thermal resistance can be greatly reduced. it can. In addition, unlike the above-described conventional technique in which light emitting elements are monolithically formed on a Si substrate by heteroepitaxy, there is no problem of current deterioration due to proliferation of dislocations, and therefore the reliability of the optoelectronic integrated circuit device can be improved. Furthermore, since the size of each laser diode after being individually separated is very small, the stress based on the difference in thermal expansion coefficient between the layer forming the laser diode and the Si substrate 11 is sufficiently released, and thus the optoelectronic integrated circuit. The reliability of the apparatus can be sufficiently secured.
As described above, an optoelectronic integrated circuit device capable of high-speed operation and high reliability can be easily manufactured with high productivity.
[0034]
Next explained is the second embodiment of the invention.
11 to 13 show a method of manufacturing an optoelectronic integrated circuit device according to the second embodiment.
[0035]
In this second embodiment, first, as shown in FIG. 11A, an etching stopper film 2, a light absorption layer 15, and a Schottky contact layer 16 are sequentially epitaxially grown on a GaAs substrate 1, and then this Schottky contact layer is formed. A resist pattern (not shown) having a predetermined shape is formed on 16, and non-selective etching is performed to a depth in the middle of the GaAs substrate 1 using this resist pattern as a mask to form an element isolation groove 10 reaching the GaAs substrate 1. In this case, as the etching stopper film 2, for example, Al having a thickness of 2 μm is used. _0.48 In _0.52 A lattice strain relaxation layer made of an As layer is used. For example, the light absorbing layer 15 is sensitive to light having a wavelength in the 1.3 μm band, for example, 1 μm thick In. _0.53 Ga _0.47 An As layer is used. As the Schottky contact layer 16, an AlInAs layer having a thickness of 0.1 μm is used.
[0036]
Next, as shown in FIG. 11B, a pair of comb-shaped Schottky electrodes 17 (see FIG. 12) facing each other is formed on the Schottky contact layer 16. In this way, MSM photodiodes are formed in an array.
[0037]
Next, as shown in FIG. 12, wirings 18 respectively connected to the pair of Schottky electrodes 17 are formed on the GaAs substrate 1 on which the MSM photodiode array is formed as described above. An Au bump plating electrode 19 is formed at each end of 18.
[0038]
Next, the GaAs substrate 1 shown in FIG. 12 is flip-chip mounted on the Si substrate 11 so that the Schottky electrode 17 side is downward, and then the GaAs substrate 1 is selectively etched from the back surface side using the etching stopper film 2. To remove it. As a result, as shown in FIG. 13, the MSM photodiodes of the MSM photodiode array are separated without shifting their positional relationship. Next, a portion between these MSM photodiodes is filled with, for example, a polyimide film 20 to flatten the surface, and an antireflection film 21 is formed on the flattened surface to obtain a target optoelectronic integrated circuit device. To complete.
[0039]
In the second embodiment, an AlInAs layer which is a lattice strain relaxation layer is used as the etching stopper film 2, but the etching stopper film 2 contains In atoms or Al atoms as necessary. For example, a GaAs / InGaAs strained superlattice layer or an AlInGaAs lattice strain relaxation layer may be used. Further, the etching stopper film 2 may be removed by wet etching using an appropriate acid or alkaline etching solution after the GaAs substrate 1 is removed. Removing the etching stopper film 2 in this way contributes to improving the reliability of the optoelectronic integrated circuit device.
[0040]
As described above, according to the second embodiment, a two-dimensional array of MSM photodiodes as light receiving elements is formed on the GaAs substrate 1 and reaches the GaAs substrate 1 by non-selective etching between the MSM photodiodes. An isolation groove 10 is formed, and the GaAs substrate 1 is preliminarily aligned with each other on a Si substrate 11 on which an electronic circuit is formed, and then flip-chip mounted. 2 is removed by selective etching. As a result, the MSM photodiode array can be accurately and collectively mounted at a predetermined position on the Si substrate 11 without shifting the positional relationship between the MSM photodiodes. Various similar advantages can be obtained.
[0041]
Furthermore, according to the second embodiment, in the two-dimensional array of MSM photodiodes, the steps of the wiring portions are small, and a large number of MSM photodiodes can be formed with high density in a state where the elements are separated from each other. Further, signal light can be incident from both the front and back surfaces of the Si substrate 11 (FIG. 13 shows a case where signal light is incident from the front surface of the Si substrate 11). Further, the optoelectronic integrated circuit device according to the second embodiment can be applied as an optical signal input device in parallel optical information processing and parallel optical transmission because the MSM photodiodes are arranged in a two-dimensional array.
[0042]
Next explained is the third embodiment of the invention.
14 to 17 show a method of manufacturing the optoelectronic integrated circuit device according to the third embodiment.
[0043]
In this third embodiment, as shown in FIG. 14, a p-type contact layer 3, a p-type cladding layer 4, an active layer 5, an n-type cladding layer 6, an n-type contact layer 7, n A p-type current blocking layer 22 and a p-type current blocking layer 23 and an n-side electrode 8 in ohmic contact with the n-type contact layer 7 to form a multi-beam Fabry-Perot resonator type buried heterostructure laser diode. Form. Here, as the p-type contact layer 3, for example, a p-type Al having a thickness of 0.2 μm _0.2 Ga _0.8 An As layer is used. In this case, the p-type contact layer 3 also serves as an etching stopper film. As the p-type cladding layer 4, for example, Al having a thickness of 1 μm is used. _0.3 Ga _0.7 An As layer is used. As the active layer 5, for example, a layer having a GaAs / AlGaAs MQW structure is used. As the n-type cladding layer 6, for example, Al having a thickness of 2 μm _0.3 Ga _0.7 An As layer is used. As the n-type contact layer 7, for example, a p-type Al having a thickness of 0.2 μm _0.1 Ga _0.9 An As layer is used. The n-type current blocking layer 22 is, for example, an n-type Al having a thickness of 0.6 μm. _0.1 Ga _0.9 An As layer is used. Further, as the p-type current blocking layer 23, for example, a p-type GaAs layer having a thickness of 2 μm is used.
[0044]
Next, as shown in FIG. 15, the n-type contact layer 7, the p-type current blocking layer 23, the n-type current blocking layer 22, the p-type cladding layer 4, and the p-type contact layer 3 between the adjacent laser diodes. Then, non-selective etching is performed up to a depth in the middle of the GaAs substrate 1 to form an element isolation groove 10 having a depth reaching the GaAs substrate 1.
[0045]
Next, as shown in FIG. 16, a solder paste 24 is formed on the n-side electrode 8, and, for example, AuGe is formed on one main surface of the Si substrate 11 on which an electronic circuit is formed separately from the GaAs substrate 1. An ohmic electrode 25 made of / Ni, for example, a film in which a barrier metal film 26 made of Ti / Pt / Au and an Au plating layer 27 are formed is prepared, and the GaAs substrate 1 is placed on one main surface of the Si substrate 11. The solder paste 24 on the GaAs substrate 1 and the Au plating layer 27 on the Si substrate 11 are aligned so that they are in contact with each other and then bonded. After flip-chip mounting is performed in this manner, the GaAs substrate 1 is removed by selective etching from the back surface side in the same manner as in the first and second embodiments described above. As described above, in this case, the p-type contact layer 3 functions as an etching stopper film. When the GaAs substrate 1 is removed in this way, the laser diodes are separated from each other.
[0046]
Next, as shown in FIG. 17, a p-side electrode 28 made of, for example, Ti / Pt / Au is formed on the p-type contact layer 3 of each laser diode, and then a p-side wiring made of, for example, Ti / Pt / Au. 14 is formed as an air bridge wiring, and the target optoelectronic integrated circuit device is completed.
[0047]
As described above, according to the third embodiment, a plurality of laser diodes are formed on the GaAs substrate 1, and element isolation grooves 10 reaching the GaAs substrate 1 are formed by non-selective etching between the laser diodes. After aligning the GaAs substrate 1 on the Si substrate 11 on which the electronic circuit is formed and performing flip chip mounting, the GaAs substrate 1 is selectively etched from the back side thereof using the p-type contact layer 3 as an etching stopper film. Since the laser diodes are separated by removing the laser diodes, the laser diode array can be mounted accurately at a predetermined position on the Si substrate 11 without shifting the positional relationship of the laser diodes. Various advantages similar to those of the first embodiment can be obtained.
[0048]
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present invention are possible.
[0049]
For example, in the above-described first embodiment, when high-speed operation of the element is not required or when a high-density laser diode array is not required, wiring may be performed by wire bonding similar to the conventional case. .
[0050]
In the first embodiment described above, the laser diode structure is formed on the GaAs substrate 1, the element isolation groove 10 is formed between the laser diodes by non-selective etching, and then the GaAs substrate is formed on the Si substrate 11. After the flip chip mounting 1 is performed, the GaAs substrate 1 is removed by selective etching, but after the flip chip mounting of the GaAs substrate 1 is performed first, the selective etching is first performed to remove the GaAs substrate 1. Thereafter, the element isolation trench may be formed by non-selectively etching the layer forming the laser diode structure using the resist pattern as a mask.
[0051]
In the second embodiment described above, the case where the light receiving element is an MSM photodiode has been described. For example, a vertical avalanche photodiode or pin photodiode may be used as the light receiving element.
[0052]
Furthermore, in the first, second, and third embodiments described above, a Si substrate is used as a substrate for flip chip mounting, but flatness is good as a substrate for flip chip mounting. Any material may be used as long as it is, and specifically, a glass substrate or a ceramic substrate such as alumina, AlN, beryllia, or zirconia may be used as well as a compound semiconductor substrate such as GaAs or InP. .
[0053]
【The invention's effect】
As described above, according to the present invention, an optoelectronic integrated circuit device capable of high-speed operation and high reliability can be easily manufactured with high productivity.
[Brief description of the drawings]
FIG. 1 is a perspective view for explaining a method of manufacturing an optoelectronic integrated circuit device according to a first embodiment of the present invention.
FIG. 2 is a perspective view for explaining a manufacturing method of the optoelectronic integrated circuit device according to the first embodiment of the present invention;
FIG. 3 is a perspective view for explaining the manufacturing method of the optoelectronic integrated circuit device according to the first embodiment of the present invention;
FIG. 4 is a perspective view for explaining the manufacturing method of the optoelectronic integrated circuit device according to the first embodiment of the present invention;
FIG. 5 is a perspective view for explaining the method of manufacturing the optoelectronic integrated circuit device according to the first embodiment of the present invention.
FIG. 6 is a perspective view for explaining the method of manufacturing the optoelectronic integrated circuit device according to the first embodiment of the present invention.
FIG. 7 is a perspective view for explaining the method of manufacturing the optoelectronic integrated circuit device according to the first embodiment of the present invention.
FIG. 8: Al _x Ga _1-x It is a graph which shows an example of the change by the Al composition ratio x of the etching rate of As.
FIG. 9: GaAs and Al _0.3 Ga _0.7 SiCl of etching rate of As _Four + CF _Four CF for _Four It is a graph which shows an example of the change by the flow rate ratio.
FIG. 10: GaAs, In _0.53 Ga _0.47 It is a graph which shows an example of the change by the high frequency electric power of the etching rate of As and InP.
FIG. 11 is a cross-sectional view for explaining the optoelectronic integrated circuit device manufacturing method according to the second embodiment of the present invention;
FIG. 12 is a perspective view for explaining a method of manufacturing an optoelectronic integrated circuit device according to a second embodiment of the present invention.
FIG. 13 is a cross-sectional view for explaining the optoelectronic integrated circuit device manufacturing method according to the second embodiment of the present invention;
FIG. 14 is a perspective view for explaining the method of manufacturing the optoelectronic integrated circuit device according to the third embodiment of the present invention.
FIG. 15 is a perspective view for explaining a method of manufacturing an optoelectronic integrated circuit device according to a third embodiment of the present invention.
FIG. 16 is a cross-sectional view for explaining a method of manufacturing an optoelectronic integrated circuit device according to a third embodiment of the present invention.
FIG. 17 is a cross-sectional view for explaining the optoelectronic integrated circuit device manufacturing method according to the third embodiment of the present invention;
FIG. 18 is a perspective view showing an example of a conventional hybrid optoelectronic integrated circuit.
[Explanation of symbols]
1 GaAs substrate
2 Etching stopper film
3 p-type contact layer
4 p-type cladding layer
5 Active layer
6 n-type cladding layer
7 n-type contact layer
8 n-side electrode
9 Barrier metal film
10 Element isolation groove
11 Si substrate
12 Electronic circuit
13 Bump plating electrode
15 Light absorption layer
17 Schottky electrode

Claims

Forming a layer for forming a plurality of optical elements on one main surface of the first substrate made of GaAs via an etching stopper film made of a compound semiconductor containing AlGaAs or In atoms;
A step of aligning and connecting the bump plating electrode of the second substrate having the electronic circuit and the bump plating electrode formed on one main surface and the electrodes of the plurality of optical elements;
The first substrate is etched from the other principal surface side using the etching stopper film by using a mixed gas of a gas containing F atoms and a gas containing Cl atoms or Br atoms. And a step of removing the substrate.

After forming the layer, an element isolation groove is formed by sequentially and sequentially etching the layer between the plurality of optical elements, the etching stopper film, and a depth in the middle of the first substrate. 2. The method of manufacturing an optoelectronic integrated circuit device according to claim 1, further comprising a step.

3. The optoelectronic integration according to claim 1, further comprising a step of forming an element isolation groove by sequentially and selectively etching the etching stopper film and the layer after removing the first substrate. A method of manufacturing a circuit device.

4. The method of manufacturing an optoelectronic integrated circuit device according to claim 1, wherein the optical element is a light emitting element or a light receiving element.

5. The method of manufacturing an optoelectronic integrated circuit device according to claim 1, wherein the second substrate is a Si substrate.

6. The method of manufacturing an optoelectronic integrated circuit device according to claim 1, wherein the compound semiconductor containing In atoms is InP, InGaAs, AlInAs, AlInGaP, AlGaInAs, or InGaAsP.

Gas containing the F atoms are _{_{_{SF 6, CF 4, C 2}}} F 6 or the CHF _3, a gas containing the Cl atom or a Br atom in the _{_{_{Cl 2, Br 2, SiCl 4}}} , SiBr 4 , or CCl ₄ The method for manufacturing an optoelectronic integrated circuit device according to claim 1, wherein:

8. The method of manufacturing an optoelectronic integrated circuit device according to claim 1, wherein the etching stopper film also serves as a lattice strain relaxation layer.

8. The method of manufacturing an optoelectronic integrated circuit device according to claim 1, wherein the etching stopper film also serves as a contact layer.