JP3666249B2 - Liquid crystal device and electronic device - Google Patents
Liquid crystal device and electronic device Download PDFInfo
- Publication number
- JP3666249B2 JP3666249B2 JP17316098A JP17316098A JP3666249B2 JP 3666249 B2 JP3666249 B2 JP 3666249B2 JP 17316098 A JP17316098 A JP 17316098A JP 17316098 A JP17316098 A JP 17316098A JP 3666249 B2 JP3666249 B2 JP 3666249B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- potential
- period
- selection
- crystal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はネマチック液晶を用いたメモリ性を有する双安定の液晶(BTN=Bistable Twisted Nematic)を用いた液晶装置およびそれを用いた電子機器に関する。
【0002】
【背景技術】
ネマチック液晶を用いた双安定性液晶表示は特公平1−51818に既に開示されており、初期配向条件、2つの安定状態、また、その安定状態の実現の方法等が記述されている。
【0003】
しかし、上記特公平1−51818に述べられている内容は、2つの安定状態の動作あるいは現象を述べているだけで、それを表示体として実用に供する手段は提示されていない。さらには、上記公報には、現在最も表示体として応用実用性が高く、かつ表示能力が高いマトリスク表示について何等記述が無く、その駆動方法についても何等開示されていない。
【0004】
そこで、本願出願人は特開平6−230751において、液晶パネル内で発生するバックフローをコントロールし、上記欠点を改良する方法を提案した。この方法は、まず1ms程度の高電圧を印加してフレデリクス転移を生じさせる期間と、それにすぐ続く前記パルスと逆極性または同極性のしきい値以上の定電圧パルスで0゜ユニフォーム状態を作るか、同様に前記フレデリクス転移電圧にすぐ続くしきい値以下のパルス期間を設け、360゜ツイストの状態を実現するものである。この方法ではマトリクス表示の1ライン当たりの書き込み時間が400μsとされており、400ライン以上の書き込みには計160ms(6.25Hz)以上の時間が必要で、これは表示のフリッカーを伴うためまだ実用上は問題があった。
【0005】
そこで、本願出願人はさらに、書き込み時間の改良として特開平7−175041を出願した。これは同公報の図2または図4に示したように、フレデリクス転移を起こすリセットパルスの後に遅延期間を設け、その後にONまたはOFFの選択信号を印加するものである。こうすると書き込み時間は従来の数倍の速さの例えば50μsが実現できた。
【0006】
【発明が解決しようとする課題】
(液晶表示原理の説明)
図2は、液晶装置における液晶の各種状態を説明するための説明図であり、図3は、液晶装置への印加電圧波形の一例である。
【0007】
液晶装置は、初期配向状態にあっては、ラビング処理により180°ツイスト配向状態となっている。この初期配向状態の液晶に、リセット期間T1にてリセット電圧30を印加すると、図2に示すとおりフレデリクス転移が生じ液晶層中央付近の液晶分子が垂直に立った状態になる。遅延期間T2にて遅延電圧31を印加した後に選択期間T3にて選択電圧32としてオン電圧Vonを液晶に印加すると0°ユニフォーム配向状態が得られ、オフ電圧Voffを印加すると360°ツイスト配向状態が得られる。その後、図2に示すように、ある時定数に従って上記の2つのいずれかの状態から初期状態に自然緩和する。ここで、この時定数は、表示に必要な時間に比較して十分長くできるので、非選択期間T4にて印加される非選択電圧33が、フレデリクス転移を起こすために必要な電圧に比べて十分に低い電圧に保たれている限り、次のフレームのリセット期間T1’までの期間は、選択期間T3によって設定された状態をほぼ維持でき、リセット電圧を印加されることによって再びフレデリクス転移が生じる。これにより、オンオフ表示が可能になる。つまり、リセット状態と、0°ユニフォーム配向状態と360°ツイスト配向状態によって表示を行なうことができる。
【0008】
(駆動電圧マージンについて)
図4に示した特性図の縦軸は、図3に示す走査信号電位の絶対値Vwであり、横軸はバイアス電圧Vbである。なお、このバイアス電圧Vbは、走査信号の基準電圧(本実施例では0V)に対する、データ信号のデータ電位の波高値であり、本実施例ではデータ電位Vdが基準電圧に対して設定されているため、Vb=Vdとなる。
【0009】
図4に示す特性図は、以下の手順で求めた。まず飽和値電圧Vsatの曲線は、選択電位Vwを固定してオン表示(0°ユニフォーム状態で光を透過するときの表示)できる限界のバイアス電位Vb(データ電位Vd)を求め、この操作を選択電位Vwを変化させながら繰り返し行うことで得られた。
【0010】
同様に、図4に示すしきい値電圧Vthの曲線は、選択電位Vwを固定してオフ表示(360°ツイスト状態で光を透過しないときの表示)できる限界のバイアス電位Vb(データ電位Vd)を求め、この操作を選択電位Vwを変化させながら繰り返し行うことで得られた。
【0011】
この図においてオンオフ表示が可能な範囲は、飽和電圧Vsat曲線としきい値電圧Vth曲線で挟まれた領域である。
【0012】
つまり、オンオフ表示ができる電圧の範囲が広い場合は、駆動電圧マージンが大きいことになり、逆に狭い場合は、駆動電圧マージンが小さいということになる。
【0013】
(遅延期間と駆動電圧マージン)
図5はBTNの駆動電圧マージンと遅延期間T2との関係を示す特性図である。
【0014】
駆動条件はデューティ比1/60、フレーム周波数60Hzで1Hの長さがおよそ280μsecである。この図から、遅延期間T2の長さの変動によって駆動電圧マージンの大きさも変動することが分かる。
【0015】
ところが、水平走査期間を基準とする駆動方法の場合、遅延期間の長さは、1Hの倍数でしか設定することができないために、特に、駆動デューティ比の小さい液晶装置の駆動に応用した場合、駆動電圧マージンが最も大きくなるような遅延期間にあわせて設定できない可能性がある。
【0016】
例えばデューティ比1/60程度の低いデューティ比の駆動を考慮した場合、1Hの長さはおよそ280μsecであり、遅延期間は、280μsec、560μsec、840μsec・・・というように280μsec間隔でしか設定できないことになる。したがって最も駆動電圧マージンの大きい遅延期間を設定できない可能性がある。
【0017】
また、図6に、飽和電圧Vsatおよびしきい値電圧Vthと温度との関係を表す特性図を示す。VsatとVthは、図6に示したように、温度が高くなるほど低く、温度が低くなると高くなる。オンオフ表示をするためには選択電位Vwとデータ電位Vdの差分電圧|Vw−Vd|は、VsatとVthに挟まれた領域に設定する必要があるが、仮にそれぞれの電位を固定した場合、温度が大きく変化すると、VsatとVthに挟まれた領域から外れてしまい、オンオフ表示することができなくなってしまう。
【0018】
そこで、本発明の目的とするところは、駆動デューティ比や、温度によらずに所定の駆動電圧マージンを確保しながらオンオフ表示することが可能な液晶装置、およびそれを備えた電子機器を提供することにある。
【0019】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る液晶装置は、複数の走査信号線を有する基板と複数のデータ信号線を有する基板との間に、ネマチック液晶を用いた双安定性液晶を狭持した液晶層を有する液晶装置において、一垂直走査期間中にリセット期間、遅延期間、選択期間及び非選択期間をこの順に有する走査信号を各走査信号線に供給する走査駆動手段と、前記選択期間毎に表示パターンに対応したデータ電位を有するデータ信号を前記データ信号線に供給する信号駆動手段とを具備し、前記走査駆動手段は、前記走査電極にリセット電位を供給する前記リセット期間を第1のシフトクロックに基づき決定する第1のシフトレジスタと、選択電位を供給する前記選択期間を前記第1のシフトクロックとは位相の異なる第2のシフトクロックに基づき決定する第2のシフトレジスタと、を有することを特徴とする。
また、本発明に関わる液晶装置は、前記液晶装置の温度を検出することによって、前記第1のシフトクロックと前記第2のシフトクロックのタイミングを決定することを特徴とする。
【0020】
なお、第1のシフトレジスタは第1のシフトクロックに基づき、また第2のシフトレジスタは第2のシフトクロックに基づき信号を出力する。
【0021】
上記構成によれば、それぞれのクロックの位相をずらして、リセット電位と選択電位の間隔を自由に設定することができるので、遅延期間を可変することができ、駆動電圧マージンの最も広い遅延期間を設定することができる。
【0022】
また、前記走査駆動手段が、リセット交流化信号と選択交流化信号により前記液晶の印加電圧を交流化することが好ましい。
【0023】
上記構成によれば、リセット電位を供給する期間を決定する第1のシフトレジスタの第1のシフトクロックと、選択電位を供給する期間を決定する第2のシフトレジスタの第2のシフトクロックの位相が異なる場合でも、それぞれの切替わりタイミングに合わせて、それぞれリセット電位と選択電位の交流化ができるようになり、液晶の劣化を防ぐことができる。
【0024】
また、本発明に係る電子機器は、上記した液晶装置を備えたことを特徴とする。
【0025】
上記構成によれば、表示部に高速な応答を必要とする電子機器を提供できる。
【0026】
【発明の実施の形態】
【0027】
【実施例】
(液晶パネルの構造)
液晶材料はネマチック液晶(例えば、E.Merck社製ZLI-3329)に光学活性剤(例えば、E.Merck社製S-811)を添加することにより、液晶のヘリカルピッチを3〜4μmに調整したものである。図1に示すように、上下のガラス基板5,5上にITOからなる透明電極4A、4Bのパターンを形成し、その上に各々ポリイミド配向膜2を塗布した。そして、各ポリイミド配向膜に対して、相互に所定の角度φ(実施例ではφ=180°)異なる方向にラビング処理を施して、セルを構成した。上下のガラス基板5,5の間にはスペーサを挿入して基板間隔を均一化し、例えば基板間隔(セルギャップ)を2μm以下とした。したがって、液晶層厚/ねじれピッチの比は0.5±0.2の範囲にある。
【0028】
このセルに液晶を注入すると、液晶分子1のプレチルト角θ1、θ2は数度となり、初期配向が180°のツイスト状態となる。この液晶パネルを、図1に示す偏光方向の異なる2枚の偏光板7,7で挟み込み、表示体を形成した。なお3は絶縁層、6は平坦化層、8は画素間の遮光層、9は液晶分子1のダイレクターベクトルである。平坦化層6、遮光層8は必要に応じて形成でき、これらに代えて、基板5上に透明電極を形成しても良い。
【0029】
なお、一方の基板5には、透明電極4Aとして、例えば、その行方向に沿って伸びる複数の行電極(走査信号線とも言う)が形成され、他方の基板5の透明電極4Bとして、例えば、その列方向に沿って伸びる複数の列電極(データ信号線とも言う)が形成され、両電極に供給される信号の差電圧が液晶層に印加されて、表示のオン状態/オフ状態に対応する液晶の配列に制御する駆動が行われる。
【0030】
(実施例1)
図7は、実施例1の概略図である。これは図1に示す液晶パネルを用いたBTN液晶装置を示している。図7において、この液晶装置は、液晶パネル70の背面にバックライト71を配置した透過型である。液晶パネル70の一方の基板5に形成された走査信号線には走査駆動回路72が接続され、一方、液晶パネル70の他方の基板5に形成されたデータ信号線にはデータ信号駆動回路73が接続される。走査駆動回路72とデータ信号駆動回路73には、電位設定回路74から所定の電位が供給され、線順次走査回路75より基準クロック信号と所定のタイミング信号および映像信号76より変換された表示データ信号が供給される。
【0031】
図8は、実施例1の走査信号波形の一例である。フレーム周波数60Hz、1/60デューティ(1Hの長さはおよそ280μsec)、リセット電位の極性を1フレーム毎に反転し、選択電位は1/2H毎に反転するとともに、1フレーム毎に反転する。また、データ信号電位の極性も選択電位に対応するように反転する。
【0032】
次にデータ電位と選択電位の差分電圧(液晶印加電圧)と表示の関係を図9を用いて説明する。選択電位は上述のように、1/2H反転するとともに、1フレーム毎に反転するので2種類の選択電位がある。図9左の負極性から正極性に変化する選択電位に対して、オン表示の場合は、データ電位が正極性から負極性に変化し、この時の液晶印加電圧は|Vw+Vd|である。オフ表示の場合は、データ電位が負極性から正極性に変化し、この時の液晶印加電圧は|Vw−Vd|である。右の正極性から負極性に変化する選択電位に対しては、オン表示の場合は、データ電位が負極性から正極性に変化し、この時の液晶印加電圧は|Vw+Vd|である。オフ表示の場合は、データ電位が正極性から負極性に変化し、この時の液晶印加電圧は|Vw−Vd|である。このようにオン表示あるいはオフ表示に応じて、データ電位も反転させ、|Vw+Vd|>Vsat、|Vw−Vd|<Vthを満たすように選択電位Vwとデータ電位Vdを選ぶとオンオフ表示が可能になる。
【0033】
図10は、実施例1の走査駆動回路の概略図である。実施例1の走査駆動回路は、リセット電位を出力する期間と選択電位を出力する期間それぞれを各走査信号線に順次供給していくために、60ビットの2つのシフトレジスタを有しており、リセットタイミング生成用のシフトレジスタ1001のデータRD1003をシフトクロックRCK1004でシフトし、選択タイミング生成用のシフトレジスタ1002のデータSD1006をシフトクロックSCK1007でシフトする。リセットタイミング生成用のシフトレジスタの出力と選択タイミング生成用のシフトレジスタの出力は電位選択回路1014に入力される。電位選択回路では、入力されたデータに応じて各走査信号線に出力する電位を+VR1009、−VR1010、+VS1011、−VS1012、VC1013から選択する。1005はリセット用シフトレジスタからのデータの出力RDO、1008は選択用シフトレジスタからのデータ出力SDOで、これらは、本実施例では1/60デューティの液晶パネルを駆動するので使用していないが、デューティ比1/60以上のデューティで使う場合の次段の走査駆動回路への出力である。
【0034】
図11は、図10で示した走査駆動回路の1部を示す図である。また、図12は、図11の走査駆動回路の1部のタイミングチャートである。次に図11、図12を用いて走査駆動回路の動作を説明する。
【0035】
図11において1101は、走査信号線n1107に接続された走査駆動回路n、1102は、走査信号線(n+1)1108に接続された走査駆動回路(n+1)であり、走査信号線nに接続された走査駆動回路nのリセット用シフトレジスタのデータRDがRCKの立ち上がりでDフリップフロップAnにラッチされ信号anが出力される。また選択用シフトレジスタのデータSDはSCKの立ち上がりでDフリップフロップBnにラッチされ信号bnが出力される。
【0036】
走査駆動回路nの電位選択回路n1105には、各電位+VR、−VR、+VS、−VS、VCが供給されており、信号an、信号bn、リセット交流化信号FRa1103、選択交流化信号FRb1104によってどの電位を出力するか選択する。また同様に、走査駆動回路n+1の電位選択回路(n+1)1106にも各電位が供給されており、信号a(n+1)、信号b(n+1)、FRa、FRbによってどの電位を出力するか選択する。
【0037】
具体的には、表1の論理式に従って出力電位を決定する。
【0038】
【表1】
【0039】
表1からリセット期間T1は、信号anがハイレベルである期間であり、リセット期間の電位は+VRまたは、−VRがリセット交流化信号FRaによって選ばれる。図12では信号anがハイレベルである期間にFRaがハイレベルなので、+VRが出力される。選択期間T3は、信号bnがハイレベルの期間であり、選択期間の電位は+VSまたは−VSが選択交流化信号FRbによって選ばれる。図12では、FRbの極性により、1Hの前半で−VSが走査信号線nに出力され、後半で+VSが走査信号線nに出力される。そして、それ以外の期間はVCが走査信号線nに出力される。また、RDがローレベルになってからSDがハイレベルになるまでの期間は2Hあり、さらにRCKとSCKのタイミングは期間tdだけずれているために、遅延期間T2(ここでは、リセット電位+VRが印加されてから選択電位−VRが印加されるまでの期間)は、2H+tdとなる。
【0040】
信号anは、走査信号線(n+1)に接続された走査駆動回路(n+1)のDフリップフロップ(An+1)にRCKの立ち上がりでラッチされ、信号bnは、Dフリップフロップ(Bn+1)にSCKの立ち上がりでラッチされ、それぞれ信号an+1、信号bn+1として出力される。走査駆動回路nの場合と同様に、電位選択回路(n+1)を動作させるので、ちょうど1クロック位相のずれた出力電位が走査信号線n+1に出力される。
【0041】
このように遅延期間T2は、2H+tdであり、RCKとSCKの入力タイミングを変化させることにより、tdの長さは可変できる。したがって遅延期間T2を1Hの切り替わりタイミングによらずに、最も駆動電圧マージンが高い遅延期間に設定することができる。
【0042】
(実施例2)
図13は、実施例2の液晶装置の一例を示す概略図である。実施例1の構成に温度センサ1301と温度補償回路1302を追加したものである。温度センサ1301は液晶パネル70の温度を検出し、検出信号1303を温度補償回路1302へ入力する。温度補償回路1302は、検出信号1303に応じて、RDとSDの間隔とRCKとSCKのタイミングを決定し、走査駆動回路72に入力する。温度補償の方法としては図6の温度と選択電位Vwとの関係と図14に示す遅延期間と選択電位Vwの関係をもとにする。温度が低くなるほど選択電位は高くする必要があるが、この時に遅延期間を長くしてやると選択電位Vwを変化させなくてもオンオフ表示が可能になる。逆に温度が高くなる場合には、遅延期間T2を短くしてやれば良い。つまり選択電位Vwやデータ電位Vdを変化させなくても、温度が下がれば、遅延期間T2を長くし、逆に温度が上がれば、遅延期間T2を短くすることによって適切な遅延期間T2を設定できる。このようにすると簡単な論理回路を付加することで温度補償が可能になる。
【0043】
(実施例3)
本発明の液晶装置を電子機器のディスプレイとして使用した。
【0044】
図15は本発明の液晶装置を用いた電子機器の概略図である。これは、オシロスコープである。1501は液晶装置であって、従来オシロスコープのディスプレイとしては、早い応答速度が必要とされることから、CRTが用いられることが多かったが、これを本発明の液晶装置で置き換えると、省スペースで省エネルギーであるという利点がある。
【図面の簡単な説明】
【図1】本発明の液晶装置の液晶パネルの構造を示す概略断面図である。
【図2】BTNの各種状態を説明するための概略説明図である。
【図3】BTNの印加電圧波形の一例を示す液晶駆動電圧波形図である。
【図4】BTNの駆動電圧マージンを説明するための特性図である。
【図5】BTNの駆動電圧マージンと遅延期間の特性図である。
【図6】BTNの飽和値電圧Vsat及びしきい値電圧Vthと温度との関係を示す特性図である。
【図7】本発明の実施例1の液晶装置の一例を示す概略図である。
【図8】本発明の実施例1の液晶装置の駆動電圧波形の一例を示す駆動電圧波形図である。
【図9】本発明の実施例1の液晶装置の駆動原理を説明する概略説明図である。
【図10】本発明の実施例1の走査駆動回路の一例を示す図である。
【図11】本発明の実施例1の走査駆動回路の一部を示す図である。
【図12】本発明の実施例1の走査駆動回路のタイミングチャート。
【図13】本発明の実施例2の液晶装置の一例を示す概略図である。
【図14】BTNの飽和値電圧Vsat及びしきい値電圧Vthと遅延期間との関係を示す特性図である。
【図15】本発明の実施例3の電子機器の一例を説明する説明図である。
【符号の説明】
T1 リセット期間
T2 遅延期間
T3 選択期間
T4 非選択期間
Vsat 飽和値電圧
Vth しきい値電圧
1 液晶分子
2 ポリイミド配向膜
3 絶縁層
4A 走査信号線
4B データ信号線
5 ガラス基板
6 平坦化層
7 偏光板
8 遮光層
9 液晶分子1のダイレクターベクトル[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal device using a bistable liquid crystal (BTN = Bistable Twisted Nematic) having a memory property using a nematic liquid crystal and an electronic apparatus using the same.
[0002]
[Background]
A bistable liquid crystal display using a nematic liquid crystal has already been disclosed in Japanese Patent Publication No. 1-51818, and describes an initial alignment condition, two stable states, a method for realizing the stable state, and the like.
[0003]
However, the contents described in the above Japanese Patent Publication No. 1-51818 only describe two stable state operations or phenomena, and no means for putting them into practical use as display bodies has been presented. Furthermore, the above publication does not describe any description of a mat risk display that has the highest practical application as a display body and has a high display capability, and does not disclose any driving method.
[0004]
In view of this, the present applicant has proposed a method for controlling the backflow generated in the liquid crystal panel and improving the above-mentioned drawbacks in Japanese Patent Laid-Open No. 6-230751. In this method, first, a 0 ° uniform state is created by a period in which a high voltage of about 1 ms is applied to cause a Fredericks transition and a constant voltage pulse having a reverse polarity or a threshold value equal to or more than the threshold value of the pulse immediately following. Similarly, a pulse period equal to or less than a threshold value immediately following the Fredericks transition voltage is provided to realize a 360 ° twist state. In this method, the writing time per line of the matrix display is set to 400 μs, and writing of 400 lines or more requires a total time of 160 ms (6.25 Hz) or more, which is still practical because it involves display flicker. There was a problem above.
[0005]
Accordingly, the applicant of the present application has further filed Japanese Patent Application Laid-Open No. 7-175041 as an improvement in writing time. As shown in FIG. 2 or FIG. 4 of this publication, a delay period is provided after a reset pulse causing a Fredericks transition, and an ON or OFF selection signal is applied thereafter. In this way, the writing time can be realized, for example, 50 μs, which is several times faster than the conventional writing time.
[0006]
[Problems to be solved by the invention]
(Description of liquid crystal display principle)
FIG. 2 is an explanatory diagram for explaining various states of the liquid crystal in the liquid crystal device, and FIG. 3 is an example of a voltage waveform applied to the liquid crystal device.
[0007]
In the initial alignment state, the liquid crystal device is in a 180 ° twist alignment state by rubbing treatment. When the
[0008]
(About drive voltage margin)
The vertical axis of the characteristic diagram shown in FIG. 4 is the absolute value Vw of the scanning signal potential shown in FIG. 3, and the horizontal axis is the bias voltage Vb. The bias voltage Vb is a peak value of the data potential of the data signal with respect to the reference voltage of the scanning signal (0 V in this embodiment). In this embodiment, the data potential Vd is set with respect to the reference voltage. Therefore, Vb = Vd.
[0009]
The characteristic diagram shown in FIG. 4 was obtained by the following procedure. First, the saturation voltage Vsat curve obtains a limit bias potential Vb (data potential Vd) that can be turned on (displayed when light is transmitted in a 0 ° uniform state) with the selection potential Vw fixed, and this operation is selected. It was obtained by repeating the process while changing the potential Vw.
[0010]
Similarly, the threshold voltage Vth curve shown in FIG. 4 shows a limit bias potential Vb (data potential Vd) at which the selection potential Vw can be fixed and displayed off (displayed when light is not transmitted in a 360 ° twist state). And this operation was repeated while changing the selection potential Vw.
[0011]
In this figure, the range in which on / off display is possible is a region sandwiched between the saturation voltage Vsat curve and the threshold voltage Vth curve.
[0012]
That is, when the voltage range that can be turned on / off is wide, the drive voltage margin is large, and conversely, when it is narrow, the drive voltage margin is small.
[0013]
(Delay period and drive voltage margin)
FIG. 5 is a characteristic diagram showing the relationship between the drive voltage margin of BTN and the delay period T2.
[0014]
The driving conditions are a duty ratio of 1/60, a frame frequency of 60 Hz, and a length of 1H of about 280 μsec. From this figure, it can be seen that the size of the drive voltage margin also varies depending on the variation of the length of the delay period T2.
[0015]
However, in the case of a driving method based on the horizontal scanning period, the length of the delay period can be set only by a multiple of 1H. Therefore, when applied to driving a liquid crystal device with a small driving duty ratio, There is a possibility that it cannot be set in accordance with a delay period in which the drive voltage margin is maximized.
[0016]
For example, when considering driving with a low duty ratio of about 1/60, the length of 1H is approximately 280 μsec, and the delay period can be set only at intervals of 280 μsec, such as 280 μsec, 560 μsec, 840 μsec, and so on. become. Therefore, there is a possibility that the delay period with the largest drive voltage margin cannot be set.
[0017]
FIG. 6 is a characteristic diagram showing the relationship between the saturation voltage Vsat and threshold voltage Vth and temperature. As shown in FIG. 6, Vsat and Vth are lower as the temperature is higher, and are higher as the temperature is lower. In order to perform on / off display, the difference voltage | Vw−Vd | between the selection potential Vw and the data potential Vd needs to be set in a region sandwiched between Vsat and Vth, but if each potential is fixed, Is greatly changed, the region between Vsat and Vth is deviated, and on-off display cannot be performed.
[0018]
Accordingly, an object of the present invention is to provide a liquid crystal device capable of on / off display while ensuring a predetermined drive voltage margin regardless of the drive duty ratio and temperature, and an electronic apparatus including the same. There is.
[0019]
[Means for Solving the Problems]
In order to solve the above-described problems, a liquid crystal device according to the present invention narrows a bistable liquid crystal using a nematic liquid crystal between a substrate having a plurality of scanning signal lines and a substrate having a plurality of data signal lines. In a liquid crystal device having a held liquid crystal layer , a scanning drive unit that supplies a scanning signal having a reset period, a delay period, a selection period, and a non-selection period in this order in one vertical scanning period to each scanning signal line, and the selection period a data signal having a data potential corresponding to the display pattern and a signal drive means for supplying to said data signal lines for each of said scan drive means, said reset period and supplies a reset potential to the scan electrode and the first first shift register and a phase different second shift clock from said the selection period and supplies a selection potential first shift clock to determine on the basis of a shift clock A second shift register to determine based on the click, and having a.
The liquid crystal device according to the present invention is characterized in that the timing of the first shift clock and the second shift clock is determined by detecting the temperature of the liquid crystal device.
[0020]
Note that the first shift register outputs a signal based on the first shift clock, and the second shift register outputs a signal based on the second shift clock.
[0021]
According to the above configuration, the interval between the reset potential and the selection potential can be freely set by shifting the phase of each clock, so that the delay period can be varied and the delay period with the widest drive voltage margin can be obtained. Can be set.
[0022]
Moreover, it is preferable that the scanning drive unit converts the applied voltage of the liquid crystal into an alternating current using a reset alternating signal and a selective alternating signal.
[0023]
According to the above configuration, the phase of the first shift clock of the first shift register that determines the period for supplying the reset potential and the phase of the second shift clock of the second shift register that determines the period for supplying the selection potential. Even if they are different from each other, the reset potential and the selection potential can be converted into an alternating current in accordance with the switching timing of each, and deterioration of the liquid crystal can be prevented.
[0024]
In addition, an electronic apparatus according to the present invention includes the above-described liquid crystal device.
[0025]
According to the above configuration, it is possible to provide an electronic device that requires a high-speed response to the display unit.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
[0027]
【Example】
(Structure of the liquid crystal panel)
The liquid crystal material was adjusted to a helical pitch of 3 to 4 μm by adding an optically active agent (for example, S-811 manufactured by E. Merck) to a nematic liquid crystal (for example, ZLI-3329 manufactured by E. Merck). Is. As shown in FIG. 1, a pattern of
[0028]
When liquid crystal is injected into this cell, the pretilt angles θ1 and θ2 of the
[0029]
One
[0030]
(Example 1)
FIG. 7 is a schematic diagram of the first embodiment. This shows a BTN liquid crystal device using the liquid crystal panel shown in FIG. In FIG. 7, this liquid crystal device is a transmissive type in which a
[0031]
FIG. 8 is an example of a scanning signal waveform according to the first embodiment. The frame frequency is 60 Hz, the 1/60 duty (the length of 1H is approximately 280 μsec), the polarity of the reset potential is inverted every frame, the selection potential is inverted every 1 / 2H, and is inverted every frame. Also, the polarity of the data signal potential is inverted so as to correspond to the selected potential.
[0032]
Next, the relationship between the differential voltage (liquid crystal applied voltage) between the data potential and the selection potential and the display will be described with reference to FIG. As described above, since the selection potential is inverted by 1 / 2H and inverted every frame, there are two types of selection potential. In the case of ON display with respect to the selection potential that changes from negative polarity to positive polarity on the left in FIG. 9, the data potential changes from positive polarity to negative polarity, and the liquid crystal applied voltage at this time is | Vw + Vd |. In the case of OFF display, the data potential changes from negative polarity to positive polarity, and the liquid crystal applied voltage at this time is | Vw−Vd |. For the selection potential that changes from the positive polarity to the negative polarity on the right, in the case of ON display, the data potential changes from the negative polarity to the positive polarity, and the liquid crystal applied voltage at this time is | Vw + Vd |. In the off display, the data potential changes from positive polarity to negative polarity, and the liquid crystal applied voltage at this time is | Vw−Vd |. In this manner, the data potential is also inverted according to the on display or the off display, and the on / off display can be performed by selecting the selection potential Vw and the data potential Vd so that | Vw + Vd |> Vsat and | Vw−Vd | <Vth are satisfied. Become.
[0033]
FIG. 10 is a schematic diagram of the scan driving circuit according to the first embodiment. The scan driving circuit according to the first embodiment includes two 60-bit shift registers in order to sequentially supply a reset potential output period and a selection potential output period to each scan signal line. The data RD1003 of the shift register 1001 for generating reset timing is shifted by the shift clock RCK1004, and the data SD1006 of the
[0034]
FIG. 11 is a diagram showing a part of the scan driving circuit shown in FIG. FIG. 12 is a timing chart of a part of the scan driving circuit of FIG. Next, the operation of the scan driving circuit will be described with reference to FIGS.
[0035]
In FIG. 11, reference numeral 1101 denotes a scanning drive circuit n connected to the scanning signal line n1107, and 1102 denotes a scanning driving circuit (n + 1) connected to the scanning signal line (n + 1) 1108, which is connected to the scanning signal line n. The data RD of the reset shift register of the scan driving circuit n is latched by the D flip-flop An at the rising edge of RCK, and the signal an is output. The data SD of the selection shift register is latched in the D flip-flop Bn at the rising edge of SCK, and the signal bn is output.
[0036]
Each potential + VR, −VR, + VS, −VS, and VC is supplied to the potential selection circuit n1105 of the scan driving circuit n, and which is determined by the signal an, the signal bn, the reset alternating signal FRa1103, and the selective alternating signal FRb1104. Select whether to output potential. Similarly, each potential is also supplied to the potential selection circuit (n + 1) 1106 of the scan driving circuit n + 1, and a potential to be output is selected by the signal a (n + 1), the signal b (n + 1), FRa, and FRb. .
[0037]
Specifically, the output potential is determined according to the logical expression in Table 1.
[0038]
[Table 1]
[0039]
From Table 1, the reset period T1 is a period in which the signal an is at a high level, and the potential of the reset period is selected by + VR or -VR by the reset AC signal FRa. In FIG. 12, since FRa is at a high level during a period in which the signal an is at a high level, + VR is output. The selection period T3 is a period in which the signal bn is at a high level, and the potential of the selection period is selected as + VS or −VS by the selection alternating signal FRb. In FIG. 12, -VS is output to the scanning signal line n in the first half of 1H and + VS is output to the scanning signal line n in the second half depending on the polarity of FRb. In other periods, VC is output to the scanning signal line n. Further, since the period from when RD becomes low level to when SD becomes high level is 2H, and the timing of RCK and SCK is shifted by the period td, the delay period T2 (here, the reset potential + VR is The period from the application to the selection potential −VR is 2H + td.
[0040]
The signal an is latched at the rising edge of RCK in the D flip-flop (An + 1) of the scanning drive circuit (n + 1) connected to the scanning signal line (n + 1), and the signal bn is latched at the rising edge of SCK in the D flip-flop (Bn + 1). The signals are latched and output as signal an + 1 and signal bn + 1, respectively. As in the case of the scanning drive circuit n, the potential selection circuit (n + 1) is operated, so that an output potential shifted by exactly one clock phase is output to the scanning signal
[0041]
Thus, the delay period T2 is 2H + td, and the length of td can be varied by changing the input timing of RCK and SCK. Therefore, the delay period T2 can be set to the delay period with the highest drive voltage margin regardless of the switching timing of 1H.
[0042]
(Example 2)
FIG. 13 is a schematic diagram illustrating an example of a liquid crystal device according to the second embodiment. A temperature sensor 1301 and a temperature compensation circuit 1302 are added to the configuration of the first embodiment. The temperature sensor 1301 detects the temperature of the
[0043]
(Example 3)
The liquid crystal device of the present invention was used as a display for electronic equipment.
[0044]
FIG. 15 is a schematic view of an electronic apparatus using the liquid crystal device of the present invention. This is an oscilloscope. Reference numeral 1501 denotes a liquid crystal device, and a CRT is often used as a display of a conventional oscilloscope because a high response speed is required. However, when this is replaced with the liquid crystal device of the present invention, space saving is achieved. There is an advantage of energy saving.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing the structure of a liquid crystal panel of a liquid crystal device of the present invention.
FIG. 2 is a schematic explanatory diagram for explaining various states of a BTN.
FIG. 3 is a liquid crystal driving voltage waveform diagram showing an example of an applied voltage waveform of BTN.
FIG. 4 is a characteristic diagram for explaining a drive voltage margin of BTN.
FIG. 5 is a characteristic diagram of a drive voltage margin and a delay period of BTN.
FIG. 6 is a characteristic diagram showing the relationship between the saturation value voltage Vsat and threshold voltage Vth of BTN and temperature.
FIG. 7 is a schematic diagram illustrating an example of a liquid crystal device according to a first embodiment of the invention.
FIG. 8 is a drive voltage waveform diagram illustrating an example of a drive voltage waveform of the liquid crystal device according to the first embodiment of the invention.
FIG. 9 is a schematic explanatory diagram illustrating the driving principle of the liquid crystal device according to the first embodiment of the invention.
FIG. 10 is a diagram illustrating an example of a scan driving circuit according to the first embodiment of the present invention.
FIG. 11 is a diagram illustrating a part of the scan drive circuit according to the first embodiment of the present invention.
FIG. 12 is a timing chart of the scan drive circuit according to the first embodiment of the present invention.
FIG. 13 is a schematic view showing an example of a liquid crystal device according to
FIG. 14 is a characteristic diagram showing the relationship between the saturation value voltage Vsat and threshold voltage Vth of BTN and the delay period.
FIG. 15 is an explanatory diagram illustrating an example of an electronic apparatus according to a third embodiment of this invention.
[Explanation of symbols]
T1 reset period T2 delay period T3 selection period T4 non-selection period Vsat saturation value voltage
Claims (3)
一垂直走査期間中にリセット期間、遅延期間、選択期間及び非選択期間をこの順に有する走査信号を各走査信号線に供給する走査駆動手段と、
前記選択期間毎に表示パターンに対応したデータ電位を有するデータ信号を前記データ信号線に供給する信号駆動手段とを具備し、
前記走査駆動手段は、前記走査電極にリセット電位を供給する前記リセット期間を第1のシフトクロックに基づき決定する第1のシフトレジスタと、選択電位を供給する前記選択期間を前記第1のシフトクロックとは位相の異なる第2のシフトクロックに基づき決定する第2のシフトレジスタと、を有することを特徴とする液晶装置。In a liquid crystal device having a liquid crystal layer sandwiching a bistable liquid crystal using a nematic liquid crystal between a substrate having a plurality of scanning signal lines and a substrate having a plurality of data signal lines,
Scan driving means for supplying each scanning signal line with a scanning signal having a reset period, a delay period, a selection period, and a non-selection period in this order in one vertical scanning period;
A data signal having a data potential corresponding to the display pattern for each of the selected period and a signal drive means for supplying to said data signal lines,
The scan driving means includes: a first shift register that determines the reset period for supplying a reset potential to the scan electrode based on a first shift clock; and the selection period for supplying a selection potential to the first shift clock. liquid crystal device and having a second shift register to determine based on a different second shift clock phases, a and.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17316098A JP3666249B2 (en) | 1998-06-19 | 1998-06-19 | Liquid crystal device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17316098A JP3666249B2 (en) | 1998-06-19 | 1998-06-19 | Liquid crystal device and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000010077A JP2000010077A (en) | 2000-01-14 |
JP3666249B2 true JP3666249B2 (en) | 2005-06-29 |
Family
ID=15955222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17316098A Expired - Fee Related JP3666249B2 (en) | 1998-06-19 | 1998-06-19 | Liquid crystal device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3666249B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2854980B1 (en) * | 2003-05-16 | 2005-07-15 | Nemoptic | IMPROVED METHOD AND DEVICE FOR BISTABLE NEMATIC LIQUID CRYSTAL DISPLAY |
JP5437737B2 (en) * | 2009-08-19 | 2014-03-12 | セイコーインスツル株式会社 | Bistable liquid crystal display panel and driving method thereof |
KR102128579B1 (en) * | 2014-01-21 | 2020-07-01 | 삼성디스플레이 주식회사 | Gate driver and display apparatus having the same |
-
1998
- 1998-06-19 JP JP17316098A patent/JP3666249B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000010077A (en) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3489169B2 (en) | Driving method of liquid crystal display device | |
TW550413B (en) | Method for driving display apparatus, driving circuit, display apparatus and electronic machine | |
JPH06230751A (en) | Liquid crystal display device having two metastable state and its driving method | |
JPH09185037A (en) | Driving method for liquid crystal display device | |
JPH01134346A (en) | Ferrodielectric liquid crystal display device, driving thereof and generation of drive waveform | |
JPH10253944A (en) | Liquid crystal device and its drive method | |
US5124820A (en) | Liquid crystal apparatus | |
JP3659013B2 (en) | Liquid crystal device, driving method thereof and electronic apparatus using the same | |
JP3854329B2 (en) | Drive circuit for matrix display device | |
JP3666249B2 (en) | Liquid crystal device and electronic device | |
JPH11133382A (en) | Method and device for addressing liquid crystal device and the liquid crystal device | |
JPH11231287A (en) | Method and circuit for driving ferroelectric liquid crystal display element | |
JPS63244021A (en) | Driving device | |
JP3525895B2 (en) | Driving method of liquid crystal display device | |
JP3624738B2 (en) | Electro-optical device driving method, electro-optical device driving circuit, electro-optical device, and electronic apparatus | |
JPH07248485A (en) | Liquid crystal display device and method of driving it | |
JP2604750Y2 (en) | Display drive | |
JPH07128641A (en) | Liquid crystal display device | |
JPH08248374A (en) | Waveform display device | |
JPH02116823A (en) | Liquid crystal device | |
JP2531683B2 (en) | Liquid crystal device | |
JPS62133426A (en) | Liquid crystal device | |
JPH10115822A (en) | Drive method for liquid crystal display body | |
JPH11258574A (en) | Antiferroelectric liquid crystal display | |
JPH09189895A (en) | Driving method for liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |