JP3664387B2 - Bus trigger circuit and waveform measuring device using the same - Google Patents

Bus trigger circuit and waveform measuring device using the same Download PDF

Info

Publication number
JP3664387B2
JP3664387B2 JP2001313622A JP2001313622A JP3664387B2 JP 3664387 B2 JP3664387 B2 JP 3664387B2 JP 2001313622 A JP2001313622 A JP 2001313622A JP 2001313622 A JP2001313622 A JP 2001313622A JP 3664387 B2 JP3664387 B2 JP 3664387B2
Authority
JP
Japan
Prior art keywords
address
trigger
bus
trigger circuit
cbus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001313622A
Other languages
Japanese (ja)
Other versions
JP2003121471A (en
Inventor
幸輔 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2001313622A priority Critical patent/JP3664387B2/en
Publication of JP2003121471A publication Critical patent/JP2003121471A/en
Application granted granted Critical
Publication of JP3664387B2 publication Critical patent/JP3664387B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明はバストリガ回路およびそれを用いた波形測定装置に関するもので、詳しくは、Ｉ２Cbus(Inter-Integrated Circuit Bus)を流れるデータの測定に用いるトリガ回路の改善に関するものである。
【０００２】
【従来の技術】
Ｉ２Cbusは２線式のシリアル通信バスであり、プリント基板に実装される集積回路相互間を接続するバスとして、オーディオ家電をはじめとする各種の電子機器で広く用いられている。
【０００３】
図４はＩ２Cbusを流れるデータ構成の説明図である。I2Cbusでは、8ビット（１バイト）のデータと1ビットの確認信号を１組としてデータ転送する。
ここで、この確認信号のシリアルデータSDAが“Ｈ”レベルの場合は確認無し（Non-Ack）となって、SDAが“L”レベルの場合は確認有りとなる。確認信号は、ある特定の場合を除き、データの送受信が正常に行われている場合は必ず “L“レベルとなり、データの送受信に失敗した場合には“H”レベルとなる。なおSCLはシリアルクロックである。
【０００４】
図５は、I2CBUSのデータ解析を行うように構成された従来の波形測定装置の一種であるデジタルオシロスコープ１の要部のブロック図である。Non-Ackレベル判定部２は、I2CBUSに接続されている複数のデバイス1〜デバイスｎから出力される確認信号のレベルを検出する。Non-Ackレベル判定部２は、デバイス1〜デバイスｎのいずれかがデータの送受信に失敗して確認信号が“Ｈ”レベルになったことを検出すると、トリガ生成部３に制御信号を出力する。
【０００５】
トリガ生成部３はトリガ信号を発生し、測定データをメモリに取り込み格納する測定データ格納部４に出力する。
【０００６】
測定データ格納部４は、トリガ生成部３から入力されるトリガ信号に基づき、I2CBUSに流れる所定時間分のデータを図示しないメモリに取り込み格納する。このようにしてメモリに格納した測定データに基づいて、デバイス1〜デバイスｎのいずれかがデータの送受信に失敗した原因を解析する。
【０００７】
【発明が解決しようとする課題】
しかし、従来のデジタルオシロスコープ１のNon-Ackレベル判定部２は確認信号のレベルが"H"か“Ｌ”かを判断してその結果をトリガ生成部３に出力し、トリガ生成部３は確認信号のレベルが“Ｈ”の場合にはトリガ信号を生成して単純に測定データ格納部４に出力していた。
【０００８】
すなわち、従来のデジタルオシロスコープ１では、確認信号のレベルが“Ｈ”の場合にはトリガに基づき無条件に測定データを測定データ格納部４に取り込んでいた。
【０００９】
そのため、正常な状態でありながらいつも確認信号を返さない例えばROMのようなデバイスがI2CBUSに接続されていると、それらのデバイスがデータの送受信を行う場合には常にNon-Ackに基づくトリガ信号が出力されることになり、正常であるにもかかわらずその都度トリガ信号に基づくデータの取り込み処理を実行することになり、作業効率が低下するという問題がある。
【００１０】
本発明は、このような問題を解決するものであり、その目的は、正常な状態でありながらいつも確認信号を返さない特定のデバイスに関しては選択的にNon-Ackを無視してトリガを機能させないようにしたバストリガ回路およびこのようなバストリガ回路を用いた波形測定装置を提供することにある。
【００１１】
【課題を解決するための手段】
このような目的を達成する請求項１の発明は、
Ｉ２Cbusに接続されるデバイスから出力される確認信号に応じて測定データをメモリに取り込むためのトリガ信号を発生させるように構成されたバストリガ回路において、
指定された特定アドレスのデバイスから出力される確認信号に基づくトリガ信号は無視するように構成したことを特徴とする。
【００１２】
請求項２の発明は、請求項１記載のバストリガ回路において、
特定アドレスのデバイスを指定するためのデバイスアドレス設定部と、
このデバイスアドレス設定部で設定されたアドレスとI2CBUSに伝送されるデバイスアドレスとを比較するデバイスアドレス比較部と、
このデバイスアドレス比較部の比較結果に応じて測定データをメモリに取り込むためのトリガ信号の出力を制限するトリガマスク部、
とで構成されたことを特徴とする。
【００１３】
請求項３の発明は、請求項１または請求項２記載のバストリガ回路において、特定アドレスのデバイスは、正常な状態でありながらいつも確認信号を返さないデバイスであることを特徴とする。
【００１４】
これらにより、I2CBUSを流れるデータの測定にあたり、特定のデバイスの確認信号に起因する作業効率低下を防止できる。
【００１５】
請求項４の発明は、請求項１〜請求項３のいずれかに記載のバストリガ回路において、各アドレスビットのレベルを“Ｈ”，“Ｌ”，“Don't Care”で設定できることを特徴とする。
【００１６】
これにより、例えばDon't Careを使ってRead/Writeビットのみを指定することでデータ受信中あるいは送信中のNon-Ack確認信号は全て無視するという設定も可能になる。
【００１７】
請求項５の発明は、Ｉ２Cbusに接続されるデバイスから出力される確認信号に応じて測定データをメモリに取り込むためのトリガ信号を発生させるように構成されたバストリガ回路を用いた波形測定装置であって、
バストリガ回路は、指定された特定アドレスのデバイスから出力される確認信号に基づくトリガ信号は無視するように構成したことを特徴とする。
【００１８】
請求項６の発明は、請求項５記載の波形測定装置において、
前記バストリガ回路は、
特定アドレスのデバイスを指定するためのデバイスアドレス設定部と、
このデバイスアドレス設定部で設定されたアドレスとI2CBUSに伝送されるデバイスアドレスとを比較するデバイスアドレス比較部と、
このデバイスアドレス比較部の比較結果に応じて測定データをメモリに取り込むためのトリガ信号の出力を制限するトリガマスク部、
とで構成されたことを特徴とする。
【００１９】
これらにより、I2CBUSを流れるデータを波形測定装置で測定するのにあたり、特定のデバイスの確認信号に起因する作業効率低下を防止できる。
【００２０】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
図１は本発明の実施の形態の一例を示す構成図であり、図５と共通する部分には同一の符号を付けている。
図１のデジタルオシロスコープ１には、図５の構成に対して、デバイスアドレス設定部５とデバイスアドレス比較部６とトリガマスク部７が追加されている。
【００２１】
デバイスアドレス設定部５は、正常な状態でありながらいつも確認信号を返さない特定のデバイスのアドレスをデバイスアドレス比較部６の一方の入力端子に設定出力する。デバイスアドレス比較部６の他方の入力端子には、I2CBUSを流れるデバイスのアドレスが入力される。
【００２２】
デバイスアドレス比較部６は、比較検出信号をトリガマスク部７に出力する。
【００２３】
トリガマスク部７はトリガ生成部３と測定データ格納部４の間に接続されていて、I2CBUSを流れるデバイスのアドレスがデバイスアドレス設定部５の設定アドレスと一致した場合に、Non-Ackを無視して測定データ格納部４に対してトリガを機能させないようにマスクする。
【００２４】
図１の動作を図２のデータ構成図を用いて説明する。
デバイスアドレス比較部６は、デバイスアドレス設定部５で設定したバイトデータとI2CBUSを流れるデータのうちスタートコンディションの次に来るバイトデータとを比較し、両バイトデータが一致した場合には一致した時点から次のスタートコンディションまたはストップコンディションまでNon-Ackトリガ信号をマスクする信号を測定データ格納部４に出力する。
【００２５】
なお、デバイスアドレス設定部５で設定するバイトデータは、8ビットそれぞれのレベルを“Ｈ”， “Ｌ”， “Don't Care”で設定できるものとする。
【００２６】
また、スタートコンディションの次にくるバイトデータは、I2CBUSの7ビットアドレスモードにおけるアドレスとRead/Writeビットである。Read/Write ビットが“Ｌ”レベルの場合はWriteモード、“Ｈ”レベルの場合はReadモードとなる。本発明では、これら7ビットアドレスモードにおけるアドレスとRead/Writeビットを合わせた8ビットをアドレスデータとしている。
【００２７】
図３は、図１の動作の流れを説明するフローチャートである。まず、デバイスアドレス設定部５でNon-Ackトリガ信号を無視する特定デバイスのアドレスを設定する（Ｓ１）。その後、I2CBUSを流れるデータからスタートコンディションを探す（Ｓ２）。そして、デバイスアドレス設定部５で設定したバイトデータとI2CBUSを流れるデータのうちスタートコンディションの次に来るバイトデータとを比較し（Ｓ３）、これらのバイトデータが一致するか否かを判断する（Ｓ４）。不一致の場合はＳ２以降を繰り返して実行し、一致した場合には所定の期間Non-Ackトリガ信号をマスクする信号を測定データ格納部４に出力する（Ｓ５）。具体的には、両バイトデータが一致した時点から次のスタートコンディションまたはストップコンディションを探す（Ｓ６）。そして、スタートコンディションまたはストップコンディションが見つかった場合には（Ｓ７）、その時点でNon-Ackトリガ信号をマスクする信号の出力を止める（Ｓ８）。見つからない場合には見つかるまでＳ５以降を繰り返して実行する。
【００２８】
このように構成することにより、例えばデジタルオシロスコープでNon-Ackトリガ信号を用いてI2C-BUSの不具合を見つけるのにあたり、指定したアドレスを持つ特定デバイスが出力する確認信号のNon-Ackを無視することができ、トラブルシュート等の作業効率を改善できる。
【００２９】
なお、本発明では、前述のように、特定デバイスのアドレスデータを7ビットアドレスモードにおけるアドレスとRead/Writeビットを合わせた8ビットで設定しているので、ある特定のアドレスを有するデバイスのNon-Ack確認信号を無視することに限るものではなく、Don't Careを効果的に使うことにより、Read/Writeビットのみを指定することによってデータ受信中あるいは送信中のNon-Ack確認信号は全て無視するという設定も可能になる。
【００３０】
また、上記実施例ではバストリガ回路およびこのようなバストリガ回路を用いたデジタルオシロスコープの例について説明したが、波形測定機能を備えた電力計などの各種の波形測定装置にも適用できるものである。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、正常な状態でありながらいつも確認信号を返さない特定のデバイスに関しては選択的にNon-Ackを無視してトリガを機能させないようにしたバストリガ回路およびこのようなバストリガ回路を用いた波形測定装置を実現でき、作業効率を改善する効果は大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例を示すブロック構成図である。
【図２】データ構成例図である。
【図３】図１の動作の流れを説明するフローチャートである。
【図４】Ｉ２Cbusを流れるデータ構成の説明図である。
【図５】従来の波形測定装置の一種であるデジタルオシロスコープ１の要部のブロック図である。
【符号の説明】
１ デジタルオシロスコープ
２ Non-Ackレベル判定部
３ トリガ生成部
４ 測定データ格納部
５ デバイスアドレス設定部
６ デバイスアドレス比較部
７ トリガマスク部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bus trigger circuit and a waveform measuring apparatus using the bus trigger circuit, and more particularly to improvement of a trigger circuit used for measuring data flowing through an I 2 Cbus (Inter-Integrated Circuit Bus).
[0002]
[Prior art]
I 2 Cbus is a two-wire serial communication bus, and is widely used in various electronic devices such as audio home appliances as a bus for connecting integrated circuits mounted on a printed circuit board.
[0003]
FIG. 4 is an explanatory diagram of a data structure flowing through the I 2 Cbus. In I 2 Cbus, 8 bits (1 byte) data and 1 bit confirmation signal are transferred as a set.
Here, when the serial data SDA of the confirmation signal is “H” level, there is no confirmation (Non-Ack), and when SDA is “L” level, confirmation is present. The confirmation signal is always “L” level when data transmission / reception is normally performed, except for a specific case, and “H” level when data transmission / reception fails. SCL is a serial clock.
[0004]
FIG. 5 is a block diagram of a main part of a digital oscilloscope 1 which is a kind of a conventional waveform measuring apparatus configured to perform I 2 CBUS data analysis. The Non-Ack level determination unit 2 detects the levels of confirmation signals output from the plurality of devices 1 to n connected to the I 2 CBUS. The Non-Ack level determination unit 2 outputs a control signal to the trigger generation unit 3 when any of the devices 1 to n detects that the data transmission / reception has failed and the confirmation signal has become “H” level. .
[0005]
The trigger generation unit 3 generates a trigger signal and outputs the measurement data to the measurement data storage unit 4 that takes in and stores the measurement data in a memory.
[0006]
Based on the trigger signal input from the trigger generation unit 3, the measurement data storage unit 4 captures and stores data for a predetermined time flowing through the I 2 CBUS in a memory (not shown). Based on the measurement data stored in the memory in this way, one of the devices 1 to n analyzes the cause of failure in data transmission / reception.
[0007]
[Problems to be solved by the invention]
However, the Non-Ack level determination unit 2 of the conventional digital oscilloscope 1 determines whether the level of the confirmation signal is “H” or “L” and outputs the result to the trigger generation unit 3. When the signal level is “H”, a trigger signal is generated and simply output to the measurement data storage unit 4.
[0008]
That is, in the conventional digital oscilloscope 1, when the level of the confirmation signal is “H”, the measurement data is unconditionally taken into the measurement data storage unit 4 based on the trigger.
[0009]
For this reason, if devices such as ROM that do not always return a confirmation signal in the normal state are connected to I 2 CBUS, a trigger based on Non-Ack is always used when these devices send and receive data. A signal is output, and even though it is normal, a data fetching process based on the trigger signal is executed each time, and there is a problem that work efficiency is lowered.
[0010]
The present invention solves such a problem, and the purpose thereof is to selectively ignore Non-Ack and prevent the trigger from functioning for a specific device that is in a normal state but does not always return a confirmation signal. An object of the present invention is to provide a bus trigger circuit and a waveform measuring apparatus using such a bus trigger circuit.
[0011]
[Means for Solving the Problems]
The invention of claim 1 which achieves such an object,
In a bus trigger circuit configured to generate a trigger signal for capturing measurement data into a memory in response to a confirmation signal output from a device connected to the I 2 Cbus,
A trigger signal based on a confirmation signal output from a device having a specified specific address is configured to be ignored.
[0012]
The invention of claim 2 is the bus trigger circuit of claim 1,
A device address setting section for designating a device of a specific address;
A device address comparison unit that compares the address set in this device address setting unit with the device address transmitted to I 2 CBUS;
A trigger mask unit for limiting the output of a trigger signal for taking measurement data into the memory according to the comparison result of the device address comparison unit;
It is characterized by comprising.
[0013]
According to a third aspect of the present invention, in the bus trigger circuit according to the first or second aspect, the device having the specific address is a device that does not always return a confirmation signal while being in a normal state.
[0014]
As a result, when measuring data flowing through the I 2 CBUS, it is possible to prevent a reduction in work efficiency caused by a confirmation signal of a specific device.
[0015]
According to a fourth aspect of the present invention, in the bus trigger circuit according to any one of the first to third aspects, the level of each address bit can be set to "H", "L", or "Don't Care". To do.
[0016]
Thus, for example, by setting only the Read / Write bit using Don't Care, it is possible to set to ignore all Non-Ack confirmation signals during data reception or transmission.
[0017]
According to a fifth aspect of the present invention, there is provided a waveform measuring apparatus using a bus trigger circuit configured to generate a trigger signal for capturing measurement data into a memory in accordance with a confirmation signal output from a device connected to the I 2 Cbus. Because
The bus trigger circuit is configured to ignore a trigger signal based on a confirmation signal output from a device having a specified specific address.
[0018]
The invention according to claim 6 is the waveform measuring apparatus according to claim 5,
The bus trigger circuit is
A device address setting section for designating a device of a specific address;
A device address comparison unit that compares the address set in this device address setting unit with the device address transmitted to I 2 CBUS;
A trigger mask unit for limiting the output of a trigger signal for taking measurement data into the memory according to the comparison result of the device address comparison unit;
It is characterized by comprising.
[0019]
As a result, when measuring the data flowing through the I 2 CBUS with the waveform measuring device, it is possible to prevent a reduction in work efficiency caused by the confirmation signal of a specific device.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing an example of an embodiment of the present invention, and the same reference numerals are given to portions common to FIG.
In the digital oscilloscope 1 of FIG. 1, a device address setting unit 5, a device address comparison unit 6, and a trigger mask unit 7 are added to the configuration of FIG.
[0021]
The device address setting unit 5 sets and outputs the address of a specific device that does not always return a confirmation signal in a normal state to one input terminal of the device address comparison unit 6. The other input terminal of the device address comparison unit 6 receives the address of the device that flows through the I 2 CBUS.
[0022]
The device address comparison unit 6 outputs a comparison detection signal to the trigger mask unit 7.
[0023]
The trigger mask unit 7 is connected between the trigger generation unit 3 and the measurement data storage unit 4, and when the address of the device flowing through the I 2 CBUS matches the set address of the device address setting unit 5, the Non-Ack is set. It is ignored and masked so that the trigger does not function for the measurement data storage unit 4.
[0024]
The operation of FIG. 1 will be described using the data configuration diagram of FIG.
The device address comparison unit 6 compares the byte data set by the device address setting unit 5 with the byte data that comes after the start condition among the data flowing through the I 2 CBUS. A signal for masking the Non-Ack trigger signal from the time point to the next start condition or stop condition is output to the measurement data storage unit 4.
[0025]
Note that the byte data set by the device address setting unit 5 can set the level of each of 8 bits by “H”, “L”, “Don't Care”.
[0026]
The byte data that comes after the start condition is an address and a read / write bit in the I 2 CBUS 7-bit address mode. When the Read / Write bit is at the “L” level, the write mode is set, and when it is at the “H” level, the read mode is set. In the present invention, 8 bits including the address and the Read / Write bit in the 7-bit address mode are used as address data.
[0027]
FIG. 3 is a flowchart for explaining the flow of the operation of FIG. First, the device address setting unit 5 sets the address of a specific device that ignores the Non-Ack trigger signal (S1). Thereafter, the start condition is searched from the data flowing through the I 2 CBUS (S2). Then, the byte data set by the device address setting unit 5 is compared with the byte data that comes after the start condition among the data flowing through the I 2 CBUS (S3), and it is determined whether or not these byte data match. (S4). If they do not match, S2 and subsequent steps are repeated, and if they match, a signal for masking the Non-Ack trigger signal for a predetermined period is output to the measurement data storage unit 4 (S5). Specifically, the next start condition or stop condition is searched from the time when both byte data coincide (S6). When a start condition or a stop condition is found (S7), output of a signal for masking the Non-Ack trigger signal is stopped at that time (S8). If not found, S5 and subsequent steps are repeated until it is found.
[0028]
By configuring in this way, for example, when using a Non-Ack trigger signal with a digital oscilloscope to find a failure in the I 2 C-BUS, ignore the Non-Ack confirmation signal output by a specific device with the specified address. Work efficiency such as troubleshooting can be improved.
[0029]
In the present invention, as described above, the address data of a specific device is set to 8 bits including the address and the Read / Write bit in the 7-bit address mode. It is not limited to ignoring the Ack confirmation signal. By using Don't Care effectively, by specifying only the Read / Write bit, all non-Ack confirmation signals during data reception or transmission are ignored. Setting to do is also possible.
[0030]
In the above-described embodiments, examples of the bus trigger circuit and the digital oscilloscope using such a bus trigger circuit have been described. However, the present invention can be applied to various waveform measuring apparatuses such as a power meter having a waveform measuring function.
[0031]
【The invention's effect】
As described above, according to the present invention, with respect to a specific device that is in a normal state but does not always return a confirmation signal, a bus trigger circuit that selectively ignores Non-Ack and does not function a trigger, and this A waveform measuring apparatus using such a bus trigger circuit can be realized, and the effect of improving work efficiency is great.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of an embodiment of the present invention.
FIG. 2 is a data configuration example diagram.
FIG. 3 is a flowchart for explaining the operation flow of FIG. 1;
FIG. 4 is an explanatory diagram of a data configuration flowing through the I 2 Cbus.
FIG. 5 is a block diagram of a main part of a digital oscilloscope 1 which is a type of conventional waveform measuring apparatus.
[Explanation of symbols]
1 Digital Oscilloscope 2 Non-Ack Level Determination Unit 3 Trigger Generation Unit 4 Measurement Data Storage Unit 5 Device Address Setting Unit 6 Device Address Comparison Unit 7 Trigger Mask Unit

Claims (6)

Ｉ２Cbusに接続されるデバイスから出力される確認信号に応じて測定データをメモリに取り込むためのトリガ信号を発生させるように構成されたバストリガ回路において、
指定された特定アドレスのデバイスから出力される確認信号に基づくトリガ信号は無視するように構成したことを特徴とするバストリガ回路。In a bus trigger circuit configured to generate a trigger signal for capturing measurement data into a memory in response to a confirmation signal output from a device connected to the I 2 Cbus,
A bus trigger circuit configured to ignore a trigger signal based on a confirmation signal output from a device having a specified specific address. 特定アドレスのデバイスを指定するためのデバイスアドレス設定部と、
このデバイスアドレス設定部で設定されたアドレス とI2CBUSに伝送されるデバイスアドレスとを比較するデバイスアドレス比較部と、
このデバイスアドレス比較部の比較結果に応じて測定データをメモリに取り込むためのトリガ信号の出力を制限するトリガマスク部、
とで構成されたことを特徴とする請求項１記載のバストリガ回路。A device address setting section for designating a device of a specific address;
A device address comparison unit that compares the address set in this device address setting unit with the device address transmitted to I 2 CBUS;
A trigger mask unit for limiting the output of a trigger signal for taking measurement data into the memory according to the comparison result of the device address comparison unit;
The bus trigger circuit according to claim 1, comprising: 特定アドレスのデバイスは、正常な状態でありながらいつも確認信号を返さないデバイスであることを特徴とする請求項１または請求項２記載のバストリガ回路。3. The bus trigger circuit according to claim 1, wherein the device having the specific address is a device that does not always return a confirmation signal in a normal state. 各アドレスビットのレベルを“Ｈ”，“Ｌ”，“Don't Care”で設定できることを特徴とする請求項１〜請求項３のいずれかに記載のバストリガ回路。4. The bus trigger circuit according to claim 1, wherein the level of each address bit can be set by "H", "L", "Don't Care". Ｉ２Cbusに接続されるデバイスから出力される確認信号に応じて測定データをメモリに取り込むためのトリガ信号を発生させるように構成されたバストリガ回路を用いた波形測定装置であって、
バストリガ回路は、指定された特定アドレスのデバイスから出力される確認信号に基づくトリガ信号は無視するように構成したことを特徴とする波形測定装置。A waveform measuring apparatus using a bus trigger circuit configured to generate a trigger signal for capturing measurement data into a memory according to a confirmation signal output from a device connected to the I 2 Cbus,
The waveform measurement apparatus, wherein the bus trigger circuit is configured to ignore a trigger signal based on a confirmation signal output from a device having a specified specific address. 前記バストリガ回路は、
特定アドレスのデバイスを指定するためのデバイスアドレス設定部と、
このデバイスアドレス設定部で設定されたアドレスとI2CBUSに伝送されるデバイスアドレスとを比較するデバイスアドレス比較部と、
このデバイスアドレス比較部の比較結果に応じて測定データをメモリに取り込むためのトリガ信号の出力を制限するトリガマスク部、
とで構成されたことを特徴とする請求項６記載の波形測定装置。The bus trigger circuit is
A device address setting section for designating a device of a specific address;
A device address comparison unit that compares the address set in this device address setting unit with the device address transmitted to I 2 CBUS;
A trigger mask unit for limiting the output of a trigger signal for taking measurement data into the memory according to the comparison result of the device address comparison unit;
The waveform measuring apparatus according to claim 6, comprising:
JP2001313622A 2001-10-11 2001-10-11 Bus trigger circuit and waveform measuring device using the same Expired - Fee Related JP3664387B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001313622A JP3664387B2 (en) 2001-10-11 2001-10-11 Bus trigger circuit and waveform measuring device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313622A JP3664387B2 (en) 2001-10-11 2001-10-11 Bus trigger circuit and waveform measuring device using the same

Publications (2)

Publication Number Publication Date
JP2003121471A JP2003121471A (en) 2003-04-23
JP3664387B2 true JP3664387B2 (en) 2005-06-22

Family

ID=19132065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313622A Expired - Fee Related JP3664387B2 (en) 2001-10-11 2001-10-11 Bus trigger circuit and waveform measuring device using the same

Country Status (1)

Country Link
JP (1) JP3664387B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544477B2 (en) * 2010-03-30 2014-07-09 株式会社ソフイア Game machine
JP5190100B2 (en) * 2010-10-28 2013-04-24 株式会社ソフイア Game machine
JP5190099B2 (en) * 2010-10-28 2013-04-24 株式会社ソフイア Game machine

Also Published As

Publication number Publication date
JP2003121471A (en) 2003-04-23

Similar Documents

Publication Publication Date Title
US7509446B2 (en) IIC bus communication system capable of suppressing freeze of IIC bus communication due to a noise and method for controlling IIC bus communication
US8971206B2 (en) Self synchronizing data communication method and device
KR20180066049A (en) COMMUNICATION DEVICE, COMMUNICATION METHOD, PROGRAM, AND COMMUNICATION SYSTEM
US5592633A (en) Integrated circuit interface to control bus with either of two different protocol standards
US20190272252A1 (en) Method of processing deadlock of i2c bus, electronic device and communication system
US20060015670A1 (en) Apparatus for detecting connection of a peripheral unit to a host system
US6653893B2 (en) Voltage margin testing of a transmission line analog signal using a variable offset comparator in a data receiver circuit
JP3664387B2 (en) Bus trigger circuit and waveform measuring device using the same
JPS6239580B2 (en)
JP2004252702A (en) Method for accessing iic device of control circuit having iic bus
CN115378419B (en) Control circuit for trimming fuse
US10977206B2 (en) Data communication device and method for data communication
JP4531884B2 (en) Address, instruction and / or data telegraph device and address, instruction and / or data telegraph method
JP2007080134A (en) Serial communication apparatus
JP2004533070A (en) Apparatus and method for converting a diagnostic interface to a standard SPI
TW201810059A (en) Host devices and methods for transmitting data
US7826402B2 (en) Signal transfer systems and methods
CN117112478A (en) I2C slave device and automatic modification method of static address thereof
JP2979814B2 (en) Serial data transfer device
JP2002366505A (en) Method and device for detecting mounting position
KR100549916B1 (en) Apparatus for detecting audio jack
KR100529008B1 (en) apparatus for provide interruption of electric power
JP2016224588A (en) Controller and control method
CN114237992A (en) I2C bus verification method and verification system
TW202306325A (en) Control circuit and method for calibrating signal converter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees