JP3664382B2 - Sequence device - Google Patents

Sequence device Download PDF

Info

Publication number
JP3664382B2
JP3664382B2 JP2000366565A JP2000366565A JP3664382B2 JP 3664382 B2 JP3664382 B2 JP 3664382B2 JP 2000366565 A JP2000366565 A JP 2000366565A JP 2000366565 A JP2000366565 A JP 2000366565A JP 3664382 B2 JP3664382 B2 JP 3664382B2
Authority
JP
Japan
Prior art keywords
function block
processing
data
unit
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000366565A
Other languages
Japanese (ja)
Other versions
JP2002169603A (en
Inventor
陽三 今竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000366565A priority Critical patent/JP3664382B2/en
Publication of JP2002169603A publication Critical patent/JP2002169603A/en
Application granted granted Critical
Publication of JP3664382B2 publication Critical patent/JP3664382B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はシーケンス装置、特に入出力信号のタイミングと、シーケンス処理を実行するファンクションブロック処理の内部実行順序とを独立可能としたシーケンス装置に関する。
【0002】
【従来の技術】
従来のファンクションブロックでシーケンス制御を定義したシーケンス装置の1例が、電気学会から発行されたシーケンス制御工学(1997年2月25日4版発行)の第160〜162頁に開示されている。信号の流れは原則として、先ず左から右へ、次に上から下へと決められている。従って、従来のシーケンス装置は、シーケンス制御定義部の全部のファンクションブロック処理を、先ず左から右へ、次に上から下へと一括実行する。これをシーケンス内部実行と呼ぶ。シーケンス装置は、外部信号入力、シーケンス内部実行および外部信号出力により処理サイクルを構成し、処理サイクルを繰り返し実行する。
【0003】
また、シーケンス装置従来例は、例えば特開平5−80819号公報の「シーケンス装置」に開示されている。このシーケンス装置は、シーケンス処理を実行するコードの構成を自由順序可能とするシーケンス装置である。具体的には、このシーケンス装置は、シーケンス処理の実行を命令する論理表現のコードをサイクリックに逐次反復処理するシーケンス部と、外部からの入力信号を受けてシーケンス部に供給する外部信号入力部と、シーケンス部から出力信号を外部に送出する外部信号出力部と、シーケンス部によるコードの逐次反復処理毎に交互にそれぞれ入力データ又は出力データを格納する2つの内部データ部とを備えている。
【0004】
【発明が解決しようとする課題】
しかし、上述した従来のシーケンス装置には、幾つかの解決するべき課題を有する。第1に、従来のシーケンス装置では信号の流れの方向によって入力信号と出力信号のタイミングが異なる。その理由は、ファンクションブロックの機能が高度化すると、入出力信号は左から右へ、上から下へだけでなく、その逆方向で流れる場合もある。左から右へ、上から下への信号は、複数のファンクションブロックを経ても1回の処理サイクルで入力され出力されるが、逆方向の信号は入力から出力まで複数回の処理サイクルを必要とするためである。
【0005】
第2に、従来のシーケンス装置は、信号を入力してから出力するまでの時間がかかる。その理由は、1回の処理サイクルで全部のファンクションブロックを実行し、入力信号に変化のない、実行する必要のないファンクションブロックまで一括実行しているためである。
【0006】
【発明の目的】
従って、本発明の主目的は、上述した従来技術の課題を克服又は軽減し、入力信号と出力信号のタイミングがシーケンス制御定義部のファンクションブロック間の入力端子と出力端子の接続関係のみにより決まり、その接続関係の方向性に影響されないシーケンス装置を提供することである。また、本発明の他の目的は、入力信号から出力信号までの信号遅れを短縮するシーケンス装置を提供することである。
【0007】
【課題を解決するための手段】
本発明のシーケンス装置は、複数のファンクションブロックについてのファンクションブロック一覧と、前記複数のファンクションブロック間の入出力端子の接続を定義する接続一覧と、前記複数のファンクションブロックのそれぞれについて前半処理コード及び後半処理コードを定義する定義部と、それぞれのファンクションブロック毎に、内部データ、前半処理要求状態、後半処理要求状態及び出力端子データを含むデータ部を備えるシーケンス制御定義部と、前記ファンクションブロック一覧から処理要求状態がオンであるファンクションブロックを抽出するファンクションブロック抽出手段と、前記ファンクションブロック抽出手段で抽出されたファンクションブロックの処理を実行する処理手段を備え、オンであるファンクションブロックについて、前記シーケンス制御定義部の定義部の前半処理コードに従い、前記入力端子からのデータ入力及び計算を処理するファンクションブロック前半処理を一括実行し、結果を出力端子に出力する必要があれば、自己のファンクションブロックの後半処理要求状態をオンにする前半実行部と、前記ファンクションブロック一覧から処理要求状態がオンであるファンクションブロックを抽出するファンクションブロック抽出手段と、該ファンクションブロック抽出手段で抽出されたファンクションブロックの処理を実行する処理手段とを備え、オンであるファンクションブロックについて、前記シーケンス制御定義部の定義部の後半処理コードに従い、前記入力端子からのデータ入力及び計算を処理するファンクションブロック後半処理を一括実行する後半実行部と、ファンクションブロックからの指示で外部信号からデータ入力する外部信号入力部と、ファンクションブロックからの指示で外部信号へデータ出力する外部信号出力部と、前記前半実行部及び前記後半実行部を繰り返し実行する中央制御部とを備える。
【0008】
ここで、前記中央制御部は、ファンクションブロックの内部データを初期化するファンクションブロック初期化手段を含む
【0009】
【発明の実施の形態】
次に、本発明によるシーケンス装置の好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【0010】
先ず、図1は、本発明によるシーケンス装置の好適実施形態の構成を示すブロック図である。図1に示すシーケンス装置は、複数のファンクションブロックおよびこれらファアンクションブロックの入出力端子の相互接続より構成されたシーケンス制御定義部1と、このシーケンス制御定義部1内のファンクションブロックに対し、入力端子からのデータ入力および計算を処理するファンクションブロック前半処理を一括実行する前半実行部(以下、単に前半実行部という)2と、計算結果を出力端子へデータ出力するファンクションブロック後半処理を一括実行する後半実行部(以下、単に後半実行部という)3と、前半実行部2の指示により外部信号からデータ入力する外部信号入力部4と、後半実行部3の指示により外部信号へデータ出力する外部信号出力部5と、前半実行部2および後半実行部3を繰り返し実行する中央制御部6とから構成されている。
【0011】
シーケンス制御定義部1は、繰り返し実行において変化しない静的な定義部11および変化する動的なデータ部12から構成される。そして、シーケンス定義内容を定義部11およびデータ部12に分離して保持する。前半実行部2は、FB(ファンクションブロック)抽出手段21およびFB前半処理手段22を含んでいる。同様に、後半実行部3は、FB抽出部31およびFB後半処理手段32を含んでいる。更に、中央制御部6は、FB初期化手段61を含んでいる。
【0012】
次に、図2は、図1中に示すシーケンス制御定義部1内の定義部11の詳細構成図である。定義部11は、複数ある各種FBのFB一覧111、それらFB間の入出力端子の接続一覧112、各種FBの前半処理コード113およびFBの後半処理コード114を含んでいる。
【0013】
次に、図3は、図1中に示すシーケンス制御定義部1内のデータ部12の詳細構成図である。データ部12は、それぞれのFB毎に、内部データ121、前半処理要求状態122、後半処理要求状態123および出力端子データ124を含んでいる。
【0014】
図1に示すシーケンス装置の前半実行部2において、FB抽出手段21は、定義部11のFB一覧111から前半処理要求状態122がオンであるFBを抽出する。FB前半処理手段22は、抽出されたそれぞれのFBの前半処理コード113を実行する。
【0015】
一方、図1に示すシーケンス装置の後半実行部3において、FB抽出手段31は、FB一覧111から後半処理要求状態123がオンであるFBを抽出する。また、FB後半処理手段32は、抽出されたそれぞれのFBの後半処理コード114を実行する。中央制御部6のFB初期化手段61は、FBの内部データ121を初期化する。
【0016】
次に、図4のフローチャートを参照して、図1乃至図3に示す本発明によるシーケンス装置の第1実施形態の全体動作を説明する。中央制御部6は、先ずFB初期化を行う(ステップS1)。次に、シーケンスが終了したか否かを判断する(ステップS2)。シーケンス終了でない場合(ステップS2:No)には、前半実行部2で前半処理を実行する(ステップS3)。そして、後半実行部3にて後半処理を実行する(ステップS4)。そして、上述したステップS2へ戻る。一方、シーケンス終了でない場合(ステップS2:Yes)には、動作終了する。このように、シーケンス終了まで、処理サイクルを繰り返し実行する。
【0017】
図5のフローチャートを参照して前半実行部2の動作を説明する。先ず、前半実行部2のFB抽出部21は、FB一覧111から前半処理要求状態122がオンであるFBを抽出する(ステップS11)。抽出されたFBに対し、ループ処理を初期化する(ステップS12)。そして、全FBの処理が終了したか否かを判断する(ステップS13)。処理終了でない場合(ステップS13:No)には、そのそれぞれのFBに対し、前半処理コード113に従い、入出力端子接続一覧112の参照を通して、入力端子に接続された他のFBの出力端子データ124からデータを入力する。内部データ121を用いて計算し、計算結果を内部データ121に格納する(ステップS14)。結果を出力端子に出力する必要があれば、自己のFBの後半処理要求状態123をオンにする(ステップS15)。そして、最後に自己のFBの前半処理要求状態122をオフにする(ステップS16)。その後、上述したステップS13に戻る。そして、全てのFB処理終了の場合(ステップS13:Yes)には、処理を終了する。
【0018】
次に、図6のフローチャートを参照して後半実行部3の動作を説明する。後半実行部3のFB抽出手段31は、先ずFB一覧111から後半処理要求状態123がオンであるFBを抽出する(ステップS21)。そして、抽出されたFBに対し、ループ処理初期化を行う(ステップS22)。次に、全FBの処理が終了しているか否か判断する(ステップS23)。全FBの処理終了でない場合(ステップS23:No)には、各FBに対して後半処理コード114に従い、内部データ121から自己のFBの出力端子データ124へデータ出力し格納する(ステップS24)。出力端子に接続された他のFBを、また自己のFBを起動する必要があれば、接続一覧112の参照を通し、そのFBの前半処理要求状態122をオンにする(ステップS25)。最後に、自己のFBの後半処理要求状態123をオフにし(ステップS26)、上述したステップS23へ移行する。一方、全FBの処理終了の場合(ステップS23:Yes)には、処理を終了する。
【0019】
前半実行部2は、入力端子に接続された出力端子データ124からデータ入力し、結果を出力端子データ124でなく内部データ121に格納する。従って、FBの処理順序によって内部データ121に格納されるデータが変わることはない。後半実行部3は、前半実行部2で確定した内部データ121から出力端子データ124へデータ出力する。従って、FBの処理順序によって出力端子データ124に格納されるデータが変わることはない。
【0020】
次に、図7および図8を参照して、本発明によるシーケンス装置の具体例の動作を説明する。このシーケンス装置の例は、警報表示方式である。このシーケンス装置は、外部信号入力として、2値信号のアラーム1、アラーム2および確認信号を入力し、外部信号出力として、4値信号のアラーム1表示、アラーム2表示およびサマリ表示を出力する。4値信号の内容は、未確認警報、確認済警報、未確認正常および確認済正常である。
【0021】
アラーム1表示、アラーム2表示はそれぞれアラーム1、アラーム2のオンの場合に警報、オフの場合に正常を出力し、かつアラームが変化した場合に未確認を出力し、確認が入力された場合は確認済を出力する。サマリ表示はアラーム1表示とアラーム2表示のいずれかが警報の場合には「警報」、いずれも正常の場合には「正常」を出力し、何れかが未確認の場合には「未確認」および何れも確認済の場合に「確認済」を出力する。
【0022】
図7のシーケンス内部は、外部信号入力FB(FB−IN)、警報表示FB(FB−AL1、FB−AL2)、サマリ表示FB(FB−SUM)および外部信号出力FB(FB−OUT)の4種類、5個のFBにより構成される。各FB共に1処理サイクルで入力端子のデータを処理し、出力端子へデータを出力する。外部信号入力FB(FB−IN)は、後半実行部3で自己を起動する常時実行のFBであり、外部信号入力部4を通じてアラーム1、アラーム2および確認信号のデータ入力する。これらデータ入力に変化があれば、出力端子に接続された他のFBへ処理要求を発行する。外部信号出力FB(FB−OUT)は、外部信号出力部5を通じてデータ出力するFBである。
【0023】
図8は、図7に示すシーケンス装置の具体的動作例である。図8には、処理サイクル1〜13、アラーム1、確認信号および前半実行部2・後半実行部3で処理されるFBを示す。このシーケンスのタイミングチャートとして、アラーム1がオフからオンされた場合には、処理サイクル2〜5まで、上述したFB−IN、FB−AL1、FB−SUMおよびFB−OUTの順序で実行される。その後、確認信号が入力された場合(オフ→オン)には、処理サイクル7〜10までFB−IN、FB−SUM、FB−AL1およびFB−OUTの順序で実行される。それぞれの場合とも、外部信号が入力され出力されるまで4個のFBを経由するので、それぞれの処理時間は同じく4処理サイクルを要することに注目されたい。
【0024】
以上、本発明によるシーケンス装置の好適実施形態を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【0025】
【発明の効果】
以上の説明から理解される如く、本発明のシーケンス装置によると、次の如き実用上の顕著な効果が得られる。第1に、シーケンス装置の信号入力・信号出力のタインミングが、シーケンス定義におけるFBとFBの入力端子と出力端子の相互接続により決定される。その理由は、FBの処理を前半実行部2と後半実行部3とに分離することにより、FB処理の内部実行順序がFB間のデータ移動に影響を与えないようにしたためである。
【0026】
第2に、シーケンス定義において、複数の入力端子と出力端子とを有する高度な機能を持つFBを、信号の流れの左から右へ、次に上から下への表記原則に拘らず且つ実行時間を長くすることなく、分かり易い位置に配置できることである。その理由は、信号タイミングが表記原則とは独立となり且つ処理要求のあるFBのみを実行するためである。
【図面の簡単な説明】
【図1】本発明によるシーケンス装置の好適実施形態の構成を示すブロック図である。
【図2】図1中に示すシーケンス制御定義部の定義部の詳細構成図である。
【図3】図1中に示すシーケンス制御定義部のデータ部の詳細構成図である。
【図4】図1に示す本発明のシーケンス装置の全体動作を示すフローチャートである。
【図5】図1に示すシーケンス装置の前半実行部の動作を示すフローチャートである。
【図6】図1に示すシーケンス装置の後半実行部の動作を示すフローチャートである。
【図7】本発明によるシーケンス装置の具体例の構成を示すブロック図である。
【図8】図7に示す具体例の動作例を示す図である。
【符号の説明】
1 シーケンス制御定義部
11 定義部
111 FB一覧
112 FBの入出力端子の接続一覧
113 FBの前半処理コード
114 FBの後半処理コード
12 データ部
121 FBの内部データ
122 FBの前半処理要求状態
123 FBの後半処理要求状態
124 FBの出力端子データ
2 前半実行部
21 FB抽出手段
22 FB前半処理手段
3 後半実行部
31 FB抽出手段
32 FB後半処理手段
4 外部信号入力部
5 外部信号出力部
6 中央制御部
61 FB初期化手段
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a sequence device, and more particularly to a sequence device in which the timing of input / output signals and the internal execution order of function block processing for executing sequence processing can be made independent.
[0002]
[Prior art]
One example of a sequence device in which sequence control is defined by a conventional function block is disclosed on pages 160 to 162 of sequence control engineering (published on February 25, 1997) issued by the Institute of Electrical Engineers of Japan. In principle, the signal flow is determined from left to right and then from top to bottom. Therefore, the conventional sequence device executes all the function block processes of the sequence control definition unit from the left to the right and then from the top to the bottom. This is called sequence internal execution. The sequence device constitutes a processing cycle by external signal input, sequence internal execution, and external signal output, and repeatedly executes the processing cycle.
[0003]
A conventional sequence device is disclosed, for example, in “Sequence device” of Japanese Patent Laid-Open No. Hei 5-80819. This sequence device is a sequence device that allows a code structure for executing a sequence process to be freely arranged. Specifically, the sequence device includes a sequence unit that cyclically and repeatedly processes a logical expression code that instructs execution of sequence processing, and an external signal input unit that receives an external input signal and supplies the signal to the sequence unit And an external signal output unit for sending an output signal from the sequence unit to the outside, and two internal data units for alternately storing input data or output data for each successive iteration process of codes by the sequence unit.
[0004]
[Problems to be solved by the invention]
However, the conventional sequence device described above has some problems to be solved. First, in the conventional sequence device, the timing of the input signal and the output signal differs depending on the direction of the signal flow. The reason is that as the function of the function block becomes more sophisticated, the input / output signals may flow not only from left to right, from top to bottom, but also in the opposite direction. Signals from left to right and from top to bottom are input and output in one processing cycle even after passing through multiple function blocks, but signals in the reverse direction require multiple processing cycles from input to output. It is to do.
[0005]
Secondly, the conventional sequence device takes time from inputting a signal to outputting it. The reason is that all function blocks are executed in one processing cycle, and function blocks that do not need to be executed and that have no change in input signals are collectively executed.
[0006]
OBJECT OF THE INVENTION
Therefore, the main object of the present invention is to overcome or reduce the problems of the prior art described above, the timing of the input signal and the output signal is determined only by the connection relationship between the input terminal and the output terminal between the function blocks of the sequence control definition unit, To provide a sequence device that is not affected by the direction of the connection relationship. Another object of the present invention is to provide a sequence device that shortens a signal delay from an input signal to an output signal.
[0007]
[Means for Solving the Problems]
The sequence device of the present invention includes a function block list for a plurality of function blocks, a connection list for defining input / output terminal connections between the plurality of function blocks, and a first half processing code and a second half for each of the plurality of function blocks. Processing from the function block list, a definition section for defining a processing code, a sequence control definition section having a data section including internal data, first half processing request state, second half processing request state and output terminal data for each function block A function block that includes a function block extracting unit that extracts a function block whose request state is ON, and a processing unit that executes processing of the function block extracted by the function block extracting unit. For the lock, according to the first half processing code of the definition part of the sequence control definition part, if the function block first half processing for processing data input and calculation from the input terminal is collectively executed, and the result needs to be output to the output terminal, The first half execution part for turning on the second half processing request state of its own function block, the function block extracting means for extracting the function block whose processing request state is on from the function block list, and extracted by the function block extracting means After the function block for processing data input and calculation from the input terminal according to the second half processing code of the definition part of the sequence control definition part for the function block that is on. Second-half execution unit for batch processing, an external signal input unit for inputting data from an external signal in response to an instruction from the function block, an external signal output unit for outputting data to an external signal in response to an instruction from the function block, and the first-half execution unit And a central control unit that repeatedly executes the latter half execution unit .
[0008]
Here, the central control unit includes function block initialization means for initializing internal data of the function block .
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Next, the configuration and operation of a preferred embodiment of the sequence device according to the present invention will be described in detail with reference to the accompanying drawings.
[0010]
First, FIG. 1 is a block diagram showing a configuration of a preferred embodiment of a sequence device according to the present invention. The sequence device shown in FIG. 1 has a sequence control definition unit 1 composed of a plurality of function blocks and interconnections of input / output terminals of these function blocks, and inputs to the function blocks in the sequence control definition unit 1. Batch execution of the first half execution part (hereinafter simply referred to as the first half execution part) 2 that collectively executes the first half of the function block that processes data input and calculation from the terminal, and the second half of the function block that outputs the calculation result to the output terminal The second half execution unit (hereinafter simply referred to as the second half execution unit) 3, the external signal input unit 4 that inputs data from an external signal according to an instruction from the first half execution unit 2, and the external signal that outputs data to an external signal according to an instruction from the second half execution unit 3 Central control for repeatedly executing the output unit 5, the first half execution unit 2 and the second half execution unit 3 And a 6.
[0011]
The sequence control definition unit 1 includes a static definition unit 11 that does not change in repeated execution and a dynamic data unit 12 that changes. Then, the sequence definition content is separated and held in the definition unit 11 and the data unit 12. The first half execution unit 2 includes an FB (function block) extracting unit 21 and an FB first half processing unit 22. Similarly, the latter half execution unit 3 includes an FB extraction unit 31 and an FB latter half processing means 32. Furthermore, the central control unit 6 includes FB initialization means 61.
[0012]
Next, FIG. 2 is a detailed configuration diagram of the definition unit 11 in the sequence control definition unit 1 shown in FIG. The definition unit 11 includes a plurality of FB lists 111 of various FBs, a connection list 112 of input / output terminals between the FBs, a first half processing code 113 of various FBs, and a second half processing code 114 of FBs.
[0013]
Next, FIG. 3 is a detailed configuration diagram of the data unit 12 in the sequence control definition unit 1 shown in FIG. The data unit 12 includes internal data 121, a first half processing request state 122, a second half processing request state 123, and output terminal data 124 for each FB.
[0014]
In the first half execution unit 2 of the sequence device shown in FIG. 1, the FB extraction unit 21 extracts an FB whose first half processing request state 122 is ON from the FB list 111 of the definition unit 11. The FB first half processing means 22 executes the first half processing code 113 of each extracted FB.
[0015]
On the other hand, in the second half execution unit 3 of the sequence device shown in FIG. 1, the FB extraction unit 31 extracts an FB whose second half process request state 123 is on from the FB list 111. Further, the FB latter half processing means 32 executes the extracted latter half processing code 114 of each FB. The FB initialization means 61 of the central control unit 6 initializes the internal data 121 of the FB.
[0016]
Next, the overall operation of the first embodiment of the sequence device according to the present invention shown in FIGS. 1 to 3 will be described with reference to the flowchart of FIG. The central control unit 6 first performs FB initialization (step S1). Next, it is determined whether or not the sequence is completed (step S2). If the sequence is not finished (step S2: No), the first half processing is executed by the first half execution unit 2 (step S3). Then, the latter half process is executed by the latter half execution unit 3 (step S4). And it returns to step S2 mentioned above. On the other hand, when the sequence is not finished (step S2: Yes), the operation is finished. In this way, the processing cycle is repeatedly executed until the end of the sequence.
[0017]
The operation of the first half execution unit 2 will be described with reference to the flowchart of FIG. First, the FB extraction unit 21 of the first half execution unit 2 extracts an FB whose first half processing request state 122 is on from the FB list 111 (step S11). A loop process is initialized for the extracted FB (step S12). Then, it is determined whether or not all FBs have been processed (step S13). If the processing is not finished (step S13: No), the output terminal data 124 of other FBs connected to the input terminal is referred to the input / output terminal connection list 112 according to the first half processing code 113 for each FB. Input data from. Calculation is performed using the internal data 121, and the calculation result is stored in the internal data 121 (step S14). If it is necessary to output the result to the output terminal, the second half processing request state 123 of its own FB is turned on (step S15). Finally, the first half processing request state 122 of its own FB is turned off (step S16). Then, it returns to step S13 mentioned above. Then, when all the FB processes are finished (step S13: Yes), the process is finished.
[0018]
Next, the operation of the latter half execution unit 3 will be described with reference to the flowchart of FIG. The FB extraction unit 31 of the second half execution unit 3 first extracts an FB whose second half process request state 123 is on from the FB list 111 (step S21). Then, loop processing initialization is performed on the extracted FB (step S22). Next, it is determined whether or not all FBs have been processed (step S23). If the processing of all FBs has not been completed (step S23: No), data is output from the internal data 121 to the output terminal data 124 of its own FB according to the latter half processing code 114 for each FB and stored (step S24). If it is necessary to activate another FB connected to the output terminal or its own FB, the first half processing request state 122 of the FB is turned on through reference to the connection list 112 (step S25). Finally, the second half processing request state 123 of its own FB is turned off (step S26), and the process proceeds to the above-described step S23. On the other hand, if all FBs have been processed (step S23: Yes), the process ends.
[0019]
The first half execution unit 2 inputs data from the output terminal data 124 connected to the input terminal, and stores the result in the internal data 121 instead of the output terminal data 124. Therefore, the data stored in the internal data 121 does not change depending on the processing order of the FB. The second half execution unit 3 outputs data from the internal data 121 determined by the first half execution unit 2 to the output terminal data 124. Therefore, the data stored in the output terminal data 124 does not change depending on the processing order of the FB.
[0020]
Next, the operation of a specific example of the sequence device according to the present invention will be described with reference to FIGS. An example of this sequence device is an alarm display system. This sequence device inputs binary signal alarm 1, alarm 2 and confirmation signal as external signal inputs, and outputs quaternary signal alarm 1 display, alarm 2 display and summary display as external signal outputs. The contents of the quaternary signal are unconfirmed alarm, confirmed alarm, unconfirmed normal and confirmed normal.
[0021]
Alarm 1 display and alarm 2 display output alarm when alarm 1 and alarm 2 are on, normal when alarm is off, unconfirmed when alarm changes, and confirmation when confirmation is input Is output. The summary display outputs “alarm” if either alarm 1 or alarm 2 is an alarm, “normal” if both are normal, and “unconfirmed” if either is unconfirmed. If “Confirmed” is also output, “Confirmed” is output.
[0022]
The sequence in FIG. 7 includes 4 of external signal input FB (FB-IN), alarm display FB (FB-AL1, FB-AL2), summary display FB (FB-SUM), and external signal output FB (FB-OUT). Consists of 5 types of FBs. Each FB processes the data at the input terminal in one processing cycle and outputs the data to the output terminal. The external signal input FB (FB-IN) is an always-executed FB that activates itself in the second half execution unit 3, and inputs data of alarm 1, alarm 2, and confirmation signal through the external signal input unit 4. If there is a change in these data inputs, a processing request is issued to another FB connected to the output terminal. The external signal output FB (FB-OUT) is an FB that outputs data through the external signal output unit 5.
[0023]
FIG. 8 shows a specific operation example of the sequence device shown in FIG. FIG. 8 shows processing cycles 1 to 13, alarm 1, confirmation signal, and FB processed by the first half execution unit 2 and second half execution unit 3. As a timing chart of this sequence, when alarm 1 is turned on from off, processing cycles 2 to 5 are executed in the order of FB-IN, FB-AL1, FB-SUM, and FB-OUT. Thereafter, when a confirmation signal is input (OFF → ON), processing is performed in the order of FB-IN, FB-SUM, FB-AL1, and FB-OUT until processing cycles 7 to 10. It should be noted that in each case, since four FBs are passed until an external signal is input and output, each processing time similarly requires four processing cycles.
[0024]
The preferred embodiment of the sequence device according to the present invention has been described in detail above. However, it should be noted that such embodiments are merely examples of the present invention and do not limit the present invention in any way. Those skilled in the art can easily understand that various modifications and changes can be made according to a specific application without departing from the gist of the present invention.
[0025]
【The invention's effect】
As understood from the above description, according to the sequence device of the present invention, the following remarkable practical effects can be obtained. First, the timing of the signal input / signal output of the sequence device is determined by the interconnection of the FB and FB input terminals and output terminals in the sequence definition. The reason is that the internal execution order of the FB processing does not affect the data movement between the FBs by separating the FB processing into the first half execution unit 2 and the second half execution unit 3.
[0026]
Secondly, in the sequence definition, an FB having a high function having a plurality of input terminals and output terminals can be executed regardless of the notation principle from the left to the right of the signal flow and then from the top to the bottom. It is possible to arrange in an easy-to-understand position without lengthening. The reason is that the signal timing is independent of the notation principle and only the FB having a processing request is executed.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a preferred embodiment of a sequence device according to the present invention.
FIG. 2 is a detailed configuration diagram of a definition unit of the sequence control definition unit shown in FIG. 1;
FIG. 3 is a detailed configuration diagram of a data part of the sequence control definition part shown in FIG. 1;
4 is a flowchart showing the overall operation of the sequence device of the present invention shown in FIG.
FIG. 5 is a flowchart showing the operation of the first half execution unit of the sequence device shown in FIG. 1;
6 is a flowchart showing an operation of a second half execution unit of the sequence device shown in FIG. 1. FIG.
FIG. 7 is a block diagram showing a configuration of a specific example of a sequence device according to the present invention.
8 is a diagram illustrating an operation example of the specific example illustrated in FIG. 7;
[Explanation of symbols]
1 Sequence Control Definition Unit 11 Definition Unit 111 FB List 112 FB Input / Output Terminal Connection List 113 FB First Half Process Code 114 FB Second Half Process Code 12 Data Part 121 FB Internal Data 122 FB First Half Process Request State 123 FB Second half processing request state 124 FB output terminal data 2 First half execution unit 21 FB extraction means 22 FB first half processing means 3 Second half execution part 31 FB extraction means 32 FB second half processing means 4 External signal input part 5 External signal output part 6 Central control part 61 FB initialization means

Claims (2)

複数のファンクションブロックについてのファンクションブロック一覧と、前記複数のファンクションブロック間の入出力端子の接続を定義する接続一覧と、
前記複数のファンクションブロックのそれぞれについて前半処理コード及び後半処理コードを定義する定義部と、それぞれのファンクションブロック毎に、内部データ、前半処理要求状態、後半処理要求状態及び出力端子データを含むデータ部を備えるシーケンス制御定義部と、
前記ファンクションブロック一覧から処理要求状態がオンであるファンクションブロックを抽出するファンクションブロック抽出手段と、前記ファンクションブロック抽出手段で抽出されたファンクションブロックの処理を実行する処理手段を備え、オンであるファンクションブロックについて、前記シーケンス制御定義部の定義部の前半処理コードに従い、前記入力端子からのデータ入力及び計算を処理するファンクションブロック前半処理を一括実行し、結果を出力端子に出力する必要があれば、自己のファンクションブロックの後半処理要求状態をオンにする前半実行部と、
前記ファンクションブロック一覧から処理要求状態がオンであるファンクションブロックを抽出するファンクションブロック抽出手段と、該ファンクションブロック抽出手段で抽出されたファンクションブロックの処理を実行する処理手段とを備え、オンであるファンクションブロックについて、前記シーケンス制御定義部の定義部の後半処理コードに従い、前記入力端子からのデータ入力及び計算を処理するファンクションブロック後半処理を一括実行する後半実行部と、
ファンクションブロックからの指示で外部信号からデータ入力する外部信号入力部と、ファンクションブロックからの指示で外部信号へデータ出力する外部信号出力部と、前記前半実行部及び前記後半実行部を繰り返し実行する中央制御部とを備えることを特徴とするシーケンス装置。
A function block list for a plurality of function blocks, a connection list for defining input / output terminal connections between the plurality of function blocks, and
A definition part for defining the first half process code and the second half process code for each of the plurality of function blocks, and a data part including internal data, first half process request state, second half process request state and output terminal data for each function block. A sequence control definition section comprising:
Function block extraction means for extracting a function block whose processing request state is on from the function block list, and processing means for executing processing of the function block extracted by the function block extraction means. In accordance with the first half processing code of the definition part of the sequence control definition part, the function block first half process for processing data input and calculation from the input terminal is collectively executed, and if the result needs to be output to the output terminal, The first half execution part that turns on the second half processing request state of the function block,
A function block that is turned on, comprising function block extraction means for extracting a function block whose processing request state is on from the function block list, and processing means for executing processing of the function block extracted by the function block extraction means In accordance with the latter half process code of the definition part of the sequence control definition part, the latter half execution part for collectively executing the function block latter half process for processing data input and calculation from the input terminal,
An external signal input unit that inputs data from an external signal in response to an instruction from the function block, an external signal output unit that outputs data to an external signal in response to an instruction from the function block, and a center that repeatedly executes the first half execution unit and the second half execution unit A sequence device comprising: a control unit .
前記中央制御部は、ファンクションブロックの内部データを初期化するファンクションブロック初期化手段を含むことを特徴とする請求項1に記載のシーケンス装置。The sequence device according to claim 1, wherein the central control unit includes a function block initialization unit that initializes internal data of the function block .
JP2000366565A 2000-12-01 2000-12-01 Sequence device Expired - Fee Related JP3664382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000366565A JP3664382B2 (en) 2000-12-01 2000-12-01 Sequence device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000366565A JP3664382B2 (en) 2000-12-01 2000-12-01 Sequence device

Publications (2)

Publication Number Publication Date
JP2002169603A JP2002169603A (en) 2002-06-14
JP3664382B2 true JP3664382B2 (en) 2005-06-22

Family

ID=18837167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000366565A Expired - Fee Related JP3664382B2 (en) 2000-12-01 2000-12-01 Sequence device

Country Status (1)

Country Link
JP (1) JP3664382B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018477B2 (en) * 2005-04-18 2012-09-05 株式会社安川電機 Inverter

Also Published As

Publication number Publication date
JP2002169603A (en) 2002-06-14

Similar Documents

Publication Publication Date Title
KR101551045B1 (en) State grouping for element utilization
JP4624098B2 (en) Processor address generation unit
JPH11212786A (en) Data path for register base data processing and method
JPH03105789A (en) Semiconductor memory device
JPH0337715A (en) Bit order inverting circuit
US20130247058A1 (en) System for scheduling the execution of tasks based on logical time vectors
JP3664382B2 (en) Sequence device
US20220261251A1 (en) Processing device with vector transformation execution
JP4468452B2 (en) Computer device with a reconfigurable architecture to incorporate global cellular automata
JPS5942893B2 (en) Method and device for executing data processing instructions
US6505294B2 (en) Direct control of operation blocks using operand signal of control instruction as extension to instruction set in a hardwired control processor
JP3628361B2 (en) Digital processing equipment
JPH0425585B2 (en)
JPH0844560A (en) Memory control circuit and integrated circuit element incorporating this circuit
JPH0324677A (en) Cpu core
US20130263152A1 (en) System for scheduling the execution of tasks based on logical time vectors
JPS61122754A (en) Microprocessor
JP2791763B2 (en) Arithmetic unit
JPH04323913A (en) Semiconductor integrated circuit
JP2002108604A (en) Table conversion in simd type microprocessor
CN114342343A (en) Network data packet processor for processing data packet
JPS633338A (en) Pipeline register
JPS63273135A (en) Central processing unit
JPH01230162A (en) Microcomputer
JPS62145330A (en) Instruction processing system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees