JP3656645B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3656645B2
JP3656645B2 JP2003353098A JP2003353098A JP3656645B2 JP 3656645 B2 JP3656645 B2 JP 3656645B2 JP 2003353098 A JP2003353098 A JP 2003353098A JP 2003353098 A JP2003353098 A JP 2003353098A JP 3656645 B2 JP3656645 B2 JP 3656645B2
Authority
JP
Japan
Prior art keywords
address
electrode
discharge
voltage
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003353098A
Other languages
Japanese (ja)
Other versions
JP2004102301A (en
Inventor
孝 佐々木
精一 安元
久仁夫 安藤
正治 石垣
通孝 大沢
健夫 増田
敬三 鈴木
正敏 椎木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003353098A priority Critical patent/JP3656645B2/en
Publication of JP2004102301A publication Critical patent/JP2004102301A/en
Application granted granted Critical
Publication of JP3656645B2 publication Critical patent/JP3656645B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、パーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、広告や情報等の表示用のプラズマディスプレイパネル等、の表示装置を駆動するための技術に関する。   The present invention relates to a technique for driving a display device such as a display device such as a personal computer or a workstation, a flat wall-mounted television, a plasma display panel for displaying advertisements or information.

例えば、従来のAC型プラズマディスプレイにおいてアドレス表示分離方式のものでは、発光する画素(セル)を規定するアドレス放電は横1ライン(R、G、B各色)を同時に行い、アドレス電極に印加される電圧も色によらず一定であった。また、アドレス放電に先立って、各セルの電荷状態を初期化するリセット期間にアドレス電極に印加される電圧も、R、G、Bによらず一定であった。   For example, in a conventional AC type plasma display with an address display separation system, an address discharge that defines a pixel (cell) that emits light is simultaneously applied to address electrodes by performing one horizontal line (R, G, and B colors). The voltage was also constant regardless of the color. Prior to the address discharge, the voltage applied to the address electrode in the reset period for initializing the charge state of each cell was constant regardless of R, G, and B.

しかし、アドレス放電の適正電圧は、アドレス電極部に設けられる蛍光体等発光媒質の種類により、または、該発光媒質の違いによる差を含めた各アドレス電極の放電特性により異なっているため、各アドレス電極の印加電圧を一定にすると、安定した表示を行うための電圧範囲が狭くなったり、選択し得る蛍光体等発光媒質の種類が限定されてしまったりするという不都合があった。   However, the appropriate voltage for the address discharge differs depending on the type of the light emitting medium such as a phosphor provided in the address electrode section or the discharge characteristics of each address electrode including the difference due to the difference in the light emitting medium. If the voltage applied to the electrodes is constant, there are disadvantages that the voltage range for performing stable display is narrowed and the types of light emitting media such as phosphors that can be selected are limited.

本発明の目的は、かかる従来技術の欠点を改善し、アドレス電極の放電ミスをなくし、安定した画質の表示画像が得られる表示技術を提供することにある。   It is an object of the present invention to provide a display technique that improves the drawbacks of the prior art, eliminates discharge errors of address electrodes, and provides a display image with stable image quality.

本発明では、アドレス電極に印加する電圧を、蛍光体(発光媒質)を含む各アドレス電極の放電特性に対応した値に設定することで、蛍光体種類の選択にも制約を受けず、蛍光体の種類にも対応した適正電圧で確実にアドレス放電を行い、安定した画像を得るようにする。   In the present invention, the voltage applied to the address electrode is set to a value corresponding to the discharge characteristics of each address electrode including the phosphor (light emitting medium), so that the selection of the phosphor type is not restricted, and the phosphor The address discharge is surely performed at an appropriate voltage corresponding to the type of the image so as to obtain a stable image.

本発明では、個々のアドレス電極を広い制御電圧範囲で放電させることができるため、確実なアドレス放電が容易に可能となり、放電ミスをなくし高画質画像を実現できるようになる。   In the present invention, since individual address electrodes can be discharged in a wide control voltage range, reliable address discharge can be easily performed, and a discharge error can be eliminated and a high-quality image can be realized.

以下、本発明の実施の形態について図を用いて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1から図8により、本発明の実施の形態を説明する。   The embodiment of the present invention will be described with reference to FIGS.

図2は、本発明のプラズマディスプレイパネルの構造の一部を示す分解斜視図である。前面ガラス基板21の下面には透明なX電極22と透明なY電極23が設けられている。また、それぞれの電極にはXバス電極24とYバス電極25が積層されている。更に、その下面には誘電体26とMgO等の保護層27が設けられている。一方、背面ガラス基板28の上面には前面ガラス基板21のX電極22とY電極23とに直角方向にアドレスA電極29が設けられている。このアドレスA電極29を誘電体30が覆っており、その上に隔壁31がアドレスA電極29と平行に設けられている。さらに、隔壁31とアドレスA電極29上の誘電体30には、発光用の媒質(発光媒質)として蛍光体32が塗布されている。   FIG. 2 is an exploded perspective view showing a part of the structure of the plasma display panel of the present invention. A transparent X electrode 22 and a transparent Y electrode 23 are provided on the lower surface of the front glass substrate 21. Further, an X bus electrode 24 and a Y bus electrode 25 are laminated on each electrode. Further, a dielectric 26 and a protective layer 27 such as MgO are provided on the lower surface. On the other hand, an address A electrode 29 is provided on the upper surface of the rear glass substrate 28 in a direction perpendicular to the X electrode 22 and the Y electrode 23 of the front glass substrate 21. A dielectric 30 covers the address A electrode 29, and a partition wall 31 is provided in parallel to the address A electrode 29. Further, a phosphor 32 is applied to the dielectric 30 on the partition wall 31 and the address A electrode 29 as a light emitting medium (light emitting medium).

図3は、図2中矢印A方向から見たプラズマディスプレイパネルの3つのセルの断面図である。アドレスA電極29は隔壁31の中間に位置し、蛍光体の色毎に1本のアドレスA電極29が設けられている。尚、本例では、3種類の蛍光体がR、G、Bの順番で塗付されている。また、前面ガラス基板21と背面ガラス基板28の間の空間33には、Ne、Xe等の放電ガスが充填されている。   FIG. 3 is a cross-sectional view of three cells of the plasma display panel as seen from the direction of arrow A in FIG. The address A electrode 29 is located in the middle of the partition wall 31, and one address A electrode 29 is provided for each phosphor color. In this example, three types of phosphors are applied in the order of R, G, and B. A space 33 between the front glass substrate 21 and the back glass substrate 28 is filled with a discharge gas such as Ne or Xe.

図4は、図2中矢印B方向からの視図で、プラズマディスプレイパネルの3つのセルの断面図である。1セルの境界は概略点線で示す位置であり、X電極22とY電極23が交互に配置されている。AC型のプラズマディスプレイパネルでは、この、X電極22とY電極23近傍の誘電体上に正負の電荷を分けて集め、この電荷を利用して放電を行うための電界を形成している。   FIG. 4 is a view from the direction of arrow B in FIG. 2, and is a cross-sectional view of three cells of the plasma display panel. The boundary of one cell is a position indicated by a dotted line, and X electrodes 22 and Y electrodes 23 are alternately arranged. In the AC type plasma display panel, positive and negative charges are separately collected on the dielectric in the vicinity of the X electrode 22 and the Y electrode 23, and an electric field for discharging is formed using this charge.

図5は、X電極22、Y電極23及びアドレスA電極29の配線と回路構成を示す模式図である。X駆動回路34は、X電極22に印加する駆動パルスを発生している。Y駆動回路35は、Y電極23の1本毎に接続され、Y電極23に印加するための駆動パルスを発生している。A駆動回路36は、アドレスA電極29の1本毎に接続され、アドレスA電極29に印加する駆動パルスを発生している。   FIG. 5 is a schematic diagram showing the wiring and circuit configuration of the X electrode 22, the Y electrode 23, and the address A electrode 29. The X drive circuit 34 generates a drive pulse to be applied to the X electrode 22. The Y drive circuit 35 is connected to each Y electrode 23 and generates a drive pulse to be applied to the Y electrode 23. The A driving circuit 36 is connected to each address A electrode 29 and generates a driving pulse to be applied to the address A electrode 29.

図6は、アドレスA電極29の配線と回路構成を示す模式図である。本実施例では蛍光体は、同図の左側から、R、G、Bの順に配置されている。また、アドレスA電極29は、1本置きにパネルの上下方向に交互に引き出されており、蛍光体の色毎にR用アドレスドライバ37、G用アドレスドライバ38、B用アドレスドライバ39に接続されている。   FIG. 6 is a schematic diagram showing the wiring and circuit configuration of the address A electrode 29. In this embodiment, the phosphors are arranged in the order of R, G, and B from the left side of the figure. The address A electrodes 29 are alternately drawn in the vertical direction of the panel every other line, and are connected to the R address driver 37, the G address driver 38, and the B address driver 39 for each color of the phosphor. ing.

図7は、各蛍光体におけるY電極23とアドレスA電極29での放電電圧の測定結果例を示す。本測定に使用した蛍光体の組成は、Rが(Y,Gd)BO3:Eu、GがZn2SiO4:Mn、BがBaMgAl10O17:Euであるが、これは一例に過ぎない。これら測定した蛍光体のうちでは、Gの蛍光体が他の蛍光体よりも放電電圧が高くなっている。しかし、他のGの蛍光体のうちには放電電圧が低いものもある。また、R、Bの蛍光体についても同様である。   FIG. 7 shows an example of measurement results of the discharge voltage at the Y electrode 23 and the address A electrode 29 in each phosphor. The composition of the phosphor used in this measurement is (Y, Gd) BO3: Eu, G is Zn2SiO4: Mn, and B is BaMgAl10O17: Eu, but this is only an example. Among these measured phosphors, the G phosphor has a higher discharge voltage than the other phosphors. However, some other G phosphors have a low discharge voltage. The same applies to R and B phosphors.

図8は、本発明におけるフィールド構成を示す図である。図中、40は1フィールド期間を示し、横軸は時間t(1フィールド期間)、縦軸はセルの行yを表わしている。この場合は1フィールドが第1〜第8の8個のサブフィールド41〜48に分けられており、第1のサブフィールド41が最も放電回数が少ないサブフィールドとして割り当てられ、放電回数の少ない順にサブフィールドが並べられている。各サブフィールド41〜48には最初にリセット期間41a〜48aがある。続いて、表示するセルを規定するアドレス期間41b〜48bが設けられている。さらに続いて、アドレス放電で電荷を形成されたセルのみ放電を行う維持放電期間41c〜48cがある。この維持放電期間43c〜48cではそれぞれに放電回数が割り振られており、これらの放電回数の組合せにより中間調の表示を行う。尚、放電回数の多少とサブフィールドの順番は任意であるが、連続して放電が多数回繰り返されるサブフィールドもある。   FIG. 8 is a diagram showing a field configuration in the present invention. In the figure, 40 represents one field period, the horizontal axis represents time t (one field period), and the vertical axis represents cell row y. In this case, one field is divided into first to eighth subfields 41 to 48, and the first subfield 41 is assigned as the subfield with the smallest number of discharges, and the subfields are arranged in the order of the smallest number of discharges. The fields are arranged. Each subfield 41-48 has a reset period 41a-48a first. Subsequently, address periods 41b to 48b for defining cells to be displayed are provided. Further, there are sustain discharge periods 41c to 48c in which only cells in which charges are formed by address discharge are discharged. In the sustain discharge periods 43c to 48c, the number of discharges is assigned to each, and halftone display is performed by a combination of the number of discharges. Although the number of discharges and the order of subfields are arbitrary, there are also subfields in which discharge is repeated many times in succession.

図1は、本実施の形態における1つのサブフィールドの駆動波形の一部を示すタイムチャートである。(a)は、X電極22に印加される駆動波形の一部であり、(b)は、Y電極23の例えば1行目(Y1)に印加される駆動波形の一部であり、(c)、(d)、(e)は、アドレスA電極29の、例えば赤(R)、緑(G)、青(B)の蛍光体に対応する電極(AR、AG、AB)に印加される駆動波形の一部である。   FIG. 1 is a time chart showing a part of a drive waveform of one subfield in the present embodiment. (A) is a part of the drive waveform applied to the X electrode 22, (b) is a part of the drive waveform applied to, for example, the first row (Y1) of the Y electrode 23, and (c) ), (D), (e) are applied to the electrodes (AR, AG, AB) of the address A electrode 29 corresponding to, for example, red (R), green (G), and blue (B) phosphors. Part of the driving waveform.

例えば、1つのサブフィールド41において、X電極22に印加される波形はリセット期間41aのリセットパルス1、アドレス期間41bのXスキャンパルス2、維持放電期間41cのX維持放電パルス3より成る。この際、リセットパルス1は、放電開始電圧よりも高い電圧に設定されている。   For example, in one subfield 41, the waveform applied to the X electrode 22 includes a reset pulse 1 in the reset period 41a, an X scan pulse 2 in the address period 41b, and an X sustain discharge pulse 3 in the sustain discharge period 41c. At this time, the reset pulse 1 is set to a voltage higher than the discharge start voltage.

次に、Y電極23の、例えば1行目(Y1)に印加される波形はそれぞれ、アドレス期間41bのスキャンパルス4、維持放電期間41cの第1維持放電パルス5、Y維持放電パルス6よりなる。   Next, the waveform applied to, for example, the first row (Y1) of the Y electrode 23 includes a scan pulse 4 in the address period 41b, a first sustain discharge pulse 5 in the sustain discharge period 41c, and a Y sustain discharge pulse 6, respectively. .

次に、アドレスA電極29の、例えば赤の蛍光体に対応する電極に印加される波形は、発光させるセルに対応するアドレス期間41bのアドレスパルス(アドレス放電を行うためのパルス)7と維持放電パルス(維持放電を行うためのパルス)に対応するパルス(以下、全面パルスという)10より成る。尚、発光させるセルがない場合にはアドレスパルス7もない。また、アドレスパルス7と全面パルス10は略同電圧Vrに設定されている。他の蛍光体、緑(G)、青(B)に対応する電極に印加される波形は、赤の場合と同様に、アドレス期間41bのアドレスパルス8,9と維持放電パルスに対応する全面パルス11、12より成り、アドレスパルス8と全面パルス11、アドレスパルス9と全面パルス12はそれぞれ略同電圧Vg、Vbに設定されている。なお、この電圧は各放電電圧に対応して高い方からVg、Vr、Vbの順に設定されており、A駆動回路36内のアドレスドライバ37、38、39に供給する電源電圧を変えている。自明のことであるが、蛍光体種類により放電電圧の大小関係が異なる場合にはVg、Vr、Vbの大小関係も異なる。   Next, the waveform applied to the electrode corresponding to, for example, the red phosphor of the address A electrode 29 is the address pulse (pulse for performing address discharge) 7 and the sustain discharge in the address period 41b corresponding to the cell to emit light. It consists of pulses 10 (hereinafter referred to as full-surface pulses) corresponding to pulses (pulses for performing sustain discharge). If there is no cell to emit light, there is no address pulse 7. Further, the address pulse 7 and the entire surface pulse 10 are set to substantially the same voltage Vr. The waveforms applied to the electrodes corresponding to the other phosphors, green (G) and blue (B) are the same as in the case of red, and the entire pulses corresponding to the address pulses 8 and 9 and the sustain discharge pulse in the address period 41b. 11 and 12, the address pulse 8 and the entire surface pulse 11, and the address pulse 9 and the entire surface pulse 12 are set to substantially the same voltages Vg and Vb, respectively. This voltage is set in the order of Vg, Vr, Vb from the highest corresponding to each discharge voltage, and the power supply voltage supplied to the address drivers 37, 38, 39 in the A drive circuit 36 is changed. Obviously, when the magnitude relationship of the discharge voltage differs depending on the phosphor type, the magnitude relationships of Vg, Vr, and Vb also differ.

次に動作について説明する。スキャンパルス4に対してアドレスパルス7、8、9が印加されたセルではアドレス放電が起こり、Y電極23近傍の誘電体26上にはプラスの荷電粒子が、X電極22近傍の誘電体26上にはマイナスの荷電粒子が蓄積される。この荷電粒子が蓄積したセルでのみ、続く第1維持放電パルス5、Y維持放電パルス6およびX維持放電パルス3で連続放電が起こる。この際、アドレス電極29とY電極23との間で発生する放電の電圧は蛍光体の種類(色)により異なっているため、この放電電圧に応じて各色ごとに適正な電圧を印加するとアドレス放電を行ないたいセルでは確実な放電を起こし、アドレス放電を行わないセルでは放電させずに安定した動作を得ることができる。   Next, the operation will be described. Address discharge occurs in the cells to which the address pulses 7, 8, and 9 are applied with respect to the scan pulse 4, and positive charged particles are formed on the dielectric 26 near the Y electrode 23 and on the dielectric 26 near the X electrode 22. Negative charged particles are accumulated in. Only in the cell in which the charged particles are accumulated, continuous discharge occurs in the subsequent first sustain discharge pulse 5, Y sustain discharge pulse 6, and X sustain discharge pulse 3. At this time, since the discharge voltage generated between the address electrode 29 and the Y electrode 23 differs depending on the type (color) of the phosphor, the address discharge is applied when an appropriate voltage is applied for each color according to the discharge voltage. Thus, a reliable operation can be obtained without causing a discharge in a cell that does not perform an address discharge.

以上のようにして蛍光体の種類に応じてアドレス電極29に印加する電圧を変えることで、放電の動作を安定化することができる。   As described above, the discharge operation can be stabilized by changing the voltage applied to the address electrode 29 in accordance with the type of phosphor.

次に、他の実施の形態を図9により説明する。図9は、本実施の形態における1つのサブフィールドの駆動波形の一部を示すタイムチャートである。(a)はX電極22に印加される駆動波形の一部であり、(b)は、Y電極23の例えば1行目(Y1)に印加される駆動波形の一部であり、(c)、(d)、(e)は、アドレスA電極29の、例えば赤(R),緑(G),青(B)の蛍光体に対応する電極(AR,AG,AB)に印加される駆動波形の一部である。尚、図1と同様の駆動パルスには、図1と同じ符号を付し、説明は省略する。図7において,X電極22に印加される波形と、Y電極23に印加される波形は図1において示した波形と同じである。   Next, another embodiment will be described with reference to FIG. FIG. 9 is a time chart showing a part of the drive waveform of one subfield in the present embodiment. (A) is a part of the drive waveform applied to the X electrode 22, (b) is a part of the drive waveform applied to, for example, the first row (Y1) of the Y electrode 23, and (c). , (D), (e) are driving applied to the electrodes (AR, AG, AB) of the address A electrode 29 corresponding to phosphors of red (R), green (G), blue (B), for example. Part of the waveform. The same drive pulses as those in FIG. 1 are denoted by the same reference numerals as those in FIG. In FIG. 7, the waveform applied to the X electrode 22 and the waveform applied to the Y electrode 23 are the same as the waveforms shown in FIG.

本実施の形態においてアドレスA電極29に印加される波形では、維持放電期間の全面パルス13はアドレスパルス7,8,9とは異なる電圧(Va)に設定されている。これは、維持放電期間の全面パルス13では放電が起こらないため、アドレス電極29とY電極23との間で発生する放電の電圧とは関係なく、維持放電パルスの電圧に対して適正に設定されることが望ましいからである。尚、全面パルス13の電圧Vaと各色のアドレス電圧Vr,Vg,Vbは略等しくしてもよく、結果的に、アドレス電圧Vr,Vg,Vbの内の1つを除いた残り2つの電圧と、全面パルス13の電圧Vaが略等しい場合もある。   In the waveform applied to the address A electrode 29 in the present embodiment, the full pulse 13 in the sustain discharge period is set to a voltage (Va) different from the address pulses 7, 8 and 9. This is set appropriately with respect to the voltage of the sustain discharge pulse irrespective of the voltage of the discharge generated between the address electrode 29 and the Y electrode 23 because no discharge occurs in the entire pulse 13 in the sustain discharge period. This is because it is desirable. Note that the voltage Va of the full-surface pulse 13 and the address voltages Vr, Vg, Vb of each color may be substantially equal. As a result, the remaining two voltages excluding one of the address voltages Vr, Vg, Vb In some cases, the voltage Va of the whole-surface pulse 13 is substantially equal.

以上のように、蛍光体の種類に応じて、または該蛍光体の特性差を含むアドレス電極29の放電特性に応じて、該アドレス電極29に印加する電圧を変え、さらに全面パルス13の電圧を維持放電パルスの電圧に対して適正に設定することで、放電の動作を安定化することができる。   As described above, the voltage applied to the address electrode 29 is changed according to the type of the phosphor or according to the discharge characteristics of the address electrode 29 including the characteristic difference of the phosphor, and the voltage of the entire pulse 13 is further changed. By appropriately setting the voltage of the sustain discharge pulse, the discharge operation can be stabilized.

次に第3の実施の形態を図10により説明する。図10は本実施の形態における1つのサブフィールドの駆動波形の一部を示すタイムチャートである。(a)は、X電極22に印加される駆動波形の一部であり、(b)は、Y電極23の、例えば1行目(Y1)に印加される駆動波形の一部であり、(c)、(d)、(e)は、アドレスA電極29の、例えば赤(R),緑(G),青(B)の蛍光体に対応する電極(AR,AG,AB)に印加される駆動波形の一部である。尚、図1と同様の駆動パルスには、該図1と同じ符号を付し、説明が省略する。図8において、X電極22に印加される波形と、Y電極23に印加される波形は、図1において示した波形と同じである。   Next, a third embodiment will be described with reference to FIG. FIG. 10 is a time chart showing a part of the drive waveform of one subfield in the present embodiment. (A) is a part of the drive waveform applied to the X electrode 22, (b) is a part of the drive waveform applied to the Y electrode 23, for example, in the first row (Y1), c), (d), and (e) are applied to the electrodes (AR, AG, AB) of the address A electrode 29 corresponding to, for example, red (R), green (G), and blue (B) phosphors. Part of the driving waveform. Note that the same drive pulses as those in FIG. 1 are denoted by the same reference numerals as those in FIG. In FIG. 8, the waveform applied to the X electrode 22 and the waveform applied to the Y electrode 23 are the same as the waveforms shown in FIG.

本実施の形態において、アドレスA電極29に印加される波形では、アドレスパルス14,15,16および全面パルス17,18,19が印加されていない期間も回路のグランド電位(0V)に対してV1の電位(バイアス電位)に設定されている。これにより,アドレスパルス14,15,16の各電圧Vr2,Vg2,Vb2は前述の実施の形態におけるアドレスパルスの電圧Vr,Vg,Vbよりそれぞれ低くすることができるため,ドライバ素子の耐電圧等,回路の負荷を低減できる。尚、バイアス電位V1はY電極23との間の放電電圧よりも低く設定されている。   In the present embodiment, the waveform applied to the address A electrode 29 is V1 with respect to the ground potential (0 V) of the circuit even during the period in which the address pulses 14, 15, 16 and the full-face pulses 17, 18, 19 are not applied. Is set to the potential (bias potential). As a result, the voltages Vr2, Vg2, and Vb2 of the address pulses 14, 15, and 16 can be made lower than the voltages Vr, Vg, and Vb of the address pulse in the above-described embodiment, respectively. The load on the circuit can be reduced. The bias potential V1 is set lower than the discharge voltage between the Y electrode 23 and the bias potential V1.

次に、第4の実施の形態を図11により説明する。図11は本実施の形態における1つのサブフィールドの駆動波形の一部を示すタイムチャートである。(a)はX電極22に印加される駆動波形の一部であり、(b)はY電極23の例えば1行目(Y1)に印加される駆動波形の一部であり、(c)(d)(e)はアドレスA電極29の例えば赤(R)、緑(G)、青(B)の蛍光体に対応する電極(AR,AG,AB)に印加される駆動波形の一部である。尚、図1と同様の駆動パルスは同じ番号を付けて説明を省略する。図9において、X電極22に印加される波形と、Y電極23に印加される波形は図1において示した波形と同じである。   Next, a fourth embodiment will be described with reference to FIG. FIG. 11 is a time chart showing a part of the drive waveform of one subfield in the present embodiment. (A) is a part of the drive waveform applied to the X electrode 22, (b) is a part of the drive waveform applied to, for example, the first row (Y1) of the Y electrode 23, and (c) ( d) (e) is a part of the drive waveform applied to the electrodes (AR, AG, AB) of the address A electrode 29 corresponding to, for example, red (R), green (G), and blue (B) phosphors. is there. Note that the same drive pulses as those in FIG. In FIG. 9, the waveform applied to the X electrode 22 and the waveform applied to the Y electrode 23 are the same as the waveforms shown in FIG.

アドレスA電極29にはリセット期間にリセットパルス1に合わせてアドレスリセットを行うためのパルス(以下、アドレスリセットパルスという)50、51、52が印加される。各アドレスリセットパルス50、51、52の電圧Vr3、Vg3、Vb3はリセットパルス1の電圧Vxとの電圧差が各蛍光体の放電電圧を超えるように設定されている。各蛍光体の放電電圧が図11に示すような状態の場合には、各アドレスリセットパルス50、51、52の電圧は高い方から、Vb3、Vr3、Vg3の順に設定する。これにより、リセットパルス1の立ち上がりにおいて、X電極22とアドレスA電極29との間でリセット放電が確実に起こり、動作を安定化することができる。このアドレスリセットパルスの電圧Vr3、Vg3、Vb3とアドレスパルスの電圧Vr、Vg、Vbとを、同一種のアドレス電極において略等しくした場合には、電源を共用できる利点がある。   Pulses (hereinafter referred to as address reset pulses) 50, 51, and 52 for performing address reset in accordance with the reset pulse 1 are applied to the address A electrode 29 in the reset period. The voltage Vr3, Vg3, Vb3 of each address reset pulse 50, 51, 52 is set so that the voltage difference from the voltage Vx of the reset pulse 1 exceeds the discharge voltage of each phosphor. When the discharge voltage of each phosphor is in the state shown in FIG. 11, the voltage of each address reset pulse 50, 51, 52 is set in the order of Vb3, Vr3, Vg3 from the highest. Thereby, at the rising edge of the reset pulse 1, a reset discharge is reliably generated between the X electrode 22 and the address A electrode 29, and the operation can be stabilized. When the address reset pulse voltages Vr3, Vg3, and Vb3 and the address pulse voltages Vr, Vg, and Vb are substantially equal in the same type of address electrode, there is an advantage that the power source can be shared.

以上のように、蛍光体等発光媒質の種類に応じた、またはこれを含むアドレス電極29の放電特性に応じた電圧を該アドレス電極29に印加することで、放電の動作を安定化することができる。   As described above, the discharge operation can be stabilized by applying to the address electrode 29 a voltage corresponding to the type of the light emitting medium such as a phosphor or the discharge characteristics of the address electrode 29 including the same. it can.

本発明における1つのサブフィールドの駆動波形を示す図である。It is a figure which shows the drive waveform of one subfield in this invention. プラズマディスプレイパネルの構造の一部を示す分解斜視図である。It is a disassembled perspective view which shows a part of structure of a plasma display panel. 図2で矢印A方向から見た断面図である。It is sectional drawing seen from the arrow A direction in FIG. 図2で矢印B方向から見た断面図である。It is sectional drawing seen from the arrow B direction in FIG. パネル電極及び回路構成を示す模式図である。It is a schematic diagram which shows a panel electrode and a circuit structure. アドレス電極の配線の一部を示す図である。It is a figure which shows a part of wiring of an address electrode. 各蛍光体の放電電圧の測定値を示す図である。It is a figure which shows the measured value of the discharge voltage of each fluorescent substance. 1フィールドの構成を示す模式図である。It is a schematic diagram which shows the structure of 1 field. 第2の実施の形態において1つのサブフィールドの駆動波形を示す図である。It is a figure which shows the drive waveform of one subfield in 2nd Embodiment. 第3の実施の形態において1つのサブフィールドの駆動波形を示す図である。It is a figure which shows the drive waveform of one subfield in 3rd Embodiment. 第4の実施の形態において1つのサブフィールドの駆動波形を示す図である。It is a figure which shows the drive waveform of one subfield in 4th Embodiment.

符号の説明Explanation of symbols

1…リセットパルス
2…Xスキャンパルス
3…X維持放電パルス
4…Yスキャンパルス
5…第1維持放電パルス
6…Y維持放電パルス
7、8、9…アドレスパルス
10、11、12…全面パルス
21…前面ガラス基板
22…X電極
23…Y電極
28…背面ガラス基板
29…アドレスA電極
31…隔壁
32…蛍光体
34…X駆動回路
35…Y駆動回路
36…A駆動回路
37…R用アドレスドライバ
38…G用アドレスドライバ
39…B用アドレスドライバ
40…1フィールド
41〜48…第1〜第8サブフィールド
41a〜48a…リセット期間
41b〜48b…アドレス期間
41c〜48c…維持放電期間
50、51、52…アドレスリセットパルス
DESCRIPTION OF SYMBOLS 1 ... Reset pulse 2 ... X scan pulse 3 ... X sustain discharge pulse 4 ... Y scan pulse 5 ... 1st sustain discharge pulse 6 ... Y sustain discharge pulse 7, 8, 9 ... Address pulse 10, 11, 12 ... Whole surface pulse 21 ... front glass substrate 22 ... X electrode 23 ... Y electrode 28 ... back glass substrate 29 ... address A electrode 31 ... partition wall 32 ... phosphor 34 ... X drive circuit 35 ... Y drive circuit 36 ... A drive circuit 37 ... R address driver 38 ... G address driver 39 ... B address driver 40 ... 1 field 41-48 ... first to eighth subfields 41a-48a ... reset period 41b-48b ... address period 41c-48c ... sustain discharge period 50, 51, 52 ... Address reset pulse

Claims (6)

表示のための維持放電と、全セルのリセットを行なうリセット放電を発生させる平行に配置された電極群と該電極群に対向し、略直交方向に配置されたアドレス電極との間の放電によりアドレス動作を行う表示部を備えた表示装置において、
電極毎に異なる発光媒質が設けられた赤(R)、緑(G)、青(B)3種のアドレス電極の少なくとも1種を、該電極の放電特性に対応して他のアドレス電極とは異なる電圧で駆動し、前記リセットのための電圧と該リセットのための電圧に合わせてアドレス電極に印加される前記電圧との差により上記放電特性に対応してリセット放電を制御するようにし、かつ、アドレス動作においても上記放電特性に対応して他のアドレス電極とは異なる電圧を印加し、アドレス放電を制御するようにしたことを特徴とする表示装置。
Address is generated by a discharge between a sustain discharge for display and a parallel electrode group for generating a reset discharge for resetting all cells and an address electrode opposed to the electrode group and arranged in a substantially orthogonal direction. In a display device including a display unit that performs an operation,
At least one of the three address electrodes of red (R), green (G), and blue (B) provided with a different light-emitting medium for each electrode is defined as another address electrode corresponding to the discharge characteristics of the electrode. Driving at a different voltage, and controlling the reset discharge according to the discharge characteristics according to the difference between the voltage for reset and the voltage applied to the address electrode in accordance with the voltage for reset; and The display device is characterized in that the address discharge is controlled by applying a voltage different from that of the other address electrodes in response to the discharge characteristics in the address operation.
請求項1記載の表示装置において、
電極毎に異なる発光媒質が設けられた赤(R)、緑(G)、青(B)3種のアドレス電極の少なくとも1種を、該電極の放電特性に対応して他のアドレス電極とは異なる電圧で駆動し、前記リセットのための電圧と該リセットのための電圧に合わせてアドレス電極に印加される前記電圧との差を上記放電特性に対応して放電開始電圧よりも高く設定することでリセット放電を制御し、かつ、アドレス動作においても上記放電特性に対応して他のアドレス電極とは異なる電圧を印加し、アドレス放電を制御するようにしたことを特徴とする表示装置。
The display device according to claim 1,
At least one of the three address electrodes of red (R), green (G), and blue (B) provided with a different light-emitting medium for each electrode is defined as another address electrode corresponding to the discharge characteristics of the electrode. Driving at a different voltage, and setting the difference between the reset voltage and the voltage applied to the address electrode in accordance with the reset voltage higher than the discharge start voltage corresponding to the discharge characteristics The display device is characterized in that the reset discharge is controlled, and the address discharge is controlled by applying a voltage different from that of the other address electrodes corresponding to the discharge characteristics in the address operation.
表示のための維持放電と、全セルのリセットを行なうリセット放電を発生させる平行に配置された電極群と該電極群に対向し、略直交方向に配置されたアドレス電極との間の放電によりアドレス動作を行う表示部を備えた表示装置において、
電極毎に異なる発光媒質が設けられた赤(R)、緑(G)、青(B)3種のアドレス電極のそれぞれを、それぞれの電極の放電特性に対応して他のアドレス電極とは異なる電圧かまたは種のアドレス電極を他のアドレス電極とは異なる電圧で駆動し、前記リセットのための電圧と該リセットのための電圧に合わせてアドレス電極に印加される前記電圧との差により上記放電特性に対応してリセット放電を制御するようにし、かつ、アドレス動作においても上記放電特性に対応して他のアドレス電極とは異なる電圧かまたは種のアドレス電極に他のアドレス電極とは異なる電圧を印加し、アドレス放電を制御するようにしたことを特徴とする表示装置。
An address is generated by a discharge between a sustain discharge for display and a parallel electrode group that generates a reset discharge that resets all cells and an address electrode that is opposed to the electrode group and arranged in a substantially orthogonal direction. In a display device including a display unit that performs an operation,
Each of the red (R), green (G), and blue (B) address electrodes provided with a different light-emitting medium for each electrode differs from the other address electrodes in accordance with the discharge characteristics of each electrode. The voltage or one type of address electrode is driven with a voltage different from that of the other address electrodes, and the difference is between the voltage for reset and the voltage applied to the address electrode in accordance with the voltage for reset. The reset discharge is controlled corresponding to the discharge characteristics, and also in the address operation, the voltage is different from the other address electrodes corresponding to the discharge characteristics, or one address electrode is different from the other address electrodes. A display device characterized in that a voltage is applied to control address discharge.
請求項3記載の表示装置において、
電極毎に異なる発光媒質が設けられた赤(R)、緑(G)、青(B)3種のアドレス電極のそれぞれを、それぞれの電極の放電特性に対応して他のアドレス電極とは異なる電圧かまたは種のアドレス電極を他のアドレス電極とは異なる電圧で駆動し、前記リセットのための電圧と該リセットのための電圧に合わせてアドレス電極に印加される前記電圧との差により上記放電特性に対応して放電開始電圧よりも高く設定することでリセット放電を制御するようにし、かつ、アドレス動作においても上記放電特性に対応して他のアドレス電極とは異なる電圧かまたは種のアドレス電極に他のアドレス電極とは異なる電圧を印加し、アドレス放電を制御するようにしたことを特徴とする表示装置。
The display device according to claim 3, wherein
Each of the red (R), green (G), and blue (B) address electrodes provided with a different light-emitting medium for each electrode differs from the other address electrodes in accordance with the discharge characteristics of each electrode. The voltage or one type of address electrode is driven with a voltage different from that of the other address electrodes, and the difference is between the voltage for reset and the voltage applied to the address electrode in accordance with the voltage for reset. The reset discharge is controlled by setting it higher than the discharge start voltage corresponding to the discharge characteristics, and also in the address operation, a voltage different from the other address electrodes or one type corresponding to the discharge characteristics. A display device, wherein a voltage different from that of other address electrodes is applied to an address electrode to control address discharge.
表示のための維持放電と、全セルのリセットを行なうリセット放電を発生させる平行に配置された電極群と該電極群に対向し、略直交方向に配置されたアドレス電極との間の放電によりアドレス動作を行う表示部を備えた表示装置において、
電極毎に異なる発光媒質が設けられた赤(R)、緑(G)、青(B)3種のアドレス電極の少なくとも1種を、該電極の放電特性に対応して他のアドレス電極とは異なる電圧で駆動し、前記アドレス動作において上記放電特性に対応して他のアドレス電極とは異なる電圧を印加してアドレス放電を制御するようにし、かつ、該電圧を維持放電期間においても該アドレス電極に印加するようにしたことを特徴とする表示装置。
Address is generated by a discharge between a sustain discharge for display and a parallel electrode group for generating a reset discharge for resetting all cells and an address electrode opposed to the electrode group and arranged in a substantially orthogonal direction. In a display device including a display unit that performs an operation,
At least one of the three address electrodes of red (R), green (G), and blue (B) provided with a different light-emitting medium for each electrode is defined as another address electrode corresponding to the discharge characteristics of the electrode. The address discharge is controlled by applying a voltage different from the other address electrodes corresponding to the discharge characteristics in the address operation, and controlling the address discharge in the sustain discharge period. A display device characterized by being applied to the display.
表示のための維持放電と、全セルのリセットを行なうリセット放電を発生させる平行に配置された電極群と該電極群に対向し、略直交方向に配置されたアドレス電極との間の放電によりアドレス動作を行う表示部を備えた表示装置において、
電極毎に異なる発光媒質が設けられた赤(R)、緑(G)、青(B)3種のアドレス電極のそれぞれを、それぞれの電極の放電特性に対応して他のアドレス電極とは異なる電圧かまたは種のアドレス電極を他のアドレス電極とは異なる電圧で駆動し、前記アドレス動作において上記放電特性に対応して他のアドレス電極とは異なる電圧を印加してアドレス放電を制御するようにし、かつ、該電圧を維持放電期間においても該アドレス電極に印加するようにしたことを特徴とする表示装置。
Address is generated by a discharge between a sustain discharge for display and a parallel electrode group for generating a reset discharge for resetting all cells and an address electrode opposed to the electrode group and arranged in a substantially orthogonal direction. In a display device including a display unit that performs an operation,
Each of the red (R), green (G), and blue (B) address electrodes provided with a different light-emitting medium for each electrode differs from the other address electrodes in accordance with the discharge characteristics of each electrode. The address discharge is controlled by driving a voltage or one type of address electrode with a voltage different from that of the other address electrodes and applying a voltage different from that of the other address electrodes in accordance with the discharge characteristics in the address operation. The display device is characterized in that the voltage is applied to the address electrode even in the sustain discharge period.
JP2003353098A 1997-09-29 2003-10-14 Display device Expired - Fee Related JP3656645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003353098A JP3656645B2 (en) 1997-09-29 2003-10-14 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26318297 1997-09-29
JP2003353098A JP3656645B2 (en) 1997-09-29 2003-10-14 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP32764497A Division JP3562274B2 (en) 1997-09-29 1997-11-28 Display device

Publications (2)

Publication Number Publication Date
JP2004102301A JP2004102301A (en) 2004-04-02
JP3656645B2 true JP3656645B2 (en) 2005-06-08

Family

ID=32300001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003353098A Expired - Fee Related JP3656645B2 (en) 1997-09-29 2003-10-14 Display device

Country Status (1)

Country Link
JP (1) JP3656645B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2869441A1 (en) * 2004-04-26 2005-10-28 Thomson Licensing Sa METHOD FOR FORMING ELECTRICAL CHARGES IN A PLASMA PANEL

Also Published As

Publication number Publication date
JP2004102301A (en) 2004-04-02

Similar Documents

Publication Publication Date Title
JP3565650B2 (en) Driving method and display device for AC type PDP
KR100657384B1 (en) Plasma display panel and driving method thereof
JP4076367B2 (en) Plasma display panel, plasma display device, and driving method of plasma display panel
US20060103600A1 (en) Driving method of plasma display panel
JPH10333636A (en) Plasma display panel
JP3727868B2 (en) Plasma display panel and driving method and apparatus thereof
JP2001013913A (en) Discharge display device and its drive method
US6404411B1 (en) Display panel driving method and discharge type display apparatus
JP3372706B2 (en) Driving method of plasma display
JP3562274B2 (en) Display device
KR100337742B1 (en) Display device and driving method thereof
US20030038757A1 (en) Plasma display apparatus and driving method thereof
JP3656645B2 (en) Display device
JP4011746B2 (en) Plasma display panel
KR20090035384A (en) Plasma display apparatus
KR19980075059A (en) Plasma display device
US20060113920A1 (en) Plasma display panel and drive method thereof
US20060262042A1 (en) Method of driving plasma display panel (PDP)
JP2005017411A (en) Plasma display device
KR100359572B1 (en) Plasma Display Panel
KR100701948B1 (en) Plasma Display Panel
JPH08137431A (en) Gas discharge display device
JP4844624B2 (en) Plasma display device and driving method thereof
KR100592298B1 (en) Plasma display panel
JP3259713B2 (en) Driving method and driving apparatus for plasma display panel

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050228

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

LAPS Cancellation because of no payment of annual fees