JP3655484B2 - 論理区画式計算機システム - Google Patents
論理区画式計算機システム Download PDFInfo
- Publication number
- JP3655484B2 JP3655484B2 JP05891499A JP5891499A JP3655484B2 JP 3655484 B2 JP3655484 B2 JP 3655484B2 JP 05891499 A JP05891499 A JP 05891499A JP 5891499 A JP5891499 A JP 5891499A JP 3655484 B2 JP3655484 B2 JP 3655484B2
- Authority
- JP
- Japan
- Prior art keywords
- hypervisor
- logical
- logical partition
- hypervisors
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
【発明の属する技術分野】
本発明は、論理区画式計算機システムに係り、特に、ハイパバイザと呼ばれる制御プログラムにより複数の論理区画を設けそれぞれの論理区画でゲストOSを稼動させる論理区画式計算機システムに関する。
【0002】
【従来の技術】
1つの物理計算機上で複数のオペレーティングシステム(ゲストOS)を稼動させる技術として、仮想計算機モニタにより仮想計算機を生成して制御する仮想計算機システム、及び、ハイパバイザにより論理区画を作成して制御する論理区画式計算機システムが知られている。仮想計算機モニタ及びハイパバイザは、仮想計算機または論理区画の制御をする核となる制御プログラムであり、命令プロセッサ等の計算機資源の割り当て制御を行う。
【0003】
ここで、仮想計算機システムと論理区画式計算機システムとの相違を簡単に説明する。
【0004】
仮想計算機システムは、仮想計算機を生成する一種のOSにより構成され、このOSは、OSとして必要な機能の全てを備えており、この仮想計算機制御プログラムは、通常、VMCPと呼ばれている。
【0005】
一方、論理区画式計算機システムは、ハイパバイザと呼ばれる論理区画の制御をする制御プログラムにより構成される。ハイパバイザは、論理区画を設けるために、論理計算機資源を分け、論理区画間の壁を作るだけの制御プログラムであり、ハイパバイザの役割は、ハードウェアへの「壁」の設定が主である。論理区画の利点は、仮想計算機よりも運用が楽なことと、性能の向上が得やすいことである。
【0006】
仮想計算機システムは、同時に使用するそれぞれの仮想計算機の合計主記憶容量が、物理計算機に実装されている主記憶容量以上であってもよい。これは、VMCPがページング、つまり、あまり使われない主記憶ページを、ディスク装置に退避することにより実現することができるもので、要するに一般的なOSと同じ制御をしていることを意味する。
【0007】
一方、論理区画式計算機システムは、実装されている主記憶装置を論理区画に分け与えるだけであり、論理区画の合計主記憶容量は、実装主記憶容量と同一となる。
【0008】
仮想計算機システムは、仮想装置を作成することができる。例えば、仮想コンソール装置、仮想プリンタ、仮想リーダ装置、仮想チャネル間通信装置などをいくつでも作ることができる。このような複数の仮想装置の作成は、仮想計算機システムが、ゲストOSの入出力命令をトラップ(正式にはインタセプションという)し、入出力命令で使用するチャネルコマンド語(CCW)を解析することで実現している。このため、仮想計算機システムでは、仮想装置を管理するためのテーブル類、チャネルコマンド語(入出力コマンド及びデータの所在を示すアドレスを格納)のアドレス変換などが必要となる。
【0009】
一方、論理区画式計算機システムは、ハイパバイザが、ゲストOSの入出力命令には一切介入せず、ゲストOSが入出力命令を発行しても、ハイパバイザを経由せずに直接ハードウェアが受けるように構成される。
【0010】
仮想計算機システムは、VMCP単体でゲストOS固有のフォーマットを持つデータセット(ファイル)への直接アクセスが可能であり、例えば、ゲストOS用の各種パラメータを、ゲストOSを移動させなくても編集・作成することができる。これは、VMCPがチャネル以下に接続される入出力装置に対してアクセスすることにより実現することができる。
【0011】
一方、論理区画式計算機システムは、ハイパバイザが、チャネル以下に接続される入出力装置へアクセスするということは一切ない。
【0012】
前述したように、仮想計算機システムと論理区画式計算機システムとは、その基本的な考え方、構成が相違するが、何れにしても、仮想計算機システムまたは論理区画式計算機システムは、仮想計算機モニタまたはハイパバイザが停止した場合、その制御下にある全ゲストOSも停止することになる。このような全ゲストOSの停止を回避し、仮想計算機モニタまたはハイパバイザの障害時に、ゲストOSの動作を継続させることのできる従来技術として、例えば、特開平5−12045号公報等に記載された技術が知られている。この従来技術は、仮想計算機モニタまたはハイパバイザに障害が発生した場合にも、1つのゲストOSだけの動作を継続させるようにしたものである。また、他の従来技術として、例えば、特開平8−287021号公報等に記載された技術が知られている。この従来技術は、複数の物理計算機を構成し、それぞれの物理計算機上で仮想計算機モニタを1つ稼動させ、ホットスタンバイ構成とするというものである。
【0013】
【発明が解決しようとする課題】
近年、運用コストの削減及び命令プロセッサをはじめとする計算機資源の有効利用を目的として、論理区画などの仮想計算機関連技術を用いて1つの物理計算機上に複数のオペレーティングシステムを載せる運用形態が増えている。そして、これらの計算機システムには、社会的に重要かつ大規模なシステムが搭載されるケースも多く、システムダウンによる影響が甚大である。
【0014】
計算機システムを構成するハードウェアは、多重化により年々可用性を向上させているが、全ての論理区画を制御するハイパバイザについては、ハイパバイザの1つのプログラム不良のために全ゲストOSが停止してしまう状況となっており、ハイパバイザが信頼性面でのネックとなっている。このため、前述で説明した従来の技術に示されるような救済方法が提案されている。
【0015】
しかし、前述した前者の従来の技術は、高々1つのゲストOSだけが救済可能なものであるため、その効果が薄いという問題点を有している。また、後者の従来技術は、仮想計算機モニタのダウンに備え、同一のハードウェア構成を持つ物理計算機、仮想計算機モニタ及びゲストOS下のシステムを二重化するものであり、これらを2セット用意しておかなければならず、コスト面、運用面の負担が非常に大きいという問題点を有している。
【0016】
システムダウン時の業務の引き継ぎを目的としたシステム二重化の代表的な例として、ホットスタンバイシステムが知られている。このシステムは、短時間でOS相互間(計算機間)での業務の引き継ぎを行うことができるシステムであり、OS、各種サブシステム等を全て起動した状態で待機させておくものである。このシステムは、引き継ぎ(交代)後のスループットを保証するために、待機系システム側にも計算機資源(命令プロセッサ、主記憶装置、入出力チャネル等)を現用系と同数用意しておく必要がある。また、磁気ディスク装置など外部記憶装置も、現用系、待機系両方の計算機からアクセスできるようにしておかなければならない等、大掛かりなものである。
【0017】
前述のホットスタンバイシステムは、迅速な業務の引き継ぎ(交代)を実現するために、主記憶装置内のOS、各種サブシステムの持つ膨大な制御テーブルも、待機系システム側でスタンバイ状態に準備しておく必要がある。例えば、大規模オンラインシステムの場合、入出力装置が数千台接続される場合もあるが、これらの入出力装置を制御するための制御テーブルを、全て使用可能な状態として作成しておかなければならない。
【0018】
このようなシステムを低コストで実現するために、論理区画式計算機システムを適用し、論理区画間で計算機資源を共用させる方法もあるが、この方法は、前述のように論理区画間での共通部であるハイパバイザが信頼性面のネックとなってしまい、結局、コストと信頼性とを両立させることができない。
【0019】
なお、論理区画間での計算機資源共用については、命令プロセッサ、入出力チャネルで共用化が実現されている。この共用化は、現用系から待機系への交代時に論理区画間で資源の割り当て量を迅速に変更可能とするもので、命令プロセッサ、入出力チャネルが、記憶部を持たないためこのような資源の共用を行うことができる。一方、主記憶装置は、OS及び各種サブシステムの各種制御テーブルが数ギガバイト分格納されることもあり、短時間に制御テーブル間の整合を保ったままOS間でその内容を引き継ぐことができないため、論理区画間の割り当て量変更を前提とした共用を行うことができず、現用系、待機系でそれぞれ同じだけの主記憶容量を持つことが必要となる。
【0020】
近年、銀行業務を始めとする計算機システムを使用して実現する各種サービスのサービス時間拡大に伴い、計算機システムを何日にもわたり停止させないように稼動させる運用形態も増えており、論理区画式計算機システムのゲストOSを停止することなくハイパバイザプログラムを新しいバージョンのものに入れ替えるニーズが高まっている。しかし、従来技術による論理区画式計算機システムは、ハイパバイザプログラムの稼働中の入れ替えについて配慮されていないという問題点を有している。
【0021】
本発明の目的は、前記論理区画式計算機システムの従来技術の問題点を解決し、論理区画式計算機システムのハイパバイザの障害に対して、安価に、効果的に対応することを可能にしてシステムの可用性を向上させると共に、ゲストOSを停止させることなくハイパバイザプログラムを入れ替えることを可能にしてシステムの動作を継続させることのできる論理区画式計算機システムを提供することにある。
【0022】
【課題を解決するための手段】
本発明によれば前記目的は、1つの物理計算機中に1つ以上の論理区画を設け、論理区画のそれぞれでオペレーティングシステムを稼動させる論理区画式計算機システムにおいて、それぞれが主記憶装置内に設けた同じ論理区画にアクセスでき、論理区画を制御するプログラムであるハイパバイザを1つの物理計算機の中に2つ以上備え、前記2つ以上のハイパバイザ間で論理区画の制御情報及び物理計算機資源を受け渡すことにより、論理区画の制御を行うハイパバイザを、オペレーティングシステムの動作を中断させることなく交代するハイパバイザ交代手段を備え、前記ハイパバイザ交代手段を、ハイパバイザ障害検出時点で動作させるハイパバイザ障害交代指示事段、あるいは、前記ハイパバイザ交代手段を、ハイパバイザ操作コマンドの投入時点で動作させるハイパバイザ交代指示手段の少なくとも一方を備えることにより達成される。
【0024】
さらに、前記目的は、前記2つ以上のハイパバイザ間で、論理区画の制御に関わるハイパバイザ内の制御テーブルの内容をハイパバイザ間の通信により一致させておくハイパバイザ間状態一致手段を備えることにより、また、前記2つ以上のハイパバイザの同一あるいは異なるプログラムを同一のファイルまたは各々別ファイルより主記憶装置にロードして起動するハイパバイザ起動手段を備えることにより達成される。
【0025】
【発明の実施の形態】
以下、本発明による論理区画式計算機システムの一実施形態を図面により詳細に説明する。
【0026】
図1は本発明の一実施形態による論理区画式計算機システムの構成を示すブロック図であり、まず、図1を参照して、本発明によるハイパバイザ二重化構成の論理区画式計算機システムについて説明する。図1において、1、2はハイパバイザ、11は論理区画、12はオペレーティングシステム(ゲストOS)、13は物理命令プロセッサ、14は論理命令プロセッサ、15は主記憶装置、16は入出力チャネル、17はハイパバイザ障害交代指示手段、18はハイパバイザ交代指示手段、20はハイパバイザ領域、30はハイパバイザインタフェース領域、40はハイパバイザ起動手段である。
【0027】
論理区画式計算機システムは、物理計算機の計算機資源である、命令プロセッサ(物理命令プロセッサ)13、主記憶装置15、入出力チャネル16等を分割し、複数の論理区画11を生成して構成される。それぞれの論理区画は、ゲストOS12を動作させることができる。論理区画11は、ゲストOS12から見るとあたかも独立した1つの物理計算機のように見える。物理命令プロセッサ13は、ハイパバイザ1が論理区画間の割り当てを動的に制御すること、すなわち、時分割等の方法で論理命令プロセッサ(ゲストOSから見える命令プロセッサ)14にディスパッチすることにより複数の論理区画間で共用することができる。主記憶装置15は、ハイパバイザが論理区画毎に主記憶装置開始位置とサイズとをハードウェアに通知することにより分割され、ハードウェアにおいて主記憶装置中の論理区画のオフセットを絶対アドレスに加算することにより、論理区画内での論理的なアドレスで動作するゲストOSの命令を実行することができる。入出力チャネル16についても同様にハイパバイザが入出力チャネルと論理区画の対応関係とを設定することにより区画化を実現する。
【0028】
前述した論理区画式計算機システムの基本構造については、よく知られており、日立製作所が発行しているマニュアル「HITAC プロセッサ資源分割管理機構(PRMF)」(8080−2−148)にも記述されている。
【0029】
図2は主記憶装置の中に設けられたハイパバイザ領域の構成を説明する図であり、以下、これについて説明する。
【0030】
論理区画式計算機システムは、図2に示すように、主記憶装置上に数メガバイトの領域を確保し、ハイパバイザのプログラム202及び論理命令プロセッサ制御用のテーブルであるSD(State Description)203、論理区画管理テーブル204、計算機資源割り当て管理テーブル205を常駐させている。そして、ハイパバイザのプログラム及びゲストOSのプログラムは、物理命令プロセッサ13で実行される。
【0031】
物理命令プロセッサでハイパバイザのプログラムを動作させるモードをホストモード、ゲストOSを動作させるモードをゲストモードと呼び、ハイパバイザがホストモードでSIE(Start Interpretive Execution)命令と呼ぶ命令を実行することによりゲストモードに入る。SIE命令は、ゲストOSから見える論理的な命令プロセッサ(論理命令プロセッサ)14を実現するために、命令のオペランドとして、SD203という制御テーブルを指定する。SD203は、主記憶装置中のハイパバイザ領域20に、論理命令プロセッサ単位に設けられ、論理命令プロセッサ用の各種レジスタ値を保持するものである。SIE命令が実行されることにより、SD203の中に格納されている各種レジスタ値が物理命令プロセッサに設定され、ゲストOSのプログラムが実行される。そして、論理命令プロセッサが予め定められた時間(タイムスライス値)走行したか、または、割り込み待ち状態でウェイトしたりすると、ハイパバイザは、ゲストモードから抜け、SD203にレジスタ値などを退避した後、ホストモードに制御が戻る。ハイパバイザは、他の論理命令プロセッサに物理命令プロセッサを割り当てるなど、スケジューリング及びディスパッチの処理を実行する。
【0032】
本発明の実施形態は、1つの物理計算機上に2つのハイパバイザを保持し、一方のハイパバイザ1を現用系、他方のハイパバイザ2を待機系とすることとする。そして、通常の稼働中、現用系であるハイパバイザ1は、全ての論理区画の制御を担い、ハイパバイザ1に障害が発生した場合またはハイパバイザ操作コマンドが投入された場合、論理区画の制御及び物理計算機資源を待機しているハイパバイザ2に引き継ぐ。これにより、本発明の実施形態は、ゲストOSを停止させることなく論理区画を制御するハイパバイザを交代させることができる。
【0033】
障害を契機にハイパバイザを交代させる場合、前提とするハイパバイザの障害は、ハイパバイザのプログラム不良によるハイパバイザの停止、すなわち、全論理区画の全ゲストOSがシステム停止に至る障害である。ハイパバイザの障害検出方法としては、実行結果の自己チェックによる自己矛盾の検出、不正な主記憶領域のアクセス等のプログラム割り込みによる例外条件の検出、ウォッチドッグタイマによるタイムアウトのハードウェアによる異常の検出等を使用することができる。
【0034】
なお、この場合、ハイパバイザ1、ハイパバイザ2のプログラムは同一のものであっても、異なるものであってもよい。同一プログラムの場合、同一の障害に至る可能性もあるが、障害は、制御テーブルの初期化不良、処理順序の誤り、境界値処理不良等、主記憶装置へのデータの格納パターン、動作のタイミングや負荷状態により顕在化するのが通常であり、同じように停止する確率は低い。
【0035】
図1に示す本発明の実施形態は、本発明を実現するため、ハイパバイザ起動手段40、ハイパバイザ間状態一致手段70、ハイパバイザ交代手段100、ハイパバイザ障害交代指示手段17、ハイパバイザ交代指示手段18が設けられる。また、主記憶装置15上に、新たにハイパバイザ2用の領域及びハイパバイザ1とハイパバイザ2の共用領域であるハイパバイザインタフェース領域30が設けられる。ハイパバイザ2の処理用として、物理命令プロセッサをハイパバイザ2に1つ割り当てておく。
【0036】
次に、本発明の実施形態の動作を、ハイパバイザ起動方法、ハイパバイザ間の状態一致方法、ハイパバイザ交代方法、ハイパバイザ交代の起動方法、及び、これらの処理で共通に使用するハイパバイザ間の通信方法の順に説明する。
【0037】
図3はハイパバイザインタフェース領域30の詳細を示す図、図4はハイパバイザを2つ起動するためのハイパバイザ起動手段40をサービスプロセッサ(SVP)に設けて、ハイパバイザを起動する方法を説明する図、図5はハイパバイザ起動手段40の処理動作を説明するフローチャートであり、以下、これらの図を参照してハイパバイザを起動する方法を説明する。
【0038】
ハイパバイザのプログラムは、図4に示すように、計算機ハードウェアの起動、停止、OSのIPL操作などを行うサービスプロセッサ内の磁気ディスク装置上に設けたファイルに格納されている。磁気ディスク装置上には、2つのハイパバイザプログラム格納用のファイル(ハイパバイザコードファイル)が設けられ、ハイパバイザコードファイル41にはハイパバイザ1のプログラムが、ハイパバイザコードファイル42にはハイパバイザ2のプログラムが、それぞれ格納されている。また、磁気ディスク装置上には、ハイパバイザ構成定義ファイル43が設けられており、ファイル種別431毎の領域にそれぞれのハイパバイザに最初に割り当てる物理命令プロセッサのマップ432及びそれぞれのハイパバイザを現用系とするか待機系とするかの実行種別433が格納されている。
【0039】
SVPは、物理計算機の電源投入、ハードウェアの初期設定を行った後、ハイパバイザインタフェース領域30の初期設定と、ハイパバイザ起動処理とを実行する。図3にハイパバイザインタフェース領域30の詳細を示すように、ハイパバイザインタフェース領域30は、共通部31、ハイパバイザ1用領域32、ハイパバイザ2用領域33、要求ブロック確保用領域34から構成される。ハイパバイザ起動処理は、ハイパバイザ起動手段40を使用して、ハイパバイザインタフェース領域30の初期設定、ハイパバイザ1、ハイパバイザ2の起動を行うものであり、以下、図5に示すフローにより、ハイパバイザの起動処理の動作を説明する。
【0040】
(1)まず、ハイパバイザ構成定義ファイル43の内容を読み出す。読み出す内容は、ファイル種別431、割り当て物理命令プロセッサマップ432、実行種別433であり、これらの読み出し内容は、以降のステップで参照される(ステップ501)。
【0041】
(2)次に、起動するハイパバイザを選択する。説明している例では、ハイパバイザ1、2のように、各ハイパバイザに付与された番号の上昇順に選択するものとする。従って、最初に選択されるのは、ハイパバイザ1である(ステップ502)。
【0042】
(3)次に、起動対象のハイパバイザの実行種別433を参照し、起動対象のハイパバイザが現用系か否かを判別し、現用系であった場合、ハイパバイザインタフェース領域共通部31にある現用系ハイパバイザ番号領域312にハイパバイザ番号を格納する。ハイパバイザ番号は、ハイパバイザコードファイル1のハイパバイザを現用系とするのであれば1を、ハイパバイザコードファイル2のハイパバイザを現用系とするのであれば2を格納する。説明している例では、1が格納される(ステップ503、504)。
【0043】
(4)ステップ504の処理後また、ステップ503で、起動対象のハイパバイザが現用系でない、すなわち、待機系であった場合、起動対象のハイパバイザについて、ハイパバイザ領域の主記憶装置上の開始アドレス及びサイズを格納する。説明している例では、ハイパバイザ1の領域20の主記憶装置上の開始アドレス及びサイズが共通部の315に格納される。ここで格納した値は、起動されたハイパバイザ側の処理で、自ハイパバイザが、ハイパバイザ1なのか、ハイパバイザ2なのかという判別に使用される(ステップ505)。
【0044】
(5)割り当て物理命令プロセッサマップ432の内容をハイパバイザ領域中の割り当て物理命令プロセッサマップ322に格納する。割り当て物理命令プロセッサマップは、割り当てる物理命令プロセッサの番号をビットマップ形式で表現したもので、ビット位置左から、物理命令プロセッサ番号0、物理命令プロセッサ番号1を意味する。図4に示す例におけるマップ「11000000(2)」の場合、物理命令プロセッサ番号が0番のものと、1番のものをそのハイパバイザに割り当てることを意味する。この割り当て物理命令プロセッサ番号は、起動されたハイパバイザ側の処理で使用すべき物理命令プロセッサを認識するのに使用される(ステップ506)。
【0045】
(6)ハイパバイザ1の領域20の先頭にあるハイパバイザインタフェース領域先頭アドレス201に、ハイパバイザインタフェース領域30の主記憶装置上のアドレスを格納する。このアドレスは、起動されたハイパバイザ側の処理において、ハイパバイザインタフェース領域のアドレスを取得するのに使用される(ステップ507)。
【0046】
(7)次に、ハイパバイザプログラムを主記憶装置にロードする。ロードとは、ハイパバイザコードファイル41からハイパバイザプログラムを読み出し、ハイパバイザ領域20にあるハイパバイザプログラム領域202に書き込むことである(ステップ508)。
【0047】
(8)物理命令プロセッサの実行開始アドレスとしてハイパバイザ1のプログラム開始アドレスを設定する。設定するアドレスは、ステップ508で主記憶装置にロードしたハイパバイザプログラムの先頭アドレスである(ステップ509)。
【0048】
(9)次に、物理命令プロセッサを起動する。物理命令プロセッサの起動とは、停止状態にある命令プロセッサの実行を開始させることであり、ステップ509で設定したアドレスからハイパバイザのプログラムの実行が開始される(ステップ510)。
【0049】
(10)ハイパバイザ構成定義ファイル43で定義された全てのハイパバイザの起動が終了したか否かを判定し、まだ全てのハイパバイザが起動されていない場合、ステップ502に戻って、以降の処理を繰返し実行する。説明している例では、ハイパバイザ2(待機系)が起動される(ステップ511)。
【0050】
なお、待機系ハイパバイザの起動の処理において、ステップ504だけは実行されない。起動されたハイパバイザは、ハイパバイザインタフェース領域先頭アドレス201を参照し、ハイパバイザインタフェース領域30にアクセスする。ハイパバイザインタフェース領域30に格納された現用系ハイパバイザ番号312、ハイパバイザ領域開始アドレス、同サイズ315及び自プログラムが実行している処理のアドレスから、自ハイパバイザが現用系なのか、待機系なのかを認識する。「現用系」と認識したハイパバイザは、通常の論理区画の制御を行う。また、「待機系」と認識したハイパバイザは、論理区画への計算機資源割り当て設定などハードウェアの状態を変化させる処理は実行しない。また、割り当て物理命令プロセッサマップ322を参照し、そのハイパバイザにおいて使用可能な物理命令プロセッサが2つ以上あると認識した場合、その物理命令プロセッサを起動する。以上の処理によりステップで2つのハイパバイザが起動され稼動を開始する。
【0051】
図6はハイパバイザ間状態一致手段について説明する図、図7はハイパバイザ1側のハイパバイザ間状態一致手段の処理動作を説明するフローチャート、図8はハイパバイザ2側のハイパバイザ間状態一致手段の処理動作を説明するフローチャートであり、以下、これらの図を参照して、ハイパバイザ状態一致方法について説明する。
【0052】
ハイパバイザのプログラムは、論理区画への計算機資源の割り当て管理を始めとした処理が必要である。これらの処理を実現するために、図6に示すように、ハイパバイザ用主記憶領域に、制御テーブルとして論理区画の状態を保持する論理区画管理テーブル71及び81、計算機資源の割り当て状態を管理する計算機資源割り当て管理テーブル72及び82を構成する必要がある。また、現用系のハイパバイザの停止時に迅速かつ確実に現用系から待機系へハイパバイザを交代するためには、待機系ハイパバイザの制御テーブルを現用系と同等の状態に保っておき、いつでも交代可能な状態にスタンバイしておく必要がある。このため、ハイパバイザ間の状態一致即ちハイパバイザ内の制御テーブルの状態を一致させておく必要がある。
【0053】
本発明の実施形態では、論理区画管理テーブル71と81の一致、計算機資源割り当て管理テーブル72と82の一致が必要である。ハイパバイザ間の状態を一致させるために、システム稼働中、ハイパバイザ間状態一致手段を使用して、ハイパバイザ1が論理区画の状態変化をハイパバイザインタフェース領域を介してハイパバイザ2へ常に通知している。論理区画の状態変化には、論理区画の生成及び消滅、計算機資源(命令プロセッサ、主記憶装置、入出力チャネル等)の論理区画間の割り当て変更、論理命令プロセッサの動作状態変化(動作及び停止)等がある。
【0054】
次に、図7に示すフローを参照して、送信側となるハイパバイザ1側のハイパバイザ間状態一致手段の処理動作を説明する。この例では、一致させるべき状態の変化として、論理区画の生成処理を例としている。
【0055】
まず、ステップ701で論理区画を生成する処理を実行する。論理区画の生成処理が完了した後、次にステップ702で自ハイパバイザが現用系か、待機系かの判定を行い、現用系であった場合、ステップ703を実行し、状態変化「論理区画生成」を要求ブロックに格納して、ハイパバイザ2に通知する。要求ブロックを使用したハイパバイザ間のインタフェース方法については後述する。
【0056】
次に、図8に示すフローを参照して、受信側となるハイパバイザ2側のハイパバイザ間状態一致手段の処理動作を説明する。ハイパバイザ1側からの通知は、要求ブロックに通知内容が格納されている。
【0057】
ハイパバイザ2側では、まず、ステップ801で要求ブロックを取得する。そして、ステップ802で要求の内容を判定する。要求内容が、状態変化「論理区画生成」の通知であった場合、ステップ803を実行し、自ハイパバイザ内で論理区画を生成するのと同等の処理を行い、ハイパバイザ内の制御テーブルを更新する。但し、論理区画への計算機資源割り当て設定などハードウェアへの設定状態を変化させる処理は実行しない。
【0058】
図7、図8に示す処理を2つのハイパバイザが実行することにより、ハイパバイザ間の状態を一致させておくことができる。
【0059】
図9はハイパバイザ交代の概要を説明する図、図10はハイパバイザ交代の処理動作を説明するフローチャートであり、以下、図9、図10を参照して、ハイパバイザ交代方法について説明する。
【0060】
ハイパバイザの交代は、現用系のハイパバイザが正常に動作している初期状態91から、論理区画の制御情報をハイパバイザ1から待機系のハイパバイザ2ヘ受け渡すステップ92、物理計算機資源(物理命令プロセッサ)をハイパバイザ1からハイパバイザ2へ受け渡すステップ93を順に実行することにより行われる。この処理の詳細を図10により説明する。
【0061】
(1)まず、ハイパバイザ1側のハイパバイザ交代手段A100は、現用系ハイパバイザの登録を削除する。現用系ハイパバイザの登録削除は、ハイパバイザインタフェース領域30にある現用系ハイパバイザ番号312に“0”を格納することにより行われる(ステップ1001)。
【0062】
(2)ハイパバイザ1は、自ハイパバイザの停止の発生をハイパバイザ2に通知する(ステップ1002)。
【0063】
(3)ハイパバイザ2は、ハイパバイザ1からの停止発生通知を受けて、ハイパバイザ交代手段B101の処理を開始し、ハイパバイザ2側を現用系ハイパバイザとするため、ハイパバイザインタフェース領域30にある現用系ハイパバイザ番号312に“2”を格納して処理を終了する。現用系ハイパバイザ番号312に自ハイパバイザ番号を格納することで、以降、ハイパバイザ2側にある処理は、論理区画制御のためのハードウェアへの各種設定処理なども実行する「現用系」として動作する(ステップ1011)。
【0064】
(4)ハイパバイザ1は、ステップ1002の処理後、全論理区画動作停止を実行する。この処理は、ハイパバイザ1側にある物理命令プロセッサ割り当て中の論理区画をゲストモードから強制的に抜けさせるものである。このような処理が必要な理由は、同一ハイパバイザ内で停止を検出した物理命令プロセッサ以外の物理命令プロセッサが、ゲストモードにある状態がありうるためである。この場合、論理命令プロセッサへの物理命令プロセッサの割り当てを速やかに停止し、ハイパバイザに制御を戻し、交代処理に入る必要がある。論理区画への物理命令プロセッサの割り当てを停止し、物理命令プロセッサをハイパバイザに戻す処理は、ゲストモードで動作している命令プロセッサに対して、障害を検出した命令プロセッサが、SIGP(Signal Processor)命令の「外部要求」を発行することにより、外部割り込みを発生させ、ハイパバイザに制御を戻ことにより行われる。ハイパバイザの外部割り込みの処理は、現用系ハイパバイザ番号312と自ハイパバイザ番号が一致しているか否かをチェックし、一致していない場合、論理区画への物理命令プロセッサの割り当てを停止して交代処理に入る処理である(ステップ1003)。
【0065】
(5)ハイパバイザ1は、論理区画制御情報渡しを実行する。これは、ハイパバイザ2側でゲストOSの動作を継続実行させるため、論理区画に関する制御情報をハイパバイザ2側に転送するものである。論理区画上のゲストOSの動作を継続させるために、ハイパバイザ1側で制御していた論理区画の論理命令プロセッサの実行状態を引き継ぐ必要がある。論理命令プロセッサの実行状態は、SD203に保持されているため、SD203の情報を渡せば良い。ハイパバイザ1側で障害を検出した物理命令プロセッサが、全ての論理区画のSDの情報をハイパバイザ2側に渡す。論理区画のSDの情報を渡すため、ハイパバイザ1は、「論理区画制御情報受け渡し」の要求をハイパバイザ2に対して発行する(ステップ1004)。
【0066】
(6)ハイパバイザ2は、ハイパバイザ交代手段C102を実行し、ハイパバイザ1からSDの情報を受け取り、受け取ったSDを使用してSDが保持するハイパバイザ1での中断点からハイパバイザ2側で論理区画の実行を開始する。論理区画の実行開始とは、そのSDを使用して論理区画の論理命令プロセッサへの物理命令プロセッサの割り当て(ディスパッチ)を開始し、ゲストOSの動作を開始させることである。論理区画及び論理命令プロセッサが複数個ある場合、ステップ1004、ステップ1021、ステップ1022の処理を繰り返し実行し、次々とSDの情報を受け渡し、論理区画の実行をハイパバイザ1からハイパバイザ2側に移していく。以上のステップの実行により、「論理区画(ゲストOS)実行」のハイパバイザ間の引き継ぎが完了する。ハイパバイザ間で受け渡す論理区画の制御情報は、高々、数キロ〜数10キロバイトであり、引き継ぎが完了するまでに要する時間は、数ミリ秒である。ゲストOSから見て、この程度の動作の中断は、何ら影響を及ぼさない(ステップ1021、1022)。
【0067】
(7)ハイパバイザ1は、ステップ1004の処理での論理区画制御情報渡しの終了後、物理命令プロセッサの受け渡しを実行する。すなわち、ハイパバイザ1は、ハイパバイザ1で使用していた物理命令プロセッサを1つだけ残して、他の物理命令プロセッサの全てをハイパバイザ2側に渡す。渡す際、ハイパバイザインタフェース領域にある割り当て物理命令プロセッサマップ322の該当するビットを“0”にすると共に、未割り当て物理命令プロセッサマップ313の該当するビットを“1”にする。そして、ハイパバイザ2側に「物理命令プロセッサ受け渡し」を通知した後、当該物理命令プロセッサをウェイト状態とする(ステップ1005)。
【0068】
(8)ハイパバイザ2は、「物理命令プロセッサ受け渡し」の通知を受け取ったとき、ハイパバイザ交代手段D103を実行し、物理命令プロセッサを受け取る。物理命令プロセッサの受け取りに際し、未割り当て物理命令プロセッサマップ313を参照し、ビットが“1”に該当するものを求める(ステップ1031)。
【0069】
(9)ステップ1031の処理で、受け取る物理命令プロセッサが求められたら、ハイパバイザ2は、物理命令プロセッサの使用を開始する。この処理は、対象となる物理命令プロセッサに対してSIGP命令の「イニシャルCPUリセット」及び「リスタート」を実行することにより実現する。「イニシャルCPUリセット」は、命令プロセッサ毎に保持しているレジスタ類を初期化するものである。「イニシャルCPUリセット」が終了した後に、「リスタート」を実行することにより、対象物理命令プロセッサにリスタート割り込みが報告され、リスタート割り込み処理が実行される。リスタート割り込み処理は、物理命令プロセッサ対応に設定が必要なレジスタ類の初期設定を行った後、ハイパバイザ2に構成されている物理命令プロセッサとして論理区画への割り当てに使用される(ステップ1032)。
【0070】
(10)ハイパバイザ1は、ステップ1005の処理で、自ハイパバイザ1の割り当て物理命令プロセッサが1台になるまで、物理命令プロセッサのハイパバイザ2への受け渡しの処理を実行する。そして、ハイパバイザ1側に1つだけ残した物理命令プロセッサは、待機系のハイパバイザとして動作するようにリスタートを実行する。リスタートは、ハイパバイザプログラムを再起動させることであり、図5により説明したステップ507からステップ510を実行することにより行われる。これらのステップの処理は、サービスプロセッサに対して実行要求を出すことで動作させる。起動されたハイパバイザ1プログラムは、初期設定処理が完了した後、ハイパバイザ2から論理区画の状態及び計算機資源の割り当て状態を取得し、自ハイパバイザ領域内の制御テーブルを設定する。論理区画の状態及び計算機資源の割り当て状態は、ハイパバイザ1がハイパバイザ2に対して「状態一括取得」の要求を発行して取得する。現用系となったハイパバイザ2は、「状態一括取得」を受けた場合、論理区画の状態及び計算機資源の割り当て情報をハイパバイザ1に応答する(ステップ1006)。
【0071】
前述で説明した処理を行うハイパバイザ交代手段は、ハイパバイザ障害交代指示手段17及びハイパバイザ交代指示手段18から起動される。ハイパバイザ障害交代指示手段17は、ハイパバイザの停止障害を検出した時点で、システムを停止させることなくハイパバイザ交代手段100を起動する。また、ハイパバイザ交代指示手段18は、ハイパバイザ交代用のコマンドと、そのコマンドが投入されたときにハイパバイザ交代手段100を起動する手段とからなる。ここでいう起動とは、ハイパバイザ交代手段の処理に分岐するだけであり、ハイパバイザ交代手段の処理に分岐することにより、前述したステップの処理によるハイパバイザの交代の処理が動作する。
【0072】
次に、ハイパバイザ間の情報の受け渡し方法について説明する。ハイパバイザ間での情報の受け渡しは、すでに説明したハイパバイザ間状態一致手段70及び80での処理、ハイパバイザ交代手段100〜103の処理で使用される。
【0073】
図3に示すように、本発明の実施形態は、ハイパバイザ間の情報受け渡しのために、主記憶装置中に現用系、待機系それぞれのハイパバイザ間でアクセスするハイパバイザインタフェース領域30が設けられており、このハイパバイザインタフェース領域30を介して情報の受け渡しが行われる。ハイパバイザ間の情報受け渡しは、物理命令プロセッサ間の情報の受け渡しと等価であり、密結合マルチプロセッサ(TCMP)で一般的に用いられている命令プロセッサ間通信の手法を使用する。この通信に際し、命令プロセッサ間でアクセスする共用領域(説明している実施形態の場合、ハイパバイザインタフェース領域である)の排他制御が必要となる。
【0074】
排他制御の具体的手順は、まず、TS(Test and Set)命令、CS(Compare and Swap)命令等のインタロック機能付きの命令を使用して、命令プロセッサ間で有効となるロックをロックワード領域311に確保し、ロックを確保した後、共用領域をアクセスし、その後、ロックを解放するという手順である。もし、ロックがすでに他の命令プロセッサにより確保されていた場合、ロックが解放されるまでループして待ち続ける。ここで言うロック確保とは、主記憶装置の特定の領域に“1”を格納した状態であり、ロック解放とはその領域を“0”クリアすることである。
【0075】
図11はハイパバイザ間の情報の受け渡しを行うためのハイパバイザ間通信の送信側の処理動作を説明するフローチャート、図12はハイパバイザ間の情報の受け渡しを行うためのハイパバイザ間通信の受信側の処理動作を説明するフローチャート、図13はハイパバイザ間通信に使用する要求ブロックの形式を説明する図、図14はハイパバイザ間通信に使用する要求ブロックに格納される情報の内容を説明する図である。以下、これらの図を参照して、ハイパバイザ間通信の具体的な方法について説明する。
【0076】
まず、図11に示すフローにより送信側の処理動作を説明する。
【0077】
(1)まず、ロックを確保し、ロックが確保できたら、空き要求ブロックキュー先頭アドレス314からキュー先頭の空き要求ブロックのアドレスを取り出し、その空き要求ブロックを1つデキューして要求ブロックを1つ確保する(ステップ111、112)。
【0078】
(2)次に、送信したい要求に従って要求ブロックの内容を設定する。要求ブロックの内容として、要求種別コード143、要求内容144を設定する(ステップ113)。
【0079】
(3)要求ブロックに内容を設定した後、その要求ブロックを送信相手先ハイパバイザの要求ブロックキュー321にキューイングする。キューイングとは、要求ブロックキューの終端に要求ブロックを接続することであり、図14に格納内容141として示すように、要求ブロックキュー終端にすでにある要求ブロックの次要求ブロックアドレスに、対象となる要求ブロックアドレスを設定することである(ステップ114)。
【0080】
(4)次に、SIGP命令を使用して、「外部要求」を指示し、相手先物理命令プロセッサに対して要求がある旨を通知し、その後にロックを解放する。SIGP命令の「外部要求」の発行によって、相手先命令プロセッサに対してSIGP命令「外部要求」が要因となる外部割り込みが報告され、相手先物理命令プロセッサは、要求が共用領域に格納された契機を知ることができる(ステップ115)。
【0081】
(5)ステップ115の処理終了後、ロックを解放して送信側としての処理を終了する(ステップ116)。
【0082】
次に、図12に示すフローにより相手先命令プロセッサの外部割り込み処理での受信の処理動作を説明する。
【0083】
(1)まず、ステップ121でロックを確保し、次に、ハイパバイザインタフェース領域にある自ハイパバイザ用の要求キュー331を参照して、要求があれば先頭から要求ブロックを1つデキューして取り出す(ステップ121、122)。
【0084】
(2)要求ブロックのデキューの後ロックを解放し、要求ブロックに格納された要求に応じた処理を実行する。この処理の実行の終了後、再度ロックを確保し、要求ブロックを再利用可能とするため、空き要求ブロックキューに使用済みの要求ブロックを戻す。なお、空き要求ブロックは、要求ブロック確保領域34から固定サイズで確保し、空き要求ブロックキュー先頭アドレスを先頭とするキュー構造でプールしておくものである(ステップ123〜126)。
【0085】
(3)ステップ126の処理終了後、ロックを解放して受信側としての処理を終了する(ステップ127)。
【0086】
なお、前述した本発明の実施形態の説明における計算機の各種命令及び割り込みは、汎用計算機と呼ばれる計算機で一般的なものであり、その、仕様の詳細は、例えば、日立製作所発行のマニュアル「HITAC Mシリーズ処理装置」(8080−2−146)等に記載されている。
【0087】
前述した本発明の実施形態によれば、ハイパバイザの停止障害時にも論理区画で稼動している全てのゲストOSの運転を継続実行することができるので、システムの可用性を大幅に向上することができる。また、ハイパバイザの停止障害について、二重化によるホットスタンバイ構成により備える従来のシステムの場合、物理計算機が最低2台分必要であったが、前述した本発明の実施形態によれば、物理計算機1台を使用するだけで、同等のシステムを実現することができる。さらに、前述した本発明の実施形態によれば、ハイパバイザのプログラムの入れ替えを、ゲストOSの運転を継続したまま実施することができる。
【0088】
前述した本発明の実施形態は、本発明を論理区画式計算機システムに適用したとして説明したが、本発明は、従来技術のなかで説明した仮想計算機システムに対して適用することができない。以下、その理由を説明しておく。
【0089】
仮想計算機システムは、仮想計算機の状態及び制御状態を管理するためのテーブル類をVMCP内に多量に存在し、これらの多種・多様なテーブル類が複雑にチェインされている。また、ゲストOS用の主記憶内容の一部をVMCP内の主記憶領域に持つ。本発明を仮想計算機システムに適用しようとすると、現用側、待機側のVMCP間で、前述したようなテーブル類を、瞬時に引き継ぐ、または、状態を合わせなければならないことになる。
【0090】
テーブル類の引き継ぎは、テーブル自体がVMCPの処理不良により破壊されている場合、行うことができない。また、テーブルの状態を常時合わせておくことは、ゲストOS用の主記憶内容までも待機側に保持させおくかなければ実現することができず、現用側の入出力制御に介入する必要が生じ、性能劣化、現用側の処理不良に引きずられる可能性が大となる。
【0091】
要するに、仮想計算機システムでは、現用、待機間で状態を合わせることが、量的、性能的な問題でできないために、本発明を実施することができない。
【0092】
【発明の効果】
以上説明したように本発明によれば、論理区画式計算機システムのハイパバイザの障害に対して、安価、効果的に全ゲストOSの動作を継続可能としてシステムの可用性を向上させことができ、かつ、ゲストOSを停止させることなくハイパバイザプログラムを入れ替えることができる。これにより、本発明は、可用性の高い論理区画式計算機システムを提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態による論理区画式計算機システムの構成を示すブロック図である。
【図2】主記憶装置の中に設けられたハイパバイザ領域の構成を説明する図である。
【図3】ハイパバイザインタフェース領域の詳細を示す図である。
【図4】ハイパバイザを2つ起動するためのハイパバイザ起動手段をサービスプロセッサ(SVP)に設けて、ハイパバイザを起動する方法を説明する図である。
【図5】ハイパバイザ起動手段の処理動作を説明するフローチャートである。
【図6】ハイパバイザ間状態一致手段について説明する図である。
【図7】ハイパバイザ1側のハイパバイザ間状態一致手段の処理動作を説明するフローチャートである。
【図8】ハイパバイザ2側のハイパバイザ間状態一致手段の処理動作を説明するフローチャートである。
【図9】ハイパバイザ交代の概要を説明する図である。
【図10】ハイパバイザ交代の処理動作を説明するフローチャートである。
【図11】ハイパバイザ間の情報の受け渡しを行うためのハイパバイザ間通信の送信側の処理動作を説明するフローチャートである。
【図12】ハイパバイザ間の情報の受け渡しを行うためのハイパバイザ間通信の受信側の処理動作を説明するフローチャートである。
【図13】ハイパバイザ間通信に使用する要求ブロックの形式を説明する図である。
【図14】ハイパバイザ間通信に使用する要求ブロックに格納される情報の内容を説明する図である。
【符号の説明】
1、2 ハイパバイザ
11 論理区画
12 オペレーティングシステム(ゲストOS)
13 物理命令プロセッサ
14 論理命令プロセッサ
15 主記憶装置
16 入出力チャネル
17 ハイパバイザ障害交代指示手段
18 ハイパバイザ交代指示手段
20 ハイパバイザ領域
30 ハイパバイザインタフェース領域
40 ハイパバイザ起動手段
Claims (3)
- 1つの物理計算機中に1つ以上の論理区画を設け、論理区画のそれぞれでオペレーティングシステムを稼動させる論理区画式計算機システムにおいて、
それぞれが主記憶装置内に設けた同じ論理区画にアクセスでき、論理区画を制御するプログラムであるハイパバイザを1つの物理計算機の中に2つ以上備え、
前記2つ以上のハイパバイザ間で論理区画の制御情報及び物理計算機資源を受け渡すことにより、論理区画の制御を行うハイパバイザを、オペレーティングシステムの動作を中断させることなく交代するハイパバイザ交代手段を備え、
前記ハイパバイザ交代手段をハイパバイザ障害検出時点で動作させるハイパバイザ障害交代指示手段、あるいは、前記ハイパバイザ交代手段をハイパバイザ操作コマンドの投入時点で動作させるハイパバイザ交代指示手段の少なくとも一方を備えることを特徴とする論理区画式計算機システム。 - 前記2つ以上のハイパバイザ間で、論理区画の制御に関わるハイパバイザ内の制御テーブルの内容をハイパバイザ間の通信により一致させておくハイパバイザ間状態一致手段をさらに備えることを特徴とする請求項1記載の論理区画式計算機システム。
- 前記2つ以上のハイパバイザの同一あるいは異なるプログラムを同一のファイルまたは各々別ファイルより主記憶装置にロードして起動するハイパバイザ起動手段をさらに備えることを特徴とする請求項1記載の論理区画式計算機システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05891499A JP3655484B2 (ja) | 1999-03-05 | 1999-03-05 | 論理区画式計算機システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05891499A JP3655484B2 (ja) | 1999-03-05 | 1999-03-05 | 論理区画式計算機システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000259434A JP2000259434A (ja) | 2000-09-22 |
JP3655484B2 true JP3655484B2 (ja) | 2005-06-02 |
Family
ID=13098100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05891499A Expired - Fee Related JP3655484B2 (ja) | 1999-03-05 | 1999-03-05 | 論理区画式計算機システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3655484B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7484091B2 (en) * | 2004-04-29 | 2009-01-27 | International Business Machines Corporation | Method and system for providing a trusted platform module in a hypervisor environment |
US7380119B2 (en) | 2004-04-29 | 2008-05-27 | International Business Machines Corporation | Method and system for virtualization of trusted platform modules |
JP5068056B2 (ja) * | 2006-10-11 | 2012-11-07 | 株式会社日立製作所 | 障害回復方法、計算機システム及び管理サーバ |
JP4923990B2 (ja) * | 2006-12-04 | 2012-04-25 | 株式会社日立製作所 | フェイルオーバ方法、およびその計算機システム。 |
JP5532874B2 (ja) * | 2009-12-02 | 2014-06-25 | 日本電気株式会社 | 情報処理装置 |
JP5417303B2 (ja) | 2010-11-11 | 2014-02-12 | 株式会社日立製作所 | 仮想計算機システム及びそのインストール方法 |
JP5266347B2 (ja) * | 2011-01-31 | 2013-08-21 | 株式会社日立製作所 | 引継方法、計算機システム及び管理サーバ |
JP5655677B2 (ja) * | 2011-04-04 | 2015-01-21 | 富士通株式会社 | ハイパーバイザ置き換え方法および情報処理装置 |
WO2013042268A1 (ja) | 2011-09-22 | 2013-03-28 | 富士通株式会社 | サーバ装置、ログ転送プログラム、ログ転送方法およびログ転送システム |
JP5667552B2 (ja) | 2011-12-08 | 2015-02-12 | 株式会社日立製作所 | 仮想計算機システム、仮想計算機管理プログラム、及びmacアドレス管理方法 |
US10091138B2 (en) * | 2012-02-21 | 2018-10-02 | F5 Networks, Inc. | In service upgrades for a hypervisor or hardware manager hosting virtual traffic managers |
JP5874879B2 (ja) * | 2012-11-26 | 2016-03-02 | 株式会社日立製作所 | I/oデバイスの制御方法及び仮想計算機システム |
-
1999
- 1999-03-05 JP JP05891499A patent/JP3655484B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000259434A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3652640B1 (en) | Method for dirty-page tracking and full memory mirroring redundancy in a fault-tolerant server | |
US9760408B2 (en) | Distributed I/O operations performed in a continuous computing fabric environment | |
US9606745B2 (en) | Storage system and method for allocating resource | |
US6698017B1 (en) | Software migration on an active processing element | |
US7313793B2 (en) | Method for forking or migrating a virtual machine | |
JP3546678B2 (ja) | マルチos構成方法 | |
US9384060B2 (en) | Dynamic allocation and assignment of virtual functions within fabric | |
US8296775B2 (en) | Efficient context switching of virtual processors by managing physical register states in a virtualized environment | |
US7484032B2 (en) | Fault tolerant computer system | |
JP3655484B2 (ja) | 論理区画式計算機システム | |
JPH0512045A (ja) | 計算機システムの動作継続方法および装置 | |
JP2005501333A (ja) | プロセッサに譲渡するためのシステム | |
US11860737B2 (en) | System and method for coordinating use of multiple coprocessors | |
CN112306650B (zh) | 虚拟机热迁移方法和通信设备 | |
US20130067467A1 (en) | Resource management in a virtualized environment | |
JP2012523024A (ja) | マルチコアプロセッサを有する要求処理システム | |
US6216216B1 (en) | Method and apparatus for providing processor partitioning on a multiprocessor machine | |
JPH07311749A (ja) | マルチプロセッサシステム及びカーネル置換方法 | |
JP2007133544A (ja) | 障害情報解析方法及びその実施装置 | |
US9804877B2 (en) | Reset of single root PCI manager and physical functions within a fabric | |
US20160077847A1 (en) | Synchronization of physical functions and virtual functions within a fabric | |
US11256585B2 (en) | Storage system | |
US9448871B2 (en) | Information processing device and method for selecting processor for memory dump processing | |
JP2001236237A (ja) | マルチos構成方法 | |
US9436488B2 (en) | Program redundancy among virtual machines and global management information and local resource information arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050303 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |