JP3654928B2

JP3654928B2 - Solid-state imaging device and imaging system

Info

Publication number: JP3654928B2
Application number: JP16816194A
Authority: JP
Inventors: 佳孝江川; 幸雄遠藤; 誠之松長
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-07-20
Filing date: 1994-07-20
Publication date: 2005-06-02
Anticipated expiration: 2020-06-02
Also published as: JPH0787402A

Description

【０００１】
【産業上の利用分野】
本発明は、固体撮像装置に係わり、特に感光画素の光電変換時間を異ならせて動解像度の向上をはかった固体撮像装置とそれを用いた撮像システムに関する。
【０００２】
【従来の技術】
ＣＣＤ（電荷転送素子）等を用いた固体撮像素子は、小型，軽量，高信頼性，保守がしやすい等の多くの特徴があり、広い分野の電子式カメラに応用されている。また、最近ではＨＤ−ＴＶカメラ（高精細テレビジョンカメラ）用としても開発され、実用化されている。
【０００３】
ＨＤ−ＴＶカメラでは、多画素，ワイド画面（アスペクト比９：１６）で高精細な画像が得られているため、動いている被写体を撮像した時に、システムによる動解像度の劣化が著しく、画質を大幅に低下させる。この対策として従来、ＮＴＳＣ方式では固体撮像素子の感光画素の光電変換時間を可変する電子シャッタ動作が採用されている。しかしながら、電子シャッタ動作では信号量が減少するため、Ｓ／Ｎが劣化する問題がある。この問題を以下に、簡単に説明する。
【０００４】
標準動作では、撮像素子の感光画素の光電変換時間を１／６０秒として動作させている。この時間に被写体が移動すると、モニタ再生像上で動いた被写体がボケてしまい、システム上の動解像度が劣化する。この対策として電子シャッタ動作により、例えば光電変換時間を１／１０（通常１／１２５〜１／１０００秒に可変できる）として動作させる。この場合、光電変換時間が１／１０となり信号量も１／１０と大幅に減少するため、Ｓ／Ｎが大幅に劣化する。
【０００５】
【発明が解決しようとする課題】
このように現在のテレビカメラでは、動いている被写体を撮像した時にシステムによる動解像度の劣化が発生し、画質を著しく低下させる。特に次世代のＨＤ−ＴＶカメラでは、ワイド画面で高精細な画像が得られるため、動解像度の劣化による画質はさらに悪くなる。この対策として電子シャッタ動作があるが、感度が低下するためゲインアップによるノイズの増加や、レンズ絞りを開くことにより焦点深度が浅くなるなどの問題がある。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、Ｓ／Ｎの劣化を抑えて動解像度を改善させることができ、高画質の再生像が得られる固体撮像装置とそれを用いた撮像システムを提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、次のような構成を採用している。
即ち本発明（請求項１）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第１の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第２の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第２の信号に対する増幅率を第１の信号に対する増幅率より大きく設定した信号処理回路とを具備してなることを特徴とする。
【０００８】
また本発明（請求項２）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第１の信号に対して所定レベル以上をクリップすると共に、このクリップした信号と光電変換時間の短い第２の信号を加算する手段と、該手段により加算した信号を増幅して出力する際に、第２の信号に対する増幅率を複数に分けて異ならせ、少なくとも一部を第１の信号に対する増幅率よりも大きくし、かつ加算した信号レベルの増大に伴い増幅率が順次小さくなるよう設定した信号処理回路とを具備してなることを特徴とする。
【０００９】
また本発明（請求項４）は、上記構成の固体撮像装置を用いた撮像システムにおいて、固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、固体撮像素子の受光部に被写体の像を結像するレンズと、同期パルス発生回路からの同期パルスに応じて動作し、信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とする。
【００１０】
ここで、本発明の望ましい実施態様としては、次のものがあげられる。
(1) 固体撮像素子はフィールド周期で動作し、フィールド単位で光電変換時間の長い信号と光電変換時間の短い信号を交互に出力する。
(2) 固体撮像素子はフィールド周期で動作し、各フィールドにおいて光電変換時間の長い信号と光電変換時間の短い信号を出力する。
(3) 固体撮像素子は複数フィールド周期で動作し、複数フィールド単位で光電変換時間の長い信号と光電変換時間の短い信号を交互に出力する。例えば、２フィールドで１フレームを構成し、フレーム単位で１フィールド期間蓄積した信号と２フィールド期間蓄積した信号を交互に出力する。
(4) 固体撮像素子は垂直方向に隣接する２画素の信号を加算するものであり、各画素はフィールド毎に光電変換時間が長いものと短いものに交互に切り替わり、かつ隣接する加算画素では光電変換時間が異なっている。
【００１１】
また本発明（請求項５）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に該素子の感光画素の光電変換時間を制御する駆動回路と、この駆動回路により複数の光電変換時間を有する信号を得て、光電変換時間の長い第１の信号と光電変換時間の短い第２の信号を別々に出力する手段と、第２の信号に対する増幅率を第１の信号に対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して１つの信号にする信号処理回路とを具備してなることを特徴とする。
【００１２】
また本発明（請求項６）は、固体撮像装置において、半導体基板上に複数の感光画素を配列してなる固体撮像素子と、この固体撮像素子を駆動すると共に、垂直方向に隣接する画素の一方の光電変換時間をＴb 、他方の光電変換時間をＴa ＋Ｔc （＝Ｔb ）に設定し、かつフィールド毎に各々の画素で光電変換時間をＴb とＴａ＋Ｔc に交互に切り替える駆動回路と、光電変換時間Ｔb で得られる信号Ｑb 及び光電変換時間Ｔc で得られる信号Ｑc を加算した信号Ｑb ＋Ｑc と光電変換時間Ｔa で得られる信号Ｑa とを別々に出力する手段と、信号Ｑa に対する増幅率を信号Ｑb ＋Ｑc に対する増幅率より大きく設定して各々の信号を増幅し、増幅した信号を加算して１つの信号にする信号処理回路とを具備してなることを特徴とする。
【００１３】
また本発明（請求項７）は、上記構成の固体撮像装置を用いた撮像システムにおいて、固体撮像素子及び駆動回路に同期パルスを与える同期パルス発生回路と、固体撮像素子の受光部に被写体の像を結像するレンズと、同期パルス発生回路からの同期パルスに応じて動作し、信号処理回路の出力信号を元にビデオ信号を作成するプロセスアンプとを具備してなることを特徴とする。
【００１４】
ここで、本発明の望ましい実施態様としては、次のものがあげられる。
(1) 水平方向に隣接する感光画素間には感光画素の信号電荷を垂直方向に転送する垂直ＣＣＤがそれぞれ配置され、これらの垂直ＣＣＤの端部には、垂直ＣＣＤで転送された信号電荷を水平方向に転送するための水平ＣＣＤが２本配置されていること。
(2) 垂直方向に隣接する感光画素の一方の光電変換時間が長く、他方の光電変換時間が短いこと。
(3) 垂直方向に隣接する感光画素の一方の光電変換時間が長く、他方の光電変換時間が短く、かつ各々の画素においてフィールド毎に光電変換時間が交互に切り替えられること。
【００１５】
【作用】
本発明（請求項１〜４）によれば、固体撮像素子の駆動において電子シャッタ動作を利用しているため、動いている被写体を撮像した時に発生する動解像度の劣化が防止できる。さらに、固体撮像素子の信号処理において、光電変換時間が短い信号に対する増幅率を上げることにより、モニタ再生画像で目立ちやすい小信号レベルのノイズを増加させないため、Ｓ／Ｎの劣化を防止できる。つまり、従来の電子シャッタ動作とは異なり、Ｓ／Ｎの劣化を招くことなく動解像度の向上をはかることができ、より高画質の再生像を得ることが可能となる。
【００１６】
また本発明（請求項５〜７）によれば、固体撮像素子では光電変換時間が短い信号で動解像度の良い信号が得られ、光電変換時間が長い信号でＳ／Ｎの良い信号が得られる。この２つの信号を信号処理回路で加算する時、ノイズがモニタ再生画像で目立ちやすい小信号レベルではＳ／Ｎの良い信号成分を多くすることでＳ／Ｎの劣化を防止する。さらに、ノイズがモニタ再生画像で目立ち難い大きな信号レベルでは動解像度が良い信号成分を多くする。このようにして、Ｓ／Ｎの劣化を抑えて動解像度の向上をはかることができ、より高画質の再生像を得ることが可能となる。
【００１７】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
（実施例１）
図１は本発明の第１の実施例に係わる固体撮像装置を示す概略構成図であり、撮像素子部と信号処理部を示している。撮像素子部はＦＩＴ−ＣＣＤとなっており、感光画素ＰＤ、イメージ部の信号電荷転送部である垂直ＣＣＤ（Ｉ−ＣＣＤ）、１フィールド期間のメモリ部（Ｍ）、信号電荷を排出するためのドレイン（ＩＤ）、メモリ部（Ｍ）と水平ＣＣＤ（Ｈ−ＣＣＤ）間の分離ゲート（ＢＧゲート）、出力信号リセットトランジスタ（Ｒ）、オンチップアンプ（Ａ）などで構成される。
【００１８】
また、ＦＩＴ−ＣＣＤの出力信号ＳigOSの信号処理回路（信号再生回路）は、増幅率の異なるＡ1 ，Ａ2 のアンプと、その出力を切換えて１つの信号とするスイッチＳ1 ，Ｓ2 と、入力信号ＳigOSの所定レベルを検出するコンパレータＣと、コンパレータＣの出力を反転するインバータＮと、出力信号ＳigM の高レベルをクリップするホワイトクリップ（Ｗ．ＣＬＩＰ）回路で構成されている。
【００１９】
イメージ部は４相の駆動パルス（φＩ1 〜φＩ4 ）、ストレージ部も４相の駆動パルス（φＳ1 〜φＳ4 ）、また水平ＣＣＤは２相パルス（φＨ1 、φＨ2 ）で駆動される。これらの駆動パルスは、図示しない駆動回路から供給される。
【００２０】
このＦＩＴ−ＣＣＤでは、感光画素ＰＤ部で光電変換時間Ｔa ，Ｔb の期間蓄積した信号電荷を第１の信号読出し及び第２の信号読出しでＩ−ＣＣＤ部へ転送する。感光画素ＰＤの光電変換時間は、第１フィールドではＰＤ1 がＴb 期間、ＰＤ3 がＴa 期間とし、第２フィールドではＰＤ1 がＴa 期間、ＰＤ3 がＴb 期間とし、信号電荷の蓄積を行う。
【００２１】
本実施例におけるＦＩＴ−ＣＣＤの第（Ｉ）の動作方式を図２に示す。ＶBLはブランキング信号、φＩ1 ，φＩ3 はイメージ部の感光画素ＰＤ1 ，ＰＤ3 から信号を垂直ＣＣＤ（Ｉ−ＣＣＤ）に転送するゲートとＩ−ＣＣＤの４相駆動の転送ゲートを兼ねた電極に印加するパルス、ＰＤ1 ，ＰＤ3 はそれぞれ感光画素ＰＤ1 ，ＰＤ3 の信号電荷量を示している。
【００２２】
第１フィールド期間にＰＤ1 に蓄積された信号電荷Ｑは、φＩ1 のＰ11パルスでＩ−ＣＣＤに読出され、高速転送排出パルスＳＯによってＦＩＴ−ＣＣＤのＩＤ部より排出される。従って、信号として用いるＱb 電荷はＰ11とＰ12期間のＴb 期間のみ蓄積される。ＰＤ3 における信号電荷Ｑa は、φＩ3 のＰ32パルスからＰ33パルスのＴa 期間蓄積される。
【００２３】
そして、Ｐ12，Ｐ33のパルスでＩ−ＣＣＤに読出されＩ−ＣＣＤで加算される。さらに、高速フレーム転送パルスＦＴでメモリ部へ転送され、水平ＣＣＤを経て出力される。水平ＣＣＤの出力信号ＳigOSとしては、Ｑa とＱb を加算した信号が得られる。なお、この信号を図５（ａ）に示しておく。
【００２４】
また、第２フィールドでは第１フィールドと逆に、ＰＤ1 でＴa 期間の信号Ｑa を、ＰＤ3 でＴb 期間の信号Ｑb を蓄積する動作を行う。これらの動作によりＰＤ1 とＰＤ3 の信号の重み付けが異なり、垂直解像度が向上するメリットがある。
【００２５】
ＰＤ1 ，ＰＤ3 の信号電荷Ｑa ，Ｑb がＱkpレベルでクリップされるように、φＩ1 ，φＩ3 のＶfsレベルをセットする。Ｑkpレベル以下の小信号レベルではＱa により光電変換時間が長くなり、Ｓ／Ｎの良い信号が得られる。Ｑkpレベル以上の大信号では、電子シャッタ動作によりＱb の動解像度の良い信号が得られる。これらの信号（Ｑa ，Ｑb ）を加算した出力信号では、動解像度が良くＳ／Ｎの劣化しない信号が得られる。
【００２６】
ここで、上記のクリップ動作をより詳しく説明する。図３は、ＦＩＴ−ＣＣＤの画素部の断面図とポテンシャル図を示している。図３（ａ）の画素部は、ｐ型の基板に感光画素ＰＤ部とＣＣＤ転送部がｎ型で形成され、感光画素ＰＤ部の信号読出しはＩ−ＣＣＤ部の転送電極と同じφＩ1 ，φＩ3 のポリＳｉ電極と共通化している。
【００２７】
第１フィールドのｔ3 時の感光画素ＰＤ1 ，ＰＤ3 の信号電荷の蓄積状態を、図３（ｂ）に示す。ＰＤ部でオーバフローした信号電荷は、Ｉ−ＣＣＤへ流れ込む。図３（ｃ）のｔ4 時には、ＰＤ1 部で蓄積した信号電荷をφＩ1 のゲートにＶfs電圧を印加し、ポテンシャルをφfsレベルとしＩ−ＣＣＤへ読出す。ＰＤ3 部では、図３（ｂ）と同様にオーバフローした信号電荷ＱはＩ−ＣＣＤ部へ流れ出す。即ち、大きな信号電荷をクリップした状態となる。このレベルは、φＩ1,3 の印加電圧ＶH レベルを制御し、ポテンシャルφH を変化させることで制御できる。
【００２８】
図３（ｄ）のｔ5 時には、Ｉ−ＣＣＤの信号電荷の排出と光電変換時間の短い信号電荷Ｑb をＰＤ1 部で蓄積する。そして、図３（ｅ）のｔ6 時にφＩ1 ，φＩ3 のゲートにＶfs電圧（ポテンシャルφfs）を印加してＩ−ＣＣＤ部に読出す。この動作により、ＰＤ1 部で光電変換時間の短い信号電荷Ｑb を、ＰＤ3 部では大きな信号電荷をクリップしたＱa が得られる。クリップ信号レベルは、ポテンシャルφfs−φH で制限されるため、φfs又はφH のレベルのいずれかを制御してもよい。
【００２９】
図４は、Ｉ−ＣＣＤ部のポテンシャルφと感光画素ＰＤで光電変換した信号電荷Ｑを示している。第１フィールド期間では、感光画素ＰＤ1 でＴb 期間の光信号が光電変換されＱb が蓄積される。また、感光画素ＰＤ3 ではＴa 期間の光信号が光電変換されＱa の信号電荷が蓄積される。
【００３０】
ｔ1 時には、φＩ1 ，φＩ3 にＶfsの読出し電圧が印加され、信号電荷Ｑa ，Ｑb がＩ−ＣＣＤ部に読出される。このとき、φＩ2 ，φＩ4 はφL レベルに設定してある。次のｔ2 時には、φＩ3 ，φＩ4 ，φＩ1 をφH レベルとし、信号電荷Ｑa ＋Ｑb の加算をＩ−ＣＣＤ部で行う。この後、高速ＦＴパルス（φＩ1 ，φＩ2 ，φＩ3 ，φＩ4 の４相パルス）にてメモリ部へ転送し、第２フィールド期間に水平ＣＣＤを経て、出力アンプＡで電圧に変換して出力する。
【００３１】
第２フィールド期間の光電変換は、第１フィールドと光電変換時間を入れ替えて、感光画素ＰＤ1 でＴa 期間、ＰＤ3 でＴb 期間とし、信号電荷をそれぞれＱa ，Ｑb 蓄積する。ｔ1 時には、第１フィールドと同様にＩ−ＣＣＤ部に信号電荷Ｑa ，Ｑb を読出す。ｔ2 時には、第１フィールドとは異なり、φＩ1 ，φＩ2 ，φＩ3 をφH レベルとし、φＩ4 をφL レベルとする。すると、第１フィールド時と異なった感光画素の信号電荷Ｑa ＋Ｑb の信号が得られる。
【００３２】
この結果、ＣＣＤの出力信号は、図５（ａ）に示すＱa とＱb を加算した信号が得られる。この出力信号ＳigOSはＶkpレベル以下がＱa ＋Ｑb の成分で、Ｖkp以上の信号がＱb の成分で構成される。
【００３３】
次に、ＦＩＴ−ＣＣＤの出力信号ＳigOSの信号処理回路（信号再生回路）の動作について説明する。この回路は図１に示すように、増幅率の異なるＡ1 ，Ａ2 のアンプ、スイッチＳ1 ，Ｓ2 、コンパレータＣ、インバータＮ、ホワイトクリップ（Ｗ．ＣＬＩＰ）回路で構成されている。
【００３４】
入力信号ＳigOSがＶkpレベルより小さい時、コンパレータＣの出力がＨレベルとなりスイッチＳ1 をＯＮにする。このとき、インバータＮの出力は、ＬレベルとなりスイッチＳ2 はＯＦＦにする。このときの出力信号ＳigM ＝ＳigOS×Ａ1 （増幅率）となる。
【００３５】
また、入力信号ＳigOSがＶkpレベルより大きいときは、コンパレータＣの出力がＬレベルとなりスイッチＳ1 をＯＦＦにする。一方、インバータＮの出力はＨレベルとなりスイッチＳ2 をＯＮにする。このときの出力信号はＳigM ＝ＳigOS×Ａ2 （増幅率）となる。出力信号ＳigM が大きくなり過ぎたときは、ホワイトクリッパ（Ｗ、ＣＬＩＰ）回路にてＶw.c.レベル以上の信号をクリップする。
【００３６】
この信号再生回路動作による光電変換特性（光入力に対する信号の変化を表わす特性）を図５（ｂ）に示す。クリップレベルＶkp以上で増幅率を上げることにより、光電変換時間の短い信号に対する増幅率が上がり、光入力に対する出力信号の傾きも大きくなっている。
【００３７】
ＦＩＴ−ＣＣＤの出力信号ＳigOSは、異なった光電変換時間の信号（Ｑa ＋Ｑb ）を加算しているため、光入力レベルＩkp以上で傾きを持った信号となる。信号処理回路の出力信号ＳigM は、アンプの増幅度をＡ2 ＞Ａ1 とし、Ｖkpレベルで切換えているため、Ｖkp点で傾きのない出力信号ＳigM が得られる。また、出力信号ＳigM は、Ｖw.c レベルで高レベルの信号をクリップしている。
【００３８】
出力信号ＳigM は、Ｖkpレベル以上の信号は、光電変換時間が短い信号Ｑb の成分であり、動解像度の良い信号が得られる。また、Ｖkpレベル以下では光電変換時間が長い信号Ｑa の成分であり、Ｖkpレベル以下の信号のＳ／Ｎを劣化させない信号が得られる。ここで、モニタの再生画像で目立ちやすいノイズ成分は一般にＶkpよりも小さいため、クリップレベルＶkp以上で増幅率を上げることによるノイズの増大は殆どない。
【００３９】
一般にモニタ再生像上のノイズは、１０％程度以下の低信号レベルではノイズが、１００％信号レベル時に比較して約１０倍検知しやすくなっている。このシステム的な特徴を生かして、例えば１０％以下の信号を光電変換時間を１／６０秒と長くしてノイズの少ない信号とし、１０％以上の信号を光電変換時間を１／１０（１／６００秒）とし、動解像度の良い信号を得る。そして、信号再生回路にてＶkp点を標準信号Ｍの１０％に設定することによって、１０％以上の信号の増幅度を１０％以下の信号の１０倍としてモニタで再生することで、モニタ再生画像上でＳ／Ｎの劣化がなく、動解像度の良い信号が得られる。
【００４０】
このように本実施例によれば、システム的な特徴を生かした、低信号レベルと高信号レベルの光電変換時間を異ならせた撮像素子の駆動と、高信号レベルの信号（光電変換時間の短い信号）の増幅度を大きくする信号再生回路により、ＳＮ比の劣化がなく動解像度の良いモニタ再生画像が得られるようになる。
（実施例２）
次に、本発明の第２の実施例について説明する。基本的な回路構成は図１と同様であるが、この実施例では、撮像素子部の動作方式が異なっている。本実施例における撮像素子部の動作方式（II）を図６に示す。この方式は、第（Ｉ）の方式より信号量を２倍に増大させることができる（Ｑa ，Ｑb とも）。
【００４１】
ＰＤ1 では、光電変換時間Ｔa とＴb の両方の信号Ｑa1，Ｑb1が得られるように、φＩ1 のＰ11にＶfs1 を印加し、Ｐ12にＶfs2 の電圧を印加する。同様にＰＤ3 でも、φＩ3 のＰ31にＶfs1 、Ｐ32にＶfs2 を印加しＱa3，Ｑb3の信号電荷を得る。そして、Ｉ−ＣＣＤ内で図４と同様にＱa1，Ｑb1，Ｑa3，Ｑb3を加算し、ＦＩＴ−ＣＣＤ出力信号ＳigOSでＱa ＋Ｑb が得られる。Ｑa （Ｑa1＋Ｑa3）は、１フィールド期間の長い時間蓄積した信号であり、Ｑb （Ｑb1＋Ｑb3）はＴb 期間の電子シャッタ動作で得た信号である。
【００４２】
Ｑa のクリップ信号レベルＶkpはＰ11，Ｐ31のＶfs1 電圧が設定する。Ｑkpより大きな信号電荷は、Ｖfs1 より大きな読出し電圧Ｖfs2 で読出す。ＦＩＴ−ＣＣＤの出力ＳigOSでは、Ｑkpより小さな信号Ｑa は１フィールド期間蓄積したＳ／Ｎの良い信号が得られ、Ｑkpより大きな信号Ｑb はＴb 期間の電子シャッタ動作した動解像度の良い信号が得られる。
【００４３】
図７に、本実施例におけるクリップ動作を説明するために、ＦＩＴ−ＣＣＤの画素部の断面図とポテンシャル図を示す。図７（ａ）は図３（ａ）と同じ構成となっている。
【００４４】
図７（ｂ）のｔ1 時には、感光画素ＰＤで光電変換した信号電荷を蓄積している。図７（ｃ）のｔ2 時には、読出しゲートＩ−ＣＣＤ（φＩ1 ，φＩ3 ）にＶfs1 電圧を印加（ポテンシャルφfs1 ）し、φfs1 以上の信号電荷をＩ−ＣＣＤ部へ読出す。即ち、Ｑa の信号は、φfs1 以上の大きな信号電荷をクリップした動作ができる。
【００４５】
そして、図７（ｄ）のｔ3 時に再び光電変換時間の短い信号電荷Ｑb をＰＤ部に蓄積する。さらに、図７（ｅ）のｔ4 時にＩ−ＣＣＤ（φＩ1 ，φＩ3 ）にＶfs2 電圧を印加（ポテンシャルφfs2 ）し、Ｑa ＋Ｑb の信号電荷をＩ−ＣＣＤ部に読出す。
【００４６】
なお、図７（ｃ）のｔ2 時にクリップ動作を行わない小さな信号電荷の時には、Ｑa の信号の光電変換時間がＴa ＋Ｔb となる。クリップ動作時には、Ｑa の信号の光電変換時間がＴa 、Ｑb の光電変換時間がＴb となる。
（実施例３）
図８は、本発明の第３の実施例に係わる撮像システムの回路構成を示すブロック図である。この装置は、光信号を集光するレンズ４１、ＦＩＴ−ＣＣＤ４２、カメラ用同期パルス発生回路４３、ＣＣＤ駆動Ａパルス発生回路４４、Ｂパルス発生回路４５、駆動パルスミックス回路４６、ＣＣＤドライバ４７、信号再生回路４８、プロセスアンプ５０で構成される。
【００４７】
感光画素ＰＤ1 ，ＰＤ3 の光電変換時間（蓄積時間）Ｔa ，Ｔb の制御は、駆動Ａパルス発生回路（光電変換時間Ｔa ）４４と駆動Ｂパルス発生回路（光電変換時間Ｔb ）４５の出力をパルスミックス回路４６でミックスすることにより行われ、同時にＣＣＤ４２をドライバ４７で駆動できる。
【００４８】
ＣＣＤ４２の出力信号ＳigOSは、信号再生回路４８内でレベルスライス回路Ｃ4 ，Ｃ5 ，Ｃ6 を使って３つに分離され、増幅度の異なったアンプＡ4 ，Ａ5 ，Ａ6 により増幅される。Ａ4 ，Ａ5 ，Ａ6 によりそれぞれ増幅された信号出力Ｓig1 ，Ｓig2 ，Ｓig3 を加算回路５１で加算し、ＳigM として信号再生回路４８より出力する。そして、プロセスアンプ５０にて黒レベルセット、γ補正、ＢＬＫ処理などを行い、ビデオ出力信号を得る。
【００４９】
この信号再生回路４８の入力信号ＳigOSと出力信号ＳigM の光電変換特性を図９に示す。ＳigOSは、出力信号Ｖkp以下がＳ／Ｎの良いＳigA で、Ｖkp以上が動解像度の良いＳigB が得られる。光電変換時間が異なるためＶkp点によって光入力レベルに対して傾きを持った（knee特性）ＳigOSが得られる。この動作により、飽和入力光量がＩm1からＩm2に増大する利点もあることが分かる。従来の飽和光量はＩm1である。
【００５０】
信号再生回路４８では、入力光量のＩkp点以下をＳig1 、Ｉkp〜Ｉm1の範囲をＳig2 、Ｉm1以上をＳig3 と分離し、信号処理している。標準のビデオ出力信号（７００ｍＶp-p 、１００％）レベルをＶm とし、光入力レベル０〜Ｉm までが信号再生回路出力で傾きが直線に変化するようにアンプＡ4 ，Ａ5 のゲインを調整し、Ｓig3 のレベルは、モニタで再生できるようにＶm 点より傾きを持たせて圧縮できるアンプＡ6 のゲイン設定とする。
【００５１】
以上の駆動方式と信号再生回路により、モニタ上でノイズ検知レベルの高い小さな信号レベル（Ｖkp点以下）はＳ／Ｎの良い信号Ｑa の成分とし、ノイズが比較的検知しづらい大きな信号レベル（Ｖkp点以上）は、動解像度の良い信号Ｑb の成分とすることでモニタ再生像上でＳ／Ｎの劣化がなく、動解像度の良い信号が得られる。
（実施例４）
次に、本発明の第４の実施例について説明する。基本的な回路構成は図１と同様であるが、この実施例では、撮像素子部の動作方式が異なっている。本実施例における撮像素子部の動作方式(III) を図１０に示す。
【００５２】
この方式は、光電変換時間の長い方の感光画素の光電変換時間Ｔa を１フレーム（２フィールド）期間とし、Ｓ／Ｎの良い信号Ｑa を得る。さらに、光電変換時間の短い方の感光画素では光電変換時間Ｔb を１フィールド期間とし、信号Ｑb を得る。この方式を用いることによって動解像度の劣化なしにＳ／Ｎを改善できる。
【００５３】
なお、本発明は上述した各実施例に限定されるものではない。実施例では、感光画素を垂直方向で加算して、インタレース撮像方式で説明したが、全感光画素の信号を独立に順次読出すプロブレススキャン撮像方式にも適用することができる。光電変換時間は、長い方も短い方も任意に設定できる。例えば、短い方の光電変換時間を１／３０秒、長い方の光電変換時間を１／１５秒とすることや、また短い方の光電変換時間を１／６０秒よりも短くすることなども可能である。また、異なった光電変換時間を３つ以上とすることで、信号レベルに対応した動解像度の改善ができる。
【００５４】
また、信号処理回路はアナログ処理方式で説明したが、これをデジタル処理にすることで信号再生動作が確実に実行でき、被写体に対応した動作が簡単に行えるようになる。さらに、光電変換部にアモルファスシリコンなどの光電変換膜をＣＣＤ上部に積層した光電変換膜積層型ＣＣＤにも用いることができる。また、本発明ではＦＩＴ−ＣＣＤで説明したが、ＦＩＴ−ＣＣＤに限らず、ＩＴ−ＣＣＤなどにも適用できる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
（実施例５）
図１１は、本発明の第５の実施例に係わる固体撮像装置の概略構成図であり、撮像素子部と駆動回路部及び信号処理部を示している。撮像素子部は、インターライン転送型ＣＣＤ（ＩＴ−ＣＣＤ）１０を用い、感光画素ＰＤ１１、信号電荷Ｑを転送するための垂直ＣＣＤ（Ｖ−ＣＣＤ）１２と２線方式の水平ＣＣＤ（Ｈ−ＣＣＤ）１３、信号電荷Ｑを電圧に変換して出力するためのオンチップアンプＡ１４、また感光画素ＰＤ１１の余分な信号を掃出するためのドレインＳＤ１５からなる。
【００５５】
駆動回路部は、ＣＣＤの駆動タイミング発生回路１６とＶ−ＣＣＤ用ドライバ１７からなる。また、信号処理部は、２線出力信号Ｓa ，Ｓb に対応して利得の異なるアンプ１８と２線出力信号Ｓa ，Ｓb を１線出力信号Ｓm にするための加算回路１９からなる。
【００５６】
タイミング発生回路１６では、感光画素１１のＰＤ1 ，ＰＤ2 に入射する光を信号電荷に変換し、蓄積するための光電変換時間Ｔa ，Ｔb の２種類を発生させる。このとき、光電変換時間はＴa ≦Ｔb となるように設定する。そして、ドライバ１７(17a,17b) を使って感光画素１１のＰＤ1 の光電変換時間をＴa とし、ＰＤ2 の光電変換時間をＴb に設定する。この結果として感光画素ＰＤ1 ，ＰＤ2 で得られた信号電荷を、Ｑa ，Ｑb とする。
【００５７】
上記の信号電荷Ｑa ，Ｑb を垂直ＣＣＤ１２を動作させ２本の水平ＣＣＤ１３(13a,13b) へ別々に転送する。具体的には、信号電荷Ｑa を水平ＣＣＤ１３ａに転送し、信号電荷Ｑb を水平ＣＣＤ１３ｂに転送する。そして、水平ＣＣＤ転送電極φＨ1 ，φＨ2 にパルスを印加し、オンチップアンプ１４(14a,14b) へ転送して電圧に変換し、信号電荷Ｑa を電圧信号Ｓa 、信号電荷Ｑb を電圧信号Ｓb として撮像素子より出力する。
【００５８】
光電変換時間が短かい信号Ｓa は、光電変換時間の長い信号Ｓb より動いている被写体の解像度（動解像度）が良い。しかし、光電変換時間が短かいため信号レベルがＳb と比較して小さくなる。そこで、信号処理部で動解像度は良いが信号レベルが小さいＳa の信号のアンプゲインをＧa とし、動解像度は良くないが信号レベルが大きいＳb の信号のアンプゲインをＧb とする。このとき、アンプゲインをＧa ≧Ｇb と設定し、そのアンプ出力を加算回路１９を用いて１線出力信号Ｓm とする。この動作により、Ｓm の信号では動解像度の良い信号が得られる。従来の電子シャッタ動作と異なり、光電変換時間の短い信号Ｓa に光電変換時間の長い信号Ｓb 成分を混合するためＳ／Ｎが改善できる。
【００５９】
図１２に、本実施例におけるＩＴ−ＣＣＤの動作図を示す。ＶＢＬは同期信号の垂直ブランキング信号、Ｐta，Ｐtbは感光画素ＰＤa ，ＰＤb の光電変換時間を制御するためのパルス、Ｑpda ，Ｑpdb は感光画素ＰＤa ，ＰＤb に時間的に蓄積する信号電荷量を示している。
【００６０】
感光画素ＰＤa の信号電荷は、まず第１フィールド期間中に蓄積した信号電荷をＰtaのパルスＰ1 によって垂直ＣＣＤに読み出し、掃出ドレインＳＤに読み出す。そして、次のＰ2 パルスまでの期間のＴa 時間に再蓄積した信号電荷Ｑa が信号電荷となる。Ｑa の信号電荷は、電子シャッタが動作した信号となるため、動解像度の良い信号が得られる。
【００６１】
一方、感光画素ＰＤb の信号電荷は１フィールド期間中ずっと蓄積し、ＰtbのＰ3 パルスで垂直ＣＣＤへ転送する。この信号電荷Ｑb は、光電変換時間が長く信号電荷量が大きいため、Ｓ／Ｎの良い信号が得られる。そして、これらの信号電荷Ｑa ，Ｑb は、垂直ＣＣＤ及び水平ＣＣＤを経てオンチップアンプで電圧に変換しＣＣＤより出力する。
【００６２】
次に、第２フィールドも第１フィールドと同じ動作を行い、動解像度の良い信号電荷Ｑa と信号電荷量の大きいＱb の信号を得る。
図１３に本実施例における信号処理部の動作を示す。横軸に入射光量、縦軸に各部の信号電圧を示す。図１３（ａ）は、ＩＴ−ＣＣＤ１０の２線出力信号の一方Ｓa の信号を示す。また、図１３（ｂ）にもう一方のＳb の信号を示す。Ｓa の信号は信号レベルは小さいが動解像度の良い信号が得られる。一方、Ｓb の信号は、動解像度は良くないが信号レベルが大きいため、Ｓ／Ｎの良い信号が得られる。
【００６３】
次に、Ｓa の信号をＧa 倍した信号を図１３（ｃ）に示す。また、Ｓb の信号をＧb 倍（この時は×１）した信号を図１３（ｄ）に示す。この２つのアンプのゲインがＧa ＞Ｇb となっているため、Ｇa ×Ｓa 信号では、動解像度の良い信号レベルが増大している。
【００６４】
そして、２つの信号（Ｇa ×Ｓa ＋Ｇb ×Ｓb ）を加算した信号Ｓm では、動解像度の良い信号成分Ｓa とＳ／Ｎの良い成分Ｓb により、従来の電子シャッタ動作と違い、動解像度を改善してもＳ／Ｎの良い信号が得られる。例えば、光電変換時間をＴa ：Ｔb ＝１／１０：１とし、アンプゲインをＧa ：Ｇb ＝１０：１とすることで、動解像度を約１０倍改善することができる。
（実施例６）
図１４は、本発明の第６の実施例に係わる固体撮像装置を示す概略構成図である。なお、図１１と同一部分には同一符号を付して、ここではその説明は省略する。
【００６５】
本実施例が第５の実施例と異なる点は、タイミング発生回路１６にフィールドＦＩ毎にＴa とＴb を切換えるスイッチを設けたことにある。この駆動により、第１フィールドでは、感光画素ＰＤ1 で信号電荷Ｑa を、ＰＤ2 で信号電荷Ｑb を蓄積する。次の第２フィールドでは、感光画素ＰＤ1 で信号電荷Ｑb を、ＰＤ2 で信号電荷Ｑa を蓄積する。これらの信号電荷Ｑa ，Ｑb を信号処理部で加算することによって、垂直方向で１画素ずれ、さらに信号の重み付けが光電変換時間をＴa ＜Ｔb とした時、信号電荷量をＱa ＜Ｑb となるため、垂直解像度が向上する。その他は、第５の実施例と同じ構成で同じ動作を行う。
【００６６】
図１５に、本実施例におけるＩＴ−ＣＣＤの動作図を示す。感光画素ＰＤ1 の信号電荷を読み出すパルス（又は、信号電荷の蓄積時間を定めるパルス）ＰＦ1 は、光電変換時間Ｔb とＴa がフィールド毎に入れ替っている。また、感光画素ＰＤ2 を読み出すパルスＰＦ2 は、ＰＦ1 とインターレース関係でＴa とＴb がフィールド毎に入れ替わる。
【００６７】
このような駆動パルスによって、感光画素ＰＤ1 に蓄積される信号電荷Ｑfd1 は、フィールド毎にＱb とＱa が入れ替わる。また、感光画素ＰＤ2 の信号電荷Ｑfd2 は、フィールド毎にＱfd1 と反対にＱa とＱb が入れ替わる。信号処理は、図１３と同様の処理を行う。
（実施例７）
図１６は、本発明の第７の実施例に係わる固体撮像装置を示す概略構成図である。なお、図１１と同一部分には同一符号を付して、ここではその説明は省略する。
【００６８】
本実施例の装置構成は、第６の実施例である図１４と同じである。第６の実施例と異なる点は、第１フィールドでは感光画素ＰＤ1 の信号電荷をＰ1 パルスにより読み出した後、ＰＤ2 側へ転送する。そして、感光画素ＰＤ2 の信号電荷をＰ3 パルスで読み出した時に加算することである。
【００６９】
第５及び第６の実施例では、Ｐ1 パルスで読み出した信号電荷をＳＤ部へ排出していたが、本実施例ではこれを信号電荷Ｑb として用いることで、さらにＱb の信号電荷量を大きくできＳ／Ｎを改善できる。第２フィールドでは、第６の実施例と同様、垂直方向に１画素ずらして第１フィールドと同様の動作を行う。その他は、第６の実施例と同じ動作を行う。
【００７０】
図１７に、本実施例におけるＩＴ−ＣＣＤの動作図を示す。動作的には、第６の実施例と同じで、第６の実施例で排出していた信号電荷ＱC を垂直ＣＣＤで信号電荷Ｑb'と加算してＱb の信号とすることで、Ｓ／Ｎの良い信号電荷Ｑb が増加し、さらにＳ／Ｎの良い信号が得られる。
（実施例８）
図１８（ａ）に、本発明の第８の実施例における信号処理部の構成を示す。撮像素子と駆動部には、第５〜第７の実施例を適用できる。
【００７１】
ＣＣＤ出力信号Ｓa はＶak点をニー（knee）ポイントとしてＶak以上の信号増幅度を大きくするニー伸長回路を通す。一方、信号Ｓb はＶbk点をニーポイントとして、Ｖbk以上の信号増幅度を小さくするニー圧縮回路を通す。そして、得られたそれぞれの信号ＳakとＳbkを加算回路で加算してＳm 信号とする。
【００７２】
本実施例における入射光量に対する出力信号の特性を、図１９（ａ）〜（ｅ）に示す。図１９（ａ）にＣＣＤ出力信号Ｓa を示す。信号レベルは小さいが、動解像度の良い信号が得られる。図１９（ｂ）にＣＣＤ出力信号Ｓb を示す。信号Ｓa よりＳb の方が光電変換時間が長い分だけ大きな信号レベルが得られる。このため、Ｓ／Ｎ比の良い信号がＳb より得られる。
【００７３】
次に、図１９（ｃ）に示すように、Ｓa 信号が入射信号Ｉk より大きな入射光量の時（Ｖakレベル以上）増幅度を大きくする。即ち、入射光量がＩk よりも大きくなった時、ニー伸長回路により増幅度を大きくしてニー伸長動作を行う。これにより、Ｋ点（Ｖak以上）より傾きが大きくなる信号Ｓakが得られる。
【００７４】
一方、図１９（ｄ）に示すように、Ｓb 信号が入射信号ＩK より大きな入射光量の時（Ｖbkレベル以上）増幅度を小さくする。即ち、入射光量がＩk よりも大きくなった時、ニー圧縮回路により増幅度を小さくしてニー伸長動作を行う。これにより、Ｋ点（Ｖbk以上）より傾きが小さくなる信号Ｓbkが得られる。
【００７５】
そして、２つの信号ＳakとＳbkを加算してＳm 信号が得られる。Ｓm 信号は、図１９（ｅ）に示すように入射光量がＩk より小さい時、動解像度の良い信号成分Ｓa を小さくし、Ｓ／Ｎの良い信号成分Ｓb を大きくする。また、入射光量がＩk より大きい時、動解像度の良い信号成分Ｓa を大きくし、Ｓ／Ｎの良い信号成分Ｓb を小さくすることもできる。
【００７６】
このような信号処理により、モニタ上でノイズが目立ちやすい小さな信号レベルではＳ／Ｎを良くし、ノイズが比較的目立ちにくい大きな信号レベルは、動解像度の良い信号成分Ｓa を大きくし、動解像度の改善効果をより大きくすることができる。
（実施例９）
図１８（ｂ）に、本発明の第９の実施例における信号処理部の構成を示す。撮像素子と駆動部には、第５〜第７の実施例を適用できる。
【００７７】
ＣＣＤ出力信号Ｓa はアンプによりＧ倍する。一方、信号Ｓb は、γ回路により入射光量が小さい時は増幅度を大きくし、入射光量が大きい時の増幅度が小さくなるように増幅する。そして、２つの信号（Ｇ×Ｓa とγ×Ｓb ）を加算して１つの信号Ｓm を得る。
【００７８】
本実施例における入射光量に対する出力信号の特性を、図２０（ａ）〜（ｅ）に示す。ＣＣＤ出力信号Ｓa とＳb は図２０（ａ）と図２０（ｂ）に示す。これらの特性は、図１９の（ａ）（ｂ）と同じである。図２０（ｃ）では、入力信号Ｓa をＧ倍して直線的に増加する信号ＧＳa を示す。一方、図２０（ｄ）では、Ｓb の信号がγ回路により入射光量が小さい時に増幅度が大きく、入射光量が大きくなるにしたがって増幅度が小さくなるようなγＳb の特性が得られる。
【００７９】
この２つの信号（Ｇ×Ｓa とγ×Ｓb ）を加算して１つの信号Ｓm を得る。このＳm 信号の特性を図２０（ｅ）に示す。
本実施例では、第８の実施例と同様にモニタ上でノイズが目立ちやすい小さな出力信号レベルでは、動解像度の良い信号成分Ｓa レベルを小さくし、Ｓ／Ｎの良い信号Ｓb 成分を大きくしている。また、モニタ上でノイズが目立ちにくい大きな出力信号レベルでは、動解像度の良い信号成分Ｓa レベルを大きくし、Ｓ／Ｎの良い信号Ｓb 成分を小さくすることで、動解像度の改善効果を高めている。その他の信号処理方式を用いて信号Ｓa 成分とＳb 成分比を変えることでも、同様の動解像度の改善ができる。
（実施例１０）
図１８（ｃ）に、本発明の第１０の実施例における信号処理部の構成を示す。撮像素子と駆動部には、第５〜第７の実施例が適用できる。
【００８０】
ＣＣＤ出力信号Ｓa は、ニー圧縮回路によりＶak以上の信号増幅度を小さくする。そして、Ｖamレベルより大きくなった時にクリップ動作を行う。この回路で得られた信号をＳakとする。そして、Ｓb 信号は高レベルクリップ回路によりＶbmより大きな信号をクリップする。その出力をＳbm信号とし、２つの信号ＳakとＳbmを加算した信号をＳm 信号とする。
【００８１】
本実施例における入射光量に対する出力信号の特性を、図２１（ａ）〜（ｅ）に示す。ＣＣＤ出力信号Ｓa の特性を図２１（ａ）に示し、Ｓb の特性を図２１（ｂ）に示す。信号Ｓb は入射光量Ｉm'より大きな信号は飽和してしまいＶbm' でクリップした信号となる。このとき、クリップレベルが画素毎に大きく異なるため、１８（ｃ）に示した高レベルクリップ回路により図２１（ｄ）に示すようにＶbmレベルでクリップするようにする。このときの最大入射光量を、Ｉm とする。
【００８２】
一方、ＣＣＤ出力信号Ｓa は光電変換時間が短かいため、入射光量がＩm'より大きくなっても飽和せずにＶam' まで増加する。この信号を利用して、ニー圧縮回路により図２１（ｃ）に示すように入射光量Ｉm より大きな信号の増幅度を小さくする。即ち、Ｋ点より大きな信号を圧縮した動作を行う。また、Ｓakの信号もＶamレベルでクリップし、画素毎の飽和のバラツキをカットする。
【００８３】
そして、２つの信号を加算した信号Ｓm は、図２１（ｅ）の特性を示す。最大入射光量を従来のＩm よりＮ倍大きなレベルまで信号が得られる。例えば、信号Ｓa の光電変換時間を１フィールドの１／１０に設定することで、最大入射光量が約１０倍（Ｎ＝１０）向上できる。
（実施例１１）
図２２は、本発明の第１１の実施例に係わる撮像システムの回路構成を示すブロック図である。この実施例は、第３の実施例のような撮像システムを構成するに際し、第５〜第７の実施例における固体撮像装置を用いたものである。具体的には、光信号を集光するレンズ２０、ＩＴ−ＣＣＤ１０、カメラ用同期パルス発生回路２１、タイミング発生回路１６，ＣＣＤドライバ１７、信号再生回路２８、プロセスアンプ２２で構成される。
【００８４】
光電変換時間Ｔa ，Ｔb の制御は同期パルス発生回路２１からの同期パルスを受けるタイミング発生回路１６で行い、同時にＣＣＤ１０をドライバ１７により駆動する。ＣＣＤ１０の出力信号Ｓai，Ｓb を信号再生回路２８内で利得の異なるアンプ１８で増幅し、加算回路１９により合成し、信号Ｓm として出力する。そして、プロセスアンプ２２にて黒レベルセット、γ補正、ＢＬＫ処理などを行い、ビデオ出力信号を得る。
【００８５】
このような構成であっても、第５〜第７の実施例と同様な効果が得られるのは勿論のことである。
なお、本発明は上述した各実施例に限定されるものではない。実施例では、撮像素子にＩＴ−ＣＣＤを用いたが、ＩＴ−ＣＣＤに限らずＦＩＴ−ＣＣＤなどにも適用できる。また、光電変換部にアモルファスシリコンなどの光電変換膜をＣＣＤ上部に積層した光電変換膜積層型ＣＣＤにも用いることができる。また、撮像素子の出力信号を別々に取り出すために２線出力方式を用いたが、３線出力方式でもよく、１線出力方式で時間的に分割して光電変換時間の異なる信号を出力してよい。
【００８６】
また、実施例では感光画素での光電変換時間の異なる信号を別々の画素で蓄積したが、同一の画素を用いても実施できる。さらに実施例では、インターレース方式で説明したが、ノンインターレース方式でも実施できる。また、光電変換時間単位をフィールド単位としたが、数フィールド単位でもフレーム単位、数フムーム単位でも任意に長い光電変換時間と短かい光電変換時間を設定することができる。
【００８７】
また、信号処理回路はアナログ処理方式で説明したが、これをデジタル処理にすることで信号処理方式の自由度が増大する。さらに、メモリを使用することで長い光電変換時間の信号や静止している信号を加算することで、さらにＳ／Ｎの良い信号が得られる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００８８】
【発明の効果】
以上詳述したように本発明（請求項１〜４）によれば、低信号レベルと高信号レベルの光電変換時間を異ならせた撮像素子の駆動と、高信号レベル以上の信号（光電変換時間の短い信号）の増幅度を大きくする信号処理回路を用いることによって、動いている被写体を撮像した時に発生する動解像度の改善がＳ／Ｎの劣化なしに実現できる。つまり、Ｓ／Ｎの劣化を招くことなく動解像度を改善させることができ、高画質の再生像が得られる固体撮像装置を実現することが可能となる。
【００８９】
また、本発明（請求項５〜７）によって、光信号の光電変換時間を異ならせた撮像素子の駆動により、動解像度の良い信号と信号レベルの減少を抑えたＳ／Ｎの良い信号を撮像素子より出力する。そして、信号処理回路を用いて２つの信号を加算し１つの信号とする。この時、モニタ上でノイズが目立つ小さな信号レベルでは、Ｓ／Ｎの良い信号成分を大きくする。また、ノイズが目立ちにくい大きな信号レベルでは、動解像度の良い信号成分を大きくなるように加算する。この動作によりＳ／Ｎの劣化を抑えて動解像度を改善させることができ、高画質の再生像が得られる固体撮像装置を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施例に係わる固体撮像装置を示す概略構成図。
【図２】第１の実施例における固体撮像装置の第（Ｉ）の動作方式を示す図。
【図３】第１の実施例におけるクリップ動作を説明するためのもので、ＦＩＴ−ＣＣＤの画素構成とポテンシャルを示す図。
【図４】第１の実施例におけるＩ−ＣＣＤ部のポテンシャルφと感光画素ＰＤで光電変換した信号電荷Ｑを示す図。
【図５】第１の実施例における信号再生回路動作による光電変換特性（光入力に対する信号の変化を表わす特性）を示す図。
【図６】第２の実施例における固体撮像装置の第（II）の動作方式を示す図。
【図７】第２の実施例におけるクリップ動作を説明するためのもので、ＦＩＴ−ＣＣＤの画素構成とポテンシャルを示す図。
【図８】第３の実施例に係わる撮像システムの回路構成を示すブロック図。
【図９】第３の実施例における信号再生回路の入力信号ＳigOSと出力信号ＳigM の光電変換特性を示す図。
【図１０】第４の実施例における固体撮像装置の第(III) の動作方式を示す図。
【図１１】第５の実施例に係わる固体撮像装置を示す概略構成図。
【図１２】第５の実施例におけるＩＴ−ＣＣＤの動作図を示す図。
【図１３】第５の実施例における信号処理部の動作を示す図。
【図１４】第６の実施例に係わる固体撮像装置を示す概略構成図。
【図１５】第６の実施例におけるＩＴ−ＣＣＤの動作図を示す図。
【図１６】第７の実施例に係わる固体撮像装置を示す概略構成図。
【図１７】第７の実施例におけるＩＴ−ＣＣＤの動作図を示す図。
【図１８】第８〜第１０の実施例における信号処理部の構成を示す図。
【図１９】第８の実施例における入射光量に対する出力信号の特性を示す図。
【図２０】第９の実施例における入射光量に対する出力信号の特性を示す図。
【図２１】第１０の実施例における入射光量に対する出力信号の特性を示す図。
【図２２】第１１の実施例に係わる撮像システムの回路構成を示すブロック図。
【符号の説明】
ＰＤ…感光画素
Ｉ−ＣＣＤ…垂直信号電荷転送部
Ｈ−ＣＣＤ…水平信号電荷転送部
Ｍ…１フィールド期間のメモリ部
ＩＤ…信号排出用ドレイン
ＢＧ…分離ゲート
Ａ…オンチップアンプ
Ｒ…リセットトランジスタ
Ａ1 ，Ａ2 …アンプ
Ｓ1 ，Ｓ2 …スイッチ
Ｃ…コンパレータ
Ｎ…インバータ
Ｗ．ＣＬＩＰ…ホワイトクリップ回路
１０…インターライン転送型ＣＣＤ（ＩＴ−ＣＣＤ）
１１…感光画素ＰＤ
１２…垂直ＣＣＤ（Ｖ−ＣＣＤ）
１３…水平ＣＣＤ（Ｈ−ＣＣＤ）
１４…オンチップアンプ
１５…ドレインＳＤ
１６…駆動タイミング発生回路[0001]
[Industrial application fields]
The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device in which dynamic resolution is improved by changing photoelectric conversion times of photosensitive pixels and an imaging system using the same.
[0002]
[Prior art]
A solid-state imaging device using a CCD (charge transfer device) or the like has many features such as small size, light weight, high reliability, and easy maintenance, and is applied to electronic cameras in a wide field. Recently, it has also been developed and put into practical use for HD-TV cameras (high-definition television cameras).
[0003]
With HD-TV cameras, high-definition images are obtained on a multi-pixel, wide screen (aspect ratio 9:16), so that when moving subjects are imaged, the resolution of the dynamic resolution by the system is significant and the image quality is reduced. Decrease significantly. Conventionally, the NTSC system employs an electronic shutter operation that varies the photoelectric conversion time of the photosensitive pixels of the solid-state imaging device. However, there is a problem that the S / N deteriorates because the signal amount decreases in the electronic shutter operation. This problem will be briefly described below.
[0004]
In the standard operation, the photoelectric conversion time of the photosensitive pixel of the image sensor is operated at 1/60 seconds. If the subject moves during this time, the subject that has moved on the monitor reproduction image will be blurred, and the dynamic resolution on the system will deteriorate. As a countermeasure against this, for example, the photoelectric conversion time is set to 1/10 (usually variable from 1/125 to 1/1000 seconds). In this case, the photoelectric conversion time becomes 1/10, and the signal amount is greatly reduced to 1/10, so that the S / N is greatly deteriorated.
[0005]
[Problems to be solved by the invention]
As described above, in the current television camera, when the moving subject is imaged, the dynamic resolution is deteriorated by the system, and the image quality is remarkably lowered. Particularly in the next-generation HD-TV camera, since a high-definition image can be obtained on a wide screen, the image quality is further deteriorated due to degradation of dynamic resolution. As a countermeasure, there is an electronic shutter operation. However, since sensitivity is lowered, there are problems such as an increase in noise due to gain increase and a decrease in depth of focus by opening the lens aperture.
[0006]
The present invention has been made in consideration of the above-described circumstances, and an object of the present invention is to provide a solid-state imaging device capable of improving dynamic resolution by suppressing S / N degradation and obtaining a high-quality reproduced image. And an imaging system using the same.
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the present invention adopts the following configuration.
That is, according to the present invention (claim 1), in a solid-state imaging device, a solid-state imaging device in which a plurality of photosensitive pixels are arranged on a semiconductor substrate, and the photoelectric conversion time of the photosensitive pixels of the device while driving the solid-state imaging device. A drive circuit for controlling the signal, a signal having a plurality of photoelectric conversion times obtained by the drive circuit, and clipping a predetermined level or more with respect to the first signal having a long photoelectric conversion time, and the clipped signal and the photoelectric conversion A means for adding the second signal having a short time, and a signal processing circuit in which the amplification factor for the second signal is set larger than the amplification factor for the first signal when the signal added by the means is amplified and output. It is characterized by comprising.
[0008]
According to the present invention (claim 2), in the solid-state imaging device, a solid-state imaging device in which a plurality of photosensitive pixels are arranged on a semiconductor substrate, and the photoelectric conversion time of the photosensitive pixels of the device while driving the solid-state imaging device. A drive circuit for controlling the signal, a signal having a plurality of photoelectric conversion times obtained by the drive circuit, and clipping a predetermined level or more with respect to the first signal having a long photoelectric conversion time, and the clipped signal and the photoelectric conversion A means for adding the second signal having a short time, and when the signal added by the means is amplified and outputted, the amplification factor for the second signal is divided into a plurality of parts, and at least a part of the first signal is And a signal processing circuit that is set to be larger than the amplification factor for the signal and set so that the amplification factor sequentially decreases as the added signal level increases.
[0009]
According to the present invention (Claim 4), in the imaging system using the solid-state imaging device having the above-described configuration, a synchronization pulse generating circuit that applies a synchronization pulse to the solid-state imaging device and the drive circuit, and an object image on the light receiving unit of the solid-state imaging device And a process amplifier that operates in response to the synchronization pulse from the synchronization pulse generation circuit and creates a video signal based on the output signal of the signal processing circuit.
[0010]
Here, preferred embodiments of the present invention include the following.
(1) The solid-state imaging device operates in a field cycle, and alternately outputs a signal having a long photoelectric conversion time and a signal having a short photoelectric conversion time in a field unit.
(2) The solid-state imaging device operates in a field cycle, and outputs a signal having a long photoelectric conversion time and a signal having a short photoelectric conversion time in each field.
(3) The solid-state imaging device operates in a multiple field cycle, and alternately outputs a signal having a long photoelectric conversion time and a signal having a short photoelectric conversion time in units of a plurality of fields. For example, one frame is composed of two fields, and a signal accumulated for one field period and a signal accumulated for two field periods are alternately output in units of frames.
(4) The solid-state imaging device adds signals of two adjacent pixels in the vertical direction. Each pixel is alternately switched between one having a long photoelectric conversion time and one having a short photoelectric conversion time for each field. Conversion time is different.
[0011]
According to the present invention (Claim 5), in a solid-state imaging device, a solid-state imaging device in which a plurality of photosensitive pixels are arranged on a semiconductor substrate, and the photoelectric conversion time of the photosensitive pixels of the device while driving the solid-state imaging device. A drive circuit for controlling the signal, a means for obtaining a signal having a plurality of photoelectric conversion times by the drive circuit, and separately outputting a first signal having a long photoelectric conversion time and a second signal having a short photoelectric conversion time; A signal processing circuit for amplifying each signal by setting the amplification factor for the second signal to be larger than the amplification factor for the first signal, and adding the amplified signals into one signal. Features.
[0012]
According to the present invention (Claim 6), in the solid-state image pickup device, a solid-state image pickup device in which a plurality of photosensitive pixels are arranged on a semiconductor substrate, and the solid-state image pickup device are driven and one of pixels adjacent in the vertical direction A driving circuit that sets the photoelectric conversion time of Tb, the other photoelectric conversion time to Ta + Tc (= Tb), and alternately switches the photoelectric conversion time between Tb and Ta + Tc for each pixel for each field, and photoelectric conversion time Tb A signal Qb + Qc obtained by adding the signal Qb obtained in the above and the signal Qc obtained in the photoelectric conversion time Tc and a signal Qa obtained in the photoelectric conversion time Ta are separately output, and the amplification factor for the signal Qa is set for the signal Qb + Qc. And a signal processing circuit configured to amplify each signal by setting it larger than the amplification factor and add the amplified signals to one signal.
[0013]
According to the present invention (Claim 7), in the imaging system using the solid-state imaging device having the above-described configuration, a synchronization pulse generating circuit that applies a synchronization pulse to the solid-state imaging device and the drive circuit, and an object image on the light receiving unit of the solid-state imaging device. And a process amplifier that operates in response to the synchronization pulse from the synchronization pulse generation circuit and creates a video signal based on the output signal of the signal processing circuit.
[0014]
Here, preferred embodiments of the present invention include the following.
(1) Vertical CCDs that transfer the signal charges of the photosensitive pixels in the vertical direction are arranged between the photosensitive pixels adjacent in the horizontal direction, and the signal charges transferred by the vertical CCD are placed at the ends of these vertical CCDs. Two horizontal CCDs for horizontal transfer are arranged.
(2) One photoelectric conversion time of a photosensitive pixel adjacent in the vertical direction is long and the other photoelectric conversion time is short.
(3) One photoelectric conversion time of photosensitive pixels adjacent in the vertical direction is long, the other photoelectric conversion time is short, and the photoelectric conversion time is alternately switched for each field in each pixel.
[0015]
[Action]
According to the present invention (claims 1 to 4), since the electronic shutter operation is used for driving the solid-state imaging device, it is possible to prevent deterioration of dynamic resolution that occurs when a moving subject is imaged. Further, in the signal processing of the solid-state imaging device, by increasing the amplification factor for a signal having a short photoelectric conversion time, noise of a small signal level that is conspicuous in a monitor reproduction image is not increased, and thus S / N deterioration can be prevented. That is, unlike the conventional electronic shutter operation, it is possible to improve the dynamic resolution without incurring S / N degradation, and it is possible to obtain a higher quality reproduced image.
[0016]
According to the present invention (claims 5 to 7), a solid-state imaging device can obtain a signal with a good dynamic resolution with a signal with a short photoelectric conversion time, and a signal with a long S / N with a signal with a long photoelectric conversion time. . When the two signals are added by the signal processing circuit, the S / N deterioration is prevented by increasing the signal component having a good S / N at a small signal level where noise is conspicuous in the monitor reproduction image. Furthermore, the signal component with good dynamic resolution is increased at a large signal level where noise is not noticeable in the monitor reproduction image. In this way, it is possible to improve the dynamic resolution by suppressing the deterioration of S / N, and it is possible to obtain a higher quality reproduced image.
[0017]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
(Example 1)
FIG. 1 is a schematic configuration diagram showing a solid-state imaging device according to a first embodiment of the present invention, and shows an imaging element unit and a signal processing unit. The image pickup device portion is a FIT-CCD, which is a photosensitive pixel PD, a vertical CCD (I-CCD) that is a signal charge transfer portion of the image portion, a memory portion (M) for one field period, and for discharging signal charges. A drain (ID), a separation gate (BG gate) between the memory unit (M) and the horizontal CCD (H-CCD), an output signal reset transistor (R), an on-chip amplifier (A), and the like.
[0018]
The signal processing circuit (signal reproduction circuit) for the output signal SigOS of the FIT-CCD includes amplifiers A1 and A2 having different amplification factors, switches S1 and S2 whose outputs are switched to one signal, and an input signal SigOS. Comparator C for detecting a predetermined level, an inverter N for inverting the output of comparator C, and a white clip (W.CLIP) circuit for clipping the high level of output signal SigM.
[0019]
The image portion is driven by four-phase drive pulses (φI1 to φI4), the storage portion is driven by four-phase drive pulses (φS1 to φS4), and the horizontal CCD is driven by two-phase pulses (φH1 and φH2). These drive pulses are supplied from a drive circuit (not shown).
[0020]
In this FIT-CCD, signal charges accumulated in the photoelectric conversion time Ta and Tb in the photosensitive pixel PD section are transferred to the I-CCD section by the first signal readout and the second signal readout. The photoelectric conversion time of the photosensitive pixel PD is such that the PD1 is in the Tb period and the PD3 is in the Ta period in the first field, the PD1 is in the Ta period and the PD3 is in the Tb period in the second field, and signal charges are accumulated.
[0021]
FIG. 2 shows the (I) operation method of the FIT-CCD in this embodiment. VBL is a blanking signal, and .phi.I1 and .phi.I3 are applied to electrodes serving as gates for transferring signals from the photosensitive pixels PD1 and PD3 of the image portion to a vertical CCD (I-CCD) and a transfer gate for four-phase driving of the I-CCD. Pulses PD1 and PD3 indicate the signal charge amounts of the photosensitive pixels PD1 and PD3, respectively.
[0022]
The signal charge Q accumulated in PD1 in the first field period is read to the I-CCD by the P11 pulse of φI1, and discharged from the ID part of the FIT-CCD by the high-speed transfer discharge pulse SO. Accordingly, the Qb charge used as a signal is accumulated only during the Tb period of the P11 and P12 periods. The signal charge Qa in PD3 is accumulated during the Ta period from P32 pulse to P33 pulse of φI3.
[0023]
Then, it is read to the I-CCD by the pulses P12 and P33 and added by the I-CCD. Further, it is transferred to the memory unit by the high-speed frame transfer pulse FT, and is output through the horizontal CCD. As the output signal SigOS of the horizontal CCD, a signal obtained by adding Qa and Qb is obtained. This signal is shown in FIG.
[0024]
In the second field, contrary to the first field, PD1 stores the signal Qa in the Ta period, and PD3 stores the signal Qb in the Tb period. By these operations, the signal weights of PD1 and PD3 are different, and there is an advantage that the vertical resolution is improved.
[0025]
The Vfs levels of φI1 and φI3 are set so that the signal charges Qa and Qb of PD1 and PD3 are clipped at the Qkp level. At small signal levels below the Qkp level, the photoelectric conversion time is lengthened by Qa, and a signal with good S / N can be obtained. With a large signal of Qkp level or higher, a signal with good Qb dynamic resolution can be obtained by the electronic shutter operation. With the output signal obtained by adding these signals (Qa, Qb), a signal with good dynamic resolution and no S / N degradation can be obtained.
[0026]
Here, the above clip operation will be described in more detail. FIG. 3 shows a cross-sectional view and a potential diagram of the pixel portion of the FIT-CCD. In the pixel portion of FIG. 3A, a photosensitive pixel PD portion and a CCD transfer portion are formed in an n-type on a p-type substrate, and signal reading of the photosensitive pixel PD portion is the same as the transfer electrodes of the I-CCD portion. This is shared with other poly-Si electrodes.
[0027]
FIG. 3B shows the signal charge accumulation state of the photosensitive pixels PD1 and PD3 at time t3 in the first field. The signal charge overflowed in the PD section flows into the I-CCD. At time t4 in FIG. 3C, the signal charge accumulated in the PD1 portion is read out to the I-CCD by applying a Vfs voltage to the gate of .phi.I1 and setting the potential to .phi.fs level. In the PD3 portion, the signal charge Q that has overflowed flows out to the I-CCD portion in the same manner as in FIG. That is, a large signal charge is clipped. This level can be controlled by controlling the applied voltage VH level of φI1,3 and changing the potential φH.
[0028]
At time t5 in FIG. 3D, the signal charge Qb of the I-CCD is discharged and the signal charge Qb having a short photoelectric conversion time is accumulated in the PD1 portion. Then, at time t6 in FIG. 3 (e), Vfs voltage (potential φfs) is applied to the gates of φI1 and φI3 to read out to the I-CCD section. With this operation, a signal charge Qb having a short photoelectric conversion time in the PD1 portion and a signal charge Qa obtained by clipping a large signal charge in the PD3 portion can be obtained. Since the clip signal level is limited by the potential φfs−φH, either the φfs or φH level may be controlled.
[0029]
FIG. 4 shows the potential φ of the I-CCD unit and the signal charge Q photoelectrically converted by the photosensitive pixel PD. In the first field period, the light signal in the Tb period is photoelectrically converted and Qb is accumulated in the photosensitive pixel PD1. In the photosensitive pixel PD3, the optical signal in the period Ta is photoelectrically converted and the signal charge of Qa is accumulated.
[0030]
At t1, a read voltage of Vfs is applied to φI1 and φI3, and signal charges Qa and Qb are read to the I-CCD unit. At this time, φI2 and φI4 are set to φL level. At the next t2, .phi.I3, .phi.I4, and .phi.I1 are set to .phi.H level, and signal charges Qa + Qb are added in the I-CCD section. Thereafter, it is transferred to the memory section by a high-speed FT pulse (four-phase pulses of φI1, φI2, φI3, and φI4), converted into a voltage by the output amplifier A through the horizontal CCD in the second field period, and output.
[0031]
In the photoelectric conversion in the second field period, the photoelectric conversion time is switched between the first field and the photosensitive pixel PD1 is set to the Ta period and PD3 is set to the Tb period, and the signal charges are stored in Qa and Qb, respectively. At t1, the signal charges Qa and Qb are read out to the I-CCD unit as in the first field. At t2, unlike the first field, φI1, φI2, and φI3 are set to φH level and φI4 is set to φL level. Then, a signal charge Qa + Qb of the photosensitive pixel different from that in the first field is obtained.
[0032]
As a result, the CCD output signal is obtained by adding Qa and Qb shown in FIG. This output signal SigOS is composed of Qa + Qb component below Vkp level and Qb component above Vkp.
[0033]
Next, the operation of the signal processing circuit (signal reproduction circuit) for the output signal SigOS of the FIT-CCD will be described. As shown in FIG. 1, this circuit is composed of A1 and A2 amplifiers having different amplification factors, switches S1 and S2, a comparator C, an inverter N, and a white clip (W.CLIP) circuit.
[0034]
When the input signal SigOS is smaller than the Vkp level, the output of the comparator C becomes H level and the switch S1 is turned on. At this time, the output of the inverter N becomes L level and the switch S2 is turned OFF. At this time, the output signal SigM = SigOS × A1 (amplification factor).
[0035]
When the input signal SigOS is higher than the Vkp level, the output of the comparator C becomes L level and the switch S1 is turned OFF. On the other hand, the output of the inverter N becomes H level and the switch S2 is turned ON. The output signal at this time is SigM = SigOS × A2 (amplification factor). When the output signal SigM becomes too large, a signal of Vw.c. level or higher is clipped by a white clipper (W, CLIP) circuit.
[0036]
FIG. 5B shows photoelectric conversion characteristics (characteristics representing changes in signals with respect to optical input) due to the operation of the signal regeneration circuit. By increasing the amplification factor at the clip level Vkp or higher, the amplification factor for a signal with a short photoelectric conversion time increases, and the slope of the output signal with respect to the optical input also increases.
[0037]
The output signal SigOS of the FIT-CCD is a signal having an inclination at the optical input level Ikp or higher because the signals (Qa + Qb) having different photoelectric conversion times are added. Since the output signal SigM of the signal processing circuit is switched at the Vkp level with the amplification degree of the amplifier being A2> A1, an output signal SigM having no inclination is obtained at the Vkp point. The output signal SigM clips a high level signal at the Vw.c level.
[0038]
The output signal SigM is a signal Qb component with a short photoelectric conversion time when the signal is Vkp level or higher, and a signal with good dynamic resolution can be obtained. Further, a signal Qa component having a long photoelectric conversion time below the Vkp level is obtained, and a signal that does not deteriorate the S / N of the signal below the Vkp level is obtained. Here, the noise component that is conspicuous in the reproduced image of the monitor is generally smaller than Vkp, so that there is almost no increase in noise due to increasing the amplification factor at the clip level Vkp or higher.
[0039]
In general, the noise on the monitor reproduction image is about 10 times easier to detect at a low signal level of about 10% or less than at the 100% signal level. Taking advantage of this system characteristic, for example, a signal of 10% or less is made a signal with less noise by increasing the photoelectric conversion time to 1/60 seconds, and a signal of 10% or more is converted into a photoelectric conversion time of 1/10 (1 / 600 seconds) to obtain a signal with good dynamic resolution. Then, by setting the Vkp point to 10% of the standard signal M in the signal reproduction circuit, the amplification degree of the signal of 10% or more is reproduced on the monitor as 10 times the signal of 10% or less. A signal with good dynamic resolution can be obtained with no S / N degradation.
[0040]
As described above, according to this embodiment, taking advantage of system characteristics, driving of the image sensor with different low signal level and high signal level photoelectric conversion times and high signal level signals (short photoelectric conversion time). The signal reproduction circuit for increasing the amplification degree of the signal) can provide a monitor reproduction image with good dynamic resolution without deterioration of the SN ratio.
(Example 2)
Next, a second embodiment of the present invention will be described. The basic circuit configuration is the same as in FIG. 1, but in this embodiment, the operation method of the image sensor section is different. FIG. 6 shows an operation method (II) of the image pickup element portion in the present embodiment. This method can double the amount of signal compared to the (I) method (both Qa and Qb).
[0041]
In PD1, Vfs1 is applied to P11 of φI1 and a voltage of Vfs2 is applied to P12 so that both signals Qa1 and Qb1 of photoelectric conversion times Ta and Tb can be obtained. Similarly, in PD3, Vfs1 is applied to P31 of φI3 and Vfs2 is applied to P32 to obtain signal charges of Qa3 and Qb3. Then, Qa1, Qb1, Qa3, Qb3 are added in the I-CCD as in FIG. 4, and Qa + Qb is obtained from the FIT-CCD output signal SigOS. Qa (Qa1 + Qa3) is a signal accumulated for a long time in one field period, and Qb (Qb1 + Qb3) is a signal obtained by the electronic shutter operation in the Tb period.
[0042]
The clip signal level Vkp of Qa is set by the Vfs1 voltage of P11 and P31. A signal charge larger than Qkp is read with a read voltage Vfs2 larger than Vfs1. In the output SigOS of the FIT-CCD, a signal Qa smaller than Qkp provides a signal having a good S / N accumulated for one field period, and a signal Qb larger than Qkp obtains a signal having a good dynamic resolution due to the electronic shutter operation in the Tb period. .
[0043]
FIG. 7 shows a cross-sectional view and a potential diagram of the pixel portion of the FIT-CCD in order to explain the clip operation in this embodiment. FIG. 7A has the same configuration as FIG.
[0044]
At time t1 in FIG. 7B, signal charges photoelectrically converted by the photosensitive pixel PD are accumulated. At time t2 in FIG. 7 (c), a Vfs1 voltage is applied to the read gate I-CCD (φI1, φI3) (potential φfs1), and signal charges equal to or higher than φfs1 are read out to the I-CCD portion. That is, the Qa signal can be operated by clipping a large signal charge of φfs1 or more.
[0045]
Then, the signal charge Qb having a short photoelectric conversion time is again stored in the PD section at t3 in FIG. Further, at time t4 in FIG. 7E, the Vfs2 voltage is applied to the I-CCD (φI1, φI3) (potential φfs2), and the signal charge of Qa + Qb is read out to the I-CCD unit.
[0046]
In the case of a small signal charge that does not perform the clipping operation at t2 in FIG. 7C, the photoelectric conversion time of the Qa signal is Ta + Tb. During the clipping operation, the photoelectric conversion time of the Qa signal is Ta, and the photoelectric conversion time of Qb is Tb.
(Example 3)
FIG. 8 is a block diagram showing a circuit configuration of an imaging system according to the third embodiment of the present invention. This device includes a lens 41 for condensing an optical signal, a FIT-CCD 42, a camera synchronization pulse generation circuit 43, a CCD drive A pulse generation circuit 44, a B pulse generation circuit 45, a drive pulse mix circuit 46, a CCD driver 47, a signal. The reproducing circuit 48 and the process amplifier 50 are included.
[0047]
The photoelectric conversion times (accumulation time) Ta and Tb of the photosensitive pixels PD1 and PD3 are controlled by pulse mixing the outputs of the drive A pulse generation circuit (photoelectric conversion time Ta) 44 and the drive B pulse generation circuit (photoelectric conversion time Tb) 45. The mixing is performed by the circuit 46, and at the same time, the CCD 42 can be driven by the driver 47.
[0048]
The output signal SigOS of the CCD 42 is separated into three by using the level slice circuits C4, C5, C6 in the signal reproducing circuit 48, and is amplified by the amplifiers A4, A5, A6 having different amplification degrees. The signal outputs Sig1, Sig2, and Sig3 amplified by A4, A5, and A6 are added by the adder circuit 51 and output as SigM from the signal regeneration circuit 48. Then, the process amplifier 50 performs black level setting, γ correction, BLK processing, and the like to obtain a video output signal.
[0049]
FIG. 9 shows the photoelectric conversion characteristics of the input signal SigOS and the output signal SigM of the signal regeneration circuit 48. As for SigOS, SigA with a good S / N is obtained below the output signal Vkp, and SigB with a good dynamic resolution is obtained above Vkp. Since the photoelectric conversion time is different, SigOS having a slope (knee characteristic) with respect to the optical input level is obtained according to the Vkp point. By this operation, it can be seen that there is also an advantage that the saturation input light amount increases from Im1 to Im2. The conventional saturation light quantity is Im1.
[0050]
In the signal reproduction circuit 48, signal processing is performed by separating the input light quantity below the Ikp point from Sig1, Sk2 from Ikp to Im1, and Sig3 from Im1 and above. The standard video output signal (700 mVp-p, 100%) level is Vm, and the gains of the amplifiers A4 and A5 are adjusted so that the optical input levels 0 to Im are the signal reproduction circuit output and the slope changes linearly, and Sig3 Is set to the gain of the amplifier A6 which can be compressed with an inclination from the Vm point so that it can be reproduced on the monitor.
[0051]
With the above driving method and signal reproduction circuit, a small signal level with a high noise detection level (Vkp point or less) on the monitor is a component of the signal Qa having a good S / N, and a large signal level (Vkp that is relatively difficult to detect noise). If the signal Qb has a good dynamic resolution, a signal having a good dynamic resolution can be obtained without any S / N degradation on the monitor reproduced image.
(Example 4)
Next, a fourth embodiment of the present invention will be described. The basic circuit configuration is the same as in FIG. 1, but in this embodiment, the operation method of the image sensor section is different. FIG. 10 shows the operation method (III) of the image sensor section in this embodiment.
[0052]
In this method, the photoelectric conversion time Ta of the photosensitive pixel having the longer photoelectric conversion time is set to one frame (two fields) period, and a signal Qa having a good S / N is obtained. Further, in the photosensitive pixel having a shorter photoelectric conversion time, the photoelectric conversion time Tb is set to one field period to obtain a signal Qb. By using this method, S / N can be improved without degradation of dynamic resolution.
[0053]
In addition, this invention is not limited to each Example mentioned above. In the embodiment, the photosensitive pixels are added in the vertical direction and the interlace imaging method has been described. However, the present invention can also be applied to a progress scan imaging method in which signals of all photosensitive pixels are sequentially read out sequentially. The photoelectric conversion time can be set arbitrarily as long or short. For example, the shorter photoelectric conversion time can be 1/30 seconds, the longer photoelectric conversion time can be 1/15 seconds, or the shorter photoelectric conversion time can be shorter than 1/60 seconds. It is. In addition, by setting three or more different photoelectric conversion times, it is possible to improve the dynamic resolution corresponding to the signal level.
[0054]
Although the signal processing circuit has been described in the analog processing system, the signal reproduction operation can be surely executed by performing digital processing, and the operation corresponding to the subject can be easily performed. Furthermore, it can also be used for a photoelectric conversion film stacked CCD in which a photoelectric conversion film such as amorphous silicon is stacked on the top of the CCD in the photoelectric conversion portion. In the present invention, the FIT-CCD has been described. However, the present invention is not limited to the FIT-CCD but can be applied to an IT-CCD. In addition, various modifications can be made without departing from the scope of the present invention.
(Example 5)
FIG. 11 is a schematic configuration diagram of a solid-state imaging apparatus according to the fifth embodiment of the present invention, and shows an imaging element unit, a drive circuit unit, and a signal processing unit. The image sensor unit uses an interline transfer type CCD (IT-CCD) 10, a photosensitive pixel PD 11, a vertical CCD (V-CCD) 12 for transferring a signal charge Q, and a two-line horizontal CCD (H-CCD). 13) comprises an on-chip amplifier A14 for converting the signal charge Q into a voltage and outputting it, and a drain SD15 for sweeping out an extra signal of the photosensitive pixel PD11.
[0055]
The drive circuit section comprises a CCD drive timing generation circuit 16 and a V-CCD driver 17. The signal processing unit includes an amplifier 18 having different gains corresponding to the two-line output signals Sa and Sb and an adder circuit 19 for converting the two-line output signals Sa and Sb into the one-line output signal Sm.
[0056]
The timing generation circuit 16 converts light incident on PD1 and PD2 of the photosensitive pixel 11 into signal charges and generates two types of photoelectric conversion times Ta and Tb for accumulation. At this time, the photoelectric conversion time is set to satisfy Ta ≦ Tb. Then, using the driver 17 (17a, 17b), the photoelectric conversion time of PD1 of the photosensitive pixel 11 is set to Ta, and the photoelectric conversion time of PD2 is set to Tb. As a result, the signal charges obtained in the photosensitive pixels PD1 and PD2 are Qa and Qb.
[0057]
The signal charges Qa and Qb are separately transferred to the two horizontal CCDs 13 (13a and 13b) by operating the vertical CCD 12. Specifically, the signal charge Qa is transferred to the horizontal CCD 13a, and the signal charge Qb is transferred to the horizontal CCD 13b. Then, pulses are applied to the horizontal CCD transfer electrodes φH1, φH2, transferred to the on-chip amplifiers 14 (14a, 14b), converted into voltages, and imaged with the signal charge Qa as the voltage signal Sa and the signal charge Qb as the voltage signal Sb. Output from the element.
[0058]
The signal Sa having a short photoelectric conversion time has a better resolution (dynamic resolution) of the moving subject than the signal Sb having a long photoelectric conversion time. However, since the photoelectric conversion time is short, the signal level is smaller than Sb. Therefore, the amplifier gain of the Sa signal having a good dynamic resolution but a low signal level in the signal processing unit is set to Ga, and the amplifier gain of the Sb signal having a low signal level but a high signal level is set to Gb. At this time, the amplifier gain is set as Ga ≧ Gb, and the amplifier output is set as a one-line output signal Sm using the adder circuit 19. With this operation, a signal with good dynamic resolution can be obtained with the Sm signal. Unlike the conventional electronic shutter operation, the S / N can be improved because the signal Sb component having a long photoelectric conversion time is mixed with the signal Sa having a short photoelectric conversion time.
[0059]
FIG. 12 shows an operation diagram of the IT-CCD in this embodiment. VBL is a vertical blanking signal of the synchronization signal, Pta and Ptb are pulses for controlling the photoelectric conversion time of the photosensitive pixels PDa and PDb, and Qpda and Qpdb are signal charge amounts accumulated in the photosensitive pixels PDa and PDb over time. ing.
[0060]
As for the signal charge of the photosensitive pixel PDa, first, the signal charge accumulated during the first field period is read to the vertical CCD by the pulse P1 of Pta, and then read to the sweep drain SD. Then, the signal charge Qa re-accumulated during the time Ta until the next P2 pulse becomes the signal charge. Since the signal charge of Qa is a signal obtained by operating the electronic shutter, a signal with good dynamic resolution can be obtained.
[0061]
On the other hand, the signal charge of the photosensitive pixel PDb is accumulated throughout one field period and transferred to the vertical CCD by the P3 pulse P3. Since this signal charge Qb has a long photoelectric conversion time and a large amount of signal charge, a signal having a good S / N can be obtained. These signal charges Qa and Qb are converted into voltage by an on-chip amplifier through a vertical CCD and a horizontal CCD and output from the CCD.
[0062]
Next, the second field performs the same operation as the first field to obtain a signal charge Qa having a good dynamic resolution and a signal Qb having a large signal charge amount.
FIG. 13 shows the operation of the signal processing unit in this embodiment. The horizontal axis represents the amount of incident light, and the vertical axis represents the signal voltage of each part. FIG. 13A shows a signal Sa on the 2-line output signal of the IT-CCD 10. FIG. 13B shows the other Sb signal. The signal Sa has a small signal level, but a signal with good dynamic resolution can be obtained. On the other hand, the Sb signal is not good in dynamic resolution but has a high signal level, so that a signal with good S / N can be obtained.
[0063]
Next, a signal obtained by multiplying the signal Sa by Ga is shown in FIG. FIG. 13D shows a signal obtained by multiplying the Sb signal by Gb (× 1 at this time). Since the gains of these two amplifiers satisfy Ga> Gb, the signal level with good dynamic resolution increases in the Ga × Sa signal.
[0064]
The signal Sm obtained by adding the two signals (Ga.times.Sa + Gb.times.Sb) improves the dynamic resolution unlike the conventional electronic shutter operation by the signal component Sa having a good dynamic resolution and the component Sb having a good S / N. Even with this, a signal with good S / N can be obtained. For example, when the photoelectric conversion time is Ta: Tb = 1/10: 1 and the amplifier gain is Ga: Gb = 10: 1, the dynamic resolution can be improved about 10 times.
(Example 6)
FIG. 14 is a schematic configuration diagram showing a solid-state imaging apparatus according to the sixth embodiment of the present invention. In addition, the same code | symbol is attached | subjected to FIG. 11 and an identical part, and the description is abbreviate | omitted here.
[0065]
This embodiment differs from the fifth embodiment in that a switch for switching Ta and Tb for each field FI is provided in the timing generation circuit 16. By this driving, in the first field, the signal charge Qa is accumulated in the photosensitive pixel PD1, and the signal charge Qb is accumulated in PD2. In the next second field, the signal charge Qb is accumulated in the photosensitive pixel PD1, and the signal charge Qa is accumulated in PD2. By adding these signal charges Qa and Qb in the signal processing unit, when one pixel shifts in the vertical direction and the signal weighting is such that the photoelectric conversion time Ta <Tb, the signal charge amount becomes Qa <Qb. , The vertical resolution is improved. The other operations are the same as those of the fifth embodiment and perform the same operation.
[0066]
FIG. 15 shows an operation diagram of the IT-CCD in this embodiment. In the pulse PF1 for reading the signal charge of the photosensitive pixel PD1 (or the pulse for determining the signal charge accumulation time) PF1, the photoelectric conversion times Tb and Ta are switched for each field. In the pulse PF2 for reading out the photosensitive pixel PD2, Ta and Tb are switched for each field in an interlaced relationship with PF1.
[0067]
With such a drive pulse, the signal charge Qfd1 accumulated in the photosensitive pixel PD1 is switched between Qb and Qa for each field. Further, the signal charge Qfd2 of the photosensitive pixel PD2 is switched between Qa and Qb in the opposite direction to Qfd1 for each field. The signal processing is the same as that in FIG.
(Example 7)
FIG. 16 is a schematic configuration diagram showing a solid-state imaging apparatus according to the seventh embodiment of the present invention. In addition, the same code | symbol is attached | subjected to FIG. 11 and an identical part, and the description is abbreviate | omitted here.
[0068]
The apparatus configuration of this embodiment is the same as that of FIG. 14 which is the sixth embodiment. The difference from the sixth embodiment is that in the first field, the signal charge of the photosensitive pixel PD1 is read by the P1 pulse and then transferred to the PD2 side. The signal charge of the photosensitive pixel PD2 is added when it is read out with the P3 pulse.
[0069]
In the fifth and sixth embodiments, the signal charge read by the P1 pulse is discharged to the SD portion. However, in this embodiment, by using this as the signal charge Qb, the signal charge amount of Qb can be further increased. S / N can be improved. In the second field, as in the sixth embodiment, the same operation as that in the first field is performed by shifting one pixel in the vertical direction. The other operations are the same as those in the sixth embodiment.
[0070]
FIG. 17 shows an operation diagram of the IT-CCD in this embodiment. The operation is the same as in the sixth embodiment, and the signal charge QC discharged in the sixth embodiment is added to the signal charge Qb ′ by the vertical CCD to obtain a signal of Qb. The signal charge Qb with good S / N increases and a signal with good S / N can be obtained.
(Example 8)
FIG. 18A shows the configuration of the signal processing unit in the eighth embodiment of the present invention. The fifth to seventh embodiments can be applied to the image sensor and the drive unit.
[0071]
The CCD output signal Sa passes through a knee expansion circuit that increases a signal amplification degree equal to or higher than Vak with the Vak point as a knee point. On the other hand, the signal Sb is passed through a knee compression circuit for reducing the signal amplification degree equal to or higher than Vbk with the Vbk point as a knee point. Then, the obtained signals Sak and Sbk are added by an adding circuit to obtain an Sm signal.
[0072]
The characteristics of the output signal with respect to the amount of incident light in this embodiment are shown in FIGS. FIG. 19A shows the CCD output signal Sa. Although the signal level is small, a signal with good dynamic resolution can be obtained. FIG. 19B shows the CCD output signal Sb. A larger signal level can be obtained for Sb than for the signal Sa because the photoelectric conversion time is longer. For this reason, a signal having a good S / N ratio is obtained from Sb.
[0073]
Next, as shown in FIG. 19C, the degree of amplification is increased when the Sa signal has a larger incident light quantity than the incident signal Ik (above the Vak level). That is, when the incident light quantity becomes larger than Ik, the knee expansion operation is performed with the amplification degree increased by the knee expansion circuit. As a result, a signal Sak having a slope larger than the point K (Vak or more) is obtained.
[0074]
On the other hand, as shown in FIG. 19D, when the Sb signal has a larger incident light quantity than the incident signal IK (above the Vbk level), the amplification degree is reduced. That is, when the incident light quantity becomes larger than Ik, the knee expansion operation is performed with the amplification degree reduced by the knee compression circuit. As a result, a signal Sbk having a smaller slope than the point K (Vbk or more) is obtained.
[0075]
Then, the two signals Sak and Sbk are added to obtain the Sm signal. As shown in FIG. 19E, the Sm signal reduces the signal component Sa with good dynamic resolution and increases the signal component Sb with good S / N when the amount of incident light is smaller than Ik. Further, when the amount of incident light is larger than Ik, the signal component Sa having good dynamic resolution can be increased and the signal component Sb having good S / N can be reduced.
[0076]
By such signal processing, the S / N is improved at a small signal level where noise is conspicuous on the monitor, and the signal component Sa having good dynamic resolution is increased at a large signal level where noise is relatively inconspicuous. The improvement effect can be further increased.
Example 9
FIG. 18B shows the configuration of the signal processing unit in the ninth embodiment of the present invention. The fifth to seventh embodiments can be applied to the image sensor and the drive unit.
[0077]
The CCD output signal Sa is multiplied by G by an amplifier. On the other hand, the signal Sb is amplified by the γ circuit so that the amplification is increased when the amount of incident light is small, and is decreased when the amount of incident light is large. Then, two signals (G × Sa and γ × Sb) are added to obtain one signal Sm.
[0078]
The characteristics of the output signal with respect to the amount of incident light in this embodiment are shown in FIGS. The CCD output signals Sa and Sb are shown in FIGS. 20 (a) and 20 (b). These characteristics are the same as those shown in FIGS. FIG. 20C shows a signal GSa that linearly increases by multiplying the input signal Sa by G. On the other hand, in FIG. 20D, a characteristic of γSb is obtained such that the amplification degree is large when the incident light quantity of the Sb signal is small by the γ circuit and the amplification degree decreases as the incident light quantity increases.
[0079]
These two signals (G × Sa and γ × Sb) are added to obtain one signal Sm. The characteristics of this Sm signal are shown in FIG.
In this embodiment, as in the eighth embodiment, the signal component Sa with good dynamic resolution is reduced and the signal Sb component with good S / N is increased at a small output signal level where noise is conspicuous on the monitor. Yes. In addition, at a large output signal level where noise is not noticeable on the monitor, the signal component Sa level with good dynamic resolution is increased, and the signal Sb component with good S / N is reduced, thereby improving the dynamic resolution improvement effect. . The same dynamic resolution can be improved by changing the signal Sa component and Sb component ratio using other signal processing methods.
(Example 10)
FIG. 18C shows the configuration of the signal processing unit in the tenth embodiment of the present invention. The fifth to seventh embodiments can be applied to the image sensor and the drive unit.
[0080]
The CCD output signal Sa is reduced in signal amplification by V knee or more by a knee compression circuit. Then, the clip operation is performed when it becomes larger than the Vam level. The signal obtained by this circuit is Sak. The Sb signal clips a signal larger than Vbm by a high level clipping circuit. The output is the Sbm signal, and the signal obtained by adding the two signals Sak and Sbm is the Sm signal.
[0081]
The characteristics of the output signal with respect to the amount of incident light in this embodiment are shown in FIGS. The characteristic of the CCD output signal Sa is shown in FIG. 21A, and the characteristic of Sb is shown in FIG. The signal Sb becomes a signal clipped by Vbm ′ because a signal larger than the incident light amount Im ′ is saturated. At this time, since the clipping level differs greatly from pixel to pixel, clipping is performed at the Vbm level as shown in FIG. 21 (d) by the high level clipping circuit shown in FIG. 18 (c). The maximum amount of incident light at this time is Im.
[0082]
On the other hand, since the CCD output signal Sa has a short photoelectric conversion time, it does not saturate and increases to Vam ′ even when the amount of incident light exceeds Im ′. Utilizing this signal, the knee compression circuit reduces the amplification degree of the signal larger than the incident light amount Im as shown in FIG. That is, an operation in which a signal larger than the K point is compressed is performed. Further, the Sak signal is also clipped at the Vam level, and the saturation variation for each pixel is cut.
[0083]
A signal Sm obtained by adding the two signals exhibits the characteristics shown in FIG. A signal can be obtained up to a level N times larger than the conventional Im with the maximum incident light quantity. For example, by setting the photoelectric conversion time of the signal Sa to 1/10 of one field, the maximum incident light quantity can be improved about 10 times (N = 10).
(Example 11)
FIG. 22 is a block diagram showing a circuit configuration of an imaging system according to the eleventh embodiment of the present invention. This embodiment uses the solid-state imaging device in the fifth to seventh embodiments when configuring the imaging system as in the third embodiment. Specifically, the lens 20 is configured to collect an optical signal, the IT-CCD 10, a camera synchronization pulse generation circuit 21, a timing generation circuit 16, a CCD driver 17, a signal reproduction circuit 28, and a process amplifier 22.
[0084]
The photoelectric conversion times Ta and Tb are controlled by the timing generation circuit 16 that receives the synchronization pulse from the synchronization pulse generation circuit 21 and simultaneously the CCD 10 is driven by the driver 17. The output signals Sai and Sb of the CCD 10 are amplified by the amplifier 18 having different gains in the signal reproducing circuit 28, synthesized by the adding circuit 19, and output as the signal Sm. Then, the process amplifier 22 performs black level setting, γ correction, BLK processing, and the like to obtain a video output signal.
[0085]
Of course, even with such a configuration, the same effects as those of the fifth to seventh embodiments can be obtained.
In addition, this invention is not limited to each Example mentioned above. In the embodiment, the IT-CCD is used as the image pickup device, but the present invention is not limited to the IT-CCD but can be applied to a FIT-CCD. Further, it can also be used in a photoelectric conversion film stacked type CCD in which a photoelectric conversion film such as amorphous silicon is stacked on the top of the CCD in the photoelectric conversion portion. Also, the 2-wire output method was used to extract the output signals of the image sensor separately, but the 3-wire output method may be used, and signals having different photoelectric conversion times are output by dividing the time in the 1-wire output method. Good.
[0086]
In the embodiment, signals having different photoelectric conversion times in the photosensitive pixels are accumulated in different pixels, but the present invention can also be implemented using the same pixels. Furthermore, although the interlace system has been described in the embodiment, the present invention can also be implemented using a non-interlace system. Further, although the photoelectric conversion time unit is a field unit, a long photoelectric conversion time and a short photoelectric conversion time can be set arbitrarily in units of several fields, frames, and units of several humes.
[0087]
Further, although the signal processing circuit has been described in the analog processing system, the degree of freedom of the signal processing system increases by making this a digital process. Furthermore, by using a memory and adding a signal having a long photoelectric conversion time or a stationary signal, a signal having a better S / N can be obtained. In addition, various modifications can be made without departing from the scope of the present invention.
[0088]
【The invention's effect】
As described above in detail, according to the present invention (claims 1 to 4), driving of an image sensor in which photoelectric conversion times of a low signal level and a high signal level are made different from each other, and a signal (photoelectric conversion time) higher than the high signal level. By using a signal processing circuit that increases the amplification degree of a short signal), an improvement in dynamic resolution that occurs when a moving subject is imaged can be realized without S / N degradation. That is, it is possible to improve the dynamic resolution without incurring S / N degradation, and to realize a solid-state imaging device that can obtain a high-quality reproduced image.
[0089]
In addition, according to the present invention (claims 5 to 7), a signal having a good dynamic resolution and a signal having a good S / N with a decrease in signal level suppressed can be picked up by driving an image pickup device having different photoelectric conversion times of optical signals. Output from the element. Then, using the signal processing circuit, the two signals are added to form one signal. At this time, a signal component with good S / N is increased at a small signal level where noise is conspicuous on the monitor. In addition, at a large signal level where noise is not noticeable, a signal component with good dynamic resolution is added so as to increase. By this operation, it is possible to improve the dynamic resolution by suppressing the deterioration of S / N, and it is possible to realize a solid-state imaging device capable of obtaining a high-quality reproduced image.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing a solid-state imaging device according to a first embodiment.
FIG. 2 is a diagram illustrating a (I) operation method of the solid-state imaging device according to the first embodiment.
FIG. 3 is a diagram illustrating a pixel configuration and potential of a FIT-CCD for explaining a clipping operation in the first embodiment.
FIG. 4 is a diagram showing a potential φ of an I-CCD unit and a signal charge Q photoelectrically converted by a photosensitive pixel PD in the first embodiment.
FIG. 5 is a diagram showing a photoelectric conversion characteristic (characteristic representing a change in a signal with respect to optical input) by a signal regeneration circuit operation in the first embodiment.
FIG. 6 is a diagram illustrating a (II) operation method of the solid-state imaging device according to the second embodiment.
FIG. 7 is a diagram illustrating a pixel configuration and potential of a FIT-CCD for explaining a clipping operation in a second embodiment.
FIG. 8 is a block diagram showing a circuit configuration of an imaging system according to a third embodiment.
FIG. 9 is a diagram showing photoelectric conversion characteristics of an input signal SigOS and an output signal SigM of the signal reproduction circuit in the third embodiment.
FIG. 10 is a diagram showing a (III) operation method of the solid-state imaging device according to the fourth embodiment.
FIG. 11 is a schematic configuration diagram showing a solid-state imaging apparatus according to a fifth embodiment.
FIG. 12 is a diagram showing an operation diagram of the IT-CCD in the fifth embodiment.
FIG. 13 is a diagram illustrating an operation of a signal processing unit in a fifth embodiment.
FIG. 14 is a schematic configuration diagram showing a solid-state imaging apparatus according to a sixth embodiment.
FIG. 15 is a diagram showing an operation diagram of the IT-CCD in the sixth embodiment.
FIG. 16 is a schematic configuration diagram showing a solid-state imaging apparatus according to a seventh embodiment.
FIG. 17 is a diagram showing an operation diagram of the IT-CCD in the seventh embodiment.
FIG. 18 is a diagram showing a configuration of a signal processing unit in the eighth to tenth embodiments.
FIG. 19 is a diagram showing the characteristics of an output signal with respect to the amount of incident light in the eighth embodiment.
FIG. 20 is a diagram showing the characteristics of an output signal with respect to the amount of incident light in the ninth embodiment.
FIG. 21 is a diagram showing the characteristics of an output signal with respect to the amount of incident light in the tenth embodiment.
FIG. 22 is a block diagram showing a circuit configuration of an image pickup system according to an eleventh embodiment.
[Explanation of symbols]
PD: Photosensitive pixels
I-CCD ... vertical signal charge transfer unit
H-CCD ... Horizontal signal charge transfer unit
M: Memory part for one field period
ID ... Drain for signal discharge
BG ... Separation gate
A ... On-chip amplifier
R ... Reset transistor
A1, A2 ... Amplifier
S1, S2 ... switch
C ... Comparator
N ... Inverter
W. CLIP ... White clip circuit
10. Interline transfer type CCD (IT-CCD)
11 ... Photosensitive pixel PD
12 ... Vertical CCD (V-CCD)
13 ... Horizontal CCD (H-CCD)
14 ... On-chip amplifier
15 ... Drain SD
16 ... Drive timing generation circuit

Claims

A solid-state imaging device having a signal charge storage unit for storing a plurality of photosensitive pixels on a semiconductor substrate and storing photoelectrically converted signal charges, and a signal readout unit for reading out the accumulated signal charge amount, and driving the solid-state imaging device And a signal processing circuit for controlling the photoelectric conversion time of the photosensitive pixel of the element and a signal processing circuit for processing the output signal of the solid-state image sensor driven by controlling the photoelectric conversion time by the driving circuit. In the device
The drive circuit generates a first pulse for obtaining a first signal having a long photoelectric conversion time from the solid-state image sensor and a second pulse for obtaining a second signal having a short photoelectric conversion time from the solid-state image sensor. The solid-state imaging device is driven by the first pulse and the second pulse, and a predetermined voltage is applied to a gate electrode which is a signal reading unit of the solid-state imaging device to generate a first signal Read and clip a predetermined level or higher, add the clipped first signal and second signal, and output the added signal from the solid-state imaging device to the signal processing circuit,
When the signal processing circuit amplifies and outputs the added signal, the signal processing circuit changes the amplification factor above and below the clip level and changes the amplification factor at a level larger than the clip level, thereby generating a second signal. Is set so that the amplification factor is gradually reduced as the added signal level is increased, and at least a part is made larger than the substantial amplification factor for the first signal. the solid-state imaging device, characterized in that to those were.

The solid-state imaging device operates in a plurality of field periods, and the photoelectric conversion time of the photosensitive pixel is controlled by alternately outputting a first signal having a long photoelectric conversion time and a second signal having a short photoelectric conversion time in units of fields. The solid-state imaging device according to claim 1, wherein

A solid-state imaging device formed by arranging a plurality of photosensitive pixels in a semiconductor substrate, a driving circuit for controlling the photoelectric conversion time of the photosensitive pixels of the element to drive the solid-state imaging device, the photoelectric conversion time by the driving circuit In a solid-state imaging device comprising: a signal processing circuit that processes an output signal of a solid-state imaging device that is controlled and driven;
The drive circuit generates a first pulse for obtaining a first signal having a long photoelectric conversion time from the solid-state image sensor and a second pulse for obtaining a second signal having a short photoelectric conversion time from the solid-state image sensor. The solid-state imaging device is driven by the first pulse and the second pulse, and the first signal and the second signal obtained from the solid-state imaging device are output to the signal processing circuit. Yes,
The signal processing circuit amplifies each signal by setting the amplification factor for the second signal to be larger than the amplification factor for the first signal, adds the amplified first signal and the second signal , the solid-state imaging device, characterized in that is to combining the signals.

A solid-state imaging device having a plurality of photosensitive pixels arranged on a semiconductor substrate, a driving circuit for driving the solid-state imaging device and controlling the photoelectric conversion time of the photosensitive pixels of the device, and the photoelectric conversion time by the driving circuit In a solid-state imaging device comprising: a signal processing circuit that processes an output signal of a solid-state imaging device that is controlled and driven;
The drive circuit generates a first pulse for obtaining a first signal having a long photoelectric conversion time from the solid-state image sensor and a second pulse for obtaining a second signal having a short photoelectric conversion time from the solid-state image sensor. The solid-state imaging device is driven by the first pulse and the second pulse, and the first signal and the second signal obtained from the solid-state imaging device are output to the signal processing circuit. Yes,
The signal processing circuit divides the substantial amplification factor for the second signal into a plurality of parts, makes at least a part larger than the substantial amplification factor for the first signal, and has a second signal level. A solid-state imaging device, characterized in that the amplification factor is set so as to sequentially decrease with increasing, and the first and second amplified signals are added and synthesized into one signal.

The solid-state imaging device includes two output circuits, and outputs a first signal from the first output circuit. 5. The solid-state imaging device according to claim 3, wherein the second signal is output from the output circuit and the output first and second signals are input to the signal processing circuit.

The signal processing circuit clips a first signal output by a high level clipping circuit at a signal level higher than a predetermined level, adds the clipped first signal and the second signal, and combines them into one signal. The solid-state imaging device according to claim 3 or 4, wherein the solid-state imaging device is characterized.

A solid-state imaging device according to claim 1, wherein the solid and synchronizing pulse generating circuit for providing a synchronization pulse to the imaging device and the drive circuit, a lens for forming an image of a subject on a light receiving portion of the solid-state imaging device And a process amplifier that operates in response to a synchronization pulse from the synchronization pulse generation circuit and creates a video signal based on an output signal of the signal processing circuit.