JP3654068B2

JP3654068B2 - Semiconductor manufacturing method

Info

Publication number: JP3654068B2
Application number: JP22720799A
Authority: JP
Inventors: 貴行藤本; 富生岩崎; 智司渡辺
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-08-11
Filing date: 1999-08-11
Publication date: 2005-06-02
Anticipated expiration: 2019-08-11
Also published as: JP2001053029A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体製造方法に係り、特に、貴金属膜あるいは貴金属の酸化物膜を成膜するプロセスを有する半導体製造方法に関する。
【０００２】
【従来の技術】
メモリセルの高集積化が進展するにつれてメモリサイズは縮小し、それに伴いキャパシタ蓄積電荷量の低下が大きな問題となっている。従来、キャパシタ絶縁膜にはシリコン窒化膜Ｓｉ₃Ｎ₄が用いられいる。しかし、十分な蓄積電荷量を得るには、三次元立体構造を採用して表面積を増加させることにより、誘電率の低さを補う必要があった。ところで、このような複雑な構造を実現するには、高度な微細加工技術が要求されると共に、製造プロセス数の増加が避けられず、コストの増加や開発期間の長期化などの問題を招いていた。以上のような理由から、メモリセル構造の簡略化は不可欠であり、キャパシタ絶縁膜に高誘電率を有する新材料の導入が必要となっていた。高誘電率を有する膜としては、Ｔａ₂Ｏ₅膜、ＢＳＴ（(Ｂａ、Ｓｒ)ＴｉＯ₃）膜、ＰＺＴ（Ｐｂ(Ｚｒ、Ｔｉ)Ｏ₃）膜、ＰＬＺＴ（(Ｐｂ、Ｌａ)(Ｚｒ、Ｔｉ)Ｏ₃）膜などがあり、次世代のギガビットメモリにおいてはＢＳＴ膜が有望視されている。しかし、上記の高誘電体膜は酸素（Ｏ₂）を含有しており、キャパシタ電極にシリコン（Ｓｉ）を用いると、キャパシタ絶縁膜と電極との界面にシリコン酸化膜（ＳｉＯ₂）が形成される。このシリコン酸化膜の誘電率は低いので、実効的なキャパシタの蓄積電荷量が減少することになる。従って、高誘電体膜を用いるには、極めて反応性が低く、耐酸化性に優れる電極材料が必要であり、白金（Ｐｔ）、ルテニウム（Ｒｕ）などの貴金属、あるいはこれら貴金属の酸化物の適用が検討されている。その一例として、特開平９−１０２５９１号公報には、ＢＳＴ膜などをキャパシタ絶縁膜に持つＤＲＡＭ（Dynamic Random Access Memory）において、電極に0.004〜5%の酸素を含むルテニウム(Ｒｕ)膜などを用いることにより、信頼性の高い高誘電体キャパシタおよびその製造方法を開示している。
【０００３】
一方、これら貴金属あるいは貴金属の酸化物の成膜には、スパッタ法と比較して優れた段差被覆性を示すＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法が有効であり、近年その導入がますます増える傾向にある。
【０００４】
なお、成膜装置内の壁面に堆積する膜のはがれ防止を目的とするものとして、特開平７―５４１２８号公報がある。これは、チタンタングステン（ＴｉＷ）などの高融点材料のスパッタ成膜に関する発明であり、成膜前後に高融点材料に対して接着性の優れる膜を防着板上に形成することにより、高融点材料に対して接着性の優れる膜の間に高融点材料の膜が挟み込み、はがれを防止するというものである。具体例として、ＴｉＷの成膜でアルミニウム(Ａｌ)膜の形成が有効であることが示されている。
【０００５】
【発明が解決しようとする課題】
このようなＭＯＣＶＤ法による成膜プロセスには次のような問題があった。すなわち、ウエハ以外にも反応室内のいろいろな部分に膜が堆積するが、成膜を繰り返すことにより堆積膜のはがれが発生し、その結果反応室内に異物が生じ、メモリの品質低下をもたらすことになる。
【０００６】
また、特開平７−５４１２８号公報では、貴金属膜の膜はがれ防止に有効な材料についての記述はない。
【０００７】
本発明は半導体デバイス、特にメモリの製造プロセスにおいて、キャパシタ電極などに好適に用いられるルテニウム（Ｒｕ）、白金（Ｐｔ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）などの貴金属あるいはこれら貴金属の酸化物をＭＯＣＶＤ法により、成膜する際に生ずる上記の問題を解決することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記貴金属系膜あるいは上記貴金属系の酸化物膜を、少なくともその一部が上記貴金属系堆積膜と良好な密着性を示す材料からなる部材で構成した反応室内で成膜することにより、上記問題点を解決する。特に、反応室内で温度が高く膜が堆積し易い部分の部材(以下、単に部材と表記する。)を、これらの材料で構成する。堆積膜の密着性を表すパラメータとしては格子不整合に着目し、その値が小さくなるように材料を選定する。この結果、部材と堆積膜との密着性が向上し、堆積膜のはがれを抑制することが可能になる。
【０００９】
本発明者らは、堆積膜を構成する原子配列との格子不整合が小さくなるような原子配列を有する材料として、格子不整合Δａ（％）、Δｂ（％）が、（数１）を満たす材料、より好ましくは、（数２）を満たす材料が堆積膜のはがれを抑制でき、よって反応室内の異物の低減に有効であることを明らかにした。
【００１０】
【数１】

【００１１】
【数２】

【００１２】
上記において結晶を構成する単位長方格子の短辺長さa、前記単位長方格子の長辺長さb、および、短辺、長辺方向の格子不整合Δａ（％）、Δｂ（％）の定義は図2に示すものである。
【００１３】
具体的には、例えば以下に示す材料を部材に適用すればよい。
【００１４】
（１）チタン(Ｔｉ)、クロム(Ｃｒ)、タングステン(Ｗ)、タンタル(Ｔａ)、窒化チタン(ＴｉＮ)、より好ましくは、ルテニウム(Ｒｕ)、白金(Ｐｔ)、オスミウム(Ｏｓ)、イリジウム(Ｉｒ)、ロジウム(Ｒｈ)、パラジウム(Ｐｄ)、銅(Ｃｕ)。
【００１５】
（２）非貴金属である材料を母材とし、その上にＭＯＣＶＤ法、スパッタ法、メッキ法、真空蒸着、イオンプレーティング法、スプレー溶射法のいずれかにより、ルテニウム(Ｒｕ)、白金(Ｐｔ)、オスミウム(Ｏｓ)、イリジウム(Ｉｒ)、ロジウム(Ｒｈ)、パラジウム(Ｐｄ)の内いずれかを成膜したもの。
【００１６】
（３）非貴金属である材料を母材とし、その上にＭＯＣＶＤ法、スパッタ法、メッキ法、真空蒸着、イオンプレーティング法、スプレー溶射法のいずれかにより、ルテニウム(Ｒｕ)、白金(Ｐｔ)、オスミウム(Ｏｓ)、イリジウム(Ｉｒ)、ロジウム(Ｒｈ)、パラジウム(Ｐｄ)の内いずれかを成膜したものであり、且つ、その膜中に前記母材を構成する原子、あるいはニッケル(Ｎｉ)、パラジウム(Ｐｄ)、コバルト(Ｃｏ)、チタン(Ｔｉ)の内いずれかを不純物として添加しているもの。
【００１７】
（４）非貴金属である材料を母材とし、その上にルテニウム(Ｒｕ)、白金(Ｐｔ)、オスミウム(Ｏｓ)、イリジウム(Ｉｒ)、ロジウム(Ｒｈ)、パラジウム(Ｐｄ)の内いずれかの貴金属箔を貼り付けたもの。
【００１８】
【発明の実施の形態】
以下に図面に基づいて、本発明の一実施形態として、ＤＲＡＭ(Dynamic Random Access Memory)の製造プロセスの一例を説明する。図1はスタック型セルを有するＤＲＡＭの一例の概略図である。ＤＲＡＭのメモリセルは、ＭＯＳ(Metal Oxide Semiconductor)トランジスタとキャパシタから構成されている。各製造プロセスの概略は次のようになる。
【００１９】
(1)ｐ型シリコン基板１上に、各素子を電気的に分離するための素子分離領域２を形成する。
【００２０】
(2)ゲート酸化膜３、ゲート電極４、ワード線５の形成および加工を行なう。
【００２１】
(3)ソース・ドレイン拡散層６を形成する。
【００２２】
(4)層間絶縁膜７ａを形成する。
【００２３】
(5)層間絶縁膜７ａにコンタクトホールを開け、ビット線８を形成する。
【００２４】
(6)層間絶縁膜７ｂを形成する。
【００２５】
(7)層間絶縁膜７ａ、７ｂにソース・ドレイン拡散層６まで達するコンタクトホールを開け、その中に多結晶シリコン膜９を形成する。この際、コンタクトホール内を完全には多結晶シリコン膜９で埋め込まない。
【００２６】
(8)多結晶シリコン膜９で埋まっていないコンタクトホール内に、拡散を防止するためのバリアメタル１０として、例えば窒化チタン(ＴｉＮ)膜を形成する。
【００２７】
(9)層間絶縁膜７ｂ上に、ルテニウム(Ｒｕ)膜を成膜する。
【００２８】
(10)前記ルテニウム(Ｒｕ)膜上に、例えばＳｉＯ₂膜を形成する。
【００２９】
(11)フォトリソグラフィによりキャパシタパターンにＳｉＯ₂膜を加工する。
【００３０】
(12)加工したＳｉＯ₂膜をマスクとして前記ルテニウム(Ｒｕ)膜をエッチングし、さらに前記ルテニウム(Ｒｕ)膜上に残ったＳｉＯ₂膜をエッチングにより取り除く。これにより、柱状に加工されたキャパシタ下部電極１１が形成される。
【００３１】
(13)キャパシタ絶縁膜１２として、ＢＳＴ膜などの高誘電体膜を形成する。
【００３２】
(14)キャパシタ上部電極１３を形成する。
【００３３】
(15)層間絶縁膜１４および数層の低抵抗配線１５を形成する。
【００３４】
上記の例では、シリコン基板にｐ型シリコン基板１を用いたが、これはｎ型シリコン基板であってもよい。また、キャパシタ下部電極１１としてルテニウム(Ｒｕ)を用いたが、これは白金(Ｐｔ)、オスミウム(Ｏｓ)、イリジウム(Ｉｒ)、ロジウム(Ｒｈ)、パラジウム(Ｐｄ)などの貴金属、あるいは貴金属の酸化物であってもよく、これらはキャパシタ上部電極１３にも適用できる。さらに、キャパシタ絶縁膜１２としてＢＳＴ膜を用いたが、これはＴａ₂Ｏ₅膜、ＰＺＴ膜、ＰＬＺＴ膜などのＢＳＴ膜以外の高誘電体膜であってもよい。
【００３５】
上記のＤＲＡＭの製造プロセスにおいて、キャパシタ下部電極１１およびキャパシタ上部電極１３を形成する際、前述したように反応室内の異物の発生を抑える必要がある。そこで以下に、反応室内の異物発生の抑制に有効である材料を詳細に説明する。
【００３６】
図２は部材を構成する原子配列と、部材上に堆積する貴金属膜を構成する原子配列の概略を示したものである。１６は貴金属膜の構成原子であり、１７は部材の構成原子である。ａは、結晶を構成する単位長方格子の短辺長さであり、ｂは前記単位長方格子の長辺長さである。六方最密構造(ｈｃｐ； hexagonal close-packed structureの略)を持つ結晶については、短辺長さaは例えば固体物理学入門上巻第5版(チャールズ・キッテル著)の２７ページに記載されている２つの格子定数の内の短い方であり、長辺長さbは短辺長さaの約１．７３倍(√３倍)である。面心立方格子(ｆｃｃ； face-centered cubic latticeの略)を持つ結晶については、短辺長さａは例えば固体物理学入門上巻第５版(チャールズ・キッテル著)の２７ページに記載されている格子定数の約０．７０７倍(１／√２倍)であり、長辺長さｂは短辺長さａの約１．７３倍(√３倍)である。また、体心立方格子(ｂｃｃ； body-centered cubic latticeの略)を持つ結晶については、短辺長さａは例えば固体物理学入門上巻第５版(チャールズ・キッテル著)の２７ページに記載されている格子定数であり、長辺長さｂは短辺長さａの約１．４１倍(√２倍)である。例えば、ルテニウム(Ｒｕ)は六方最密構造であり、短辺長さａＲｕは約０．２７nm、長辺長さｂＲｕは約０．４６nmである。なお、添字Ｒｕはルテニウムを意味する。
【００３７】
本発明者らは、堆積膜を構成する原子配列と部材を構成する原子配列の格子不整合Δａ（％）、Δｂ（％）(それぞれ、短辺方向、長辺方向の不整合)に着目し、この差が剥離エネルギーに与える影響を分子動力学によるシミュレーションにより調べた。分子動力学シミュレーションとは、例えばジャーナルオブアプライドフィジックス(Journal of Applied Physics)の第５４巻(１９８３年に発行)の４８６４頁から４８７８頁までに記述されているように、原子間ポテンシャルを通して各原子に働く力を計算し、この力を基にニュートンの運動方程式を解くことによって、各時刻における各原子の位置を算出するという方法である。
【００３８】
また、剥離エネルギーとは、例えばインターナショナルジャーナルオブフラクチャー(International Journal of Fracture)の第６６巻(１９９４年に発行)の４５頁から７０頁までに記述されているように、堆積膜と部材の間で剥離を起こさせるために必要なエネルギーを意味する。本シミュレーションでは、堆積膜内部での原子間ポテンシャルの総和に部材内部での原子間ポテンシャルの総和を加えた量(この場合、堆積膜および部材は各々単独で存在している状態とする。)から、堆積膜と部材の両方からなる系の内部での原子間ポテンシャルの総和(この場合、堆積膜および部材は密着している状態である。)を減じることによって剥離エネルギーを計算した。なお、本シミュレーションでは剥離エネルギーを計算するにあたり、堆積膜、部材を共に膜厚3nmの薄膜としたが、シミュレーションで得られる結果は両者の膜厚には依存しないことを確認している。
【００３９】
シミュレーションの結果から、堆積膜内部における前記単位長方格子の短辺長さａ₁と、部材内部における短辺長さａ₂との差の（数３）と、堆積膜内部における前記単位長方格子の長辺長さｂ₁と部材内部における長辺長さｂ₂との差である（数４）に（ａ₁／ｂ₁）を乗じた量の和が２２未満、つまり（数５）なる不等式を満たす材料、より好ましくは、前記Δａ（％）と前記Δｂ（％）に（ａ₁／ｂ₁）を乗じた量の和が１３未満、つまり（数６）なる不等式を満たす材料を部材に適用することにより、堆積する貴金属膜の密着性が向上し、よって、堆積膜のはがれの抑制に大きな効果があることが判明した。
【００４０】
【数３】

【００４１】
【数４】

【００４２】
【数５】

【００４３】
【数６】

【００４４】
図３は堆積膜がルテニウム(Ｒｕ)膜である場合のシミュレーション結果であり、各種材料のルテニウム(Ｒｕ)に対する格子不整合(Δａ（％）、Δｂ（％）)を示してある。横軸にはΔａ（％）をとっており、縦軸にはΔｂ（％）に（ａ1／ｂ1）を乗じた量をとっている。前述したように境界線（数７）を境にして、ルテニウム膜の剥離エネルギーの値が大きく異なるという結果を得た。境界線の内側では、ルテニウム膜の剥離エネルギーはルテニウム膜同士の剥離エネルギーＵ₀の０．３倍よりも大きく、よってルテニウム膜がはがれ難い領域であり、境界線（数８）の内側の領域であれば、ルテニウム膜の剥離エネルギーは前記Ｕ₀の０．５倍より大きくなるため、ルテニウム膜はさらにはがれ難くなる。一方、境界線（数９）の外側の領域では剥離エネルギーが小さく、よってルテニウム膜がはがれ易い領域となる。
【００４５】
【数７】

【００４６】
【数８】

【００４７】
【数９】

【００４８】
なお、上記の二本の境界線は、分子動力学シミュレーションによって得られた境界線を直線近似したものである。以上の様子を詳細に見るために、ルテニウム膜の剥離エネルギーを図３の破線に沿って調べた結果を図４に示す。上述した二本の境界線とルテニウム膜の剥離エネルギーの対応がよく理解できる。図３、図４より、部材に用いる材料として例えば、チタン、クロム、タングステン、タンタル、窒化チタン、より好ましくは、ルテニウム、白金、オスミウム、イリジウム、ロジウム、パラジウム、銅の内いずれかを適用すれば、堆積膜のはがれの抑制が可能となることがわかる。なお、堆積膜であるルテニウム、白金、オスミウム、イリジウム、ロジウム、パラジウム膜はいずれも、面心立方格子あるいは六方最密構造であるため、（ａ1／ｂ1）＝（１／√３）となる。
【００４９】
図５には、非貴金属である材料を母材１８とし、その上にＭＯＣＶＤ法、スパッタ法、メッキ法、真空蒸着、イオンプレーティング法、スプレー溶射法のいずれかにより、ルテニウム、白金、オスミウム、イリジウム、ロジウム、パラジウムなどの貴金属膜１９を成膜したものを部材に用いた場合の概略断面図を示す。この場合、部材と堆積膜は共に貴金属であるので両者の格子不整合が非常に小さく、よって堆積膜の密着性を大幅に上げることができ異物の低減に多大な効果がある、と同時に部材に貴金属をそのまま適用する場合よりも安価にＭＯＣＶＤ装置を作製することができる。
【００５０】
さらに、母材１８上に貴金属膜を成膜した部材において、貴金属膜に母材１８を構成する原子、あるいはニッケル、パラジウム、コバルト、チタンを不純物として添加することにより、母材１８上の貴金属膜の密着性を上げることができるので、母材１８上の貴金属膜のはがれを防止できる。また、母材１８上に、ルテニウム、白金、オスミウム、イリジウム、ロジウム、パラジウムなどの貴金属箔を貼り付けたものを部材として適用した場合でも、上記と同等の効果が得られる。これらの方法によれば、成膜プロセス中に発生するカーボン（Ｃ）を排除するために反応室内に酸素を供給する場合においても、酸化されにくい貴金属膜１９あるいは前記貴金属箔により母材１８を覆うため、成膜プロセス中に生ずる部材の酸化を防止することができる。
【００５１】
なお、堆積膜を取り除く洗浄プロセスにより、貴金属膜１９あるいは前記貴金属箔も次第にはがれていき、膜はがれ防止効果が低減すれば部材を交換するが、貴金属膜１９あるいは前記貴金属箔の厚さをある程度厚め(例えば、１０μm以上)にすることで、部材の交換頻度を低減させることができる。さらに、貴金属膜１９あるいは前記貴金属箔に、堆積膜よりもエッチレートの低い材料、例えば白金などを適用すれば、部材の交換頻度はさらに減少し、よってスループット性能が向上する。
【００５２】
次に、少なくともその一部が上記の反応室内の異物の低減に有効である各種材料からなる部材によって構成されたＭＯＣＶＤ装置の反応室の一例を図６に示す。円筒形の反応室２０内は、真空ポンプ(図６には示していない。)により低圧状態に保たれており、反応室２０内の中央には、内部にヒータ２１を有する円筒形のヒータステージ２２を設置しており、その上に円板形状のサセプタ２３を取り付けている。
【００５３】
図６には示していないが、自動搬送機構によりウエハ２４をサセプタ２３上に載置し、ウエハ２４をヒータステージ２２に内蔵したヒータ２１により加熱する。また、原料の供給には、例えば、有機溶剤に貴金属錯体を溶かした液体原料をアルゴン(Ａｒ)、窒素(Ｎ₂)などのキャリアガスと共に気化器25に送り、前記液体原料はそこで気化し、酸素を混合した後、この混合ガスをガス取り入れ口２６よりガス導入部２７に送り込み、反応室２０内上部(ウエハ２４直上)に位置するシャワーヘッド２８を介して反応室２０内に供給するという方法を適用する。なお、シャワーヘッド２８は円板形状をしており、多数の貫通孔２９を設けたものである。反応室２０内に供給した気化した前記液体原料により、加熱したウエハ２４上で成膜が行われる。
【００５４】
また、図６には示していないが、反応室２０内の下部には、反応室20内に供給した前記混合ガスを排気するための排気口を設けている。以上のMOCVD装置において、前述した異物の低減に有効である各種材料は、例えば、反応室20内の内壁30、ヒータステージ２２の外壁３１、サセプタ２３上でウエハ２４に覆われてない部分などに適用することができる。
【００５５】
なお、図６は本発明の一実施例で使用するＭＯＣＶＤ装置の一例として取り上げたが、図６とは別構造を有するＭＯＣＶＤ装置の反応室内で、貴金属膜が堆積しやすい部分においても、前述した異物の低減に有効である各種材料を適用することは可能である。また、上記のＭＯＣＶＤ装置では、貴金属錯体を有機溶剤に溶かした液体原料を気化し、気化した液体原料を反応室内に供給するという方法をとったが、原料の供給方法としては、固体昇華法、あるいは液体バブリング法であってもよい。
【００５６】
本発明は、特に、貴金属膜あるいは貴金属酸化物膜をＭＯＣＶＤ法により成膜するプロセスに関するものであるが、本発明は、ＭＯＣＶＤ法以外の熱ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法による貴金属あるいは貴金属酸化物の成膜プロセスにも適用できる。また、メモリの製造のみではなく、貴金属あるいは貴金属酸化物を成膜するプロセスを有するその他の半導体デバイスの製造プロセスにも適用できるものである。
【００５７】
【発明の効果】
本発明により、貴金属あるいは貴金属酸化物をＭＯＣＶＤ法により成膜する際に問題となる、反応室内の堆積膜のはがれによる異物の発生を抑えることができ、その結果、品質の優れた半導体デバイス、特にメモリの製造が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例により製造されるDRAMの概略図である。
【図２】長方格子における原子配列を示した図である。
【図３】ルテニウム膜を堆積膜とした場合の剥離エネルギーに対する各種材料の効果を示す図である。
【図４】ルテニウム膜を堆積膜とした場合の剥離エネルギーに対する各種材料の効果を図３の破線に沿って示した図である。
【図５】非貴金属材料(母材)上に、貴金属膜を成膜した場合の概略断面図である。
【図６】本発明で使用するMOCVD装置の反応室の一例の概略図である。
【符号の説明】
１…ｐ型シリコン基板、２…素子分離領域、３…ゲート酸化膜、４…ゲート電極、５…ワード線、６…ソース・ドレイン拡散層、７ａ…層間絶縁膜、７ｂ…層間絶縁膜、８…ビット線、９…多結晶シリコン膜、１０…バリアメタル、１１…キャパシタ下部電極、１２…キャパシタ絶縁膜、１３…キャパシタ上部電極、１４…層間絶縁膜、１５…低抵抗配線、１６…貴金属膜の構成原子、１７…部材の構成原子、１８…非貴金属材料(母材)、１９…貴金属膜、２０…反応室、２１…ヒータ、２２…ヒータステージ、２３…サセプタ、２４…ウエハ、２５…気化器、２６…ガス取り入れ口、２７…ガス導入部、２８…シャワーヘッド、２９…貫通孔、３０…反応室の内壁、３１…ヒータステージの外壁。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor manufacturing method, and more particularly to a semiconductor manufacturing method including a process for forming a noble metal film or a noble metal oxide film.
[0002]
[Prior art]
As the integration density of memory cells progresses, the memory size is reduced, and accordingly, the reduction in the amount of accumulated capacitor charge has become a big problem. Conventionally, a silicon nitride film Si ₃ N ₄ is used for the capacitor insulating film. However, in order to obtain a sufficient amount of accumulated charge, it was necessary to compensate for the low dielectric constant by adopting a three-dimensional structure to increase the surface area. By the way, in order to realize such a complicated structure, an advanced fine processing technique is required, and an increase in the number of manufacturing processes is unavoidable, resulting in problems such as an increase in cost and a prolonged development period. It was. For the above reasons, it is indispensable to simplify the memory cell structure, and it is necessary to introduce a new material having a high dielectric constant in the capacitor insulating film. As a film having a high dielectric constant, a Ta ₂ O ₅ film, a BST ((Ba, Sr) TiO ₃ ) film, a PZT (Pb (Zr, Ti) O ₃ ) film, a PLZT ((Pb, La) (Zr, Ti) O ₃ ) film and the like, and the BST film is promising in the next-generation gigabit memory. However, the high dielectric film contains oxygen (O ₂ ), and when silicon (Si) is used for the capacitor electrode, a silicon oxide film (SiO ₂ ) is formed at the interface between the capacitor insulating film and the electrode. The Since the dielectric constant of this silicon oxide film is low, the effective stored charge amount of the capacitor is reduced. Therefore, in order to use a high dielectric film, an electrode material having extremely low reactivity and excellent oxidation resistance is required. Application of noble metals such as platinum (Pt) and ruthenium (Ru) or oxides of these noble metals Is being considered. As an example, Japanese Patent Laid-Open No. 9-102591 uses a ruthenium (Ru) film containing 0.004 to 5% oxygen in an electrode in a DRAM (Dynamic Random Access Memory) having a BST film or the like as a capacitor insulating film. Thus, a highly reliable high dielectric capacitor and a method for manufacturing the same are disclosed.
[0003]
On the other hand, the MOCVD (Metal Organic Chemical Vapor Deposition) method, which shows superior step coverage compared to sputtering, is effective for the deposition of these precious metals or oxides of precious metals. It is in.
[0004]
Japanese Patent Laid-Open No. 7-54128 discloses an object for preventing peeling of a film deposited on a wall surface in a film forming apparatus. This is an invention related to sputtering film formation of a high melting point material such as titanium tungsten (TiW). By forming a film having excellent adhesion to the high melting point material before and after the film formation on the adhesion prevention plate, A film of a high melting point material is sandwiched between films having excellent adhesion to the material to prevent peeling. As a specific example, it is shown that the formation of an aluminum (Al) film is effective in the formation of TiW.
[0005]
[Problems to be solved by the invention]
Such a film formation process by the MOCVD method has the following problems. In other words, films are deposited on various parts of the reaction chamber other than the wafer, but repeated film formation causes peeling of the deposited film, resulting in foreign matter in the reaction chamber, resulting in memory quality degradation. Become.
[0006]
In Japanese Patent Laid-Open No. 7-54128, there is no description of a material effective for preventing peeling of the noble metal film.
[0007]
The present invention relates to ruthenium (Ru), platinum (Pt), osmium (Os), iridium (Ir), rhodium (Rh), palladium (Pd), which are preferably used for capacitor electrodes in the manufacturing process of semiconductor devices, particularly memory. An object of the present invention is to solve the above-mentioned problems caused when a noble metal such as NOx or an oxide of these noble metals is formed by MOCVD.
[0008]
[Means for Solving the Problems]
The present invention forms the noble metal-based film or the noble metal-based oxide film in a reaction chamber in which at least part of the noble metal-based film is composed of a member made of a material having good adhesion to the noble metal-based deposited film. To solve the above problems. In particular, a member (hereinafter simply referred to as a member) at a portion where the temperature is high in the reaction chamber and the film is likely to be deposited is composed of these materials. As a parameter representing the adhesion of the deposited film, attention is paid to lattice mismatch, and the material is selected so that the value becomes small. As a result, the adhesion between the member and the deposited film is improved, and peeling of the deposited film can be suppressed.
[0009]
The inventors of the present invention have lattice mismatches Δa (%) and Δb (%) satisfying (Equation 1) as materials having an atomic arrangement that reduces the lattice mismatch with the atomic arrangement constituting the deposited film. It has been clarified that a material, more preferably a material satisfying (Equation 2) can suppress the peeling of the deposited film and is therefore effective in reducing foreign substances in the reaction chamber.
[0010]
[Expression 1]

[0011]
[Expression 2]

[0012]
In the above, the short side length a of the unit rectangular lattice constituting the crystal, the long side length b of the unit rectangular lattice, and lattice mismatches Δa (%) and Δb (%) in the short side and long side directions The definition of is shown in FIG.
[0013]
Specifically, for example, the following materials may be applied to the member.
[0014]
(1) Titanium (Ti), chromium (Cr), tungsten (W), tantalum (Ta), titanium nitride (TiN), more preferably ruthenium (Ru), platinum (Pt), osmium (Os), iridium ( Ir), rhodium (Rh), palladium (Pd), copper (Cu).
[0015]
(2) A material that is a non-noble metal is used as a base material, and then ruthenium (Ru) or platinum (Pt) is formed by MOCVD, sputtering, plating, vacuum deposition, ion plating, or spray spraying. , Osmium (Os), iridium (Ir), rhodium (Rh), or palladium (Pd).
[0016]
(3) A material that is a non-noble metal is used as a base material, and then ruthenium (Ru), platinum (Pt) is formed by MOCVD, sputtering, plating, vacuum deposition, ion plating, or spray spraying. , Osmium (Os), iridium (Ir), rhodium (Rh), palladium (Pd), and atoms constituting the base material in the film, or nickel (Ni ), Palladium (Pd), cobalt (Co), or titanium (Ti) is added as an impurity.
[0017]
(4) A material that is a non-noble metal is used as a base material, and any one of ruthenium (Ru), platinum (Pt), osmium (Os), iridium (Ir), rhodium (Rh), and palladium (Pd) is formed thereon. Attached with precious metal foil.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
An example of a manufacturing process of a DRAM (Dynamic Random Access Memory) will be described below as an embodiment of the present invention with reference to the drawings. FIG. 1 is a schematic diagram of an example of a DRAM having stacked cells. A DRAM memory cell includes a MOS (Metal Oxide Semiconductor) transistor and a capacitor. The outline of each manufacturing process is as follows.
[0019]
(1) An element isolation region 2 for electrically isolating each element is formed on the p-type silicon substrate 1.
[0020]
(2) The gate oxide film 3, the gate electrode 4, and the word line 5 are formed and processed.
[0021]
(3) The source / drain diffusion layer 6 is formed.
[0022]
(4) The interlayer insulating film 7a is formed.
[0023]
(5) A contact hole is opened in the interlayer insulating film 7a to form a bit line 8.
[0024]
(6) The interlayer insulating film 7b is formed.
[0025]
(7) Contact holes reaching the source / drain diffusion layers 6 are opened in the

interlayer insulating films

7a and 7b, and a polycrystalline silicon film 9 is formed therein. At this time, the contact hole is not completely filled with the polycrystalline silicon film 9.
[0026]
(8) For example, a titanium nitride (TiN) film is formed as a barrier metal 10 for preventing diffusion in the contact hole not filled with the polycrystalline silicon film 9.
[0027]
(9) A ruthenium (Ru) film is formed on the interlayer insulating film 7b.
[0028]
(10) An SiO ₂ film, for example, is formed on the ruthenium (Ru) film.
[0029]
(11) A SiO ₂ film is processed into a capacitor pattern by photolithography.
[0030]
(12) The ruthenium (Ru) film is etched using the processed SiO ₂ film as a mask, and the SiO ₂ film remaining on the ruthenium (Ru) film is removed by etching. Thereby, the capacitor lower electrode 11 processed into a columnar shape is formed.
[0031]
(13) A high dielectric film such as a BST film is formed as the capacitor insulating film 12.
[0032]
(14) The capacitor upper electrode 13 is formed.
[0033]
(15) An interlayer insulating film 14 and several layers of low-resistance wirings 15 are formed.
[0034]
In the above example, the p-type silicon substrate 1 is used as the silicon substrate, but this may be an n-type silicon substrate. Also, ruthenium (Ru) was used as the capacitor lower electrode 11, but this was a noble metal such as platinum (Pt), osmium (Os), iridium (Ir), rhodium (Rh), palladium (Pd), or oxidation of noble metal. These can also be applied to the capacitor upper electrode 13. Further, although the BST film is used as the capacitor insulating film 12, this may be a high dielectric film other than the BST film such as a Ta ₂ O ₅ film, a PZT film, and a PLZT film.
[0035]
In the above-described DRAM manufacturing process, when the capacitor lower electrode 11 and the capacitor upper electrode 13 are formed, it is necessary to suppress the generation of foreign matter in the reaction chamber as described above. Therefore, in the following, materials that are effective for suppressing the generation of foreign matter in the reaction chamber will be described in detail.
[0036]
FIG. 2 shows an outline of the atomic arrangement constituting the member and the atomic arrangement constituting the noble metal film deposited on the member. 16 is a constituent atom of the noble metal film, and 17 is a constituent atom of the member. a is the short side length of the unit rectangular lattice constituting the crystal, and b is the long side length of the unit rectangular lattice. For crystals with a hexagonal close-packed structure (hcp), the short side length a is described, for example, on page 27 of the first edition of Solid Physics, Volume 5 (by Charles Kittel). The shorter of the two lattice constants, the long side length b is about 1.73 times (√3 times) the short side length a. For crystals with face-centered cubic lattice (fcc: abbreviation of face-centered cubic lattice), the short side length a is described, for example, on page 27 of the first edition of Solid Physics, Volume 5 (by Charles Kittel). The lattice constant is about 0.707 times (1 / √2 times), and the long side length b is about 1.73 times (√3 times) the short side length a. In addition, for crystals with a body-centered cubic lattice (bcc), the short side length a is described, for example, on page 27 of the fifth edition of the introduction to solid state physics (by Charles Kittel). The long side length b is about 1.41 times (√2 times) the short side length a. For example, ruthenium (Ru) has a hexagonal close-packed structure, the short side length aRu is about 0.27 nm, and the long side length bRu is about 0.46 nm. The subscript Ru means ruthenium.
[0037]
The inventors pay attention to lattice mismatches Δa (%) and Δb (%) (a mismatch in the short side direction and the long side direction, respectively) between the atomic arrangement constituting the deposited film and the atomic arrangement constituting the member. The effect of this difference on the peeling energy was investigated by molecular dynamics simulation. Molecular dynamics simulation refers to each atom through an interatomic potential, as described, for example, on pages 4864 to 4878 of Journal of Applied Physics, Volume 54 (published in 1983). In this method, the position of each atom at each time is calculated by calculating the working force and solving Newton's equation of motion based on this force.
[0038]
In addition, the peeling energy is, for example, between the deposited film and the member, as described in pages 45 to 70 of Volume 66 (issued in 1994) of the International Journal of Fracture. It means the energy required to cause peeling. In this simulation, from the sum of the interatomic potentials inside the deposited film plus the sum of the interatomic potentials inside the member (in this case, the deposited film and the member are each present alone). The delamination energy was calculated by subtracting the sum of the interatomic potentials in the system consisting of both the deposited film and the member (in this case, the deposited film and the member are in close contact). In this simulation, when calculating the peeling energy, both the deposited film and the member are thin films with a film thickness of 3 nm. However, it has been confirmed that the results obtained by the simulation do not depend on the film thicknesses of both films.
[0039]
From the result of the simulation, the difference between the short side length a _{1 of the} unit rectangular lattice inside the deposited film and the short side length a ₂ inside the member (Equation 3), and the unit square inside the deposited film, The sum of the amount obtained by multiplying (a 4 /) by (a ₁ / b ₁ ), which is the difference between the long side length b _{1 of the} lattice and the long side length b ₂ inside the member, is less than 22, that is (Eq. 5) More preferably, a material satisfying the inequality is less than 13, that is, a material satisfying the inequality of (Equation 6), which is obtained by multiplying the Δa (%) and the Δb (%) by (a ₁ / b ₁ ). It has been found that application to a member improves the adhesion of the deposited noble metal film, and thus has a great effect in suppressing peeling of the deposited film.
[0040]
[Equation 3]

[0041]
[Expression 4]

[0042]
[Equation 5]

[0043]
[Formula 6]

[0044]
FIG. 3 shows simulation results when the deposited film is a ruthenium (Ru) film, and shows lattice mismatches (Δa (%), Δb (%)) of various materials with respect to ruthenium (Ru). The horizontal axis represents Δa (%), and the vertical axis represents Δb (%) multiplied by (a1 / b1). As described above, the result that the peeling energy value of the ruthenium film is greatly different from the boundary line (Equation 7) is obtained. Inside the boundary line, the peeling energy of the ruthenium film is larger than 0.3 times the peeling energy U ₀ between the ruthenium films, and therefore, the ruthenium film is difficult to peel off. In the area inside the boundary line (Equation 8) If so, the peeling energy of the ruthenium film is larger than 0.5 times the above U ₀ , and therefore the ruthenium film is more difficult to peel off. On the other hand, in the region outside the boundary line (Equation 9), the peeling energy is small, so that the ruthenium film is easily peeled off.
[0045]
[Expression 7]

[0046]
[Equation 8]

[0047]
[Equation 9]

[0048]
The above two boundary lines are obtained by linear approximation of the boundary lines obtained by molecular dynamics simulation. In order to see the above state in detail, FIG. 4 shows the result of examining the peeling energy of the ruthenium film along the broken line in FIG. The correspondence between the two boundary lines and the peeling energy of the ruthenium film can be well understood. From FIG. 3 and FIG. 4, for example, titanium, chromium, tungsten, tantalum, titanium nitride, more preferably ruthenium, platinum, osmium, iridium, rhodium, palladium, or copper is applied as a material used for the member. It can be seen that the peeling of the deposited film can be suppressed. Note that since the deposited films of ruthenium, platinum, osmium, iridium, rhodium, and palladium are all face-centered cubic lattices or hexagonal close-packed structures, (a1 / b1) = (1 / √3).
[0049]
In FIG. 5, a material that is a non-noble metal is used as a base material 18, on which ruthenium, platinum, osmium, The schematic sectional drawing at the time of using as a member what formed the noble metal film | membrane 19, such as iridium, rhodium, and palladium, is shown. In this case, since the member and the deposited film are both precious metals, the lattice mismatch between the two is very small, so that the adhesion of the deposited film can be greatly increased, and there is a great effect in reducing foreign matters. The MOCVD apparatus can be manufactured at a lower cost than when the precious metal is applied as it is.
[0050]
Further, in a member in which a noble metal film is formed on the base material 18, the noble metal film on the base material 18 is added to the noble metal film by adding atoms constituting the base material 18 or nickel, palladium, cobalt, and titanium as impurities. The adhesion of the noble metal film on the base material 18 can be prevented. Further, even when a member in which a noble metal foil such as ruthenium, platinum, osmium, iridium, rhodium, palladium is pasted on the base material 18 is applied as a member, the same effect as described above can be obtained. According to these methods, even when oxygen is supplied into the reaction chamber in order to eliminate carbon (C) generated during the film formation process, the base material 18 is covered with the noble metal film 19 or the noble metal foil which is not easily oxidized. Therefore, it is possible to prevent oxidation of the member that occurs during the film forming process.
[0051]
The noble metal film 19 or the noble metal foil is gradually peeled off by the cleaning process for removing the deposited film, and the member is replaced if the effect of preventing film peeling is reduced. However, the thickness of the noble metal film 19 or the noble metal foil is increased to some extent. By making the thickness (for example, 10 μm or more), the replacement frequency of the member can be reduced. Further, if a material having a lower etch rate than the deposited film, such as platinum, is applied to the noble metal film 19 or the noble metal foil, the replacement frequency of the member is further reduced, and thus the throughput performance is improved.
[0052]
Next, FIG. 6 shows an example of a reaction chamber of an MOCVD apparatus that is composed of members made of various materials that are effective for reducing foreign substances in the reaction chamber. The inside of the cylindrical reaction chamber 20 is maintained at a low pressure state by a vacuum pump (not shown in FIG. 6), and a cylindrical heater stage having a heater 21 in the center in the reaction chamber 20. 22 is installed, and a disk-shaped susceptor 23 is mounted thereon.
[0053]
Although not shown in FIG. 6, the wafer 24 is placed on the susceptor 23 by an automatic transfer mechanism, and the wafer 24 is heated by the heater 21 built in the heater stage 22. For the supply of the raw material, for example, a liquid raw material in which a noble metal complex is dissolved in an organic solvent is sent to the vaporizer 25 together with a carrier gas such as argon (Ar), nitrogen (N ₂ ), and the liquid raw material is vaporized there. After the oxygen is mixed, the mixed gas is sent from the gas intake port 26 to the gas introducing portion 27 and supplied into the reaction chamber 20 via the shower head 28 located in the upper portion of the reaction chamber 20 (just above the wafer 24). Apply. The shower head 28 has a disk shape and is provided with a large number of through holes 29. Film formation is performed on the heated wafer 24 by the vaporized liquid material supplied into the reaction chamber 20.
[0054]
Although not shown in FIG. 6, an exhaust port for exhausting the mixed gas supplied into the reaction chamber 20 is provided in the lower portion of the reaction chamber 20. In the above MOCVD apparatus, various materials that are effective for reducing the above-mentioned foreign substances are, for example, the inner wall 30 in the reaction chamber 20, the outer wall 31 of the heater stage 22, and the portion not covered with the wafer 24 on the susceptor 23. Can be applied.
[0055]
6 is taken up as an example of the MOCVD apparatus used in one embodiment of the present invention. However, the above description is also applied to the portion where the noble metal film is easily deposited in the reaction chamber of the MOCVD apparatus having a structure different from that of FIG. It is possible to apply various materials that are effective in reducing foreign matter. Further, in the above MOCVD apparatus, a method of vaporizing a liquid raw material in which a noble metal complex is dissolved in an organic solvent and supplying the vaporized liquid raw material into a reaction chamber is employed. Alternatively, a liquid bubbling method may be used.
[0056]
The present invention particularly relates to a process for forming a noble metal film or a noble metal oxide film by the MOCVD method. The present invention relates to a noble metal or noble metal by a thermal CVD method other than the MOCVD method, a plasma CVD method, or a photo CVD method. It can also be applied to an oxide film forming process. Further, the present invention can be applied not only to memory manufacturing but also to other semiconductor device manufacturing processes having a process of forming a noble metal or noble metal oxide film.
[0057]
【The invention's effect】
According to the present invention, it is possible to suppress the generation of foreign matters due to peeling of the deposited film in the reaction chamber, which becomes a problem when a noble metal or noble metal oxide is formed by the MOCVD method. Memory can be manufactured.
[Brief description of the drawings]
FIG. 1 is a schematic view of a DRAM manufactured according to an embodiment of the present invention.
FIG. 2 is a diagram showing an atomic arrangement in a rectangular lattice.
FIG. 3 is a diagram showing the effect of various materials on the peeling energy when a ruthenium film is used as a deposited film.
FIG. 4 is a diagram showing the effect of various materials on the peeling energy when a ruthenium film is used as a deposited film, along the broken line in FIG. 3;
FIG. 5 is a schematic cross-sectional view when a noble metal film is formed on a non-noble metal material (base material).
FIG. 6 is a schematic view of an example of a reaction chamber of an MOCVD apparatus used in the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... P-type silicon substrate, 2 ... Element isolation region, 3 ... Gate oxide film, 4 ... Gate electrode, 5 ... Word line, 6 ... Source-drain diffused layer, 7a ... Interlayer insulating film, 7b ... Interlayer insulating film, 8 ... bit line, 9 ... polycrystalline silicon film, 10 ... barrier metal, 11 ... capacitor lower electrode, 12 ... capacitor insulating film, 13 ... capacitor upper electrode, 14 ... interlayer insulating film, 15 ... low resistance wiring, 16 ... noble metal film , 17 ... member atoms, 18 ... non-noble metal material (base material), 19 ... noble metal film, 20 ... reaction chamber, 21 ... heater, 22 ... heater stage, 23 ... susceptor, 24 ... wafer, 25 ... A vaporizer, 26 ... a gas inlet, 27 ... a gas introduction part, 28 ... a shower head, 29 ... a through hole, 30 ... an inner wall of a reaction chamber, 31 ... an outer wall of a heater stage.

Claims

Includes a process for forming a film of ruthenium, platinum, osmium, iridium, rhodium, palladium, or an oxide of ruthenium, platinum, osmium, iridium, rhodium, or palladium on a substrate placed in a reaction chamber by MOCVD. A semiconductor manufacturing method comprising:
Titanium, chromium, tungsten, tantalum, titanium nitride, more preferably, ruthenium, platinum, osmium, iridium, rhodium, palladium, or copper is used as at least a part of the members constituting the reaction chamber. A semiconductor manufacturing method.

Includes a process for forming a film of ruthenium, platinum, osmium, iridium, rhodium, palladium, or an oxide of ruthenium, platinum, osmium, iridium, rhodium, or palladium on a substrate placed in a reaction chamber by MOCVD. A semiconductor manufacturing method comprising:
A non-noble metal material is used as a base material, and then ruthenium, platinum, osmium, iridium, rhodium, palladium by MOCVD, sputtering, plating, vacuum deposition, ion plating, or spray spraying. Any one of the above, or the atoms constituting the base material, or nickel, palladium, cobalt, titanium added as impurities in the film formed on the base material is added to the reaction chamber. A method for producing a semiconductor, characterized in that the method is used for at least a part of members constituting the substrate.

Includes a process for forming a film of ruthenium, platinum, osmium, iridium, rhodium, palladium, or an oxide of ruthenium, platinum, osmium, iridium, rhodium, or palladium on a substrate placed in a reaction chamber by MOCVD. A semiconductor manufacturing method in which a non-noble metal material is used as a base material, and a noble metal foil of any one of ruthenium, platinum, osmium, iridium, rhodium, and palladium is attached to the reaction chamber. A semiconductor manufacturing method characterized by being used for at least part of a member.