JP3653664B2 - Electronic load device - Google Patents
Electronic load device Download PDFInfo
- Publication number
- JP3653664B2 JP3653664B2 JP31362499A JP31362499A JP3653664B2 JP 3653664 B2 JP3653664 B2 JP 3653664B2 JP 31362499 A JP31362499 A JP 31362499A JP 31362499 A JP31362499 A JP 31362499A JP 3653664 B2 JP3653664 B2 JP 3653664B2
- Authority
- JP
- Japan
- Prior art keywords
- under test
- device under
- terminal voltage
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、一次電池,二次電池,コンデンサ等の被試験装置の負荷として、該被試験装置から電流を流して、放電特性等を試験する為の電子負荷装置に関し、特に、低電圧の被試験装置に対しても、その端子電圧が0V或いはそれに近い状態でも電流を流すことができる電子負荷装置に関する。
【0002】
【従来の技術】
図6は従来例の説明図であり、51は電子負荷装置、52は制御回路、53はトランジスタ、54は演算増幅器、55は被試験装置、R1,R2は抵抗を示す。電子負荷装置51は、制御回路52と、トランジスタ53と、演算増幅器54と抵抗R1,R2とを含む構成について示し、又被試験装置55は、一次電池,二次電池,コンデンサ等の放電電流を負荷に流すことができるものである。
【0003】
電子負荷装置51の制御回路52は、被試験装置55に流れる電流の設定値を演算増幅器54に入力し、トランジスタ53に流れる電流を抵抗R1により検出して演算増幅器54に入力する。従って、演算増幅器54は、電流設定値と電流検出値との差分に対応してトランジスタ53を制御し、被試験装置55から電流設定値の電流を流すことができる。この電流設定値は、被試験装置55の電流容量等に対応して予め制御回路2に設定することができる。
【0004】
【発明が解決しようとする課題】
電子回路の動作電圧の低下に対応して、その動作電源電圧は、例えば、5V,3V,1,2V等に次第に低下する傾向にある。このような低電圧の被試験装置55の放電特性を試験する場合の負荷は、低抵抗であることが必要となる。又被試験装置55には、トランジスタ53と抵抗R1と接続線の抵抗分とが接続され、それらの合成インピーダンスが零ではないから、低電圧の被試験装置55から所望の大きさの電流で放電させることが困難となる。又一次電池や二次電池の過放電時の0V付近の特性試験に於いても、所望の電流を放電させることが困難であり、又コンデンサを被試験装置55として、その端子電圧が0Vとなるまで放電させることが不可能であった。
【0005】
本発明は、前述のような問題点を解決し、低電圧の被試験装置から負荷に電流を流して放電特性等を試験すると共に、端子電圧が0V程度に低下した場合でも、電流を流すことが可能な電子負荷装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明の電子負荷装置は、(1)電池,コンデンサ等の被試験装置5の負荷として動作するトランジスタ3と、電流設定値に従った電流をトランジスタ3に流すように制御する制御回路2とを含む電子負荷装置1であって、被試験装置5の端子電圧を検出し、この端子電圧と同一極性のバイアス電圧VB を端子電圧に加算し、且つ端子電圧が設定値以下に低下した時に、バイアス電圧V B を低下又は出力停止とするバイアス電源回路6を設けた構成とする。
【0007】
又(2)バイアス電源回路6は、被試験装置5の端子電圧を検出し、この端子電圧が設定値以下に低下した時に、バイアス電圧VB を低下又は出力停止とする構成を備えることができる。
【0008】
又(3)被試験装置5の端子電圧を検出し、この端子電圧が設定値以下に低下した時に、この被試験装置5とトランジスタ3との間を切り離す保護スイッチを設けることができる。
【0009】
又(4)制御回路2は、被試験装置5の端子電圧を検出し、この端子電圧が設定値以下に低下した時に、トランジスタ3をオフ状態に制御する構成を備えることができる。
【0010】
又(5)電流検出値と電流設定値とを比較してトランジスタを制御する演算増幅器と、被試験装置の端子電圧を検出し、この端子電圧に対応した電流設定値を出力する制御回路とを備えることができる。
【0011】
【発明の実施の形態】
図1は本発明の原理説明図であり、1は電子負荷装置、2は制御回路、3はトランジスタ、4は演算増幅器、5は被試験装置、6はバイアス電源回路、R1,R2は抵抗を示す。又被試験装置5から電子負荷装置1への入力電圧をVIN、電子負荷装置1への入力電流をIIN、バイアス電源回路6からのバイアス電圧をVB 、トランジスタ3のコレクタ・エミッタ間電圧をVCE、抵抗R1の入力電流IINによる端子電圧をVR として示す。
【0012】
バイアス電源回路6を設けない場合、被試験装置5と電子負荷装置1との接続線の抵抗をRL とし、被試験装置5から電流IINを流す為には、
VIN>IIN(RL +R1)+VCE …(1)
の条件が必要である。又トランジスタ3を電界効果トランジスタ(FET)とした場合、そのオン抵抗をRONとすると、
VIN>IIN(RL +R1+RON) …(2)
の条件が必要である。
【0013】
従って、電子負荷装置1に入力される被試験装置5からの入力電圧VINが、前述の条件以下であると、所望の電流IINを流すことができなくなる。即ち、被試験装置5が低電圧の一次電池,二次電池の場合、特に端子電圧が0V近くになる場合は、電流IINを流すことができなくなる。
【0014】
そこで、バイアス電圧VB を、
VB ≧IIN(RL +R1)+VCE …(3)
に設定するか、又はトランジスタ3を電界効果トランジスタ(FET)とした場合に、
VB ≧IIN(RL +R1+RON) …(4)
に設定し、被試験装置5の端子電圧にバイアス電圧VB を加算するように直列的にバイアス電源回路6を接続して、電子負荷装置1の内部インピーダンスを補償すものである。それにより、低電圧の被試験装置5であっても、又端子電圧が0Vの場合でも、電流IINを流すことができる。例えば、コンデンサを被試験装置5とした場合、完全放電により端子電圧を0Vとすることがあるが、このような0Vの場合でも、前述のバイアス電源回路6を接続することによって、電子負荷装置1により被試験装置5に電流を流すことができる。
【0015】
図2は本発明の第1の実施の形態の説明図であり、図1と同一符号は同一部分を示し、7はバイアス電源回路、7−1は直流電源、7−2はスイッチングトランジスタ、7−3はコンデンサ、7−4はトランス、7−5,7−6はダイオード、7−7はチョークコイル、7−8はコンデンサ、7−9は制御回路であり、フォワードコンバータの構成を適用した場合の要部を示す。即ち、コンデンサ7−8の両端の電圧(バイアス電圧VB )を制御回路7−9により検出し、設定された電圧となるように、スイッチングトランジスタ7−2のオン期間を制御し、トランス7−4の一次巻線に流れる電流をオン,オフし、そのトランス7−4の二次巻線に誘起する電圧を、ダイオード7−5,7−6とチョークコイル7−7とコンデンサ7−8とからなる整流平滑回路により整流出力するものである。
【0016】
なお、バイアス電源回路7は、図示のフォワードコンバータ構成のみでなく、設定されたバイアス電圧VBを出力できる他の構成のスイッチング電源装置も適用可能である。
【0017】
このバイアス電源回路7の+側をトランジスタ3に、又−側を被試験装置5側にそれぞれ接続し、被試験装置5の端子電圧にバイアス電圧VB を加算する。このバイアス電圧VB は、前述のように、トランジスタ3のコレクタ・エミッタ間電圧VCEと、抵抗R1の電圧降下VR と、接続線の抵抗による電圧降下とを補償する値とすることにより、被試験装置5の端子電圧が低電圧の場合でも又0Vの場合でも、トランジスタ3を介して電流IINを流すことができる。この場合の電流IINは、制御回路2から演算増幅器4に入力する電流設定値に対応して制御される。
【0018】
又バイアス電源回路7としてスイッチング電源装置を用いた場合、トランジスタ3や制御回路2等の障害により、設定電流を超える過電流が流れると、被試験装置5が焼損する場合があるが、スイッチング電源装置には過電流保護機能を備えている場合が一般的であり、例えば、電流IINを検出し、設定値を超えた過電流状態となると、制御回路7−9によりスイッチングトランジスタ7−2のオン期間を短くして出力電圧を垂下させる。即ち、バイアス電圧VB を垂下させて、電流IINを制限することができる。従って、被試験装置5を保護することができる。
【0019】
図3は本発明の第2の実施の形態の説明図であり、11は電子負荷装置、12は制御回路、13はトランジスタ、14は演算増幅器、15は被試験装置、16はバイアス電源回路、17は演算増幅器、R1,R2,R3は抵抗を示す。この実施の形態は、バイアス電源回路16からのバイアス電圧VB を被試験装置5の端子電圧に加算するように接続し、被試験装置15の端子電圧と設定電圧VS とを演算増幅器17により比較し、端子電圧が設定電圧VS 以下に低下した時に、被試験装置15の放電終了として、過放電防止又は逆充電防止の為に、バイアス電源回路16からのバイアス電圧VB を低下或いはバイアス電圧VB の出力停止を行う場合を示す。
【0020】
又制御回路12からの電流設定値に従ってトランジスタ13が制御され、被試験装置15からの電流IINを電流設定値となるように制御する電子負荷装置11としての動作は、前述の実施の形態と同様である。又バイアス電源回路16は、前述のように、スイッチング電源装置を用いた場合、制御回路7−9(図2参照)の制御によってスイッチングトランジスタ7−2をオフとし、被試験装置15に流れる電流IINを零として、被試験装置15がバイアス電圧VB により逆充電されるのを防止することができる。
【0021】
図4は本発明の第3の実施の形態の説明図であり、21は電子負荷装置、22は制御回路、23はトランジスタ、24は演算増幅器、25は被試験装置、26はバイアス電源回路、27は演算増幅器、28はリレー等のスイッチ回路、29はダイオード、30はラッチ回路、rsはパワーオンリセット等のリセット信号を示す。
【0022】
この実施の形態は、被試験装置25の端子電圧と設定電圧VS とを演算増幅器27により比較し、端子電圧が設定電圧VS 以下に低下した時の演算増幅器27の出力信号をラッチ回路30によりラッチして、スイッチ回路28をオフとし、被試験装置25からの電流IINを遮断する。それにより、被試験装置25の過放電を防止することができる。又バイアス電圧VB により被試験装置25の逆充電を防止することができる。又スイッチ回路28をリレーにより構成した場合、ラッチ回路28にリレーの駆動回路を含ませることができる。又ラッチ回路28は、リセット信号rsによりリセットし、それにより、スイッチ回路28をオンとして、次の被試験装置25の放電試験を行うことができる。
【0023】
又演算増幅器27による被試験装置25の端子電圧が設定値Vsより低下したことを検出した検出信号を制御回路22に入力し、制御回路22から演算増幅器24に入力する電流設定値を低減し、トランジスタ23に流れる電流を抑制するか、又はカットオフ状態に制御して、電流IINを遮断することができる。
【0024】
又ダイオード29を被試験装置25からの入力電圧INに対して逆極性で接続し、バイアス電圧VB をこのダイオード29の順方向電圧にクランプして、低電圧の被試験装置25の逆充電を防止することもできる。この場合のダイオード29は、電子負荷装置21に流すことができる最大電流Imaxより大きい電流Irを流すことができる容量とし、又電子負荷装置21に印加される最大電圧Vmaxより大きい逆耐圧電圧を有する構成とすることができる。又ダイオード29を複数直列に接続してクランプ電圧を選定することもできる。
【0025】
図5は本発明の第4の実施の形態の説明図であり、31は電子負荷装置、32は制御回路、33はトランジスタ、34は演算増幅器、35は被試験装置、36はバイアス電圧VB を出力するバイアス電源回路、37は差動増幅器、R1〜R4は抵抗を示す。
【0026】
図5の(B)は、全体構成を示す図5の(A)に於ける制御回路32の構成の一例の要部を示し、差動増幅器37と被試験装置35の両端子とを接続線により接続する。差動増幅器37は、接続線に重畳された同相ノイズを除去して被試験装置35の両端子間の電圧を検出し、抵抗R3,R4により分圧して、演算増幅器34に入力する。又演算増幅器34に、前述の各実施の形態と同様に、電流IINに対応する抵抗R1の両端の電圧を入力するから、被試験装置35の電圧に対応した電流IINを流すことができる。即ち、電子負荷装置31を定抵抗特性とすることができる。
【0027】
このような構成により、バイアス電源回路36をスイッチング電源装置とし、バイアス電圧VB にリップルが含まれる場合でも、被試験装置35の電圧を検出して電流IINを制御することから、バイアス電圧VB に含まれるリップルの影響を受けない電流とすることができる。
【0028】
又制御回路32は、前述の定抵抗特性以外に、定電流特性や定電力特性等となるように構成することも可能である。又電子負荷装置のトランジスタは、バイポーラトランジスタのみでなく、電界効果トランジスタ等を用いることも可能であり、又設定したプログラムに従って流れる電流IINを制御するように、制御回路を構成することも可能である。又被試験装置が二次電池の場合、充電装置と組合せて、充放電特性の試験を行う構成とすることも可能である。
【0029】
【発明の効果】
以上説明したように、本発明は、一次電池,二次電池,コンデンサ等の被試験装置5の負荷として動作するトランジスタ3と、制御回路2とを含む電子負荷装置1であって、被試験装置5の端子電圧にバイアス電圧VB を加算するように接続したバイアス電源回路6を設けたものであり、このバイアス電圧VB により電子負荷装置1の内部インピーダンスを補償することができるから、被試験装置5が低電圧の場合或いは端子電圧が0Vの場合でも、電流IINを流して、試験を行うことができる。
【0030】
又被試験装置5の端子電圧が設定値以下に低下した時に、バイアス電圧VB の低下或いは遮断或いはトランジスタ3をオフさせることにより、被試験装置5の端子電圧が0V或いはその近くまで放電させることが可能となると共に、それ以上の放電を行った時のバイアス電圧VB による逆充電を防止し、被試験装置5を保護することができる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】本発明の第1の実施の形態の説明図である。
【図3】本発明の第2の実施の形態の説明図である。
【図4】本発明の第3の実施の形態の説明図である。
【図5】本発明の第4の実施の形態の説明図である。
【図6】従来例の説明図である。
【符号の説明】
1 電子負荷装置
2 制御回路
3 トランジスタ
4 演算増幅器
5 被試験装置
6 バイアス電源回路
VIN 入力電圧
IIN 入力電流
VB バイアス電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic load device for testing discharge characteristics and the like by passing a current from the device under test as a load of the device under test such as a primary battery, a secondary battery, and a capacitor. The present invention also relates to an electronic load device that can flow current even when the terminal voltage is 0 V or close to the test device.
[0002]
[Prior art]
FIG. 6 is an explanatory diagram of a conventional example, 51 is an electronic load device, 52 is a control circuit, 53 is a transistor, 54 is an operational amplifier, 55 is a device under test, and R1 and R2 are resistors. The
[0003]
The
[0004]
[Problems to be solved by the invention]
Corresponding to the decrease in the operating voltage of the electronic circuit, the operating power supply voltage tends to gradually decrease to, for example, 5V, 3V, 1, 2V or the like. The load when testing the discharge characteristics of such a low-voltage device under
[0005]
The present invention solves the above-described problems, tests the discharge characteristics and the like by passing a current from a low voltage device under test to the load, and allows the current to flow even when the terminal voltage drops to about 0V. It is an object of the present invention to provide an electronic load device capable of performing the above.
[0006]
[Means for Solving the Problems]
The electronic load device of the present invention includes (1) a
[0007]
(2) The bias power supply circuit 6 can be configured to detect the terminal voltage of the device under
[0008]
(3) It is possible to provide a protection switch that detects the terminal voltage of the device under
[0009]
(4) The
[0010]
(5) An operational amplifier that controls the transistor by comparing the current detection value with the current setting value, and a control circuit that detects the terminal voltage of the device under test and outputs a current setting value corresponding to the terminal voltage. Can be provided.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram for explaining the principle of the present invention. 1 is an electronic load device, 2 is a control circuit, 3 is a transistor, 4 is an operational amplifier, 5 is a device under test, 6 is a bias power supply circuit, and R1 and R2 are resistors. Show. The input voltage from the device under
[0012]
When the bias power supply circuit 6 is not provided, in order to let the resistance of the connection line between the device under
V IN > I IN (R L + R1) + V CE (1)
This condition is necessary. If the
V IN > I IN (R L + R1 + R ON ) (2)
This condition is necessary.
[0013]
Accordingly, when the input voltage V IN from the device under
[0014]
Therefore, the bias voltage V B is
V B ≧ I IN (R L + R1) + V CE (3)
Or if the
V B ≧ I IN (R L + R1 + R ON ) (4)
The bias power supply circuit 6 is connected in series so that the bias voltage V B is added to the terminal voltage of the device under
[0015]
FIG. 2 is an explanatory diagram of the first embodiment of the present invention. The same reference numerals as those in FIG. 1 denote the same parts, 7 is a bias power supply circuit, 7-1 is a DC power supply, 7-2 is a switching transistor, -3 is a capacitor, 7-4 is a transformer, 7-5 and 7-6 are diodes, 7-7 is a choke coil, 7-8 is a capacitor, 7-9 is a control circuit, and a forward converter configuration is applied. The main part of the case is shown. That is, the voltage across the capacitor 7-8 (bias voltage V B ) is detected by the control circuit 7-9, and the ON period of the switching transistor 7-2 is controlled so that the set voltage is obtained, and the transformer 7- 4 is turned on and off, and voltages induced in the secondary winding of the transformer 7-4 are applied to the diodes 7-5, 7-6, the choke coil 7-7, and the capacitor 7-8. The output is rectified by a rectifying / smoothing circuit comprising:
[0016]
The bias power supply circuit 7 is not only a forward converter configuration shown, other configurations of the switching power supply device capable of outputting the set bias voltage V B is also applicable.
[0017]
The bias power supply circuit 7 is connected to the
[0018]
When a switching power supply is used as the bias power supply circuit 7, the device under
[0019]
FIG. 3 is an explanatory diagram of a second embodiment of the present invention, in which 11 is an electronic load device, 12 is a control circuit, 13 is a transistor, 14 is an operational amplifier, 15 is a device under test, 16 is a bias power supply circuit,
[0020]
The operation of the
[0021]
FIG. 4 is an explanatory diagram of a third embodiment of the present invention, in which 21 is an electronic load device, 22 is a control circuit, 23 is a transistor, 24 is an operational amplifier, 25 is a device under test, 26 is a bias power supply circuit,
[0022]
In this embodiment, the
[0023]
Further, a detection signal for detecting that the terminal voltage of the device under
[0024]
The
[0025]
FIG. 5 is an explanatory diagram of a fourth embodiment of the present invention, in which 31 is an electronic load device, 32 is a control circuit, 33 is a transistor, 34 is an operational amplifier, 35 is a device under test, and 36 is a bias voltage V B. , 37 is a differential amplifier, and R1 to R4 are resistors.
[0026]
FIG. 5B shows a main part of an example of the configuration of the
[0027]
With such a configuration, the bias
[0028]
The
[0029]
【The invention's effect】
As described above, the present invention is an
[0030]
When the terminal voltage of the device under
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is an explanatory diagram of the first embodiment of the present invention.
FIG. 3 is an explanatory diagram of a second embodiment of the present invention.
FIG. 4 is an explanatory diagram of a third embodiment of the present invention.
FIG. 5 is an explanatory diagram of a fourth embodiment of the present invention.
FIG. 6 is an explanatory diagram of a conventional example.
[Explanation of symbols]
1
Claims (4)
前記被試験装置の端子電圧を検出し、該端子電圧と同一極性のバイアス電圧を該端子電圧に加算し、且つ前記端子電圧が設定値以下に低下した時に、前記バイアス電圧を低下又は出力停止とする構成のバイアス電源回路を設けた
ことを特徴とする電子負荷装置。In an electronic load device including a transistor that operates as a load of a device under test such as a battery or a capacitor, and a control circuit that controls a current to flow through the transistor according to a current setting value.
Wherein detecting the terminal voltage of the device under test, the bias voltage of the terminal voltage of the same polarity is added to the terminal voltage, and when the terminal voltage drops below a set value, and reduction or output stop the bias voltage An electronic load device comprising a bias power supply circuit configured as described above .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31362499A JP3653664B2 (en) | 1999-11-04 | 1999-11-04 | Electronic load device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31362499A JP3653664B2 (en) | 1999-11-04 | 1999-11-04 | Electronic load device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001134326A JP2001134326A (en) | 2001-05-18 |
JP3653664B2 true JP3653664B2 (en) | 2005-06-02 |
Family
ID=18043571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31362499A Expired - Fee Related JP3653664B2 (en) | 1999-11-04 | 1999-11-04 | Electronic load device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3653664B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040201393A1 (en) * | 2003-04-09 | 2004-10-14 | Keisoku Giken Co., Ltd. | Electronic load apparatus |
-
1999
- 1999-11-04 JP JP31362499A patent/JP3653664B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001134326A (en) | 2001-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5534768A (en) | Regulated power supply having wide input AC/DC voltage range | |
US7339359B2 (en) | Terminal for multiple functions in a power supply | |
KR101185410B1 (en) | Dc/dc converter with current limit protection | |
US7852639B2 (en) | Low-loss rectifier with optically coupled gate shunting | |
TW201225377A (en) | Systems and methods for charge/discharge control and charge/discharge current control thereof | |
WO2007029517A1 (en) | Excess current protection circuit, load driving apparatus, motor driving apparatus, electric equipment, and power supply device | |
JPH0313827B2 (en) | ||
EP1601078B1 (en) | Power mos voltage regulator for batteries | |
JPH07250468A (en) | Dc/dc converter | |
JP2016048995A (en) | Protection circuit | |
US6166932A (en) | DC-to-AC converter with over-current protection | |
US20230353046A1 (en) | Totem pole power factor correction circuit | |
WO2000021176A1 (en) | Method and arrangement for limiting starting current in a power supply | |
JP3653664B2 (en) | Electronic load device | |
JP3256412B2 (en) | Inrush current prevention circuit | |
JP3574599B2 (en) | Inrush current prevention circuit with input overvoltage limit function | |
JP3887750B2 (en) | Inrush current prevention circuit | |
JP2737069B2 (en) | Switching power supply | |
JP3561878B2 (en) | Overcurrent protection circuit | |
US6400545B1 (en) | Fuseless dc-dc converter | |
JP2003333841A (en) | Switching power supply | |
US9923452B2 (en) | Switched-mode power supply for powering a frequency converter | |
JP2004336873A (en) | Overvoltage protection circuit and electronic apparatus equipped with overvoltage protection circuit | |
JP3616026B2 (en) | DC-DC converter input disconnection circuit for preventing inrush current | |
JPH07111741A (en) | Power source with backup function |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |