JP3648944B2

JP3648944B2 - Data encoding method, data encoding device, data decoding method, and data decoding device

Info

Publication number: JP3648944B2
Application number: JP27726597A
Authority: JP
Inventors: 政一磯村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-03-07
Filing date: 1997-10-09
Publication date: 2005-05-18
Anticipated expiration: 2017-10-09
Also published as: JPH10308673A

Description

【０００１】
【発明の属する技術分野】
本発明は、２値の情報をそのまま２値のビット列にし、圧縮したり、２値以上の多値情報源を２値のビット列に変換し、その２値のビット列を圧縮するデータ符号化方法およびデータ符号化装置ならびに圧縮された２値のデータを伸長するデータ復号化方法およびデータ復号化装置に関する。
【０００２】
【従来の技術】
従来、“０”と“１”からなる２値信号を扱う情報理論の世界では、算術符号化方式と呼ばれるものが知られている。この算術符号化方式は、エントロピー符号化方式であり、本質的に可逆符号化（ロスレス）の性質を持つものである。そして、その原理は、エライアスの符号化として知られている無記憶情報源に対する理想的符号化方式を実用可能な形に再編成したものとなっている。すなわち、算術符号とは、“０”と“１”の直線上の対応区間を各シンボルの生起確率に応じて不等長に分割していき、対象シンボル系列を対応する部分区間に割り当て、再帰的に分割を繰り返していくことにより得られた区間内に含まれる点の座標を、少なくとも他の区間と区別できる２進小数で表現してそのまま符号とするものである。
【０００３】
この算術符号化方式は、有限個の情報源シンボルに特定の符号語を対応させるブロック符号に比べ、符号器の規模、例えば必要メモリ量などのハードウェアが小さくて済むこと、高い効率を期待できることおよび適応符号化が容易なこと等の利点がある。このこと等から、２値信号を扱う情報理論の世界では、この算術符号化方式がその情報の持つエントロピーに最も近いレベルに圧縮できるとされ、最も効率の良い符号化方式と言われている。なお、この算術符号化方式は、特に、マルコア情報源の符号化に適するものとなっている。
【０００４】
この算術符号化方式として、Ｑコーダ、算術符号型ＭＥＬコード、Ｍｉｎｉ−Ｍａｘコーダ等が提案されている。そして、これらの算術符号を改善したものとして、ＱＭコーダと呼ばれている方式が知られている。このＱＭコーダは、カラー静止画符号化標準（ＪＰＥＧ）および２値画像符号化標準（ＪＢＩＧ）の両標準において、共通に使用されている。なお、このＱＭコーダは、２値情報源用の符号であり、ＪＰＥＧのような多値情報源の符号化にあたっては、その多値情報源を２値化するための前処理を必要としている。このような場合、符号化すべき２値シンボル数は増大するが、多値情報源としての情報量を増大させることなしに２値系列に変換することが可能となっている。
【０００５】
このＱＭコーダは、ＪＰＥＧおよびＪＢＩＧの規定の中にその仕組みについて詳細に述べられているが、ここでは後述する本発明との比較のために、その概要を図２１に基づき簡単に説明する。なお、算術復号型のエントロピー復号器の構成は、エントロピー符号器の構成と実質的に同一であるので、ここではその説明は省略する。
【０００６】
この算術符号型のエントロピー符号器となるＱＭコーダ１０１は、算術演算部１０２と、状態記憶器として機能する発生確率生成手段１０３とを含んで構成される。この発生確率生成手段１０３内には、符号化に必要なシンボル発数確率を決定するために必要な状態パラメータテーブルが書き込まれている。上記の状態パラメータは、入力される状態信号１０６によって特定される。そして、この状態信号１０６によって特定された状態パラメータのテーブルに対し、発生確率生成手段１０３の発生確率演算パラメータが算術演算部１０４へ向けて出力される。
【０００７】
算術演算部１０２は、このようにして入力される発生確率に基づき、エントロピー符号化を行い、入力されるデータ１０４を符号化データ１０５に圧縮し、符号化して出力する。そして、入力されるデータ１０４の値により、状態信号に対する発生確率を再計算し、演算パラメータ更新値として、発生確率生成手段１０３へ入力する。この更新結果が次のデータの発生確率としてテーブルに記憶されることで、ＱＭコーダ１０１の圧縮効率が向上することとなる。なお、発生確率生成手段１０３には、状態信号１０６が入力される。これは例えば、マルコフモデルと呼ばれるような手法等により求められる参照画素データ等であり、圧縮率を高めるために利用される信号である。
【０００８】
このように構成されるＱＭコーダの動作について、図２２のフローチャートに基づき説明する。まず、ＱＭコーダ１０１内のレジスタＡに０ｘＦＦＦＦを、レジスタＣに０ｘ００００を代入する。また、確率推定のためのインデックスＳＴを初期化する（ステップＳ１００）。次に、符号化対象のシンボル（１ビット）を取り込む（ステップＳ１０１）。そして、取り込んだシンボルが、優勢シンボルか劣勢シンボルかを判定する（ステップＳ１０２）。優勢シンボルの時はステップＳ１０３に進み、劣勢シンボルの時はステップＳ１０６に進む。
【０００９】
インデックスＳＴによって確率推定テーブルＬＳＺを参照し、劣勢シンボルの生起確率を求め、さらに、それをレジスタＡから減じることにより優勢シンボルの生起確率を求め、その値をレジスタＡに代入する（ステップＳ１０３）。その後、レジスタＡの最上位ビットが“１”かどうか調べる（ステップＳ１０４）。“１”ならステップＳ１０５に進み、“０”ならステップＳ１１４に進む。そして、“１”のときは、インデックスＳＴによって確率推定テーブルＮＭＰＳを参照し、次のシンボルの符号化のためのインデックスＳＴを求めておく（ステップＳ１０５）。
【００１０】
ステップＳ１０２において、劣勢シンボルのときは、インデックスＳＴによって確率推定テーブルＬＳＺを参照し、劣勢シンボルの生起確率を求め、それをレジスタＡに代入する（ステップＳ１０６）。その後、レジスタＣにレジスタＡの値を加える（ステップＳ１０７）。そして、インデックスＳＴによって確率推定テーブルＳＷＩＴＣＨを参照し（ステップＳ１０８）、これが“１”のときはステップＳ１０９に進み、優勢シンボルを変更する。
【００１１】
一方、ステップＳ１１０では、インデックスＳＴによって確率推定テーブルＮＬＰＳを参照し、次のシンボルの符号化のためのインデックスＳＴを求めておく。そして、ステップＳ１１１ではレジスタＡ，レジスタＣを共に１ビット左シフトする。この左シフトにより、レジスタＣから溢れた最上位ビットを符号語として出力する（ステップＳ１１２）。そして、ステップＳ１１３において、レジスタＡの最上位ビットが“１”かどうか調べ、“１”のときは、ステップＳ１１１に戻ってシフトを繰り返す。最上位ビットが“０”のときはステップＳ１１４にいき、符号化したシンボルが最後のシンボルなら終了する。そうでなければステップＳ１０１に戻る。
【００１２】
このようにして、ＱＭコーダ１０１は、確率推定テーブルＬＳＺ，ＮＭＰＳ，ＮＬＰＳを利用して入力されてくる２値のビット列を圧縮して符号化する。
【００１３】
【発明が解決しようとする課題】
しかしながら、このＱＭコーダ１０１等の算術符号化方式は、符号化効率は良いものの図２２に示すフローチャートに示されるように、１ビットずつ符号化するため符号化速度が遅いものとなっている。このため、実用面では、レンベル・ジブ系（＝ＬＺ系）の符号化方式が優勢となっている。しかし、このＬＺ系の符号化方式は、符号化効率が算術符号化方式にくらべ、かなり落ちるものとなっている。このように、従来の技術には、符号化効率が算術符号化方式程度に良く、しかも符号加速度がＬＺ系程度に速いものが存在していない状況である。また、画像符号化やユニバーサル符号化等多くの符号化の対象は、多値情報源であり、多値情報源の効率の良い圧縮、伸長が要望されている。
【００１４】
本発明は、算術符号化方式とほぼ同程度の符号化および復号化効率を達成すると共に符号化および復号化速度を大幅に向上させ、ＬＺ系の速度に近づけた新しいデータ符号化方法およびデータ符号化装置ならびにデータ復号化方法およびデータ復号化装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
かかる目的を達成するため、請求項１記載のデータ符号化方法では、“０”および“１”からなる２値のビット列を入力する際、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとすると共に、その優勢シンボルがｎ個連続すると予測し、そのｎ個を予測ビット数として設定する予測設定工程と、入力された予測ビット数からなる注目系列について予測が当たったときに符号語として“０”または“１”のいずれか一方の信号を予測当たり信号として出力かつ符号化し、次のｎ個のビット列を符号化する作業に移り、はずれたときに符号語として“０”または“１”のいずれか他方の信号を予測はずれ信号として出力すると共に、ｎ個の予測ビット数より小さい数の区切りビット数で入力ビット列を区切り、その区切られたパターンに劣勢シンボルが含まれていたら、そのパターンを含むそれまでに続いた優勢シンボルのパターンをまとめて符号化する予測結果符号化工程とを備え、予測が所定回数はずれたときに予測ビット数をｎ個より少ない新減少予測ビット数として同様の予測設定工程と予測結果符号化工程とを再帰的に繰り返している。
【００１６】
このように、優勢シンボルがｎ個連続することを予測し、予測が当たったときには、ｎ個のビットが１つの予測当たり信号等で表示されることとなり、圧縮効率が高まると共に符号化速度が速くなる。しかも、予測がはずれると、予測ビット数を減少させ、次の予測を行うようにしたので、予測がはずれても圧縮効率や符号化速度はそれ程減少しない。加えて、予測ビット数より少ない区切りビット数で、段階的に符号化するので、符号化時のバッファを小さくすることができる。
【００１７】
また、請求項２記載の発明では、“０”および“１”からなる２値のビット列を入力する際、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとすると共に、その優勢シンボルがｎ個連続すると予測し、そのｎ個を予測ビット数として設定する予測設定工程と、入力されたｎ個のビット列からなる注目系列について予測が当たったときに符号語として“０”または“１”のいずれか一方の信号を予測当たり信号として出力かつ符号化し、次のｎ個のビット列を符号化する作業に移り、はずれたときに符号語として“０”または“１”のいずれか他方の信号を予測はずれ信号として出力すると共に、ｎ個の予測ビット数より小さい数の区切りビット数で入力ビット列を区切り、その区切られたパターンに劣勢シンボルが含まれていたら、そのパターンを含むそれまでに続いた優勢シンボルのパターンをまとめて符号化する予測結果符号化工程とを備え、予測が規定回数当たったときに、予測ビット数をｎ個より多い新増加予測ビット数として同様の予測設定工程と予測結果符号化工程とを繰り返している。
【００１８】
このように、優勢シンボルがｎ個連続することを予測し、予測が当たったときには、ｎ個のビットが１つの予測当たり信号等で表示されることとなり、圧縮効率が高まると共に符号化速度が速くなる。しかも、予測が当たれば当たる程、データの圧縮効率が一層高まると共に符号化速度が一層早くなる。加えて、予測ビット数より少ない区切りビット数で、段階的に符号化するので、符号化時のバッファを小さくすることができる。
【００１９】
また、請求項３記載の発明では、請求項１記載のデータ符号化方法において、予測が規定回数当たったときに、予測ビット数をｎ個より多い新増加予測ビット数としている。このため、予測が当たれば当たる程、圧縮効率が高まりかつ符号化速度が速くなる。
【００２０】
さらに、請求項４記載の発明では、請求項２または３記載のデータ符号化方法において、規定回数を２回とし、新増加予測ビット数を予測ビット数の２倍としている。このため、予測の当たりが続くこと、すなわち、一定の傾向が出始めてから予測ビット数を変えているので、データの圧縮効率を高めることができる。しかもその値を従前の２倍としているので、当たりによって連続した優勢シンボルのビット数と同一となり、次の予測も当たる確率が高くなる。この結果、圧縮効率を高めることができると共に符号化速度を速くすることができる。
【００２１】
さらに、請求項５記載の発明では、請求項１記載のデータ符号化方法において、新減少予測ビット数が１となり、かつそのビットが劣勢シンボルのとき、以降の符号化において従来の劣勢シンボルを優勢シンボルとし、従来の優勢シンボルを劣勢シンボルとして符号化するようにしている。その結果、入力データの実態に合わせ、適切な予測ができることとなり、高い符号化速度や効率を維持できることとなる。
【００２２】
さらに、請求項６記載の発明では、請求項１、２、３、４または５記載のデータ符号化方法において、区切りビット数を固定の所定値ｐとし、ｎ≦ｐのときは、まとめて符号化するビット数をｎ個としている。この結果、固定の所定値ｐより大きな予測ビット数の場合、段階的に符号化が可能となり、符号化時のバッファを小さくすることができる。
【００２３】
加えて、請求項７記載の発明では、請求項６記載のデータ符号化方法において、所定値を４としている。このため、符号化速度をそれ程落とすことなく、符号化時のバッファを小さくできると共に、このシステムに対応する復号化システムにおけるバッファを小さくでき、しかも復号速度を速くすることができる。
【００２４】
加えて、請求項８記載の発明では、“０”および“１”からなる２値のビット列を入力する際、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとすると共に、その優勢シンボルがｎ個連続すると予測し、そのｎ個を予測ビット数として設定する予測設定工程と、入力された予測ビット数からなる注目系列について予測が当たったときに符号語として“０”または“１”のいずれか一方の信号を予測当たり信号として出力かつ符号化し、次のｎ個のビット列を符号化する作業に移り、はずれたときに符号語として“０”または“１”のいずれか他方の信号を予測はずれ信号として出力し符号化する予測結果符号化工程とを備え、この符号化工程において、符号化されるビットのパターンに対応した符号化データが予め記憶された符号化テーブルに基づいて符号化処理すると共に、予測が所定回数はずれたときに予測ビット数をｎ個より少ない新減少予測ビット数として同様の予測設定工程と予測結果符号化工程とを再帰的に繰り返している。
【００２５】
このように、優勢シンボルがｎ個連続することを予測し、予測が当たったときには、ｎ個のビットが１つの予測当たり信号等で表示されることとなり、圧縮効率が高まると共に符号化速度が速くなる。しかも、予測がはずれると、予測ビット数を減少させ、次の予測を行うようにしたので、予測がはずれても圧縮効率や符号化速度はそれ程減少しない。加えて、符号化処理を予め用意されたテーブルによって行っているので、符号化処理の速度が向上する。
【００２６】
また、請求項９記載の発明では、請求項８記載のデータ符号化方法において、符号化テーブルには、８ビット以下のパターンに対応した符号化データが書き込まれ、８ビットを超える符号化対応ビットに対しては符号化テーブルを用いずに符号化している。このように、８ビット以下の小さいパターンに対して符号化テーブルを用意しているので、そのテーブル用のメモリをそれ程増加させずに符号化速度を大幅に向上させることができる。
【００２７】
また、請求項１０記載の発明では、“０”および“１”からなる２値の入力ビット列を圧縮して符号化するデータ符号化装置において、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとすると共にその優勢シンボルがｎ個連続すると予測し、そのｎ個を予測ビット数として設定する符号化制御部と、入力ビット列を一時記憶すると共に符号化すべきビット数とパターンを出力するビット列分解部と、入力ビット列のパターンに対応する符号化データを記憶した符号化テーブルを内蔵し、符号化制御部から入力する選択すべき上記符号化テーブルを示す信号ならびにビット列分解部から入力する符号化すべきビット数およびパターンから所定の圧縮ビット列とそのビット長とを出力する符号化テーブル部と、圧縮ビット列を一旦バッファリングして固定のビット長にならして出力するストリーム生成部とを備え、予測が所定回数はずれたときに、予測ビット数をｎ個より少ない新減少予測ビット数として符号化制御部で設定し、予測が規定回数当たったときに、予測ビット数をｎ個より多い新増加予測ビット数として符号化制御部で設定している。
【００２８】
この結果、予測が当たればｎ個のビットが１つの予測当たり信号等で表示されることとなり、圧縮効率が高まると共に符号化速度が速くなる。しかも、予測が当たれば当たる程、予測ビット数を多くしているので、一層圧縮効率が高まることとなる。加えて、予測がはずれると、予測ビット数を減少させているので、予測がはずれても圧縮効率や符号化速度はそれ程減少することはない。さらに、入力してきたパターンに対応する符号化データを記憶した符号化テーブルを用意して処理するため、符号化速度が向上する。
【００２９】
さらに、請求項１１記載のデータ符号化装置では、請求項１０記載のデータ符号化装置において、ｎ個の予測ビット数より小さい数の区切りビット数で入力ビット列を区切り、その区切られたパターンに劣勢シンボルが含まれていたら、そのパターンを含むそれまでに続いた優勢シンボルのパターンをまとめて符号化している。このため、予測ビット数より小さい区切りビット数で、段階的に符号化することとなるので、符号化時のバッファを小さくすることができる。
【００３０】
また、請求項１２記載の発明では、“０”および“１”からなる２値の入力ビット列を圧縮して符号化するデータ符号化装置において、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとすると共にその優勢シンボルがｎ個連続すると予測し、そのｎ個を予測ビット数として設定する符号化制御部と、入力ビット列を一時記憶すると共に、ｎ個の予測ビット数より小さい数の区切りビット数で入力ビット列を区切り、その区切られたパターンに劣勢シンボルが含まれていたら、そのパターンを含むそれまでに続いた優勢シンボルのパターンをまとめて符号化する符号化部とを有している。
【００３１】
この結果、予測が当たればｎ個のビットが１つの予測当たり信号等で表示されることとなり、圧縮効率が高まると共に符号化速度が速くなる。さらに、予測ビット数より小さい区切りで、段階的に符号化するので符号化時のバッファを小さいものとすることができる。
【００３２】
また、請求項１３記載のデータ復号化方法では、符号化されたデータを入力し、“０”および“１”からなる２値のビット列に復号化するデータ復号化方法において、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとすると共に、その優勢シンボルがｎ個（ｎは１以上の整数）連続すると予測したその予測結果が“０”および“１”からなる２値のビット列で表わされた符号語を入力する入力工程と、その符号語を復号する復号工程とを有し、入力工程では、ｎ個の予測ビットより小さい区切りビット数で区切られて符号化されたデータを入力し、復号工程では、入力された符号語が予測当たりの値のとき優勢シンボルをｎ個連続して復号すると共に、予測はずれのときは、区切られた中に劣勢シンボルが含まれていたら、その区切られた部分を含むそれまで続いた優勢シンボルの部分をまとめて復号し、予測当たりが所定回数連続したときはｎ個より多い数の優勢シンボルが連続すると新たに予測するようにしている。
【００３３】
この結果、予測が当たっている場合、１つの符号語でｎ個の優勢シンボルを復号できるので、伸長効率が高くなり、復号速度が速くなる。しかも予測が当たっていればいる程、１つの符号語で復号できる優勢シンボルの数を多くできるので一層伸長効率が高くなると共に、復号速度が速くなる。さらに、予測はずれのときは、予測ビット数より小さな区切りで復号することになるので、復号速度は一層高まる。
【００３４】
さらに、請求項１４記載のデータ復号化方法では、符号化されたデータを入力し、“０”および“１”からなる２値のビット列に復号化するデータ復号化方法において、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとすると共に、その優勢シンボルがｎ個（ｎは１以上の整数）連続すると予測したその予測結果が“０”および“１”からなる２値のビット列で表わされた符号語を入力する入力工程と、その符号語を復号する復号工程とを有し、入力工程では、所定の数で区切られて符号化されたデータを入力し、復号工程では、入力された符号語と予測ビットの数とから復号されるビットパターンが指定される復号テーブルに基づいて復号し、予測当たりが所定回数連続したときは、ｎ個より多い数の優勢シンボルが連続すると新たに予測したその予測結果を入力し、予測はずれが規程回数連続したときは、ｎ個より少ない数の優勢シンボルが連続すると新たに予測したその予測結果を入力するようにしている。
【００３５】
この結果、予測が当たっている場合、１つの符号語でｎ個の優勢シンボルを復号できるので、伸長効率が高くなり、復号速度が速くなる。しかも予測が当たっていればいる程、１つの符号語で復号できる優勢シンボルの数を多くできるので一層伸長効率が高くなると共に、復号速度が速くなる。また、予測が外れると、予測ビット数が減少していくので、予測が外れても復号効率はそれ程落ちない。しかも、復号ビットが、予め記憶された復号テーブルに基づいて復号されるので、復号速度を高めることができる。
【００３６】
また、請求項１５記載の発明では、請求項１４記載のデータ復号化方法において、入力工程では、ｎ個の予測ビットより小さい区切りビット数で区切られて符号化されたデータを入力し、復号工程では、予測はずれのとき、区切られた中に劣勢シンボルが含まれていたら、その区切られた部分を含むそれまで続いた優勢シンボルの部分をまとめて復号している。
【００３７】
この結果、予測ビット数より小さいビット数で復号されていくことになるので、使用するバッファを小さくできると共に復号速度を速くすることができる。
【００３８】
さらに、請求項１６記載の発明では、符号化されたデータとなる符号ビットを入力し、“０”および“１”からなる２値のビット列からなる復号ビットに復号化するデータ復号化装置において、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルとしたとき、符号ビットの優勢シンボルと予測ビット長ｎ個を設定する復号制御部と、入力される符号語に対応する復号パターンを各予測ビット長毎に表化した復号テーブルを有する復号テーブル部と、この復号テーブル部からの復号パターンと復合するビット数を入力し記憶すると共に所定ビット数毎に出力するデコードバッファ部とを備え、入力された符号ビットが予測当たり信号の場合、優勢シンボルを復号すると共に、予測当たり信号が所定回数連続したときは予測ビット長をｎ個より多い数に変更している。このため、予測が当たっている場合、１つの符号語でｎ個の優勢シンボルを復号できるので、伸長効率が高くなり、復号速度が速くなる。しかも予測が当たっていればいる程、１つの符号語で復号できる優勢シンボルの数を多くできるので一層伸長効率が高くなると共に、復号速度が速くなる。加えて、入力される符号語に対応する復号パターンを予め表化したテーブルに基づいて復号処理を行っているので、復号速度が一層速くなる。
【００３９】
また、請求項１７記載の発明では、“０”または“１”のいずれか一方を優勢シンボルとし、いずれか他方を劣勢シンボルすると共にそのシンボルがｎ個（ｎは１以上の整数）連続すると予測したその予測結果が“０”および“１”からなる２値のビット列で表された符号ビットを復号する復号化装置において、符号ビットの予測ビット長と優勢シンボルを設定する復号制御部と、符号ビットを入力し、その符号ビットの値に応じて復号ビットを出力する復号化部と、復号ビットを入力し、一時保持すると共に復号ビットとして出力するデコードバッファ部とを備え、復号化部での復号を予測ビット長より少ない数の区切りビット数で行い、デコードバッファ部の容量を小さなものにすると共に、予測結果が所定回数連続して当たったとき、予測ビット長をｎ個より大きな数に変更し、予測結果が規程回数連続して外れたとき、予測ビット長をｎ個より小さい数に変更し、その予測ビット長が所定値となったとき、優勢シンボルと劣勢シンボルを逆転させるようにしている。
【００４０】
このため、予測が当たっている場合、１つの符号語でｎ個の優勢シンボルを復号できるので、伸長効率が高くなり、復号速度が速くなる。しかも予測が当たっていればいる程、１つの符号語で復号できる優勢シンボルの数を多くできるので一層伸長効率が高くなると共に、復号速度が速くなる。加えて、予測が外れると、予測ビット長を短くしていき、所定の長さになると優勢シンボルと劣勢シンボルを逆転させているので、予測が外れ続けることを防止でき、復号効率を高く維持できると共に復号速度の一層の向上を図ることができる。
【００４１】
さらに、請求項１８記載の発明では、請求項１７記載のデータ復号化装置において、復号化部に、入力される符号語に対応する復号パターンを各予測ビット長毎に表化した復号テーブルを有する復号テーブル部を設けている。このため、入力される符号語に対応する復号パターンを予め表化したテーブルに基づいて復号処理を行っているので、復号速度が一層速くなる。
【００４２】
本発明のデータ符号化方法およびデータ符号化装置では、２値のビット列を入力する際、“０”か“１”を優勢シンボルと定め、その優勢シンボルがｎ個連続すると予測する。この予測が当たったときは、符号語として“０”または“１”のいずれか一方を出力し、符号化を完了する。はずれた場合は、“０”または“１”のいずれか他方を出力すると共に、その注目系列を分割し、それぞれの分割された系列の信号状態を上述と同様な方法で確認し符号化していく。そして、予測が当たるか分割が所定値のビット数となるまで、同様の分割と予測を繰り返し符号化する。
【００４３】
このような原理に基づく符号化に当たり、本発明では、予測ビット長ｎで定まるビット列を一度に符号化せず、何段階にも分けて符号化をしている。このため、予測ビット長ｎが大きくなっても、デコードバッファ部の容量を大きくする必要がなくなる。また、本発明では、符号化を行うに当たり、入力される信号に対する出力信号を予め表化した符号化テーブルを設けている。この結果、符号化の速度が向上する。
【００４４】
また、本発明のデータ復号化方法およびデータ復号化装置では、先に示したデータ符号化方法およびデータ符号化装置とは、逆のアルゴリズムを使用して復号している。このため、復号速度を速くできると共にデコードバッファ部の容量を小さくできるものとなる。
【００４５】
【発明の実施の形態】
以下、本発明の実施の形態の例を図１から図２０に基づき説明する。なお、本発明の前提となるアルゴリズムの概要について、図１から図３に基づいて説明すると共に、本発明の基礎となる基本的な符号化方法等を図４から図６に基づいて説明する。
【００４６】
この発明のアルゴリズムは、ＱＭコーダと同様、２値のビット列を圧縮の対象としている。まず初期値として、“０”か“１”のいずれかを優勢シンボルと定め、そのシンボルが連続すると予測する個数ｒｕｎを設定する。入力系列の出現確率が不明の場合は、ｒｕｎを１に設定するのが良い。その上で、以下に示すようなルールに従い符号化を進める。なお、個数ｒｕｎが予測ビット数に相当する。
【００４７】
図１に示すように、ｒｕｎで示される注目系列がすべて優勢シンボルであると予測し、予測が当たったとき、符号語として“０”を出力し、この系列の符号化を完了する。はずれた場合は“１”を出力し、次の分割符号化工程を実行する。
予測がはずれた場合は、図２に示すように注目系列を前半部系列と後半部系列の２つに分け、前半部がすべて優勢シンボルのときは符号語として“０”を出力して、前半部系列の符号化を完了する。前半部系列に劣勢シンボルが存在するときは、符号語として“１”を出力し、次の再分割の工程を実行する。前半部系列の符号化が完了したら注目系列を後半部に移し、前半部系列と同様に符号化する。劣勢シンボルが存在する系列は、可能な限り系列を分割して上述の分割符号化工程を繰り返す。
【００４８】
なお、分割は必ずしも２つの均等分割とする必要はなく、不均等な分割としたり３つ以上の分割としても良い。また、予測が当たったとき“０”ではなく、優勢シンボルを出力し、はずれた場合“１”ではなく、劣勢シンボルを出力するようにしたり、予測当たりで“１”を、予測はずれで“０”を出力するようにしても良い。
【００４９】
以上がこの発明の前提となるデータ符号化の基本アルゴリズムであるが、さらに、入力系列の出現確率の変化に追随し、符号化効率を向上させるため、以下の処理を加えるようにしても良い。
【００５０】
すなわち、ｒｕｎで予測した系列が続けて所定回数、例えば、２回当たったとき、ｒｕｎを２倍等に増加させる。なお、予測が的中し続けた場合、さらに予測範囲を拡大していくようにしても良い。また、ｒｕｎで予測した系列の後半部系列に劣勢シンボルが存在するとき、ｒｕｎを１／４等に減少させるようにしても良い。これは、後半部に劣勢シンボルが存在するときは、次に続く系列に劣勢シンボルが多く含まれると判断されているためである。このため、ｒｕｎで予測した系列の前半部系列のみに劣勢シンボルが存在するときは、後半部に劣勢シンボルが存在するときより多い値、例えばｒｕｎを１／２倍するようにしても良い。そして、ｒｕｎが１で、それが劣勢シンボルのときは、以降の入力系列を反転させる。すなわち、優勢シンボルを変更させる。
【００５１】
この発明の符号化プロセスは、次に説明する図４および図５の符号化プロセスを改良したものであり、まずその符号化プロセスについて説明する。改良前の符号化プロセスは、図４の符号化メインルーチンと図５の符号化サブルーチンにより構成される。なお、図５中の符号化サブルーチンは、サブルーチンから同じサブルーチンを呼び出すいわゆる関数の再帰読出しを行っている。
【００５２】
まず、図４の符号化メインルーチンの各ステップについて説明する。なお、符号化の対象は２値のビット列からなる入力系列となっている。最初に、予測の初期値ｒｕｎの設定と優勢シンボルの選択（“０”または“１”）を行う（ステップＳ０）。次に、ローカル変数ｏｆｓに０を、ｗｉｄｔｈにｒｕｎを代入する（ステップＳ１）。ここでｏｆｓは、符号化のために予め定義した配列Ａのポインタで、予測開始ビット位置を示す。したがって初期値は０となる。ｗｉｄｔｈはｏｆｓで示したビット位置から何ビットを予測の対象にするかを示す値で、ここでは、予測の初期値ｒｕｎが代入される。その後、予め定義した配列ＡのＡ〔ｏｆｓ〕からＡ〔ｗｉｄｔｈ−１〕までに入力ビットを書き込む（ステップＳ２）。そして、Ａ〔ｏｆｓ〕からＡ〔ｗｉｄｔｈ−１〕のすべての要素が優勢シンボルのときステップＳ４へ進み、ひとつでも劣勢シンボルが含まれているときは、ステップＳ５へ進む。
【００５３】
予測が的中した場合、符号語として予測当たり信号“０”を出力し、配列Ａに取り込んだ系列の符号化を完了する（ステップＳ４）。一方、予測はずれた場合、符号語として予測はずれ信号“１”を出力する（ステップＳ５）。そして、ｗｉｄｔｈが１以上か否かを検出する（ステップＳ６）。ｗｉｄｔｈが１以下ならこれ以上分割できないので、ステップＳ７の符号化サブルーチンへは移行せずステップＳ８へ移行する。一方、ｗｉｄｔｈが１を超えていると、図５の符号化サブルーチンを呼び出す（ステップＳ７）。
【００５４】
ステップＳ８では、予測ｒｕｎの再設定と必要ならば優勢シンボルの変更を行う。すなわち、このステップＳ８においては、基本的には予測が的中すれば、ｒｕｎを大きくし、はずれれば小さくする。そしてｒｕｎを小さくしても予測が所定回数はずれ続けるようなら、優勢シンボルの変更を行う。なお、予測の的中や予測のはずれをどのように評価するかについては、さまざまな方法を採用することができる。たとえば、予測がはずれた場合、直ちにｒｕｎを小さくしたり、２回以上連続してはずれたとき、初めてｒｕｎを小さくする等の方法を採用することができる。さらに、前半部系列もしくは後半部系列のみはずれた場合と、両方はずれた場合とでｒｕｎの縮小の度合いを異ならせる方法も採用できる。また、符号済みビット系列で所定の確率テーブルを引き、次の予測ｒｕｎを設定する等の方式も採用可能である。
【００５５】
符号化メインルーチンで１次予測がはずれた場合は、ステップＳ７で図５に示す符号化サブルーチンを呼び出す。符号化サブルーチンへ渡す引き数は、ｏｆｓとｗｉｄｔｈである。以下、符号化サブルーチンの各ステップについて説明する。
【００５６】
符号化サブルーチンでは、予測を前半部系列と後半部系列に分けて行うため、予測の範囲を半分にする（ステップＳ１０）。すなわち、親ルーチンから引き数として受け取ったｗｉｄｔｈを１／２にする。そして、次のステップＳ１１で、前半部系列（配列のＡ〔ｏｆｓ〕からＡ〔ｏｆｓ＋ｗｉｄｔｈ−１〕まで）がすべて優勢シンボルか否かをチェックする。すべて優勢シンボルならステップＳ１２へ進む。ひとつでも劣勢シンボルが存在したら、直ちにステップＳ１４へ進む。
【００５７】
前半部系列がすべて優勢シンボルなら、符号語として“０”を出力する（ステップＳ１２）。そして、前半部系列の先頭位置を示すポインタｏｆｓにｗｉｄｔｈを加え、後半部系列の先頭位置を示すように変更する。また、前半部系列がすべて優勢シンボルのときは、後半部系列に必ず劣勢シンボルが存在するので、後半部系列の予測がはずれたことを示す符号語“１”を出力する必要がない。したがって、後述するステップＳ２０はスキップし、ステップＳ２１に進む。
【００５８】
一方、前半部系列に劣勢シンボルが存在する場合、符号語として“１”を出力する（ステップＳ１４）。次に、ｗｉｄｔｈが１を超えているか否かをチェックする（ステップＳ１５）。１以下の場合、これ以上分割できないので、子の符号化サブルーチン（ステップＳ１６）の呼び出しをスキップし、ステップＳ１７へ移行する。なお、ｗｉｄｔｈが２以上なら、さらに系列を２つに分け、それぞれを符号化しなければならない。そのための子の符号化サブルーチンを呼び出す（ステップＳ１６）。子の符号化サブルーチンは、図５に示した符号化サブルーチンと全く同一となっている。つまり、ここでは、同一ルーチン（関数）の再帰呼び出しを行う。
【００５９】
符号化サブルーチンの再帰呼び出しによって前半部系列の符号化を終了すると、前半部系列の先頭位置を示すポインタｏｆｓにステップＳ１０で設定したｗｉｄｔｈを加え、後半部系列の先頭位置を示すように変更する（ステップＳ１７）。その後、後半部系列（配列のＡ〔ｏｆｓ〕からＡ〔ｏｆｓ＋ｗｉｄｔｈ−１〕まで）がすべて優勢シンボルか否かをチェックする（ステップＳ１８）。すべて優勢シンボルならステップＳ１９へ進む。ひとつでも劣勢シンボルが存在したら、直ちにステップＳ２０へ進む。そして、後半部系列がすべて優勢シンボルなら、符号語として“０”を出力する（ステップＳ１９）。
【００６０】
一方、前半部系列に劣勢シンボルが存在する場合、符号語として“１”を出力する（ステップＳ２０）。そして、次に、ｗｉｄｔｈが１を超えているか否かをチェックする（ステップＳ２１）。１以下の場合、これ以上分割できないので、子の符号化サブルーチンを実行するステップＳ２２をスキップし、次の注目系列の符号化工程へリターンする。なお、後半部系列についても、ｗｉｄｔｈが２以上なら、さらに系列を２つに分け、それぞれ符号化する。そのため図５に示す符号化サブルーチンと同一の子の符号化サブルーチンを呼び出す（ステップＳ２２）。この符号化サブルーチンの再帰呼び出しによって後半部系列の符号化を実行する。
【００６１】
以上のような符号化プロセスの具体例を次に説明する。すなわち、符号化の具体例として、予測の初期値ｒｕｎを８、優勢シンボルを“０”として、“００００１００１”として表される入力ビットを符号化する場合について説明する。
【００６２】
まず、図４の符号化メインルーチンのステップＳ２で、Ａ〔０〕からＡ〔７〕に、上記の入力ビットを入力する。ステップＳ３では、Ａ〔０〕からＡ〔７〕のすべてが“０”かどうか判定する。上の例の場合、ビット列に“１”が含まれているので、ステップＳ５に移行し、まず符号語として“１”を出力する。続いてステップＳ６では、ｗｉｄｔｈの大きさをチェックするが、ｗｉｄｔｈはこのとき８なので、符号化サブルーチン（ステップＳ７）に進む。
【００６３】
符号化サブルーチンでは、まずステップＳ１０で、ｗｉｄｔｈを１／２の４に設定する。そしてステップＳ１１で、入力ビットの前半部、つまりＡ〔０〕からＡ〔３〕がすべて０かどうかチェックする。この場合、すべて“０”なのでステップＳ１２に進み、符号語として“０”を出力する。以上で前半部系列の符号化が完了する。続いてステップＳ１３を実行し、後半部系列の符号化に移るが、前半部系列がすべて“０”の場合、後半部系列に“１”が含まれるのは明らかである。したがって、ステップＳ２１でｗｉｄｔｈが１以下でない限り後半部系列をさらに分割して符号化しなければならない。そこで、符号化サブルーチンを子プロセスとしてステップＳ２２で再び呼び出す。なお、そのための前処理として、上述したようにステップＳ１３では、ｏｆｓにｗｉｄｔｈを加え、ｏｆｓを後半部系列の先頭位置にセットする。
【００６４】
ステップＳ２２では、ｏｆｓとｗｉｄｔｈを引き数として子の符号化サブルーチンを呼び出す。子の符号化サブルーチンを実行するステップＳ２２では、まず、図５に示す符号化サブルーチンのステップＳ１０でｗｉｄｔｈをさらに半分にして２に変更する。次のステップＳ１１では、前半部系列、すなわちＡ〔４〕とＡ〔５〕が共に“０”であるか否かをチェックする。この場合、Ａ〔４〕が“１”なので、次のステップＳ１４に移行し、符号語として“１”を出力する。そしてステップＳ１５でｗｉｄｔｈが１を超えていると判断し、孫プロセスをステップＳ１６で呼び出す。孫の符号化サブルーチンでは、まずステップＳ１０においてｗｉｄｔｈが１となる。Ａ〔４〕は“１”なのでステップＳ１１からステップＳ１４へ処理が移り、符号語“１”を出力する。ステップＳ１５では、ｗｉｄｔｈが１以下なので、ステップＳ１６をスキップし、ステップＳ１７でｏｆｓを５に変更する。Ａ〔５〕は“０”なのでステップＳ１８からステップＳ１９に処理が移り、符号語“０”を出力する。
【００６５】
次に、この孫の符号化サブルーチンから抜けて、子の符号化サブルーチンのステップＳ１７に戻る。子の符号化サブルーチンのｏｆｓは４、ｗｉｄｔｈは２であるから、ステップＳ１７でｏｆｓは６に変更される。したがってステップＳ１８では、Ａ〔６〕とＡ〔７〕をチェックすることになる。この場合、Ａ〔７〕が“１”なのでステップＳ２０へ移行し、符号語“１”を出力する。そして、再び孫の符号化サブルーチンをステップＳ２２で呼び出す。孫の符号化サブルーチンでは、Ａ〔６〕が“０”なのでステップＳ１２で符号語“０”を出力する。そして、ｗｉｄｔｈが１なので、ステップＳ２２をスキップして子の符号化サブルーチンに復帰する。
【００６６】
子の符号化サブルーチンに復帰したプロセスは、さらに符号化メインルーチンに復帰し、ステップＳ８で予測ｒｕｎの再設定と、優勢シンボルの再設定を行う。この例の場合、１次予測ははずれたが、２次予測で前半部が的中したので、ｒｕｎを８から４に変更し、優勢シンボルは引き続き“０”とする処理を施す。なお、予測ｒｕｎの設定は、２回続けてはずれたときに変更する等の設定にしても良い。
【００６７】
このような符号化プロセスによって、入力ビットである“００００１００１”が“１０１１０１０”の符号化系列となる。したがってこの場合、８ビットの入力系列が７ビットに圧縮されたことになる。
【００６８】
以上のような符号化プロセスを実行した場合の圧縮率と符号化時間を、図６に示す。この図６は、４種類のファイルについてこの符号化プロセスを使用した場合の圧縮率と符号化時間を示すと共に参考として、従来のＱＭコーダの圧縮率と符号化時間も示すものとなっている。図６に示されるようにこの符号化方法は、圧縮率がＱＭコーダと同レベルであり、符号化時間は大幅に短縮されたものとなっている。
【００６９】
なお、復号化プロセスについては、符号化プロセスと逆のアルゴリズムによって、入力されてくる符号語を復号している。すなわち、復号化プロセスも、復号化メインルーチンと復号化サブルーチンにより構成され、符号化と逆のアルゴリズムによって復号している。
【００７０】
このように、図４および図５に示す符号化プロセスおよびその符号化プロセスと逆のアルゴリズムを使用して行う復号化プロセスでは、圧縮率が従来のＱＭコーダ１０１と同レベルであり、一方、符号化時間や復号化時間は大幅に短縮されたものとなっている。しかし、この符号化プロセスおよび復号化プロセスにおいては、予測ビット数であるｒｕｎで定まるビット列を一度に符号化しているため、圧縮率を高めるために、ｒｕｎの最大値を大きく設定すると、ｒｕｎの個数分のビットを保存しておくためのバッファが大きくなるという問題が生じる。
【００７１】
この問題は、図２１に示す状態信号１０８をマルコフモデル化から得るような場合、そのバッファが非常に大きくなり、さらに大きな問題となる。すなわち、仮にｒｕｎをｎとしたとき、バッファとしてはｎビット分必要となり、さらにｍ状態のマルコフモデル化を行うと、バッファは各状態毎に必要となるため、ｎ×ｍビットの容量になる。この容量は、ｒｕｎの値が大きくなると無視できなくなる大きさとなる。
【００７２】
また、図４および図５に示す符号化プロセスおよびその符号化プロセスと逆のアルゴリズムを使用する復号化プロセスでは、その各処理時間は、ＱＭコーダに比べ大幅に短縮されているものの、符号化や復号化のサブルーチンを再帰的に呼び出して符号化や復号化を行っており、このサブルーチンの再帰的呼び出しのプロセスで時間を有するものとなっている。
【００７３】
このため、本発明では、図１から図５に示す符号化プロセスおよび復号化プロセスを生かしつつ、デコード用のバッファを小さくしたり、符号化や復号化の時間をさらに減少できるデータ符号化方法等を提案している。以下、その提案である本発明の実施の形態を、図７から図２０に基づき説明する。
【００７４】
まず、改良された本発明の第１の実施の形態のデータ符号化装置１を、図７に基づき説明する。
【００７５】
このデータ符号化装置１は、エントロピー符号化装置となっており、符号化すべき２値ビット列を入力するビット列分解部２と、各予測ビット長ｒｕｎ毎に符号化テーブルを内蔵する符号化テーブル部３と、符号化テーブル部３から入力される可変長符号を一旦バッファリングして固定のビット幅にならして出力するストリーム生成部４と、後述する状態遷移表を内蔵し、予測ビット長ｒｕｎ等を設定する符号化制御部５とから主に構成される。ここで、符号化テーブル部３と符号化制御部５とで符号化部を構成している。
【００７６】
ビット列分解部２は、符号化制御部５から予測ビット長ｒｕｎを指示する信号ＲＵＮと、優勢シンボルを指示する信号ＳＷを入力する。ここで、信号ＲＵＮは、１からｎ（ｎは最大予測ビット長）の値を取る。また、信号ＳＷは、その値が「０」のとき、“０”を優勢シンボルとし、「１」のとき、“１”を優勢シンボルとするが、その逆でも構わない。
【００７７】
さらに、ビット列分解部２は、デコードすべきビット数の信号ＤＥＣＮＵＭと、デコードすべきビットのパターンとなる信号パターンＤＥＣＰＡＴＮを符号化テーブル部３に出力する。信号ＤＥＣＮＵＭは、入力ビット列に、劣勢シンボルを含む４ビットのパターンが現れたとき、その４ビットとそれまで続いた優勢シンボル個数の合計数となる。なお、信号ＲＵＮが「４」未満のときは、信号ＲＵＮと同じ値が出力される。これは、この実施の形態では、区切りビット数ｐを「４」としているためである。
【００７８】
このようにして、ビット列分解部２は、入力したビット列が信号ＲＵＮで指定されたビット数分、すべて信号ＳＷで指定された優勢シンボルが続いたとき、すなわち、予測が的中したとき、信号ＤＥＣＮＵＭとして信号ＲＵＮの値を、信号パターンＤＥＣＰＡＴＮとして“０”を出力する。
【００７９】
符号化テーブル部３は、図８から図１１に示すような符号化テーブルを内蔵しており、どのテーブルを用いるかは、符号化制御部５からのテーブル番号指示信号ＴＡＢＬＥにより選択される。そして、この符号化テーブル部３は、ビット列分解部２からの信号ＤＥＣＮＵＭと信号パターンＤＥＣＰＡＴＮにより所定のテーブル内を検索し、所定の圧縮ビット列ＤＥＣＢＩＴとそのビット長ＬＥＮＧＴＨおよび予測の当たり外れを示すＦＡＩＬを出力する。なお、信号ＴＡＢＬＥは、信号ＲＵＮと１対１の関係を有するものとなっている。
【００８０】
図８の符号化テーブルは、テーブル番号は「０」で、信号ＲＵＮの値が「１」、すなわちｒｕｎが「１」の場合を示している。図８に示されるように、ｒｕｎが「１」のときは、２種類の信号となっている。すなわち、デコードすべきビット数は１個であり、信号パターンは“０”と“１”の２種類となる。この２種類の入力信号に対して、圧縮ビット列ＤＥＣＢＩＴと、そのビット長ＬＥＮＧＴＨと、予測の列外れを示すフラグＦＡＩＬの組み合わせからなる２種類の信号が対応する。例えば、信号ＤＥＣＮＵＭが「１」で、信号パターンＤＥＣＰＡＴＮが“０”の場合は、予測当たりとなり、フラグＦＡＩＬは当たり信号の「０」となり、圧縮ビット列ＤＥＣＢＩＴは“０”となり、ビット長ＬＥＮＧＴＨは「１」となる。
【００８１】
図９の符号化テーブルは、テーブル番号が「１」で、ｒｕｎが２の場合を示している。なお、各符号化テーブルの信号パターンＤＥＣＰＡＴＮと圧縮ビット列ＤＥＣＢＩＴは、共に右側から左側に入力してくる信号を示している。この図９の場合、その信号形態は４種類となる。デコードすべきビット数はすべて２個であり、そのときの信号パターンＤＥＣＰＡＴＮは“００”“１０”“０１”“１１”の４種類となる。信号パターンＤＥＣＰＡＴＮが“００”のときは、２つとも優勢シンボルのため予測が当たったこととなり、フラグＦＡＩＬは当たり信号の「０」となると共に、そのときの圧縮ビット列ＤＥＣＢＩＴは“０”となり、ビット長ＬＥＮＧＴＨは「１」となる。一方、信号パターンＤＥＣＰＡＴＮが“１０”のときは、劣勢シンボル“１”が入っており、予測が外れたこととなる。この結果、フラグＦＡＩＬは、外れ信号の「１」となり、圧縮ビット列ＤＥＣＢＩＴは、最初に“１”がくる。次に、“１０”の前半部が“０”であるため、予測が当たり圧縮ビット列ＤＥＣＢＩＴの２番目は“０”となり、“０１”となる。ここで、最初に予測外れとなっているので、後半部に“１”があることとなる。このため、圧縮ビット列ＤＥＣＢＩＴは、この“０１”がそのまま採用される。
【００８２】
信号パターンＤＥＣＰＡＴＮが“０１”のときは、劣勢シンボル“１”が入っており、予測が外れたこととなる。この結果、フラグＦＡＩＬは外れ信号の「１」となり、圧縮ビット列ＤＥＣＢＩＴは最初に“１”がくる。次に、“０１”の前半部が“１”であるため、予測がまたも外れたこととなり、圧縮ビット列ＤＥＣＢＩＴの２番目は“１”となる。信号パターンＤＥＣＰＡＴＮ“０１”の後半部は“０”であるため、予測当たりとなり、圧縮ビット列ＤＥＣＢＩＴの３番目は“０”となる。すなわち、信号パターンＤＥＣＰＡＴＮ“０１”に対応する圧縮ビット列ＤＥＣＢＩＴは、“０１１”となる。そして、ビット長ＬＥＮＧＴＨは「３」となる。同様にして、信号パターンＤＥＣＰＡＴＮ“１１”に対する圧縮ビット列ＤＥＣＢＩＴは、“１１１”となる。以上の９種類の信号の対応表が図９となっている。
【００８３】
同様にして、テーブル番号が「２」で、ｒｕｎが「４」の１６種類の信号の対応関係が図１０に示され、テーブル番号「３」でｒｕｎが「８」の計３１種類の信号の対応関係が図１１に示されている。なお、図１０のｒｕｎが「４」の場合では、ｒｕｎの値が区切りビット数ｐと同じとなるので、図８および図９と全く同じ関係のみのものとなるが、図１１のｒｕｎが「８」の場合は、区切りビット数ｐ（この実施の形態ではｐ＝４）より大きくなるため、少し変更された表となる。
【００８４】
次に、他の表とは若干異なるこの図１１の符号化テーブルの内容を説明する。この符号化テーブルでは、デコードすべき信号のビット数ＤＥＣＮＵＭは、「８」のものと「４」のものが存在する。「８」のものは、前半部がすべて“００００”のものであり、「４」のものは、ｒｕｎが「８」で前半部に劣勢シンボル“１”がきた場合のものを示している。
デコードすべき信号のビット数ＤＥＣＮＵＭ（以下単にＤＥＣＮＵＭとして示す）が「８」で、信号パターンＤＥＣＰＡＴＮ（以下単にＤＥＣＰＡＴＮとして示す）が“００００”のときは“００００００００”であることを示し、予測が当たったこととなり、フラグＦＡＩＬ（以下単にＦＡＩＬとして示す）は当たり信号の「０」となる。そして、圧縮ビット列ＤＥＣＢＩＴ（以下単にＤＥＣＢＩＴとして示す）は“０”で、ビット長ＬＥＮＧＴＨ（以下単にＬＥＮＧＴＨとして示す）は「１」となる。ＤＥＣＮＵＭが「８」で、ＤＥＣＰＡＴＮが“１０００”のときは、“１０００００００”であることを示し、予測が外れたこととなり、ＦＡＩＬは外れ信号の「１」となる。そして、ＤＥＣＢＩＴの１番目には“１”がくる。次に、前半部“００００”は予測当たりとなり、ＤＥＣＢＩＴの２番目には“０”がくる。このとき、後半部“１０００”に劣勢シンボル“１”が当然くることとなるため、後半部の４つの信号に対するＤＥＣＢＩＴは、特に発生しない。
【００８５】
後半部“１０００”の中の前半部“００”は、予測当たりであり、３番目のＤＥＣＢＩＴは“０”となる。このとき、後半部“１０”に劣勢シンボル“１”が当然くることとなるため、後半部の２つの信号に対するＤＥＣＢＩＴは特に発生しない。そして、この後半部“１０”の前半部“０”は予測当たりとなり、４番目のＤＥＣＢＩＴは“０”となる。こうなると、最後尾に“１”があることが当然となり、特にＤＥＣＢＩＴは発生しない。よって、ＤＥＣＰＡＴＮ“１０００”に対応するＤＥＣＢＩＴは“０００１”となる。そして、ＬＥＮＧＴＨは「４」となる。これが、図１１のテーブル番号「３」の表の上から２番目の状態に対応する。
【００８６】
このような関係は、図１１の符号化テーブルの第３番目から第１６番目にも当てはまる。一方、図１１のテーブル番号「３」の上から第１７番目から第３１番目までは、ＤＥＣＮＵＭが「４」となり、図１０のテーブル番号「２」のものに近似する。すなわち、図１０の符号化テーブルの第２番目から第１６番目のものに、ｒｕｎが「８」として見たときの予測外れの“１”がすべて最初に付加されたものと、図１１のＤＥＣＮＵＭ「４」のものとは同一となる。なお、符号化テーブル部３より出力される符号は、ＬＥＮＧＴＨによって指定される可変長符号になっている。
【００８７】
ストリーム生成部４は、入力の可変長符号を一旦バッファリングして、出力の伝送路で定められた固定のビット幅にならして出力するものとなっている。
【００８８】
符号化制御部５の基本動作は、信号ＲＵＮ（以下単にＲＵＮという）によってビット列分解部２にビットの切り出し方法を指示し、同時に信号ＴＡＢＬＥ（以下単にＴＡＢＬＥという）により符号化テーブルの選択を行うものとなる。そして、符号化テーブル部３からフィードバックされるＦＡＩＬにより、次の符号化のためのＲＵＮとＴＡＢＬＥを設定する。なお、この実施の形態では、区切りビット数ｐを利用した段階的な符号化を導入したため、ある予測ビット長ｒｕｎで符号化した際、必要に応じて途中の段階であることをこの符号化制御部５は記憶する必要がある。
【００８９】
この符号化制御部５の具体的な動作は、図１２に示す状態遷移表に基づくものとなっている。この状態遷移表の動作について、予測当たりが続く場合を例にして説明する。ここで、初期状態は、ＳＳ１となっている。まず、状態ＳＳ１のとき、ｒｕｎが「１」で、ＴＡＢＬＥは「０」である。このため、図８に示すテーブル番号「０」の符号化テーブルが使用される。そして、予測が当たる場合は、優勢シンボルが“０”が続くことであるため、入力されるビット列入力からそのＤＥＣＮＵＭの数である「１」個分の“０”のみを符号化テーブル部３に送り、テーブル番号「０」のテーブル（＝図８の表）に基づいて、ＦＡＩＬ「０」と、ＤＥＣＢＩＴ“０”と、ＬＥＮＧＴＨ「１」とが出力される。そして、そのＦＡＩＬ「０」が符号化制御部５に伝えられる。
【００９０】
符号化制御部５は、図１２の状態遷移表に基づき、ＳＳ１中のＦＡＩＬ「０」となるものを見つけ、次の状態として状態ＳＳ０を選択する（図１２の状態遷移表の上から３番目）。このとき、信号ＳＷは“０”となるので、シンボルの逆転はなく、そのまま“０”が優勢シンボルとなる。状態ＳＳ０においても、同様な動作の結果、状態遷移表の第１番目が選択され、状態ＳＳ３が次の状態となる。これによって、２回予測が当たったこととなる。
【００９１】
この状態遷移表では、２回予測が当たると、ｒｕｎが２倍になる。すなわち、上から７番目および８番の状態ＳＳ３となり、ｒｕｎが「２」となる。このように予測が当たり続けると、すなわち、入力ビット列がこの場合であると“０”であり続けると、ｒｕｎが「２」「２」「４」「４」「８」「８」と増えていく。また、一方、予測が外れ続けるときは、２回毎、同一ｒｕｎで行い小さくなっていく。すなわち、ｒｕｎが「８」「８」「６」「６」「４」「４」「２」「２」と小さくなっていく。そして、ｒｕｎが「１」のときに、予測が外れると、信号ＳＷは反転する。
【００９２】
このような状態遷移表の動作のルールをまとめると、次のとおりとなる。
【００９３】
(1)同一の予測ビット長ｒｕｎでの予測が２回連続して的中したとき、予測ビット長ｒｕｎを２倍する。
【００９４】
(2)同一の予測ビット長ｒｕｎでの予測が２回連続して外れたとき、予測ビット長ｒｕｎを１／２倍する。
【００９５】
(3)予測ビット長ｒｕｎが４以下のときは、１回で符号化を実行する。
【００９６】
(4)予測ビット長ｒｕｎが８で、ＤＥＣＮＵＭ＝４のときは、２回に分けて符号化を実行する。
【００９７】
(5)このときは、状態ＳＳ５に遷移して、予測ビット長ｒｕｎを「４」で、後半のビットを符号化する。
【００９８】
なお、信号ＳＷの反転とは、この値が１のとき、信号ＳＷを反転させるという意味である。
【００９９】
なお、図１２で示す状態遷移表は、ｒｕｎが「８」までしか示していないが、この実施の形態では、ｒｕｎを最大「１６」としているので、ｒｕｎ「１６」のものも、図示していないが同様に作成されている。また、状態遷移表としては、ｒｕｎが「３２」以上のものにしても良い。さらに、当たりや外れが２回続いたらｒｕｎを増加させたり減少させたりするのではなく、１回毎に変えたり３回以上の数としたり、種々のパターンを採用することができる。また、このような符号化テーブルとしては、ビット数の少ないものだけを用意し、大きなビット数、例えば、１６ビット以上の場合は符号化テーブルを持たないようにすることもできる。
【０１００】
次に、以上のような構成を有するデータ符号化装置１の動作を具体例を使用して説明する。
【０１０１】
例えば、予測が当たり続けて、ｒｕｎ＝１６となった状態で、“０００００１００００１１１１００………」のような形で入力してきたビット列を符号化する場合、４ビットの区切りビット数ｐで区切り、まず、最初は“０００００１００”までを符号化することとなる。これは、劣勢シンボル“１”が第１番目の区切りビット数（＝最初の４ビット）部分にはなく、第２番目（＝次の４ビット）に出てくるためである。そして、次に“００１１”を、そして最後に“１１００”を符号化することとなる。
【０１０２】
このため、ビット列分解部２から出力されるＤＥＣＮＵＭは、「８」「４」「４」となる。一方、ＤＥＣＰＡＴＮは、“０１００”“００１１”“１１００”（ここでは、いずれのパターンも左の数値から入力されてくるとする）となる。このような条件において、ＤＥＣＢＩＴは、まず、ｒｕｎ＝１６としたときの予測外れの“１”がくる。次に、“０００００１００”は、ＲＵＮ「８」、ＴＡＢＬＥ「３」、ＤＥＣＮＵＭ「８」のため、図１１に示す上から５番目に相当するものであり（図１１に示す各数値の場合、それぞれ右端側から入力されてくることに注意）、ＤＥＣＢＩＴは“１０１００”となる。このため、先の“１”と合わせられた“１１０１００”（この数値は左端から順に出力）のＤＥＣＢＩＴとＬＥＮＧＴＨ「６」が符号化テーブル部３からストリーム生成部４に出力される。
【０１０３】
一方、符号化制御部５内の状態遷移表でいえば、状態ＳＳ６でＤＥＣＮＵＭ「８」のとき、ＦＡＩＬ「１」となったこととなり、次の状態は状態ＳＳ７となる。そして、次の“００１１”は、ｒｕｎ＝８でＤＥＣＮＵＭ「４」なので、テーブル番号「３」のテーブル（＝図１１の符号化テーブル）が採用され、その上から１９番目のものが該当し、“１１０１１”のＤＥＣＮＵＭとＬＥＮＧＴＨ「５」が符号テーブル３から出力される。
【０１０４】
最後の“１１００”については、前の状態が状態ＳＳ７のｒｕｎ「８」、ＤＥＣＮＵＭ「４」で、ＦＡＩＬ「１」となったため（図１２の１番下の状態）、状態ＳＳ５が採用される。このため、ｒｕｎ「４」、ＴＡＢＬＥ「２」となり、図１０に示すテーブル番号「２」の符号化テーブルが使用される。そして、このテーブル番号「２」のテーブルにおいて、下から４番目が該当し“１１１１０”のＤＥＣＢＩＴと、ＬＥＮＧＴＨ「５」が符号化テーブル３からストリーム生成部４に出力される。なお、状態ＳＳ５で、ＦＡＩＬは「１」となるので、次は状態ＳＳ２に移る。すなわち、次の入力ビット列に対しては、ｒｕｎ＝２である図９の符号化テーブルが使用されることとなる。
【０１０５】
以上をまとめると、入力ビット列“０００００１００００１１１１００”が“１１０１００”，“１１０１１”，“１１１１０”の３つの圧縮ビット列として符号化されたこととなる。なお、入力ビット列や３つの圧縮ビット列は、共に先頭側から入力され、出力されていくものとする。この点、図８から図１１の各符号化テーブルとは異なることに注意する必要がある。すなわち、各符号化テーブルでは、その表示の各値は、その表示の右端から順に入力し、出力するものとなっている。
【０１０６】
そして、ｒｕｎは、当初「１６」であったのが、この４ビットの区切りビットｐで段階的に符号化していく中で、ｒｕｎは「２」となり、次の入力ビット列に対しては、「２」の予測ビット長ｒｕｎで符号化されることとなる。
【０１０７】
一方、先に示した本発明の元となる基本的プロセスで、同じ入力ビット列“０００００１００００１１１１００”を符号化すると、まずｒｕｎ＝１６での予測外れの“１”、次に前半の８ビットを注目し、２番目に予測外れの“１”がきて、さらに前半の４ビット“００００”に注目し、予測当たりの“０”が３番目にくる。すると、後半部の４ビット“０１００”に劣勢シンボルがくるとは確実なので、すぐに２つに分割し、前半の２ビット“０１”に注目する。このため、予測外れの“１”が４番目にくる。次は、さらにこれを２分割し、前半の“０”に注目し、５番目に予測当たりの“０”がくる。すると、後半の“１”は劣勢シンボルが確実なので、すぐに後半の２ビット“００”に注目し、予測当たりの“０”が６番目にくる。
【０１０８】
以上の前半８ビットの符号化をまとめると、“１１０１００”となる。これは、本発明による符号化ビットと全く同じとなる。続く８ビットも同様な方法で進めていくと、これらも本発明による符号化ビットと同一となる。本発明の元となる基本的プロセスと本発明とが異なる点は、符号化されたビット自体ではなく、▲１▼符号化の区切り方、▲２▼予測ビット表の変更の仕方、▲３▼符号化テーブルの活用の３点にある。
【０１０９】
すなわち、改良した本発明では、入力ビット列に対しｒｕｎより小さい区切りビット数ｐ（この実施の形態ではｐ＝４）で区切り、劣勢シンボルが存在する区切り部分までで一旦符号化を区切るようにしている。先の例では、１６ビットの入力ビット列が３つに区切られて符号化されている。また、本発明では、次の入力ビット列に対し予測ビット長ｒｕｎは「２」となるのに対し、基本的プロセスの考え方では、予測外れは１回であり、ｒｕｎは「１６」のままとなる。さらに、本発明の基本的プロセスの考え方では、符号化サブルーチンを再帰的に呼び出して符号化しているが、改良した本発明では、符号化テーブル、具体的には予測ビット長ｒｕｎ毎に符号化テーブルを用いている。
【０１１０】
以上の３つの点は、それらが同時に利用されることによって大きな効果を生ずるが、それぞれ単独で使用されても十分効果を有する。例えば、第１の点の段階的に符号化する方法を採用すると、バッファ、例えば、ビット列分解部２やストリーム生成部４内の各バッファを小さくできるばかりか後述するマルコフモデル化によって圧縮ビット列を得ようとするときにそのバッファの容量を減少させることができる。
【０１１１】
第２の点の予測ビット長ｒｕｎの変更については、入力ビット列が途中からがらっとその性質が変わるような場合に特に有効となる。先の例では、予測が当たり続けてｒｕｎ＝１６となったのに対し、次に性質ががらっと変わったビット列、すなわち劣勢シンボルを多く含む“０００００１００００１１１１００”がきたとき、改良された本発明では、その性質に合わせｒｕｎは「２」となり、続く入力ビット列の性質に合う確率が高いものとなり、圧縮率が高くなる。しかし、本発明の基本的プロセスで処理した場合、ｒｕｎは「１６」のままであり、次の入力ビット列の性質にそぐわない確率の高いものとなる。なお、圧縮率の向上は、具体的には０．５％から数％程度であるが、各プログラムソフト等が大容量化している現在では、このようなわずかな数値の向上効果も無視し得ないものとなっている。
【０１１２】
第３の点の符号化テーブルについては、サブルーチンの再帰的呼び出しによる符号化に比べ、符号化テーブルのためのメモリ容量は若干増えるものの、符号化速度が極めて速くなる。
【０１１３】
次に、本発明の第１の実施の形態のデータ復号化装置１０について、図１３に基づき説明する。
【０１１４】
このデータ復号化装置１０は、符号化された信号のストリームを入力するストリーム切り出し部１１と、予測ビット長ｒｕｎに応じた複数の復号テーブルを内蔵する復号テーブル部１２と、復号されたビットをストアし、所定のシンボルを出力するデコードバッファ部１３と、データ符号化装置１の符号化制御部５内の状態遷移表と同じ状態遷移表を有する復号制御部１４とから主に構成されている。なお、復号テーブル部１２と復号制御部１４とで復号化部を構成している。
【０１１５】
ストリーム切り出し部１１は、復号テーブル部１２から、復号したビット数を後述するＬＥＮＧＴＨにより指示されるので、その値に基づき、復号済みビットを廃棄して、未復号ビットの先頭が、符号化されたデータとなる復号予定の符号語信号ＣＯＤＥ（以下単にＣＯＤＥという）の最下位ビット（または最上位）に来るようにストリームを切り出す。なお、ＬＥＮＧＴＨを評価して、復号済みビットを廃棄するのは、デコードバッファ部１３から廃棄指示ＤＥＣＲＥＱ（以下単にＤＥＣＲＥＱという）があったときのみである。また、ＣＯＤＥは８ビット単位で送信される。
【０１１６】
復号テーブル部１２は、図１４から図１７に示す各復号テーブルを内蔵し、復号制御部１４が出力するテーブル番号指示信号ＴＡＢＬＥ（以下単にＴＡＢＬＥという）によりそれらを切り替えて使用する。そして、復号テーブル部１２は、次の信号を出力する。
【０１１７】
(1)何ビット復号したかを示す信号ＬＥＮＧＴＨ（以下単にＬＥＮＧＴＨという）で、データ符号化装置１におけるＬＥＮＧＴＨに相当するもの
(2)予測の当たり外れを示す信号ＦＡＩＬ（以下単にＦＡＩＬという）で、データ符号化装置１におけるＦＡＩＬに相当するもの
(3)復号したビット・パターン信号ＤＥＣＰＡＴＮ（以下単にＤＥＣＰＡＴＮという）で、データ符号化装置１におけるＤＥＣＰＡＴＮに相当するもの
(4)復号結果が何ビットかを示す信号ＤＥＣＮＵＭ（以下単にＤＥＣＮＵＭという）で、データ符号化装置１におけるＤＥＣＮＵＭに相当するもの
図１４に示すｒｕｎ＝１の復号テーブルは、ＣＯＤＥが“０”“１”の２種類に対応する各出力が記載されている。この復号テーブルは、図８のｒｕｎ＝１の符号化テーブルに相当するもので、符号化テーブル中のＤＥＣＢＩＴに相当するものが、この復号テーブルではＣＯＤＥとなっている。図１５に示すｒｕｎ＝２の復号テーブルは、同様に図９のｒｕｎ＝２の符号化テーブルに相当するものとなっている。また、図１６に示すｒｕｎ＝４の復号テーブルでは、図１０のｒｕｎ＝４の符号化テーブルに相当し、図１７に示すｒｕｎ＝８の復号テーブルは、図１１のｒｕｎ＝８の符号化テーブルに相当している。なお、各復号テーブルにおける各数値も、符号化テーブルと同様に、各数値の右端側から入力し、出力する表示となっている。
【０１１８】
デコードバッファ部１３は、４ビット（この実施例の場合）以下のＤＥＣＰＡＴＮとＤＥＣＮＵＭを直接的にストアし、それぞれデコードバッファ部１３内のＰＡＴＮＲＥＧ（以下単にＰＡＴＮＲＥＧという）とナンバーレジスタＮＵＭＲＥＧ（以下単にＮＵＭＲＥＧという）にストアする。そして、デコードバッファ部１３の出力がｑビット幅の場合、デコードバッファ部１３は、１回デコード・データを出力する度にストアしたＮＵＭＲＥＧからｑを減じる。そして、ＮＵＭＲＥＧがｑより小さくなったら、ＤＥＣＲＥＱをアクティブにして、新たなデータのデコード要求を発する。また、ＮＵＭＲＥＧが５以上のときは、信号ＳＷで定まる優勢シンボルをデコード出力として出力する。一方、ＮＵＭＲＥＧが４以下になったら、ＰＡＴＲＥＧの値を出力する。
【０１１９】
例えば、図１７の上から５番目のＣＯＤＥ“００１０１”が復号テーブル部１２に入力された場合、ＤＥＣＮＵＭ＝８、ＤＥＣＰＡＴＮ＝“００１０”がデコードバッファ部１３に入力されてくる。このとき、信号ＳＷが「０」となっていたとし、出力を２ビット単位（これはｑ＝２に相当）で行うとした場合、最初の２回の出力は優勢シンボルを出力すればよい。この場合ＳＷ＝０なので、優勢シンボルは“０”である。したがって、“００００”を出力する。この４ビットを出力した時点で、ＮＵＭＲＥＧは４（＝８−４）になっている。そこで、次のサイクルは、ＰＡＴＮＲＥＧの値を、順に出力する。すなわち、“０１００”をこの表示の左端側から出力する。
【０１２０】
復号制御部１４は、符号化制御部５と同じ状態遷移表を保有している。そして、状態の初期値は、ＳＳ１であり、ＦＡＩＬとＤＥＣＮＵＭにより、次の遷移先が決定され、ＤＥＣＲＥＱがアクティブのとき、その遷移先へ遷移する。
【０１２１】
以上のように構成されるデータ復号化装置１０は、先に示したデータ符号化装置１と逆のアルゴリズムによって動作する。なお、このデータ復号化装置１０は、デコードバッファ部１３の出力状態によって制御されるものとなっている。すなわち、デコードバッファ部１３のＮＵＭＲＥＧが出力ビット幅ｑより小さくなると、ＤＥＣＲＥＱがストリーム切り出し部１１と復号制御部１４へ出力される。ストリーム切り出し部１１は、そのＤＥＣＲＥＱにより復号済みビットをそのＬＥＮＧＴＨ分廃棄する
先の例のｒｕｎ＝８でＣＯＤＥ“００１０１”の場合、ＮＵＭＲＥＧが「８」から「４」へ、「４」から「２」、「２」から「０」へと下がる。この「２」から「０」へ下がったときに、ＤＥＣＲＥＱが発生する。そして、ＬＥＮＧＴＨが「５」であるので、ＣＯＤＥから復号済みの５ビットを廃棄する。このため、ストリーム切り出し部１１内のＣＯＤＥには、未復号ビットが最下位または最上位にきて、次の復号に備える。一方、復号制御部１４では、ｒｕｎ＝８、ＤＥＣＮＵＭ＝８で、ＦＡＩＬ＝１なので、状態ＳＳ７へ遷移する。このため、ｒｕｎ＝８に相当するＴＡＢＬＥ＝３を復号テーブル部１２に向けて出力する。
【０１２２】
この結果、復号テーブル部１２は、図１７のテーブル番号「３」であるｒｕｎ＝８の復号テーブルを準備する。そして、入力してくるＣＯＤＥからＬＥＮＧＴＨ、ＤＥＣＮＵＭ、ＤＥＣＰＡＴＮおよびＦＡＩＬが確定し、出力される。例えば、そのＣＯＤＥの最初が“０”であれば、ＣＯＤＥ“０”であることが確定し、ＬＥＮＧＴＨ＝１、ＤＥＣＮＵＭ＝８、ＤＥＣＰＡＴＮ＝“００００”、ＦＡＩＬ＝「０」を出力する。一方、ＣＯＤＥが“０１０１１”の場合、ＣＯＤＥの最初が“１”であるので、まだ確定せず、次の“１”でも、３番目の“０”でも、４番目の“１”でも確定しない。しかし、５番目の“０”が入った段階で“０１０１１”であることが確定する。この確定によって、ＬＥＮＧＴＨ＝５、ＤＥＣＮＵＭ＝４、ＤＥＣＰＡＴＮ＝“０１００”、ＦＡＩＬ＝１がそれぞれ出力される。このようにして、順次、復号されていく。
【０１２３】
このデータ復号化装置１０は、データ符号化装置１と同様に、本発明の基本的プロセスに基づく復号に比べると、▲１▼段階的な復号によるバッファ容量の減少化▲２▼信号の性質にあった予測ビット長ｒｕｎの変更▲３▼復号テーブルによる復号速度の向上という各種の有利な効果を有するものとなる。
【０１２４】
次に、以上のようなデータ符号化装置１やデータ復号化装置１０をマルコフモデル化のような条件付き符号化や条件付き復号化を行う場合に適用した、本発明の第２の実施の形態について説明する。
【０１２５】
まず、条件付き符号化を行うためのデータ符号化装置を図１８に基づいて説明する。なお、説明に当たり、データ符号装置１と同一部材および同一信号には、同一符号および同一名称を付し、説明を省略または簡略化する。
【０１２６】
このデータ符号化装置２０は、ビット列分解部２と、符号化テーブル部３と、ストリーム生成部４と、データ符号化装置１の符号化制御部５内の状態遷移表と同じ表を有する状態遷移部２１と、マルコフモデル等により生成される符号化条件を入力し、その条件毎に現在の状態の信号を状態遷移部２１に与え、符号化後に次の状態の信号を入力し、その符号化条件の状態を記憶しておく状態記憶部２２とから主に構成される。すなわち、条件付き符号化を行うためには、データ符号化装置１の符号化制御部５の状態を条件毎に管理することになる。
【０１２７】
したがって、マルコフモデルのような条件付き符号化を行うときは、図１８に示す構成とし、条件をインデックスとして、状態記憶部２２から該当する状態を取り出し、その状態を図１２に示した状態遷移表により遷移させ、次の状態を再び状態記憶部２２の元の番地にストアしておけば、条件毎に、状態を管理できることとなる。したがって、予測ビット長ｒｕｎ等のパラメータも条件毎に個別に設定できることとなる。なお、マルコフモデル化する場合、ビット列分解部２には、各符号化条件毎に切り換えるバッファが複数必要となるが、この実施の形態では、予測ビット長ｒｕｎの数ではなく、より小さい固定の区切りビット数ｐで段階的に符号化しているので、そのバッファの容量はそれ程大きくならず、実用面で適したものとなっている。
【０１２８】
次に、条件付き復号化を行うためのデータ復号化装置３０を図１９に基づいて説明する。なお、説明に当たり、データ復号化装置１０と同一部材および同一信号には、同一符号および同一名称を付し、説明を省略または簡略化する。
【０１２９】
このデータ復号化装置３０は、ストーム切り出し部１１と、復号テーブル部１２と、デコードバッファ部１３と、データ復号化装置１０の復号制御部１４内の状態遷移表と同じ表を有する状態遷移部３１と、マルコフモデル等により生成される復号条件を入力し、その条件毎に現在の状態の信号を状態遷移部３１に与え、復号後に次の状態の信号を入力し、その復号条件の状態を記憶しておく状態記憶部３２とから主に構成される。
【０１３０】
なお、デコードバッファ部１３は、復号条件が入力し、その条件毎に個別に管理されるものとなっている。このため、マルコフモデルのような条件付き復号化の場合、バッファとして非常に大きなものが必要になる。しかし、本実施の形態のデータ復号化装置３０では、先に示したように段階的な復号を行うので、各バッファは小さいものでも十分対応でき、マルコフモデルのような条件付きの復号化でもデコードバッファ部１３はそれ程大きな容量を必要としなくなる。
【０１３１】
このデータ復号化装置３０においては、状態遷移を条件毎に個別に管理する点で、データ符号化装置２０と同様である。ただし、このデータ復号化装置３０の場合は、上述したようにさらにデコードバッファ部１３も個別に管理しなければならない。このため、デコードバッファ部１３は、ＮＵＭＲＥＧ、ＰＡＴＮＲＥＧに相当するレジスタを有り得る条件数分内蔵し、復号条件によって切り換えるものとなっている。
【０１３２】
以上のような、本発明の第２の実施の形態の、条件付き符号化および復号化を行うデータ符号化装置２０および符号化方法ならびにデータ復号化装置３０および復号化方法は、先に示した第１の実施の形態のデータ符号化装置１やデータ復号化装置１０の場合と同様な効果を有する。加えて、マルコフモデルのような条件付きの符号化や復号化が行え、圧縮率が高くなり、復号効率も良くなる。しかも、マルコフモデル化等の場合の大きな障害となるバッファ容量の大幅な増大という問題を防止でき、実用化に適したものとなる。
【０１３３】
なお、上述の各実施の形態は、本発明の好適な実施の形態の例であるが、これに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々変形実施可能である。例えば、予測が当たったときに出力する符号語としては“０”ではなく“１”とし、予測がはずれたときは“１”ではなく０”としたり、予測が当たったときは優勢シンボルを出力し、予測がはずれたときは劣勢シンボルを出力するようにしても良い。
【０１３４】
また、新減少予測ビット数を元の予測ビット数の１／２ではなく、１／３や１／４等にしたり、元の予測ビット数から所定数を差し引いた数等とすることができる。一方、新増加予測ビット数も元の予測ビット数の２倍ではなく、３倍や４倍等にしたり、元の予測ビット数に所定数を加えた数等とすることができる。なお、新増加予測ビット数を無制限とせず、所定の値、例えば２５６ビット等、２の倍数を最大値とするようにしても良い。また、新減少予測ビット数の最小値としては１ではなく、２や３等他の数値としても良い。
【０１３５】
また、データ符号化装置１，２０やデータ復号化装置１０，３０をハード構成ではなく、ソフトウェアで対応するようにしても良い。すなわち、本発明のデータ符号化方法やデータ復号化方法をすべてソフトウェアで対応したり、例えば、データ符号化方法はソフトウェアで対応し、データ復号化方法は、先に示したデータ復号化装置１０，３０等のハードで対応するようにしても良い。
【０１３６】
また、本発明はいわば予測ランレングス符号化方式とも言えるものであるが、この予測ランレングス符号化方式は、２値の系列データ以外に多値系列についても適用することができる。すなわち、多値系列のデータを工夫によって２値のビット列として扱うようにすれば本発明の予測ランレングス符号化方式および復号化方式を適用することができる。例えば、ビット・プレーンに分けて、各ビット・プレーンをこの予測ランレングス符号化方式で符号化するようにしても良い。また、最上位ビットからプレーン毎にこの予測ランレングス符号化方式にて符号化を行い、“１”が出現した時点で続く下位ビットを直接ストリームに出力するようにしても良い。
【０１３７】
また、この予測ランレングス符号化方式を多値系列に適用する方式としては、ビット・プレーンではなくレベル・プレーン、例えばシンボルが８ビットの場合、２５６のレベル・プレーンに分けて行う方法もある。例えば、入力シンボルをグループに分け、グループ番号をこの予測ランレングス符号化方式で符号化する方法が考えられる。具体的には、例えば、入力シンボルを図２０に示すように、グループ分けし、まず入力シンボルがグループ番号０か０以外かを示す判定ビットをこの予測ランレングス符号化方式で符号化する。もし入力シンボルが０ならこのシンボルの符号化を完了するが、そうでない場合はさらにグループ番号が１か１以外かを示す判定ビットをこの予測ランレングス符号化方式で符号化する。このようにして、グループ番号が確定するまで、判定ビットを予測ランレングス符号化方式で符号化し、確定したグループ番号が２以上の場合は、必要とする付加ビットを直接ストリームに出力する。この方法は、グループ番号が確定した時点で、上位の判定ビットの符号化を行わないので、処理速度が向上する。
【０１３８】
以上のような、多値系列への本発明の適用は、データ符号化の場合に限らず当然のことながら、データ復号化の場合にも同様なアルゴリズムによって適用することができる。
【０１３９】
【発明の効果】
以上説明したように、本発明のデータ符号化方法およびデータ符号化装置では、ＱＭコーダ並みの符号化効率が得られる一方、符号化速度がＱＭコーダに比べ非常に速いものとなる。このため、現在使用されている各種の２値ビット列圧縮方式の中で最も実用性の面で優れたものとなる。しかも、段階的な符号化を行う場合は、バッファの容量を減少させることができ、マルコフモデル化等へ条件付き符号化に際し特に有利となる。また、符号化テーブル使用の場合は、符号化の速度を向上させることができる。
【０１４０】
また、本発明のデータ復号化方法およびデータ復号化装置では、同様に、ＱＭコーダ並みの伸長効率が得られる一方、復号化速度がＱＭコーダに比べ非常に速いものとなる。このため、現在利用されている各種の２値ビット列復号方式の中で、実用上最も優れたものとなり、利便性が向上する。しかも、段階的な復号化を採用した場合は、バッファの容量を減少させることができ、マルコフモデル化等の条件付き復号化に際し特に有利となる。また、復号テーブル使用の場合は、復号化の速度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の基本原理となるアルゴリズムの概要を説明するための図で、注目系列と予測ビット数ｒｕｎとの関係を示す図である。
【図２】本発明の基本原理となるアルゴリズムの概要を説明するための図で、図１の注目系列を分割した状態を示す図である。
【図３】本発明の基本原理となるアルゴリズムの概要を説明するための図で、図２の前半部注目系列をさらに分割した状態を示す図である。
【図４】本発明の前提となる基本的な符号化プロセスを説明するためのフローチャートで、符号化メインルーチンを示すフローチャートである。
【図５】本発明の前提となる基本的な符号化プロセスを説明するためのフローチャートで、符号化サブルーチンを示すフローチャートである。
【図６】本発明の前提となる基本的なデータ符号化方法による圧縮率と符号化時間を示す図である。
【図７】本発明のデータ符号化装置の第１の実施の形態の構成を示すブロック図である。
【図８】図７のデータ符号化装置の符号化テーブル部内の符号化テーブルを示す図で、予測ビット長が「１」の場合のテーブルを示す図である。
【図９】図７のデータ符号化装置の符号化テーブル部内の符号化テーブルを示す図で、予測ビット長が「２」の場合のテーブルを示す図である。
【図１０】図７のデータ符号化装置の符号化テーブル部内の符号化テーブルを示す図で、予測ビット長が「４」の場合のテーブルを示す図である。
【図１１】図７のデータ符号化装置の符号化テーブル部内の符号化テーブルを示す図で、予測ビット長が「８」の場合のテーブルを示す図である。
【図１２】図７のデータ符号化装置の符号化制御部内の状態遷移表を示す図である。
【図１３】本発明のデータ復号化装置の第１の実施の形態の構成を示すブロック図である。
【図１４】図１３のデータ復号化装置の復号テーブル部内の復号テーブルを示す図で、予測ビット長が「１」の場合のテーブルを示す図である。
【図１５】図１３のデータ復号化装置の復号テーブル部内の復号テーブルを示す図で、予測ビット長が「２」の場合のテーブルを示す図である。
【図１６】図１３のデータ復号化装置の復号テーブル部内の復号テーブルを示す図で、予測ビット長が「４」の場合のテーブルを示す図である。
【図１７】図１３のデータ復号化装置の復号テーブル部内の復号テーブルを示す図で、予測ビット長が「８」の場合のテーブルを示す図である。
【図１８】本発明のデータ符号化装置の第２の実施の形態の構成を示すブロック図である。
【図１９】本発明のデータ復号化装置の第２の実施の形態の構成を示すブロック図である。
【図２０】本発明のアルゴリズムを多値系列データに適用する場合の１列を説明するための図で、入力シンボルを複数のグループに分けた状態を示す図である。
【図２１】従来の算術符号型のエントロピー符号器であるＱＭコーダの構成を示す図である。
【図２２】図２１のＱＭコーダの動作を示すフローチャートである。
【符号の説明】
１データ符号化装置
２ビット列分解部
３符号化テーブル部（符号化部の一部）
４ストリーム生成部
５符号化制御部（符号化部の一部）
１０データ復号化装置
１１ストリーム切り出し部
１２復号テーブル部（復号化部の一部）
１３デコードバッファ部
１４復号制御部（復号化部の一部）
ＣＯＤＥ復号予定の符号語信号（符号化されたデータ）
ＤＥＣＢＩＴ圧縮ビット列を示す信号
ＤＥＣＮＵＭデコードすべきビット数を示す信号
ＤＥＣＰＡＴＮデコードすべきパターンを示す信号
ＦＡＩＬ予測の当たり外れを示す信号（フラグ）
ＬＥＮＧＴＨ圧縮ビット列のビット長および復号されたビット長を示す信号
ＲＵＮ予測ビット長を指示する信号
ＳＷ優勢シンボルを指示する信号
ＴＡＢＬＥ符号化テーブルや復号テーブルのテーブル番号を指定する信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a data encoding method for compressing binary information as it is into a binary bit string, compressing the binary information, converting a binary or higher multi-value information source into a binary bit string, and the binary encoding The present invention relates to a data encoding device, a data decoding method for decompressing compressed binary data, and a data decoding device.
[0002]
[Prior art]
Conventionally, what is called an arithmetic coding method is known in the world of information theory that handles binary signals consisting of “0” and “1”. This arithmetic coding method is an entropy coding method, and has essentially the property of lossless coding (lossless). The principle is a reorganization of an ideal encoding method for a memoryless information source known as Elias encoding into a practical form. In other words, the arithmetic code means that the corresponding section on the straight line of “0” and “1” is divided into unequal lengths according to the occurrence probability of each symbol, the target symbol sequence is assigned to the corresponding partial section, and recursion is performed. In particular, the coordinates of the points included in the section obtained by repeating the division are expressed as binary decimal numbers that can be distinguished from at least other sections, and are directly used as codes.
[0003]
Compared to a block code that associates a specific codeword with a finite number of information source symbols, this arithmetic coding method requires less hardware, such as the size of the encoder, for example, the required memory, and can be expected to be highly efficient. Further, there are advantages such as easy adaptive coding. For this reason, in the world of information theory that handles binary signals, this arithmetic coding method can be compressed to a level closest to the entropy of the information, and is said to be the most efficient coding method. Note that this arithmetic coding method is particularly suitable for coding of a Marcore information source.
[0004]
As this arithmetic coding method, a Q coder, an arithmetic code type MEL code, a Mini-Max coder, and the like have been proposed. A system called QM coder is known as an improvement of these arithmetic codes. This QM coder is commonly used in both the color still image coding standard (JPEG) and the binary image coding standard (JBIG). Note that this QM coder is a code for a binary information source, and when encoding a multi-value information source such as JPEG, pre-processing for binarizing the multi-value information source is required. In such a case, although the number of binary symbols to be encoded increases, it can be converted into a binary sequence without increasing the amount of information as a multilevel information source.
[0005]
The mechanism of this QM coder is described in detail in the specifications of JPEG and JBIG. Here, for the purpose of comparison with the present invention described later, an outline thereof will be briefly described based on FIG. The configuration of the arithmetic decoding type entropy decoder is substantially the same as the configuration of the entropy encoder, and thus the description thereof is omitted here.
[0006]
The QM coder 101 serving as an arithmetic code type entropy encoder includes an arithmetic operation unit 102 and an occurrence probability generation unit 103 that functions as a state memory. In this occurrence probability generation means 103, a state parameter table necessary for determining the symbol occurrence probability required for encoding is written. The state parameter is specified by the input state signal 106. Then, the occurrence probability calculation parameter of the occurrence probability generation unit 103 is output to the arithmetic operation unit 104 with respect to the state parameter table specified by the state signal 106.
[0007]
The arithmetic operation unit 102 performs entropy encoding based on the occurrence probability input in this way, compresses the input data 104 into encoded data 105, encodes it, and outputs it. Then, the occurrence probability for the state signal is recalculated based on the value of the input data 104, and is input to the occurrence probability generation means 103 as a calculation parameter update value. This update result is stored in the table as the occurrence probability of the next data, so that the compression efficiency of the QM coder 101 is improved. Note that the state signal 106 is input to the occurrence probability generation unit 103. This is, for example, reference pixel data obtained by a technique called a Markov model, and is a signal used to increase the compression rate.
[0008]
The operation of the QM coder configured in this way will be described based on the flowchart of FIG. First, 0xFFFF is assigned to the register A in the QM coder 101, and 0x0000 is assigned to the register C. Also, an index ST for probability estimation is initialized (step S100). Next, the encoding target symbol (1 bit) is taken in (step S101). Then, it is determined whether the captured symbol is a dominant symbol or an inferior symbol (step S102). If it is a dominant symbol, the process proceeds to step S103, and if it is an inferior symbol, the process proceeds to step S106.
[0009]
The probability estimation table LSZ is referred to by the index ST, the occurrence probability of the inferior symbol is obtained, and the occurrence probability of the dominant symbol is obtained by subtracting it from the register A, and the value is substituted into the register A (step S103). Thereafter, it is checked whether the most significant bit of the register A is “1” (step S104). If “1”, the process proceeds to step S105, and if “0”, the process proceeds to step S114. If “1”, the probability ST table NMPS is referred to by the index ST, and the index ST for encoding the next symbol is obtained (step S105).
[0010]
In step S102, when the symbol is an inferior symbol, the probability estimation table LSZ is referred to by the index ST to determine the occurrence probability of the inferior symbol, and is substituted into the register A (step S106). Thereafter, the value of register A is added to register C (step S107). Then, the probability estimation table SWITCH is referred to by the index ST (step S108). When this is "1", the process proceeds to step S109, and the dominant symbol is changed.
[0011]
On the other hand, in step S110, the index ST for encoding the next symbol is obtained by referring to the probability estimation table NLPS by the index ST. In step S111, both the register A and the register C are shifted left by 1 bit. By this left shift, the most significant bit overflowing from the register C is output as a code word (step S112). In step S113, it is checked whether the most significant bit of the register A is “1”. If “1”, the process returns to step S111 to repeat the shift. If the most significant bit is “0”, the process goes to step S114, and if the encoded symbol is the last symbol, the process ends. Otherwise, the process returns to step S101.
[0012]
In this way, the QM coder 101 compresses and encodes a binary bit string input using the probability estimation tables LSZ, NMPS, and NLPS.
[0013]
[Problems to be solved by the invention]
However, although the arithmetic coding system such as the QM coder 101 has good coding efficiency, the coding speed is slow because coding is performed bit by bit as shown in the flowchart of FIG. For this reason, in practical terms, the Lembel / jib (= LZ) encoding method is dominant. However, the encoding efficiency of this LZ system is considerably lower than that of the arithmetic encoding system. As described above, there is no conventional technique in which the coding efficiency is as good as that of the arithmetic coding system and the code acceleration is as fast as that of the LZ system. Also, many encoding targets such as image encoding and universal encoding are multi-value information sources, and efficient compression and expansion of multi-value information sources are desired.
[0014]
The present invention achieves a coding and decoding efficiency substantially the same as that of an arithmetic coding system and greatly improves the coding and decoding speed, and a new data coding method and data code close to the speed of an LZ system It is an object to provide an encoding device, a data decoding method, and a data decoding device.
[0015]
[Means for Solving the Problems]
In order to achieve this object, in the data encoding method according to claim 1, when a binary bit string consisting of “0” and “1” is input, either “0” or “1” is set as a dominant symbol. One of the other symbols is an inferior symbol, and it is predicted that the number of dominant symbols will be n, and a prediction setting step for setting the n as the number of prediction bits, and a prediction sequence consisting of the input number of prediction bits is predicted. When one of the two hits, the code word “0” or “1” is output and encoded as a prediction hit signal, and the next n bit strings are encoded. The word “0” or “1” is output as a mispredicted signal, and the input bit string is delimited by a number of delimiter bits smaller than the n predicted bits. A prediction result encoding step that collectively encodes the patterns of the dominant symbols including the pattern if the inferior symbol is included in the divided pattern, and the prediction is deviated a predetermined number of times. Similarly, the prediction setting step and the prediction result encoding step are recursively repeated with the prediction bit number set to a new reduced prediction bit number smaller than n.
[0016]
In this way, when n dominant symbols are predicted and predicted, n bits are displayed as a signal per prediction, etc., and the compression efficiency increases and the coding speed increases. Become. In addition, if the prediction is lost, the number of prediction bits is decreased and the next prediction is performed. Therefore, even if the prediction is lost, the compression efficiency and the coding speed are not reduced so much. In addition, since encoding is performed step by step with a smaller number of delimiter bits than the predicted number of bits, the buffer for encoding can be reduced.
[0017]
According to the second aspect of the present invention, when a binary bit string consisting of “0” and “1” is input, either “0” or “1” is set as the dominant symbol, and the other is set as the inferior symbol. And a prediction setting step that predicts that the number of dominant symbols will be n, and sets the n as the number of prediction bits, and a codeword when the prediction is made for a target sequence of n input bit strings. As one of the signals, “0” or “1” is output and encoded as a prediction hit signal, and the next n bit strings are encoded. The other signal of 1 ″ is output as an unpredicted signal, and the input bit string is delimited by a number of delimiter bits smaller than the n number of predicted bits, which is inferior to the delimited pattern. A prediction result encoding step that collectively encodes the pattern of the dominant symbols including the pattern if the symbol is included, and when the prediction hits the specified number of times, n prediction bits The same prediction setting process and prediction result encoding process are repeated as a larger number of new increase prediction bits.
[0018]
In this way, when n dominant symbols are predicted and predicted, n bits are displayed as a signal per prediction, etc., and the compression efficiency increases and the coding speed increases. Become. Moreover, the more successful the prediction, the higher the data compression efficiency and the higher the encoding speed. In addition, since encoding is performed step by step with a smaller number of delimiter bits than the predicted number of bits, the buffer for encoding can be reduced.
[0019]
According to a third aspect of the present invention, in the data encoding method according to the first aspect, when the prediction hits the specified number of times, the prediction bit number is set to a new increase prediction bit number larger than n. For this reason, the more successful the prediction, the higher the compression efficiency and the higher the encoding speed.
[0020]
Furthermore, in the invention according to claim 4, in the data encoding method according to claim 2 or 3, the specified number of times is set to twice, and the newly increased predicted bit number is set to twice the predicted bit number. For this reason, since the prediction hits continue, that is, the number of predicted bits is changed after a certain tendency starts to appear, the data compression efficiency can be increased. Moreover, since the value is twice that of the previous value, the number of consecutive dominant symbols is the same as the number of consecutive dominant symbols, and the probability that the next prediction will be hit increases. As a result, the compression efficiency can be increased and the encoding speed can be increased.
[0021]
Furthermore, in the data encoding method according to claim 5, in the data encoding method according to claim 1, when the number of newly predicted decrease bits is 1 and the bit is an inferior symbol, the conventional inferior symbol is dominant in the subsequent encoding. A conventional dominant symbol is encoded as an inferior symbol. As a result, an appropriate prediction can be made according to the actual state of the input data, and a high coding speed and efficiency can be maintained.
[0022]
Furthermore, in the invention according to claim 6, in the data encoding method according to claim 1, the number of delimiter bits is a fixed predetermined value p, and when n ≦ p, the code is collectively The number of bits to be converted is n. As a result, when the number of predicted bits is larger than the fixed predetermined value p, encoding can be performed in stages, and the buffer at the time of encoding can be reduced.
[0023]
In addition, according to the seventh aspect of the present invention, in the data encoding method according to the sixth aspect, the predetermined value is 4. For this reason, it is possible to reduce the buffer at the time of encoding without significantly reducing the encoding speed, to reduce the buffer in the decoding system corresponding to this system, and to increase the decoding speed.
[0024]
In addition, in the invention according to claim 8, when a binary bit string consisting of “0” and “1” is input, either “0” or “1” is used as a dominant symbol, and the other is inferior. A code word when the prediction sequence for predicting n dominant symbols and setting the n as the number of prediction bits, and when the prediction is made for the attention sequence consisting of the input prediction bit number As one of the signals, “0” or “1” is output and encoded as a prediction hit signal, and the next n bit strings are encoded. A prediction result encoding step that outputs and encodes one of the other signals as an out-of-prediction signal, and in this encoding step, encoding corresponding to a pattern of bits to be encoded The data is encoded based on a pre-stored encoding table, and when the prediction deviates a predetermined number of times, the number of prediction bits is set to a new reduced prediction bit number less than n and the same prediction setting step and prediction result code The process is recursively repeated.
[0025]
In this way, when n dominant symbols are predicted and predicted, n bits are displayed as a signal per prediction, etc., and the compression efficiency increases and the coding speed increases. Become. In addition, if the prediction is lost, the number of prediction bits is decreased and the next prediction is performed. Therefore, even if the prediction is lost, the compression efficiency and the coding speed are not reduced so much. In addition, since the encoding process is performed using a table prepared in advance, the speed of the encoding process is improved.
[0026]
According to a ninth aspect of the present invention, in the data encoding method according to the eighth aspect, encoded data corresponding to a pattern of 8 bits or less is written in the encoding table, and an encoding corresponding bit exceeding 8 bits. Is encoded without using an encoding table. Thus, since the encoding table is prepared for a small pattern of 8 bits or less, the encoding speed can be greatly improved without increasing the memory for the table so much.
[0027]
According to a tenth aspect of the present invention, in a data encoding apparatus for compressing and encoding a binary input bit string consisting of “0” and “1”, either “0” or “1” is dominant. A symbol, one of which is an inferior symbol, and predicts that there are n consecutive dominant symbols, and sets the n as the number of predicted bits, and a bit to be encoded while temporarily storing the input bit string A bit string decomposing unit for outputting numbers and patterns, and a coding table storing coding data corresponding to the pattern of the input bit string, and a signal and bit string indicating the coding table to be selected and inputted from the coding control unit Coding table unit for outputting a predetermined compressed bit string and its bit length from the number of bits and pattern to be encoded input from the decomposition unit A stream generation unit that temporarily buffers the compressed bit string and outputs the fixed bit length, and encodes the predicted number of bits as a newly reduced predicted number of bits less than n when the prediction has deviated a predetermined number of times. When the prediction hits the specified number of times, the encoding control unit sets the prediction bit number as a new increase prediction bit number larger than n.
[0028]
As a result, if the prediction is successful, n bits are displayed as one signal per prediction, and the compression efficiency increases and the encoding speed increases. In addition, since the number of prediction bits is increased as the prediction is successful, the compression efficiency is further increased. In addition, when the prediction is lost, the number of prediction bits is reduced, so that the compression efficiency and the coding speed are not reduced so much even if the prediction is lost. Furthermore, since an encoding table storing encoded data corresponding to the input pattern is prepared and processed, the encoding speed is improved.
[0029]
Furthermore, in the data encoding device according to claim 11, in the data encoding device according to claim 10, the input bit string is delimited by a number of delimiter bits smaller than the n predicted bit numbers, and the delimited pattern is inferior. If a symbol is included, the pattern of dominant symbols including the pattern up to that point is encoded together. For this reason, since encoding is performed step by step with the number of delimiter bits smaller than the predicted bit number, the buffer at the time of encoding can be reduced.
[0030]
According to the twelfth aspect of the present invention, in a data encoding apparatus for compressing and encoding a binary input bit string consisting of “0” and “1”, either “0” or “1” is dominant. A symbol, one of which is an inferior symbol, and predicting that there are n consecutive dominant symbols, and setting the n as a predicted bit number, temporarily storing an input bit string, and n Code that divides the input bit string by the number of delimiter bits smaller than the predicted number of bits, and if the delimited symbol contains an inferior symbol, the code that encodes the pattern of the dominant symbol that has been included so far, including that pattern, collectively And a control section.
[0031]
As a result, if the prediction is successful, n bits are displayed as one signal per prediction, and the compression efficiency increases and the encoding speed increases. Furthermore, since encoding is performed step by step with a smaller number of bits than the predicted number of bits, the buffer at the time of encoding can be made small.
[0032]
The data decoding method according to claim 13, wherein the encoded data is inputted and decoded into a binary bit string composed of “0” and “1”. One of “1” is a dominant symbol, the other is an inferior symbol, and the prediction result of predicting that there are n dominant symbols (n is an integer of 1 or more) is “0” and “1”. And a decoding step for decoding the code word, and the input step is delimited by a delimiter bit number smaller than n prediction bits. In the decoding process, when the input codeword has a value per prediction, n dominant symbols are decoded in succession. Symbol Is included, the portion of the dominant symbol that has continued until that point, including the delimited portion, is decoded together, and if the number of dominant symbols that are greater than n continues when a predetermined number of consecutive predictions occur, a new prediction is made. Like to do.
[0033]
As a result, when the prediction is correct, n dominant symbols can be decoded with one codeword, so that the decompression efficiency is increased and the decoding speed is increased. Moreover, the more predictable, the greater the number of dominant symbols that can be decoded with one codeword, so that the decompression efficiency becomes higher and the decoding speed becomes faster. Furthermore, when the prediction is off, decoding is performed with a break smaller than the predicted number of bits, so that the decoding speed is further increased.
[0034]
Furthermore, in the data decoding method according to claim 14, in the data decoding method in which encoded data is input and decoded into a binary bit string composed of “0” and “1”, “0” or “ One of “1” is a dominant symbol, the other is an inferior symbol, and the prediction result of predicting that there are n dominant symbols (n is an integer of 1 or more) is “0” and “1”. An input step of inputting a code word represented by a binary bit string consisting of: and a decoding step of decoding the code word. In the input step, encoded data divided by a predetermined number In the decoding process, decoding is performed based on a decoding table in which a bit pattern to be decoded is specified from the input codeword and the number of prediction bits, and when the number of predictions continues for a predetermined number of times, there are more than n. number When the dominant symbol continues, the prediction result newly input is input, and when the misprediction continues for the prescribed number of times, the prediction result newly predicted when less than n dominant symbols continue is input. Yes.
[0035]
As a result, when the prediction is correct, n dominant symbols can be decoded with one codeword, so that the decompression efficiency is increased and the decoding speed is increased. Moreover, the more predictable, the greater the number of dominant symbols that can be decoded with one codeword, so that the decompression efficiency becomes higher and the decoding speed becomes faster. Further, since the number of predicted bits decreases when the prediction is lost, the decoding efficiency does not decrease so much even if the prediction is lost. Moreover, since the decoded bits are decoded based on a previously stored decoding table, the decoding speed can be increased.
[0036]
According to a fifteenth aspect of the present invention, in the data decoding method according to the fourteenth aspect, in the input step, data encoded by being divided by a delimiter bit number smaller than n prediction bits is input, and the decoding step In the case of a misprediction, if an inferior symbol is included in the segmentation, the portion of the dominant symbol that has continued so far including the segmented portion is decoded together.
[0037]
As a result, decoding is performed with a bit number smaller than the predicted bit number, so that the buffer to be used can be reduced and the decoding speed can be increased.
[0038]
Furthermore, in the invention according to claim 16, in the data decoding apparatus for inputting the code bit that becomes the encoded data and decoding it into a decoded bit consisting of a binary bit string consisting of "0" and "1", A decoding control unit for setting a code bit dominant symbol and n prediction bit lengths when either “0” or “1” is a dominant symbol and any other is an inferior symbol, and an input codeword A decoding table unit having a decoding table in which the decoding pattern corresponding to each prediction bit length is represented, and the decoding pattern from the decoding table unit and the number of bits to be decoded are input and stored, and are output every predetermined number of bits. A decoding buffer unit, and when the input code bit is a signal per prediction, the dominant symbol is decoded and the signal per prediction continues for a predetermined number of times. When is changed the prediction bit length of the number larger than n pieces. For this reason, when the prediction is correct, n dominant symbols can be decoded with one codeword, so that the decompression efficiency is increased and the decoding speed is increased. Moreover, the more predictable, the greater the number of dominant symbols that can be decoded with one codeword, so that the decompression efficiency becomes higher and the decoding speed becomes faster. In addition, since the decoding process is performed based on a table in which the decoding pattern corresponding to the input code word is previously expressed, the decoding speed is further increased.
[0039]
In the invention of claim 17, it is predicted that either “0” or “1” is a dominant symbol, and the other is an inferior symbol, and n symbols (n is an integer of 1 or more) continue. A decoding control unit for setting a prediction bit length of a code bit and a dominant symbol in a decoding device that decodes a code bit represented by a binary bit string consisting of “0” and “1”; A decoding unit that inputs a bit and outputs a decoding bit according to the value of the code bit; and a decoding buffer unit that inputs the decoding bit, temporarily holds it, and outputs it as a decoding bit. When decoding is performed with a smaller number of delimiter bits than the predicted bit length, the capacity of the decode buffer unit is reduced, and when the prediction result hits a predetermined number of times continuously, When the measured bit length is changed to a number larger than n, and when the prediction result is out of the prescribed number of times continuously, the predicted bit length is changed to a number smaller than n, and when the predicted bit length becomes a predetermined value, The dominant symbol and the inferior symbol are reversed.
[0040]
For this reason, when the prediction is correct, n dominant symbols can be decoded with one codeword, so that the decompression efficiency is increased and the decoding speed is increased. Moreover, the more predictable, the greater the number of dominant symbols that can be decoded with one codeword, so that the decompression efficiency becomes higher and the decoding speed becomes faster. In addition, when the prediction is lost, the prediction bit length is shortened, and when the predetermined length is reached, the dominant symbol and the inferior symbol are reversed, so that it is possible to prevent the prediction from being lost and to maintain high decoding efficiency. At the same time, the decoding speed can be further improved.
[0041]
Furthermore, in the invention according to claim 18, in the data decoding device according to claim 17, the decoding unit has a decoding table in which a decoding pattern corresponding to the input code word is tabulated for each prediction bit length. A decoding table unit is provided. For this reason, since the decoding process is performed based on a table in which the decoding pattern corresponding to the input code word is previously expressed, the decoding speed is further increased.
[0042]
In the data encoding method and data encoding apparatus of the present invention, when a binary bit string is input, “0” or “1” is defined as a dominant symbol, and n dominant symbols are predicted to be consecutive. When the prediction is successful, either “0” or “1” is output as the code word, and the encoding is completed. In the case of deviation, either “0” or “1” is output, the attention sequence is divided, and the signal state of each divided sequence is confirmed and encoded in the same manner as described above. . Then, the same division and prediction are repeatedly encoded until a prediction is made or the division reaches a predetermined number of bits.
[0043]
In encoding based on such a principle, in the present invention, a bit string determined by a predicted bit length n is not encoded at a time, but is encoded in several stages. For this reason, even if the predicted bit length n increases, it is not necessary to increase the capacity of the decode buffer unit. In the present invention, an encoding table that pre-expresses an output signal for an input signal is provided for encoding. As a result, the encoding speed is improved.
[0044]
Moreover, in the data decoding method and data decoding apparatus of the present invention, decoding is performed using an algorithm reverse to that of the data encoding method and data encoding apparatus described above. Therefore, the decoding speed can be increased and the capacity of the decoding buffer unit can be reduced.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
Examples of embodiments of the present invention will be described below with reference to FIGS. The outline of the algorithm as a premise of the present invention will be described with reference to FIGS. 1 to 3, and the basic encoding method and the like as the basis of the present invention will be described with reference to FIGS.
[0046]
In the algorithm of the present invention, a binary bit string is targeted for compression, as in the case of a QM coder. First, as an initial value, either “0” or “1” is defined as a dominant symbol, and the number run that is predicted to be continuous is set. If the appearance probability of the input sequence is unknown, it is preferable to set run to 1. Then, encoding is performed according to the following rules. Note that the number run corresponds to the predicted number of bits.
[0047]
As shown in FIG. 1, it is predicted that all the target sequences indicated by run are dominant symbols. When the prediction is successful, “0” is output as a code word, and the encoding of this sequence is completed. If it is off, “1” is output and the next division coding process is executed.
When the prediction is lost, as shown in FIG. 2, the sequence of interest is divided into the first half series and the second half series, and when all the first half are dominant symbols, “0” is output as the code word, and the first half Complete the encoding of the subsequence. When an inferior symbol exists in the first half series, “1” is output as the code word, and the next subdivision process is executed. When encoding of the first half sequence is completed, the sequence of interest is moved to the second half and encoded in the same manner as the first half sequence. For a sequence in which an inferior symbol exists, the sequence is divided as much as possible and the above-described division encoding process is repeated.
[0048]
The division does not necessarily need to be two equal divisions, and may be an unequal division or three or more divisions. Also, when a prediction is made, a dominant symbol is output instead of “0”, and when the prediction is lost, an inferior symbol is output instead of “1”. "May be output.
[0049]
The above is the basic algorithm of data encoding which is the premise of the present invention. Furthermore, in order to follow the change in the appearance probability of the input sequence and improve the encoding efficiency, the following processing may be added.
[0050]
That is, when a series predicted by run is successively hit a predetermined number of times, for example, twice, run is increased by a factor of two. If the prediction continues to be correct, the prediction range may be further expanded. Further, when there is an inferior symbol in the second half of the sequence predicted by run, run may be reduced to 1/4 or the like. This is because when there is an inferior symbol in the latter half, it is determined that many inferior symbols are included in the next series. For this reason, when an inferior symbol exists only in the first half of the sequence predicted by run, a larger value than when there is an inferior symbol in the second half, for example, run may be halved. When run is 1 and it is an inferior symbol, the subsequent input sequence is inverted. That is, the dominant symbol is changed.
[0051]
The encoding process of the present invention is an improvement of the encoding process shown in FIGS. 4 and 5 described below. First, the encoding process will be described. The encoding process before the improvement includes the encoding main routine of FIG. 4 and the encoding subroutine of FIG. Note that the encoding subroutine in FIG. 5 performs recursive reading of a so-called function that calls the same subroutine from the subroutine.
[0052]
First, each step of the encoding main routine of FIG. 4 will be described. Note that the encoding target is an input sequence composed of binary bit strings. First, the prediction initial value run is set and the dominant symbol is selected ("0" or "1") (step S0). Next, 0 is assigned to the local variable ofs and run is assigned to the width (step S1). Here, ofs is a pointer of the array A that is defined in advance for encoding, and indicates the prediction start bit position. Therefore, the initial value is 0. The width is a value indicating how many bits are to be predicted from the bit position indicated by ofs, and here, the initial value run of the prediction is substituted. Thereafter, the input bits are written from A [ofs] to A [width-1] of the predefined array A (step S2). Then, when all elements from A [ofs] to A [width-1] are dominant symbols, the process proceeds to step S4. When at least one inferior symbol is included, the process proceeds to step S5.
[0053]
When the prediction is correct, a prediction hit signal “0” is output as a code word, and the encoding of the sequence taken into the array A is completed (step S4). On the other hand, if the prediction is deviated, a prediction deviation signal “1” is output as a code word (step S5). And it is detected whether width is 1 or more (step S6). If the width is 1 or less, further division is not possible. Therefore, the process proceeds to step S8 without proceeding to the encoding subroutine in step S7. On the other hand, if the width exceeds 1, the encoding subroutine of FIG. 5 is called (step S7).
[0054]
In step S8, the prediction run is reset and, if necessary, the dominant symbol is changed. That is, in this step S8, basically, if the prediction is correct, run is increased, and if it is not, it is decreased. If prediction continues to deviate a predetermined number of times even when run is reduced, the dominant symbol is changed. It should be noted that various methods can be adopted as to how to evaluate the prediction target and the prediction error. For example, when the prediction is lost, it is possible to adopt a method such as immediately reducing the run, or decreasing the run for the first time when the run is continuously deviated twice or more. Furthermore, it is also possible to adopt a method in which the degree of reduction of run is different depending on whether only the first half part series or the second half part series is off or both. Further, it is possible to adopt a method such as drawing a predetermined probability table with a coded bit sequence and setting the next prediction run.
[0055]
When the primary prediction is lost in the encoding main routine, the encoding subroutine shown in FIG. 5 is called in step S7. The arguments passed to the encoding subroutine are ofs and width. Hereinafter, each step of the encoding subroutine will be described.
[0056]
In the encoding subroutine, since the prediction is divided into the first half series and the second half series, the prediction range is halved (step S10). That is, the width received as an argument from the parent routine is halved. Then, in the next step S11, it is checked whether or not all the first half series (from A [ofs] to A [ofs + width-1] in the array) are dominant symbols. If all are dominant symbols, the process proceeds to step S12. If even one inferior symbol exists, the process immediately proceeds to step S14.
[0057]
If all the first half series are dominant symbols, “0” is output as a code word (step S12). Then, the width is added to the pointer ofs indicating the head position of the first half part series to change to indicate the head position of the second half part series. Also, when all the first half series are dominant symbols, there is always an inferior symbol in the second half series, so there is no need to output a codeword “1” indicating that the prediction of the second half series has been lost. Therefore, step S20 described later is skipped, and the process proceeds to step S21.
[0058]
On the other hand, when an inferior symbol exists in the first half series, “1” is output as a code word (step S14). Next, it is checked whether or not the width exceeds 1 (step S15). If it is 1 or less, it cannot be divided any more, so the calling of the child encoding subroutine (step S16) is skipped and the process proceeds to step S17. If the width is 2 or more, it is necessary to further divide the sequence into two and encode each. A child encoding subroutine for that purpose is called (step S16). The child encoding subroutine is exactly the same as the encoding subroutine shown in FIG. That is, here, the same routine (function) is recursively called.
[0059]
When the encoding of the first half sequence is completed by recursive calling of the encoding subroutine, the width set in step S10 is added to the pointer ofs indicating the first position of the first half sequence, and the first half sequence is changed to indicate the first position ( Step S17). Thereafter, it is checked whether or not all the latter half series (from A [ofs] to A [ofs + width-1] in the array) are dominant symbols (step S18). If all are dominant symbols, the process proceeds to step S19. If even one inferior symbol exists, the process immediately proceeds to step S20. If all the latter half series are dominant symbols, “0” is output as the code word (step S19).
[0060]
On the other hand, when an inferior symbol exists in the first half series, “1” is output as a code word (step S20). Next, it is checked whether or not the width exceeds 1 (step S21). In the case of 1 or less, since further division is not possible, step S22 for executing the child encoding subroutine is skipped, and the process returns to the encoding process of the next target sequence. For the latter half of the series, if the width is 2 or more, the series is further divided into two and encoded. Therefore, the same child encoding subroutine as the encoding subroutine shown in FIG. 5 is called (step S22). Encoding of the latter half series is executed by recursive calling of this encoding subroutine.
[0061]
A specific example of the encoding process as described above will now be described. That is, as a specific example of encoding, a case will be described in which an input bit represented as “00000101” is encoded with the prediction initial value run being 8, the dominant symbol being “0”, and so on.
[0062]
First, in step S2 of the encoding main routine of FIG. 4, the above input bits are input from A [0] to A [7]. In step S3, it is determined whether all of A [0] to A [7] are “0”. In the case of the above example, since “1” is included in the bit string, the process proceeds to step S5, and “1” is first output as a code word. In step S6, the width is checked. Since the width is 8 at this time, the process proceeds to the encoding subroutine (step S7).
[0063]
In the encoding subroutine, first, the width is set to 4 of 1/2 in step S10. In step S11, it is checked whether the first half of the input bits, that is, A [0] to A [3] are all zero. In this case, since all are “0”, the process proceeds to step S12 to output “0” as the code word. This completes the encoding of the first half sequence. Subsequently, step S13 is executed, and the process proceeds to the encoding of the latter half series. When all the first half series are “0”, it is clear that “1” is included in the latter half series. Therefore, unless the width is 1 or less in step S21, the latter half sequence must be further divided and encoded. Therefore, the encoding subroutine is called again as a child process in step S22. As pre-processing for that, as described above, in step S13, width is added to ofs, and ofs is set at the head position of the second half series.
[0064]
In step S22, the child encoding subroutine is called with ofs and width as arguments. In step S22 for executing the child encoding subroutine, first, in step S10 of the encoding subroutine shown in FIG. In the next step S11, it is checked whether or not the first half series, that is, A [4] and A [5] are both “0”. In this case, since A [4] is “1”, the process proceeds to the next step S14 to output “1” as a code word. In step S15, it is determined that the width exceeds 1, and the grandchild process is called in step S16. In the grandchild encoding subroutine, the width is set to 1 in step S10. Since A [4] is “1”, the process moves from step S11 to step S14, and the codeword “1” is output. In step S15, since width is 1 or less, step S16 is skipped, and ofs is changed to 5 in step S17. Since A [5] is “0”, the process proceeds from step S18 to step S19, and the codeword “0” is output.
[0065]
Next, the process leaves the grandchild encoding subroutine and returns to step S17 of the child encoding subroutine. Since ofs of the child encoding subroutine is 4 and width is 2, ofs is changed to 6 in step S17. Therefore, in step S18, A [6] and A [7] are checked. In this case, since A [7] is “1”, the process proceeds to step S20 to output the code word “1”. Then, the grandchild encoding subroutine is called again in step S22. In the grandchild encoding subroutine, since A [6] is “0”, the code word “0” is output in step S12. Since width is 1, step S22 is skipped and the process returns to the child encoding subroutine.
[0066]
The process that has returned to the child encoding subroutine further returns to the encoding main routine, and in step S8, the prediction run is reset and the dominant symbol is reset. In this example, the primary prediction is off, but the first half is correct in the secondary prediction, so run is changed from 8 to 4 and the dominant symbol is continuously set to “0”. Note that the setting of the predicted run may be set to be changed when the prediction run is repeated twice.
[0067]
By such an encoding process, the input bit “00000101” becomes an encoded sequence of “10101010”. Therefore, in this case, the 8-bit input sequence is compressed to 7 bits.
[0068]
FIG. 6 shows the compression rate and encoding time when the encoding process as described above is executed. FIG. 6 shows the compression rate and encoding time when this encoding process is used for four types of files, and also shows the compression rate and encoding time of a conventional QM coder for reference. As shown in FIG. 6, in this encoding method, the compression rate is the same as that of the QM coder, and the encoding time is greatly shortened.
[0069]
As for the decoding process, the input codeword is decoded by an algorithm reverse to the encoding process. That is, the decoding process is also composed of a decoding main routine and a decoding subroutine, and is decoded by an algorithm reverse to the encoding.
[0070]
Thus, in the encoding process shown in FIG. 4 and FIG. 5 and the decoding process performed using an algorithm reverse to the encoding process, the compression rate is the same level as that of the conventional QM coder 101, The conversion time and decoding time are greatly shortened. However, in this encoding process and decoding process, since a bit string determined by run, which is the predicted number of bits, is encoded at a time, if the maximum value of run is set large in order to increase the compression rate, the number of runs The problem arises that the buffer for storing the minute bits becomes large.
[0071]
This problem becomes a bigger problem when the state signal 108 shown in FIG. 21 is obtained from Markov modeling because the buffer becomes very large. That is, if run is set to n, the buffer requires n bits, and if m-state Markov modeling is performed, the buffer is required for each state, so the capacity becomes n × m bits. This capacity becomes a size that cannot be ignored as the value of run increases.
[0072]
Further, in the encoding process shown in FIGS. 4 and 5 and a decoding process using an algorithm reverse to the encoding process, each processing time is significantly shortened compared to the QM coder, The decoding subroutine is recursively called to perform encoding and decoding, and this subroutine has a time in the recursive call process.
[0073]
Therefore, in the present invention, a data encoding method or the like that can reduce the decoding buffer and further reduce the encoding and decoding time while utilizing the encoding process and the decoding process shown in FIGS. Has proposed. The proposed embodiment of the present invention will be described below with reference to FIGS.
[0074]
First, an improved data encoding apparatus 1 according to the first embodiment of the present invention will be described with reference to FIG.
[0075]
The data encoding apparatus 1 is an entropy encoding apparatus, and includes a bit string decomposing unit 2 that inputs a binary bit string to be encoded, and an encoding table unit 3 that includes an encoding table for each prediction bit length run. A stream generation unit 4 that temporarily buffers and outputs a variable-length code input from the encoding table unit 3 to a fixed bit width, and a state transition table to be described later. It is mainly comprised from the encoding control part 5 which sets. Here, the encoding table unit 3 and the encoding control unit 5 constitute an encoding unit.
[0076]
The bit string decomposing unit 2 receives the signal RUN indicating the predicted bit length run and the signal SW indicating the dominant symbol from the encoding control unit 5. Here, the signal RUN takes a value from 1 to n (n is the maximum predicted bit length). Further, when the value of the signal SW is “0”, “0” is the dominant symbol, and when the value is “1”, “1” is the dominant symbol, but the reverse is also possible.
[0077]
Further, the bit string decomposing unit 2 outputs a signal DECNUM having the number of bits to be decoded and a signal pattern DECPATN which is a pattern of bits to be decoded to the encoding table unit 3. The signal DECNUM is the total number of the 4 bits and the number of dominant symbols that have continued until then when a 4-bit pattern including the inferior symbols appears in the input bit string. When the signal RUN is less than “4”, the same value as the signal RUN is output. This is because in this embodiment, the delimiter bit number p is set to “4”.
[0078]
In this manner, the bit string decomposing unit 2 performs the signal DECNUM when the input bit string continues for the number of bits specified by the signal RUN and the dominant symbol specified by the signal SW continues, that is, when the prediction is correct. The value of the signal RUN and “0” as the signal pattern DECPATN are output.
[0079]
The encoding table unit 3 incorporates an encoding table as shown in FIGS. 8 to 11, and which table is used is selected by a table number instruction signal TABLE from the encoding control unit 5. Then, the encoding table unit 3 searches the predetermined table based on the signal DECNUM and the signal pattern DECCATN from the bit string decomposing unit 2, and determines a predetermined compressed bit string DECBIT, its bit length LENGTH, and FAIL indicating a prediction hit / fail. Output. The signal TABLE has a one-to-one relationship with the signal RUN.
[0080]
The encoding table of FIG. 8 shows a case where the table number is “0” and the value of the signal RUN is “1”, that is, run is “1”. As shown in FIG. 8, when run is “1”, there are two types of signals. That is, the number of bits to be decoded is one, and there are two types of signal patterns, “0” and “1”. These two types of input signals correspond to two types of signals consisting of a combination of a compressed bit string DECBIT, its bit length LENGTH, and a flag FAIL indicating a predicted out-of-sequence. For example, when the signal DECNUM is “1” and the signal pattern DECCATN is “0”, it is per prediction, the flag FAIL is “0” of the hit signal, the compressed bit string DECBIT is “0”, and the bit length LENGTH is “ 1 ".
[0081]
The encoding table of FIG. 9 shows a case where the table number is “1” and run is 2. Note that the signal pattern DECPATN and the compressed bit string DECBIT of each coding table both indicate signals input from the right side to the left side. In the case of FIG. 9, there are four types of signal forms. The number of bits to be decoded is all two, and there are four types of signal patterns DECPATN: “00”, “10”, “01”, and “11”. When the signal pattern DECCATN is “00”, it means that both of them are prevailing symbols, so the prediction is successful, the flag FAIL is “0” of the hit signal, and the compressed bit string DECBIT at that time is “0”. The bit length LENGTH is “1”. On the other hand, when the signal pattern DECPATN is “10”, the inferior symbol “1” is included, which means that the prediction has been lost. As a result, the flag FAIL is “1” as a disconnect signal, and the compressed bit string DECBIT is initially “1”. Next, since the first half of “10” is “0”, the second prediction of the compressed bit string DECBIT is “0” and “01”. Here, since it is initially unpredictable, there is “1” in the second half. Therefore, “01” is used as it is for the compressed bit string DECBIT.
[0082]
When the signal pattern DECPATN is “01”, the inferior symbol “1” is included, which means that the prediction has been lost. As a result, the flag FAIL is “1” as a disconnect signal, and the compressed bit string DECBIT is initially “1”. Next, since the first half of “01” is “1”, the prediction is again lost, and the second of the compressed bit string DECBIT is “1”. Since the second half of the signal pattern DECPATN “01” is “0”, it is per prediction, and the third bit of the compressed bit string DECBIT is “0”. That is, the compressed bit string DECBIT corresponding to the signal pattern DECCATN “01” is “011”. The bit length LENGTH is “3”. Similarly, the compressed bit string DECBIT for the signal pattern DECCATN “11” is “111”. The correspondence table of the above nine types of signals is shown in FIG.
[0083]
Similarly, FIG. 10 shows the correspondence between 16 types of signals with a table number “2” and a run “4”, and a total of 31 types of signals with a table number “3” and a run “8”. The correspondence is shown in FIG. Note that when run in FIG. 10 is “4”, the value of run is the same as the number of delimiter bits p. Therefore, only the same relationship as in FIGS. In the case of “8”, since the number of delimiter bits is larger than p (p = 4 in this embodiment), the table is slightly changed.
[0084]
Next, the contents of the encoding table of FIG. 11 that is slightly different from the other tables will be described. In this encoding table, there are “8” and “4” bit numbers DECNUM of signals to be decoded. “8” indicates that the first half is all “0000”, and “4” indicates that run is “8” and the inferior symbol “1” comes in the first half.
When the bit number DECNUM (hereinafter simply referred to as DECNUM) of the signal to be decoded is “8” and the signal pattern DECCATN (hereinafter simply referred to as DECCATN) is “0000”, this indicates that it is “00000000”. Therefore, the flag FAIL (hereinafter simply indicated as FAIL) is “0” as the hit signal. The compressed bit string DECBIT (hereinafter simply indicated as DECBIT) is “0”, and the bit length LENGTH (hereinafter simply indicated as LENGTH) is “1”. When DECNUM is “8” and DECCATN is “1000”, it indicates that it is “10000000”, which means that the prediction has been lost, and FAIL becomes “1” as a failure signal. Then, “1” comes to the first of DECBIT. Next, the first half “0000” is per prediction, and “0” comes in the second DECBIT. At this time, since the inferior symbol “1” comes to the latter half “1000”, DECBIT for the four signals in the latter half is not particularly generated.
[0085]
The first half “00” in the second half “1000” is per prediction, and the third DECBIT is “0”. At this time, since the inferior symbol “1” comes to the latter half “10”, DECBIT for the two signals in the latter half is not particularly generated. The first half “0” of the second half “10” is per prediction, and the fourth DECBIT is “0”. In this case, it is natural that there is “1” at the end, and no DECBIT is generated. Therefore, DECBIT corresponding to DECCATN “1000” is “0001”. LENGTH is “4”. This corresponds to the second state from the top of the table of table number “3” in FIG.
[0086]
Such a relationship applies to the third to the 16th of the encoding table of FIG. On the other hand, from the top of the table number “3” in FIG. 11 to the 17th to 31st, DECNUM becomes “4”, which is close to that of the table number “2” in FIG. That is, the first to the 16th ones in the coding table in FIG. 10 are all first added with “1” which is unpredictable when run is viewed as “8”, and the DECNUM in FIG. The same as “4”. The code output from the encoding table unit 3 is a variable length code specified by LENGTH.
[0087]
The stream generation unit 4 temporarily buffers the input variable-length code, and outputs it after adjusting it to a fixed bit width determined by the output transmission path.
[0088]
The basic operation of the encoding control unit 5 is to instruct the bit string decomposing unit 2 to cut out bits by a signal RUN (hereinafter simply referred to as RUN) and at the same time to select an encoding table by means of a signal TABLE (hereinafter simply referred to as TABLE). It becomes. Then, the RUN and TABLE for the next encoding are set by FAIL fed back from the encoding table unit 3. In this embodiment, since stepwise encoding using the delimiter bit number p is introduced, when encoding with a certain prediction bit length run, it is determined that this encoding control is an intermediate step if necessary. Part 5 needs to be memorized.
[0089]
The specific operation of the encoding control unit 5 is based on the state transition table shown in FIG. The operation of this state transition table will be described by taking as an example a case in which the prediction hit continues. Here, the initial state is SS1. First, in state SS1, run is “1” and TABLE is “0”. For this reason, the encoding table of the table number “0” shown in FIG. 8 is used. When the prediction is successful, the dominant symbol is “0”, so that only “0” corresponding to the number of DECNUMs from the input bit string input is stored in the coding table unit 3. Based on the table of the table number “0” (= table of FIG. 8), FAIL “0”, DECBIT “0”, and LENGTH “1” are output. Then, the FAIL “0” is transmitted to the encoding control unit 5.
[0090]
The encoding control unit 5 finds a FAIL “0” in SS1 based on the state transition table of FIG. 12, and selects the state SS0 as the next state (third from the top of the state transition table of FIG. 12). ). At this time, since the signal SW becomes “0”, there is no inversion of the symbol, and “0” becomes the dominant symbol as it is. Also in the state SS0, as a result of the same operation, the first state transition table is selected, and the state SS3 becomes the next state. As a result, the prediction has been made twice.
[0091]
In this state transition table, run is doubled when prediction is made twice. That is, the state SS3 is the seventh and eighth from the top, and the run is “2”. If the prediction continues to hit, that is, if the input bit string is “0” in this case, the run increases to “2” “2” “4” “4” “8” “8”. Go. On the other hand, when the prediction continues to deviate, it is reduced every second with the same run. That is, run becomes “8” “8” “6” “6” “4” “4” “2” “2”. When the run is “1” and the prediction is lost, the signal SW is inverted.
[0092]
The rules of operation of such a state transition table are summarized as follows.
[0093]
(1) When predictions with the same prediction bit length run are hit consecutively twice, the prediction bit length run is doubled.
[0094]
(2) When prediction with the same prediction bit length run is consecutively missed twice, the prediction bit length run is halved.
[0095]
(3) When the prediction bit length run is 4 or less, encoding is executed once.
[0096]
(4) When the predicted bit length run is 8 and DECNUM = 4, encoding is executed in two steps.
[0097]
(5) At this time, the state transits to the state SS5, and the predicted bit length run is set to “4” and the latter half bits are encoded.
[0098]
Note that the inversion of the signal SW means that the signal SW is inverted when this value is 1.
[0099]
Note that the state transition table shown in FIG. 12 shows only run up to “8”, but in this embodiment, run is set to “16” at the maximum, so that the run is also shown as “16”. Not created as well. Further, the state transition table may have run of “32” or more. Further, if the hit or miss continues twice, the run is not increased or decreased, but can be changed every time or can be set to a number of three or more, or various patterns can be adopted. In addition, as such an encoding table, only a table having a small number of bits may be prepared, and the encoding table may not be provided when the number of bits is large, for example, 16 bits or more.
[0100]
Next, the operation of the data encoding apparatus 1 having the above configuration will be described using a specific example.
[0101]
For example, when the bit string input in the form of “0000010000111100...” Is encoded in a state where the prediction continues to run and run = 16, the bit string is delimited by the 4-bit delimiter bit number p, Initially, up to “00000100” is encoded. This is because the inferior symbol “1” does not appear in the first delimiter bit number (= first 4 bits) portion but appears in the second (= next 4 bits). Next, “0011” is encoded, and finally “1100” is encoded.
[0102]
Therefore, DECNUM output from the bit string decomposition unit 2 is “8”, “4”, and “4”. On the other hand, DECCATN becomes “0100”, “0011”, “1100” (in this case, all patterns are input from the left numerical value). Under such conditions, the DECBIT is first an unpredictable “1” when run = 16. Next, “00000100” corresponds to the fifth from the top shown in FIG. 11 because of RUN “8”, TABLE “3”, and DECNUM “8” (in the case of each numerical value shown in FIG. Note that it is input from the right end side), and DECBIT is “10100”. Therefore, DECBIT and LENGTH “6” of “110100” (the numerical values are output in order from the left end) combined with the previous “1” are output from the encoding table unit 3 to the stream generation unit 4.
[0103]
On the other hand, in the state transition table in the encoding control unit 5, when DECNUM “8” in state SS6, FAIL is “1”, and the next state is state SS7. The next “0011” is RUN = 8 and DECNUM “4”, so the table with the table number “3” (= encoding table in FIG. 11) is adopted, and the 19th one from the top is applicable, DECNUM of “11011” and LENGTH “5” are output from the code table 3.
[0104]
As for the last “1100”, since the previous state is run “8” and DECNUM “4” in state SS7 and becomes FAIL “1” (the state at the bottom in FIG. 12), state SS5 is adopted. . Therefore, run “4” and TABLE “2” are used, and the encoding table having the table number “2” shown in FIG. 10 is used. In the table with the table number “2”, the fourth from the bottom corresponds to DECBIT “11110” and LENGTH “5” are output from the encoding table 3 to the stream generation unit 4. Since FAIL is “1” in the state SS5, the process proceeds to the state SS2. That is, for the next input bit string, the encoding table of FIG. 9 with run = 2 is used.
[0105]
In summary, the input bit string “0000010000111100” is encoded as three compressed bit strings “110100”, “11011”, and “11110”. Note that both the input bit string and the three compressed bit strings are input and output from the head side. It should be noted that this is different from the encoding tables of FIGS. 8 to 11. That is, in each encoding table, each value of the display is input and output sequentially from the right end of the display.
[0106]
The run was initially “16”, but as the 4-bit delimiter bit p is used for encoding step by step, the run becomes “2”. For the next input bit string, “ It is encoded with a prediction bit length run of “2”.
[0107]
On the other hand, when the same input bit string “0000010000111100” is encoded in the basic process that is the basis of the present invention described above, firstly, an unpredicted “1” at run = 16, and then the first 8 bits. Second, the unpredicted “1” comes out, and attention is paid to the first four bits “0000”, and “0” per prediction comes third. Then, since it is certain that the inferior symbol will come in 4 bits “0100” in the second half, it is immediately divided into two, and attention is paid to the first 2 bits “01”. For this reason, the unexpected “1” comes fourth. Next, this is further divided into two, paying attention to “0” in the first half, and “0” per prediction comes fifth. Then, since the inferior symbol is certain for “1” in the second half, immediately pay attention to the two bits “00” in the second half, and “0” per prediction comes in sixth.
[0108]
The above first half 8-bit encoding is summarized as “110100”. This is exactly the same as the coded bit according to the present invention. If the subsequent 8 bits are advanced in the same manner, these are also the same as the coded bits according to the present invention. The difference between the basic process underlying the present invention and the present invention is not the encoded bits themselves, but (1) how to delimit encoding, (2) how to change the prediction bit table, and (3) There are three points in using the encoding table.
[0109]
That is, in the improved present invention, the input bit string is delimited by a delimiter bit number p smaller than run (p = 4 in this embodiment), and encoding is temporarily delimited up to the delimiter part where the inferior symbol exists. . In the previous example, a 16-bit input bit string is encoded by being divided into three. Also, in the present invention, the predicted bit length run is “2” for the next input bit string, whereas in the basic process concept, the prediction error is once and run remains “16”. . Further, according to the concept of the basic process of the present invention, encoding is performed by recursively calling an encoding subroutine. However, in the improved present invention, an encoding table, specifically, an encoding table for each prediction bit length run is used. Is used.
[0110]
The above three points produce a great effect when they are used at the same time, but they have a sufficient effect even if they are used alone. For example, if the first point-by-step encoding method is adopted, a buffer, for example, each buffer in the bit string decomposing unit 2 or the stream generating unit 4 can be made small, and a compressed bit string can be obtained by Markov modeling described later. When trying to do so, the capacity of the buffer can be reduced.
[0111]
The change of the predicted bit length run of the second point is particularly effective when the nature of the input bit string changes from the middle. In the previous example, the prediction continued to be run = 16, but when the next bit string whose characteristics changed drastically, that is, “000001011111100” containing many inferior symbols, The run is “2” in accordance with the property, and the probability that it matches the property of the subsequent input bit string is high, and the compression rate becomes high. However, when processing is performed according to the basic process of the present invention, run remains “16”, and there is a high probability that it does not match the nature of the next input bit string. The improvement in compression rate is specifically about 0.5% to a few percent, but now that each program software has increased in capacity, such a slight improvement in numerical values can be ignored. It has never been.
[0112]
As for the coding table of the third point, although the memory capacity for the coding table is slightly increased as compared with the coding by the recursive call of the subroutine, the coding speed becomes extremely fast.
[0113]
Next, the data decoding apparatus 10 according to the first embodiment of this invention will be described with reference to FIG.
[0114]
The data decoding apparatus 10 includes a stream cutout unit 11 that inputs a stream of an encoded signal, a decoding table unit 12 that includes a plurality of decoding tables corresponding to a predicted bit length run, and stores decoded bits. The decoding buffer unit 13 that outputs a predetermined symbol and the decoding control unit 14 that has the same state transition table as the state transition table in the encoding control unit 5 of the data encoding device 1 are mainly configured. The decoding table unit 12 and the decoding control unit 14 constitute a decoding unit.
[0115]
Since the stream cutout unit 11 is instructed by the LENGTH, which will be described later, from the decoding table unit 12, the decoded bits are discarded based on the value, and the head of the undecoded bits is encoded. A stream is cut out so as to come to the least significant bit (or most significant) of a codeword signal CODE (hereinafter simply referred to as CODE) to be decoded. Note that LENGTH is evaluated and the decoded bits are discarded only when there is a discard instruction DECREQ (hereinafter simply referred to as DECREQ) from the decode buffer unit 13. CODE is transmitted in units of 8 bits.
[0116]
The decoding table unit 12 incorporates each decoding table shown in FIGS. 14 to 17 and switches and uses them according to a table number instruction signal TABLE (hereinafter simply referred to as TABLE) output from the decoding control unit 14. Then, the decoding table unit 12 outputs the next signal.
[0117]
(1) A signal LENGTH (hereinafter simply referred to as LENGTH) indicating how many bits have been decoded, which corresponds to LENGTH in the data encoding device 1
(2) A signal FAIL (hereinafter simply referred to as FAIL) indicating a prediction failure, which corresponds to FAIL in the data encoding device 1
(3) Decoded bit pattern signal DECPATN (hereinafter simply referred to as DECCATN) corresponding to DECCATN in the data encoding device 1
(4) A signal DECNUM (hereinafter simply referred to as DECNUM) indicating how many bits the decoding result corresponds to, which corresponds to DECNUM in the data encoding device 1
In the decoding table of run = 1 shown in FIG. 14, outputs corresponding to two types of CODE “0” and “1” are described. This decoding table corresponds to the encoding table of run = 1 in FIG. 8, and the one corresponding to DECBIT in the encoding table is CODE in this decoding table. The decoding table of run = 2 shown in FIG. 15 corresponds to the encoding table of run = 2 of FIG. 16 corresponds to the encoding table of run = 4 in FIG. 10, and the decoding table of run = 8 shown in FIG. 17 is the encoding table of run = 8 in FIG. It corresponds to. Each numerical value in each decoding table is input and output from the right end side of each numerical value in the same manner as the encoding table.
[0118]
The decode buffer unit 13 directly stores DECCATN and DECNUM of 4 bits (in the case of this embodiment) or less, respectively, PATNREG (hereinafter simply referred to as PATNREG) and number register NUMREG (hereinafter simply referred to as NUMREG) in the decode buffer unit 13. ) Store. When the output of the decode buffer unit 13 is q bits wide, the decode buffer unit 13 subtracts q from the stored NUMREG every time the decode data is output. When NUMREG becomes smaller than q, DECREQ is activated and a new data decoding request is issued. When NUMREG is 5 or more, the dominant symbol determined by the signal SW is output as a decoded output. On the other hand, when NUMREG becomes 4 or less, the value of PATREG is output.
[0119]
For example, when the fifth CODE “00101” from the top in FIG. 17 is input to the decoding table unit 12, DECNUM = 8 and DECCATN = “0010” are input to the decoding buffer unit 13. At this time, if it is assumed that the signal SW is “0” and output is performed in units of 2 bits (this corresponds to q = 2), the first two outputs may be output as dominant symbols. In this case, since SW = 0, the dominant symbol is “0”. Therefore, “0000” is output. When these 4 bits are output, NUMREG is 4 (= 8-4). Therefore, in the next cycle, the value of PATNREG is output in order. That is, “0100” is output from the left end side of this display.
[0120]
The decoding control unit 14 has the same state transition table as that of the encoding control unit 5. The initial value of the state is SS1, and the next transition destination is determined by FAIL and DECNUM. When DECREQ is active, transition is made to that transition destination.
[0121]
The data decoding apparatus 10 configured as described above operates according to an algorithm reverse to that of the data encoding apparatus 1 described above. The data decoding apparatus 10 is controlled by the output state of the decode buffer unit 13. That is, when NUMREG of the decode buffer unit 13 becomes smaller than the output bit width q, DECREQ is output to the stream cutout unit 11 and the decoding control unit 14. The stream cutout unit 11 discards the decoded bits corresponding to the LENGTH by the DECREQ.
In the case of RUN = 8 and CODE “00101” in the previous example, NUMREG decreases from “8” to “4”, from “4” to “2”, and from “2” to “0”. When this “2” is lowered to “0”, DECREQ is generated. Since LENGTH is “5”, the 5 bits decoded from CODE are discarded. For this reason, the CODE in the stream cutout unit 11 has the undecoded bit at the least significant bit or the most significant bit to prepare for the next decoding. On the other hand, in the decoding control unit 14, since run = 8, DECNUM = 8, and FAIL = 1, the state transitions to the state SS7. Therefore, TABLE = 3 corresponding to run = 8 is output to the decoding table unit 12.
[0122]
As a result, the decoding table unit 12 prepares a decoding table of run = 8, which is the table number “3” in FIG. Then, LENGTH, DECNUM, DECCATN, and FAIL are determined and output from the input CODE. For example, if the first CODE is “0”, it is determined that CODE is “0”, and LENGTH = 1, DECNUM = 8, DECCATN = “0000”, and FAIL = “0” are output. On the other hand, when CODE is “01011”, the first CODE is “1”, so it is not yet determined, and the next “1”, the third “0”, and the fourth “1” are not determined. . However, when the fifth “0” is entered, “01011” is determined. With this determination, LENGTH = 5, DECNUM = 4, DECCATN = “0100”, and FAIL = 1 are output. In this way, decoding is sequentially performed.
[0123]
Similar to the data encoding device 1, this data decoding device 10 has (1) a reduction in buffer capacity by stepwise decoding, and (2) signal characteristics compared to decoding based on the basic process of the present invention. Change of the predicted bit length run (3) It has various advantageous effects of improving the decoding speed by the decoding table.
[0124]
Next, the second embodiment of the present invention applied to the case where the above-described data encoding device 1 or data decoding device 10 performs conditional encoding or conditional decoding such as Markov modeling. Will be described.
[0125]
First, a data encoding apparatus for performing conditional encoding will be described with reference to FIG. In the description, the same members and the same signals as those of the data encoding device 1 are denoted by the same reference numerals and the same names, and description thereof is omitted or simplified.
[0126]
This data encoding device 20 includes a state transition table having the same table as the state transition table in the bit sequence decomposition unit 2, the encoding table unit 3, the stream generation unit 4, and the encoding control unit 5 of the data encoding device 1. The coding condition generated by the part 21 and the Markov model is input, the signal of the current state is given to the state transition part 21 for each condition, the signal of the next state is input after the coding, and the coding It is mainly composed of a state storage unit 22 for storing condition states. That is, in order to perform conditional encoding, the state of the encoding control unit 5 of the data encoding device 1 is managed for each condition.
[0127]
Therefore, when performing conditional coding such as the Markov model, the configuration shown in FIG. 18 is used, the state is extracted from the state storage unit 22 using the condition as an index, and the state is shown in the state transition table shown in FIG. If the next state is stored in the original address of the state storage unit 22 again, the state can be managed for each condition. Therefore, parameters such as the predicted bit length run can be individually set for each condition. In the Markov model, the bit string decomposing unit 2 requires a plurality of buffers to be switched for each encoding condition. In this embodiment, the number of predicted bit lengths run is not a fixed fixed delimiter. Since encoding is performed step by step with the number of bits p, the capacity of the buffer is not so large and is suitable for practical use.
[0128]
Next, a data decoding apparatus 30 for performing conditional decoding will be described with reference to FIG. In the description, the same members and the same signals as those of the data decoding apparatus 10 are denoted by the same reference numerals and the same names, and description thereof is omitted or simplified.
[0129]
The data decoding device 30 includes a storm cutout unit 11, a decoding table unit 12, a decoding buffer unit 13, and a state transition unit 31 having the same table as the state transition table in the decoding control unit 14 of the data decoding device 10. And a decoding condition generated by a Markov model or the like is input, a signal of the current state is given to the state transition unit 31 for each condition, a signal of the next state is input after decoding, and the state of the decoding condition is stored The state storage unit 32 is mainly configured.
[0130]
The decoding buffer unit 13 receives decoding conditions and is managed individually for each condition. For this reason, in the case of conditional decoding such as the Markov model, a very large buffer is required. However, since the data decoding apparatus 30 according to the present embodiment performs stepwise decoding as described above, even if each buffer is small, it can sufficiently cope with decoding even with conditional decoding such as a Markov model. The buffer unit 13 does not require such a large capacity.
[0131]
This data decoding apparatus 30 is the same as the data encoding apparatus 20 in that state transitions are individually managed for each condition. However, in the case of this data decoding device 30, the decode buffer unit 13 must also be individually managed as described above. For this reason, the decode buffer unit 13 includes registers corresponding to NUMREG and PATNREG as many as possible conditions, and switches according to the decoding conditions.
[0132]
As described above, the data encoding device 20 and the encoding method and the data decoding device 30 and the decoding method for performing conditional encoding and decoding according to the second embodiment of the present invention are described above. The same effects as those of the data encoding device 1 and the data decoding device 10 of the first embodiment are obtained. In addition, conditional encoding and decoding as in the Markov model can be performed, the compression rate is increased, and the decoding efficiency is improved. In addition, it is possible to prevent the problem of a significant increase in buffer capacity, which is a major obstacle in the case of Markov modeling and the like, which is suitable for practical use.
[0133]
Each embodiment described above is an example of a preferred embodiment of the present invention, but is not limited to this, and various modifications can be made without departing from the scope of the present invention. For example, the code word that is output when the prediction is successful is “1” instead of “0”, and when the prediction is lost, it is “0” instead of “1”, or when the prediction is successful, the dominant symbol is output. However, an inferior symbol may be output when the prediction is lost.
[0134]
Further, the newly reduced predicted bit number can be set to 1/3, 1/4, or the like instead of ½ the original predicted bit number, or a number obtained by subtracting a predetermined number from the original predicted bit number. On the other hand, the newly increased predicted bit number is not twice the original predicted bit number, but can be three times or four times, or a number obtained by adding a predetermined number to the original predicted bit number. Note that the new increase prediction bit number is not limited and may be a predetermined value, for example, a multiple of 2 such as 256 bits, which is the maximum value. In addition, the minimum value of the new decrease prediction bit number is not limited to 1, but may be another value such as 2 or 3.
[0135]
Further, the data encoding devices 1 and 20 and the data decoding devices 10 and 30 may be supported by software instead of hardware configuration. That is, the data encoding method and the data decoding method of the present invention are all supported by software, for example, the data encoding method is supported by software, and the data decoding method includes the data decoding device 10, You may make it respond | correspond by hardware, such as 30.
[0136]
In addition, the present invention can be said to be a predictive run-length encoding method, but this predictive run-length encoding method can also be applied to multi-value sequences in addition to binary sequence data. That is, the prediction run-length encoding method and decoding method of the present invention can be applied if the multi-value sequence data is handled as a binary bit string by devising. For example, each bit plane may be encoded by this predictive run length encoding method by dividing into bit planes. Alternatively, encoding may be performed by this predictive run length encoding method for each plane from the most significant bit, and the lower bits that continue when “1” appears may be directly output to the stream.
[0137]
Further, as a method of applying this predictive run length coding method to a multi-value sequence, there is a method of performing division into 256 level planes instead of a bit plane, for example, when a symbol has 8 bits. For example, a method is conceivable in which input symbols are divided into groups, and group numbers are encoded by this predictive run-length encoding method. Specifically, for example, the input symbols are grouped as shown in FIG. 20, and determination bits indicating whether the input symbols are group numbers 0 or other than 0 are first encoded by this predictive run-length encoding method. If the input symbol is 0, the encoding of this symbol is completed. If not, a determination bit indicating whether the group number is 1 or other than 1 is further encoded by this predictive run length encoding method. In this way, the determination bits are encoded by the predictive run length encoding method until the group number is determined. If the determined group number is 2 or more, the necessary additional bits are output directly to the stream. In this method, since the higher-order determination bits are not encoded when the group number is determined, the processing speed is improved.
[0138]
The application of the present invention to the multi-value sequence as described above is not limited to the case of data encoding, but can be applied to the case of data decoding by a similar algorithm.
[0139]
【The invention's effect】
As described above, in the data encoding method and data encoding apparatus of the present invention, encoding efficiency similar to that of a QM coder can be obtained, while the encoding speed is much faster than that of a QM coder. For this reason, it is the most excellent in practicality among various binary bit string compression methods currently used. In addition, when performing stepwise encoding, the capacity of the buffer can be reduced, which is particularly advantageous for conditional encoding such as Markov modeling. Further, when the encoding table is used, the encoding speed can be improved.
[0140]
Similarly, in the data decoding method and data decoding apparatus of the present invention, the same decompression efficiency as that of the QM coder can be obtained, while the decoding speed is much faster than that of the QM coder. For this reason, it becomes the most practical one among various binary bit string decoding methods currently used, and the convenience is improved. In addition, when stepwise decoding is employed, the capacity of the buffer can be reduced, which is particularly advantageous for conditional decoding such as Markov modeling. Further, when the decoding table is used, the decoding speed can be improved.
[Brief description of the drawings]
FIG. 1 is a diagram for explaining an outline of an algorithm which is a basic principle of the present invention, and is a diagram showing a relationship between a target sequence and a predicted bit number run.
FIG. 2 is a diagram for explaining an outline of an algorithm which is a basic principle of the present invention, and is a diagram showing a state in which a target sequence in FIG. 1 is divided.
FIG. 3 is a diagram for explaining an outline of an algorithm that is a basic principle of the present invention, and is a diagram showing a state in which the first-half attention sequence in FIG. 2 is further divided;
FIG. 4 is a flowchart for explaining a basic encoding process which is a premise of the present invention, and is a flowchart showing an encoding main routine.
FIG. 5 is a flowchart for explaining a basic encoding process which is a premise of the present invention, and is a flowchart showing an encoding subroutine.
FIG. 6 is a diagram showing a compression rate and encoding time by a basic data encoding method as a premise of the present invention.
FIG. 7 is a block diagram showing the configuration of the first embodiment of the data encoding device of the present invention.
8 is a diagram illustrating an encoding table in an encoding table unit of the data encoding device in FIG. 7, and is a diagram illustrating a table when a predicted bit length is “1”.
9 is a diagram illustrating an encoding table in an encoding table unit of the data encoding device in FIG. 7, and is a diagram illustrating a table when a predicted bit length is “2”.
10 is a diagram illustrating an encoding table in an encoding table unit of the data encoding device in FIG. 7, and is a diagram illustrating a table when a predicted bit length is “4”.
11 is a diagram illustrating an encoding table in an encoding table unit of the data encoding device in FIG. 7, and is a diagram illustrating a table when a predicted bit length is “8”.
12 is a diagram showing a state transition table in an encoding control unit of the data encoding device in FIG. 7; FIG.
FIG. 13 is a block diagram showing the configuration of the first embodiment of the data decoding apparatus of the present invention;
14 is a diagram illustrating a decoding table in a decoding table unit of the data decoding device in FIG. 13, and a table when a predicted bit length is “1”. FIG.
15 is a diagram illustrating a decoding table in a decoding table unit of the data decoding device in FIG. 13, and a table in the case where the predicted bit length is “2”.
16 is a diagram illustrating a decoding table in a decoding table unit of the data decoding apparatus in FIG. 13, and a table in the case where the predicted bit length is “4”.
17 is a diagram illustrating a decoding table in a decoding table unit of the data decoding device in FIG. 13, and a table in the case where the predicted bit length is “8”.
FIG. 18 is a block diagram showing a configuration of a second exemplary embodiment of a data encoding device of the present invention.
FIG. 19 is a block diagram showing the configuration of the second embodiment of the data decoding apparatus of the present invention;
FIG. 20 is a diagram for explaining one column when the algorithm of the present invention is applied to multi-value series data, and shows a state in which input symbols are divided into a plurality of groups.
FIG. 21 is a diagram illustrating a configuration of a QM coder which is a conventional arithmetic code type entropy encoder.
22 is a flowchart showing the operation of the QM coder in FIG. 21. FIG.
[Explanation of symbols]
1 Data encoding device
2-bit string decomposition unit
3 Encoding table part (part of encoding part)
4 Stream generator
5 Coding control unit (part of coding unit)
10 Data decoding device
11 Stream cutout unit
12 Decoding table part (part of decoding part)
13 Decode buffer section
14 Decoding control unit (part of decoding unit)
CODE Code word signal to be decoded (encoded data)
DECBIT Signal indicating compressed bit string
DECNUM Signal indicating the number of bits to be decoded
DECCATN Signal indicating the pattern to be decoded
FAIL Signal (flag) that indicates a prediction failure
LENGTH A signal indicating the bit length of the compressed bit string and the decoded bit length
RUN Signal indicating the predicted bit length
Signal indicating SW dominant symbol
TABLE A signal that specifies the table number of the encoding table or decoding table

Claims

When a binary bit string consisting of “0” and “1” is input, either “0” or “1” is set as the dominant symbol, the other is set as the inferior symbol, and the number of the dominant symbols is n. A prediction setting step that predicts that the number of bits is continuous and sets n as the number of prediction bits, and when a prediction is made for a target sequence that includes the input number of prediction bits, either “0” or “1” is used as a code word One of the signals is output and encoded as a prediction signal, and the next n bit strings are encoded. When the signal is off, the other signal of “0” or “1” is predicted as the code word. In addition to outputting as an outlier signal, the input bit string is delimited by a number of delimiter bits smaller than the n predicted bit numbers, and an inferior symbol is included in the delimited pattern A prediction result encoding step for collectively encoding the patterns of the dominant symbols including the pattern so far, and when the prediction deviates a predetermined number of times, the number of prediction bits is reduced to less than n. A data encoding method, wherein the same prediction setting step and prediction result encoding step as the number of bits are recursively repeated.

When a binary bit string consisting of “0” and “1” is input, either “0” or “1” is set as the dominant symbol, the other is set as the inferior symbol, and the number of the dominant symbols is n. A prediction setting step that predicts that the number of bits is continuous and sets n as the number of prediction bits, and a code word “0” or “1” is used as a prediction word when a prediction sequence is made of an input sequence of n bits. One of the signals is output and encoded as a prediction signal, and the next n bit strings are encoded. When the signal is off, the other signal of “0” or “1” is predicted as the code word. In addition to outputting as an outlier signal, the input bit string is delimited by a number of delimiter bits smaller than the number n of predicted bits, and an inferior symbol is included in the delimited pattern. And a prediction result encoding step that collectively encodes the patterns of the dominant symbols including the pattern so far, and when the prediction hits a specified number of times, the number of prediction bits is increased by more than n A data encoding method, wherein the same prediction setting step and prediction result encoding step are repeated as the number of prediction bits.

2. The data encoding method according to claim 1, wherein when the prediction hits a specified number of times, the prediction bit number is set to a new increase prediction bit number larger than n.

4. The data encoding method according to claim 2, wherein the prescribed number of times is set to 2 and the newly increased predicted bit number is twice the predicted bit number.

When the new predicted decrease bit number is 1 and the bit is an inferior symbol, in the subsequent encoding, the conventional inferior symbol is encoded as the dominant symbol, and the conventional dominant symbol is encoded as the inferior symbol. The data encoding method according to claim 1.

6. The data according to claim 1, wherein the number of delimiter bits is a fixed predetermined value p, and when n ≦ p, the number of bits to be encoded is n. Encoding method.

7. The data encoding method according to claim 6, wherein the predetermined value p is 4.

When a binary bit string consisting of “0” and “1” is input, either “0” or “1” is set as the dominant symbol, the other is set as the inferior symbol, and the number of the dominant symbols is n. A prediction setting step that predicts that the number of bits is continuous and sets n as the number of prediction bits, and when a prediction is made for a target sequence that includes the input number of prediction bits, either “0” or “1” is used as a code word One of the signals is output and encoded as a prediction signal, and the next n bit strings are encoded. When the signal is off, the other signal of “0” or “1” is predicted as the code word. A prediction result encoding step that outputs and encodes as an outlier signal, and in this encoding step, encoded data corresponding to a bit pattern to be encoded is stored in advance. The same prediction setting process and prediction result encoding process are recursively repeated with the prediction bit number set to a new reduced prediction bit number smaller than n when the prediction deviates a predetermined number of times. A data encoding method characterized by the above.

In the encoding table, encoded data corresponding to a pattern of 8 bits or less is written, and encoding corresponding bits exceeding 8 bits are encoded without using the encoding table. The data encoding method according to claim 8.

In a data encoding apparatus for compressing and encoding a binary input bit string consisting of “0” and “1”, either “0” or “1” is a dominant symbol, and the other is an inferior symbol. And an encoding control unit that predicts that n dominant symbols are continuous and sets the n as a predicted bit number, and a bit string decomposition unit that temporarily stores the input bit string and outputs the number of bits to be encoded and a pattern A coding table storing coded data corresponding to the pattern of the input bit string, a signal indicating the coding table to be selected input from the coding control unit, and a code input from the bit string decomposing unit A coding table unit for outputting a predetermined compressed bit string and its bit length from the number of bits and pattern to be converted, and the compressed bit A stream generation unit that temporarily buffers the column and outputs a fixed bit length, and when the prediction deviates a predetermined number of times, the prediction bit number is set to a new reduced prediction bit number less than n. A data encoding apparatus, characterized in that the encoding control unit sets the prediction bit number as a new increased prediction bit number larger than n when the prediction hits a predetermined number of times. .

The input bit string is divided by a number of delimiter bits smaller than the n predicted bits, and if the inferior symbol is included in the delimited pattern, the patterns of the dominant symbols including the pattern are summarized. The data encoding apparatus according to claim 10, wherein the encoding is performed.

In a data encoding apparatus for compressing and encoding a binary input bit string consisting of “0” and “1”, either “0” or “1” is a dominant symbol, and the other is an inferior symbol. And an encoding control unit that predicts that the number of dominant symbols will be n, sets the n as a predicted bit number, temporarily stores the input bit string, and delimits a number smaller than the n predicted bit number An input unit that divides the input bit string by the number of bits, and if the divided pattern includes an inferior symbol, includes an encoding unit that collectively encodes the pattern of the dominant symbol that includes the pattern. A characteristic data encoding apparatus.

In a data decoding method in which encoded data is input and decoded into a binary bit string consisting of “0” and “1”, either “0” or “1” is set as a dominant symbol, A codeword in which the other is an inferior symbol, and the prediction result of the prediction that n dominant symbols (n is an integer equal to or greater than 1) is represented by a binary bit string consisting of “0” and “1” And a decoding step for decoding the codeword. In the input step, data encoded by being divided by a delimiter bit number smaller than the n predicted bits is input, In the decoding step, when the input codeword is a value per prediction, the n dominant symbols are decoded continuously, and when the prediction is out of order, if the inferior symbol is included in the segmentation, The portion of the dominant symbol that has been cut, including the cut portion, is decoded at once, and when the number of dominant symbols more than n is consecutively predicted when a predetermined number of consecutive predictions occur, a new prediction is made. A characteristic data decoding method.

In a data decoding method in which encoded data is input and decoded into a binary bit string consisting of “0” and “1”, either “0” or “1” is used as a dominant symbol, A codeword in which the other is an inferior symbol, and the prediction result of the prediction that n dominant symbols (n is an integer equal to or greater than 1) is represented by a binary bit string consisting of “0” and “1” And a decoding step for decoding the codeword. In the input step, the encoded data divided by a predetermined number is input. In the decoding step, the input code is input. When decoding is performed based on a decoding table in which a bit pattern to be decoded from a word and the number of prediction bits is designated and prediction per time continues for a predetermined number of times, if more than n dominant symbols continue, a prediction is newly made. The data decoding is characterized in that the prediction result is inputted, and when the deviation of the prediction continues for the prescribed number of times, the prediction result newly predicted is inputted when the number of dominant symbols less than n continues. Method.

In the input step, data encoded by being delimited by a delimiter bit number smaller than the n predicted bits is input, and in the decoding step, an inferior symbol is included in the delimiter when prediction is lost. 15. The data decoding method according to claim 14, wherein the dominant symbol portions that have continued so far including the divided portions are collectively decoded.

In a data decoding apparatus for inputting a code bit that becomes encoded data and decoding it into a decoded bit consisting of a binary bit string consisting of “0” and “1”, either “0” or “1” Is a dominant symbol, and one of the other is an inferior symbol, the decoding control unit for setting the dominant symbol of the code bit and n prediction bit lengths, and the decoding pattern corresponding to the input code word for each prediction bit length A decoding table unit having a decoding table tabulated every time, and a decoding buffer unit that inputs and stores a decoding pattern from the decoding table unit and the number of bits to be decoded and outputs it every predetermined number of bits. When the sign bit is a signal per prediction, the dominant symbol is decoded, and when the signal per prediction continues for a predetermined number of times, the prediction bit length is set to n. Data decoding apparatus and changes the greater number.

One of “0” and “1” is set as a dominant symbol, and the other is set as an inferior symbol, and the prediction result predicted that n symbols (n is an integer of 1 or more) continues is “0” and “ In a decoding apparatus for decoding a code bit represented by a binary bit string consisting of 1 ″, a decoding control unit for setting a predicted bit length of the code bit and the dominant symbol, and the code bit are input, and the code A decoding unit that outputs a decoded bit according to a bit value; and a decoding buffer unit that inputs the decoded bit, temporarily holds the decoded bit, and outputs the decoded bit as a decoded bit. When the number of delimiter bits is less than the length, the capacity of the decode buffer unit is reduced, and when the prediction result hits a predetermined number of times, When the prediction bit length is changed to a number larger than n, and the prediction result deviates a predetermined number of times, the prediction bit length is changed to a number smaller than n and the prediction bit length becomes a predetermined value. A data decoding device characterized in that the dominant symbol and the inferior symbol are reversed.

18. The data decoding apparatus according to claim 17, wherein the decoding unit is provided with a decoding table unit having a decoding table in which a decoding pattern corresponding to an input codeword is displayed for each prediction bit length. .