JP3646324B2 - Video camera equipment - Google Patents

Video camera equipment Download PDF

Info

Publication number
JP3646324B2
JP3646324B2 JP23511994A JP23511994A JP3646324B2 JP 3646324 B2 JP3646324 B2 JP 3646324B2 JP 23511994 A JP23511994 A JP 23511994A JP 23511994 A JP23511994 A JP 23511994A JP 3646324 B2 JP3646324 B2 JP 3646324B2
Authority
JP
Japan
Prior art keywords
aspect ratio
image
signal
converter
video camera
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23511994A
Other languages
Japanese (ja)
Other versions
JPH0898094A (en
Inventor
裕二 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23511994A priority Critical patent/JP3646324B2/en
Publication of JPH0898094A publication Critical patent/JPH0898094A/en
Application granted granted Critical
Publication of JP3646324B2 publication Critical patent/JP3646324B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
本発明はビデオカメラ装置に関し、特に撮像素子のアスペクト比に応じて、出画する画像のアスペクト比を可変設定可能なビデオカメラ装置に関する。
【0002】
【従来の技術】
近年、ビデオカメラ装置は、画面の横幅:縦幅のアスペクト比4:3に応じた撮像信号を生成する撮像素子を用いて、アスペクト比4:3の画面に出画するNTSC方式やPAL方式などの標準テレビジョン方式によるものが普及している。また、例えばEDTV(Extended Definition Television)方式のように16:9のワイドアスペクト比の画像を取り扱う新たなテレビジョン方式が提案され、アスペクト比16:9の撮像素子を用いてアスペクト比16:9の臨場感のある画面を出画するビデオカメラ装置が実現され普及しつつある。
【0003】
上記ビデオカメラ装置は、被写体の撮像により撮像信号を生成するCCDイメージセンサを撮像素子とした用いるCCDブロックと、このCCDブロックから供給された撮像信号を出画するための画像処理ブロックとが備えられる。
【0004】
このCCDブロック、及び画像処理ブロックは、各々アスペクト比別に専用ブロックとして製造され、各アスペクト比毎に接続されて撮像及び出画を行っている。
【0005】
【発明が解決しようとする課題】
ところで、アスペクト比16:9のCCDイメージセンサにより得られる画枠を、アスペクトコンバータを用いてアスペクト比4:3のCCDイメージセンサにより得られる画枠に変換可能である。
【0006】
このため、アスペクト比16:9のCCDイメージセンサが設けられたCCDブロックを用いるビデオカメラ装置では、アスペクト比16:9の画像処理ブロックによりアスペクト比16:9の画像を出画したり、或いは上記画像処理ブロックに上記アスペクトコンバータを用いてアスペクト比4:3の画像を出画することが可能である。
【0007】
しかし、ビデオカメラ装置は、アスペクト比16:9、或いはアスペクト比4:3のいずれかの画像を出画するように予め設定されており、CCDブロックを差し替えて出画のアスペクト比を変更することが出来ないという問題点を生じていた。また、画像処理ブロックはアスペクト比毎に独立して製造して、画像処理ブロックの共通化が出来ない。このため製造工程が複雑化し、かつ画像処理ブロックのコストを高くするという問題点を生じていた。
【0008】
本発明はこのような問題に鑑み、撮像素子のアスペクト比に応じて、出画するアスペクト比を可変設定して、該アスペクト比の画像を出画するビデオカメラ装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明に係るビデオカメラ装置は、アスペクト比に関連する情報を有する固有情報メモリが設けられた撮像素子と、上記撮像素子により生成される撮像信号を、当該撮像信号のアスペクト比と異なるアスペクト比の信号に変換するアスペクト比変換手段と、上記撮像素子により生成される撮像信号のアスペクト比を、上記撮像素子に設けられた上記固有情報メモリから検出する検出手段と、上記検出手段により検出されたアスペクト比と異なるアスペクト比の信号に撮像信号を変換する際に、上記アスペクト比変換手段の変換処理を制御する手段とを備えることを特徴とする。
【0010】
【作用】
以上の構成を備える本発明におけるビデオカメラ装置では、アスペクト比に関連する情報を有する固有情報メモリが設けられた撮像素子により生成される撮像信号のアスペクト比を、上記固有情報メモリから検出手段により検出し、上記検出手段により検出されたアスペクト比と異なるアスペクト比の信号に撮像信号を変換する際に、アスペクト比変換手段の変換処理を制御する。
【0011】
【実施例】
以下、本発明の好ましい実施例について図面を参照しながら説明する。
【0012】
本発明に係るビデオカメラ装置は、図1に示すように、被写体の撮像により撮像信号を生成するCCDブロック1と、このCCDブロック1から供給された撮像信号を出画するための画像処理ブロックとが備えられる。
【0013】
上記CCDブロック1は、被写体からの光を光電変換してR、G、Bの撮像信号を生成するCCDイメージセンサ11と、このCCDイメージセンサ11の固有情報を示す固有信号、例えば画枠のアスペクト比の判定信号、NTSC、PAL、EDTVのいずれの方式用かを判定するための仕様判定信号、或いは欠陥画素の補正情報等が格納されるEPROMや汎用IO回路から構成される固有情報メモリ12と、CCDイメージセンサ11で生成された撮像信号を増幅するPA回路13とを有する。
【0014】
画像処理ブロックは、CCDブロック1から供給された撮像信号のシェーデング補正や欠陥補正などを行うシェーデング手段2と、このシェーデング手段2から供給された撮像信号のアスペクト比を変換可能なアスペクトコンバータ3と、アスペクトコンバータ3から供給された撮像信号を出画するため画像処理する画像処理手段4と、CCDブロック1の固有情報メモリ12に格納された固有信号に基づいてアスペクトコンバータ3のアスペクト比、画像処理手段4の処理パラメータ、及び画像処理手段4のD/Aコンバータ25のスイッチ38の切換えを制御する画枠設定手段5とを有する。
【0015】
シェーデング手段2は、CCDブロック1から供給された撮像信号を増幅する増幅回路14と、この増幅回路14から供給された撮像信号をA/D変換するA/Dコンバータ15と、A/Dコンバータ15から供給された撮像信号のR、G、B信号の画面上でのシェーデングを補正するためのシェーデング回路16と、このシェーデング回路16から供給されたシェーデング補正信号をD/A変換して上記増幅回路14に供給するD/Aコンバータ17と、上記シェーデング回路16によるシェーデングを補正するためのシェーデング補正信号が格納されるランダムアクセスメモリ(以下、RAMと称する。)18と、A/Dコンバータ15から供給された撮像信号からCCDイメージセンサ11の経時劣化等による画素の欠陥を補正するための欠陥検出回路19とを有する。
【0016】
アスペクトコンバータ3は、図2に示すように上記シェーデング手段2から供給された撮像信号を時間軸変換するFIFOメモリ31と、サンプリングレートを変換するRCF回路32と、上記FIFOメモリ31、及びRCF回路32を制御するコントロールLSI33とを有する。
【0017】
FIFIメモリ31は、アスペクト比16:9の画枠の撮像信号をアスペクト比4:3に変換するために、撮像信号のサンプリングレート18MHzで撮像信号をメモリセルに書込み、18MHzの3/4倍の13.5MHzで該メモリセルに書き込まれた撮像信号を読出すことにより、図3乃至図5に示すようにアスペクト比16:9の画枠からアスペクト比4:3の画枠を切り出して、アスペクト比4:3の撮像信号を13.5MHzのサンプリングレートで出力することで4/3倍の時間軸伸長処理を行う。上記アスペクト比16:9の画枠からアスペクト比4:3の画枠を切り出す位置は、FIFO長を設定することにより指定される。
【0018】
上記RCF回路32は、上記FIFIメモリ31においてアスペクト比16:9の撮像信号をサンプリングレート18MHzで書込み、サンプリングレート13.5MHzで読出す時間軸変換処理を施して得られた撮像信号に対して、3:4の変換比率のサンプリングレート変換処理を行うことにより、サンプリングレート18MHzの撮像信号を生成する。
【0019】
このRCF回路32は、フィルタ係数を出力レートで順次切り換えてフィルタリング処理を行うレートコンバータフィルタからなり、上記FIFIメモリ31により生成されたアスペクト比4:3の画枠の撮像信号すなわちサンプリングレート13.5MHzの撮像信号に対して、正の整数nを例えば2として、4n(=8)倍オーバーサンプリングの後に1/3n(=1/6)ダウンサンプリングを行うことにより、3:4の変換比率のサンプリングレート変換処理を行い、サンプリングレート18MHzでアスペクト比4:3の画枠の撮像信号を生成する。なお、フィルタ係数を出力レートで順次切り換えてフィルタリング処理を行うレートコンバータフィルタは、レジスタ前置型FIRフィルタやレジスタ後置型FIRフィルタにより構成される。
【0020】
このように、本発明に係るアスペクトコンバータ3では、上記FIFOメモリ31において、アスペクト比16:9の画像を示すサンプリングレート18MHzの撮像信号に4/3倍の時間軸変換処理を施すことにより、図6に示すようにアスペクト比4:3の画像を示すサンプリングレート13.5MHzの撮像信号を生成する。また、記RCF回路32において、上記サンプリングレート13.5MHzの撮像信号に3:4の変換比率のサンプリングレート変換処理を施すことにより、図7に示すようにアスペクト比16:9の画像を示すサンプリングレート18MHzの撮像信号からアスペクト比4:3の画像を示すサンプリングレート18MHzの撮像信号を生成することができる。
【0021】
ここで、上記RCF回路32では、上記FIFOメモリ31により生成されたサンプリングレート13.5MHzの撮像信号に対して、4n倍オーバーサンプリングの後に1/3nダウンサンプリングを行うことにより、3:4の変換比率のサンプリングレート変換を行うことができる。
【0022】
上記コントロールLSI33は、FIFOメモリ31のメモリセルへの撮像信号の書込み/読出し時のサンプリングレートの切換え、及びRCF回路32のフィルタ係数を出力レートに応じて切り換えを行う。
【0023】
画像処理手段4は、アスペクトコンバータ3から供給された撮像信号の輝度に対する階調を線形とするリニアマトリックス回路21と、このリニアマトリックス回路21から供給された撮像信号をガンマ補正、黒レベル補正、及び白レベル補正するガンマ・ニー回路22と、この補正された撮像信号のRGB信号をY、R−Y、B−Y信号に変換するマトリックス回路23と、このY、R−Y、B−Y信号を画像信号に変換するエンコーダ回路24と、このエンコーダ回路24から供給される画像信号からサンプリング処理の際の疑似信号を除去しながらD/A変換するD/Aコンバータ25と、上記エンコーダ回路24から供給される画像信号を出画するために18MHzで送出するレートコンバータ26と、アスペクトコンバータ3から供給された撮像信号に基づき上記リニアマトリックス回路21、及びガンマ・ニー回路22の出力信号に補正信号を加算し、並びに該撮像信号のレートに合わせてレートコンバータ26のレートを設定するための各々の処理パラメータを設定する画像エンハンス回路27とを有する。
【0024】
上記D/Aコンバータ25は、図8に示すようにエンコーダ回路24から供給された画像信号をD/A変換するD/Aコンバータ35と、上記D/A変換された撮像信号の疑似信号をカットする第一、第二のフィルタ36、37と、上記第一のフィルタ36、又は第二のフィルタ37の出力信号を切換えて送出するスイッチ38と、該出力信号を増幅すアンプ39とを有する。
【0025】
上記第一のフィルタ36は、上記アスペクトコンバータ3により撮像信号の画枠をアスペクト比16:9から4:3に変換した際のサンプリング処理による疑似信号をカットするため、図9に示すようにアスペクトコンバータ3のFIFOメモリの読出しレートの13.5MHz、及びこの13.5MHz以上の周波数で信号を抑制するように構成される。
【0026】
第二のフィルタ37は、アスペクトコンバータ3で変換を行わず、CCDブロック1で生成された撮像信号がレート周波数18MHzで一定のまま画像処理手段4に供給された場合で、図10に示すように36MHz以上の周波数で信号を抑制するように構成される。
【0027】
上記画像エンハンス回路27で設定する処理パラメータの補正信号は、例えば画像の輪郭を強調するためのデティール信号の水平方向及び垂直方向のレベルや、黒レベル及び白レベルのクリップや、ガンマ補正信号やニー信号等を補正するための補正係数を含む信号である。
【0028】
上記画枠設定手段5は、CCDブロック1の固有情報メモリ12の固有信号を検出し、この検出結果に基づいて上記アスペクトコンバータ3でアスペクト変換を行うか否かを設定することにより、アスペクトコンバータ3から出力される撮像信号のアスペクト比を設定し、及び上記画像処理手段4のD/Aコンバータ25のスイッチ38の接続条件を選択することにより疑似信号のカットオフ周波数を設定し、並びに該画像処理手段4の画像エンハンス回路27による処理パラメータの設定を指示する。
【0029】
この画枠設定手段5には、画枠のアスペクト比を切換え操作させる操作手段6と、ビデオカメラ装置のCCDブロック1、及び画像処理ブロックの初期設定が格納され電源の立ち上げの際に、この初期設定が読み込まれるセットアップカード7とが設けられる。
【0030】
以上の構成によるビデオカメラ装置は、電源立ち上げの際に、画枠設定手段5によりCCDブロック1に設けられた固有情報メモリ12の固有信号からCCDイメージセンサ11のアスペクト比を判定し、アスペクト比4:3と判定された場合は、操作手段6によるアスペクト比の切換えをロックする。また、アスペクト比16:9と判定された場合は、上記操作手段6の操作によりアスペクト比の切換えが可能となり、操作手段6によりアスペクト比を16:9から4:3に切り換える操作をした際に、上記画枠設定手段5により上記切換え設定をするために、アスペクトコンバータ3でアスペクト変換をするように設定し、上記画像処理手段4のD/Aコンバータ25のスイッチ38を第一のフィルタ36に接続するように設定し、並びに該画像処理手段4の画像エンハンス回路27による処理パラメータを上記切換え条件で設定するように指示する。その後、シェーデング手段2のA/Dコンバータ15を介して上記CCDイメージセンサ11から供給された撮像信号は、アスペクトコンバータ3で上記アスペクト変換がされ、このアスペクト変換された撮像信号は画像処理手段4で画像処理され、D/Aコンバータ25から画像信号として送出される。
【0031】
また、画枠設定手段5によりアスペクト比16:9と判定され、操作手段6によりアスペクト比を4:3から16:9に切り換える操作をした場合は、上記画枠設定手段5により上記切換えを設定するために、アスペクトコンバータ3でアスペクト変換を行わないように設定し、上記画像処理手段4のD/Aコンバータ25のスイッチ38を第二のフィルタ37に接続するように設定し、並びに該画像処理手段4の画像エンハンス回路27による処理パラメータを上記切換え条件で設定するように指示する。
【0032】
また、CCDブロック1を差し替えた場合やCCDブロック1を始めて取り付けた場合には、電源立ち上げの際に、画枠設定手段5によりCCDブロック1に設けられた固有情報メモリ12の固有信号からCCDイメージセンサ11のアスペクト比を判定し、アスペクト比4:3と判定された場合は、操作手段6によるアスペクト比の切換えをロックし、アスペクト比9:16と判定された場合は、操作手段6の操作により設定されたアスペクト比に従って、該画枠設定手段5によりアスペクトコンバータ3のアスペクト比、及び画像処理手段4のD/Aコンバータ25のスイッチ38の接続状態を設定し、並びに該画像処理手段4の画像エンハンス回路27に処理パラメータを設定するように指示する。
【0033】
従って、本実施例に係るビデオカメラ装置は、アスペクト比16:9の撮像素子を用いることによりアスペクト比16:9から4:3、又はアスペクト比4:3から16:9に容易に切換え可能とする。
【0034】
また、画像処理ブロックをアスペクト比4:3及び16:9のいずれも使用可能に共通化することにより、製造工程を簡易とし、画像処理ブロックで用いる部材を共通化してビデオカメラ装置の低コスト化を可能とする。
【0035】
また、ビデオカメラ装置の製造者、及び使用者において、従来のアスペクト比4:3の画枠から、アスペクト比16:9の画枠への移行を容易とする。
【0036】
【発明の効果】
以上詳細に説明したように、本発明のビデオカメラ装置によれば、アスペクト比に関連する情報を有する固有情報メモリが設けられた撮像素子により生成される撮像信号のアスペクト比を、上記固有情報メモリから検出手段により検出し、アスペクト比変換手段の変換処理を制御することによって、上記検出手段により検出されたアスペクト比と異なるアスペクト比の信号に撮像信号を変換することができる。
【0037】
このため、ビデオカメラ装置の製造者、及び使用者において、従来のアスペクト比4:3の画枠から、アスペクト比16:9の画枠への移行が容易に行われるビデオカメラ装置の提供を可能とする。
【0038】
また、アスペクト比16:9の撮像素子を用いることによりアスペクト比16:9から4:3、又はアスペクト比4:3から16:9に容易に切換え可能なビデオカメラ装置の提供を可能とする。
【0039】
また、画像処理ブロックをアスペクト比4:3及び16:9のいずれも使用可能に共通化することにより、製造工程を簡易とし、画像処理ブロックで用いる部材を共通化してビデオカメラ装置の低コスト化を可能とする。
【図面の簡単な説明】
【図1】本発明に係るビデオカメラ装置の要部のブロック図である。
【図2】上記ビデオカメラ装置のアスペクトコンバータの要部のブロック図である。
【図3】上記アスペクトコンバータによる画枠の切り出しの様子を模式的に示す図である。
【図4】上記アスペクトコンバータにおける画枠の切り出しのタイミングを模式的に示す図である。
【図5】上記アスペクトコンバータにおける画枠の切り出しによる撮像信号を模式的に示す図である。
【図6】上記アスペクトコンバータのFIFOメモリにおける画枠の切り出しによる撮像信号の周波数帯域を模式的に示す図である。
【図7】上記アスペクトコンバータのRCF回路における画枠の切り出しによる撮像信号の周波数帯域を模式的に示す図である。
【図8】上記ビデオカメラ装置の画像処理手段のD/Aコンバータのブロック図である。
【図9】上記D/Aコンバータにおける第一のフィルタの特性図である。
【図10】上記D/Aコンバータにおける第二のフィルタの特性図である。
【符号の説明】
1 CCDブロック
3 アスペクトコンバータ
4 画像処理手段
5 画枠設定手段
11 CCDイメージセンサ
12 固有情報メモリ
15 A/Dコンバータ
25 D/Aコンバータ
27 画像エンハンス回路
31 FIFOメモリ
32 RCF回路
[0001]
[Industrial application fields]
The present invention relates to a video camera device, and more particularly to a video camera device capable of variably setting an aspect ratio of an image to be output according to an aspect ratio of an image sensor.
[0002]
[Prior art]
In recent years, a video camera apparatus uses an image pickup device that generates an image pickup signal corresponding to an aspect ratio of 4: 3 (width: height of a screen), an NTSC method, a PAL method, or the like that displays an image on an aspect ratio 4: 3. The standard television system is widely used. Further, for example, a new television system that handles an image with a wide aspect ratio of 16: 9, such as an EDTV (Extended Definition Television) system, has been proposed, and an image sensor with an aspect ratio of 16: 9 is used. Video camera devices that display realistic screens have been realized and are becoming popular.
[0003]
The video camera device includes a CCD block that uses a CCD image sensor that generates an imaging signal by imaging a subject as an imaging element, and an image processing block for outputting an imaging signal supplied from the CCD block. .
[0004]
The CCD block and the image processing block are each manufactured as a dedicated block for each aspect ratio, and are connected for each aspect ratio to capture and output images.
[0005]
[Problems to be solved by the invention]
By the way, an image frame obtained by a CCD image sensor having an aspect ratio of 16: 9 can be converted into an image frame obtained by a CCD image sensor having an aspect ratio of 4: 3 by using an aspect converter.
[0006]
For this reason, in a video camera device using a CCD block provided with a CCD image sensor with an aspect ratio of 16: 9, an image with an aspect ratio of 16: 9 is output by an image processing block with an aspect ratio of 16: 9, or An image with an aspect ratio of 4: 3 can be output using the aspect converter in the image processing block.
[0007]
However, the video camera device is preset so as to output an image with an aspect ratio of 16: 9 or an aspect ratio of 4: 3, and the aspect ratio of the output is changed by replacing the CCD block. There was a problem that it was not possible. Further, the image processing blocks are manufactured independently for each aspect ratio, and the image processing blocks cannot be shared. This complicates the manufacturing process and increases the cost of the image processing block.
[0008]
In view of such problems, an object of the present invention is to provide a video camera device that variably sets an output aspect ratio according to an aspect ratio of an image sensor and outputs an image with the aspect ratio. .
[0009]
[Means for Solving the Problems]
A video camera device according to the present invention includes an image sensor provided with a unique information memory having information related to an aspect ratio, and an image signal generated by the image sensor having an aspect ratio different from the aspect ratio of the image signal. An aspect ratio converting means for converting to a signal; a detecting means for detecting an aspect ratio of an imaging signal generated by the image sensor from the inherent information memory provided in the image sensor; and an aspect detected by the detection means And a means for controlling the conversion processing of the aspect ratio conversion means when the imaging signal is converted into a signal having an aspect ratio different from the ratio.
[0010]
[Action]
In the video camera device according to the present invention having the above-described configuration, the aspect ratio of the image pickup signal generated by the image pickup device provided with the unique information memory having information related to the aspect ratio is detected from the unique information memory by the detecting unit. When the imaging signal is converted into a signal having an aspect ratio different from the aspect ratio detected by the detection unit, the conversion process of the aspect ratio conversion unit is controlled.
[0011]
【Example】
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.
[0012]
As shown in FIG. 1, a video camera device according to the present invention includes a CCD block 1 that generates an imaging signal by imaging a subject, and an image processing block that outputs an imaging signal supplied from the CCD block 1. Is provided.
[0013]
The CCD block 1 includes a CCD image sensor 11 that photoelectrically converts light from a subject to generate R, G, and B imaging signals, and a unique signal that indicates unique information of the CCD image sensor 11, such as an aspect of an image frame. A specific information memory 12 composed of an EPROM or general-purpose IO circuit for storing a ratio determination signal, a specification determination signal for determining which of the NTSC, PAL and EDTV systems is used, or correction information for defective pixels, etc. And a PA circuit 13 for amplifying the imaging signal generated by the CCD image sensor 11.
[0014]
The image processing block includes a shading unit 2 that performs shading correction and defect correction of an image pickup signal supplied from the CCD block 1, an aspect converter 3 that can convert an aspect ratio of the image pickup signal supplied from the shading unit 2, and Image processing means 4 that performs image processing to output the image pickup signal supplied from the aspect converter 3, and the aspect ratio and image processing means of the aspect converter 3 based on the unique signal stored in the unique information memory 12 of the CCD block 1 4 and image frame setting means 5 for controlling the switching of the switch 38 of the D / A converter 25 of the image processing means 4.
[0015]
The shading means 2 includes an amplification circuit 14 that amplifies the imaging signal supplied from the CCD block 1, an A / D converter 15 that A / D converts the imaging signal supplied from the amplification circuit 14, and an A / D converter 15. A shading circuit 16 for correcting the on-screen shading of the R, G, and B signals of the image pickup signal supplied from, and the amplifying circuit by D / A converting the shading correction signal supplied from the shading circuit 16 14, a D / A converter 17 supplied to 14, a random access memory (hereinafter referred to as RAM) 18 in which a shading correction signal for correcting shading by the shading circuit 16 is stored, and a A / D converter 15. In order to correct pixel defects due to deterioration with time of the CCD image sensor 11 from the captured image signal And a defect detection circuit 19.
[0016]
As shown in FIG. 2, the aspect converter 3 includes a FIFO memory 31 that converts the imaging signal supplied from the shading unit 2 on a time axis, an RCF circuit 32 that converts a sampling rate, the FIFO memory 31, and the RCF circuit 32. And a control LSI 33 for controlling.
[0017]
The FIFI memory 31 writes the image signal into the memory cell at an imaging signal sampling rate of 18 MHz in order to convert the image signal of an image frame with an aspect ratio of 16: 9 into an aspect ratio of 4: 3, which is 3/4 times 18 MHz. By reading out the image signal written in the memory cell at 13.5 MHz, an image frame having an aspect ratio of 4: 3 is cut out from an image frame having an aspect ratio of 16: 9 as shown in FIGS. By outputting an imaging signal with a ratio of 4: 3 at a sampling rate of 13.5 MHz, a time axis expansion process of 4/3 times is performed. The position to cut out the image frame with the aspect ratio of 4: 3 from the image frame with the aspect ratio of 16: 9 is designated by setting the FIFO length.
[0018]
The RCF circuit 32 writes an imaging signal having an aspect ratio of 16: 9 at the sampling rate of 18 MHz in the FIFI memory 31 and reads it at a sampling rate of 13.5 MHz. An imaging signal with a sampling rate of 18 MHz is generated by performing sampling rate conversion processing with a conversion ratio of 3: 4.
[0019]
The RCF circuit 32 includes a rate converter filter that performs filtering processing by sequentially switching filter coefficients according to an output rate. The image signal of an image frame having an aspect ratio of 4: 3 generated by the FIFI memory 31, that is, a sampling rate of 13.5 MHz. Sampling with a conversion ratio of 3: 4 by performing a downsampling of 1 / 3n (= 1/6) after 4n (= 8) times oversampling, with a positive integer n being 2, for example, A rate conversion process is performed to generate an image signal of an image frame with an aspect ratio of 4: 3 at a sampling rate of 18 MHz. Note that the rate converter filter that performs the filtering process by sequentially switching the filter coefficients according to the output rate is configured by a register pre-FIR filter or a register post-FIR filter.
[0020]
As described above, in the aspect converter 3 according to the present invention, the FIFO memory 31 performs the time axis conversion process of 4/3 times on the imaging signal with the sampling rate of 18 MHz indicating the image with the aspect ratio of 16: 9. As shown in FIG. 6, an imaging signal having a sampling rate of 13.5 MHz indicating an image having an aspect ratio of 4: 3 is generated. In addition, the RCF circuit 32 performs sampling rate conversion processing with a conversion ratio of 3: 4 on the imaging signal with the sampling rate of 13.5 MHz, thereby sampling an image with an aspect ratio of 16: 9 as shown in FIG. An imaging signal with a sampling rate of 18 MHz indicating an image with an aspect ratio of 4: 3 can be generated from the imaging signal with a rate of 18 MHz.
[0021]
Here, in the RCF circuit 32, a 3: 4 conversion is performed by performing 1 / 3n downsampling after 4n times oversampling on the imaging signal with a sampling rate of 13.5 MHz generated by the FIFO memory 31. Ratio sampling rate conversion can be performed.
[0022]
The control LSI 33 switches the sampling rate at the time of writing / reading the imaging signal to / from the memory cell of the FIFO memory 31 and switches the filter coefficient of the RCF circuit 32 according to the output rate.
[0023]
The image processing unit 4 includes a linear matrix circuit 21 that linearly adjusts the gradation with respect to the luminance of the imaging signal supplied from the aspect converter 3, and a gamma correction, a black level correction, and an imaging signal supplied from the linear matrix circuit 21. A gamma / knee circuit 22 that corrects the white level, a matrix circuit 23 that converts the RGB signal of the corrected imaging signal into Y, RY, and BY signals, and the Y, RY, and BY signals. From the encoder circuit 24 that converts the signal into an image signal, the D / A converter 25 that performs D / A conversion while removing the pseudo signal during the sampling process from the image signal supplied from the encoder circuit 24, and the encoder circuit 24 From the aspect converter 3 which sends out the supplied image signal at 18 MHz and the aspect converter 3 A correction signal is added to the output signals of the linear matrix circuit 21 and the gamma / knee circuit 22 based on the supplied imaging signal, and the rate of the rate converter 26 is set in accordance with the rate of the imaging signal. And an image enhancement circuit 27 for setting processing parameters.
[0024]
As shown in FIG. 8, the D / A converter 25 cuts the D / A converter 35 that D / A converts the image signal supplied from the encoder circuit 24 and the pseudo signal of the D / A converted image signal. First and second filters 36 and 37, a switch 38 for switching and transmitting the output signal of the first filter 36 or the second filter 37, and an amplifier 39 for amplifying the output signal.
[0025]
The first filter 36 cuts the pseudo signal due to the sampling process when the image converter converts the image frame of the image pickup signal from the aspect ratio 16: 9 to 4: 3. The read-out rate of the FIFO memory of the converter 3 is 13.5 MHz, and the signal is suppressed at a frequency of 13.5 MHz or higher.
[0026]
The second filter 37 is a case where the imaging signal generated by the CCD block 1 is supplied to the image processing means 4 at a rate frequency of 18 MHz without being converted by the aspect converter 3 as shown in FIG. It is configured to suppress the signal at a frequency of 36 MHz or higher.
[0027]
The processing parameter correction signal set by the image enhancement circuit 27 includes, for example, horizontal and vertical levels of detail signals for emphasizing image contours, black and white level clips, gamma correction signals, and knee signals. The signal includes a correction coefficient for correcting the signal and the like.
[0028]
The image frame setting means 5 detects the unique signal in the unique information memory 12 of the CCD block 1 and sets whether the aspect conversion is performed by the aspect converter 3 based on the detection result. The cut-off frequency of the pseudo signal is set by setting the aspect ratio of the imaging signal output from the image signal and selecting the connection condition of the switch 38 of the D / A converter 25 of the image processing means 4, and the image processing The setting of the processing parameter by the image enhancement circuit 27 of the means 4 is instructed.
[0029]
The image frame setting means 5 stores the initial setting of the operation means 6 for switching the aspect ratio of the image frame, the CCD block 1 of the video camera device, and the image processing block. A setup card 7 on which initial settings are read is provided.
[0030]
The video camera device having the above configuration determines the aspect ratio of the CCD image sensor 11 from the unique signal of the unique information memory 12 provided in the CCD block 1 by the image frame setting means 5 when the power is turned on. When it is determined as 4: 3, the aspect ratio switching by the operation means 6 is locked. If it is determined that the aspect ratio is 16: 9, the aspect ratio can be switched by operating the operation unit 6. When the operation unit 6 is operated to switch the aspect ratio from 16: 9 to 4: 3. In order to perform the switching setting by the image frame setting means 5, the aspect converter 3 is set so that the aspect conversion is performed, and the switch 38 of the D / A converter 25 of the image processing means 4 is set to the first filter 36. It is set to be connected, and the processing parameter by the image enhancement circuit 27 of the image processing means 4 is instructed to be set under the switching condition. Thereafter, the image signal supplied from the CCD image sensor 11 via the A / D converter 15 of the shading means 2 is subjected to the aspect conversion by the aspect converter 3, and the image signal subjected to the aspect conversion is converted by the image processing means 4. The image is processed and sent out from the D / A converter 25 as an image signal.
[0031]
When the image frame setting means 5 determines that the aspect ratio is 16: 9 and the operation means 6 performs an operation for switching the aspect ratio from 4: 3 to 16: 9, the image frame setting means 5 sets the switching. Therefore, the aspect converter 3 is set not to perform the aspect conversion, the switch 38 of the D / A converter 25 of the image processing means 4 is set to be connected to the second filter 37, and the image processing is performed. It is instructed to set the processing parameters by the image enhancement circuit 27 of the means 4 under the above switching conditions.
[0032]
Further, when the CCD block 1 is replaced or when the CCD block 1 is attached for the first time, the CCD is derived from the unique signal in the unique information memory 12 provided in the CCD block 1 by the image frame setting means 5 when the power is turned on. When the aspect ratio of the image sensor 11 is determined and the aspect ratio is determined to be 4: 3, the switching of the aspect ratio by the operation unit 6 is locked, and when the aspect ratio is determined to be 9:16, the operation unit 6 According to the aspect ratio set by the operation, the image frame setting means 5 sets the aspect ratio of the aspect converter 3 and the connection state of the switch 38 of the D / A converter 25 of the image processing means 4, and the image processing means 4 The image enhancement circuit 27 is instructed to set processing parameters.
[0033]
Therefore, the video camera apparatus according to the present embodiment can be easily switched from the aspect ratio 16: 9 to 4: 3, or from the aspect ratio 4: 3 to 16: 9 by using an image sensor having an aspect ratio of 16: 9. To do.
[0034]
Also, by sharing the image processing block so that both of the aspect ratios of 4: 3 and 16: 9 can be used, the manufacturing process is simplified and the members used in the image processing block are shared, thereby reducing the cost of the video camera device. Is possible.
[0035]
In addition, it is easy for a manufacturer and user of a video camera device to shift from a conventional image frame having an aspect ratio of 4: 3 to an image frame having an aspect ratio of 16: 9.
[0036]
【The invention's effect】
As described above in detail, according to the video camera device of the present invention, the aspect ratio of the image pickup signal generated by the image pickup device provided with the unique information memory having the information related to the aspect ratio is set to the unique information memory. The detection signal is detected by the detection means, and the conversion processing of the aspect ratio conversion means is controlled, so that the imaging signal can be converted into a signal having an aspect ratio different from the aspect ratio detected by the detection means.
[0037]
For this reason, it is possible for video camera device manufacturers and users to provide a video camera device that can easily shift from the conventional 4: 3 aspect ratio image frame to the 16: 9 aspect ratio image frame. And
[0038]
In addition, it is possible to provide a video camera device that can be easily switched from an aspect ratio of 16: 9 to 4: 3 or an aspect ratio of 4: 3 to 16: 9 by using an image sensor having an aspect ratio of 16: 9.
[0039]
Also, by sharing the image processing block so that both of the aspect ratios of 4: 3 and 16: 9 can be used, the manufacturing process is simplified and the members used in the image processing block are shared, thereby reducing the cost of the video camera device. Is possible.
[Brief description of the drawings]
FIG. 1 is a block diagram of a main part of a video camera apparatus according to the present invention.
FIG. 2 is a block diagram of a main part of an aspect converter of the video camera device.
FIG. 3 is a diagram schematically illustrating how an image frame is cut out by the aspect converter.
FIG. 4 is a diagram schematically illustrating image frame cutout timing in the aspect converter.
FIG. 5 is a diagram schematically illustrating an imaging signal obtained by cutting out an image frame in the aspect converter.
FIG. 6 is a diagram schematically illustrating a frequency band of an image pickup signal obtained by cutting out an image frame in the FIFO memory of the aspect converter.
FIG. 7 is a diagram schematically illustrating a frequency band of an imaging signal obtained by cutting out an image frame in the RCF circuit of the aspect converter.
FIG. 8 is a block diagram of a D / A converter of image processing means of the video camera device.
FIG. 9 is a characteristic diagram of a first filter in the D / A converter.
FIG. 10 is a characteristic diagram of a second filter in the D / A converter.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 CCD block 3 Aspect converter 4 Image processing means 5 Image frame setting means 11 CCD image sensor 12 Specific information memory 15 A / D converter 25 D / A converter 27 Image enhancement circuit 31 FIFO memory 32 RCF circuit

Claims (1)

アスペクト比に関連する情報を有する固有情報メモリが設けられた撮像素子と、
上記撮像素子により生成される撮像信号を、当該撮像信号のアスペクト比と異なるアスペクト比の信号に変換するアスペクト比変換手段と、
上記撮像素子により生成される撮像信号のアスペクト比を、上記撮像素子に設けられた上記固有情報メモリから検出する検出手段と、
上記検出手段により検出されたアスペクト比と異なるアスペクト比の信号に撮像信号を変換する際に、上記アスペクト比変換手段の変換処理を制御する手段と
を備えることを特徴とするビデオカメラ装置。
An image sensor provided with a unique information memory having information related to an aspect ratio;
An aspect ratio conversion means for converting an imaging signal generated by the imaging element into a signal having an aspect ratio different from the aspect ratio of the imaging signal;
Detecting means for detecting an aspect ratio of an image signal generated by the image sensor from the specific information memory provided in the image sensor;
A video camera apparatus comprising: means for controlling a conversion process of the aspect ratio conversion means when the imaging signal is converted into a signal having an aspect ratio different from the aspect ratio detected by the detection means.
JP23511994A 1994-09-29 1994-09-29 Video camera equipment Expired - Fee Related JP3646324B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23511994A JP3646324B2 (en) 1994-09-29 1994-09-29 Video camera equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23511994A JP3646324B2 (en) 1994-09-29 1994-09-29 Video camera equipment

Publications (2)

Publication Number Publication Date
JPH0898094A JPH0898094A (en) 1996-04-12
JP3646324B2 true JP3646324B2 (en) 2005-05-11

Family

ID=16981342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23511994A Expired - Fee Related JP3646324B2 (en) 1994-09-29 1994-09-29 Video camera equipment

Country Status (1)

Country Link
JP (1) JP3646324B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522232B2 (en) * 2004-11-17 2010-08-11 キヤノン株式会社 Imaging device
JP4281724B2 (en) 2005-08-26 2009-06-17 ソニー株式会社 Imaging apparatus and method

Also Published As

Publication number Publication date
JPH0898094A (en) 1996-04-12

Similar Documents

Publication Publication Date Title
US7408139B2 (en) Video image capture device
JP4470901B2 (en) Imaging apparatus, high-frequency component detection circuit, high-frequency component detection method, and computer program
JP4320657B2 (en) Signal processing device
JP2000244823A (en) Device for concealing defective pixel of imaging device
EP2214136B1 (en) Method and program for controlling image capture apparatus
JP2004363853A (en) Method and device for reducing noise of image signal
KR100843195B1 (en) Image sensing data processing apparatus and method capable of simultaneously display processing and data compressing
JP3646324B2 (en) Video camera equipment
JP2007266956A (en) Imaging apparatus, impulse component detecting circuit, impulse component removing circuit, impulse component detecting method, impulse component removing method, and computer program
JP2006166108A (en) Imaging apparatus and imaging control method
JP3543766B2 (en) Image processing device
JP5095294B2 (en) Imaging apparatus and imaging method
JP4816129B2 (en) Image processing apparatus and imaging apparatus
JP2006311501A (en) Noise reduction method of image signal, noise reduction apparatus, and imaging apparatus
JP4517548B2 (en) Imaging device and noise removal method for imaging signal
JP2003101884A (en) Shading correcting device and method
JP3420341B2 (en) Imaging method and imaging apparatus
JP4359803B2 (en) Imaging apparatus and method thereof
JPH0646447A (en) Image pickup device
JP3733182B2 (en) Imaging apparatus and vertical stripe removal method
JP2698404B2 (en) Luminance signal processing device
JP3733172B2 (en) Imaging device
JP5003787B2 (en) Imaging device and noise removal method for imaging signal
EP1657907B1 (en) Electronic camera
JP2001103507A (en) Image pickup device and image processing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110218

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120218

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees