JP3643348B2 - Decoding device and decoding method - Google Patents

Decoding device and decoding method Download PDF

Info

Publication number
JP3643348B2
JP3643348B2 JP2002051278A JP2002051278A JP3643348B2 JP 3643348 B2 JP3643348 B2 JP 3643348B2 JP 2002051278 A JP2002051278 A JP 2002051278A JP 2002051278 A JP2002051278 A JP 2002051278A JP 3643348 B2 JP3643348 B2 JP 3643348B2
Authority
JP
Japan
Prior art keywords
signal
phase modulation
phase
modulation signal
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002051278A
Other languages
Japanese (ja)
Other versions
JP2002330187A (en
Inventor
佳子 斉藤
充 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002051278A priority Critical patent/JP3643348B2/en
Publication of JP2002330187A publication Critical patent/JP2002330187A/en
Application granted granted Critical
Publication of JP3643348B2 publication Critical patent/JP3643348B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明は、ディジタル移動体通信システムに用いられる復号装置に関する。
【０００２】
【従来の技術】
ディジタル移動体通信システムにおける受信側装置では、一般に、以下のような処理がなされて、復調データが得られる。すなわち、まず、伝搬路を介して受信された受信信号すなわち位相変調信号（送信側装置により所定の位相変調方式により変調された信号）から、等化器により遅延波等に起因する波形歪みが補償される。次に、波形歪みが補償された位相変調信号を用いて、復号装置により復号処理がなされる。この後、復号処理により得られた信号に対して、誤り訂正復号処理がなされる。これにより、伝搬路で生じた誤りが訂正された復調データが得られる。
【０００３】
上述した復号処理は、具体的には次に示すようになされている。図１７は、従来の復号装置により用いられる８ＰＳＫの信号空間ダイアグラムを示す模式図である。
【０００４】
従来の復号装置においては、図１７に示すように、８ＰＳＫの信号空間ダイアグラムに閾値Ａ〜Ｄを設けて、復号処理がなされる。具体的には、まず、等化器により波形歪みが補償された信号におけるＩ信号（以下単に「Ｉ信号」という。）が正または負の値を有するかの判定（正負判定）がなされる。
【０００５】
次に、等化器により波形歪みが補償された信号におけるＱ信号（以下単に「Ｑ信号」という。）が閾値Ａより大きいか否かの判定が、判定回路によりなされる。Ｑ信号が閾値Ａより大きい場合には、復号対象となっているシンボルは、一意的に（０，１，０）と決定される。
【０００６】
Ｑ信号が閾値Ａ以下である場合には、Ｑ信号が閾値Ｂより大きいか否かの判定が、判定回路によりなされる。Ｑ信号が閾値Ｂより大きい場合には、上記正負判定においてＩ信号が正の値を有すると判定されている際には、復号対象となっているシンボルは、（０，１，１）と決定され、上記正負判定においてＩ信号が負の値を有すると判定されていると判定されている際には、復号対象となっているシンボルは、（０，０，０）と決定される。
【０００７】
Ｑ信号が閾値Ｂ以下である場合には、Ｑ信号が閾値Ｃより大きいか否かの判定が、判定回路によりなされる。Ｑ信号が閾値Ｃより大きい場合には、上記正負判定においてＩ信号が正の値を有すると判定されている際には、復号対象となっているシンボルは、（１，１，１）と決定され、上記正負判定においてＩ信号が負の値を有すると判定されている際には、復号対象となっているシンボルは、（０，０，１）と決定される。
【０００８】
Ｑ信号が閾値Ｃ以下である場合には、Ｑ信号が閾値Ｄより大きいか否かの判定が、判定回路によりなされる。Ｑ信号が閾値Ｄより大きい場合には、上記正負判定においてＩ信号が正の数を有すると判定されている際には、復号対象となっているシンボルは、（１，１，０）と決定され、上記正負判定においてＩ信号が正の値を有すると判定されている際には、復号対象となっているシンボルは、（１，０，１）と決定される。Ｑ信号が閾値Ｄ以下である場合には、復号対象となっているシンボルは、一意的に（１，０，０）と決定される。
以上のような処理がなされて、位相変調信号はシンボル単位で復号される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の復号装置においては、次のような問題がある。すなわち、まず第１に、上記従来の復号装置においては、位相変調信号の復号を実現するためには、この位相変調信号が閾値より大きいか否かを判定するための判定回路、および、位相変調信号の正負判定を行うための判定回路等の多くの判定回路が必要となる。この結果、上記従来の復号装置の規模および演算量が大きくなるという不都合が生ずる。
【００１０】
第２に、上記従来の復号装置により復号された信号に対して誤り訂正復号を行う誤り訂正復号装置においては、復号されたシンボルのみを用いて誤り訂正復号を行うよりも、復号されたシンボルだけでなくこのシンボルを構成する各ビットの尤度をも用いて誤り訂正復号を行う方が、より精度の良い復調データを生成することができるという点で好ましい。すなわち、上記従来の復号装置は、誤り訂正復号により得られる復調データの精度を向上させるためには、誤り訂正復号装置に対して、復号されたシンボルだけでなくこのシンボルを構成する各ビットの尤度をも出力する必要がある。ところが、上記従来の復号装置は、位相変調信号をシンボル単位で復号するので、このシンボルを構成する各ビットの尤度を算出する回路等を別途備える必要がある。この結果、上記従来の復号装置の規模および演算量が大きくなるという不都合が生ずる。
【００１１】
本発明は、かかる点に鑑みてなされたものであり、装置の規模および演算量を抑えつつ、位相変調信号の復号を行うことが可能な復号装置を提供することを目的とする。また、本発明は、装置の規模および演算量を抑えつつ、復号されたシンボルを構成する各ビットの尤度を算出する復号装置及び復号方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の復号装置は、多値位相変調方式を用いて変調された位相変調信号を、前記多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に基づいて、前記位相変調信号を変換する変換手段と、前記変換手段により変換された位相変調信号の直交成分、同相成分、前記直交成分の絶対値および前記同相成分の絶対値を用いて、前記位相変調信号を復号する復号手段と、前記変換手段により変換された位相変調信号の直交成分の絶対値、前記位相変調信号の同相成分の絶対値、および、各絶対値の差の絶対値を用いて、前記位相変調信号の尤度を算出する尤度算出手段と、を具備する構成を採る。
【００１５】
この構成によれば、位相変調信号の同相・直交成分、および、位相変調信号の同相成分の絶対値と直交成分の絶対値との差を用いることにより、位相変調信号を容易に復号することができる。位相変調信号を復号する際には、判定回路が不要となるので、復号装置の規模および演算量を抑えることができる。さらに、復号されたシンボルを構成する各ビットの尤度を算出することができるので、この復号装置により復号された信号に対して誤り訂正復号を行う誤り訂正復号装置は、高精度な復調データを生成することができる。
【００２０】
本発明の復号装置は、復号手段が、所定の回転規則に応じたタップ係数を用いて等化器により波形歪みが補償され前記回転規則が戻された位相変調信号を復号する構成を採る。
【００２１】
この構成によれば、シンボルマッピングがシンボル毎に回転する位相変調信号を復号する場合に、復号装置に位相変調信号を出力する等化器が、回転規則に応じた位相回転をかけたタップ係数を用いて、波形歪み等を補償され回転規則が戻された位相変調信号を生成する。この結果、復号装置は、この等化器により波形歪みが補償され回転規則が戻された位相変調信号を容易に復調することができる。
【００２２】
本発明の復号装置は、復号手段が、判定帰還型等化器により波形歪みが補償された位相変調信号を復号する構成を採る。
【００２３】
この構成によれば、シンボルマッピングがシンボル毎に回転する位相変調信号を復号する場合に、復号装置に位相変調信号を出力するＤＦＥ型等化器が、回転規則に応じた位相回転をかけたタップ係数を用いて、波形歪み等を補償した位相変調信号を生成する。この結果、復号装置は、回転規則が適用された位相変調信号を容易に復調することができる。
【００２４】
本発明の復号装置は、復号手段が、ＭＬＳＥ型等化器により波形歪みが補償された位相変調信号を復号する構成を採る。
【００２５】
この構成によれば、シンボルマッピングがシンボル毎に回転する位相変調信号を復号する場合に、復号装置に位相変調信号を出力するＭＬＳＥ型等化器が、回転規則に応じた位相回転をかけたタップ係数を用いて、波形歪み等を補償した位相変調信号を生成する。この結果、復号装置は、回転規則が適用された位相変調信号を容易に復調することができる。
【００２６】
本発明の通信端末装置は、上記いずれかの復号装置を備えた構成を採る。本発明の基地局装置は、上記いずれかの復号装置を備えた構成を採る。
【００２７】
これらの構成によれば、演算量および装置規模を抑えつつ、位相変調信号の復号を行うことが可能な通信端末装置および基地局装置を提供することができる。
【００３０】
本発明の復号方法は、多値位相変調方式を用いて変調された位相変調信号を、前記多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に基づいて、前記位相変調信号を変換する変換工程と、前記変換工程により変換された位相変調信号の直交成分、同相成分、前記直交成分の絶対値および前記同相成分の絶対値を用いて、前記位相変調信号を復号する復号工程と、前記変換工程により変換された位相変調信号の直交成分の絶対値、前記位相変調信号の同相成分の絶対値、および、各絶対値の差の絶対値を用いて、前記位相変調信号の尤度を算出する尤度算出工程と、を具備する。
【００３１】
この方法によれば、位相変調信号の同相・直交成分、および、位相変調信号の同相成分の絶対値と直交成分の絶対値との差を用いることにより、位相変調信号を容易に復号することができる。位相変調信号を復号する際には、判定回路が不要となるので、復号装置の規模および演算量を抑えることができる。さらに、復号されたシンボルを構成する各ビットの尤度を算出することができるので、この復号装置により復号された信号に対して誤り訂正復号を行う誤り訂正復号装置は、高精度な復調データを生成することができる。
【００３２】
【発明の実施の形態】
本発明の骨子は、送信側装置により適用された多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に基づいて、上記送信側装置により送信された位相変調信号を復号することである。
【００３３】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
まず、本実施の形態にかかる復号装置の概要について説明する。本実施の形態にかかる復号装置の通信相手である送信側装置は、誤り訂正符号化を施した送信データに対して所定の多値位相変調方式を用いて変調を行うことにより、位相変調信号を生成する。この送信側装置は、生成した位相変調信号を本実施の形態にかかる復号装置（以下単に「復号装置」という。）に対して送信する。
【００３４】
復号装置は、送信側装置により送信された位相変調信号を、伝搬路を介して受信する。さらに、復号装置は、等化器により、受信された位相変調信号（受信信号）から波形歪みを補償する。この後、復号装置は、波形歪みが補償された位相変調信号の復号を行う。具体的には、この復号装置は、送信側装置により用いられた多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に基づいて、復号を行う。
【００３５】
本実施の形態では、多値位相変調方式として８ＰＳＫ方式を用いた場合について、図１、図２および図３を参照して説明する。図１、図２および図３は、本発明の実施の形態１にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラム（８ＰＳＫに基づくシンボルマッピング）の様子を示す模式図である。８ＰＳＫに基づくシンボルマッピングでは、各シンボル（各信号点）は３ビットで構成される。図１、図２および図３には、同相成分についての基準軸となるＩ軸１１０と直交成分についての基準軸となるＱ軸１１１により形成される平面（以下単に「ＩＱ平面」という。）に、信号点１０１〜信号点１０８が位置している。ここでは、各信号点を構成する３ビットにおける、最上位ビット、中位ビットおよび最下位ビットを、それぞれ「ビット３Ｎ」「ビット３Ｎ＋１」および「ビット３Ｎ＋２」と表現する。
【００３６】
まず、各信号点におけるビット３Ｎに着目した図１を参照するに、ビット３Ｎが「０」である信号点は、信号点１０２〜信号点１０５であり、ビット３Ｎが「１」である信号点は、信号点１０６〜信号点１０８および信号点１０１である。
【００３７】
すなわち、ビット３Ｎが「０」である信号点は、Ｉ’軸１１２を基準として図中上方向に形成される領域に位置し、ビット３Ｎが「１」である信号点は、Ｉ’軸１１２を基準として図中下方向に形成される領域に位置している。Ｉ’軸１１２（Ｑ’軸１１３）とは、原点Ｏを中心にして、Ｉ軸１１０（Ｑ軸１１１）を反時計回りにπ／８だけ位相をずらした軸に相当する。
【００３８】
別言すれば、ビット３Ｎが「０」である信号点は、Ｑ’成分が正の値である信号点に相当し、ビット３Ｎが「１」である信号点は、Ｑ’成分が負の値である信号点に相当する。Ｑ’成分（Ｉ’成分）とは、Ｉ’軸１１２とＱ’軸１１３により形成される平面（以下単に「Ｉ’Ｑ’平面」という。）に位置する信号点の直交成分（同相成分）に相当する。
【００３９】
このようなシンボルマッピングにおけるビット３Ｎの値が同一である信号点の位置関係に着目すれば、波形歪みが補償された位相変調信号のＩ’Ｑ’平面におけるＱ’成分が正であれば、復号対象となるシンボルを構成するビット３Ｎを「０」と復号することができる。同様に、波形歪みが補償補償された位相変調信号のＩ’Ｑ’平面におけるＱ’成分が負であれば、復号対象となるシンボルを構成するビット３Ｎを「１」と復号することができる。
【００４０】
なお、Ｉ’軸１１２は例えば以下のようにして決定される。すなわち、相互の間の距離が最小となっている、ビット３Ｎが「０」である信号点（例えば信号点１０２）とビット３Ｎが「１」である信号点（例えば信号点１０１）とを検出し、各信号点の間における中点と原点Ｏとを通る軸がＩ’軸１１２とされる。
【００４１】
次に、各信号点におけるビット３Ｎ＋１に着目した図２を参照するに、ビット３Ｎ＋１が「１」である信号点は、信号点１０１〜信号点１０３および信号点１０８であり、ビット３Ｎ＋１が「０」である信号点は、信号点１０４〜信号点１０７である。
【００４２】
すなわち、ビット３Ｎ＋１が「１」である信号点は、Ｑ’軸１１３を基準として図中上方向に形成される領域に位置し、ビット３Ｎ＋１が「０」である信号点は、Ｑ’軸１１３を基準として図中下方向に形成される領域に位置している。
【００４３】
別言すれば、ビット３Ｎ＋１が「１」である信号点は、Ｉ’成分が正の値である信号点に相当し、ビット３Ｎ＋１が「０」である信号点は、Ｉ’成分が負の値である信号点に相当する。
【００４４】
このようなシンボルマッピングにおけるビット３Ｎ＋１の値が同一である信号点の位置関係に着目すれば、波形歪みが補償された位相変調信号のＩ’Ｑ’平面におけるＩ’成分が正であれば、復号対象となるシンボルを構成するビット３Ｎ＋１を「１」と復号することができる。同様に、波形歪みが補償された位相変調信号のＩ’Ｑ’平面におけるＩ’成分が負であれば、復号対象となるシンボルを構成するビット３Ｎ＋１を「０」と復号することができる。
【００４５】
なお、Ｑ’軸１１３は例えば以下のようにして決定される。すなわち、相互の間の距離が最小となっている、ビット３Ｎ＋１が「０」である信号点（例えば信号点１０４）とビット３Ｎ＋１が「１」である信号点（例えば信号点１０３）とを検出し、各信号点の間における中点と原点Ｏとを通る軸がＱ’軸１１３とされる。
【００４６】
次に、各信号点におけるビット３Ｎ＋２に着目した図３を参照するに、ビット３Ｎ＋２が「１」である信号点は、信号点１０１、信号点１０２、信号点１０５および信号点１０６であり、ビット３Ｎ＋２が「０」である信号点は、信号点１０３、信号点１０４、信号点１０７および信号点１０８である。
【００４７】
すなわち、ビット３Ｎ＋２が「１」である信号点は、｜Ｉ’成分｜＞｜Ｑ’成分｜である信号点に相当し、ビット３Ｎ＋２が「０」である信号点は、｜Ｉ’成分｜＜｜Ｑ’成分｜である信号点に相当する。
【００４８】
このようなシンボルマッピングにおけるビット３Ｎ＋２の値が同一である信号点の位置関係に着目すれば、波形歪みが補償された位相変調信号のＩ’Ｑ’平面におけるＩ’成分の絶対値がＱ’成分の絶対値より大きければ、復号対象となるシンボルを構成するビット３Ｎ＋２を「１」と復号することができる。同様に、波形歪みが補償された位相変調信号のＩ’Ｑ’平面におけるＱ’成分の絶対値がＩ’成分の絶対値より大きければ、復号対象となるシンボルを構成するビット３Ｎ＋２を「０」と復号することができる。
【００４９】
以上のような復号によれば、復号対象となるシンボルを構成する各ビット（ビット３Ｎ〜ビット３Ｎ＋２）を復号することができる。
【００５０】
次に、以上のように説明した復号を実現する復号装置の具体的な構成について、さらに図４を参照して説明する。図４は、本発明の実施の形態１にかかる復号装置の構成を示すブロック図である。
【００５１】
図４において、変換部２０１には、図示しない等化器により波形歪み等が補償された位相変調信号におけるＩ信号（Ｉ成分）およびＱ信号（Ｑ成分）が入力される。変換部２０１では、位相変調信号におけるＩ信号およびＱ信号に対する変換が行われる。すなわち、変換部２０１では、ＩＱ平面上で表現されるＩ信号およびＱ信号が、それぞれＩ’Ｑ’平面上で表現されるＩ’信号およびＱ’信号に変換される。具体的には、図１を参照するに、例えば、信号点１０２に対応する位相変調信号が変換部２０１に入力された場合には、この位相変調信号のＩ信号は、ＩＱ平面上で表現されるＩ1からＩ’Ｑ’平面上で表現されるＩ1’に変換される。同様に、この位相変調信号のＱ信号は、ＩＱ平面上で表現されるＱ1からＩ’Ｑ’平面上で表現されるＱ1’に変換される。このような変換は、π／８だけ位相変調信号の位相を図中時計回りに回転させることに相当する。 このような変換がなされることにより、変換部２０１では、Ｉ’信号およびＱ’信号が得られる。
【００５２】
得られたＩ’信号は、正負判定部２０２および絶対値演算部２０３に出力される。得られたＱ’信号は、正負判定部２０５および絶対値演算部２０４に出力される。
【００５３】
正負判定部２０２では、Ｉ’信号に対して正負判定がなされる。この正負判定の結果、Ｉ’信号が正の値である場合には、ビット３Ｎ＋１として「１」がパラレル／シリアル（以下「Ｐ／Ｓ」という。）変換部２０７に出力され、Ｉ’信号が負の値である場合には、ビット３Ｎ＋１として「０」がＰ／Ｓ変換部２０７に出力される。すなわち、正負判定部２０２からＰ／Ｓ変換部２０７に対して、Ｉ’信号における符号ビットがそのままビット３Ｎ＋１として出力される。
【００５４】
正負判定部２０５では、Ｑ’信号に対して正負判定がなされる。この正負判定の結果、Ｑ’信号が正の値である場合には、ビット３Ｎとして「０」がＰ／Ｓ変換部２０７に出力され、Ｑ’信号が負の数である場合には、ビット３Ｎとして「１」が出力される。すなわち、正負判定部２０５からＰ／Ｓ変換部２０７に対して、Ｑ’信号における符号ビットを反転させた値がそのままビット３Ｎとして出力される。
【００５５】
絶対値演算部２０３では、Ｉ’信号の絶対値が演算される。得られたＩ’信号の絶対値は減算部２０６に出力される。絶対値演算部２０４では、Ｑ’信号の絶対値が演算される。得られたＱ’信号の絶対値は減算部２０６に出力される。
【００５６】
減算部２０６では、Ｉ’信号の絶対値とＱ’信号の絶対値とを用いた減算、すなわち、｜Ｉ’信号｜−｜Ｑ’信号｜がなされる。この減算の結果、｜Ｉ’信号｜＞｜Ｑ’信号｜である場合には、ビット３Ｎ＋２として「１」がＰ／Ｓ変換部２０７に出力され、｜Ｉ’信号｜＜｜Ｑ’信号｜である場合には、ビット３Ｎ＋２として「０」がＰ／Ｓ変換部２０７に出力される。すなわち、減算部２０６における減算により得られた信号における符号ビットがそのままビット３Ｎ＋２としてＰ／Ｓ変換部２０７に出力される。
【００５７】
Ｐ／Ｓ変換部２０７では、正負判定部２０５からのビット３Ｎ、正負判定部２０２からのビット３Ｎ＋１および減算部２０６からのビット３Ｎ＋２に対する並べ替えがなされる。この後、Ｐ／Ｓ変換部２０７から、ビット３Ｎ、ビット３Ｎ＋１およびビット３Ｎ＋２が順次出力される。
【００５８】
なお、以上のように説明した復号は、ハードウェアのみにより実現可能なものではなく、ＣＰＵ等のマイクロプロセッサやＬＳＩ等の半導体集積回路によっても実現可能なものである。
【００５９】
以上のように、本実施の形態にかかる復号装置では、送信側装置により用いられた多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に着目し、位相変調信号の同相・直交成分、および、位相変調信号の同相成分の絶対値と直交成分の絶対値との差を用いることにより、位相変調信号を容易に復号することができる。位相変調信号を復号する際には、判定回路が不要となるので、本実施の形態にかかる復号装置の規模および演算量を抑えることができる。
【００６０】
なお、本実施の形態では、多値位相変調方式として８ＰＳＫ方式を用いた場合について説明したが、本発明は、８ＰＳＫ方式以外の多値位相変調方式（例えば４ＰＳＫ方式や１６ＰＳＫ方式等）を用いた場合にも適用可能なものである。この場合には、用いる多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に着目して、このシンボルマッピングに固有の規則性（上記８ＰＳＫ方式では、例えば「Ｉ’成分が正であれば、復号対象となるシンボルを構成するビット３Ｎ＋１は「１」である」等の規則性）を用いれば、位相変調信号を容易に復号することができる。
【００６１】
８ＰＳＫ方式以外の多値位相変調方式としてπ／４シフト４ＰＳＫを用いた場合における復号方法について、図５を参照して説明する。図５は、本発明の実施の形態１にかかる復号装置により用いられるπ／４シフト４ＰＳＫの信号空間ダイアグラム（π／４シフト４ＰＳＫに基づくシンボルマッピング）の様子を示す模式図である。
【００６２】
４ＰＳＫに基づくシンボルマッピングでは、各シンボル（各信号点）は２ビットで構成される。ここでは、各信号点を構成する２ビットにおける最上位ビットおよび最下位ビットを、それぞれ「ビット２Ｎ」および「ビット２Ｎ＋１」と表現する。
【００６３】
図５に示すシンボルマッピングにおけるビット２Ｎの値が同一である信号点に着目すれば、ビット２Ｎが「０」である信号点は、信号点３０１および信号点３０２であり、ビット２Ｎが「１」である信号点は、信号点３０３および信号点３０４である。すなわち、ビット２Ｎが「０」である信号点は、Ｉ軸を基準として図中上方向に形成される領域に位置し、ビット２Ｎが「１」である信号点は、Ｉ軸を基準として図中下方向に形成される領域に位置している。別言すれば、ビット２Ｎが「０」である信号点は、Ｑ成分が正の値である信号点に相当し、ビット２Ｎが「１」である信号点は、Ｑ成分が負の数である信号点に相当する。
【００６４】
このようなシンボルマッピングにおけるビット２Ｎの値が同一である信号点の位置関係に着目すれば、位相変調信号のＩＱ平面におけるＱ成分が正であれば、復号対象となるシンボルを構成するビット２Ｎを「０」と復号することができる。同様に、位相変調信号のＩＱ平面におけるＱ成分が負であれば、復号対象となるシンボルを構成するビット２Ｎを「１」と復号することができる。
【００６５】
他方、図５に示すシンボルマッピングにおけるビット２Ｎ＋１の値が同一である信号点に着目すれば、ビット２Ｎ＋１が「０」である信号点は、信号点３０１および信号点３０４であり、ビット２Ｎ＋１が「１」である信号点は、信号点３０２および信号点３０３である。すなわち、ビット２Ｎ＋１が「０」である信号点は、Ｑ軸を基準として図中右方向に形成される領域に位置し、ビット２Ｎ＋１が「１」である信号点は、Ｑ軸を基準として図中左方向に形成される領域に位置している。別言すれば、ビット２Ｎ＋１が「０」である信号点は、Ｉ成分が正の値である信号点に相当し、ビット２Ｎ＋１が「１」である信号点は、Ｉ成分が負の数である信号点に相当する。
【００６６】
このようなシンボルマッピングにおけるビット２Ｎ＋１の値が同一である信号点の位置関係に着目すれば、位相変調信号のＩＱ平面におけるＩ成分が正であれば、復号対象となるシンボルを構成するビット２Ｎ＋１を「０」と復号することができる。同様に、位相変調信号のＩＱ平面におけるＩ成分が負であれば、復号対象となるシンボルを構成するビット２Ｎ＋１を「１」と復号することができる。
【００６７】
なお、π／４シフト４ＰＳＫ方式でなく４ＰＳＫ方式を用いた場合でも、４ＰＳＫ方式に基づくシンボルマッピングにおける所定ビットの値が同一である信号点の位置に着目すれば、位相変調信号を容易に復号することができる。
【００６８】
（実施の形態２）
本実施の形態では、実施の形態１において、受信した位相変調信号におけるシンボルマッピングの初期位相を検出し、検出した初期位相に基づいて復号を行う場合について説明する。
【００６９】
上記実施の形態１にかかる復号装置は、通信開始時に送信側装置との間で同期をとっている。これにより、復号装置におけるシンボルマッピングは、送信側装置におけるシンボルマッピングと一致している。ところが、この後、送信側装置により送信された位相変調信号は、伝搬路の影響を受けて復号装置により受信される。この結果、復号装置におけるシンボルマッピングが、送信側装置におけるシンボルマッピングに対して回転した状態となっている場合がある。この場合について、図６を参照して説明する。図６は、本発明の実施の形態１にかかる復号装置により用いられる初期位相が回転した８ＰＳＫの信号空間ダイアグラムの様子を示す模式図である。
【００７０】
図６に示すように、復号装置におけるシンボルマッピングの初期位相は、伝搬路の影響により、送信側装置のシンボルマッピングの初期位相（図１参照）に比べて、１８０度回転している。このような場合に、復号装置は、実施の形態１で説明した方法を用いると、誤った復号を行うことになる。具体的には、図１のように初期位相が回転していない場合には、位相変調信号のＩ’Ｑ’平面におけるＱ’成分が正であれば、ビット３Ｎを正しく「０」と復号することができる。しかし、図６のように初期位相が１８０度回転している場合には、位相変調信号のＩ’Ｑ’平面におけるＱ’成分が正であれば、本来ビット３Ｎを「１」と復号すべきであるのにもかかわらず、ビット３Ｎを誤って「０」と復号することになる。
【００７１】
そこで、本実施の形態にかかる復号装置は、送信側装置と同期をとった後であっても、この送信側装置により送信される何らかの既知信号を用いて、受信した位相変調信号におけるシンボルマッピングの位相回転量を検出し、検出結果を用いて復号を行う。
【００７２】
以下、本実施の形態にかかる復号装置の構成について、さらに図７を参照して説明する。図７は、本発明の実施の形態２にかかる復号装置の構成を示すブロック図である。なお、図７における実施の形態１（図４）と同様の構成については、図４におけるものと同一の符号を付して、詳しい説明を省略する。
【００７３】
図４において、初期位相検出部５０１は、送信側装置により送信される何らかの既知信号等を用いて、位相変調信号におけるシンボルマッピングの位相回転量を検出することにより、この位相変調信号におけるシンボルマッピングの初期位相を検出する。この初期位相検出部５０１は、検出した初期位相を正負判定部５０２および正負判定部５０３に通知する。
【００７４】
正負判定部５０２は、以下の点を除いて、実施の形態１における正負判定部２０２と同様の構成を有する。すなわち、正負判定部５０２は、初期位相検出部５０１により検出された初期位相を用いて、Ｐ／Ｓ変換部２０７に対するビット３Ｎ＋１を出力する。具体的には、例えば、図６に示したように初期位相が１８０度回転している場合には、正負判定部５０２は、位相変調信号のＩ’Ｑ’平面におけるＩ’成分が正であれば、ビット３Ｎ＋１を「０」と復号し、Ｉ’成分が負であれば「１」と復号する。なお、初期位相が回転していない場合には、正負判定部５０２は、実施の形態１における正負判定部２０２と同様にビット３Ｎ＋１を出力することはいうまでもない。また、正負判定部５０２は、初期位相が１８０度以外の位相だけ回転している場合には、初期位相が回転している位相に応じて、ビット３Ｎ＋１を出力することはいうまでもない。
【００７５】
正負判定部５０３は、以下の点を除いて、実施の形態１における正負判定部２０５と同様の構成を有する。すなわち、正負判定部５０３は、初期位相検出部５０１により検出された初期位相を用いて、Ｐ／Ｓ変換部２０７に対するビット３Ｎを出力する。具体的には、例えば、図６に示したように初期位相が１８０度回転している場合には、正負判定部５０３は、位相変調信号のＩ’Ｑ’平面におけるＱ’成分が正であれば、ビット３Ｎを「１」と復号し、Ｑ’成分が負であれば「０」と復号する。なお、初期位相が回転していない場合には、正負判定部５０３は、実施の形態１における正負判定部２０５と同様にビット３Ｎを出力することはいうまでもない。また、正負判定部５０３は、初期位相が１８０度以外の位相だけ回転している場合には、初期位相が回転している位相に応じて、ビット３Ｎを出力することはいうまでもない。
【００７６】
減算部５０４は、以下の点を除いて、実施の形態１における減算部２０６と同様の構成を有する。すなわち、減算部５０４は、初期位相検出部５０１により検出された初期位相を用いて、Ｐ／Ｓ変換部２０７に対するビット３Ｎ＋２を出力する。具体的には、例えば、図６に示したように初期位相が１８０度回転している場合には、実施の形態１における減算部２０６と同様にビット３Ｎ＋２を出力する。また、減算部５０４は、初期位相が１８０度以外の位相だけ回転している場合には、初期位相が回転している位相に応じて、ビット３Ｎ＋２を出力することはいうまでもない。
【００７７】
以上のように、本実施の形態にかかる復号装置では、送信側装置により用いられた多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に着目し、位相変調信号の同相・直交成分、および、位相変調信号の同相成分の絶対値と直交成分の絶対値との差を用いることにより、位相変調信号を容易に復号することができる。位相変調信号を復号する際には、判定回路が不要となるので、本実施の形態にかかる復号装置の規模および演算量を抑えることができる。
【００７８】
さらに、本実施の形態にかかる復号装置では、受信した位相変調信号におけるシンボルマッピングの位相回転量を検出し、検出した位相回転量を用いて初期位相を検出し、検出した初期位相に基づいて復号を行う。これにより、伝搬路の影響に起因して、受信した位相変調信号におけるシンボルマッピングが、送信側装置におけるシンボルマッピングに対して回転した状態となっていても、位相変調信号を正確に復号することができる。
【００７９】
（実施の形態３）
本実施の形態では、実施の形態１において、単位時間毎にシンボルマッピングを回転させた位相変調信号を復調する場合について説明する。
【００８０】
近年、次世代のディジタル無線通信システムとして注目されているＥＤＧＥ（Enhanced Data rate for Global Evolution）では、図８（ａ）〜図８（ｃ）に示すように、送信側装置においてシンボル毎にシンボルマッピングを回転させることが提案されている。具体的には、例えば信号点６０１に着目すると、この信号点６０１は、シンボル毎に３π／８だけ回転させた位置に移動する。この規格を適用した場合、実施の形態１にかかる復号装置は、シンボル毎にシンボルマッピングが回転した位相変調信号を受信することになる。そこで、本実施の形態にかかる復号装置は、単位時間毎に（ここではシンボル毎に）回転するシンボルマッピングに基づいて、位相変調信号を復号する。
【００８１】
以下、本実施の形態にかかる復号装置の構成について、さらに図９を参照して説明する。図９は、本発明の実施の形態３にかかる復号装置の構成を示すブロック図である。なお、図９における実施の形態１（図４）と同様の構成については、図４におけるものと同一の符号を付して、詳しい説明を省略する。
【００８２】
タイマー７０１は、１シンボルに対応する時間を計時して論理変換部７０３に通知する。回転規則発生部７０２は、シンボルマッピングが１シンボル毎にどれだけの位相だけ回転するかを示す回転規則を、発生させて論理変換部７０３に通知する。なお、回転規則発生部７０２により発生される回転規則は、送信側装置により用いられるものと同一であることはいうまでもない。論理変換部７０３は、タイマー７０１に計時された時間と、回転規則発生部７０２により発生された回転規則とを用いて、現時点で受信した位相変調信号におけるシンボルマッピングを推定し、この推定した結果を、変換部７００に通知する。
【００８３】
変換部７００は、まず、位相変調信号のシンボルマッピングに応じた固定的な回転量と、論理変換部７０３における推定の結果に基づく回転量とを加算する。次に、変換部７００は、この加算により得られた回転量を用いて、位相変調信号におけるＩ信号およびＱ信号を、それぞれＩ’信号およびＱ’信号に変換する。変換部７００により得られたＩ’信号およびＱ’信号は、以後、実施の形態１（図３）で説明したものと同様の処理がなされる。
【００８４】
以上のように、本実施の形態にかかる復号装置では、送信側装置により用いられた多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に着目し、位相変調信号の同相・直交成分、および、位相変調信号の同相成分の絶対値と直交成分の絶対値との差を用いることにより、位相変調信号を容易に復号することができる。位相変調信号を復号する際には、判定回路が不要となるので、本実施の形態にかかる復号装置の規模および演算量を抑えることができる。
【００８５】
さらに、本実施の形態にかかる復号装置では、位相変調信号における送信側装置により適用されている回転規則を戻して復号を行う。これにより、送信側装置が単位時間毎にシンボルマッピングを回転させていても、位相変調信号を正確に復号することができる。
【００８６】
なお、本実施の形態では、シンボルマッピングを回転させる単位時間を、１シンボルに対応する時間とした場合について説明したが、単位時間としてその他の時間を用いた場合にも上述したものと同様の効果が得られる。
【００８７】
（実施の形態４）
本実施の形態では、シンボルマッピングがシンボル毎に回転する位相変調信号を復号する場合に、復号装置に位相変調信号を出力する等化器が、回転規則に応じた位相回転をかけたタップ係数を用いて、波形歪み等を補償し回転規則を戻した位相変調信号を生成する場合について説明する。
【００８８】
実施の形態３で説明したような、シンボル毎にシンボルマッピングが回転した位相変調信号を復号する場合、すなわち、例えば、シンボル毎にシンボルマッピングが３π／８ずつ回転する位相変調信号を復号する場合には、ある信号点（ここでは信号点（０，０，１）とする）は、１６通りの位置にマッピングされうる。この場合、この信号点は４シンボル毎にＩ軸上またはＱ軸上にマッピングされる。このため、実施の形態１にかかる復号装置を用いて位相変調信号を復号する場合には、４シンボル毎に位相変調信号を回転させる必要がある。
【００８９】
そこで、本実施の形態では、実施の形態１にかかる復号装置において位相変調信号を回転させることに代えて、等化器により用いられるタップ係数に位相回転をかける。これにより、この等化器からは、位相が回転された位相変調信号が出力される。したがって、実施の形態１にかかる復号装置は、この等化器により波形歪みが補償され回転規則が戻された位相変調信号をそのまま復調することができる。
【００９０】
以下、本実施の形態にかかる復号装置に位相変調信号を出力する等化器の構成ついて、図１０を参照して説明する。図１０は、本発明の実施の形態４にかかる復号装置に位相変調信号を出力する等化器の構成を示すブロック図である。
【００９１】
伝搬路を介して受信された位相変調信号は、所定の無線受信処理がなされた後、等化器８０１におけるトレーニング部８０２に入力される。このトレーニング部８０２は、位相変調信号を用いてタップ係数を生成・更新する。なお、トレーニング部８０２におけるタップ係数の生成・更新は、例えば、位相変調信号とユニークワードとによる相関値や適応アルゴリズムにより得られるインパルス応答値を用いることにより実現できる。生成・更新されたタップ係数は、メモリ８０７に記憶されるとともに、位相回転部８０５に出力される。
【００９２】
回転規則発生部８０４は、シンボルマッピングが１シンボル毎にどれだけの位相だけ回転するかを示す回転規則を、発生させて位相回転部８０５に出力する。位相回転部８０５は、回転規則発生部８０４により発生された回転規則に従って、トレーニング部８０２からのタップ係数に対してシンボルマッピング毎に位相回転をかける。位相回転がかけられたタップ係数はメモリ８０７に記憶される。
【００９３】
タイマー８０６は、１シンボルに対応する時間を計時してメモリ８０７に出力する。メモリ８０７は、タイマー８０６により計時された時間に応じて、トレーニング部８０２からの位相回転がかけられていないタップ係数、または、位相回転部８０５からの位相回転がかけられたタップ係数を、データ復調部８０３に出力する。データ復調部８０３は、位相変調信号（入力信号）と、メモリ８０７からのタップ係数とを用いて、波形歪み等が補償されただけでなく位相回転がかけられた位相変調信号を、生成して本実施の形態にかかる復号装置（実施の形態１にかかる復号装置と等価な構成を有する復号装置）に対して出力する。
【００９４】
これにより、本実施の形態にかかる復号装置は、送信側装置においてシンボルマッピングがシンボル毎に回転する位相変調信号を復調する場合に、位相変調信号をシンボル毎に位相回転させることなく、この位相変調信号を正確に復号することができる。
【００９５】
以上のように、本実施の形態では、シンボルマッピングがシンボル毎に回転する位相変調信号を復号する場合に、復号装置に位相変調信号を出力する等化器が、回転規則に応じた位相回転をかけたタップ係数を用いて、波形歪み等を補償し回転規則を戻した位相変調信号を生成する。この結果、本実施の形態にかかる復号装置は、この等化器により波形歪みが補償された位相変調信号を容易に復調することができる。
【００９６】
（実施の形態５）
本実施の形態では、実施の形態４において、等化器として判定帰還（ＤＦＥ；Decision Feedback Equalizer）型等化器を用いる場合について、図１１を参照して説明する。図１１は、本発明の実施の形態５にかかる復号装置に位相変調信号を出力するＤＦＥ型等化器の構成を示すブロック図である。
【００９７】
図１１において、伝搬路を介して受信された位相変調信号は、所定の無線受信処理がなされた後、ＤＦＥ型等化器におけるトレーニング部９０１およびフィードフォワードフィルタ（以下「ＦＦＦ」という。）９０２に入力される。トレーニング部９０１は、位相変調信号と後述する減算部９０７からの減算結果とを用いて、タップ係数の生成・更新を行う。生成・更新されたタップ係数は、ＦＦＦ９０２およびフィードバックフィルタ（以下「ＦＢＦ」という。）９０３に用いられる。ＦＦＦ９０２を通過した位相変調信号は、位相回転部９０６に出力される。
【００９８】
回転規則発生部９０４は、シンボルマッピングが１シンボル毎にどれだけの位相だけ回転するかを示す回転規則を、発生させて位相回転部９０６に出力する。タイマー９０５は、１シンボルに対応する時間を計時して位相回転部９０６に出力する。位相回転部９０６は、回転規則発生部９０４により発生された回転規則およびタイマー９０５により計時された時間に基づいて、ＦＦＦ９０２を通過した位相変調信号に対してシンボルマッピング毎に位相回転をかける。位相回転がかけられた位相変調信号は、減算部９０７に出力される。
【００９９】
減算部９０７は、位相回転がかけられた位相変調信号とＦＢＦ９０３を通過した位相変調信号とを用いた減算を行うことにより、波形歪み等が補償されただけでなく位相回転がかけられた位相変調信号を、生成して本実施の形態にかかる復号装置（実施の形態１にかかる復号装置と等価な構成を有する復号装置）に対して出力する。
【０１００】
これにより、本実施の形態にかかる復号装置は、送信側装置においてシンボルマッピングがシンボル毎に回転する位相変調信号を復調する場合に、位相変調信号をシンボル毎に位相回転させることなく、この位相変調信号を正確に復号することができる。
【０１０１】
以上のように、本実施の形態では、シンボルマッピングがシンボル毎に回転する位相変調信号を復号する場合に、復号装置に位相変調信号を出力するＤＦＥ型等化器が、回転規則に応じた位相回転をかけたタップ係数を用いて、波形歪み等を補償した位相変調信号を生成する。この結果、本実施の形態にかかる復号装置は、このＤＥＦ型等化器により波形歪みが補償された位相変調信号を容易に復調することができる。
【０１０２】
（実施の形態６）
本実施の形態では、実施の形態４において、等化器としてＭＬＳＥ（Maximum Likelihood Sequence Estimation）型等化器を用いる場合について、図１２を参照して説明する。図１２は、本発明の実施の形態６にかかる復号装置に位相変調信号を出力するＭＬＳＥ型等化器の構成を示すブロック図である。
【０１０３】
図１２において、伝搬路を介して受信された位相変調信号は、所定の無線受信処理がなされた後、ＭＬＳＥ型等化器におけるトレーニング部１００１および位相回転部１００５に入力される。
【０１０４】
トレーニング部１００１は、変調信号と後述する減算部１００６からの減算結果とを用いて、タップ係数の生成・更新を行う。生成・更新されたタップ係数はレプリカ生成部１００２に出力される。レプリカ生成部１００２は、トレーニング部１００１にて生成・更新されたタップ係数に基づいてレプリカ信号を生成し、減算部１００６に出力する。
【０１０５】
回転規則発生部１００３は、シンボルマッピングが１シンボル毎にどれだけの位相だけ回転するかを示す回転規則を、発生させて位相回転部１００５に出力する。タイマー１００４は、１シンボルに対応する時間を計時して位相回転部１００５に出力する。位相回転部１００５は、回転規則発生部１００３により発生された回転規則およびタイマー１００４により計時された時間に基づいて、位相変調信号に対してシンボルマッピング毎に位相回転をかける。位相回転がかけられた位相変調信号は、減算部１００６に出力される。
【０１０６】
減算部１００６は、位相回転がかけられた位相変調信号から、レプリカ生成部１００２にて生成されたレプリカ信号を減算し、減算結果をトレーニング部１００１及びビタビ演算部１００７に出力する。
【０１０７】
ビタビ演算部１００７は、各状態においてパスメトリックにブランチメトリックを加算して加算結果が最も小さいパスを選択するビタビ演算を行い、波形歪み等が補償されただけでなく位相回転がかけられた位相変調信号を、生成して本実施の形態にかかる復号装置（実施の形態１にかかる復号装置と等価な構成を有する復号装置）に対して出力する。
【０１０８】
これにより、本実施の形態にかかる復号装置は、送信側装置においてシンボルマッピングがシンボル毎に回転する位相変調信号を復調する場合に、位相変調信号をシンボル毎に位相回転させることなく、この位相変調信号を正確に復号することができる。
【０１０９】
以上のように、本実施の形態では、シンボルマッピングがシンボル毎に回転する位相変調信号を復号する場合に、復号装置に位相変調信号を出力するＭＬＳＥ型等化器が、回転規則に応じた位相回転をかけたタップ係数を用いて、波形歪み等を補償した位相変調信号を生成する。この結果、本実施の形態にかかる復号装置は、このＭＬＳＥ型等化器により波形歪みが補償された位相変調信号を容易に復調することができる。
【０１１０】
（実施の形態７）
本実施の形態では、実施の形態１から実施の形態５において、復号されたシンボルを構成する各ビットの尤度を算出する場合について、図１３、図１４および図１５を参照して説明する。図１３、図１４および図１５は、本発明の実施の形態７にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラム（８ＰＳＫに基づくシンボルマッピング）の様子を示す模式図である。なお、図１３、図１４および図１５における図１、図２および図３と同様の要素については、図１、図２および図３におけるものと同一の符号を付して詳しい説明を省略する。
【０１１１】
各信号点におけるビット３Ｎに着目した図１３を参照するに、信号点のビット３Ｎの尤度は、この信号点のＩ’軸１１２からの距離となる。例えば、信号点１０５のビット３Ｎの尤度は、この信号点１０５のＩ’軸１１２からの距離１００１となる。このＩ’軸１１２は、ビット３Ｎが「０」であるか「１」であるかの境界線に相当する。信号点のＩ’軸１１２からの距離が大きい（小さい）ことは、この信号点に対応するビット３Ｎの尤度が大きい（小さい）ことに相当する。
【０１１２】
各信号点におけるビット３Ｎ＋１に着目した図１４を参照するに、信号点のビット３Ｎ＋１の尤度は、この信号点のＱ’軸１１３からの距離となる。例えば、信号点１０５のビット３Ｎ＋１の尤度は、この信号点１０５のＱ’軸１１３からの距離１００２となる。このＱ’軸１１３は、ビット３Ｎ＋１が「０」であるか「１」であるかの境界線に相当する。信号点のＱ’軸１１３からの距離が大きい（小さい）ことは、この信号点に対応するビット３Ｎ＋１の尤度が大きい（小さい）ことに相当する。
【０１１３】
各信号点におけるビット３Ｎ＋２に着目した図１５を参照するに、信号点のビット３Ｎ＋２の尤度は、この信号点のＩ’軸１１２からの距離と、この信号点のＱ’軸１１３からの距離と間の差の絶対値となる。例えば、信号点１０５のビット３Ｎ＋２の尤度は、この信号点１０５のＱ’軸１１３からの距離１００２と、この信号点１０５のＩ’軸１１２からの距離１００１と、の差の絶対値１００３となる。信号点のＩ’軸１１２からの距離と、この信号点のＱ’軸１１３からの距離と、の距離の差の絶対値が大きい（小さい）ことは、この信号点に対応するビット３Ｎ＋２の尤度が大きい（小さい）ことに相当する。
【０１１４】
次に、以上のように説明した尤度を算出する復号装置の具体的な構成について、さらに図１６を参照して説明する。図１６は、本発明の実施の形態７にかかる復号装置の構成を示すブロック図である。なお、図１６における実施の形態１（図４）と同様の構成については、図４におけるものと同一の符号を付して詳しい説明を省略する。
【０１１５】
図１６において、図示しない等化器により波形歪み等が補償された位相変調信号におけるＱ信号（Ｑ成分）およびＩ信号（Ｉ成分）は、変換部２０１により実施の形態１で説明したものと同様の変換がなされる。変換部２０１により得られたＱ’信号およびＩ’信号は、それぞれ絶対値演算部１２０１および絶対値演算部１２０２に出力される。
【０１１６】
絶対値演算部１２０１は、Ｑ’信号の振幅の絶対値を算出する。算出されたＱ’信号の振幅の絶対値は、図１３における各信号点のＩ’軸１１２からの距離に相当する。このＱ’信号の振幅の絶対値は、ビット３Ｎの尤度として出力される。
【０１１７】
絶対値演算部１２０２は、Ｉ’信号の振幅の絶対値を算出する。算出されたＩ’信号の振幅の絶対値は、図１４における各信号点のＱ’軸１１３からの距離に相当する。このＩ’信号の振幅の絶対値は、ビット３Ｎ＋１の尤度として出力される。
【０１１８】
絶対値演算部１２０３は、Ｑ’信号の振幅の絶対値とＩ’信号の振幅の絶対値との差を算出した後、この差の絶対値を算出する。算出された差の絶対値は、図１５における各信号点のＩ’軸１１２からの距離とＱ’軸１１３からの距離との差の絶対値に相当する。算出された差の絶対値は、ビット３Ｎ＋２の尤度として出力される。
【０１１９】
なお、以上のように説明した尤度の算出は、ハードウェアのみにより実現可能なものではなく、ＣＰＵ等のマイクロプロセッサやＬＳＩ等の半導体集積回路によっても実現可能なものである。
【０１２０】
このようにして本実施の形態にかかる復号装置により算出された尤度は、実施の形態１から実施の形態５のいずれかの形態にかかる復号装置により復号された信号（シンボル）とともに、図示しない誤り訂正復号装置に出力される。これにより、この誤り訂正復号装置は、誤り訂正復号時には、復号されたシンボルだけでなくこのシンボルを構成する各ビットの尤度をも用いることができるので、より精度の高い復調データを生成することができる。
【０１２１】
なお、本実施の形態では、多値位相変調方式として８ＰＳＫ方式を用いた場合における各ビットの尤度の算出方法について説明したが、本発明は、８ＰＳＫ方式以外の多値位相変調方式（例えば４ＰＳＫ方式や１６ＰＳＫ方式等）を用いた場合における尤度の算出方法にも適用可能なものである。この場合には、用いる多値位相変調方式に基づくシンボルマッピングにおける、所定ビットの値が同一である信号点の位置に着目して、このシンボルマッピングに固有の規則性（上記８ＰＳＫ方式では、例えば「ビット３Ｎの尤度はＱ’信号の振幅の絶対値である」等の規則性）を用いれば、各ビットの尤度を算出することができる。
【０１２２】
８ＰＳＫ方式以外の多値位相変調方式としてπ／４シフト４ＰＳＫを用いた場合における尤度の算出方法について、先に用いた図５を参照して説明する。ある信号点（ここでは「対象信号点」とする。）を構成する所定ビット（図５における「ビット２Ｎ」とする）の尤度は、以下のようにして算出される。すなわち、まず、この所定ビット（ビット２Ｎ）の値が対象信号点と異なる信号点を候補信号点（ここでは信号点３０３および信号点３０４）として検出する。次に、候補信号点の中から、対象信号点との距離が最小となる信号点（ここでは信号点３０３）を検出する。最後に、検出された信号点（ここでは信号点３０３）と対象信号点との間の距離／２を、対象信号点の上記所定ビットの尤度とする。
【０１２３】
上記各実施の形態にかかる復号装置は、ディジタル移動体通信システムにおける通信端末装置や基地局装置に搭載可能なものである。上記各実施の形態にかかる復号装置は、演算量および装置規模を抑えつつ、位相変調信号の復号を行うことができる。
【０１２４】
本発明は、当業者に明らかなように、上記実施の形態に記載した技術にしたがってプログラムされた一般的な市販のディジタルコンピュータおよびマイクロプロセッサを使用して、実施することが可能なものである。当業者に明らかなように、本発明は、上記実施の形態に記載した技術に基づいて当業者により作成されるコンピュータプログラムを包含する。
【０１２５】
本発明を実施するコンピュータをプログラムするために使用できる命令を含む記録媒体であるコンピュータプログラム製品が本発明の範囲に含まれる。この記録媒体は、フレキシブルディスク、光ディスク、ＣＤ−ＲＯＭおよび磁気ディスク等のディスク、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気光カード、メモリカードまたはＤＶＤ等に相当するが、特にこれらに限定されるものではない。
【０１２６】
【発明の効果】
以上説明したように、本発明によれば、装置の規模および演算量を抑えつつ、位相変調信号の復号を行うことが可能な復号装置及び復調方法を提供することができる。また、本発明によれば、装置の規模および演算量を抑えつつ、復号されたシンボルを構成する各ビットの尤度を算出する復号装置及び復調方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図２】本発明の実施の形態１にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図３】本発明の実施の形態１にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図４】本発明の実施の形態１にかかる復号装置の構成を示すブロック図
【図５】本発明の実施の形態１にかかる復号装置により用いられるπ／４シフト４ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図６】本発明の実施の形態１にかかる復号装置により用いられる初期位相が回転した８ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図７】本発明の実施の形態２にかかる復号装置の構成を示すブロック図
【図８】シンボルマッピングがシンボル毎に回転する様子の一例を示す模式図
【図９】本発明の実施の形態３にかかる復号装置の構成を示すブロック図
【図１０】本発明の実施の形態４にかかる復号装置に位相変調信号を出力する等化器の構成を示すブロック図
【図１１】本発明の実施の形態５にかかる復号装置に位相変調信号を出力するＤＦＥ型等化器の構成を示すブロック図
【図１２】本発明の実施の形態６にかかる復号装置に位相変調信号を出力するＭＬＳＥ型等化器の構成を示すブロック図
【図１３】本発明の実施の形態７にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図１４】本発明の実施の形態７にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図１５】本発明の実施の形態７にかかる復号装置により用いられる８ＰＳＫの信号空間ダイアグラムの様子を示す模式図
【図１６】本発明の実施の形態７にかかる復号装置の構成を示すブロック図
【図１７】従来の復号装置により用いられる８ＰＳＫの信号空間ダイアグラムを示す模式図
【符号の説明】
２０１ 変換部
２０２、２０５ 正負判定部
２０３、２０４ 絶対値演算部
２０６ 減算部
２０７ Ｐ／Ｓ変換部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a decoding device used in a digital mobile communication system.
[0002]
[Prior art]
In a receiving side apparatus in a digital mobile communication system, generally, the following processing is performed to obtain demodulated data. That is, first, the waveform distortion caused by the delayed wave or the like is compensated by the equalizer from the reception signal received through the propagation path, that is, the phase modulation signal (the signal modulated by the transmission side apparatus by a predetermined phase modulation method). Is done. Next, a decoding process is performed by the decoding device using the phase modulation signal in which the waveform distortion is compensated. Thereafter, an error correction decoding process is performed on the signal obtained by the decoding process. As a result, demodulated data in which an error occurring in the propagation path is corrected is obtained.
[0003]
Specifically, the decoding process described above is performed as follows. FIG. 17 is a schematic diagram showing an 8PSK signal space diagram used by a conventional decoding device.
[0004]
In the conventional decoding apparatus, as shown in FIG. 17, threshold values A to D are provided in the 8PSK signal space diagram to perform decoding processing. Specifically, first, it is determined whether the I signal (hereinafter simply referred to as “I signal”) in the signal whose waveform distortion has been compensated by the equalizer has a positive or negative value (positive / negative determination).
[0005]
Next, the determination circuit determines whether or not the Q signal (hereinafter simply referred to as “Q signal”) in the signal whose waveform distortion has been compensated by the equalizer is larger than the threshold value A. When the Q signal is larger than the threshold A, the symbol to be decoded is uniquely determined as (0, 1, 0).
[0006]
When the Q signal is less than or equal to the threshold A, the determination circuit determines whether or not the Q signal is greater than the threshold B. When the Q signal is larger than the threshold B, the symbol to be decoded is determined to be (0, 1, 1) when it is determined in the positive / negative determination that the I signal has a positive value. When it is determined in the positive / negative determination that the I signal is determined to have a negative value, the symbol to be decoded is determined as (0, 0, 0).
[0007]
When the Q signal is less than or equal to the threshold value B, the determination circuit determines whether or not the Q signal is greater than the threshold value C. When the Q signal is larger than the threshold value C, when the I signal is determined to have a positive value in the positive / negative determination, the symbol to be decoded is determined as (1, 1, 1). When it is determined in the positive / negative determination that the I signal has a negative value, the symbol to be decoded is determined as (0, 0, 1).
[0008]
When the Q signal is equal to or less than the threshold value C, the determination circuit determines whether or not the Q signal is larger than the threshold value D. When the Q signal is larger than the threshold D, the symbol to be decoded is determined as (1, 1, 0) when it is determined in the positive / negative determination that the I signal has a positive number. When it is determined in the positive / negative determination that the I signal has a positive value, the symbol to be decoded is determined as (1, 0, 1). When the Q signal is equal to or less than the threshold value D, the symbol to be decoded is uniquely determined as (1, 0, 0).
By performing the above processing, the phase modulation signal is decoded in symbol units.
[0009]
[Problems to be solved by the invention]
However, the conventional decoding device has the following problems. That is, first, in the conventional decoding device, in order to realize the decoding of the phase modulation signal, a determination circuit for determining whether or not the phase modulation signal is larger than a threshold value, and the phase modulation Many determination circuits such as a determination circuit for performing positive / negative determination of a signal are required. As a result, there arises a disadvantage that the scale and calculation amount of the conventional decoding apparatus are increased.
[0010]
Second, in the error correction decoding apparatus that performs error correction decoding on the signal decoded by the conventional decoding apparatus, only the decoded symbols are used rather than error correction decoding using only the decoded symbols. In addition, it is preferable to perform error correction decoding using the likelihood of each bit constituting the symbol, because it is possible to generate demodulated data with higher accuracy. That is, in order to improve the accuracy of the demodulated data obtained by error correction decoding, the conventional decoding apparatus described above is not limited to the error correction decoding apparatus but the likelihood of each bit constituting this symbol as well as the decoded symbol. It is also necessary to output the degree. However, since the conventional decoding apparatus decodes the phase-modulated signal in symbol units, it is necessary to separately include a circuit or the like for calculating the likelihood of each bit constituting this symbol. As a result, there arises a disadvantage that the scale and calculation amount of the conventional decoding apparatus are increased.
[0011]
The present invention has been made in view of this point, and an object of the present invention is to provide a decoding device capable of decoding a phase-modulated signal while suppressing the scale of the device and the amount of calculation. It is another object of the present invention to provide a decoding device and a decoding method for calculating the likelihood of each bit constituting a decoded symbol while suppressing the scale and the amount of calculation of the device.
[0012]
[Means for Solving the Problems]
  The decoding apparatus according to the present invention is based on the position of a signal point having the same value of a predetermined bit in a symbol mapping based on the multi-level phase modulation method, for a phase-modulated signal modulated using the multi-level phase modulation method. ,Using the conversion means for converting the phase modulation signal, and the quadrature component, the in-phase component, the absolute value of the quadrature component and the absolute value of the in-phase component of the phase modulation signal converted by the conversion means, Decoding means for decoding, the absolute value of the quadrature component of the phase modulation signal converted by the conversion means, the absolute value of the in-phase component of the phase modulation signal, and the absolute value of the difference between the absolute values, Likelihood calculating means for calculating the likelihood of the modulation signal;The structure which comprises is taken.
[0015]
  According to this configuration, the phase modulation signal can be easily decoded by using the in-phase / quadrature component of the phase modulation signal and the difference between the absolute value of the in-phase component of the phase modulation signal and the absolute value of the quadrature component. it can. When the phase modulation signal is decoded, the determination circuit is not necessary, so that the scale and the calculation amount of the decoding device can be suppressed.Further, since the likelihood of each bit constituting the decoded symbol can be calculated, an error correction decoding apparatus that performs error correction decoding on a signal decoded by this decoding apparatus can perform highly accurate demodulated data. Can be generated.
[0020]
The decoding apparatus according to the present invention employs a configuration in which the decoding means decodes the phase modulation signal in which the waveform distortion is compensated by the equalizer and the rotation rule is returned using the tap coefficient corresponding to the predetermined rotation rule.
[0021]
According to this configuration, when the symbol mapping decodes the phase modulation signal that is rotated for each symbol, the equalizer that outputs the phase modulation signal to the decoding device uses the tap coefficient that has been subjected to the phase rotation according to the rotation rule. Using this, a phase modulation signal in which waveform distortion and the like are compensated and the rotation rule is returned is generated. As a result, the decoding apparatus can easily demodulate the phase modulation signal whose waveform distortion is compensated by this equalizer and whose rotation rule is restored.
[0022]
The decoding apparatus according to the present invention employs a configuration in which the decoding means decodes the phase modulation signal in which the waveform distortion is compensated by the decision feedback equalizer.
[0023]
According to this configuration, when the symbol mapping is to decode a phase modulation signal that is rotated for each symbol, the DFE equalizer that outputs the phase modulation signal to the decoding device performs a phase rotation in accordance with the rotation rule. A phase modulation signal that compensates for waveform distortion and the like is generated using the coefficient. As a result, the decoding device can easily demodulate the phase modulation signal to which the rotation rule is applied.
[0024]
The decoding apparatus according to the present invention employs a configuration in which the decoding means decodes the phase modulation signal in which the waveform distortion is compensated by the MLSE type equalizer.
[0025]
According to this configuration, when the symbol mapping is to decode a phase modulation signal that is rotated for each symbol, the MLSE type equalizer that outputs the phase modulation signal to the decoding device performs a phase rotation according to the rotation rule. A phase modulation signal that compensates for waveform distortion and the like is generated using the coefficient. As a result, the decoding device can easily demodulate the phase modulation signal to which the rotation rule is applied.
[0026]
The communication terminal device of the present invention employs a configuration including any one of the above-described decoding devices. The base station apparatus of the present invention employs a configuration including any one of the above decoding apparatuses.
[0027]
According to these configurations, it is possible to provide a communication terminal device and a base station device capable of decoding a phase modulation signal while suppressing a calculation amount and a device scale.
[0030]
  According to the decoding method of the present invention, a phase modulation signal modulated using a multi-level phase modulation method is converted based on the position of a signal point having the same value of a predetermined bit in symbol mapping based on the multi-level phase modulation method. ,Using the conversion step of converting the phase modulation signal, and the quadrature component, the in-phase component, the absolute value of the quadrature component, and the absolute value of the in-phase component of the phase modulation signal converted by the conversion step, Using the decoding step of decoding, the absolute value of the quadrature component of the phase modulation signal converted by the conversion step, the absolute value of the in-phase component of the phase modulation signal, and the absolute value of the difference between the absolute values, A likelihood calculating step for calculating the likelihood of the modulation signal;It comprises.
[0031]
  According to this method,By using the in-phase / quadrature component of the phase modulation signal and the difference between the absolute value of the in-phase component of the phase modulation signal and the absolute value of the quadrature component, the phase modulation signal can be easily decoded. When the phase modulation signal is decoded, the determination circuit is not necessary, so that the scale and the calculation amount of the decoding device can be suppressed. Further, since the likelihood of each bit constituting the decoded symbol can be calculated, an error correction decoding apparatus that performs error correction decoding on a signal decoded by this decoding apparatus can perform highly accurate demodulated data. Can be generated.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
The essence of the present invention is that the phase modulation transmitted by the transmission side device based on the position of the signal point having the same value of the predetermined bit in the symbol mapping based on the multi-level phase modulation method applied by the transmission side device. Decoding the signal.
[0033]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(Embodiment 1)
First, the outline | summary of the decoding apparatus concerning this Embodiment is demonstrated. The transmission-side apparatus that is the communication counterpart of the decoding apparatus according to the present embodiment modulates the transmission data subjected to error correction coding by using a predetermined multi-level phase modulation method, thereby generating a phase-modulated signal. Generate. This transmission-side apparatus transmits the generated phase modulation signal to the decoding apparatus according to the present embodiment (hereinafter simply referred to as “decoding apparatus”).
[0034]
The decoding apparatus receives the phase modulation signal transmitted by the transmission side apparatus via the propagation path. Further, the decoding device compensates the waveform distortion from the received phase modulation signal (reception signal) by the equalizer. Thereafter, the decoding device decodes the phase modulation signal in which the waveform distortion is compensated. Specifically, this decoding apparatus performs decoding based on the position of a signal point having the same value of a predetermined bit in the symbol mapping based on the multilevel phase modulation method used by the transmission side apparatus.
[0035]
In this embodiment, the case where the 8PSK method is used as the multi-level phase modulation method will be described with reference to FIGS. FIGS. 1, 2 and 3 are schematic diagrams showing a state of an 8PSK signal space diagram (symbol mapping based on 8PSK) used by the decoding apparatus according to the first embodiment of the present invention. In symbol mapping based on 8PSK, each symbol (each signal point) is composed of 3 bits. 1, 2, and 3, a plane formed by the I axis 110 that is the reference axis for the in-phase component and the Q axis 111 that is the reference axis for the quadrature component (hereinafter simply referred to as “IQ plane”). , Signal point 101 to signal point 108 are located. Here, the most significant bit, the middle bit, and the least significant bit in the 3 bits constituting each signal point are expressed as “bit 3N”, “bit 3N + 1”, and “bit 3N + 2”, respectively.
[0036]
First, referring to FIG. 1 focusing on the bit 3N at each signal point, the signal points at which the bit 3N is “0” are the signal points 102 to 105, and the signal points at which the bit 3N is “1”. Are signal point 106 to signal point 108 and signal point 101.
[0037]
That is, the signal point with the bit 3N being “0” is located in a region formed in the upward direction in the figure with respect to the I ′ axis 112, and the signal point with the bit 3N being “1” is the I ′ axis 112. Is located in a region formed in the downward direction in the figure. The I ′ axis 112 (Q ′ axis 113) corresponds to an axis whose phase is shifted by π / 8 counterclockwise from the I axis 110 (Q axis 111) with the origin O as the center.
[0038]
In other words, a signal point whose bit 3N is “0” corresponds to a signal point whose Q ′ component is a positive value, and a signal point whose bit 3N is “1” has a negative Q ′ component. It corresponds to a signal point that is a value. The Q ′ component (I ′ component) is a quadrature component (in-phase component) of signal points located on a plane formed by the I ′ axis 112 and the Q ′ axis 113 (hereinafter simply referred to as “I′Q ′ plane”). It corresponds to.
[0039]
Focusing on the positional relationship of signal points having the same bit 3N value in such symbol mapping, if the Q ′ component in the I′Q ′ plane of the phase modulation signal with compensated waveform distortion is positive, decoding is possible. Bit 3N constituting the target symbol can be decoded as “0”. Similarly, if the Q ′ component in the I′Q ′ plane of the phase modulation signal whose waveform distortion has been compensated and compensated is negative, the bit 3N constituting the symbol to be decoded can be decoded as “1”.
[0040]
The I ′ axis 112 is determined as follows, for example. That is, a signal point (for example, signal point 102) in which bit 3N is “0” and a signal point (for example, signal point 101) in which bit 3N is “1”, in which the distance between them is the minimum, is detected. The axis passing through the midpoint between the signal points and the origin O is defined as the I ′ axis 112.
[0041]
Next, referring to FIG. 2 focusing on bit 3N + 1 at each signal point, signal points with bit 3N + 1 being “1” are signal point 101 to signal point 103 and signal point 108, and bit 3N + 1 is “0”. ”Are signal points 104 to 107.
[0042]
That is, the signal point whose bit 3N + 1 is “1” is located in an area formed in the upward direction in the figure with respect to the Q ′ axis 113, and the signal point whose bit 3N + 1 is “0” is the Q ′ axis 113. Is located in a region formed in the downward direction in the figure.
[0043]
In other words, a signal point whose bit 3N + 1 is “1” corresponds to a signal point whose I ′ component is a positive value, and a signal point whose bit 3N + 1 is “0” has a negative I ′ component. It corresponds to a signal point that is a value.
[0044]
Focusing on the positional relationship of signal points having the same value of bit 3N + 1 in such symbol mapping, if the I ′ component in the I′Q ′ plane of the phase modulation signal with compensated waveform distortion is positive, decoding is possible. Bit 3N + 1 constituting the target symbol can be decoded as “1”. Similarly, if the I ′ component in the I′Q ′ plane of the phase modulation signal with compensated waveform distortion is negative, the bit 3N + 1 constituting the symbol to be decoded can be decoded as “0”.
[0045]
The Q ′ axis 113 is determined as follows, for example. That is, a signal point (for example, signal point 104) in which bit 3N + 1 is “0” and a signal point (for example, signal point 103) in which bit 3N + 1 is “1”, in which the distance between them is the minimum, is detected. The axis passing through the midpoint between the signal points and the origin O is defined as the Q ′ axis 113.
[0046]
Next, referring to FIG. 3 focusing on the bit 3N + 2 at each signal point, the signal points at which the bit 3N + 2 is “1” are the signal point 101, the signal point 102, the signal point 105, and the signal point 106. The signal points at which 3N + 2 is “0” are the signal point 103, the signal point 104, the signal point 107, and the signal point 108.
[0047]
That is, the signal point with the bit 3N + 2 being “1” corresponds to the signal point with the | I ′ component |> | Q ′ component |, and the signal point with the bit 3N + 2 being “0” is the | I ′ component | It corresponds to a signal point with <| Q ′ component |.
[0048]
Focusing on the positional relationship between signal points having the same bit 3N + 2 value in such symbol mapping, the absolute value of the I ′ component in the I′Q ′ plane of the phase modulation signal with compensated waveform distortion is the Q ′ component. If it is larger than the absolute value of, the bit 3N + 2 constituting the symbol to be decoded can be decoded as “1”. Similarly, if the absolute value of the Q ′ component in the I′Q ′ plane of the phase modulation signal with compensated waveform distortion is larger than the absolute value of the I ′ component, bits 3N + 2 constituting the symbol to be decoded are set to “0”. And can be decrypted.
[0049]
According to the decoding as described above, each bit (bit 3N to bit 3N + 2) constituting a symbol to be decoded can be decoded.
[0050]
Next, a specific configuration of the decoding apparatus that realizes the decoding described above will be further described with reference to FIG. FIG. 4 is a block diagram showing a configuration of the decoding apparatus according to the first embodiment of the present invention.
[0051]
In FIG. 4, an I signal (I component) and a Q signal (Q component) in a phase modulation signal in which waveform distortion and the like are compensated by an equalizer (not shown) are input to the conversion unit 201. The conversion unit 201 performs conversion on the I signal and the Q signal in the phase modulation signal. That is, in the conversion unit 201, the I signal and the Q signal expressed on the IQ plane are converted into an I ′ signal and a Q ′ signal expressed on the I′Q ′ plane, respectively. Specifically, referring to FIG. 1, for example, when a phase modulation signal corresponding to the signal point 102 is input to the conversion unit 201, the I signal of this phase modulation signal is expressed on the IQ plane. I1To I expressed on the I'Q 'plane1Converted to '. Similarly, the Q signal of the phase modulation signal is expressed as Q expressed on the IQ plane.1To Q expressed on the I'Q 'plane1Converted to '. Such conversion corresponds to rotating the phase of the phase modulation signal clockwise in the figure by π / 8. By performing such conversion, the conversion unit 201 obtains an I ′ signal and a Q ′ signal.
[0052]
The obtained I ′ signal is output to the positive / negative determination unit 202 and the absolute value calculation unit 203. The obtained Q ′ signal is output to the positive / negative determination unit 205 and the absolute value calculation unit 204.
[0053]
The positive / negative determination unit 202 performs positive / negative determination on the I ′ signal. As a result of the positive / negative determination, if the I ′ signal is a positive value, “1” is output to the parallel / serial (hereinafter referred to as “P / S”) conversion unit 207 as bit 3N + 1, and the I ′ signal is In the case of a negative value, “0” is output to the P / S converter 207 as the bit 3N + 1. That is, the sign bit in the I ′ signal is directly output as bit 3N + 1 from the positive / negative determination unit 202 to the P / S conversion unit 207.
[0054]
The positive / negative determination unit 205 performs positive / negative determination on the Q ′ signal. As a result of the positive / negative determination, when the Q ′ signal is a positive value, “0” is output as the bit 3N to the P / S conversion unit 207, and when the Q ′ signal is a negative number, “1” is output as 3N. That is, the value obtained by inverting the sign bit in the Q ′ signal is output as it is to the P / S conversion unit 207 from the positive / negative determination unit 205 as it is as the bit 3N.
[0055]
The absolute value calculation unit 203 calculates the absolute value of the I ′ signal. The absolute value of the obtained I ′ signal is output to the subtraction unit 206. The absolute value calculation unit 204 calculates the absolute value of the Q ′ signal. The obtained absolute value of the Q ′ signal is output to the subtraction unit 206.
[0056]
The subtracting unit 206 performs subtraction using the absolute value of the I ′ signal and the absolute value of the Q ′ signal, that is, | I ′ signal | − | Q ′ signal |. If the result of this subtraction is | I ′ signal |> | Q ′ signal |, “1” is output to the P / S converter 207 as bit 3N + 2, and | I ′ signal | <| Q ′ signal | In this case, “0” is output to the P / S conversion unit 207 as the bit 3N + 2. That is, the sign bit in the signal obtained by the subtraction in the subtraction unit 206 is output as it is to the P / S conversion unit 207 as the bit 3N + 2.
[0057]
In P / S conversion section 207, rearrangement is performed on bit 3N from positive / negative determination section 205, bit 3N + 1 from positive / negative determination section 202, and bit 3N + 2 from subtraction section 206. Thereafter, bit 3N, bit 3N + 1, and bit 3N + 2 are sequentially output from P / S converter 207.
[0058]
Note that the decoding described above can be realized not only by hardware but also by a microprocessor such as a CPU or a semiconductor integrated circuit such as an LSI.
[0059]
As described above, in the decoding apparatus according to the present embodiment, focusing on the position of the signal point having the same value of the predetermined bit in the symbol mapping based on the multi-level phase modulation scheme used by the transmission-side apparatus, By using the in-phase / quadrature component of the modulation signal and the difference between the absolute value of the in-phase component of the phase modulation signal and the absolute value of the quadrature component, the phase modulation signal can be easily decoded. Since the determination circuit is not required when decoding the phase modulation signal, the scale and calculation amount of the decoding apparatus according to the present embodiment can be suppressed.
[0060]
In this embodiment, the case where the 8PSK system is used as the multilevel phase modulation system has been described. However, the present invention uses a multilevel phase modulation system other than the 8PSK system (for example, 4PSK system, 16PSK system, etc.). It is also applicable to cases. In this case, in the symbol mapping based on the multi-level phase modulation method to be used, paying attention to the position of the signal point where the value of the predetermined bit is the same, regularity unique to this symbol mapping (for example, in the 8PSK method, “ If the I ′ component is positive, the phase modulation signal can be easily decoded using a regularity such as “bit 3N + 1 constituting the symbol to be decoded is“ 1 ””.
[0061]
A decoding method when π / 4 shift 4PSK is used as a multi-level phase modulation method other than the 8PSK method will be described with reference to FIG. FIG. 5 is a schematic diagram illustrating a state of a signal space diagram of π / 4 shift 4PSK (symbol mapping based on π / 4 shift 4PSK) used by the decoding apparatus according to the first embodiment of the present invention.
[0062]
In symbol mapping based on 4PSK, each symbol (each signal point) is composed of 2 bits. Here, the most significant bit and the least significant bit in the two bits constituting each signal point are expressed as “bit 2N” and “bit 2N + 1”, respectively.
[0063]
Focusing on signal points having the same value of bit 2N in the symbol mapping shown in FIG. 5, signal points having bit 2N of “0” are signal point 301 and signal point 302, and bit 2N is “1”. The signal points that are are the signal point 303 and the signal point 304. That is, the signal point with the bit 2N being “0” is located in the region formed in the upward direction in the figure with respect to the I axis, and the signal point with the bit 2N being “1” is illustrated with the I axis as the reference. It is located in the area formed in the middle-down direction. In other words, a signal point whose bit 2N is “0” corresponds to a signal point whose Q component is a positive value, and a signal point whose bit 2N is “1” has a negative Q component. It corresponds to a certain signal point.
[0064]
Focusing on the positional relationship between signal points having the same bit 2N value in such symbol mapping, if the Q component in the IQ plane of the phase modulation signal is positive, the bit 2N constituting the symbol to be decoded is It can be decoded as “0”. Similarly, if the Q component in the IQ plane of the phase modulation signal is negative, the bit 2N constituting the symbol to be decoded can be decoded as “1”.
[0065]
On the other hand, paying attention to signal points having the same value of bit 2N + 1 in the symbol mapping shown in FIG. 5, the signal points with bit 2N + 1 being “0” are signal point 301 and signal point 304, and bit 2N + 1 is “ The signal points that are “1” are the signal point 302 and the signal point 303. That is, the signal point where bit 2N + 1 is “0” is located in the region formed in the right direction in the figure with reference to the Q axis, and the signal point where bit 2N + 1 is “1” is illustrated with reference to the Q axis. It is located in the area formed in the middle left direction. In other words, a signal point whose bit 2N + 1 is “0” corresponds to a signal point whose I component is a positive value, and a signal point whose bit 2N + 1 is “1” has a negative I component. It corresponds to a certain signal point.
[0066]
If attention is paid to the positional relationship between signal points having the same bit 2N + 1 value in such symbol mapping, if the I component in the IQ plane of the phase modulation signal is positive, the bit 2N + 1 constituting the symbol to be decoded is set. It can be decoded as “0”. Similarly, if the I component in the IQ plane of the phase modulation signal is negative, the bit 2N + 1 constituting the symbol to be decoded can be decoded as “1”.
[0067]
Even when the 4PSK system is used instead of the π / 4 shift 4PSK system, the phase-modulated signal can be easily decoded if attention is paid to the position of the signal point having the same value of the predetermined bit in the symbol mapping based on the 4PSK system. be able to.
[0068]
(Embodiment 2)
In this embodiment, a case will be described where, in Embodiment 1, the initial phase of symbol mapping in the received phase modulation signal is detected, and decoding is performed based on the detected initial phase.
[0069]
The decoding device according to the first embodiment synchronizes with the transmission side device at the start of communication. As a result, the symbol mapping in the decoding apparatus matches the symbol mapping in the transmission side apparatus. However, after that, the phase modulation signal transmitted by the transmission side apparatus is received by the decoding apparatus under the influence of the propagation path. As a result, the symbol mapping in the decoding apparatus may be rotated with respect to the symbol mapping in the transmitting apparatus. This case will be described with reference to FIG. FIG. 6 is a schematic diagram illustrating a state of an 8PSK signal space diagram in which the initial phase is used, which is used by the decoding apparatus according to the first embodiment of the present invention.
[0070]
As shown in FIG. 6, the initial phase of symbol mapping in the decoding apparatus is rotated by 180 degrees compared to the initial phase of symbol mapping in the transmission side apparatus (see FIG. 1) due to the influence of the propagation path. In such a case, when the method described in Embodiment 1 is used, the decoding device performs erroneous decoding. Specifically, when the initial phase is not rotated as shown in FIG. 1, if the Q ′ component in the I′Q ′ plane of the phase modulation signal is positive, the bit 3N is correctly decoded as “0”. be able to. However, when the initial phase is rotated by 180 degrees as shown in FIG. 6, if the Q ′ component in the I′Q ′ plane of the phase modulation signal is positive, bit 3N should be originally decoded as “1”. However, bit 3N is erroneously decoded as “0”.
[0071]
Therefore, even after the decoding apparatus according to the present embodiment synchronizes with the transmission-side apparatus, the decoding apparatus according to the present embodiment uses some known signal transmitted by the transmission-side apparatus to perform symbol mapping in the received phase-modulated signal. The amount of phase rotation is detected, and decoding is performed using the detection result.
[0072]
Hereinafter, the configuration of the decoding apparatus according to the present embodiment will be further described with reference to FIG. FIG. 7 is a block diagram showing the configuration of the decoding apparatus according to the second embodiment of the present invention. 7 that are the same as those in the first embodiment (FIG. 4) are denoted by the same reference numerals as those in FIG. 4 and will not be described in detail.
[0073]
In FIG. 4, the initial phase detection unit 501 detects the phase rotation amount of the symbol mapping in the phase modulation signal by using some known signal transmitted by the transmission side device, thereby performing the symbol mapping in the phase modulation signal. Detect the initial phase. The initial phase detection unit 501 notifies the detected initial phase to the positive / negative determination unit 502 and the positive / negative determination unit 503.
[0074]
The positive / negative determining unit 502 has the same configuration as the positive / negative determining unit 202 in the first embodiment except for the following points. That is, the positive / negative determination unit 502 outputs bit 3N + 1 to the P / S conversion unit 207 using the initial phase detected by the initial phase detection unit 501. Specifically, for example, when the initial phase is rotated by 180 degrees as shown in FIG. 6, the positive / negative determination unit 502 determines that the I ′ component in the I′Q ′ plane of the phase modulation signal is positive. For example, bit 3N + 1 is decoded as “0”, and is decoded as “1” if the I ′ component is negative. Needless to say, when the initial phase is not rotated, the positive / negative determination unit 502 outputs the bit 3N + 1 similarly to the positive / negative determination unit 202 in the first embodiment. Needless to say, if the initial phase is rotated by a phase other than 180 degrees, the positive / negative determining unit 502 outputs bit 3N + 1 according to the phase in which the initial phase is rotated.
[0075]
The positive / negative determination unit 503 has the same configuration as the positive / negative determination unit 205 in the first embodiment except for the following points. That is, the positive / negative determination unit 503 outputs the bit 3N to the P / S conversion unit 207 using the initial phase detected by the initial phase detection unit 501. Specifically, for example, when the initial phase is rotated 180 degrees as shown in FIG. 6, the positive / negative determination unit 503 determines that the Q ′ component in the I′Q ′ plane of the phase modulation signal is positive. For example, bit 3N is decoded as “1”, and is decoded as “0” if the Q ′ component is negative. Needless to say, when the initial phase is not rotated, the positive / negative determining unit 503 outputs the bit 3N as in the positive / negative determining unit 205 of the first embodiment. Needless to say, if the initial phase is rotated by a phase other than 180 degrees, the positive / negative determining unit 503 outputs the bit 3N according to the phase in which the initial phase is rotated.
[0076]
The subtracting unit 504 has the same configuration as the subtracting unit 206 in the first embodiment except for the following points. That is, subtraction unit 504 outputs bit 3N + 2 to P / S conversion unit 207 using the initial phase detected by initial phase detection unit 501. Specifically, for example, when the initial phase is rotated by 180 degrees as shown in FIG. 6, the bit 3N + 2 is output in the same manner as the subtraction unit 206 in the first embodiment. Needless to say, when the initial phase is rotated by a phase other than 180 degrees, the subtracting unit 504 outputs the bit 3N + 2 in accordance with the phase in which the initial phase is rotated.
[0077]
As described above, in the decoding apparatus according to the present embodiment, focusing on the position of the signal point having the same value of the predetermined bit in the symbol mapping based on the multi-level phase modulation scheme used by the transmission-side apparatus, By using the in-phase / quadrature component of the modulation signal and the difference between the absolute value of the in-phase component of the phase modulation signal and the absolute value of the quadrature component, the phase modulation signal can be easily decoded. Since the determination circuit is not required when decoding the phase modulation signal, the scale and calculation amount of the decoding apparatus according to the present embodiment can be suppressed.
[0078]
Further, in the decoding apparatus according to the present embodiment, the phase rotation amount of symbol mapping in the received phase modulation signal is detected, the initial phase is detected using the detected phase rotation amount, and decoding is performed based on the detected initial phase. I do. Thus, even if the symbol mapping in the received phase modulation signal is rotated with respect to the symbol mapping in the transmission side device due to the influence of the propagation path, the phase modulation signal can be accurately decoded. it can.
[0079]
(Embodiment 3)
In the present embodiment, a case will be described in which a phase modulation signal obtained by rotating symbol mapping every unit time in Embodiment 1 is demodulated.
[0080]
In recent years, EDGE (Enhanced Data Rate for Global Evolution), which has been attracting attention as a next-generation digital wireless communication system, as shown in FIGS. 8 (a) to 8 (c), symbol mapping for each symbol in a transmission side device. It has been proposed to rotate. Specifically, for example, when focusing on the signal point 601, the signal point 601 moves to a position rotated by 3π / 8 for each symbol. When this standard is applied, the decoding apparatus according to the first embodiment receives a phase modulation signal in which symbol mapping is rotated for each symbol. Therefore, the decoding apparatus according to the present embodiment decodes the phase modulation signal based on symbol mapping that rotates every unit time (here, for each symbol).
[0081]
Hereinafter, the configuration of the decoding apparatus according to the present embodiment will be further described with reference to FIG. FIG. 9 is a block diagram showing the configuration of the decoding apparatus according to the third embodiment of the present invention. Note that components similar to those in the first embodiment (FIG. 4) in FIG. 9 are denoted by the same reference numerals as those in FIG. 4, and detailed description thereof is omitted.
[0082]
The timer 701 measures the time corresponding to one symbol and notifies the logic conversion unit 703 of the time. The rotation rule generation unit 702 generates a rotation rule indicating how much phase the symbol mapping is rotated for each symbol, and notifies the logic conversion unit 703 of the rotation rule. Needless to say, the rotation rule generated by the rotation rule generation unit 702 is the same as that used by the transmission-side apparatus. The logic conversion unit 703 estimates the symbol mapping in the currently received phase modulation signal using the time measured by the timer 701 and the rotation rule generated by the rotation rule generation unit 702, and calculates the estimated result. , Notify the conversion unit 700.
[0083]
First, conversion section 700 adds a fixed rotation amount corresponding to the symbol mapping of the phase modulation signal and a rotation amount based on the estimation result in logic conversion section 703. Next, conversion section 700 converts the I signal and Q signal in the phase modulation signal into an I ′ signal and a Q ′ signal, respectively, using the rotation amount obtained by this addition. The I ′ signal and Q ′ signal obtained by the conversion unit 700 are thereafter processed in the same manner as described in the first embodiment (FIG. 3).
[0084]
As described above, in the decoding apparatus according to the present embodiment, focusing on the position of the signal point having the same value of the predetermined bit in the symbol mapping based on the multi-level phase modulation scheme used by the transmission-side apparatus, By using the in-phase / quadrature component of the modulation signal and the difference between the absolute value of the in-phase component of the phase modulation signal and the absolute value of the quadrature component, the phase modulation signal can be easily decoded. Since the determination circuit is not required when decoding the phase modulation signal, the scale and calculation amount of the decoding apparatus according to the present embodiment can be suppressed.
[0085]
Furthermore, in the decoding apparatus according to the present embodiment, decoding is performed by returning the rotation rule applied by the transmission side apparatus in the phase modulation signal. Thereby, even if the transmission side apparatus rotates the symbol mapping every unit time, the phase modulation signal can be accurately decoded.
[0086]
In the present embodiment, the case where the unit time for rotating the symbol mapping is the time corresponding to one symbol has been described. However, the same effect as described above can be obtained when other time is used as the unit time. Is obtained.
[0087]
(Embodiment 4)
In this embodiment, when the phase mapping signal that is rotated symbol by symbol mapping is decoded, the equalizer that outputs the phase modulation signal to the decoding device uses the tap coefficient that has been subjected to the phase rotation according to the rotation rule. The case of generating a phase modulation signal that compensates for waveform distortion and returns the rotation rule will be described.
[0088]
When decoding a phase modulation signal in which symbol mapping is rotated for each symbol as described in the third embodiment, that is, for example, decoding a phase modulation signal in which symbol mapping is rotated by 3π / 8 for each symbol. A certain signal point (here, signal point (0, 0, 1)) can be mapped to 16 positions. In this case, this signal point is mapped on the I axis or the Q axis every four symbols. For this reason, when the phase modulation signal is decoded using the decoding apparatus according to the first embodiment, it is necessary to rotate the phase modulation signal every four symbols.
[0089]
Thus, in the present embodiment, instead of rotating the phase modulation signal in the decoding apparatus according to the first embodiment, phase rotation is applied to the tap coefficient used by the equalizer. As a result, a phase modulated signal whose phase is rotated is output from this equalizer. Therefore, the decoding apparatus according to the first embodiment can directly demodulate the phase modulation signal in which the waveform distortion is compensated by this equalizer and the rotation rule is returned.
[0090]
Hereinafter, the configuration of an equalizer that outputs a phase modulation signal to the decoding apparatus according to the present embodiment will be described with reference to FIG. FIG. 10 is a block diagram showing a configuration of an equalizer that outputs a phase modulation signal to the decoding apparatus according to the fourth embodiment of the present invention.
[0091]
The phase modulation signal received via the propagation path is input to the training unit 802 in the equalizer 801 after being subjected to predetermined radio reception processing. The training unit 802 generates and updates tap coefficients using the phase modulation signal. The tap coefficient generation / update in the training unit 802 can be realized by using, for example, a correlation value between the phase modulation signal and the unique word or an impulse response value obtained by an adaptive algorithm. The generated / updated tap coefficient is stored in the memory 807 and output to the phase rotation unit 805.
[0092]
The rotation rule generation unit 804 generates a rotation rule indicating how much phase the symbol mapping rotates for each symbol and outputs the rotation rule to the phase rotation unit 805. The phase rotation unit 805 applies phase rotation to the tap coefficient from the training unit 802 for each symbol mapping in accordance with the rotation rule generated by the rotation rule generation unit 804. The tap coefficient subjected to the phase rotation is stored in the memory 807.
[0093]
The timer 806 measures the time corresponding to one symbol and outputs it to the memory 807. The memory 807 performs data demodulation on the tap coefficient not subjected to phase rotation from the training unit 802 or the tap coefficient subjected to phase rotation from the phase rotation unit 805 according to the time measured by the timer 806. Output to the unit 803. The data demodulator 803 generates a phase modulated signal that is not only compensated for waveform distortion and the like but also subjected to phase rotation using the phase modulated signal (input signal) and the tap coefficient from the memory 807. It outputs to the decoding apparatus concerning this Embodiment (The decoding apparatus which has a structure equivalent to the decoding apparatus concerning Embodiment 1).
[0094]
Thus, when the decoding apparatus according to the present embodiment demodulates a phase modulation signal whose symbol mapping is rotated for each symbol in the transmission side apparatus, this phase modulation is performed without rotating the phase of the phase modulation signal for each symbol. The signal can be accurately decoded.
[0095]
As described above, in the present embodiment, when a phase modulation signal whose symbol mapping rotates for each symbol is decoded, the equalizer that outputs the phase modulation signal to the decoding device performs phase rotation according to the rotation rule. Using the multiplied tap coefficient, a phase modulation signal that compensates for waveform distortion and returns the rotation rule is generated. As a result, the decoding apparatus according to the present embodiment can easily demodulate the phase modulation signal whose waveform distortion has been compensated for by this equalizer.
[0096]
(Embodiment 5)
In the present embodiment, a case where a decision feedback (DFE) type equalizer is used as an equalizer in Embodiment 4 will be described with reference to FIG. FIG. 11 is a block diagram showing a configuration of a DFE equalizer that outputs a phase modulation signal to the decoding apparatus according to the fifth embodiment of the present invention.
[0097]
In FIG. 11, a phase modulation signal received via a propagation path is subjected to predetermined radio reception processing, and then to a training unit 901 and a feedforward filter (hereinafter referred to as “FFF”) 902 in a DFE equalizer. Entered. The training unit 901 generates and updates tap coefficients using a phase modulation signal and a subtraction result from a subtraction unit 907 described later. The generated / updated tap coefficient is used for the FFF 902 and the feedback filter (hereinafter referred to as “FBF”) 903. The phase modulation signal that has passed through the FFF 902 is output to the phase rotation unit 906.
[0098]
The rotation rule generation unit 904 generates a rotation rule indicating how much phase the symbol mapping rotates for each symbol and outputs the rotation rule to the phase rotation unit 906. The timer 905 measures the time corresponding to one symbol and outputs it to the phase rotation unit 906. Based on the rotation rule generated by the rotation rule generation unit 904 and the time measured by the timer 905, the phase rotation unit 906 applies phase rotation to the phase modulation signal that has passed through the FFF 902 for each symbol mapping. The phase modulation signal subjected to the phase rotation is output to the subtraction unit 907.
[0099]
The subtraction unit 907 performs subtraction using the phase modulation signal subjected to phase rotation and the phase modulation signal that has passed through the FBF 903, so that not only waveform distortion is compensated but also phase modulation subjected to phase rotation. A signal is generated and output to the decoding apparatus according to the present embodiment (decoding apparatus having a configuration equivalent to the decoding apparatus according to the first embodiment).
[0100]
Thus, when the decoding apparatus according to the present embodiment demodulates a phase modulation signal whose symbol mapping is rotated for each symbol in the transmission side apparatus, this phase modulation is performed without rotating the phase of the phase modulation signal for each symbol. The signal can be accurately decoded.
[0101]
As described above, in the present embodiment, when the phase-modulated signal whose symbol mapping is rotated for each symbol is decoded, the DFE type equalizer that outputs the phase-modulated signal to the decoding device has the phase corresponding to the rotation rule. A phase modulation signal that compensates for waveform distortion and the like is generated using the rotated tap coefficient. As a result, the decoding apparatus according to the present embodiment can easily demodulate the phase modulation signal in which the waveform distortion is compensated by the DEF type equalizer.
[0102]
(Embodiment 6)
In the present embodiment, a case where an MLSE (Maximum Likelihood Sequence Estimation) type equalizer is used as an equalizer in Embodiment 4 will be described with reference to FIG. FIG. 12 is a block diagram showing a configuration of an MLSE type equalizer that outputs a phase modulation signal to the decoding apparatus according to the sixth embodiment of the present invention.
[0103]
In FIG. 12, the phase modulation signal received via the propagation path is subjected to predetermined radio reception processing, and then input to the training unit 1001 and the phase rotation unit 1005 in the MLSE equalizer.
[0104]
The training unit 1001 generates and updates tap coefficients using a modulation signal and a subtraction result from a subtraction unit 1006 described later. The generated / updated tap coefficient is output to the replica generation unit 1002. The replica generation unit 1002 generates a replica signal based on the tap coefficient generated / updated by the training unit 1001 and outputs the replica signal to the subtraction unit 1006.
[0105]
The rotation rule generation unit 1003 generates a rotation rule indicating how much phase the symbol mapping rotates for each symbol and outputs the rotation rule to the phase rotation unit 1005. The timer 1004 measures the time corresponding to one symbol and outputs it to the phase rotation unit 1005. The phase rotation unit 1005 applies phase rotation to the phase modulation signal for each symbol mapping based on the rotation rule generated by the rotation rule generation unit 1003 and the time measured by the timer 1004. The phase modulation signal subjected to the phase rotation is output to the subtraction unit 1006.
[0106]
The subtraction unit 1006 subtracts the replica signal generated by the replica generation unit 1002 from the phase modulation signal subjected to phase rotation, and outputs the subtraction result to the training unit 1001 and the Viterbi operation unit 1007.
[0107]
The Viterbi operation unit 1007 performs a Viterbi operation for selecting a path with the smallest addition result by adding a branch metric to the path metric in each state, and not only compensating for waveform distortion and the like but also performing phase modulation with phase rotation A signal is generated and output to the decoding apparatus according to the present embodiment (decoding apparatus having a configuration equivalent to the decoding apparatus according to the first embodiment).
[0108]
Thus, when the decoding apparatus according to the present embodiment demodulates a phase modulation signal whose symbol mapping is rotated for each symbol in the transmission side apparatus, this phase modulation is performed without rotating the phase of the phase modulation signal for each symbol. The signal can be accurately decoded.
[0109]
As described above, in the present embodiment, when the phase-modulated signal whose symbol mapping is rotated for each symbol is decoded, the MLSE type equalizer that outputs the phase-modulated signal to the decoding device has the phase corresponding to the rotation rule. A phase modulation signal that compensates for waveform distortion and the like is generated using the rotated tap coefficient. As a result, the decoding apparatus according to the present embodiment can easily demodulate the phase modulation signal whose waveform distortion has been compensated for by the MLSE type equalizer.
[0110]
(Embodiment 7)
In the present embodiment, the case of calculating the likelihood of each bit constituting the decoded symbol in Embodiments 1 to 5 will be described with reference to FIGS. 13, 14, and 15. FIG. FIGS. 13, 14 and 15 are schematic diagrams showing a state of an 8PSK signal space diagram (symbol mapping based on 8PSK) used by the decoding apparatus according to the seventh embodiment of the present invention. 13, 14, and 15, the same elements as those in FIGS. 1, 2, and 3 are denoted by the same reference numerals as those in FIGS. 1, 2, and 3, and detailed description thereof is omitted.
[0111]
Referring to FIG. 13 focusing on the bit 3N at each signal point, the likelihood of the bit 3N of the signal point is the distance from the I ′ axis 112 of this signal point. For example, the likelihood of the bit 3N of the signal point 105 is the distance 1001 from the I ′ axis 112 of the signal point 105. The I ′ axis 112 corresponds to a boundary line indicating whether the bit 3N is “0” or “1”. A large (small) distance from the signal point of the signal point corresponds to a large (small) likelihood of the bit 3N corresponding to this signal point.
[0112]
Referring to FIG. 14 focusing on bit 3N + 1 at each signal point, the likelihood of bit 3N + 1 at the signal point is the distance from Q ′ axis 113 of this signal point. For example, the likelihood of bit 3N + 1 of the signal point 105 is the distance 1002 from the Q ′ axis 113 of this signal point 105. The Q ′ axis 113 corresponds to a boundary line indicating whether the bit 3N + 1 is “0” or “1”. A large (small) distance from the Q ′ axis 113 of the signal point corresponds to a large (small) likelihood of the bit 3N + 1 corresponding to this signal point.
[0113]
Referring to FIG. 15 focusing on the bit 3N + 2 at each signal point, the likelihood of the bit 3N + 2 at the signal point is the distance from the I ′ axis 112 of this signal point and the distance from the Q ′ axis 113 of this signal point. The absolute value of the difference between and. For example, the likelihood of the bit 3N + 2 of the signal point 105 is the absolute value 1003 of the difference between the distance 1002 of the signal point 105 from the Q ′ axis 113 and the distance 1001 of the signal point 105 from the I ′ axis 112. Become. The large (small) absolute value of the difference between the distance of the signal point from the I ′ axis 112 and the distance of the signal point from the Q ′ axis 113 indicates the likelihood of the bit 3N + 2 corresponding to this signal point. This corresponds to a large (small) degree.
[0114]
Next, a specific configuration of the decoding apparatus that calculates the likelihood described above will be further described with reference to FIG. FIG. 16 is a block diagram showing a configuration of the decoding apparatus according to the seventh embodiment of the present invention. In addition, about the structure similar to Embodiment 1 (FIG. 4) in FIG. 16, the same code | symbol as the thing in FIG. 4 is attached | subjected, and detailed description is abbreviate | omitted.
[0115]
In FIG. 16, the Q signal (Q component) and the I signal (I component) in the phase modulation signal in which waveform distortion and the like are compensated by an equalizer (not shown) are the same as those described in the first embodiment by the conversion unit 201. Is converted. The Q ′ signal and the I ′ signal obtained by the conversion unit 201 are output to the absolute value calculation unit 1201 and the absolute value calculation unit 1202, respectively.
[0116]
The absolute value calculator 1201 calculates the absolute value of the amplitude of the Q ′ signal. The absolute value of the calculated amplitude of the Q ′ signal corresponds to the distance from the I ′ axis 112 of each signal point in FIG. 13. The absolute value of the amplitude of the Q ′ signal is output as the likelihood of bit 3N.
[0117]
The absolute value calculator 1202 calculates the absolute value of the amplitude of the I ′ signal. The absolute value of the calculated amplitude of the I ′ signal corresponds to the distance from the Q ′ axis 113 of each signal point in FIG. 14. The absolute value of the amplitude of the I ′ signal is output as the likelihood of bit 3N + 1.
[0118]
The absolute value calculator 1203 calculates the difference between the absolute value of the amplitude of the Q ′ signal and the absolute value of the amplitude of the I ′ signal, and then calculates the absolute value of this difference. The calculated absolute value of the difference corresponds to the absolute value of the difference between the distance from each signal point from the I ′ axis 112 and the distance from the Q ′ axis 113 in FIG. 15. The absolute value of the calculated difference is output as the likelihood of bit 3N + 2.
[0119]
The likelihood calculation described above can be realized not only by hardware but also by a microprocessor such as a CPU or a semiconductor integrated circuit such as an LSI.
[0120]
Likelihoods calculated by the decoding apparatus according to the present embodiment in this way are not shown together with signals (symbols) decoded by the decoding apparatus according to any one of the first to fifth embodiments. It is output to the error correction decoding device. As a result, this error correction decoding apparatus can use not only the decoded symbol but also the likelihood of each bit constituting this symbol at the time of error correction decoding, so that more accurate demodulated data can be generated. Can do.
[0121]
In the present embodiment, the method of calculating the likelihood of each bit when the 8PSK system is used as the multi-level phase modulation system has been described. However, the present invention describes a multi-level phase modulation system (for example, 4PSK) other than the 8PSK system. This method can also be applied to a likelihood calculation method using a method, a 16PSK method, or the like. In this case, in the symbol mapping based on the multi-level phase modulation method to be used, paying attention to the position of the signal point where the value of the predetermined bit is the same, regularity unique to this symbol mapping (for example, in the 8PSK method, “ If the likelihood of the bit 3N is a regularity such as “the absolute value of the amplitude of the Q ′ signal” is used, the likelihood of each bit can be calculated.
[0122]
A likelihood calculation method when π / 4 shift 4PSK is used as a multi-level phase modulation method other than the 8PSK method will be described with reference to FIG. 5 used earlier. The likelihood of a predetermined bit (referred to as “bit 2N” in FIG. 5) constituting a certain signal point (referred to as “target signal point” in this case) is calculated as follows. That is, first, a signal point whose value of the predetermined bit (bit 2N) is different from the target signal point is detected as a candidate signal point (here, signal point 303 and signal point 304). Next, a signal point having a minimum distance from the target signal point (here, signal point 303) is detected from the candidate signal points. Finally, the distance / 2 between the detected signal point (here, the signal point 303) and the target signal point is set as the likelihood of the predetermined bit of the target signal point.
[0123]
The decoding device according to each of the above embodiments can be mounted on a communication terminal device or a base station device in a digital mobile communication system. The decoding device according to each of the above embodiments can decode a phase-modulated signal while suppressing the calculation amount and the device scale.
[0124]
As will be apparent to those skilled in the art, the present invention can be implemented using a typical commercially available digital computer and microprocessor programmed according to the techniques described in the above embodiments. As will be apparent to those skilled in the art, the present invention includes a computer program created by a person skilled in the art based on the technique described in the above embodiment.
[0125]
Computer program products that are recording media containing instructions that can be used to program a computer that implements the invention are within the scope of the invention. This recording medium corresponds to a disk such as a flexible disk, an optical disk, a CD-ROM and a magnetic disk, ROM, RAM, EPROM, EEPROM, a magnetic optical card, a memory card, a DVD, etc., but is not limited to these. Absent.
[0126]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a decoding device and a demodulation method capable of decoding a phase-modulated signal while suppressing the scale and amount of calculation of the device. Further, according to the present invention, it is possible to provide a decoding device and a demodulation method for calculating the likelihood of each bit constituting a decoded symbol while suppressing the scale and the amount of calculation of the device.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a state of an 8PSK signal space diagram used by a decoding apparatus according to a first embodiment of the present invention;
FIG. 2 is a schematic diagram showing a state of an 8PSK signal space diagram used by the decoding apparatus according to the first embodiment of the present invention;
FIG. 3 is a schematic diagram showing a state of an 8PSK signal space diagram used by the decoding apparatus according to the first embodiment of the present invention;
FIG. 4 is a block diagram showing the configuration of the decoding apparatus according to the first embodiment of the present invention.
FIG. 5 is a schematic diagram showing a state of a signal space diagram of π / 4 shift 4PSK used by the decoding apparatus according to the first embodiment of the present invention;
FIG. 6 is a schematic diagram showing a state of an 8PSK signal space diagram with an initial phase rotated used by the decoding apparatus according to the first embodiment of the present invention;
FIG. 7 is a block diagram showing a configuration of a decoding apparatus according to the second embodiment of the present invention.
FIG. 8 is a schematic diagram showing an example of how symbol mapping rotates for each symbol.
FIG. 9 is a block diagram showing a configuration of a decoding apparatus according to the third embodiment of the present invention.
FIG. 10 is a block diagram showing a configuration of an equalizer that outputs a phase modulation signal to a decoding apparatus according to a fourth embodiment of the present invention;
FIG. 11 is a block diagram showing a configuration of a DFE equalizer that outputs a phase modulation signal to the decoding apparatus according to the fifth embodiment of the present invention;
FIG. 12 is a block diagram showing a configuration of an MLSE type equalizer that outputs a phase modulation signal to a decoding apparatus according to a sixth embodiment of the present invention;
FIG. 13 is a schematic diagram showing a state of an 8PSK signal space diagram used by the decoding apparatus according to the seventh embodiment of the present invention;
FIG. 14 is a schematic diagram showing a state of an 8PSK signal space diagram used by the decoding apparatus according to the seventh embodiment of the present invention;
FIG. 15 is a schematic diagram showing a state of an 8PSK signal space diagram used by the decoding apparatus according to the seventh embodiment of the present invention;
FIG. 16 is a block diagram showing a configuration of a decoding apparatus according to a seventh embodiment of the present invention.
FIG. 17 is a schematic diagram showing an 8PSK signal space diagram used by a conventional decoding device;
[Explanation of symbols]
201 Conversion unit
202, 205 Positive / negative judgment part
203, 204 Absolute value calculation unit
206 Subtraction unit
207 P / S converter

Claims (7)

多値位相変調方式を用いて変調された位相変調信号を、前記多値位相変調方式に基づくシンボルマッピングにおける所定ビットの値が同一である信号点の位置に基づいて、前記位相変調信号を変換する変換手段と、
前記変換手段により変換された位相変調信号の直交成分、同相成分、前記直交成分の絶対値および前記同相成分の絶対値を用いて、前記位相変調信号を復号する復号手段と、
前記変換手段により変換された位相変調信号の直交成分の絶対値、前記位相変調信号の同相成分の絶対値、および、各絶対値の差の絶対値を用いて、前記位相変調信号の尤度を算出する尤度算出手段と、を具備することを特徴とする復号装置。The phase modulation signal modulated using the multi-level phase modulation method is converted into the phase modulation signal based on the position of a signal point having the same predetermined bit value in the symbol mapping based on the multi-level phase modulation method. Conversion means;
Decoding means for decoding the phase modulation signal using the quadrature component, the in-phase component, the absolute value of the quadrature component and the absolute value of the in-phase component of the phase modulation signal converted by the conversion means;
Using the absolute value of the quadrature component of the phase modulation signal converted by the conversion means, the absolute value of the in-phase component of the phase modulation signal, and the absolute value of the difference between the absolute values, the likelihood of the phase modulation signal is calculated. And a likelihood calculating means for calculating the decoding device. 復号手段は、所定の回転規則に応じたタップ係数を用いて等化器により波形歪みが補償され前記回転規則が戻された位相変調信号を復号することを特徴とする請求項１に記載の復号装置。2. The decoding according to claim 1, wherein the decoding means decodes the phase-modulated signal in which the waveform distortion is compensated by an equalizer and the rotation rule is returned by using a tap coefficient corresponding to a predetermined rotation rule. apparatus. 復号手段は、判定帰還型等化器により波形歪みが補償された位相変調信号を復号することを特徴とする請求項２に記載の復号装置。The decoding device according to claim 2, wherein the decoding means decodes the phase modulation signal in which the waveform distortion is compensated by the decision feedback equalizer. 復号手段は、ＭＬＳＥ型等化器により波形歪みが補償された位相変調信号を復号することを特徴とする請求項２に記載の復号装置。The decoding device according to claim 2, wherein the decoding means decodes the phase modulation signal in which the waveform distortion is compensated by the MLSE type equalizer. 請求項１から請求項４のいずれかに記載の復号装置を備えたことを特徴とする通信端末装置。A communication terminal device comprising the decoding device according to any one of claims 1 to 4 . 請求項１から請求項４のいずれかに記載の復号装置を備えたことを特徴とする基地局装置。A base station apparatus comprising the decoding apparatus according to any one of claims 1 to 4 . 多値位相変調方式を用いて変調された位相変調信号を、前記多値位相変調方式に基づくシンボルマッピングにおける所定ビットの値が同一である信号点の位置に基づいて、前記位相変調信号を変換する変換工程と、
前記変換工程により変換された位相変調信号の直交成分、同相成分、前記直交成分の絶対値および前記同相成分の絶対値を用いて、前記位相変調信号を復号する復号工程と、
前記変換工程により変換された位相変調信号の直交成分の絶対値、前記位相変調信号の同相成分の絶対値、および、各絶対値の差の絶対値を用いて、前記位相変調信号の尤度を算出する尤度算出工程と、を具備することを特徴とする復号方法。The phase modulation signal modulated using the multi-level phase modulation method is converted into the phase modulation signal based on the position of a signal point having the same predetermined bit value in the symbol mapping based on the multi-level phase modulation method. Conversion process;
A decoding step of decoding the phase modulation signal using the quadrature component, the in-phase component, the absolute value of the quadrature component, and the absolute value of the in-phase component of the phase modulation signal converted by the conversion step;
Using the absolute value of the quadrature component of the phase modulation signal converted by the conversion step, the absolute value of the in-phase component of the phase modulation signal, and the absolute value of the difference between the absolute values, the likelihood of the phase modulation signal is calculated. And a likelihood calculating step for calculating the decoding method.
JP2002051278A 2001-02-27 2002-02-27 Decoding device and decoding method Expired - Fee Related JP3643348B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002051278A JP3643348B2 (en) 2001-02-27 2002-02-27 Decoding device and decoding method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001053189 2001-02-27
JP2001-53189 2001-02-27
JP2002051278A JP3643348B2 (en) 2001-02-27 2002-02-27 Decoding device and decoding method

Publications (2)

Publication Number Publication Date
JP2002330187A JP2002330187A (en) 2002-11-15
JP3643348B2 true JP3643348B2 (en) 2005-04-27

Family

ID=26610235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002051278A Expired - Fee Related JP3643348B2 (en) 2001-02-27 2002-02-27 Decoding device and decoding method

Country Status (1)

Country Link
JP (1) JP3643348B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273751A (en) * 2002-03-12 2003-09-26 Matsushita Electric Ind Co Ltd Bit likelihood calculation method and demodulator
WO2011016205A1 (en) * 2009-08-05 2011-02-10 パナソニック株式会社 Receiving device and receiving method

Also Published As

Publication number Publication date
JP2002330187A (en) 2002-11-15

Similar Documents

Publication Publication Date Title
CN106063216B (en) Soft decision value generating means and soft decision value generation method
JP4771996B2 (en) Code error detection apparatus, radio system, and error detection method
JP2006180505A (en) System and method for forward error correction decoding using soft information
KR20060120255A (en) Data detection for a hierarchical coded data transmission
JP5241965B2 (en) Soft decision value generation circuit
WO2002069592A1 (en) Decoder and decoding method
JPH08307283A (en) Device and method for estimating maximum likelihood series
JP3659800B2 (en) Phase error detector
JP3643348B2 (en) Decoding device and decoding method
JP2004512742A (en) Method for generating soft bit information from gray coded signal
US7113556B1 (en) Reliable decision directed adaptation in a communication system employing forward error control
KR100551861B1 (en) Decoder and decoding method
US20060029162A1 (en) Modular multi-bit symbol demapper
WO2017075745A1 (en) Methods, systems, and computer-readable media for decoding cyclic code
JPH066400A (en) Bit likelihood arithmetic unit
US8640014B2 (en) Soft bit metric generation
WO2003077426A1 (en) Bit liklihood calculation method and demodulation device
Teng et al. Non-coherent detectors for quadrature-multiplexed continuous phase modulation signals
JP3830328B2 (en) Viterbi decoding circuit
JP3237866B2 (en) Soft decision decoding method
JP2009253849A (en) Receiving device
JP4515325B2 (en) Wireless receiver
JP2015041850A (en) Soft decision value generation device and receiver
JPH11136304A (en) Multi-valued qam receiving part
KR20000055404A (en) apparatus and method for decoding error correction in mobile wireless communication system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120204

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees