JP3632995B2

JP3632995B2 - Image encoding / decoding device

Info

Publication number: JP3632995B2
Application number: JP20842694A
Authority: JP
Inventors: 康弘菊池; 孝介久保田; 和史水澤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1994-09-01
Filing date: 1994-09-01
Publication date: 2005-03-30
Anticipated expiration: 2020-03-30
Also published as: JPH0879762A

Description

【０００１】
【産業上の利用分野】
本発明は、動画像の蓄積や伝送などに使用する画像符号化復号装置に関するものである。
【０００２】
【従来の技術】
動画像の蓄積や伝送を行う場合、各フレームの発生符号量が一定になることが望まれる。符号量制御可能な画像符号化復号装置は、例えば特開平５−６３９９４号公報に記載されている方式で実現することができる。図１１はこの方式のブロック結線図であり、画像アクティビティとＤＣＴ係数により算出した各ブロックの符号量配分値（符号量配分値）、及び画像アクティビティにより算出した量子化テーブルを用いて符号化し、量子化テーブルを更新するパス１の処理、符号量配分値とパス１で更新した量子化テーブルを用いて符号化するパス２の処理を行う。
【０００３】
以下、パス１を説明する。前処理回路１１４は入力端子１１０から入力した画像データの差分により画像アクティビティを算出する。閾値設定回路１２４は画像アクティビティにより閾値Ｙを設定する。ＤＣＴ回路１２０はフレームメモリ１１８に蓄積された画像データをＤＣＴ（離散コサイン変換）し、絶対値回路１３４はＤＣＴ回路１２０が出力するＤＣＴ係数の絶対値を求め、比較回路１４６に入力する。比較回路１４６は絶対値回路１３４が出力するＤＣＴ係数の絶対値Ｘが閾値Ｙを越えると有意にする。カウンタ１５４は比較回路１４６の出力が有意になった回数を計数する。レジスタ１５８は１フレーム分のカウンタの計数値（総ブロックアクティビティ）を格納する。ビット配分回路１６２は、端子１６６から与えられた目標符号量、ブロック単位のカウンタ１６４の計数値（ブロックアクティビティ）、及びレジスタ１５８に格納された総ブロックアクティビティにより各ブロックの符号量配分値Ｂを算出する。量子化テーブル回路１２６は前処理回路１１４が算出した画像アクティビティにより量子化テーブルを設定する。量子化回路１３２は量子化テーブル回路１２６で設定された量子化テーブルによりＤＣＴ回路１２０が出力するＤＣＴ係数を量子化し、ハフマン符号化回路１３８は量子化回路１３２で量子化されたＤＣＴ係数をハフマン符号化する。符号量カウンタ１７２はハフマン符号化回路１３８が出力する符号を計数し、ブロック毎に計数値Ａを求める。比較回路１７０は、符号量カウンタが出力する計数値Ａが符号量配分値Ｂに達すると符号化停止信号を出力し、ハフマン符号化回路１３８の符号化動作を停止させる。１フレーム分の符号化が終了した時点で、符号量カウンタ１７２が出力する１フレーム分の符号量、端子１６６から与えられる目標符号量、及び前処理回路１１４で算出された画像アクティビティにより量子化テーブル回路１２６は量子化テーブルを更新する。以上がパス１の処理である。
【０００４】
パス２ではパス１で更新した量子化テーブルを用いてパス１と同様に符号化する。以上の処理によって符号量が制御できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記のような構成では発生符号量を用いて量子化テーブルを更新するため、１フレーム当たり２回符号化しなければならない。また、符号量配分値を算出するためにＤＣＴしなければならないし、その結果得られるＤＣＴ係数によって符号量配分値を算出するための周辺回路、すなわち閾値設定回路１２４、絶対値回路１３４、比較回路１４６、カウンタ１５４、レジスタ１５８が必要となる。したがって、符号化に時間がかかり、回路構成が複雑である。
【０００６】
本発明は上記従来の課題を解決するもので、高精度な符号量制御を高速に簡単な回路構成で実現できる画像符号化復号装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために本発明の画像符号化復号装置は第１に、画像データを蓄積し、Ｍ×Ｎ画素（Ｍ、Ｎは自然数）のブロック毎に出力するメモリと、前記メモリが出力する画像データを離散コサイン変換して離散コサイン変換係数を出力する離散コサイン変換回路と、前記メモリが出力する画像データによりエッジ強度を表すパラメータＥ[n]（ｎはブロックの番号）をブロック毎に求めて出力するエッジ強度算出回路と、前記パラメータＥ[n]と量子化テーブルを設定するスケールファクタＳの対数の関係と、前記スケールファクタＳとブロック毎の発生符号量Ｂ [n] の対数の関係が直線近似できることを利用し、予め設定した目標符号量と前記パラメータＥ[n]からスケールファクタＳを算出して出力するスケールファクタ算出回路と、予め設定した基本量子化テーブルと前記スケールファクタＳとの積から量子化テーブルを設定して出力する量子化テーブル設定回路と、前記量子化テーブルを用いて前記離散コサイン変換係数を量子化して出力する量子化回路と、前記量子化回路で量子化された離散コサイン変換係数を可変長符号化して出力する符号化回路とを具備するものである。
【０００８】
第２に、請求項１記載の画像符号化復号装置において、前記目標符号量と前記パラメータＥ [n] によりブロック毎に符号量配分値Ａ [n] を割り当てる符号量配分回路と、前記符号化回路が出力する符号の符号長を計数し、ブロック毎の前記発生符号量Ｂ [n] を出力する計数回路と、前記発生符号量Ｂ [n] を前記符号量配分値Ａ [n] とブロック毎に比較し、前記Ｂ [n] が前記Ａ [n] に達するとともに当該ブロックの符号化動作を停止させる比較回路とをさらに具備するとを具備するものである。
【０００９】
第３に、請求項１又は２記載の画像符号化復号装置において、前記スケールファクタ算出回路は、前記パラメータＥ [n] と量子化テーブルを設定するスケールファクタＳの対数の関係と、前記スケールファクタＳと発生符号量Ｂ [n] の対数の関係がそれぞれ直線近似できることを利用し、予め設定した目標符号量と前記パラメータＥ [n] から算出したスケールファクタＳと、前フレームの発生符号量Ｇ [i-1] （ｉはフレームの番号）と前フレームのスケールファクタＳ [i-1] により算出した修正された前フレームのスケールファクタＲｌとを、フレーム間の相関を示すパラメータｋにより選択して現フレームのスケールファクタＳ [i] として量子化テーブル設定回路に出力することを特徴とするものである。
【００１０】
第４に、画像データを蓄積し、Ｍ×Ｎ画素（Ｍ、Ｎは自然数）のブロック毎に出力するメモリと、前記メモリが出力する画像データを離散コサイン変換して離散コサイン変換係数を出力する離散コサイン変換回路と、前記メモリが出力する画像データによりエッジ強度を表すパラメータＥ[n]（ｎはブロックの番号）をブロック毎に求めて出力するエッジ強度算出回路と、前記パラメータＥ[n]と量子化テーブルを設定するスケールファクタＳの対数の関係と、前記スケールファクタＳと発生符号量Ｂ [n] の対数の関係がそれぞれ直線近似できることを利用し、予め設定した目標符号量と前記パラメータＥ [n] から算出したスケールファクタＳと、前フレームの１回目の符号化におけるスケールファクタＳ [i-1][1] を発生符号量Ｇ [i-1][1] （ｉはフレームの番号）と目標符号量との比で補正されたスケールファクタと、前フレームの２回目の符号化におけるスケールファクタＳ [i-1][2] を発生符号量Ｇ [i-1][2] と目標符号量との比で補正されたスケールファクタとを、前フレームの発生符号量Ｇ [i-1][1] と発生符号量Ｇ [i-1][2] との目標符号量との差の大きさにより補正されたスケールファクタＲ２を選択し、前記スケールファクタＳと前記補正されたスケールファクタＲ２をフレーム間の相関を示すパラメータｋにより現フレームの１回目の符号化のスケールファクタＳ[i][1]を算出して、さらに前記現フレームの１回目の符号化のスケールファクタＳ[i][1]に発生符号量Ｇ [i][1] と目標符号量Ｔとの比を乗ずることによって現フレームの２回目の符号化のスケールファクタＳ[i][2]を算出して出力するスケールファクタ算出回路と、予め設定した基本量子化テーブルと前記現フレームの１回目の符号化のスケールファクタＳ [i][1] 、あるいは前記現フレームの２回目の符号化のスケールファクタＳ [i][2] との積からそれぞれ現フレームの１回目と２回目の符号化に用いる量子化テーブルを設定して出力する量子化テーブル設定回路と、前記量子化テーブルを用いて前記離散コサイン変換係数を量子化して出力する量子化回路と、前記量子化回路で量子化された離散コサイン変換係数を可変長符号化して出力する符号化回路と、前記目標符号量、現フレームの１回目の符号化における各ブロックの前記発生符号量Ｂ[n]、及び現フレームの１回目の符号化の発生符号量Ｇ[i][1]により各ブロックの符号量配分値Ａ[n]を算出する符号量配分回路と、前記符号化回路が出力する符号の符号長を計数し、ブロック毎の前記発生符号量Ｂ[n]と現フレーム内の発生符号量Ｇ[i][m]（mは符号化回数）を出力する計数回路と、各フレームの２回目の符号化時に前記発生符号量Ｂ[n]を前記符号量配分値Ａ[n]とブロック毎に比較し、前記Ｂ[n]が前記Ａ[n]に達するとともに当該ブロックの符号化動作を停止させる比較回路とを具備するものである。
【００１１】
第５に、請求項１〜４のいずれかに記載の画像符号化復号装置において、エッジ強度を表すパラメータＥ [n] は、画像データを二値化し、二値化した画像データのエッジのカウント数によって求めることを特徴とするものである。
【００１２】
【作用】
これらの構成により本発明は、第１にエッジ強度を表すパラメータとスケールファクタと発生符号量の関係を利用して１フレーム当たり１回の符号化で高精度な符号量制御ができる。また、符号量制御のためにＤＣＴする必要もなく、ＤＣＴ係数によって符号量配分値を算出するための周辺回路も不要である。したがって高精度な符号量制御を高速に簡単な回路構成で実現できる。
【００１３】
第２に、エッジ強度を表すパラメータとスケールファクタと発生符号量の関係を利用して１フレーム当たり１回の符号化で高精度な符号量制御ができ、さらにエッジ強度を表すパラメータを用いて各ブロックの符号量配分値を算出することにより、発生符号量が目標符号量を越えないように符号量を制御することができ、ＤＣＴ係数を用いずに簡単な演算で符号量制御の精度を向上させることができる。
【００１４】
第３に、エッジ強度を表すパラメータとスケールファクタと発生符号量の関係を利用して１フレーム当たり１回の符号化で高精度な符号量制御ができ、さらに計数回路でフレーム内の発生符号量を計数することにより、エッジ強度を表すパラメータとスケールファクタとブロック内の発生符号量の関係だけでなく前フレームの発生符号量とスケールファクタも用いて、より最適なスケールファクタが算出できる。
【００１５】
第４に、１回目の符号化で算出されたスケールファクタと符号量配分値を用いて２回目の符号化をすることにより、簡単な回路構成で非常に高精度な符号量制御ができる。
【００１６】
第５に、エッジ強度を表すパラメータＥ [n] は、画像データを二値化し、二値化した画像データのエッジのカウント数によって求めることを特徴とする。したがって、非常に簡単な回路構成で符号量が制御できる。
【００１７】
【実施例】
（実施例１）
図１は、本発明第１の実施例における画像符号化復号装置符号化部のブロック結線図である。１１はメモリであり、画像データを蓄積し、８×８画素のブロック毎に出力する。１２はＤＣＴ回路であり、画像データをＤＣＴ（離散コサイン変換）し、ＤＣＴ係数を出力する。１３は量子化回路であり、ＤＣＴ係数を量子化して出力する。１４は符号化回路であり、量子化されたＤＣＴ係数をハフマン符号化して出力する。１５はエッジ強度算出回路であり、エッジ強度を表すパラメータをブロック毎に算出し、出力する。１６はスケールファクタ算出回路であり、量子化テーブルを設定するためのスケールファクタを算出する。１７は量子化テーブル設定回路であり、量子化テーブルを設定して出力する。
【００１８】
以下、図１を用いて本発明第１の実施例における画像符号化復号装置符号化部の動作を説明する。メモリ１１は、端子１から入力した画像データを蓄積し、８×８画素のブロック毎に出力する。ＤＣＴ回路１２は、メモリ１１がブロック毎に出力する画像データをＤＣＴし、ＤＣＴ係数を出力する。量子化回路１３は、量子化テーブル設定回路１７が設定した量子化テーブルを用いてＤＣＴ回路１２が出力するＤＣＴ係数を量子化し、出力する。符号化回路１４は、量子化回路１３で量子化されたＤＣＴ係数をハフマン符号化し、符号を出力する。エッジ強度算出回路１５は、メモリ１１が出力する画像データにより、（数１）を用いてエッジ強度を表すパラメータＥ［ｎ］をブロック毎に算出し、出力する。ｎはブロックの番号、Ｐは各画素の画像データ、ｈは水平方向の画素の番号、ｖは垂直方向の画素の番号を示す。
【００１９】
【数１】

【００２０】
パラメータＥ［ｎ］の対数とブロック内の発生符号量Ｂ［ｎ］の対数の関係を調べると、実験的に図２の直線関係が得られた。また、量子化テーブルを設定するためのスケールファクタＳの対数とＢ［ｎ］の対数も、実験的に図３の直線関係が得られた。したがって、Ｅ［ｎ］の対数とＳの対数とＢ［ｎ］の対数の関係は、（数２）のように平面で近似することができる。（数２）において、ａ，ｂ，ｃ，ｄは定数である。
【００２１】
【数２】

【００２２】
Ｂ［ｎ］を１フレーム分加算すればフレーム内の発生符号量Ｇになり、さらにＧを予め設定した目標符号量Ｔで置き換えれば、（数３）が得られる。（数３）のγは（数４）であり、βは（数５）である。Ｎはフレーム内のブロック数であり、（数４）のα［ｎ］は（数６）である。
【００２３】
【数３】

【００２４】
【数４】

【００２５】
【数５】

【００２６】
【数６】

【００２７】
したがって、（数３）によりＧ＝Ｔを満たすＳが算出できるので、高い精度で符号量が制御できる。スケールファクタ算出回路１６は、エッジ強度算出回路１５が出力するパラメータＥ［ｎ］と端子３から入力した目標符号量Ｔにより、（数３）を用いてスケールファクタＳを算出する。量子化テーブル設定回路１７は、予め設定した基本量子化テーブルを端子４から入力し、基本量子化テーブルにスケールファクタ算出回路１６が出力するＳをかけて量子化テーブルを設定し、量子化回路１３に出力する。以上が本発明第１の実施例における画像符号化復号装置符号化部の動作である。
【００２８】
復号部は、符号化部と逆の動作を行う。すなわち、符号化回路が出力した符号の復号、逆量子化、逆ＤＣＴを行い、画像データを出力する。
【００２９】
以上のように、エッジ強度を表すパラメータとスケールファクタと発生符号量の関係を利用すれば、１フレーム当たり１回の符号化で高精度な符号量制御ができる。また、符号量制御のためにＤＣＴする必要もなく、ＤＣＴ係数によって符号量配分値を算出するための周辺回路も不要である。したがって、本実施例により、高精度な符号量制御を高速に簡単な回路構成で実現できる。
【００３０】
なお、本実施例では（数１）すなわち１次微分によりエッジ強度を表すパラメータＥ［ｎ］を算出したが、２次微分など他のエッジ検出オペレータを用いても良い。（数２）に示した平面は、輝度成分と色差成分で別々に求めても良い。この場合、輝度成分の発生符号量と色差成分の発生符号量のフレーム内の和を目標符号量で置き換えることにより、スケールファクタが算出できる。（数２）の発生符号量Ｂ［ｎ］は直流成分によるものと交流成分によるものが含まれているが、Ｂ［ｎ］の代わりに交流成分のみの発生符号量Ｂａｃ［ｎ］を用いても良い。この場合、フレーム内の交流成分の発生符号量Ｇａｃを目標符号量Ｔで置き換え、交流成分によるスケールファクタＳａｃを算出し、Ｓａｃを用いてフレーム内の直流成分の発生符号量Ｇｄｃを求める。さらに、目標符号量Ｔに対するＧｄｃの割合によってＳａｃを補正し、スケールファクタを決定する。直流成分はブロック内の画素値を平均することによって求められ、Ｇｄｃは直流成分のみハフマン符号化することによって求められる。ＧｄｃはＧａｃと比較して非常に小さいことが多いので、Ｓａｃを補正しなくても良い。以上、ブロックを単位としてスケールファクタを算出する実施例を述べたが、ブロックの代わりに輝度成分のブロックと色差成分のブロックから構成されるＭＤＵ（ｍｉｎｉｍｕｍｄａｔａｕｎｉｔ）を単位としても良い。
【００３１】
また、（数３）では、予め設定した目標符号量Ｔを用いたが、符号化回路１４が出力する符号の符号長を加算してフレーム内の発生符号量Ｇを求め、（数７）によりフレーム毎に目標符号量を更新してもよい。（数７）において、ｉはフレーム番号、Ｔは予め設定した目標符号量、Ｔｖは各フレームの目標符号量を示す。
【００３２】
【数７】

【００３３】
（実施例２）
図４は、本発明第２の実施例における画像符号化復号装置符号化部のブロック結線図である。図４において、メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４、エッジ強度算出回路１５、スケールファクタ算出回路１６、量子化テーブル設定回路１７は実施例１と同じである。２１は符号量配分回路であり、各ブロックの符号量配分値を算出する。２２は計数回路であり、符号化回路１４が出力する符号の符号長を計数する。比較回路２３は、ブロック毎に符号量と符号量配分値を比較し、符号量が符号量配分値に達した時点で当該ブロックの符号化動作を停止させる。
【００３４】
以下、図４を用いて本発明第２の実施例における画像符号化復号装置符号化部の動作を説明する。メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４、エッジ強度算出回路１５、スケールファクタ算出回路１６、量子化テーブル設定回路１７の動作は、実施例１と同じでなので説明は省略する。各ブロックの発生符号量Ｂ［ｎ］は、（数２）よりパラメータＥ［ｎ］を用いて算出することができる。Ｂ［ｎ］を１フレーム分加算すればフレーム内の発生符号量Ｇが得られ、Ｇに対するＢ［ｎ］の割合によって目標符号量Ｔを各ブロックに配分することができる。したがって、符号量配分回路２１は、エッジ強度を表すパラメータＥ［ｎ］を用いて各ブロックの符号量配分値Ａ［ｎ］を算出する。すなわち、エッジ強度算出回路１５が出力するパラメータＥ［ｎ］と端子３から入力した目標符号量Ｔにより、（数８）を用いてＡ［ｎ］を算出する。（数８）において、γは（数４）であり、α［ｎ］は（数６）である。
【００３５】
【数８】

【００３６】
計数回路２２は、符号化回路１４が出力する符号の符号長を計数し、ブロック毎に発生符号量Ｂ［ｎ］を出力する。比較回路２３は、計数回路２２が出力する発生符号量Ｂ［ｎ］を符号量配分回路２１が出力する符号量配分値Ａ［ｎ］とブロック毎に比較し、Ｂ［ｎ］がＡ［ｎ］に達した時点で当該ブロックの符号化動作を停止させる。すなわち、符号化回路１４に符号化データの終了を示すＥＯＢ（ｅｎｄｏｆｂｌｏｃｋ）を出力させ、次のブロックに対してＤＣＴ回路１２、量子化回路１３、符号化回路１４を動作させる。したがって、発生符号量が目標符号量を越えないようにすることができる。以上が本発明第２の実施例における画像符号化復号装置符号化部の動作である。復号部は、実施例１と同様に、符号化部と逆の動作を行う。
【００３７】
以上のように、エッジ強度を表すパラメータを用いて各ブロックの符号量配分値を算出すれば、発生符号量が目標符号量を越えないように符号量を制御することができる。すなわち、ＤＣＴ係数を用いずに簡単な演算で符号量制御の精度を向上させることができる。本実施例は、画像の蓄積や伝送の際にわずかでも目標符号量を越えることが許されない場合に有効である。また、実施例１と同様に、１フレーム当たり１回の符号化で符号量制御できるので、高速処理が可能である。
【００３８】
（実施例３）
図５は、本発明第３の実施例における画像符号化復号装置符号化部のブロック結線図である。図５において、メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４、エッジ強度算出回路１５、量子化テーブル設定回路１７、符号量配分回路２１、比較回路２３は実施例２と同じである。３１は計数回路であり、符号化回路１４が出力する符号の符号長を計数する。３２はスケールファクタ算出回路であり、量子化テーブルを設定するためのスケールファクタを算出する。
【００３９】
以下、図５を用いて本発明第３の実施例における画像符号化復号装置符号化部の動作を説明する。メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４、エッジ強度算出回路１５、量子化テーブル設定回路１７、符号量配分回路２１、比較回路２３の動作は、実施例２と同じなので説明は省略する。計数回路３１は、符号化回路１４が出力する符号の符号長を計数し、ブロック毎に発生符号量Ｂ[n]を比較回路２３に出力すると共にフレーム内の発生符号量をスケールファクタ算出回路３２に出力する。スケールファクタ算出回路３２は、エッジ強度を表すパラメータとスケールファクタとブロック内の発生符号量の関係、さらに前フレームの発生符号量とスケールファクタを用いて現フレームのスケールファクタを算出する。すなわち、エッジ強度算出回路１５が出力するパラメータＥ[n]、端子３から与えられる目標符号量Ｔ、計数回路３１が出力した前フレームの発生符号量Ｇ[i-1]、スケールファクタ算出回路３２で算出した前フレームのスケールファクタＳ1[i-1]により、（数９）を用いて現フレームのスケールファクタＳ1[i]を算出する。（数９）において、ｋは（数１０）で求め、Ｒ1は（数１１）で求める。ｉはフレーム番号を示す。（数９）のｘは予め定められた閾値である。（数１０）のγは（数４）で求める。
【００４０】
【数９】

【００４１】
【数１０】

【００４２】
【数１１】

【００４３】
このように前フレームの発生符号量とスケールファクタを用いることによって、より最適なスケールファクタが算出できるので、符号量制御の精度を向上させることができる。
【００４４】
比較回路２３は、実施例２と同様に、計数回路３１が出力する発生符号量Ｂ［ｎ］を符号量配分回路２１が出力する符号量配分値Ａ［ｎ］とブロック毎に比較し、Ｂ［ｎ］がＡ［ｎ］に達した時点で当該ブロックの符号化動作を停止させる。以上が本発明第３の実施例における画像符号化復号装置符号化部の動作である。復号部は、実施例１と同様に、符号化部と逆の動作を行う。
【００４５】
以上のように、計数回路３１でフレーム内の発生符号量を計数すれば、エッジ強度を表すパラメータとスケールファクタとブロック内の発生符号量の関係だけでなく前フレームの発生符号量とスケールファクタも用いてより最適なスケールファクタが算出できる。したがって、実施例２と同じ回路規模でさらに符号量制御の精度を向上させることができる。また、実施例２と同様に、１フレーム当たり１回の符号化で符号量制御できるので、高速処理が可能である。
【００４６】
なお、（数１０）ではエッジ強度を表すパラメータＥ［ｎ］から算出したγ［ｉ］を用いてｋを求めたが、フレーム間差分などフレーム間の相関を示すパラメータをｋとしても良い。また、前フレームの発生符号量とスケールファクタを用いることによって精度が向上するので、符号量配分回路２１と比較回路２３を省き、符号量配分値による符号量制御を行わなくても良い。このようにすれば、回路構成が簡単になる。
【００４７】
（実施例４）
図６は、本発明第４の実施例における画像符号化復号装置符号化部のブロック結線図である。図６において、メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４、エッジ強度算出回路１５、量子化テーブル設定回路１７、比較回路２３、計数回路３１は実施例３と同じである。４１はスケールファクタ算出回路であり、量子化テーブルを設定するためのスケールファクタを算出する。４２は符号量配分回路であり、各ブロックの符号量配分値を算出する。この構成により、１回目の符号化（パス１）のスケールファクタを算出し、パス１のスケールファクタを用いて符号化した結果得られた発生符号量によって２回目の符号化（パス２）のスケールファクタを算出すると共に、各ブロックの符号量配分値を算出するパス１の処理を行う。さらに、パス１で算出されたパス２のスケールファクタと符号量配分値を用いて符号化するパス２の処理を行う。
【００４８】
以下、図６を用いて本発明第４の実施例における画像符号化復号装置符号化部のパス１の動作を説明する。メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４、エッジ強度算出回路１５、量子化テーブル設定回路１７、計数回路３１の動作は、実施例３と同じなので説明は省略する。スケールファクタ算出回路４１は、エッジ強度を表すパラメータＥ[n]とスケールファクタＳとブロック内の発生符号量Ｂ[n]の関係、前フレームのパス１におけるフレーム内の発生符号量Ｇ[i-1][1]とスケールファクタＳ2[i-1][1]、前フレームのパス２における発生符号量Ｇ[i-1][2]とスケールファクタＳ2[i-1][2]を用いて現フレームのパス１のスケールファクタＳ2[i][1]を算出する。すなわち、エッジ強度算出回路１５が出力するパラメータＥ[n]、端子３から与えられる目標符号量Ｔ、計数回路３１が出力した前フレームのパス１の発生符号量Ｇ[i-1][1]とパス２の発生符号量Ｇ[i-1][2]、スケールファクタ算出回路４１が算出した前フレームのパス１のスケールファクタＳ2[i-1][1]とパス２のスケールファクタＳ2[i-1][2]により、（数１２）を用いて現フレームのパス１のスケールファクタＳ2[i][1]を算出する。（数１２）において、ｋは（数１０）で求め、Ｓは（数３）で求め、Ｒ2は（数１３）で求める。（数１２）のｘは予め定められた閾値である。
【００４９】
【数１２】

【００５０】
【数１３】

【００５１】
さらに、パス１のスケールファクタＳ 2[i][1]を用いて符号化した結果計数回路３１が出力した発生符号量Ｇ[i][1]、端子３から与えられる目標符号量Ｔにより、（数１４）を用いてパス２のスケールファクタＳ2[i][2]を算出する。
【００５２】
【数１４】

【００５３】
符号量配分回路４２は、計数回路３１が出力するフレーム内の発生符号量Ｇ［ｉ］［１］、及び各ブロックの発生符号量Ｂ［ｎ］［１］、端子３から与えられる目標符号量Ｔにより、（数１５）を用いて各ブロックの符号量配分値Ａ［ｎ］を算出する
【００５４】
【数１５】

【００５５】
以上が画像符号化復号装置符号化部のパス１の動作である。
次に、本発明第４の実施例における画像符号化復号装置符号化部のパス２の動作を説明する。パス２では、パス１で算出したスケールファクタＳ２［ｉ］［１］と符号量配分値Ａ［ｎ］を用いて符号化する。メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４、量子化テーブル設定回路１７、計数回路３１は、パス１と同じ動作を行うので説明は省略する。比較回路２３は、実施例３と同様に、計数回路３１が出力する発生符号量Ｂ［ｎ］［２］を符号量配分回路４２が出力する符号量配分値Ａ［ｎ］とブロック毎に比較し、Ｂ［ｎ］［２］がＡ［ｎ］に達した時点で当該ブロックの符号化動作を停止させる。以上が画像符号化復号装置符号化部のパス２の動作である。復号部は、実施例１と同様に、符号化部と逆の動作を行う。
【００５６】
以上のように、パス１で算出されたスケールファクタと符号量配分値を用いてパス２の符号化をすることにより、実施例３と同じ回路規模で非常に高精度な符号量制御ができる。
【００５７】
なお、フレーム内の発生符号量Ｇの対数とスケールファクタＲ３の対数の関係は（数１６）のように直線で近似できる。そこで、前フレームのパス１の発生符号量Ｇ［ｉ−１］［１］とスケールファクタＳ２［ｉ−１］［１］、及び前フレームのパス２の発生符号量Ｇ［ｉ−１］［２］とスケールファクタＳ２［ｉ−１］［２］から（数１６）のａ、ｂを求め、Ｇに目標符号量Ｔを代入してＲ３を算出し、Ｒ２の代わりにＲ３を用いて（数１２）のＳ２［ｉ］［１］を求めても良い。あるいは、（数１３）で求めたＲ２と（数１６）で求めたＲ３の平均値などを用いても良いし、Ｒ２とＲ３の一方を適応的に選択しても良い。
【００５８】
【数１６】

【００５９】
（実施例５）
図７は、本発明第５の実施例における画像符号化復号装置符号化部のブロック結線図である。図７において、メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４は実施例１と同じである。５１は量子化テーブル選択回路であり、量子化テーブルを選択する。
【００６０】
以下、図７を用いて本発明第５の実施例における画像符号化復号装置符号化部の動作を説明する。メモリ１１、ＤＣＴ回路１２、量子化回路１３、符号化回路１４の動作は、実施例１と同じなので説明は省略する。量子化テーブル選択回路５１は、端子１から入力した画像データにより、量子化テーブルを選択して量子化回路１３に出力する。量子化テーブル選択回路５１の構成を図８に示す。６１はカウンタであり、画像データの１ビットを入力し、立ち上がりをカウントする。６２はＲＯＭであり、量子化テーブルを出力する。
【００６１】
以下、図８を用いて本発明第５の実施例における画像符号化復号装置符号化部の要部である量子化テーブル選択回路の動作を説明する。カウンタ６１は、端子１から入力される画像データの１ビットのみを用いることにより二値化し、エッジ強度を表すパラメータＥｆを求めてＲＯＭ６２に出力する。例えば、画像データが８ビットの場合、２の６乗ビットのみを入力することにより二値化する。エッジ強度を表すパラメータＥｆは、二値化された画像データの立ち上がりを１フレーム分カウントすることによって求める。
【００６２】
ＲＯＭ６２は、カウンタ６１が出力するパラメータＥｆにより、量子化テーブルを選択して出力する。ＲＯＭ６２には、予め複数の量子化テーブルが設定されており、パラメータＥｆによって１つの量子化テーブルが選択される。以上が本発明第５の実施例における画像符号化復号装置符号化部の動作である。復号部は、実施例１と同様に、符号化部と逆の動作を行う。
以上のように、二値化した画像データの立ち上がりをカウントして量子化テーブルを選択すれば、エッジ強度算出回路１５とスケールファクタ算出回路１６と量子化テーブル設定回路１７の機能を量子化テーブル選択回路５１のみで実現できる。また、量子化テーブル選択回路５１は、カウンタ６１とＲＯＭ６２で構成することができる。したがって、非常に簡単な回路構成で符号量が制御できる。
【００６３】
なお、本実施例では、量子化テーブル選択回路５１を実施例１に適用した例を述べたが、実施例２〜４に適用することも可能である。二値化は、画像データの１ビットのみを用いる代わりに、ＲＯＭを使用して行っても良い。
【００６４】
エッジ強度を表すパラメータＥｆは、図８のカウンタで水平方向の差分の和を求めたが、その代わりに図９の回路構成で水平方向と垂直方向の差分の和を求めても良い。また、二値化した画像データのパターンによって決定されるパラメータｙをｍ×ｍ画素（ｍは正の整数）の領域（サブブロック）毎に求め、ｙの和をＥｆとしても良い。例えば、図１０を用いて説明すると、メモリ８１が二値化した画像データを蓄積してサブブロック毎に出力し、メモリ８１が出力する画像データのサブブロック内の和ｘをカウンタ８２で求める。加算器８４は、ｘの値によってＲＯＭ８３で決定されるパラメータｙを加算し、エッジ強度を表すパラメータＥｆを算出する。ＲＯＭ８３には、予め（数１７）で表されるようなテーブルを設定しておく。
【００６５】
【数１７】

【００６６】
【発明の効果】
以上のように本発明は、第１にエッジ強度を表すパラメータとスケールファクタと発生符号量の関係を利用して１フレーム当たり１回の符号化で高精度な符号量制御ができる。また、符号量制御のためにＤＣＴする必要もなく、ＤＣＴ係数によって符号量配分値を算出するための周辺回路も不要である。したがって簡単な回路構成で高速かつ高精度に符号量制御することができる画像符号化復号装置を実現できるものである。
【００６７】
第２に、エッジ強度を表すパラメータとスケールファクタと発生符号量の関係を利用して１フレーム当たり１回の符号化で高精度な符号量制御ができ、さらにエッジ強度を表すパラメータを用いて各ブロックの符号量配分値を算出することにより、発生符号量が目標符号量を越えないように符号量を制御することができ、ＤＣＴよりも簡単な演算で符号量制御の精度を向上させることができる画像符号化復号装置を実現できるものである。
【００６８】
第３に、エッジ強度を表すパラメータとスケールファクタと発生符号量の関係を利用して１フレーム当たり１回の符号化で高精度な符号量制御ができ、さらに計数回路でフレーム内の発生符号量を計数することにより、エッジ強度を表すパラメータとスケールファクタとブロック内の発生符号量の関係だけでなく前フレームの発生符号量とスケールファクタも用いてより最適なスケールファクタが算出できる画像符号化復号装置を実現できるものである。
【００６９】
第４に、１回目の符号化で算出されたスケールファクタと符号量配分値を用いて２回目の符号化をすることにより、簡単な回路構成で非常に高精度な符号量制御ができる画像符号化復号装置を実現できるものである。
【００７０】
第５に、エッジ強度を表すパラメータＥ [n] は、画像データを二値化し、二値化した画像データのエッジのカウント数によって求めることができる。したがって、非常に簡単な回路構成で符号量が制御できる画像符号化復号装置を実現できるものである。
【図面の簡単な説明】
【図１】本発明第１の実施例における画像符号化復号装置符号化部のブロック結線図
【図２】同エッジ強度を表すパラメータＥ［ｎ］の対数と各ブロックの発生符号量の対数の関係図
【図３】同スケールファクタＳの対数と各ブロックの発生符号量の対数の関係図
【図４】本発明の第２の実施例における画像符号化復号装置符号化部のブロック結線図
【図５】本発明の第３の実施例における画像符号化復号装置符号化部のブロック結線図
【図６】本発明の第４の実施例における画像符号化復号装置符号化部のブロック結線図
【図７】本発明の第５の実施例における画像符号化復号装置符号化部のブロック結線図
【図８】本発明の第５の実施例における画像符号化復号装置符号化部の要部である量子化テーブル選択回路のブロック結線図
【図９】本発明の第５の実施例における画像符号化復号装置符号化部の要部である量子化テーブル選択回路エッジ強度算出部のブロック結線図
【図１０】本発明の第５の実施例における画像符号化復号装置符号化部の要部である量子化テーブル選択回路エッジ強度算出部のブロック結線図
【図１１】従来の画像符号化復号装置符号化部のブロック結線図
【符号の説明】
１〜４端子
１１、８１メモリ
１２ＤＣＴ回路
１３量子化回路
１４符号化回路
１５エッジ強度算出回路
１６、３２、４１スケールファクタ算出回路
１７量子化テーブル設定回路
２１符号量配分回路
２２、３１計数回路
２３比較回路
４２符号量配分回路
５１量子化テーブル選択回路
６１、７１、７４、８２カウンタ
６２、８３ＲＯＭ
７２ラインメモリ
７３ＥＯＲ
７５、８４加算器
１１４前処理回路
１２０ＤＣＴ回路
１２４閾値設定回路
１２６量子化テーブル回路
１３２量子化回路
１３４絶対値回路
１３８ハフマン符号化回路
１４２ゲート
１４６比較回路
１５４カウンタ
１５８レジスタ
１６２ビット配分回路
１７０比較回路
１７２符号量カウンタ[0001]
[Industrial application fields]
The present invention relates to an image encoding / decoding device used for storing and transmitting moving images.
[0002]
[Prior art]
When moving images are stored and transmitted, it is desirable that the generated code amount of each frame be constant. An image encoding / decoding device capable of controlling the amount of code can be realized, for example, by the method described in Japanese Patent Laid-Open No. 5-63994. FIG. 11 is a block connection diagram of this method, which is coded using the code amount distribution value (code amount distribution value) of each block calculated by the image activity and the DCT coefficient, and the quantization table calculated by the image activity. The process of pass 1 for updating the encoding table and the process of pass 2 for encoding using the code amount distribution value and the quantization table updated in pass 1 are performed.
[0003]
Hereinafter, path 1 will be described. The preprocessing circuit 114 calculates an image activity based on the difference between the image data input from the input terminal 110. The threshold setting circuit 124 sets the threshold Y according to the image activity. The DCT circuit 120 performs DCT (discrete cosine transform) on the image data stored in the frame memory 118, and the absolute value circuit 134 obtains the absolute value of the DCT coefficient output from the DCT circuit 120 and inputs it to the comparison circuit 146. The comparison circuit 146 makes significant when the absolute value X of the DCT coefficient output from the absolute value circuit 134 exceeds the threshold value Y. The counter 154 counts the number of times that the output of the comparison circuit 146 becomes significant. The register 158 stores the counter value (total block activity) for one frame. The bit distribution circuit 162 calculates the code amount distribution value B of each block based on the target code amount given from the terminal 166, the count value (block activity) of the counter 164 in block units, and the total block activity stored in the register 158. To do. The quantization table circuit 126 sets a quantization table based on the image activity calculated by the preprocessing circuit 114. The quantization circuit 132 quantizes the DCT coefficient output from the DCT circuit 120 based on the quantization table set by the quantization table circuit 126, and the Huffman encoding circuit 138 converts the DCT coefficient quantized by the quantization circuit 132 into the Huffman code. Turn into. The code amount counter 172 counts the code output from the Huffman coding circuit 138 and obtains the count value A for each block. When the count value A output from the code amount counter reaches the code amount distribution value B, the comparison circuit 170 outputs an encoding stop signal and stops the encoding operation of the Huffman encoding circuit 138. When the encoding for one frame is completed, the quantization table is determined by the code amount for one frame output from the code amount counter 172, the target code amount given from the terminal 166, and the image activity calculated by the preprocessing circuit 114. Circuit 126 updates the quantization table. The above is the processing of pass 1.
[0004]
In pass 2, encoding is performed in the same manner as in pass 1 using the quantization table updated in pass 1. The code amount can be controlled by the above processing.
[0005]
[Problems to be solved by the invention]
However, in the above configuration, since the quantization table is updated using the generated code amount, encoding must be performed twice per frame. Also, DCT must be performed to calculate the code amount distribution value, and peripheral circuits for calculating the code amount distribution value based on the DCT coefficient obtained as a result, that is, a threshold setting circuit 124, an absolute value circuit 134, and a comparison circuit 146, a counter 154, and a register 158 are required. Therefore, encoding takes time and the circuit configuration is complicated.
[0006]
SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object thereof is to provide an image encoding / decoding device capable of realizing high-accuracy code amount control at high speed with a simple circuit configuration.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, an image encoding / decoding apparatus according to the present invention firstly stores a memory, outputs image data for each block of M × N pixels (M and N are natural numbers), and the memory includes A discrete cosine transform circuit that outputs discrete cosine transform coefficients by performing discrete cosine transform on image data to be output, and a parameter E [n] (n is a block number) representing edge strength by the image data output from the memory for each block Edge strength calculation circuit for obtaining and outputting the above, and the scale factor S for setting the parameter E [n] and the quantization tableLogarithmic relationship, the scale factor S and the generated code amount B for each block [n] The logarithmic relationship of can be approximated by a straight line, The target code amount set in advance and the parameter E [n]FromA scale factor calculating circuit for calculating and outputting a scale factor S; a quantization table setting circuit for setting and outputting a quantization table from a product of a preset basic quantization table and the scale factor S; and the quantization A quantization circuit that quantizes and outputs the discrete cosine transform coefficient using a table; and an encoding circuit that performs variable-length coding on the discrete cosine transform coefficient quantized by the quantization circuit and outputs the result. is there.
[0008]
Second,The image encoding / decoding device according to claim 1, wherein the target code amount and the parameter E [n] The code amount distribution value A for each block by [n] The code amount distribution circuit for assigning the code and the code length of the code output from the encoding circuit are counted, and the generated code amount B for each block is counted. [n] And a generated code amount B [n] Code amount distribution value A [n] And for each block, the B [n] Is said A [n] And a comparison circuit that stops the encoding operation of the block at the same timeIt comprises.
[0009]
Third,3. The image encoding / decoding apparatus according to claim 1, wherein the scale factor calculation circuit includes the parameter E. [n] And the logarithmic relationship of the scale factor S for setting the quantization table, the scale factor S and the generated code amount B [n] Using the fact that each logarithmic relationship can be linearly approximated, the target code amount set in advance and the parameter E [n] The scale factor S calculated from the above and the generated code amount G of the previous frame [i-1] (I is the frame number) and the scale factor S of the previous frame [i-1] The scale factor Rl of the previous frame calculated in accordance with the above is selected by the parameter k indicating the correlation between frames, and the scale factor S of the current frame [i] Output to the quantization table setting circuitIt is what.
[0010]
Fourthly, the image data is accumulated and output for each block of M × N pixels (M and N are natural numbers), and the image data output from the memory is subjected to discrete cosine transform to output discrete cosine transform coefficients. A discrete cosine transform circuit; an edge intensity calculating circuit for obtaining and outputting a parameter E [n] (n is a block number) representing edge intensity from image data output from the memory; and the parameter E [n] And scale factor S to set quantization tableLogarithmic relationship, scale factor S and generated code amount B [n] Using the fact that each logarithmic relationship can be linearly approximated, the target code amount set in advance and the parameter E [n] And the scale factor S in the first encoding of the previous frame. [i-1] [1] Generated code amount G [i-1] [1] The scale factor corrected by the ratio between (i is the frame number) and the target code amount, and the scale factor S in the second encoding of the previous frame [i-1] [2] Generated code amount G [i-1] [2] And the scale factor corrected by the ratio of the target code amount to the generated code amount G of the previous frame. [i-1] [1] And generated code amount G [i-1] [2] The scale factor R2 corrected by the magnitude of the difference from the target code amount is selected, and the scale factor S and the corrected scale factor R2 are used as a parameter k indicating the correlation between frames.Then, the first encoding scale factor S [i] [1] of the current frame is calculated, and the first encoding scale factor S [i] [1] of the current frame is calculated.Generated code amount G [i] [1] Multiply by the ratio of the target code amount TA scale factor calculation circuit for calculating and outputting a scale factor S [i] [2] for the second encoding of the current frame, and a preset basic quantization table,Scale factor S of the first encoding of the current frame [i] [1] Or scale factor S of the second encoding of the current frame [i] [2] Quantization table used for the first and second encoding of the current frame from the product ofA quantization table setting circuit for setting and outputting, a quantization circuit for quantizing and outputting the discrete cosine transform coefficient using the quantization table, and a discrete cosine transform coefficient quantized by the quantization circuit An encoding circuit that performs variable length encoding and outputs; the target code amount; the generated code amount B [n] of each block in the first encoding of the current frame; and the generated code of the first encoding of the current frame A code amount distribution circuit for calculating a code amount distribution value A [n] of each block based on the amount G [i] [1], a code length of a code output from the encoding circuit, and the generated code for each block A counting circuit for outputting an amount B [n] and a generated code amount G [i] [m] (m is the number of times of encoding) in the current frame;During the second encoding of each frameA comparison circuit that compares the generated code amount B [n] with the code amount distribution value A [n] for each block, and stops the encoding operation of the block when the B [n] reaches the A [n]. It comprises.
[0011]
Fifth,The image encoding / decoding device according to any one of claims 1 to 4, wherein a parameter E representing edge strength is used. [n] Is characterized in that the image data is binarized and obtained by the number of edge counts of the binarized image data.To do.
[0012]
[Action]
With these configurations, according to the present invention, first, high-accuracy code amount control can be performed by encoding once per frame using the relationship between a parameter representing edge strength, a scale factor, and a generated code amount. Further, it is not necessary to perform DCT for code amount control, and a peripheral circuit for calculating a code amount distribution value using DCT coefficients is also unnecessary. Therefore, highly accurate code amount control can be realized at high speed with a simple circuit configuration.
[0013]
Second, by using the relationship between the edge strength parameter, the scale factor, and the generated code amount, high-accuracy code amount control can be performed by encoding once per frame, and each parameter can be expressed using the parameter indicating edge strength. By calculating the code amount distribution value of the block, the code amount can be controlled so that the generated code amount does not exceed the target code amount,Simple calculations without using DCT coefficientsThe accuracy of code amount control can be improved.
[0014]
Third, using the relationship between the parameter representing the edge strength, the scale factor, and the generated code amount, high-accuracy code amount control can be performed by encoding once per frame, and the generated code amount in the frame can be controlled by the counting circuit. Thus, a more optimal scale factor can be calculated using not only the relationship between the parameter representing the edge strength, the scale factor, and the generated code amount in the block, but also the generated code amount and scale factor of the previous frame.
[0015]
Fourth, by performing the second encoding using the scale factor and code amount distribution value calculated in the first encoding, it is possible to control the code amount with a very high accuracy with a simple circuit configuration.
[0016]
Fifth,Parameter E representing edge strength [n] Is characterized in that the image data is binarized and obtained by the edge count of the binarized image data.. Therefore, the code amount can be controlled with a very simple circuit configuration.
[0017]
【Example】
Example 1
FIG. 1 is a block connection diagram of an image encoding / decoding device encoding unit according to the first embodiment of the present invention. Reference numeral 11 denotes a memory which stores image data and outputs it for each block of 8 × 8 pixels. A DCT circuit 12 performs DCT (Discrete Cosine Transform) on the image data and outputs DCT coefficients. A quantization circuit 13 quantizes the DCT coefficient and outputs it. Reference numeral 14 denotes an encoding circuit which outputs the quantized DCT coefficient after Huffman encoding. Reference numeral 15 denotes an edge strength calculation circuit which calculates and outputs a parameter representing the edge strength for each block. Reference numeral 16 denotes a scale factor calculation circuit, which calculates a scale factor for setting a quantization table. Reference numeral 17 denotes a quantization table setting circuit which sets and outputs a quantization table.
[0018]
Hereinafter, the operation of the image coding / decoding device coding unit in the first embodiment of the present invention will be described with reference to FIG. The memory 11 accumulates the image data input from the terminal 1 and outputs it for each 8 × 8 pixel block. The DCT circuit 12 DCTs image data output from the memory 11 for each block, and outputs DCT coefficients. The quantization circuit 13 quantizes the DCT coefficient output from the DCT circuit 12 using the quantization table set by the quantization table setting circuit 17 and outputs the result. The encoding circuit 14 performs Huffman encoding on the DCT coefficient quantized by the quantization circuit 13 and outputs a code. The edge strength calculation circuit 15 calculates and outputs a parameter E [n] representing the edge strength for each block using (Equation 1) based on the image data output from the memory 11. n is a block number, P is image data of each pixel, h is a pixel number in the horizontal direction, and v is a pixel number in the vertical direction.
[0019]
[Expression 1]

[0020]
When the relationship between the logarithm of the parameter E [n] and the logarithm of the generated code amount B [n] in the block was examined, the linear relationship of FIG. 2 was experimentally obtained. Further, the logarithm of the scale factor S and the logarithm of B [n] for setting the quantization table also experimentally obtained the linear relationship of FIG. Therefore, the relationship between the logarithm of E [n], the logarithm of S, and the logarithm of B [n] can be approximated by a plane as shown in (Expression 2). In (Expression 2), a, b, c, and d are constants.
[0021]
[Expression 2]

[0022]
If B [n] is added for one frame, the generated code amount G in the frame is obtained, and if G is replaced with a preset target code amount T, (Equation 3) is obtained. Γ in (Equation 3) is (Equation 4), and β is (Equation 5). N is the number of blocks in the frame, and α [n] in (Equation 4) is (Equation 6).
[0023]
[Equation 3]

[0024]
[Expression 4]

[0025]
[Equation 5]

[0026]
[Formula 6]

[0027]
Therefore, since S satisfying G = T can be calculated from (Equation 3), the code amount can be controlled with high accuracy. The scale factor calculation circuit 16 calculates the scale factor S using (Equation 3) based on the parameter E [n] output from the edge strength calculation circuit 15 and the target code amount T input from the terminal 3. The quantization table setting circuit 17 inputs a preset basic quantization table from the terminal 4, sets the quantization table by multiplying the basic quantization table by S output from the scale factor calculation circuit 16, and the quantization circuit 13. Output to. The above is the operation of the image coding / decoding device coding unit in the first embodiment of the present invention.
[0028]
The decoding unit performs the reverse operation of the encoding unit. That is, decoding of the code output from the encoding circuit, inverse quantization, and inverse DCT are performed, and image data is output.
[0029]
As described above, by using the relationship between the parameter representing the edge strength, the scale factor, and the generated code amount, high-accuracy code amount control can be performed with one encoding per frame. Further, it is not necessary to perform DCT for code amount control, and a peripheral circuit for calculating a code amount distribution value using DCT coefficients is also unnecessary. Therefore, according to the present embodiment, highly accurate code amount control can be realized at high speed with a simple circuit configuration.
[0030]
In the present embodiment, (Equation 1), that is, the parameter E [n] representing the edge strength is calculated by the primary differentiation, but other edge detection operators such as the secondary differentiation may be used. The plane shown in (Equation 2) may be obtained separately for the luminance component and the color difference component. In this case, the scale factor can be calculated by replacing the sum of the generated code amount of the luminance component and the generated code amount of the color difference component in the frame with the target code amount. Although the generated code amount B [n] of (Equation 2) includes a DC component and an AC component, the generated code amount Bac [n] of only the AC component is used instead of B [n]. Also good. In this case, the generated code amount Gac of the AC component in the frame is replaced with the target code amount T, the scale factor Sac based on the AC component is calculated, and the generated code amount Gdc of the DC component in the frame is obtained using Sac. Further, Sac is corrected by the ratio of Gdc to the target code amount T, and the scale factor is determined. The DC component is obtained by averaging the pixel values in the block, and Gdc is obtained by Huffman encoding only the DC component. Since Gdc is often much smaller than Gac, Sac need not be corrected. As described above, the scale factor is calculated in units of blocks. However, instead of the blocks, MDUs (minimum data units) composed of luminance component blocks and color difference component blocks may be used as units.
[0031]
In (Equation 3), the target code amount T set in advance is used, but the code length of the code output from the encoding circuit 14 is added to obtain the generated code amount G in the frame. The target code amount may be updated for each frame. In (Expression 7), i is a frame number, T is a preset target code amount, and Tv is a target code amount of each frame.
[0032]
[Expression 7]

[0033]
(Example 2)
FIG. 4 is a block connection diagram of an image coding / decoding device coding unit according to the second embodiment of the present invention. In FIG. 4, the memory 11, the DCT circuit 12, the quantization circuit 13, the encoding circuit 14, the edge strength calculation circuit 15, the scale factor calculation circuit 16, and the quantization table setting circuit 17 are the same as those in the first embodiment. A code amount distribution circuit 21 calculates a code amount distribution value of each block. A counting circuit 22 counts the code length of the code output from the encoding circuit 14. The comparison circuit 23 compares the code amount with the code amount distribution value for each block, and stops the encoding operation of the block when the code amount reaches the code amount distribution value.
[0034]
Hereinafter, the operation of the image encoding / decoding device encoding unit according to the second embodiment of the present invention will be described with reference to FIG. The operations of the memory 11, the DCT circuit 12, the quantization circuit 13, the encoding circuit 14, the edge strength calculation circuit 15, the scale factor calculation circuit 16, and the quantization table setting circuit 17 are the same as those in the first embodiment, and thus description thereof is omitted. . The generated code amount B [n] of each block can be calculated using the parameter E [n] from (Equation 2). If B [n] is added for one frame, the generated code amount G in the frame is obtained, and the target code amount T can be distributed to each block according to the ratio of B [n] to G. Therefore, the code amount distribution circuit 21 calculates the code amount distribution value A [n] of each block using the parameter E [n] representing the edge strength. That is, A [n] is calculated using (Equation 8) from the parameter E [n] output from the edge strength calculation circuit 15 and the target code amount T input from the terminal 3. In (Equation 8), γ is (Equation 4), and α [n] is (Equation 6).
[0035]
[Equation 8]

[0036]
The counting circuit 22 counts the code length of the code output from the encoding circuit 14 and outputs the generated code amount B [n] for each block. The comparison circuit 23 compares the generated code amount B [n] output from the counting circuit 22 with the code amount distribution value A [n] output from the code amount distribution circuit 21 for each block, and B [n] is A [n]. ] Is reached, the encoding operation of the block is stopped. That is, the encoding circuit 14 outputs EOB (end of block) indicating the end of the encoded data, and the DCT circuit 12, the quantization circuit 13, and the encoding circuit 14 are operated for the next block. Therefore, the generated code amount can be prevented from exceeding the target code amount. The above is the operation of the image encoding / decoding device encoding unit in the second embodiment of the present invention. The decoding unit performs the reverse operation of the encoding unit, as in the first embodiment.
[0037]
As described above, if the code amount distribution value of each block is calculated using the parameter representing the edge strength, the code amount can be controlled so that the generated code amount does not exceed the target code amount. That is,Without using DCT coefficientThe accuracy of code amount control can be improved with a simple calculation. This embodiment is effective in the case where it is not allowed to exceed the target code amount even at the time of image storage or transmission. In addition, since the code amount can be controlled by encoding once per frame as in the first embodiment, high-speed processing is possible.
[0038]
(Example 3)
FIG. 5 is a block connection diagram of an image encoding / decoding device encoding unit according to the third embodiment of the present invention. In FIG. 5, the memory 11, the DCT circuit 12, the quantization circuit 13, the encoding circuit 14, the edge strength calculation circuit 15, the quantization table setting circuit 17, the code amount distribution circuit 21, and the comparison circuit 23 are the same as those in the second embodiment. is there. A counting circuit 31 counts the code length of the code output from the encoding circuit 14. A scale factor calculation circuit 32 calculates a scale factor for setting a quantization table.
[0039]
Hereinafter, the operation of the image encoding / decoding device encoding unit according to the third embodiment of the present invention will be described with reference to FIG. Since the operations of the memory 11, the DCT circuit 12, the quantization circuit 13, the encoding circuit 14, the edge strength calculation circuit 15, the quantization table setting circuit 17, the code amount distribution circuit 21, and the comparison circuit 23 are the same as those in the second embodiment, they will be described. Is omitted. The counting circuit 31 counts the code length of the code output from the encoding circuit 14, outputs the generated code amount B [n] for each block to the comparison circuit 23, and calculates the generated code amount in the frame to the scale factor calculation circuit 32. Output to. The scale factor calculation circuit 32 calculates the scale factor of the current frame using the relationship between the parameter representing the edge strength, the scale factor, and the generated code amount in the block, and the generated code amount and scale factor of the previous frame. That is, the parameter E [n] output from the edge strength calculation circuit 15, the target code amount T given from the terminal 3, the generated code amount G [i−1] of the previous frame output from the counting circuit 31, and the scale factor calculation circuit 32 The scale factor S1 [i] of the current frame is calculated using (Equation 9) by the scale factor S1 [i-1] of the previous frame calculated in step (5). In (Equation 9), k is obtained from (Equation 10), and R1 is obtained from (Equation 11). i indicates a frame number.X in (Equation 9) is a predetermined threshold value.Γ in (Equation 10) is obtained by (Equation 4).
[0040]
[Equation 9]

[0041]
[Expression 10]

[0042]
## EQU11 ##

[0043]
In this way, by using the generated code amount and the scale factor of the previous frame, a more optimal scale factor can be calculated, so that the accuracy of code amount control can be improved.
[0044]
As in the second embodiment, the comparison circuit 23 compares the generated code amount B [n] output from the counting circuit 31 with the code amount distribution value A [n] output from the code amount distribution circuit 21 for each block. When [n] reaches A [n], the encoding operation of the block is stopped. The above is the operation of the image encoding / decoding device encoding unit in the third embodiment of the present invention. The decoding unit performs the reverse operation of the encoding unit, as in the first embodiment.
[0045]
As described above, if the generated code amount in the frame is counted by the counting circuit 31, not only the relationship between the parameter representing the edge strength, the scale factor, and the generated code amount in the block, but also the generated code amount and the scale factor of the previous frame are also obtained. By using it, a more optimal scale factor can be calculated. Therefore, the accuracy of code amount control can be further improved with the same circuit scale as in the second embodiment. Further, since the code amount can be controlled by encoding once per frame as in the second embodiment, high-speed processing is possible.
[0046]
In (Equation 10), k is obtained using γ [i] calculated from the parameter E [n] representing edge strength, but a parameter indicating correlation between frames such as interframe difference may be used as k. Further, since the accuracy is improved by using the generated code amount and the scale factor of the previous frame, the code amount distribution circuit 21 and the comparison circuit 23 may be omitted, and the code amount control by the code amount distribution value may not be performed. In this way, the circuit configuration is simplified.
[0047]
Example 4
FIG. 6 is a block connection diagram of an image coding / decoding device coding unit according to the fourth embodiment of the present invention. In FIG. 6, the memory 11, the DCT circuit 12, the quantization circuit 13, the encoding circuit 14, the edge strength calculation circuit 15, the quantization table setting circuit 17, the comparison circuit 23, and the counting circuit 31 are the same as those in the third embodiment. Reference numeral 41 denotes a scale factor calculation circuit that calculates a scale factor for setting a quantization table. A code amount distribution circuit 42 calculates a code amount distribution value of each block. With this configuration, the scale factor of the first encoding (pass 1) is calculated, and the scale of the second encoding (pass 2) is calculated based on the generated code amount obtained by encoding using the scale factor of pass 1. In addition to calculating the factor, the processing of pass 1 for calculating the code amount distribution value of each block is performed. Further, the processing of pass 2 is performed using the scale factor and code amount distribution value calculated in pass 1.
[0048]
The operation of pass 1 of the image encoding / decoding device encoding unit in the fourth embodiment of the present invention will be described below with reference to FIG. Since the operations of the memory 11, the DCT circuit 12, the quantization circuit 13, the encoding circuit 14, the edge strength calculation circuit 15, the quantization table setting circuit 17, and the counting circuit 31 are the same as those in the third embodiment, the description thereof is omitted. The scale factor calculation circuit 41 includes the relationship between the parameter E [n] representing the edge strength, the scale factor S, and the generated code amount B [n] in the block, and the generated code amount G [i− in the frame 1 in pass 1 of the previous frame. 1] [1], scale factor S2 [i-1] [1], generated code amount G [i-1] [2] and scale factor S2 [i-1] [2] in pass 2 of the previous frame Then, the scale factor S2 [i] [1] of pass 1 of the current frame is calculated. That is, the parameter E [n] output from the edge strength calculation circuit 15, the target code amount T given from the terminal 3, and the generated code amount G [i−1] [1] of pass 1 of the previous frame output from the counting circuit 31. And the generated code amount G [i-1] [2] of pass 2, the scale factor S2 [i-1] [1] of pass 1 of the previous frame calculated by the scale factor calculation circuit 41, and the scale factor S2 [2] of pass 2 From i-1] [2], the scale factor S2 [i] [1] of path 1 of the current frame is calculated using (Equation 12). In (Equation 12), k is obtained from (Equation 10), S is obtained from (Equation 3), and R2 is obtained from (Equation 13).X in (Expression 12) is a predetermined threshold value.
[0049]
[Expression 12]

[0050]
[Formula 13]

[0051]
further,Scale factor S for pass 1 2 [i] [1]As a result of encoding using the equation (2), the generated code amount G [i] [1] output from the counting circuit 31 and the target code amount T given from the terminal 3 are used to calculate the scale factor S2 [i ] [2] is calculated.
[0052]
[Expression 14]

[0053]
The code amount distribution circuit 42 generates the generated code amount G [i] [1] in the frame output by the counting circuit 31, the generated code amount B [n] [1] of each block, and the target code amount given from the terminal 3 Based on T, the code amount distribution value A [n] of each block is calculated using (Equation 15).
[0054]
[Expression 15]

[0055]
The above is the operation of pass 1 of the image encoding / decoding device encoding unit.
Next, the operation of pass 2 of the image coding / decoding device coding unit according to the fourth embodiment of the present invention will be described. In pass 2, encoding is performed using the scale factor S2 [i] [1] calculated in pass 1 and the code amount distribution value A [n]. Since the memory 11, the DCT circuit 12, the quantization circuit 13, the encoding circuit 14, the quantization table setting circuit 17, and the counting circuit 31 perform the same operations as in the pass 1, description thereof is omitted. As in the third embodiment, the comparison circuit 23 compares the generated code amount B [n] [2] output from the counting circuit 31 with the code amount distribution value A [n] output from the code amount distribution circuit 42 for each block. Then, when B [n] [2] reaches A [n], the encoding operation of the block is stopped. The above is the operation of pass 2 of the image encoding / decoding device encoding unit. The decoding unit performs the reverse operation of the encoding unit, as in the first embodiment.
[0056]
As described above, encoding of pass 2 using the scale factor and code amount distribution value calculated in pass 1 enables very high-accuracy code amount control with the same circuit scale as in the third embodiment.
[0057]
The relationship between the logarithm of the generated code amount G in the frame and the logarithm of the scale factor R3 can be approximated by a straight line as shown in (Equation 16). Therefore, the generated code amount G [i−1] [1] and the scale factor S2 [i−1] [1] of pass 1 of the previous frame, and the generated code amount G [i−1] [1] of pass 2 of the previous frame. 2] and scale factor S2 [i-1] [2], a and b of (Equation 16) are obtained, R3 is calculated by substituting target code amount T for G, and R3 is used instead of R2 ( S2 [i] [1] in Equation 12) may be obtained. Alternatively, the average value of R2 obtained by (Equation 13) and R3 obtained by (Equation 16) may be used, or one of R2 and R3 may be selected adaptively.
[0058]
[Expression 16]

[0059]
(Example 5)
FIG. 7 is a block connection diagram of an image coding / decoding device coding unit according to the fifth embodiment of the present invention. In FIG. 7, the memory 11, the DCT circuit 12, the quantization circuit 13, and the encoding circuit 14 are the same as those in the first embodiment. A quantization table selection circuit 51 selects a quantization table.
[0060]
Hereinafter, the operation of the image encoding / decoding device encoding unit according to the fifth embodiment of the present invention will be described with reference to FIG. Since the operations of the memory 11, the DCT circuit 12, the quantization circuit 13, and the encoding circuit 14 are the same as those in the first embodiment, the description thereof is omitted. The quantization table selection circuit 51 selects a quantization table based on the image data input from the terminal 1 and outputs it to the quantization circuit 13. The configuration of the quantization table selection circuit 51 is shown in FIG. Reference numeral 61 denotes a counter which inputs 1 bit of image data and counts rising edges. A ROM 62 outputs a quantization table.
[0061]
Hereinafter, the operation of the quantization table selection circuit, which is the main part of the image encoding / decoding device encoding unit according to the fifth embodiment of the present invention, will be described with reference to FIG. The counter 61 binarizes by using only one bit of the image data input from the terminal 1, obtains a parameter Ef representing the edge strength, and outputs it to the ROM 62. For example, when the image data is 8 bits, the image data is binarized by inputting only 2 6 bits. The parameter Ef representing the edge strength is obtained by counting the rising edge of the binarized image data for one frame.
[0062]
The ROM 62 selects and outputs the quantization table based on the parameter Ef output from the counter 61. A plurality of quantization tables are set in advance in the ROM 62, and one quantization table is selected by the parameter Ef. The above is the operation of the image coding / decoding device coding unit in the fifth embodiment of the present invention. The decoding unit performs the reverse operation of the encoding unit, as in the first embodiment.
As described above, if the quantization table is selected by counting the rising edges of the binarized image data, the functions of the edge strength calculation circuit 15, the scale factor calculation circuit 16, and the quantization table setting circuit 17 can be selected. This can be realized only by the circuit 51. Further, the quantization table selection circuit 51 can be configured by a counter 61 and a ROM 62. Therefore, the code amount can be controlled with a very simple circuit configuration.
[0063]
In the present embodiment, the example in which the quantization table selection circuit 51 is applied to the first embodiment has been described. However, the present invention can also be applied to the second to fourth embodiments. Binarization may be performed using a ROM instead of using only one bit of image data.
[0064]
For the parameter Ef representing the edge strength, the sum of the differences in the horizontal direction is obtained by the counter of FIG. 8, but instead, the sum of the differences in the horizontal direction and the vertical direction may be obtained by the circuit configuration of FIG. The parameter y determined by the binarized image data pattern may be obtained for each area (subblock) of m × m pixels (m is a positive integer), and the sum of y may be Ef. For example, referring to FIG. 10, the memory 81 stores the binarized image data and outputs it for each sub-block, and the counter 82 calculates the sum x of the image data output from the memory 81 in the sub-block. The adder 84 adds the parameter y determined by the ROM 83 based on the value of x, and calculates a parameter Ef representing the edge strength. In the ROM 83, a table represented by (Expression 17) is set in advance.
[0065]
[Expression 17]

[0066]
【The invention's effect】
As described above, according to the present invention, first, high-accuracy code amount control can be performed by encoding once per frame using the relationship between the parameter representing the edge strength, the scale factor, and the generated code amount. Further, it is not necessary to perform DCT for code amount control, and a peripheral circuit for calculating a code amount distribution value using DCT coefficients is also unnecessary. Therefore, it is possible to realize an image encoding / decoding device capable of controlling the code amount with high speed and high accuracy with a simple circuit configuration.
[0067]
Second, by using the relationship between the edge strength parameter, the scale factor, and the generated code amount, high-accuracy code amount control can be performed by encoding once per frame, and each parameter can be expressed using the parameter indicating edge strength. By calculating the code amount distribution value of the block, the code amount can be controlled so that the generated code amount does not exceed the target code amount, and the accuracy of code amount control can be improved by simpler calculation than DCT. An image encoding / decoding device that can be realized is realized.
[0068]
Third, using the relationship between the parameter representing the edge strength, the scale factor, and the generated code amount, high-accuracy code amount control can be performed by encoding once per frame, and the generated code amount in the frame can be controlled by the counting circuit. Image coding and decoding that can calculate a more optimal scale factor using not only the relationship between the parameters representing edge strength, the scale factor, and the generated code amount in the block, but also the generated code amount and scale factor of the previous frame. A device can be realized.
[0069]
Fourth, an image code capable of controlling the amount of code with a very high accuracy with a simple circuit configuration by performing the second encoding using the scale factor and code amount distribution value calculated in the first encoding. An encoding / decoding device can be realized.
[0070]
Fifth,Parameter E representing edge strength [n] Is obtained by binarizing the image data and obtaining the number of edge counts of the binarized image data.be able to. Therefore, it is possible to realize an image encoding / decoding device capable of controlling the code amount with a very simple circuit configuration.
[Brief description of the drawings]
FIG. 1 is a block connection diagram of an image encoding / decoding device encoding unit according to a first embodiment of the present invention.
FIG. 2 is a relationship diagram of a logarithm of a parameter E [n] representing the edge strength and a logarithm of a generated code amount of each block.
FIG. 3 is a relationship diagram of the logarithm of the same scale factor S and the logarithm of the generated code amount of each block.
FIG. 4 is a block connection diagram of an image encoding / decoding device encoding unit according to the second embodiment of the present invention;
FIG. 5 is a block connection diagram of an image encoding / decoding device encoding unit according to a third embodiment of the present invention;
FIG. 6 is a block connection diagram of an image encoding / decoding device encoding unit according to the fourth embodiment of the present invention;
FIG. 7 is a block connection diagram of an image encoding / decoding device encoding unit according to a fifth embodiment of the present invention;
FIG. 8 is a block connection diagram of a quantization table selection circuit that is a main part of an image encoding / decoding device encoding unit according to a fifth embodiment of the present invention;
FIG. 9 is a block connection diagram of a quantization table selection circuit edge strength calculation unit that is a main part of an image encoding / decoding device encoding unit according to a fifth embodiment of the present invention;
FIG. 10 is a block connection diagram of a quantization table selection circuit edge strength calculation unit that is a main part of an image encoding / decoding device encoding unit according to a fifth embodiment of the present invention;
FIG. 11 is a block connection diagram of a conventional image encoding / decoding device encoding unit.
[Explanation of symbols]
1-4 terminals
11, 81 memory
12 DCT circuit
13 Quantization circuit
14 Coding circuit
15 Edge strength calculation circuit
16, 32, 41 Scale factor calculation circuit
17 Quantization table setting circuit
21 Code amount distribution circuit
22, 31 Counting circuit
23 Comparison circuit
42 Code amount distribution circuit
51 Quantization table selection circuit
61, 71, 74, 82 Counter
62, 83 ROM
72 line memory
73 EOR
75, 84 Adder
114 Pre-processing circuit
120 DCT circuit
124 threshold setting circuit
126 Quantization table circuit
132 Quantization circuit
134 Absolute value circuit
138 Huffman coding circuit
142 Gate
146 Comparison circuit
154 counter
158 registers
162 bit distribution circuit
170 Comparison circuit
172 Code amount counter

Claims

A memory that stores image data and outputs each block of M × N pixels (M and N are natural numbers), and a discrete cosine transform circuit that performs discrete cosine transform on the image data output from the memory and outputs discrete cosine transform coefficients An edge intensity calculation circuit for obtaining and outputting a parameter E [n] (n is a block number) representing edge intensity from the image data output from the memory for each block, and the parameter E [n] and quantization table Using the fact that the logarithmic relationship of the scale factor S for setting the logarithm and the logarithmic relationship of the scale factor S and the logarithm of the generated code amount B [n] for each block can be linearly approximated, respectively. a scale factor calculating circuit from the [n] to calculate the scale factor S, or the product of the basic quantization table set in advance as the scale factor S A quantization table setting circuit that sets and outputs a quantization table, a quantization circuit that quantizes and outputs the discrete cosine transform coefficient using the quantization table, and a discrete cosine quantized by the quantization circuit An image encoding / decoding device comprising: an encoding circuit that performs variable-length encoding on transform coefficients and outputs the converted coefficients.

A code amount distribution circuit that assigns a code amount distribution value A [n] for each block according to the target code amount and the parameter E [n], and a code length of a code output from the encoding circuit is counted, and a counting circuit for outputting a generated code amount B [n], the generated code amount comparing B [n] and the bit allocation value a [n] of each block, the B [n] is the a [n] The image encoding / decoding device according to claim 1, further comprising: a comparison circuit that stops the encoding operation of the block while reaching .

The scale factor calculation circuit can linearly approximate the logarithmic relationship between the parameter E [n] and the scale factor S for setting the quantization table, and the logarithmic relationship between the scale factor S and the generated code amount B [n]. , The scale factor S calculated from the target code amount set in advance and the parameter E [n] , the generated code amount G [i-1] (i is the frame number) of the previous frame, and the scale factor of the previous frame The modified scale factor Rl of the previous frame calculated by S [i-1] is selected by the parameter k indicating the correlation between the frames, and is output to the quantization table setting circuit as the scale factor S [i] of the current frame. The image encoding / decoding apparatus according to claim 1 or 2, wherein

A memory that stores image data and outputs each block of M × N pixels (M and N are natural numbers), and a discrete cosine transform circuit that performs discrete cosine transform on the image data output from the memory and outputs discrete cosine transform coefficients An edge intensity calculation circuit for obtaining and outputting a parameter E [n] (n is a block number) representing edge intensity from the image data output from the memory for each block, and the parameter E [n] and quantization table logarithmic relationship of the scale factor S for setting the logarithm of the relationship between the scale factor S and the generated code amount B [n] is utilized can be linearly approximated, respectively, the target code amount set in advance as the parameter E [n] The scale factor S calculated from
The scale factor S [i-1] [1] in the first encoding of the previous frame is corrected by the ratio between the generated code amount G [i-1] [1] (i is the frame number) and the target code amount. The scale factor and the scale factor S [i-1] [2] in the second encoding of the previous frame corrected by the ratio of the generated code amount G [i-1] [2] and the target code amount Scale factor R2 corrected by the magnitude of the difference between the generated code amount G [i-1] [1] and the generated code amount G [i-1] [2] of the previous frame. Select
The scale factor S [i] [1] for the first encoding of the current frame is calculated from the scale factor S and the corrected scale factor R2 by the parameter k indicating the correlation between frames .
Further, by multiplying the scale factor S [i] [1] of the first encoding of the current frame by the ratio of the generated code amount G [i] [1] and the target code amount T, the second encoding of the current frame is performed. Scale factor calculation circuit for calculating and outputting a conversion scale factor S [i] [2], a preset basic quantization table, and a scale factor S [i] [1] for the first encoding of the current frame Alternatively, a quantization table used for the first and second encoding of the current frame is set and output from the product of the second encoding scale factor S [i] [2] of the current frame . A table setting circuit; a quantization circuit that quantizes and outputs the discrete cosine transform coefficient using the quantization table; and a code that outputs the discrete cosine transform coefficient quantized by the quantization circuit by variable length encoding Circuit and the target mark Code amount distribution of each block according to the amount, the generated code amount B [n] of each block in the first encoding of the current frame, and the generated code amount G [i] [1] of the first encoding of the current frame The code amount distribution circuit for calculating the value A [n], the code length of the code output from the encoding circuit, is counted, and the generated code amount B [n] for each block and the generated code amount G [ i] [m] (m is the number of times of encoding), and the generated code amount B [n] for each block and the generated code amount B [n] at the second encoding of each frame A comparison circuit that compares and stops the encoding operation of the block when B [n] reaches A [n].

The image encoding according to any one of claims 1 to 4, wherein the parameter E [n] representing the edge strength is obtained by binarizing the image data and obtaining the number of edges of the binarized image data . Decoding device.