JP3624283B2 - Manufacturing method of semiconductor device and manufacturing method of minute protrusion - Google Patents

Manufacturing method of semiconductor device and manufacturing method of minute protrusion Download PDF

Info

Publication number
JP3624283B2
JP3624283B2 JP29450999A JP29450999A JP3624283B2 JP 3624283 B2 JP3624283 B2 JP 3624283B2 JP 29450999 A JP29450999 A JP 29450999A JP 29450999 A JP29450999 A JP 29450999A JP 3624283 B2 JP3624283 B2 JP 3624283B2
Authority
JP
Japan
Prior art keywords
cone
manufacturing
micromask
semiconductor material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29450999A
Other languages
Japanese (ja)
Other versions
JP2000188388A5 (en
JP2000188388A (en
Inventor
健次 中嶋
将一 兼近
康一 光嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP29450999A priority Critical patent/JP3624283B2/en
Publication of JP2000188388A publication Critical patent/JP2000188388A/en
Publication of JP2000188388A5 publication Critical patent/JP2000188388A5/ja
Application granted granted Critical
Publication of JP3624283B2 publication Critical patent/JP3624283B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、高アスペクト比で微細な錐体であり、例えば電界電子放出素子(FED:field emission device(display))、量子効果デバイス、高周波デバイス、走査型顕微鏡の探針等に利用可能な錐体に関する。
【0002】
【従来の技術】
半導体基板上にμmオーダー以下の微小な突起を形成し、この突起を電子放出源等に用いることが従来より提案されている。この微小突起の作製方法として、従来、シリコン基板の特定結晶面をウエットエッチングによってエッチングすることで、図2(a)に示すような円錐を形成することが知られていた。また、『低電圧化シリコン微構造電子源』(堀和義他、信学技報;ED94−95、P1−6)には、図2(b)に示されるようなタワー状突起の作製方法が示されている。図2(b)に示すこのタワー状突起は、シリコン基板上にフォトリソグラフィによってマスクを形成し、このマスクを用いて、まず該シリコン基板を異方性ドライエッチングし柱状構造を形成する。次に、得られた柱状構造に対して異方性ウエットエッチングを施すことで、柱状構造の先端部分を円錐形状として尖らせて構成している。
【0003】
また、『Fabrication of Metal−Oxide−Semiconductor Field−Effect−Transistor−Structured Silicon Field Emitters with a Polysilicon Dual Gate』(Jpn. J. Appl. Phys. Vol.36 (1997) pp. 7736 − 7740)等には、シリコン基板上にフォトリソグラフィによりマスクを形成し、これを用いて基板を等方性ドライエッチングすることで、図2(c)のような突起を基板上に形成することが記載されている。
【0004】
【発明が解決しようとする課題】
上述のような微細な突起を例えばデバイスの電子放出源等に適用する場合、良好なデバイス特性を得るためには、突起先端の曲率半径が小さくかつアスペクト比が大きいことが好ましい。先端曲率半径が大きいと電子放出抵抗が高く、その上ゲートなどの駆動電極との間の寄生容量が大きくなり、低電圧動作が困難であるためである。また、突起先端のみの曲率半径が小さくても、突起のアスペクト比が小さいと、突起底面積が大きくなり、半導体デバイスとしての集積度向上が図れず、また上述のような寄生容量を増大させる原因ともなる。従ってアスペクト比が大きい突起が望まれる。
【0005】
ところが、例えば、図2(a)及び図2(c)等に示す突起では、突起の先端直径は100nm〜300nm、突起の底角は30゜程度であり、アスペクト比で1程度の突起しか作製することができなかった。また、図2(b)の突起は、突起先端の曲率半径を5nm以下とできることが上記文献中に記載されているが、突起の底角は図示するように30゜程度であり、図2(a)に示す突起の底面積と同程度を占有してしまう。
【0006】
このように従来の作製方法では、先端が鋭くかつ底面積の小さな高アスペクト比の突起を形成することができなかった。
【0007】
本発明は、鋭い形状の錐体の提供及びそのような錐体に適した製造方法を提案することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置の製造方法では、半導体材料基板又は半導体材料層の所定位置に不純物を導入して不純物析出領域を形成し、前記不純物析出領域をマイクロマスクとして前記材料基板又は前記材料層に対して高選択比異方性エッチングを行い、前記材料基板又は前記材料層のエッチング露出面にマイクロマスク部分を頂点とする錐体を形成し、前記高選択比異方性エッチングにおいて、用いる混合ガスの混合比を調整し、前記錐体のアスペクト比を調整する。
あるいは本発明にかかる微小突起の製造方法では、不純物析出領域をマイクロマスクとして高選択比異方性エッチングし、半導体材料基板又は半導体材料層のエッチング露出面にマイクロマスク部分を頂点とする微小突起を形成し、その高選択比異方性エッチングにおいて、用いる混合ガスの混合比を調整し、微小突起のアスペクト比を調整する。
【0009】
本発明の他の特徴は、半導体材料基板又は半導体材料層の所定位置に不純物を導入して不純物析出領域を形成し、前記不純物析出領域をマイクロマスクとして前記材料基板又は前記材料層を高選択比異方性エッチングを行い、前記材料基板又は前記材料層のエッチング露出面にマイクロマスク部分を頂点とする錐体を形成する半導体装置の製造方法であり、前記半導体材料基板又は半導体材料層の所定位置に酸素導入後、前記不純物析出領域の形成のための熱処理の前に、前記半導体材料基板又は半導体材料層にボロンを導入することである。
【0010】
また、本発明の他の態様では、上記半導体材料基板又は半導体材料層の所定位置に形成された不純物析出領域をマイクロマスクとして該材料基板又は材料層を高選択比異方性エッチングして形成した錐体が、前記不純物析出領域を頂点とし、かつ、先端付近の直径が10nm〜30nmで、アスペクト比が10又はそれ以上の錐体形状を備える
また、本発明の他の態様では、上記微小突起の高さはマイクロマスクの形成位置からエッチング露出面までの距離にほぼ一致した高さの微小突起を得ることができる。
また本発明の他の態様では、複数の不純物析出領域をそれぞれマイクロマスクとして得られた複数の前記微小突起はそれぞれ錐体であり、この複数の錐体は、互いに底角が80°以上の相似形状とすることができる。
【0011】
このような本発明に係る微小な錐体(例えば円錐)は以下のような原理に基づき形成される。図1は、錐体形成原理を示している。半導体材料基板(以下の説明ではシリコン基板を例にする)には、不純物として例えば酸素が導入されている。なお、本発明において不純物とは、材料基板又は材料層の主成分と異なる元素を意味する。但し該主成分が複数の元素を有する場合には、その内の一部のみの元素も本発明で不純物を意味する。
【0012】
このような酸素が導入されたシリコン基板に対し熱処理を行うと、酸素が導入されていた領域には不純物析出領域として酸素析出領域(言い換えると、酸素析出欠陥SiO)が形成される(図1(a)→(b)参照)。熱処理後、このシリコン基板に対しSiO選択比の大きい条件で異方性エッチングを施すと、Si結晶とエッチングレートの異なる(ここでは、Si結晶よりもエッチングされ難い)酸素析出物がマイクロマスクとなり、このマスクを頂点としてSi錐体がエッチング露出面に形成される(図1(c))。
【0013】
異方性エッチングは、例えば、シリコン基板又はシリコン膜中の酸素析出領域をマイクロマスクとする場合、ハロゲン系(Br、Cl、F)ガスを含むガスを用いてドライエッチング(例えば反応性イオンエッチング)により行うことができる。この様な条件でエッチングすれば、図1(c)のような酸素析出領域を頂点とした錐体が得られる。
【0014】
このような原理により得られる本発明に係る錐体は、上述のようにその先端付近の曲率半径が数nm〜十数nmで、アスペクト比が10程度の非常に細長い針状の錐体である。また、錐体の底角は、例えば80゜程度或いはそれ以上と極めて大きくすることができ、更に錐体の高さを数μm程度とすることも可能である。
【0015】
本発明において、錐体のアスペクト比は、例えば上記異方性エッチングに用いる混合ガスの混合比などを制御することによって10以上とできる。但し、必要に応じて10より小さくすることも可能である。
【0016】
また、本発明では、エッチング条件が同じであれば、複数の不純物析出領域をそれぞれマイクロマスクとして得られる複数の錐体の底角は一定となり、各錐体は相似形状となる。そこで、例えば、不純物析出領域の平面位置及び深さ位置が所望位置となるように該領域を形成することで、半導体材料基板又は半導体材料層中の所定位置に、鋭くかつ同じ形状・大きさの複数の錐体を形成することができる。
【0017】
更に、本発明において、例えばシリコン材料基板又は層に対して所定量の酸素を導入するとともに、シリコンより酸素と結合しやすいボロンイオンなどを導入する方法も適用でき、これによりマイクロマスクをより確実に形成することが可能となる。
【0018】
【発明の好適な実施の形態】
以下、本発明の好適な実施の形態(以下、実施形態という)について図面を参照して説明する。
【0019】
[実施形態1]
本発明の錐体は、半導体材料基板内又は所定半導体材料層内の特定領域に不純物析出領域を作製し、これをマイクロマスクとして高選択比異方性エッチングを施すことで、エッチング露出面にマイクロマスクを頂点として形成することができる。この錐体は、円錐の他、楕円錐や多角錐としても作成されるものである。
【0020】
図3は、このような錐体の製造方法の一例を示している。なお、以下においては、半導体材料基板としてシリコン基板を用い、このシリコン基板中に、不純物として酸素を導入し酸素析出領域(析出欠陥)を形成する場合を例に挙げて説明する。
【0021】
使用するシリコン基板10が酸素を高濃度に含有していると、その酸素自身が析出してマイクロマスクとなってしまう。従って、本実施形態においては、低酸素濃度基板(例えば、酸素濃度1010/cm)を用いている。
【0022】
このような低酸素濃度のシリコン基板10を洗浄した後(図3(a))、シリコン基板10の表面にフォトリソグラフィによりレジストパターンを形成し、レジスト12の開口部に例えばイオン注入法によって不純物として酸素イオンを基板10の所定深さに注入する(図3(b))。
【0023】
酸素イオン導入後、レジスト12を除去し、基板10に対し、所定条件下で(例えば、600℃〜1100℃の温度、酸化性又は非酸化性雰囲気)、熱処理を行う。これにより、レジスト12の開口領域の所定深さに、酸素析出欠陥(SiO)、つまり酸素析出領域14が形成される(図3(c))。
【0024】
熱処理が施された基板10には、酸化性雰囲気で熱処理を行った場合にはSiO膜が形成され、また非酸化性雰囲気で熱処理を行った場合にも、その表面に酸化膜が形成されており、酸化膜があるとこれがマスクになって異方性エッチングが進まない。そこで、まずこの酸化膜を除去する。そして、その後、高選択比の異方性エッチング、例えばRIE(reactive ion etching)を行う。この異方性エッチングを所定深さまで行うことにより、シリコン基板10のエッチング露出面には、図3(d)に示すように、エッチング量に応じた高さの円錐16が酸素析出領域14を頂点として形成される。なお、マイクロマスクの形状等の条件によって円錐に限らず、錐体として、楕円錐やその他多角錐も同じようにして形成することが可能である。
【0025】
ここで、上記異方性エッチングでは、エッチング装置内に、別途ガス供給装置からエッチングガスを供給してエッチングを行うが、エッチングガスとしては、例えば、シリコン基板中の酸素析出物に対し、一般的なマグネトロンRIE装置を用いてエッチングを行う場合に、ハロゲン系混合ガス(例えば、HBr/NF/He+O混合ガス)を用いることが好適である。このハロゲン系のエッチングガスは、シリコン中の酸素析出領域(析出欠陥)に対し、そのエッチング選択比がF、Cl、Brの順で選択比が高くなる。従って、この異方性エッチングによって円錐を確実に形成するためには、Br系ガスが最も好ましく、以下Cl、Fの順となる。なお、RIEを施すことによって円錐の側壁には反応生成物などからなる保護膜が付着し、円錐形状維持に寄与すると考えられているが、この保護膜は異方性エッチング実行後、基板10を例えば希フッ酸に浸すことで除去することができる。但し、この側壁保護膜除去工程は必ずしも必要ではなく、省略しても良い。
【0026】
以上のようにしてシリコン基板上に形成される円錐は、例えば、アスペクト比は10程度或いはそれ以上で、先端の直径10nm〜30nm(曲率半径数nm〜十数nm程度)、円錐の底角が80゜以上、例えば85゜などの値を示し、また高さが数μmの鋭く高アスペクト比の円錐を得ることができる。また、円錐の底面付近の直径は例えば0.5μm程度と非常に小さい。
【0027】
図4は、シリコン基板に形成された酸素析出領域をマイクロマスクとして異方性エッチングして得られた円錐のSEM写真である。なお、図4の円錐は、具体的には、以下のような条件で形成している。まず、シリコン基板としては含有酸素濃度が1.6×1018cm−3のCZ基板を用い、このCZ基板を1000℃、酸素雰囲気で220分間熱処理して、CZ基板中にマイクロマスクとなる酸素析出領域(SiO)を形成している。更に、この基板に対し、一般的なマグネトロンRIE装置を用い、HBr/NF/He+O混合ガスを用いてシリコン基板を高選択比異方性エッチングした。マイクロマスクを頂点として基板上には複数の円錐が形成されるがその一つが図4(a)に示す円錐であり、図よりその円錐底角は約85゜、円錐のアスペクト比(円錐の底面直径と円錐高さの比)は10以上であることがわかる。また、図4(b)は、図4(a)の円錐先端を拡大した写真であるが、この写真から円錐の先端曲率半径が十数nm程度であることが分かる。
【0028】
従って、図4から明らかなように、酸素析出領域をマイクロマスクとして異方性エッチングを行うことで、従来提案されていた方法では実現できない先端曲率が小さくかつアスペクト比の大きい円錐を実際に形成できることがわかる。
【0029】
(円錐形成のための条件)
以下、上述のような円錐16を形成するための条件について説明する。
【0030】
(i)マイクロマスクの形成密度制御及び大きさ制御
図5は、シリコン基板の含有酸素濃度と形成されるSi円錐密度との関係を示している。なお、図5は、含有酸素濃度の異なるCZシリコン基板に対し、上記図4の説明で示した条件と同じ条件で高選択比異方性エッチングを行った場合に得られたSi円錐の密度の測定結果である。この測定結果から、マイクロマスクの原料となる酸素の量が多いと、基板内に形成されるSi円錐の密度が高くなり、基板に導入する酸素量を制御することでSi円錐の元となるマイクロマスク(酸素析出物:SiO)の密度を制御できることがわかる。
【0031】
図6は、含有酸素濃度1.1×1018cm−3のCZ基板に対し、酸素析出のための熱処理を行う前に、Bイオン注入を行った場合に得られるSi円錐密度のBイオン注入依存性を示す光学顕微鏡写真である。
【0032】
図6(a)に示す写真は、Bイオンの注入濃度を7×1013cm−2とした場合に得られた異方性エッチング後のCZ基板表面を示している。エッチング後、得られた基板表面にはSi円錐の存在は認められない。また、Bイオンの注入を行わなかった場合も同じ結果が得られた。従って、Bイオンの注入濃度が7×1013cm−2以下の場合には、酸素含有濃度が1.1×1018cm−3のCZ基板であってもSi円錐が形成されないことが分かる。
【0033】
これに対し、Bイオンの注入濃度を1×1014cm−2とした場合には、図6(b)において示す異方性エッチング後のCZ基板表面から分かるように、表面には黒い点としてSi円錐の存在が認められる。このことから、酸素を基板に導入するだけでなく、熱処理前に少なくとも7×1013cm−2より多くBイオンを注入して熱処理することが好適なことが分かる。なお、上述の図5の測定結果は、Bイオンを1×1014cm−2注入した場合の結果である。
【0034】
現在のところ、Bイオン注入によりマイクロマスクが発生しやすくなるのは、BはSiよりOと結合しやすく、このBイオンがシリコン結晶中に供給されるとB−O結合がシリコン結晶中に形成され、このB−O結合の微小クラスタが核となって、Si−O結合が形成されるためであると考えている。
【0035】
マイクロマスクの大きさ、つまり不純物析出領域の大きさは、熱処理条件と上記のような導入酸素量(Bイオン注入量も含む)条件を調整することにより制御することができる。ここで、熱処理条件は、例えば温度600℃〜1100℃、10分〜5時間程度で、酸化性又は非酸化性雰囲気で処理することが好適であるが、同一処理時間で、処理温度を高く設定すればマイクロマスク面積、つまり酸素析出領域面積は大きくなり、反対に同一処理温度でより処理時間を長くすると酸素析出領域面積は大きくなる。
【0036】
以上のように、本発明の錐体を形成するために用いるマイクロマスクとなる不純物析出領域は、その密度について、半導体材料中に導入する不純物濃度と、Bイオン導入によって制御できる。また該不純物析出領域の大きさは、不純物濃度及びBイオン濃度の制御と、熱処理条件との組合せによって制御することができることがわかる。
【0037】
(ii)マイクロマスクの位置制御
次に、マイクロマスクとなる不純物析出領域の位置制御について説明する。本発明に係る錐体は、異方性エッチング条件を同じに設定すると、複数のマイクロマスクを頂点として複数の錐体(例えば円錐)を形成した場合、各円錐は相似形で、円錐の高さは、マイクロマスクの形成位置からエッチング露出面までの距離にほぼ一致する。よって、均一で高さの等しい同一形状の円錐を複数同一半導体基板又は半導体層中に形成するためには、これら基板又は層中に形成するマイクロマスクの深さを制御する必要がある。
【0038】
マイクロマスクの深さ方向の制御に関しては、以下のような2つの方法が考えられる。第1の方法は、上記図3のSi円錐形成工程において例示したように、例えばイオン注入法によって不純物を導入する方法である。イオン注入法では、その注入エネルギー等を制御することで、導入される不純物の深さを制御できるからである。第2の方法は、錐体(例えば円錐)を形成する部分のシリコン結晶領域をエピタキシャル成長させ、マイクロマスクとなるSiOを形成したい位置で、雰囲気ガスに不純物ガス(例えば酸素ガス)等を導入しながらエピタキシャル成長を行う方法である。
【0039】
マイクロマスクの平面方向の制御に関しては、例えばフォトリソグラフィにより、錐体形成領域のみ開口したマスク(例えばレジストマスク)を半導体基板又は半導体層上に形成し、マスク開口部にイオン注入等により不純物を導入すれば、所定平面位置にマイクロマスクを形成できる。また、エピタキシャル成長の際に不純物を導入する場合にも、錐体形成領域にのみ選択的にエピタキシャル成長による半導体材料層を形成すればよい。これは、例えば円錐形成領域以外の領域は予めマスクで覆う方法により実現できる。また、基板全面にエピタキシャル成長層(不純物ガス導入工程有り)を形成した後、熱処理する前に上記錐体形成領域以外の領域をエッチング除去する、或いは熱処理後であれば、上記錐体形成領域以外の領域を異方性エッチング以外のエッチング方法で除去するなどの方法によって実現できる。
【0040】
(iii)錐体のアスペクト比の制御
マイクロマスクを用い、上述のように半導体基板又は半導体材料をRIEによって異方性エッチングすると、形成される錐体の側面には、反応生成物が付着する。異方性エッチング中においては、錐体側面に付着する反応生成物が保護膜となって錐体(例えば円錐)形状維持に寄与し、更に、この側壁に付着する保護膜量に応じて錐体の形状(錐体のアスペクト比)が制御される。そして、この側壁保護膜量は、上記エッチング混合ガスのうち、エッチングガス(例えばNF)と、堆積用ガス(例えばHBrガス)の混合比を変更することで制御できる。具体的にはエッチングガス比率を増やせば、錐体はより細く尖った高アスペクト比となり、反対に堆積用ガス比率を増やせば錐体のアスペクト比は低くなる。
【0041】
従って、異方性エッチングに用いる混合ガスの割合を調整して、反応生成物の量の制御や反応生成物の錐体への吸着量を制御することで、錐体のアスペクト比を制御することができる。
【0042】
以上本実施形態1においては半導体材料基板としてシリコン基板を用いた場合を例に挙げているが、これに限らずシリコン以外の他の材料基板でもよい。また、半導体材料層としては、半導体或いは絶縁体基板上に形成された単結晶シリコン層又はその他の材料層でもよい。また、マイクロマスクは、Si材料中の酸素析出物(SiO)に限らず、エッチングガス及びエッチング条件を材料に応じて適切なものとすることで、Si材料中の窒素析出物(SiN)、炭素析出物(SiC)であってもよい。なお、この場合、析出物SiN、SiCに対するエッチング材料としては、上記SiOの場合と同様に異方性エッチングのエッチングガスとしてフッ素系のガスを用いることが可能である。そして、これらSiN、SiCに対して例えばフッ素系ガス材料を用いて異方性エッチングすることで、これら頂点とした錐体(例えば円錐)を形成することができる。また、SiO材料中のSiは、主成分SiOと異なるエッチングレートを有する不純物と考えることができ、これをマイクロマスクとして錐体を形成することもできる。更に、SiN材料中のSi、或いはSiC材料中のSiをそれぞれマイクロマスクとして錐体を形成することも可能である。
【0043】
[実施形態2]
次に、上述のような方法によって得られた本発明に係る錐体(例えば円錐)を半導体デバイス、例えば電界電子放出素子或いは電子銃に利用する場合の製造工程について図7を用いて説明する。なお、図7に示す工程は、上記図3の工程に続いて行われるものである。
【0044】
実施形態1のようにしてシリコン基板10上に円錐16を形成しかつ側壁保護膜を除去した後(図3(d))、図7(a)のように絶縁層としてSi円錐16を埋めるようにSiO層18を形成する。本実施形態2では、次工程でこのSiO層18上に例えばゲート電極として多結晶シリコン(poly−Si)膜を形成するため、このpoly−Siをパターニングする際にSi円錐16の先端がエッチングされてしまわないように、積層するSiO層18の厚さは、Si円錐16の高さより厚く、例えばSi円錐16の厚さ+10nm程度の厚さに形成する。
【0045】
SiO層18をシリコン基板10を所定厚さに形成した後、SiO層18上にpoly−Si膜を形成する。更にこのpoly−Si膜の全面にレジストを形成し、フォトリソグラフィによりSi円錐16の形成領域上が開口したレジストパターンを形成する。このレジストパターンをマスクとしてRIEを行うことで、レジスト開口部、つまりSi円錐形成領域上にあるpoly−Si膜が除去され、ゲート電極20が得られる(図7(b))。
【0046】
次に、ゲート電極20を形成するために用いたレジストを除去し、ゲート電極20の開口部に露出したSiO層18をRIEによってエッチングする。これにより、ゲート電極20の開口部には、基板と同一材質のSi単結晶からなるSi円錐16が露出する。
【0047】
ここで、実施形態1の酸素析出領域形成工程において(図3(b)参照)、基板10内の複数箇所の一定深さに複数の酸素析出領域を形成しておくことで、基板10上には、複数箇所に同一形状の円錐16が形成される。そして、このような複数の円錐16が形成された基板に対して、上記図7に示すような工程処理が施されることで、図8(a)に示されるような複数のゲート電極開口領域においてSi円錐16が露出した構造体30が得られる。
【0048】
また、このような構造体30に向き合うように、例えばRGBの蛍光材料層40の形成されたガラスなどからなる基板42を配置すれば、構造体30を電界電子放出素子又は微細電子銃等として用いた装置、例えばカラー平面ディスプレイ(FED)などを構成することができる。なお、このような構成において、所定位置のゲート電極20に所定の駆動電圧を印加してSi円錐16の先端より電子(e)を放出させれば、対応する領域の蛍光材料層40を発光させることができ、所望の表示が行われることとなる。
【0049】
更に、上記構造体30は、図8(a)のような構造に限られず、図8(b)に示すように1つのゲート電極開口部領域に複数のSi円錐16が形成されていてもよい。図8(b)に示すような構造体30は、析出領域形成時に導入する不純物濃度や、熱処理条件等をすることで、単位面積当たりに形成されるマイクロマスク数を制御することで実現され、各ゲート電極開口領域に形成される円錐数をを等しくできる。
【0050】
なお、本発明の錐体は、上記実施形態2で例示したようなフィールドエミッタ等に限らず、その他高周波のスイッチングデバイスや、量子効果デバイス、或いは走査型顕微鏡の探針等などとして利用することも可能である。
【0051】
【発明の効果】
以上示したように、本発明の半導体装置、微小突起又はその製造方法によれば、極めて鋭く細い錐体を形成することが可能となる。この錐体は、基板中などにマイクロマスクとなる析出領域を形成し異方性エッチングを行うことでこのマイクロマスクを頂点として形成されるため、例えばフォトリソグラフィなどの露光解像度の限界よりさらに小さいサイズの円錐等の錐体も容易に作製することが可能となる。
【0052】
また、本発明のような錐体を各種半導体装置に利用すれば、例えば錐体の先端と所定の駆動電極などとの間の寄生容量を小さくでき、高周波スイッチングデバイス等に利用した場合には、スイッチングの高速化を図ることができる。また本発明の錐体は先端が細いだけでなくアスペクト比が大きく錐体の底面を非常に小さく形成できるため、より多くの錐体を単位面積中に形成することができ、デバイスの高集積化にも非常に有利である。更に、錐体の先端より電子を放出させる場合には、錐体先端が非常に細いことから電子の放出が起こりやすく、電子放出素子として利用する際に、駆動電圧を低くすることも可能となる。
【図面の簡単な説明】
【図1】本発明の錐体形成原理を模式的に示す図である。
【図2】本発明で得られる錐体及び従来の突起を示す図である。
【図3】本発明に係る錐体として例えば円錐の作製方法を説明するための図である。
【図4】本発明に係る高選択異方性エッチングによって得られる円錐の顕微鏡写真を示す図である。
【図5】本発明の実施形態に係るSi円錐の形成密度と基板酸素濃度との関係を示す図である。
【図6】本発明の実施形態に係るBイオン注入濃度と高選択異方性エッチングによって得られるSi円錐の密度との関係を説明するための顕微鏡写真を示す図である。
【図7】本発明の錐体を用いた半導体装置の作製方法を説明するための図である。
【図8】本発明の実施形態に係る半導体装置の構成を説明するための図である。
【符号の説明】
10 基板(Si基板)、12 レジスト、14 酸素析出物、16 円錐、18 SiO層、20 ゲート電極、30 構造体、40 蛍光材料層、42
基板(ガラス基板)。
[0001]
BACKGROUND OF THE INVENTION
The present invention is a fine cone having a high aspect ratio, and can be used for, for example, a field emission device (FED), a quantum effect device, a high-frequency device, a probe of a scanning microscope, and the like. About the body.
[0002]
[Prior art]
Conventionally, it has been proposed to form minute protrusions on the order of μm or less on a semiconductor substrate and use these protrusions for an electron emission source or the like. As a method for producing the minute protrusions, it has been conventionally known that a specific crystal plane of a silicon substrate is etched by wet etching to form a cone as shown in FIG. In addition, “Low Voltage Silicon Microstructure Electron Source” (Hori Kazuyoshi et al., Shingaku Technical Report; ED94-95, P1-6) describes a method for producing a tower-like protrusion as shown in FIG. It is shown. The tower-like projections shown in FIG. 2B form a mask on a silicon substrate by photolithography, and using this mask, the silicon substrate is first anisotropically dry etched to form a columnar structure. Next, anisotropic wet etching is performed on the obtained columnar structure to sharpen the tip portion of the columnar structure as a conical shape.
[0003]
In addition, “Fabrication of Metal-Oxide-Semiconductor Field-Effect-Transistor-Structured Silicon Field Emitters with the Poly Dual Gate. 97. Jp. In addition, it is described that a projection as shown in FIG. 2C is formed on a substrate by forming a mask on a silicon substrate by photolithography and using the mask to perform isotropic dry etching on the substrate.
[0004]
[Problems to be solved by the invention]
When the fine protrusions as described above are applied to, for example, an electron emission source of a device, in order to obtain good device characteristics, it is preferable that the radius of curvature of the protrusion tip is small and the aspect ratio is large. This is because when the radius of curvature at the tip is large, the electron emission resistance is high, and the parasitic capacitance between the driving electrode such as a gate is large and it is difficult to operate at a low voltage. Even if the radius of curvature of only the protrusion tip is small, if the aspect ratio of the protrusion is small, the protrusion bottom area becomes large, the degree of integration as a semiconductor device cannot be improved, and the parasitic capacitance as described above is increased. It also becomes. Therefore, a projection having a large aspect ratio is desired.
[0005]
However, for example, in the projection shown in FIGS. 2A and 2C, the tip diameter of the projection is 100 nm to 300 nm, the bottom angle of the projection is about 30 °, and only a projection having an aspect ratio of about 1 is produced. I couldn't. 2 (b) describes that the radius of curvature of the tip of the protrusion can be 5 nm or less in the above-mentioned document, the bottom angle of the protrusion is about 30 ° as shown in FIG. It occupies as much as the bottom area of the protrusion shown in a).
[0006]
As described above, in the conventional manufacturing method, a high aspect ratio protrusion having a sharp tip and a small bottom area cannot be formed.
[0007]
It is an object of the present invention to provide a sharply shaped cone and a manufacturing method suitable for such a cone.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, in a method of manufacturing a semiconductor device according to the present invention, an impurity precipitation region is formed by introducing an impurity into a predetermined position of a semiconductor material substrate or a semiconductor material layer, and the impurity precipitation region is used as a micromask. High-selectivity anisotropic etching is performed on the material substrate or the material layer, and a cone having a micromask portion as an apex is formed on the etching exposed surface of the material substrate or the material layer.In the high selectivity anisotropic etching, the mixture ratio of the mixed gas used is adjusted to adjust the aspect ratio of the cone.
Alternatively, in the method of manufacturing a microprojection according to the present invention, a highly selective anisotropic etching is performed using the impurity precipitation region as a micromask, and a microprojection having a micromask portion as a vertex is formed on the exposed surface of the semiconductor material substrate or semiconductor material layer. FormationIn the high selectivity anisotropic etching, the mixing ratio of the mixed gas used is adjusted to adjust the aspect ratio of the microprojections.To do.
[0009]
Another feature of the present invention is thatImpurity is introduced into a predetermined position of the semiconductor material substrate or semiconductor material layer to form an impurity precipitation region, and the material substrate or the material layer is subjected to high selective anisotropic etching using the impurity precipitation region as a micromask, A method of manufacturing a semiconductor device in which a cone having a micromask portion as an apex is formed on an exposed exposed surface of a material substrate or the material layer, and the impurity precipitation after oxygen is introduced into a predetermined position of the semiconductor material substrate or the semiconductor material layer Introduce boron into the semiconductor material substrate or semiconductor material layer before heat treatment for forming the regionIt is to be.
[0010]
In addition, the present inventionIn other embodiments, the aboveA cone formed by etching the material substrate or material layer with high selectivity anisotropic etching using the impurity precipitation region formed at a predetermined position of the semiconductor material substrate or semiconductor material layer as a micromask, and having the impurity precipitation region as a vertex. And the diameter near the tipIs 1It has a cone shape with an aspect ratio of 10 or more at 0 to 30 nm.
In another aspect of the present invention, it is possible to obtain a microprojection having a height substantially equal to the distance from the formation position of the micromask to the etching exposed surface.
In another aspect of the present invention, the plurality of microprotrusions obtained by using a plurality of impurity precipitation regions as micromasks are each a cone, and the plurality of cones are similar to each other with a base angle of 80 ° or more. It can be a shape.
[0011]
Such a small cone (for example, a cone) according to the present invention is formed based on the following principle. FIG. 1 shows the principle of cone formation. For example, oxygen is introduced as an impurity into a semiconductor material substrate (a silicon substrate is taken as an example in the following description). In the present invention, the impurity means an element different from the main component of the material substrate or the material layer. However, when the main component has a plurality of elements, only a part of the elements means an impurity in the present invention.
[0012]
When heat treatment is performed on such a silicon substrate into which oxygen is introduced, an oxygen precipitation region (in other words, an oxygen precipitation defect SiO 2) is formed as an impurity precipitation region in the region into which oxygen has been introduced.2) Is formed (see FIGS. 1A to 1B). After heat treatment, this silicon substrate is SiO 22When anisotropic etching is performed under a condition with a high selection ratio, oxygen precipitates having an etching rate different from that of Si crystal (here, it is harder to etch than Si crystal) become a micromask. An etching exposed surface is formed (FIG. 1C).
[0013]
In the anisotropic etching, for example, when an oxygen precipitation region in a silicon substrate or a silicon film is used as a micromask, dry etching (for example, reactive ion etching) using a gas containing a halogen-based (Br, Cl, F) gas is used. Can be performed. When etching is performed under such conditions, a cone having an oxygen precipitation region as a vertex as shown in FIG. 1C is obtained.
[0014]
The cone according to the present invention obtained by such a principle is a very elongated needle-like cone having a radius of curvature near the tip of several nanometers to several tens of nanometers and an aspect ratio of about 10 as described above. . Further, the base angle of the cone can be made extremely large, for example, about 80 ° or more, and the height of the cone can be made about several μm.
[0015]
In the present invention, the aspect ratio of the cone can be set to 10 or more by controlling the mixing ratio of the mixed gas used for the anisotropic etching, for example. However, it can be smaller than 10 as required.
[0016]
In the present invention, if the etching conditions are the same, the base angles of the plurality of cones obtained by using the plurality of impurity precipitation regions as the micromasks are constant, and each cone has a similar shape. Therefore, for example, by forming the impurity deposition region so that the planar position and the depth position thereof are the desired position, a sharp and the same shape and size are formed at a predetermined position in the semiconductor material substrate or the semiconductor material layer. A plurality of cones can be formed.
[0017]
Further, in the present invention, for example, a method of introducing a predetermined amount of oxygen into a silicon material substrate or layer and introducing boron ions that are more easily bonded to oxygen than silicon can be applied, thereby making the micromask more reliable. It becomes possible to form.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
[0019]
[Embodiment 1]
In the cone of the present invention, an impurity precipitation region is formed in a specific region in a semiconductor material substrate or a predetermined semiconductor material layer, and this is used as a micromask to perform high-selectivity anisotropic etching. A mask can be formed as a vertex. This cone is created not only as a cone but also as an elliptical cone or a polygonal cone.
[0020]
FIG. 3 shows an example of a method for manufacturing such a cone. In the following, a case where a silicon substrate is used as the semiconductor material substrate and oxygen is introduced as an impurity in the silicon substrate to form an oxygen precipitation region (precipitation defect) will be described as an example.
[0021]
If the silicon substrate 10 to be used contains oxygen in a high concentration, the oxygen itself is deposited and becomes a micromask. Therefore, in this embodiment, a low oxygen concentration substrate (for example, an oxygen concentration of 1010/ Cm3) Is used.
[0022]
After cleaning the silicon substrate 10 having such a low oxygen concentration (FIG. 3A), a resist pattern is formed on the surface of the silicon substrate 10 by photolithography, and an impurity is formed in the opening of the resist 12 by, for example, ion implantation. Oxygen ions are implanted into the substrate 10 at a predetermined depth (FIG. 3B).
[0023]
After the introduction of oxygen ions, the resist 12 is removed, and the substrate 10 is subjected to heat treatment under predetermined conditions (for example, a temperature of 600 ° C. to 1100 ° C., an oxidizing or non-oxidizing atmosphere). As a result, oxygen precipitation defects (SiO 2) are formed at a predetermined depth in the opening region of the resist 12.2), That is, the oxygen precipitation region 14 is formed (FIG. 3C).
[0024]
The substrate 10 that has been subjected to the heat treatment is SiO 2 when the heat treatment is performed in an oxidizing atmosphere.2Even when a film is formed and heat treatment is performed in a non-oxidizing atmosphere, an oxide film is formed on the surface, and if there is an oxide film, this serves as a mask to prevent anisotropic etching. Therefore, first, this oxide film is removed. Then, anisotropic etching with a high selection ratio, for example, RIE (reactive ion etching) is performed. By performing this anisotropic etching to a predetermined depth, a cone 16 having a height corresponding to the etching amount apexes the oxygen precipitation region 14 on the exposed surface of the silicon substrate 10 as shown in FIG. Formed as. In addition, depending on conditions such as the shape of the micromask, not only a cone but also an elliptical cone and other polygonal pyramids can be formed in the same manner as a cone.
[0025]
Here, in the anisotropic etching, etching is performed by separately supplying an etching gas from a gas supply device into the etching apparatus. As the etching gas, for example, oxygen etching in a silicon substrate is generally used. When etching is performed using a magnetron RIE apparatus, a halogen-based mixed gas (for example, HBr / NF)3/ He + O2It is preferable to use a mixed gas). This halogen-based etching gas has a higher etching selectivity ratio in the order of F, Cl, and Br with respect to an oxygen precipitation region (precipitation defect) in silicon. Therefore, in order to surely form a cone by this anisotropic etching, a Br-based gas is most preferable, and Cl and F are in this order. In addition, it is thought that a protective film made of a reaction product or the like adheres to the side wall of the cone by performing RIE, and this contributes to maintaining the conical shape. For example, it can be removed by soaking in dilute hydrofluoric acid. However, this side wall protective film removing step is not necessarily required and may be omitted.
[0026]
The cone formed on the silicon substrate as described above has, for example, an aspect ratio of about 10 or more, a tip diameter of 10 nm to 30 nm (curvature radius of several nm to tens of nm), and a cone base angle of about 10 nm or more. A sharp cone having a high aspect ratio with a value of 80 ° or more, such as 85 °, and a height of several μm can be obtained. The diameter near the bottom of the cone is as small as about 0.5 μm, for example.
[0027]
FIG. 4 is a SEM photograph of a cone obtained by anisotropic etching using an oxygen precipitation region formed on a silicon substrate as a micromask. In addition, the cone of FIG. 4 is specifically formed on the following conditions. First, the silicon substrate has an oxygen concentration of 1.6 × 1018cm-3This CZ substrate was heat-treated at 1000 ° C. for 220 minutes in an oxygen atmosphere, and an oxygen precipitation region (SiO 2) serving as a micromask in the CZ substrate.2) Is formed. Furthermore, a general magnetron RIE apparatus is used for this substrate, and HBr / NF is used.3/ He + O2The silicon substrate was subjected to high selectivity anisotropic etching using a mixed gas. A plurality of cones are formed on the substrate with the micromask as the apex, one of which is the cone shown in FIG. 4A. From the figure, the cone base angle is about 85 °, the aspect ratio of the cone (the bottom of the cone) It can be seen that the ratio of the diameter to the cone height is 10 or more. FIG. 4B is an enlarged photograph of the tip of the cone of FIG. 4A, and it can be seen from this photograph that the radius of curvature of the tip of the cone is about several tens of nanometers.
[0028]
Therefore, as is apparent from FIG. 4, by performing anisotropic etching using the oxygen precipitation region as a micromask, it is possible to actually form a cone having a small tip curvature and a large aspect ratio that cannot be realized by a conventionally proposed method. I understand.
[0029]
(Conditions for cone formation)
Hereinafter, conditions for forming the cone 16 as described above will be described.
[0030]
(I) Micromask formation density control and size control
FIG. 5 shows the relationship between the oxygen concentration in the silicon substrate and the Si cone density formed. FIG. 5 shows the density of Si cones obtained when high selectivity anisotropic etching is performed on the CZ silicon substrates having different oxygen concentrations under the same conditions as those described in FIG. It is a measurement result. From this measurement result, if the amount of oxygen used as a raw material for the micromask is large, the density of the Si cone formed in the substrate increases, and the amount of oxygen introduced into the substrate is controlled to control the micro that is the source of the Si cone. Mask (oxygen precipitate: SiO2) Can be controlled.
[0031]
FIG. 6 shows the oxygen concentration of 1.1 × 1018cm-35 is an optical micrograph showing the dependency of Si cone density on the B ion implantation obtained when B ion implantation is performed on the CZ substrate before the heat treatment for oxygen precipitation.
[0032]
The photograph shown in FIG. 6A shows the B ion implantation concentration of 7 × 10.13cm-2The surface of the CZ substrate after anisotropic etching obtained in this case is shown. After etching, the presence of Si cones is not observed on the obtained substrate surface. The same result was obtained when B ions were not implanted. Therefore, the implantation concentration of B ions is 7 × 10.13cm-2In the following cases, the oxygen-containing concentration is 1.1 × 1018cm-3It can be seen that no Si cone is formed even with the CZ substrate.
[0033]
In contrast, the implantation concentration of B ions is 1 × 10.14cm-2In this case, as can be seen from the surface of the CZ substrate after anisotropic etching shown in FIG. 6B, the presence of Si cones as black dots is recognized on the surface. This not only introduces oxygen into the substrate, but also at least 7 × 10 6 before the heat treatment.13cm-2It can be seen that it is preferable to perform heat treatment by implanting more B ions. In addition, the measurement result of the above-mentioned FIG.14cm-2It is a result at the time of injecting.
[0034]
At present, micro masks are more likely to be generated by B ion implantation. B is more easily bonded to O than Si. When this B ion is supplied into a silicon crystal, a B—O bond is formed in the silicon crystal. It is considered that this is because the small clusters of B—O bonds serve as nuclei and Si—O bonds are formed.
[0035]
The size of the micromask, that is, the size of the impurity precipitation region can be controlled by adjusting the heat treatment conditions and the above-described introduced oxygen amount (including B ion implantation amount) conditions. Here, the heat treatment conditions are, for example, a temperature of about 600 ° C. to 1100 ° C., about 10 minutes to 5 hours, and it is preferable to perform the treatment in an oxidizing or non-oxidizing atmosphere. In this case, the micromask area, that is, the oxygen precipitation region area increases, and conversely, if the processing time is further increased at the same processing temperature, the oxygen precipitation region area increases.
[0036]
As described above, the impurity precipitation region serving as a micromask used for forming the cone of the present invention can be controlled by the impurity concentration introduced into the semiconductor material and the introduction of B ions. It can also be seen that the size of the impurity precipitation region can be controlled by a combination of control of the impurity concentration and B ion concentration and the heat treatment conditions.
[0037]
(Ii) Micromask position control
Next, the position control of the impurity precipitation region serving as a micromask will be described. In the cone according to the present invention, when the anisotropic etching conditions are set to be the same, when a plurality of cones (for example, cones) are formed with a plurality of micromasks as vertices, each cone is a similar shape and the height of the cone Substantially coincides with the distance from the formation position of the micromask to the etching exposed surface. Therefore, in order to form a plurality of cones having the same shape and the same shape in the same semiconductor substrate or layer, it is necessary to control the depth of the micromask formed in these substrates or layers.
[0038]
Regarding the control of the depth direction of the micromask, the following two methods are conceivable. The first method is a method of introducing impurities by, for example, an ion implantation method as exemplified in the Si cone forming step of FIG. This is because in the ion implantation method, the depth of the introduced impurity can be controlled by controlling the implantation energy and the like. The second method is to epitaxially grow a silicon crystal region in a portion forming a cone (for example, a cone) to form a micromask.2In this method, epitaxial growth is performed while introducing an impurity gas (for example, oxygen gas) or the like into the atmospheric gas at a position where it is desired to form the film.
[0039]
For controlling the planar direction of the micromask, a mask (for example, a resist mask) having an opening only in the cone formation region is formed on the semiconductor substrate or semiconductor layer by photolithography, for example, and impurities are introduced into the mask opening by ion implantation or the like. Then, a micromask can be formed at a predetermined plane position. Even when impurities are introduced during epitaxial growth, a semiconductor material layer formed by epitaxial growth may be selectively formed only in the cone formation region. This can be realized by, for example, a method of previously covering a region other than the cone forming region with a mask. In addition, after the epitaxial growth layer (with impurity gas introduction step) is formed on the entire surface of the substrate, the region other than the cone forming region is etched away before the heat treatment, or after the heat treatment, the region other than the cone forming region is removed. This can be realized by a method such as removing the region by an etching method other than anisotropic etching.
[0040]
(Iii) Control of cone aspect ratio
When a semiconductor substrate or a semiconductor material is anisotropically etched by RIE as described above using a micromask, reaction products adhere to the side surfaces of the formed cone. During anisotropic etching, the reaction product adhering to the side surface of the cone serves as a protective film and contributes to maintaining the shape of the cone (for example, a cone). Is controlled (the aspect ratio of the cone). The amount of the sidewall protective film is determined by the etching gas (for example, NF) of the etching mixed gas.3) And the deposition gas (for example, HBr gas) can be controlled by changing the mixing ratio. Specifically, if the etching gas ratio is increased, the cone has a higher aspect ratio that is finer and sharper. Conversely, if the deposition gas ratio is increased, the aspect ratio of the cone is decreased.
[0041]
Therefore, the aspect ratio of the cone can be controlled by adjusting the ratio of the mixed gas used for anisotropic etching to control the amount of reaction product and the amount of adsorption of the reaction product to the cone. Can do.
[0042]
In the first embodiment, the case where a silicon substrate is used as the semiconductor material substrate has been described as an example. The semiconductor material layer may be a single crystal silicon layer or other material layer formed on a semiconductor or insulator substrate. In addition, the micromask is composed of oxygen precipitates (SiO2However, the material may be nitrogen precipitates (SiN) or carbon precipitates (SiC) in the Si material by making the etching gas and the etching conditions appropriate according to the material. In this case, as the etching material for the precipitates SiN and SiC, the above-mentioned SiO2As in the case of, a fluorine-based gas can be used as an etching gas for anisotropic etching. Then, these SiN and SiC are anisotropically etched using, for example, a fluorine-based gas material, so that cones (for example, cones) having these apexes can be formed. In addition, SiO2Si in the material is the main component SiO2It can be considered that the impurity has a different etching rate, and a cone can be formed using this as a micromask. Furthermore, it is also possible to form cones using Si in the SiN material or Si in the SiC material as a micromask.
[0043]
[Embodiment 2]
Next, a manufacturing process when the cone (for example, cone) according to the present invention obtained by the above-described method is used for a semiconductor device, for example, a field electron emission element or an electron gun will be described with reference to FIG. The step shown in FIG. 7 is performed subsequent to the step shown in FIG.
[0044]
After forming the cone 16 on the silicon substrate 10 and removing the side wall protective film as in the first embodiment (FIG. 3D), the Si cone 16 is buried as an insulating layer as shown in FIG. 7A. And SiO2Layer 18 is formed. In the second embodiment, this SiO is used in the next step.2For example, in order to form a polycrystalline silicon (poly-Si) film as a gate electrode on the layer 18, the layered SiO is laminated so that the tip of the Si cone 16 is not etched when patterning the poly-Si.2The thickness of the layer 18 is greater than the height of the Si cone 16, for example, a thickness of about 10 nm + the thickness of the Si cone 16.
[0045]
SiO2After the layer 18 is formed to a predetermined thickness on the silicon substrate 10, SiO 2 is formed.2A poly-Si film is formed on the layer 18. Further, a resist is formed on the entire surface of the poly-Si film, and a resist pattern having an opening on the formation region of the Si cone 16 is formed by photolithography. By performing RIE using this resist pattern as a mask, the poly-Si film on the resist opening, that is, the Si cone formation region is removed, and the gate electrode 20 is obtained (FIG. 7B).
[0046]
Next, the resist used to form the gate electrode 20 is removed, and the SiO exposed in the opening of the gate electrode 20 is removed.2Layer 18 is etched by RIE. As a result, the Si cone 16 made of Si single crystal of the same material as the substrate is exposed in the opening of the gate electrode 20.
[0047]
Here, in the oxygen precipitation region forming step of Embodiment 1 (see FIG. 3B), by forming a plurality of oxygen precipitation regions at a certain depth in a plurality of locations in the substrate 10, Are formed with cones 16 having the same shape at a plurality of locations. Then, the substrate on which such a plurality of cones 16 are formed is subjected to the process as shown in FIG. 7, so that a plurality of gate electrode opening regions as shown in FIG. Thus, the structure 30 in which the Si cone 16 is exposed is obtained.
[0048]
Further, if a substrate 42 made of glass or the like on which an RGB fluorescent material layer 40 is formed is disposed so as to face such a structure 30, the structure 30 can be used as a field electron-emitting device or a fine electron gun. Conventional devices such as a color flat display (FED) can be constructed. In such a configuration, a predetermined driving voltage is applied to the gate electrode 20 at a predetermined position, and electrons (e) Can be emitted, the fluorescent material layer 40 in the corresponding region can emit light, and a desired display is performed.
[0049]
Furthermore, the structure 30 is not limited to the structure as shown in FIG. 8A, and a plurality of Si cones 16 may be formed in one gate electrode opening region as shown in FIG. 8B. . The structure 30 as shown in FIG. 8B is realized by controlling the number of micromasks formed per unit area by adjusting the impurity concentration introduced when forming the precipitation region, the heat treatment conditions, and the like. The number of cones formed in each gate electrode opening region can be made equal.
[0050]
The cone of the present invention is not limited to the field emitter as exemplified in the second embodiment, but may be used as a high-frequency switching device, a quantum effect device, a probe of a scanning microscope, or the like. Is possible.
[0051]
【The invention's effect】
As described above, the semiconductor device of the present invention, MicroprotrusionsOr according to the manufacturing method, it becomes possible to form a very sharp thin cone. Since this cone is formed with this micromask as the apex by forming a deposition region that becomes a micromask in the substrate and performing anisotropic etching, the size is smaller than the limit of exposure resolution such as photolithography, for example. It is also possible to easily produce a cone such as this cone.
[0052]
Moreover, if the cone as in the present invention is used in various semiconductor devices, for example, the parasitic capacitance between the tip of the cone and a predetermined drive electrode can be reduced, and when used in a high-frequency switching device or the like, Switching speed can be increased. In addition, the cone of the present invention has not only a thin tip but also a large aspect ratio and a very small bottom surface of the cone, so that more cones can be formed in a unit area, resulting in higher device integration Is also very advantageous. Furthermore, when electrons are emitted from the tip of the cone, the tip of the cone is very thin, so that electrons are likely to be emitted, and the drive voltage can be lowered when used as an electron-emitting device. .
[Brief description of the drawings]
FIG. 1 is a diagram schematically showing the cone formation principle of the present invention.
FIG. 2 is a diagram showing a cone and a conventional protrusion obtained in the present invention.
FIG. 3 is a diagram for explaining a method for producing, for example, a cone as a cone according to the present invention.
FIG. 4 shows a photomicrograph of a cone obtained by highly selective anisotropic etching according to the present invention.
FIG. 5 is a diagram showing the relationship between the formation density of Si cones and the substrate oxygen concentration according to an embodiment of the present invention.
FIG. 6 is a view showing a photomicrograph for explaining the relationship between the B ion implantation concentration and the density of the Si cone obtained by high selective anisotropic etching according to the embodiment of the present invention.
FIGS. 7A to 7C are diagrams illustrating a method for manufacturing a semiconductor device using a cone according to the present invention. FIGS.
FIG. 8 is a diagram for explaining a configuration of a semiconductor device according to an embodiment of the present invention.
[Explanation of symbols]
10 substrate (Si substrate), 12 resist, 14 oxygen precipitate, 16 cone, 18 SiO2Layer, 20 gate electrode, 30 structure, 40 fluorescent material layer, 42
Substrate (glass substrate).

Claims (9)

半導体材料基板又は半導体材料層の所定位置に不純物を導入して不純物析出領域を形成し、
前記不純物析出領域をマイクロマスクとして前記材料基板又は前記材料層を高選択比異方性エッチングを行い、
前記材料基板又は前記材料層のエッチング露出面にマイクロマスク部分を頂点とする錐体を形成する半導体装置の製造方法であり、
前記高選択比異方性エッチングにおいて、用いる混合ガスの混合比を調整し、前記錐体のアスペクト比を調整することを特徴とする半導体装置の製造方法。
Impurity precipitation region is formed by introducing impurities into a predetermined position of the semiconductor material substrate or semiconductor material layer,
Highly selective anisotropic etching is performed on the material substrate or the material layer using the impurity precipitation region as a micromask,
A method for manufacturing a semiconductor device, wherein a cone having a micromask portion as a vertex is formed on an etching exposed surface of the material substrate or the material layer,
In the high-selectivity anisotropic etching, a method for manufacturing a semiconductor device, wherein a mixture ratio of a mixed gas to be used is adjusted to adjust an aspect ratio of the cone.
半導体材料基板又は半導体材料層の所定位置に不純物を導入して不純物析出領域を形成し、
前記不純物析出領域をマイクロマスクとして前記材料基板又は前記材料層を高選択比異方性エッチングを行い、
前記材料基板又は前記材料層のエッチング露出面にマイクロマスク部分を頂点とする錐体を形成する半導体装置の製造方法であり、
前記半導体材料基板又は半導体材料層の所定位置に酸素導入後、前記不純物析出領域の形成のための熱処理の前に、前記半導体材料基板又は半導体材料層にボロンを導入することを特徴とする半導体装置の製造方法。
Impurity precipitation region is formed by introducing impurities into a predetermined position of the semiconductor material substrate or semiconductor material layer,
Highly selective anisotropic etching is performed on the material substrate or the material layer using the impurity precipitation region as a micromask,
A method for manufacturing a semiconductor device, wherein a cone having a micromask portion as a vertex is formed on an etching exposed surface of the material substrate or the material layer,
A semiconductor device characterized by introducing boron into the semiconductor material substrate or semiconductor material layer after introducing oxygen into a predetermined position of the semiconductor material substrate or semiconductor material layer and before heat treatment for forming the impurity precipitation region. Manufacturing method.
請求項1又は請求項2に記載の半導体材料基板の製造方法において、
前記錐体、前記不純物析出領域を頂点とし、かつ、先端付近の直径が10nm〜30nmで、アスペクト比が10又はそれ以上の錐体形状に形成されることを特徴とする半導体装置の製造方法
In the manufacturing method of the semiconductor material substrate of Claim 1 or Claim 2,
The cones, the vertices of the impurity deposition region, and a diameter near the tip is 10 nm to 30 nm, a method of manufacturing a semiconductor device having an aspect ratio, characterized in that it is formed into 10 or more cone-shaped .
不純物析出領域をマイクロマスクとして高選択比異方性エッチングし、
半導体材料基板又は半導体材料層のエッチング露出面にマイクロマスク部分を頂点とする微小突起を形成する方法であって、
前記高選択比異方性エッチングにおいて、用いる混合ガスの混合比を調整し、前記微小突起のアスペクト比を調整することを特徴とする微小突起の製造方法。
High selectivity anisotropic etching using the impurity precipitation region as a micromask,
A method of forming a microprotrusion having a micromask portion as an apex on an exposed exposed surface of a semiconductor material substrate or a semiconductor material layer,
In the high-selectivity anisotropic etching, a method of manufacturing a microprojection, comprising adjusting a mixture ratio of a mixed gas to be used and adjusting an aspect ratio of the microprojection.
記微小突起の先端付近の直径は、10nm〜30nmであることを特徴とする請求項4に記載の微小突起の製造方法。The diameter near the tip of the front Symbol microprojections method of microprojections of claim 4, characterized in that a 10 nm to 30 nm. 請求項4又は請求項5に記載の微小突起の製造方法において、
前記微小突起のアスペクト比は10以上であることを特徴とする微小突起の製造方法。
In the manufacturing method of the microprotrusion according to claim 4 or claim 5,
A method of manufacturing a microprojection, wherein the aspect ratio of the microprojection is 10 or more.
請求項4〜請求項6のいずれか一つに記載の微小突起の製造方法において、
前記微小突起の高さはマイクロマスクの形成位置からエッチング露出面までの距離に一致していることを特徴とする微小突起の製造方法。
In the manufacturing method of the microprotrusion as described in any one of Claims 4-6,
A method of manufacturing a microprojection, wherein the height of the microprojection is equal to a distance from a formation position of the micromask to an etching exposed surface.
請求項4〜請求項7のいずれか一つに記載の微小突起の製造方法において、
前記微小突起は錐体であり、円錐、楕円錘、多角錘のいずれかであることを特徴とする微小突起の製造方法。
In the manufacturing method of the microprotrusion as described in any one of Claims 4-7,
The method of manufacturing a microprojection, wherein the microprojection is a cone and is any one of a cone, an elliptical cone, and a polygonal pyramid.
請求項4〜請求項8のいずれか一つに記載の微小突起の製造方法において、
複数の前記不純物析出領域をそれぞれマイクロマスクとして得られた複数の前記微小突起はそれぞれ錐体であり、前記複数の錐体は、互いに底角が80°以上の相似形状であることを特徴とする微小突起の製造方法。
In the manufacturing method of the microprotrusion as described in any one of Claims 4-8,
The plurality of microprotrusions obtained using the plurality of impurity precipitation regions as micromasks, respectively, are cones, and the plurality of cones have a similar shape with a base angle of 80 ° or more. Manufacturing method of microprotrusions.
JP29450999A 1998-10-16 1999-10-15 Manufacturing method of semiconductor device and manufacturing method of minute protrusion Expired - Lifetime JP3624283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29450999A JP3624283B2 (en) 1998-10-16 1999-10-15 Manufacturing method of semiconductor device and manufacturing method of minute protrusion

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-313976 1998-10-16
JP31397698 1998-10-16
JP29450999A JP3624283B2 (en) 1998-10-16 1999-10-15 Manufacturing method of semiconductor device and manufacturing method of minute protrusion

Publications (3)

Publication Number Publication Date
JP2000188388A JP2000188388A (en) 2000-07-04
JP2000188388A5 JP2000188388A5 (en) 2004-10-28
JP3624283B2 true JP3624283B2 (en) 2005-03-02

Family

ID=26559872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29450999A Expired - Lifetime JP3624283B2 (en) 1998-10-16 1999-10-15 Manufacturing method of semiconductor device and manufacturing method of minute protrusion

Country Status (1)

Country Link
JP (1) JP3624283B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278363A (en) * 2009-05-29 2010-12-09 Toyota Central R&D Labs Inc Crystal defect detecting method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088703A1 (en) 2003-03-28 2004-10-14 Sumitomo Electric Industries Ltd. Cold-cathode electron source, microwave tube using this, and its manufacturing method
JP5082186B2 (en) * 2004-03-29 2012-11-28 住友電気工業株式会社 Method for forming carbon-based material protrusion and carbon-based material protrusion
KR100749619B1 (en) 2006-08-24 2007-08-14 동부일렉트로닉스 주식회사 Method of fabricating semiconductor devices
JP5173254B2 (en) * 2007-05-15 2013-04-03 キヤノン株式会社 Substrate processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278363A (en) * 2009-05-29 2010-12-09 Toyota Central R&D Labs Inc Crystal defect detecting method

Also Published As

Publication number Publication date
JP2000188388A (en) 2000-07-04

Similar Documents

Publication Publication Date Title
US7078249B2 (en) Process for forming sharp silicon structures
JP2612153B2 (en) Method for forming a uniform array having a sharp tip
US5188977A (en) Method for manufacturing an electrically conductive tip composed of a doped semiconductor material
JP2000086216A (en) Production of carbon nanotube, field-emission cold- cathode device and its production
JP4792625B2 (en) Method for manufacturing electron-emitting device and electronic device
JP3624283B2 (en) Manufacturing method of semiconductor device and manufacturing method of minute protrusion
JP3019041B2 (en) Field emission cathode and method of manufacturing the same
KR100250458B1 (en) Fabricating method of cathode tip of field emission device
JP3460618B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2000068493A (en) Semiconductor element having quantum structure and manufacture thereof
US20050255613A1 (en) Manufacturing of field emission display device using carbon nanotubes
TWI261302B (en) Method for fabricating field emitters by using laser-induced re-crystallization
KR100441751B1 (en) Method for Fabricating field emission devices
US6064145A (en) Fabrication of field emitting tips
US6579735B1 (en) Method for fabricating GaN field emitter arrays
JP2002324836A (en) Method for manufacturing substrate having son structure
EP1003196A1 (en) Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode
JP3622406B2 (en) Cold electron-emitting device and manufacturing method thereof
KR20010072923A (en) Emitter, emitter fabricating method, and cold electron emitting device fabricating method
JPH05242796A (en) Manufacture of electron emission element
JP3144128B2 (en) Microstructure and method of manufacturing the same
JP2737675B2 (en) Manufacturing method of vertical micro cold cathode
JP2001023512A (en) Manufacture of field emission element
JP2007257894A (en) Method of manufacturing needle-like electron emitter for electron-emitting element and method of manufacturing electron-emitting element
JPH09219146A (en) Manufacture of electric field emission cold cathode

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041115

R151 Written notification of patent or utility model registration

Ref document number: 3624283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

EXPY Cancellation because of completion of term