JP3624025B2 - Method for forming photovoltaic element - Google Patents
Method for forming photovoltaic element Download PDFInfo
- Publication number
- JP3624025B2 JP3624025B2 JP21505195A JP21505195A JP3624025B2 JP 3624025 B2 JP3624025 B2 JP 3624025B2 JP 21505195 A JP21505195 A JP 21505195A JP 21505195 A JP21505195 A JP 21505195A JP 3624025 B2 JP3624025 B2 JP 3624025B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- substrate
- plasma cvd
- film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、光起電力素子の形成方法に係る。より詳細には、nip接合からなる構造体を、少なくとも2つ以上重ねて設けた光起電力素子において、逆接合部分に起因する、光電変換により発生した光キャリアの移動が阻害される問題を解消した、光起電力素子の形成方法に係る。
【0002】
【従来技術の説明】
近年、全世界的に電力需要が急激に増大し、各種電力の生産が活発になっている。しかしながら、それに伴い、火力発電や原子力発電に起因する環境汚染や地球温暖化の問題が顕在化してきている。こうした中で、太陽光を利用する太陽電池発電は、環境汚染や地球温暖化の問題を引き起こすことがなく、太陽光という資源は地球上における偏在も少ないので、今後の電力需要を満たすものとして注目を集めている。
【0003】
ところで、太陽電池発電の実用化を図るためには、より高い光電変換効率、より優れた特性及び安定性、及び、量産性に適した構造などに関する技術の開発が期待されている。また発電規模を大型化する上からも、大面積の太陽電池が必要となる。
【0004】
このような背景から、容易に入手できるシランなどの原料ガスをグロー放電により分解することによって、ガラスや金属シートなどの比較的安価な基体上に、アモルファスシリコンなどの半導体薄膜を堆積させて形成されるアモルファスシリコン系太陽電池が提案されている。特に、このアモルファスシリコン系太陽電池は、単結晶シリコンなどから作製された太陽電池と比較して、量産性に優れ、低コストである点が注目されており、その製造方法についても各種の提案がなされている。
【0005】
アモルファスシリコン系太陽電池の作製に適したプラズマCVD法による堆積膜形成方法の一例として、米国特許第4400409号明細書には、ロール・ツー・ロール(Roll to Roll)方式によるものが開示されている。この堆積膜形成方法は、複数のグロー放電領域を設け、長尺の帯状基体を、その基体が各グロー放電領域を順次貫通する経路に沿って配置し、必要とされる導電型の半導体層をそれぞれのグロー放電領域で堆積形成しつつ、帯状の基体をその長手方向に連続的に搬送させるものである。これによって、所望の半導体接合を有する太陽電池を連続的に形成することができるようになっている。なお、この堆積膜形成方法では、各グロー放電領域で使われるドーパントガスが、他のグロー放電領域へ拡散、混入することを防ぐため、それぞれのグロー放電領域をガスゲートと呼ばれるスリット状の分離通路によって相互に分離し、さらにこの分離通路に例えばAr、H2などの掃気ガスの流れを形成するようになっている。こうした構成にすることで、ロール・ツー・ロール方式による堆積膜形成方法は太陽電池などの半導体素子の製造に適するものとなっている。
【0006】
ところで、アモルファスシリコン系太陽電池には結晶系太陽電池にはない光照射に伴う特性劣化現象(Staebler−Wronski効果)がある。高効率化や大面積生産技術を基にした低コスト化の達成とともに、電力用途として実用化するためには、この特性劣化現象を低減することが重要な課題となっている。
【0007】
上述した光照射に伴う特性劣化現象は、その機構解明とそれに対する抑制策に関して、不純物の低減等の半導体材料の面、及び、加熱アニール処理等の特性回復処理の面などから、数多くの研究が行われいる。中でも、pin等の半導体接合を有する単位発電素子を、2重、3重、あるいはそれ以上に多重に積層せしめたタンデム型の素子構造の採用は、各i型半導体層の膜厚を薄くできるため、光劣化を抑制することができる。さらに、前記タンデム型の素子構造では、バンドギャップの異なる太陽電池セルを積層することにより、高効率化も図れるため近年注目されている。特に、タンデム型の素子構造の中でも3層タンデム型は、2層タンデム型と比較して、入射光スペクトルのより広い波長領域を活用可能なため高い光電変換効率が得られるとともに、より高い出力電圧を得られる点で優れている。
【0008】
しかしながら、単位発電素子を直接接合したタンデム型の素子は、単位発電素子間の接合が各単位発電素子内の半導体接合と逆方向となるために光電変換により発生した光キャリアの移動は阻害され、実用化を図る上での問題点となっている。例えば、米国特許第4272641号明細書では、タンデム型の光起電力素子において上記逆接合を構成する異なる単位発電素子の不純物層の不純物添加量を十分に高くすると、光キャリアがトンネル現象によりトンネリングするトンネル接合層を理論的に形成すると前置きしながらも、現実にはトンネル接合層を形成するに至る高い不純物添加量の不純物層を得ることができず、Pt等の金属層を単位発電素子間に介在せしめる構造を提案している。
【0009】
【発明が解決しようとする課題】
本発明は、nip又はpin接合からなる構造体を、少なくとも2つ以上重ねて設けた光起電力素子において、逆接合部分に起因する、光電変換により発生した光キャリアの移動が阻害される問題を低減できる光起電力素子の形成方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の光起電力素子の形成方法は、p型半導体層をp、i型半導体層をi、及びn型半導体層をnとした場合、基体上に、前記n、前記i、前記pの順番に積層したnip接合からなる構造体を、少なくとも2つ以上重ねて設けた光起電力素子において、前記構造体同士が接する逆接合部の下層をp’、上層をn’としたとき、前記p’を形成する工程と前記n’を形成する工程との間に、前記p’まで形成された前記基体を、前記n’を形成するときの基体温度より高い温度で加熱処理する工程を設けたことを特徴とする。
【0013】
【作用】
請求項1に係る発明では、p型半導体層をp、i型半導体層をi、及びn型半導体層をnとした場合、基体上に、前記n、前記i、前記pの順番に積層したnip接合からなる構造体を、少なくとも2つ以上重ねて設けた光起電力素子において、前記構造体同士が接する逆接合部の下層をp’、上層をn’としたとき、前記p’まで形成された前記基体を、前記n’を形成するときの基体温度より高い温度で加熱処理した後、前記n’を形成したため、異常な電流−電圧特性が見られなくなり、高い光電変換効率を有するnipnipnip構造からなる3層タンデム型の光起電力素子が得られた。
【0014】
これは、従来の不純物層の不純物添加量を高める、あるいは単位発電素子間に金属層を介在せしめるというような考えからは到底思い付かない現象である。
【0015】
このような作用が得られた理由としては、次の3つが考えられる。
第1には、nip構造あるいはnipnip構造が堆積された基体を加熱することにより、最表面層であるp型半導体層、とくに表面近傍の非晶質シリコンの膜中に介在する水素が脱離し、非常に未結合手が多い状態となり、バンドギャップ間に存在する局在準位が増加し、光キャリアが界面においてトンネリングしやすくなったことである。
【0016】
第2には、nip構造あるいはnipnip構造が堆積された基体を加熱することにより、最表面層である前記p型半導体層、とくに表面近傍の非晶質シリコンの膜中に介在する水素が脱離し、添加された不純物が活性となり、不純物準位が増加し、光キャリアがp/n界面においてトンネリングしやすくなったことである。
【0017】
第3には、nip構造あるいはnipnip構造が堆積された基体を加熱することにより、最表面層である前記p型半導体層内の添加された不純物が活性となり、p型半導体層を拡散し、p型半導体層内の不純物準位が増加し、光キャリアがp/n界面においてトンネリングしやすくなったことである。
【0018】
本発明では、前記p’を形成する工程と前記n’を形成する工程との間に、前記p’まで形成された前記基体を、前記n’を形成するときの基体温度より高い温度で加熱処理する工程を設けたため、前記の光起電力素子を作製できる光起電力素子の形成方法が得られる。
【0020】
【実施態様例】
(基体)
本発明に係る基体としては、基体が搬送される方向に長手方向を有する帯状基体が好適に用いられる。
【0021】
帯状基体の材質としては、半導体膜作製時に必要とされる温度において変形、歪みが少なく、所望の強度を有し、また、導電性を有するものであることが好ましく、具体的にはステンレススチール、アルミニウム及びその合金、鉄及びその合金、銅及びその合金等の金属の薄板及びその複合体、及びそれらの表面に異種材質の金属薄膜及び/またはSiO2、Si3N4、Al2O3、AlN等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面コーディング処理を行ったもの。又、ポリイミド、ポリアミド、ポリエチレンテレフタレート、エポキシ等の耐熱性樹脂製シート又はこれらとガラスファイバー、カーボンファイバー、ホウ素ファイバー、金属繊維等との複合体の表面に金属単体または合金、及び透明導電性酸化物(TCO)等を鍍金、蒸着、スパッタ、塗布等の方法で導電性処理を行ったものが挙げられる。
【0022】
また、前記帯状基体の厚さとしては、前記搬送手段による搬送時に作製される湾曲形状が維持される強度を発揮する範囲内であれば、コスト、収納スペース等を考慮して可能な限り薄い方が望ましい。具体的には、好ましくは0.01mm〜5mm、より好ましくは0.02mm〜2mm、最適には0.05mm〜1mmであることが望ましいが、金属等の薄板を用いる場合、厚さを比較的薄くしても所望の強度が得られやすい。前記帯状基体の幅寸法については、各成膜室に形成されるプラズマの均一性が保たれ、かつ、形成する光起電力素子のモジュール化に適した大きさであることが好ましく、具体的に好ましくは5cm〜100cm、より好ましくは10cm〜80cmであることが望ましい。前記帯状基体の長さについては、特に制限されることはなく、ロール状に巻き取られる程度の長さであっても良く、長尺のものを溶接等によってさらに長尺化したものであっても良い。
【0023】
前記帯状基体が金属等の電気導電性である場合には、直接電流取り出し用の電極としても良いし、合成樹脂等の電気絶縁性である場合には半導体膜の作製される側の表面にAl、Ag、Pt、Au、Ni、Ti、Mo、W、Fe、V、Cr、Cu、ステンレス、真ちゅう、ニクロム、SnO2、In2O3、ZnO、SnO2−In2O3(ITO)等のいわゆる金属単体又は合金、及びTCOを鍍金、蒸着、スパッタ等の方法であらかじめ表面処理を行って電流取り出し用の電極を作製しておくことが望ましい。
【0024】
前記帯状基体が金属等の非透光性のものである場合、長波長光の基体表面上での反射率を向上させるための反射性導電膜を該帯状基体上に作製することが前述のように好ましい。該反射性導電膜の材質として好適に用いられるものとしてAg、Al、Cr等が挙げられる。また、基体材質と半導体膜との間での構成元素の相互拡散を防止したり短絡防止用の緩衝層とする等の目的で、金属層等を反射性導電膜として前記基体上の半導体膜が作製される側に設けることが好ましい。該緩衝層の材質として好適に用いられるものとして、ZnOが挙げられる。
【0025】
また、前記帯状基体が比較的透明であって、該帯状基体の側から光入射を行う層構成の太陽電池とする場合には、前記透明導電性酸化物や金属薄膜等の導電性薄膜をあらかじめ堆積作製しておくことが望ましい。
【0026】
また、前記帯状基体の表面性としてはいわゆる平滑面であっても、微小の凹凸面が有っても良い。微小の凹凸面とする場合には球状、円錐状、角錐状等であって、かつ、その最大高さ(Rmax)は好ましくは50nm〜500nmとすることにより、該表面での光反射が乱反射となり、該表面での反射光の光路長の増大をもたらす。
【0027】
以上のような帯状基体の本発明の装置への投入は、円筒状のボビンに塑性変形しない範囲内の直径でコイル状に巻き付けた形態で行うことが望ましい。
【0028】
(帯状基体の温度制御機構)
本発明に係る帯状基体の温度制御機構としては、例えば図4に示したものが挙げられる。図4では、高周波プラズマCVD法による成膜室において、真空容器402内の帯状基体401の上面(裏面)側には真空容器402の開閉可能な蓋412に固定されてランプヒーター413、414が配設され、帯状基体の裏面に面接触した、熱電対415、416により温度をモニターしながら帯状基体401を裏面から所定の温度に温度制御する。ランプヒーター413はプレヒーター、ランプヒーター414はヒーターと呼ぶことにする。
【0029】
帯状基体401の温度はガスゲート403を通過する際に低下しているが、放電室405の前に設けたランプヒーター413により放電室405に帯状基体が達するまでに成膜に適した所定の温度にまで加熱され、放電室405の上に設けたランプヒーター414により堆積膜形成中に一定温度になるように温度維持がなされる。
【0030】
ランプヒーター413、414は帯状基体の幅を均一に加熱できるだけの長さを有する棒状の赤外線ランプを帯状基体の移動方向に対して、垂直方向に複数配設した構造で、放電室405の前では密に、放電室405の後ろに行くほど粗になるように間隔を調整してある。また、ランプヒーター413、414には2重構造のリフレクター417が配設され、ランプからの放射光を帯状基体側に集めて加熱効率を高めるとともに、真空容器の蓋412が加熱されることを防止している。さらにランプヒーター413、414に電力を供給する電気配線には不図示の配線カバーが配設され、万一、放電室405からプラズマが漏洩しても電気配線からスパーク、漏電が発生しないようにしている。
【0031】
(帯状基体の支持機構)
本発明に係る帯状基体の支持機構としては、例えば図4に示したものが挙げられる。図4では、高周波プラズマCVD法による成膜室において、真空容器402内の真空容器405の入口と出口近傍には帯状基体の裏面を回転支持する支持ローラー418が設けられ、真空容器402内で帯状基体401が直線的に張られ、放電電極406との距離が一定に保たれるように裏面から支持している。
【0032】
なお、支持ローラー418の内部にはキュリー点が高く、プラズマに影響を及ぼさない程度の磁力を発生する不図示の永久磁石が配設され、フェライト系ステンレス等の磁性体からなる帯状基体を用いた場合に、支持ローラー418と帯状基体401を密着させるようにしている。また、支持ローラー418の表面はステンレス等の導電性材料で形成され、電気的に接地されており、導電性の帯状基体401を電気的に接地している。
【0033】
(ガスゲート)
本発明に係るガスゲートとは、隣接する成膜室をスリット状の分離通路によって接続し、さらに該分離通路に例えばAr、He、H2等のガスを導入して成膜室に向かうガスの流れを形成することにより、隣接する成膜室間で帯状基体を移動させ、原料ガスを分離する成膜室間の接続手段を指す。
【0034】
図4は、本発明における各種成膜室と、それらを接続するガスゲートの一例を示す模式的断面図である。図4に示したガスゲートは基本的に全て同じ構造である。
【0035】
図4におけるガスゲート403は、帯状基体401を通過させ、原料ガスを分離するスリット状の分離通路442を備えている。分離通路442のほぼ中央部の帯状基体の上下には、帯状基体の幅方向に複数のガス導入項を有し、不図示のゲートガス供給系に接続されたゲートガス導入管443、444が接続され、帯状基体401の上下から原料ガス分離用のゲートガスを導入している。また、分離通路442において帯状基体401は、その表面が分離通路442の下側壁面に接触せず一定の僅かな間隔を維持するように、その裏面を複数の支持ローラー445によって回転支持されている。なお支持ローラー445の内部にはキュリー点が高く、プラズマに影響を及ぼさない程度の磁力を発生する不図示の永久磁石が配設され、フェライト系ステンレス等の磁性体からなる帯状基体を用いた場合に、支持ローラー445と帯状基体401を密着させるようにしている。
【0036】
また、スリット状の分離通路442は、帯状基体が移動時に波打ったり、振動したりして帯状基体の半導体膜形成面が分離通路の内壁下面に接触して傷つくことのないようにするためには、帯状基体の厚さ方向に広く、帯状基体の移動方向に短いほうがよく、接続する成膜室間の原料ガスの混入を防ぐためには帯状基体の厚さ方向に狭く、帯状基体の移動方向に長いほうがよい。したがって、スリット状の分離通路442の帯状基体の幅方向の内寸は帯状基体の幅よりやや広い程度でどこでもほぼ一定であるが、帯状基体の厚さ方向の内寸は接続する成膜室の圧力差が大きいほど、また不純物ガスの許容混入量が少ないほど狭くしてある。
【0037】
例えば、マイクロ波CVD法によるi型層成膜室は内圧が低く、不純物ガスの許容混入量が少ないため、内圧が比較的高く不純物ガスを導入する高周波プラズマCVD法による不純物添加層成膜室との間を接続するガスゲートは、分離通路の帯状基体の厚さ方向の内寸は帯状基体がやっと通過できる程度にまで狭くしてあり、約0.3〜3mmの範囲に設定されている。一方、圧力差がほとんどない帯状基体の巻き出し室や巻き取り室と高周波プラズマCVD法の成膜室との間を接続するガスゲートでは、分離通路の帯状基体の厚さ方向の内寸は帯状基体が容易に移動可能なように比較的広くしてあり、約1mm〜5mmの範囲に設定されている。
【0038】
(形成装置)
以下では、図面を用いて上述した各成膜室によって構成される本発明に係る形成装置の一例を示すが、本発明はこれらの形成装置によって何ら限定されるものではない。
【0039】
(装置例1)
図1は本発明の半導体積層膜の連続形成装置の基本的一例を示す模式的説明図である。図1において、本発明の半導体膜の連続形成装置は、帯状基体の巻き出し室101、高周波プラズマCVD法によるn型層成膜室102A、高周波プラズマCVD法によるi型層成膜室103A、高周波プラズマCVD法によるp型層成膜室104A、高周波プラズマCVD法によるn型層成膜室102B、高周波プラズマCVD法によるi型層成膜室103B、高周波プラズマCVD法によるp型層成膜室104B、高周波プラズマCVD法によるn型層成膜室102C、高周波プラズマCVD法によるi型層成膜室103C、プラズマドーピングによるp型層成膜室104C、帯状基体の巻き取り室104から構成されている。
【0040】
なお、一連の成膜室は自重によって垂れ下がる帯状基体の形状に沿って、懸垂曲線状、円弧状等の重力方向に凸の形状に配置されており、帯状基体が僅かな張力によって弛みなく張られ成膜中に一定形状に保持されるとともに、帯状基体の移動時に帯状基体およびその上に形成された半導体膜にかかる応力を低減して、基体の変形や応力による膜の欠陥の発生を抑制している。
【0041】
図1の装置において帯状基体107は、帯状基体の巻き出し室101のボビン108から巻き出され、帯状基体の巻き取り室105のボビン109に巻き取られるまでに、ガスゲート106によって接続された9個の成膜室を通過しながら移動させられ、その表面にnipnipnip構造の非単結晶半導体の積層膜を連続的に形成される。
【0042】
帯状基体の巻き出し室101から供給された帯状基体107は、ガスゲートを介し、以下に示した(1)〜(11)の順に処理される。
【0043】
(1)高周波プラズマCVD法によるn型層成膜室102Aに入り、高周波プラズマCVD法によってn型のシリコン系非単結晶半導体の層を表面に形成される。
(2)高周波プラズマCVD法によるi型層成膜室103Aに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0044】
(3)高周波プラズマCVD法によるp型層成膜室104Aに入り、高周波プラズマCVD法によってp型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(4)高周波プラズマCVD法によるn型層成膜室102Bに入り、帯状基体の上に形成された半導体層とともに帯状基体が加熱される。
【0045】
(5)高周波プラズマCVD法によるn型層成膜室102Bに入り、高周波プラズマCVD法によってn型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(6)高周波プラズマCVD法によるi型層成膜室103Bに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0046】
(7)高周波プラズマCVD法によるi型層成膜室104Bに入り、高周波プラズマCVD法によってp型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(8)高周波プラズマCVD法によるn型層成膜室102Cに入り、帯状基体の上に形成された半導体層とともに帯状基体が加熱される。
【0047】
(9)高周波プラズマCVD法によるn型層成膜室102Cに入り、高周波プラズマCVD法によってn型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(10)高周波プラズマCVD法によるi型層成膜室103Cに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0048】
(11)プラズマドーピングによるp型層成膜室104Cに入り、プラズマドーピングによってp型のシリコン系非単結晶半導体の層をさらに形成、積層され、そして、最後に帯状基体の巻き取り室105に回収される。
【0049】
(装置例2)
図2は本発明の半導体積層膜の連続形成装置の他の一例を示す模式的説明図である。図2において、本発明の半導体膜の連続形成装置は、帯状基体の巻き出し室201、高周波プラズマCVD法によるn型層成膜室202A、高周波プラズマCVD法によるi型層成膜室203A、マイクロ波プラズマCVD法によるi型層成膜室210A、高周波プラズマCVD法によるi型層成膜室211A、高周波プラズマCVD法によるp型層成膜室204A、帯状基体の加熱室212、高周波プラズマCVD法によるn型層成膜室213、214、高周波プラズマCVD法によるi型層成膜室203B、マイクロ波プラズマCVD法によるi型層成膜室210B、高周波プラズマCVD法によるi型層成膜室211B、高周波プラズマCVD法によるp型層成膜室204B、高周波プラズマCVD法によるn型層成膜室202C、高周波プラズマCVD法によるi型層成膜室203C、プラズマドーピングによるp型層成膜室204C、帯状基体の巻き取り室205から構成されている。
【0050】
なお、一連の成膜室は自重によって垂れ下がる帯状基体の形状に沿って、懸垂曲線状、円弧状等の重力方向に凸の形状に配置されており、帯状基体が僅かな張力によって弛みなく張られ成膜中に一定形状に保持されるとともに、帯状基体の移動時に帯状基体およびその上に形成された半導体膜にかかる応力を低減して、基体の変形や応力による膜の欠陥の発生を抑制している。
【0051】
図2の装置において帯状基体207は、帯状基体の巻き出し室201のボビン208から巻き出され、帯状基体の巻き取り室205のボビン209に巻き取られるまでに、ガスゲート206によって接続された15個の成膜室を通過しながら移動させられ、その表面にnipnipnip構造の非単結晶半導体の積層膜を連続的に形成される。
【0052】
帯状基体の巻き出し室201から供給された帯状基体207は、ガスゲートを介し、以下に示した(1)〜(15)の順に処理される。
【0053】
(1)高周波プラズマCVD法によるn型層成膜室202Aに入り、高周波プラズマCVD法によってn型のシリコン系非単結晶半導体の層を表面に形成される。
(2)高周波プラズマCVD法によるi型層成膜室203Aに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0054】
(3)マイクロ波プラズマCVD法によるi型層成膜室210Aに入り、マイクロ波プラズマCVD法によってi型のシリコン系非単結晶半導体層をさらに形成、積層される。
(4)高周波プラズマCVD法によるi型層成膜室211Aに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0055】
(5)高周波プラズマCVD法によるp型層成膜室204Aに入り、高周波プラズマCVD法によってp型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(6)帯状基体の加熱室212に入り、帯状基体の上に形成された半導体層とともに帯状基体が加熱される。
【0056】
(7)高周波プラズマCVD法によるn型層成膜室213、214に入り、高周波プラズマCVD法によってn型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(8)高周波プラズマCVD法によるi型層成膜室203Bに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0057】
(9)マイクロ波プラズマCVD法によるi型層成膜室210Bに入り、マイクロ波プラズマCVD法によってi型のシリコン系非単結晶半導体層をさらに形成、積層される。
(10)高周波プラズマCVD法によるi型層成膜室211Bに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0058】
(11)高周波プラズマCVD法によるp型層成膜室204Bに入り、高周波プラズマCVD法によってp型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(12)高周波プラズマCVD法によるn型層成膜室202Cに入り、帯状基体の上に形成された半導体層とともに帯状基体が加熱される。
【0059】
(13)高周波プラズマCVD法によるn型層成膜室202Cに入り、高周波プラズマCVD法によってn型のシリコン系非単結晶半導体の層をさらに形成、積層される。
(14)高周波プラズマCVD法によるi型層成膜室203Cに入り、高周波プラズマCVD法によってi型のシリコン系非単結晶半導体の層をさらに形成、積層される。
【0060】
(15)プラズマドーピングによるp型層成膜室204Cに入り、プラズマドーピングによってp型のシリコン系非単結晶半導体の層をさらに形成、積層され、そして、最後に帯状基体の巻き取り室205に回収される。
【0061】
(装置例3)
図2の高周波プラズマCVD法によるi型半導体層形成室203Aおよび/または203Bと、それを接続するガスゲートを取り除いたものを本発明の装置例として挙げることができる。この場合、少なくとも一つのn型半導体層上に高周波プラズマCVD法によるi型半導体層が形成されないだけで、他は装置例2と同様である。
【0062】
(装置例4)
図2の高周波プラズマCVD法によるi型半導体層形成室203Aおよび/または203Bと、211Aおよび/または211Bと、それを接続するガスゲートとを取り除いたものを本発明の装置例として挙げることができる。この場合、少なくとも一つのマイクロ波CVD法によるi型半導体層上に高周波プラズマCVD法によるi型半導体層が形成されないだけで、他は装置例2と同様である。
【0063】
(装置例5)
図2の高周波プラズマCVD法によるi型半導体層形成室211Aおよび/または211Bと、それを接続するガスゲートを取り除いたものを本発明の装置例として挙げることができる。この場合、少なくとも一つのn型半導体層上に高周波プラズマCVD法によるi型半導体層が形成されず、一つのマイクロ波CVD法によるi型半導体層上に高周波プラズマCVD法によるi型半導体層が形成されないだけで、他は装置例2と同様である。
【0064】
(形成方法)
以下、図面を参照して、上記の形成装置を用いた本発明の光起電力素子を形成する方法について説明するが、本発明はこれらの形成方法によって何ら限定されるものではない。
【0065】
(半導体層の形成工程)
各成膜室の予熱、ベーキングの後、帯状基体の巻き取り室105の巻き取りボビン109の軸を回転させ、帯状基体107を巻き出し室101から成膜室102A、103A、104A、102B、103B、104B、102C、103C、104Cを通過して巻き取り室105に一定速度で連続的に移動させる。帯状基体の移動速度は、好ましくは1〜100mm/秒、より好ましくは5〜50mm/秒とする。
【0066】
帯状基体を移動させながら、各成膜室102A〜104Cのランプヒーター、基体温度温度制御装置、成膜室温度制御装置、ブロックヒーターによって、各成膜室の堆積膜形成空間における帯状基体の温度と各成膜室内壁面の温度を所定の温度に制御する。
【0067】
帯状基体の温度が安定したら成膜室からのH2、He、Ar、Ne、Kr、Xe等のガスの導入を止め、各成膜室102A〜104Cを各成膜室に接続された真空ポンプによって排気し、原料ガス分離用のH2、He、Ar、Ne、Kr、Xe等のガスを、ガスボンベからマスフローコントローラーを介して各ガスゲート106に導入する。
【0068】
次に、各成膜室102A〜104Cに半導体層形成用の原料ガスをガスボンベからマスフローコントローラーを介して所定の流量を導入する。
【0069】
各成膜室の原料ガスの流量が安定したら、各成膜室の排気能力を排気管に設けた排気量調整バルブ等によって調整し、各成膜室を所定の圧力に設定する。
【0070】
原料ガスを導入した場合の各室の好ましい内圧は、マイクロ波プラズマCVD法による成膜室は0.1〜10Pa、その他は10〜1000Paである。
【0071】
なお、不純物ガスの混入を防ぐために、n型層の成膜室102Aの内圧は帯状基体の巻き出し室101の内圧より、i型層の成膜室103A、103B、103Cの内圧はn型層の成膜室102A、102B、102Cより、またp型層の成膜室104A、104B、104Cの内圧より、p型層の成膜室104Cの内圧は帯状基体の巻き取り室105の内圧より、それぞれやや高く設定することが望ましい。
【0072】
各成膜室の圧力が安定したら、各成膜室102A〜104C内にそれぞれマイクロ波電力、高周波電力、低周波電力、直流電力等の放電電力を投入する。放電電力の投入によって各成膜室内の原料ガスは電離され、プラズマを形成する。
【0073】
以上のように帯状基体を一定速度で移動させながら各成膜室102A〜104C内において同時にプラズマを形成することにより、連続的に移動する帯状基体上にはそれぞれの成膜室内で半導体層が形成され、nipnipniP構造の半導体積層膜が連続的に形成される。
この時、各成膜室102A〜104Cにおける各半導体層の形成条件は以下の通りである。
【0074】
(高周波プラズマCVD法によるn(またはp)型半導体層の形成)
成膜室102A、102B、102Cおよび104A、104Bにおいては高周波プラズマCVD法によってn(またはp)型のシリコン系非単結晶半導体層が形成される。
【0075】
該成膜室に導入される原料ガスとしては、少なくともSi原子を含有したガス化し得る化合物を含む。Si原子を含有したガス化し得る化合物をとしてはSiH4、Si2H6、SiF4、SiFH3、SiF2H2、SiF3H、Si3H8、SiD4、SiHD3、SiH2D2、SiH3D、Si2D3H3等が挙げられる。また、原料ガスには光学的バンドギャップを狭める目的でGe原子を含有するガス化し得る化合物を含んでいても良い。
【0076】
具体的にGe原子を含有するガス化し得る化合物としてはGeH4、GeD4、GeF4、GeFH3、GeF2H2、GeF3H、GeHD3、GeH2D2、GeH3D等が挙げられる。さらにまた、原料ガスには光学的バンドギャップを広げる目的でC、O、N等の原子を含有するガス化し得る化合物を含んでいても良い。
【0077】
具体的にC原子を含有するガス化し得る化合物としてはCH4、CD4、CnH2n+2(nは整数)、CnH2n(nは整数)、C2H2、C6H6、CO2、CO等が挙げられる。
【0078】
O原子を含有するガス化し得る化合物としてはO2、CO、CO2、NO、NO2、N2O、CH3CH2OH、CH3OH等が挙げられる。
N原子を含有するガス化し得る化合物としてはN2、NH3、ND3、NO、NO2、N2O等が挙げられる。
【0079】
また、原料ガス中には形成される非単結晶半導体層の伝導型をn(またはp)型に価電子制御するために周期律表第V族(または第III族)の原子を含有するガス化し得る化合物を含む。
【0080】
第V族原子導入用の出発物質として有効に使用されるものとしては、具体的にはP原子導入用にはPH3、P2H4等の水素化リン、PH4I、PF3、PF5、PCl3、PCl5、PBr3、PBr5、PI3等のハロゲン化リンを挙げることができる。このほかにAsH3、AsF3、AsCl3、AsBr3、AsF5、SbF3、SbF5、SbCl3、SbCl5、BiH3、BiCl3、BiBr3等も挙げることができる。特にPH3、PF3、AsH3が適している。
【0081】
第III族原子導入用の出発物質として有効に使用されるものとしては、具体的にはB原子導入用にはB2H6、B4H10、B5H9、B5H11、B6H12、B6H14等の水素化ホウ素、BF3、BCl3等のハロゲン化ホウ素を挙げることができる。このほかにAlCl3、GaCl3、InCl3等も挙げることができる。特にB2H6、BF3が適している。また、原料ガスにはH2、D2、He、Ne、Ar、Xe、Kr等の希釈ガスを含んでいても良い。
【0082】
該成膜室に投入される放電電力は高周波プラズマを形成するためのものであり、少なくとも高周波電力を含む。投入される高周波電力は成膜室に導入される原料ガスの流量に応じて適宜決定されるが、高周波発生電極の面積に対して0.001〜1W/cm2の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。高周波電力の周波数としては、1〜100MHzの範囲が好ましく、13.56MHzの工業用周波数が好適に用いられ、周波数の変動の少ないものであることが好ましい。
【0083】
高周波電力とともに直流電力を投入してもよく、高周波放電電極や放電電極とは別に設けた電極に、電極側が正になる向きに10〜200Vの電圧をスパーク等の異常放電の起こらない範囲内で投入することが好ましい。
【0084】
このような高周波電力を成膜室に投入し、好ましくは同時に直流電力を投入し、成膜室内において原料ガスを電離、分解して、帯状基体上にn(またはp)型のシリコン系非単結晶半導体層の形成を行う。
【0085】
なお、このような成膜条件で形成される半導体層は、シリコン系材料の非晶質(いわゆる微結晶も含まれる)から多結晶までの非単結晶材料である。
【0086】
(マイクロ波プラズマCVD法によるi型半導体層の形成)
本発明の装置においてi型層成膜室210A、210Bに投入されるマイクロ波電力は成膜室に導入される原料ガスの流量に応じて適宜決定されるが、プラズマ形成空間の体積に対して0.02〜1W/cm3の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。マイクロ波電力の周波数としては、0.5〜10GHzの範囲が好ましく、2.45GHzの工業用周波数が好適に用いられる。
【0087】
さらに、本発明の装置のマイクロ波ブラズマCVD法によるi型層の成膜室210A、210Bには、マイクロ波電力とともに高周波電力あるいは直流電力を、マイクロ波プラズマ形成空間内にバイアス電極を設けて投入することが望ましい。高周波電力を投入する場合、その電力は0.04〜2W/cm3の範囲が好ましく、周波数としては1〜100MHzの範囲が好ましく、13.56MHzの工業用周波数が好適に用いられる。また、直流電力を投入する場合、バイアス電極側が正になる向きに10〜300Vの範囲でスパーク等の異常放電の起こらない範囲内で高く投入することが好ましい。
【0088】
このようなマイクロ波電力を成膜室103に投入し、望ましくは同時に高周波あるいは直流電力を投入し、i型層成膜室103内においてマイクロ波プラズマCVD法による半導体膜の形成を行う。
【0089】
(高周波プラズマCVD法によるi型半導体層の形成)
本発明の装置においてi型層成膜室103A、103B、103C、203A、203B、203Cに投入される高周波電力は成膜室に導入される原料ガスの流量に応じて適宜決定されるが、高周波発生電極の面積に対して0.01〜5W/cm2の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。高周波電力の周波数としては、1〜100MHzの範囲が好ましく、13.56MHzの工業用周波数が好適に用いられ、周波数の変動は±2%以内であることが好ましい。
【0090】
さらに、本発明の装置の高周波プラズマCVD法によるi型層の成膜室103A、103B、103C、203A、203B、203Cには、高周波電力とともに直流電力を投入してもよい。直流電力を投入する場合、高周波放電電極に直流バイアスとして、放電電極が正になる向きに10〜200Vの範囲でスパーク等の異常放電の起こらない範囲内で高く投入することが好ましい。
【0091】
このような高周波電力を成膜室103A、103B、103C、203A、203B、203Cに投入し、望ましくは同時に直流電力を投入し、i型層成膜室103C内において高周波プラズマCVD法による半導体膜の形成を行う。
【0092】
(成膜室104Cにおける成膜条件)
成膜室104C、204Cにおいてはプラズマドーピングによってp型のシリコン系非単結晶半導体層が形成される。
【0093】
該成膜室に導入される原料ガスとしては、i型の非単結晶半導体層表面近傍をプラズマドーピングによってp型にするために周期律表第III族の原子を含有するガス化し得る化合物を含む。
【0094】
第III族原子導入用の出発物質として有効に使用されるものとしては、具体的にはB原子導入用にはB2H6、B4H10、B5H9、B5H11、B6H12、B6H14等の水素化ホウ素、BF3、BCl3等のハロゲン化ホウ素を挙げることができる。このほかにAlCl3、GaCl3、InCl3等も挙げることができる。特にB2H6、BF3が適している。また、原料ガスにはH2、D2、He、Ne、Ar、Xe、Kr等の希釈ガスを含んでいても良い。
【0095】
さらに、原料ガスには所望の膜厚の不純物ドープ層を堆積によって形成するには十分少ない量のSi原子を含有するガスおよびC、O、N等の原子を含有するガスを含んでいても良い。なお、このようなSi原子を含有するガスとしてはSiH4、Si2H6、SiF4、SiFH3、SiF2H2、SiF3H、Si3H8、SiD4、SiHD3、SiH2D2、SiH3D、Si2D3H3等が挙げられる。また、C原子を含有するガスとしてはCH4、CD4、CnH2n+2(nは整数)、CnH2n(nは整数)、C2H2、C6H6、CO2、CO等が、O原子を含有するガスとしては、O2、CO、CO2、NO、NO2、N2O、CH3CH2OH、CH3OH等が、N原子を含有するガスとしてはN2、NH3、ND3、NO、NO2、N2O等が挙げられる。
【0096】
放電電力は、低周波、高周波、マイクロ波等グロー放電プラズマが形成されるものであればよいが、好ましくは5〜500kHzの低周波電力である。投入電力は、電極の面積に対して0.01〜5W/cm2の範囲が好ましく、リップル等の変動が少ない安定した連続発振波であることが望ましい。さらに、本発明の装置のプラズマドーピングによるp型層の成膜室104C、204Cには、高周波電力とともに直流電力を投入してもよい。
【0097】
直流電力を投入する場合、高周波放電電極に直流バイアスとして、放電電極が正になる向きに10〜200Vの範囲でスパーク等の異常放電の起こらない範囲内で高く投入することが好ましい。このような放電電力を成膜室104C、204Cに投入し、p型層成膜室104C、204C内においてプラズマドーピングによる半導体膜の形成を行う。
【0098】
帯状基体を連続的に移動させながら、各成膜室102〜104内において同時に上述のような半導体層の形成を一定時間続け、表面に半導体積層膜を形成した帯状基体を一定の長さ形成し、巻き取り室105内の巻き取りボビン109に連続的に巻き取る。
【0099】
【実施例】
以下では、図面を用いて上述した各形成装置を用いた実施例をを示すが、本発明はこれらの実施例によって何ら限定されるものではない。
【0100】
(実施例1)
本例では、製造例1に示した本発明に係る半導体積層膜の連続形成装置を用い、基体上に、nip接合からなる構造体を3個重ねて設け、nipnipnip構造のシリコン系非単結晶半導体の積層膜を連続的に形成した。そのとき、各nip接合をなすi型半導体層を、下からそれぞれ非晶質シリコンゲルマニウム、非晶質シリコンゲルマニウム、非晶質シリコンとした。
【0101】
第1のnip接合からなる構造体を形成する成膜室102A〜104Aにおける成膜条件は表1に、第2のnip接合からなる構造体を形成する成膜室102B〜104Bにおける成膜条件は表2に、第3のnip接合からなる構造体を形成する成膜室102C〜104Cにおける成膜条件は表3に示した。
図6は、本例で作製した太陽電池の層構成を示す模式的断面図である。
【0102】
以下では、本例の形成方法について、手順にしたがって説明する。
(1)SUS430BA製の帯状のステンレス板(幅12cm×長さ200m×厚さ0.15mm)の表面にスパッタリング法により500nmのAg層と、約2μmのZnO透明導電層と積層した、微小な凹凸表面を有する帯状基体をボビン108に巻き付けた状態で帯状基体の巻き出し室101にセットし、該帯状基体を各ガスゲート106を介して成膜室102A〜104Cを貫通させ、帯状基体の巻き取り室105まで渡し、弛まない程度に張力をかけた。なお、帯状基体の巻き取り室105には十分に乾燥したアラミド紙製の保護フィルム(デュポン製ノーメックス(商品名)、幅12cm×長さ200m×厚さ0.05mm)の巻き付けられたボビンをセットし、帯状基体とともに該保護フィルムが巻き込まれるようにした。
【0103】
(2)帯状基体をセットした後、各室101〜105内を不図示のロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで一度真空排気し、引き続き排気しながらHeガスを導入して約200PaのHe雰囲気中で各成膜室内部を約350℃に加熱ベーキングした。
【0104】
(3)加熱ベーキングの後、各室101〜105を一度真空排気し、引き続き成膜室101〜105をそれぞれの成膜室に接続したロータリーポンプとメカニカルブースターポンプを組み合わせたポンプで排気しながら、各ガスゲート106にゲートガスとしてH2を各500sccm、各成膜室102A〜104Cにそれぞれの原料ガスを所定流量導入した。そして、各室101〜105の排気管に設けたスロットルバルブの開度を調節することにより、帯状基体の巻き出し室101、巻き取り室105の内圧を125Paに、成膜室102A、103A、104A、102B、103B、104B、102C、103C、104Cの内圧をそれぞれ130Pa、135Pa、130Pa、130Pa、135Pa、130Pa、130Pa、135Pa、130Paに設定した。
【0105】
(4)各室の圧力が安定したところで、帯状基体の巻き取り室105の巻き取りボビン109を回転させ、帯状基体107を成膜室102Aから104Cに向かう方向に100cm/分の一定速度で連続的に移動させた。また、各成膜室102A〜104C内に設けた不図示の温度制御装置により、移動する帯状基体が各成膜室の成膜空間内で所定の温度になるように温度制御を行った。102Bと102Cを除く成膜室では、成膜温度と同じ温度まで10秒間の帯状基体の予備加熱を行った。成膜室102Bと102Cでは、成膜温度以上の温度まで帯状基体の予備加熱を行った。
【0106】
(5)帯状基体の温度が安定したところで、成膜室102A〜104Cに平行平板電極から13.56MHzの高周波電力を、成膜室104Cに平行平板電極から75kHzの低周波電力をそれぞれ不図示の電源からマッチング装置を介して投入した。放電電力の投入により各成膜室102A〜104C内の原料ガスはプラズマ化し、各成膜室内で連続的に移動する帯状基体表面に半導体膜の形成が行われ、帯状基体表面に連続的にnipnipnip構造の半導体積層膜が形成された。
【0107】
(6)帯状基体の搬送を開始してから連続して180分間移動させ、その間に170分間連続して半導体積層膜の形成を行った。約170mに亘って半導体積層膜を形成した後、放電電力の投入と、原料ガスの導入と、帯状基体および成膜室の加熱とを停止し、成膜室内のパージを行い、帯状基体および装置内部を十分冷却してから装置を開け、ボビン109に巻かれた帯状基体を帯状基体の巻き取り室105から装置の外へ取り出した。さらに、取り出した帯状基体を連続モジュール化装置によって連続的に加工し、本発明の装置で形成した半導体積層膜の上に、透明電極として全面に70nmのITO(In2O3+SnO2)薄膜を形成し、集電電極として一定間隔に細線状のAg電極を形成し、単位素子の直列化等のモジュール化を行うことにより、バンドギャップの異なる光起電力素子を積層した3層タンデム型太陽電池によって構成された35cm×35cmの太陽電池モジュールを連続的に作製した。
【0108】
(比較例1)
本例では、高周波プラズマCVD法によるn型半導体層の成膜室102Bと102Cで行った、帯状基体の予備加熱を行わなかった点が実施例1と異なる。
他の点は、実施例1と同様とした。
【0109】
第1のnip接合からなる構造体を形成する成膜室102A〜104Aにおける成膜条件は、実施例1と同じ表1の条件とした。第2のnip接合からなる構造体を形成する成膜室102B〜104Bにおける成膜条件は表4に、第3のnip接合からなる構造体を形成する成膜室102C〜104Cにおける成膜条件は表5に示した。
【0110】
以下では、作製した太陽電池モジュールに対して行った評価結果に関して説明する。
AM1.5(100mW/cm2)の疑似太陽光照射下にて、光電変換特性の評価を行った。実施例1の光電変換効率の平均値を、比較例1の光電変換効率の平均値で規格化した数値は、1.20と良好であった。また、モジュール間の光電変換効率のバラツキは、実施例1が±2%以内であるのに対して、比較例1は±5%と大きかった。
【0111】
(実施例2)
本例では、成膜室103Bにおいて形成されるi型半導体層を非晶質シリコンに代えた点が実施例1と異なる。
【0112】
第1のnip接合からなる構造体を形成する成膜室102A乃至104Aにおける成膜条件は、実施例1と同じ表1の条件とした。第2のnip接合からなる構造体を形成する成膜室102B乃至104Bにおける成膜条件は表6に示した。第3のnip接合からなる構造体を形成する成膜室102C乃至104Cにおける成膜条件は、実施例1と同じ表3の条件とした。
他の点は、実施例1と同様とした。
【0113】
(比較例2)
本例では、高周波プラズマCVD法によるn型半導体層の成膜室102Bと102Cで行った、帯状基体の予備加熱を行わなかった点が実施例2と異なる。
【0114】
第1のnip接合からなる構造体を形成する成膜室102A〜104Aにおける成膜条件は、比較例1と同じ表1の条件とした。第2のnip接合からなる構造体を形成する成膜室102B〜104Bにおける成膜条件は表7に示した。第3のnip接合からなる構造体を形成する成膜室102C〜104Cにおける成膜条件は、比較例1と同じ表5の条件とした。
他の点は、実施例2と同様とした。
【0115】
以下では、作製した太陽電池モジュールに対して行った評価結果に関して説明する。
AM1.5(100mW/cm2)の疑似太陽光照射下にて、光電変換特性の評価を行った。実施例2の光電変換効率の平均値を、比較例2の光電変換効率の平均値で規格化した数値は、1.15と良好であった。また、モジュール間の光電変換効率のバラツキは、実施例2が±2%以内であるのに対して、比較例2は±5%と大きかった。
【0116】
(実施例3)
本例では、成膜室103Cにおいて形成されるi型半導体層を非晶質炭化シリコンに代えた点が実施例1と異なる。
【0117】
第1のnip接合からなる構造体を形成する成膜室102A乃至104Aにおける成膜条件は、実施例1と同じ表1の条件とした。また、第2のnip接合からなる構造体を形成する成膜室102B乃至104Bにおける成膜条件も、実施例1と同じ表2の条件とした。第3のnip接合からなる構造体を形成する成膜室102C乃至104Cにおける成膜条件は、表8の条件とした。
他の点は、実施例1と同様とした。
【0118】
作製した太陽電池モジュールについて、AM1.5(100mW/cm2)の疑似太陽光照射下にて特性評価を行った。その結果、本例に係る太陽電池モジュールの光電変換効率の平均値を、従来の太陽電池モジュールの光電変換効率の平均値で規格化した数値は、1.20と良好であった。また、モジュール間の光電変換効率のバラツキは、本例が±2%以内であるのに対して、従来は±5%と大きかった。
【0119】
但し、実施例3との比較で用いた従来の太陽電池モジュールとは、第2および第3のnip接合からなる構造体におけるn型半導体層成膜前に、基体と共に堆積膜の加熱を行わない太陽電池モジュールを指す。
【0120】
(実施例4)
本例では、成膜室103Cにおいて形成されるi型半導体層を非晶質炭化シリコンに代えた点が実施例2と異なる。
【0121】
第1のnip接合からなる構造体を形成する成膜室102A乃至104Aにおける成膜条件は、実施例2と同じ表1の条件とした。また、第2のnip接合からなる構造体を形成する成膜室102B乃至104Bにおける成膜条件も、実施例2と同じ表6の条件とした。第3のnip接合からなる構造体を形成する成膜室102C乃至104Cにおける成膜条件は、表8の条件とした。
他の点は、実施例2と同様とした。
【0122】
作製した太陽電池モジュールについて、AM1.5(100mW/cm2)の疑似太陽光照射下にて特性評価を行った。その結果、本例に係る太陽電池モジュールの光電変換効率の平均値を、従来の太陽電池モジュールの光電変換効率の平均値で規格化した数値は、1.20と良好であった。また、モジュール間の光電変換効率のバラツキは、本例が±2%以内であるのに対して、従来は±5%と大きかった。
【0123】
但し、実施例4との比較で用いた従来の太陽電池モジュールとは、第2および第3のnip接合からなる構造体におけるn型半導体層成膜前に、基体と共に堆積膜の加熱を行わない太陽電池モジュールを指す。
【0124】
(実施例5)
本例では、装置例1に示した形成装置の代わりに、装置例2に示した形成装置を用いた点が実施例1と異なる。
また、装置例2に示した形成装置を使用する際、以下の5項目が実施例1と異なる。
【0125】
(イ)第2のnip接合からなる構造体におけるn型半導体層を形成する212、213、214の3つの成膜室の内、成膜室212では高周波電力を印加せず、加熱のみ行う基体加熱室とし、成膜室213および214では高周波プラズマCVD法でn型半導体層を形成した。
【0126】
(ロ)第1及び第2のnip接合からなる構造体のみ、高周波プラズマCVD法によるi型半導体層の形成後に、成膜室210Aおよび210Bでマイクロ波プラズマCVD法によるi型半導体層が形成され、さらにp型半導体層の形成前に、成膜室211Aおよび211Bで高周波プラズマCVD法によるi型半導体層表面が形成されるようにした。
【0127】
(ハ)成膜室210A、210Bにおいては、i型半導体層を形成するために3個の成膜室を使用し、また、210A、210Bの内部の各成膜室の帯状基体移動方向に対する長さは全て約20cmであったが、帯状基体表面とプラズマとの間に一定の長さの遮蔽板(プラズマ漏れガード兼用)を設けることによって半導体層の形成領域の帯状基体移動方向に対する長さを調節した。
【0128】
(ニ)成膜室210A、210Bの成膜室における、それぞれの成膜室の片側の側壁に設けたマイクロ波導入窓から2.45GHzのマイクロ波電力を、マイクロ波導入窓前方に帯状基体に平行に配設した棒状バイアス電極から13.56MHzの高周波電力を不図示の電源からマッチング装置を介して投入した。
【0129】
(ホ)第3のnip接合からなる構造体のn型半導体層を形成する成膜室202Cの予備加熱温度は、成膜温度より高い温度とした。
【0130】
第1のnip接合からなる構造体を形成する成膜室102A乃至104Aにおける成膜条件は、表9の条件とした。また、第2のnip接合からなる構造体を形成する成膜室102B乃至104Bにおける成膜条件は、表10の条件とした。第3のnip接合からなる構造体を形成する成膜室102C乃至104Cにおける成膜条件は、実施例1と同じ表3の条件とした。
【0131】
図7は、本例で作製した太陽電池の層構成を示す模式的断面図である。
他の点は、実施例1と同様とした。
【0132】
(比較例5)
本例では、第2のnip接合からなる構造体のn型半導体層を形成する212、213、214の3つの成膜室の内、成膜室212で行った帯状基体の予備加熱を行わなかった点が実施例5と異なる。
他の点は、実施例5と同様とした。
【0133】
以下では、作製した太陽電池モジュールに対して行った評価結果に関して説明する。
AM1.5(100mW/cm2)の疑似太陽光照射下にて、光電変換特性の評価を行った。実施例2の光電変換効率の平均値を、比較例2の光電変換効率の平均値で規格化した数値は、1.22と良好であった。また、モジュール間の光電変換効率のバラツキは、実施例5が±1.5%以内であるのに対して、比較例2は±5%と大きかった。
【0134】
【表1】
【0135】
【表2】
【0136】
【表3】
【0137】
【表4】
【0138】
【表5】
【0139】
【表6】
【0140】
【表7】
【0141】
【表8】
【0142】
【表9】
【0143】
【表10】
【0144】
【発明の効果】
以上説明したように、本発明によれば、光電変換効率が高く、かつ、モジュール間の光電変換効率のバラツキが小さい、光起電力素子の形成方法が得られる。
【図面の簡単な説明】
【図1】本発明に係る形成装置の一例を示す模式的断面図である。
【図2】本発明に係る形成装置の他の一例を示す模式的断面図である。
【図3】本発明に係る形成装置を構成するマイクロ波プラズマCVD法による成膜室の一例を示す模式的断面図である。
【図4】本発明に係る形成装置を構成する高周波プラズマCVD法による成膜室の一例を示す模式的断面図である。
【図5】本発明に係る形成装置を構成する高周波プラズマCVD法による成膜室の他の一例を示す模式的断面図である。
【図6】本発明に係る光起電力素子の層構成の一例を示す模式的断面図である。
【図7】本発明に係る光起電力素子の層構成の他の一例を示す模式的断面図である。
【符号の説明】
101、201 帯状基体の巻き出し室、
102A、102B、102C、202A、202B、202C 高周波プラズマCVD法によるn型半導体層の成膜室、
103A、103B、103C、203A、203B、203C 高周波プラズマCVD法によるi型半導体層の成膜室、
104A、104B、104C、204A、204B 高周波プラズマCVD法によるp型半導体層の成膜室、
204C プラズマドーピングによるp型半導体層の成膜室、
105、205 帯状基体の巻き取り室、
106、206、303、304、403、503、504 ガスゲート、
107、207、301、401、501 帯状基体、
108、208 帯状基体の巻き出しボビン、
109、209 帯状基体の巻き取りボビン、
210A、210B マイクロ波プラズマCVD法によるi型半導体層の成膜室、
211A、211B 高周波プラズマCVD法によるi型半導体層の成膜室、
212、213、214 高周波プラズマCVD法によるn型半導体層の成膜室、
302、402、502A、502B、502C 真空容器、
305 放電室ユニット、
306、307、308 成膜室、
309、407、507A、507B、507C 原料ガス導入管、
312 圧力測定管、
315、316、317 バイアス電極、
318、319、320 マイクロ波導入窓、
321、322、323、324 穴開き仕切板、
325、326、408、508A、508B、508C 排気管、
327 荒引き用排気管、
328 粉受け板、
329、411、511 プラズマ漏れガード、
330 成膜室温度制御装置、
331、412、512A、512B、5l2C 蓋、
332、413、414、513A、514A、513B、514B、513C、514C ランプヒーター、
333、334、335 基体温度制御装置、
336、337、338、339、415、416、515A、516A、515B、516B、515C、516C 熱電対、
340、417、517A、517B、517C リフレクター、
341、345、418、518 支持ローラー、
442、542 分離通路、
343、344、443、444、543、544 ゲートガス導入管、
405、505A、505B、505C 放電室、
406、506A、506B、506C 放電電極、
409、509A、509B、509C ブロックヒーター、
410、510A、510B、510C 放電室外部排気口、
601、701 基体、
602A、602B、602C、702A、702B、702C 高周波プラズマCVD法によるn型半導体層、
603A、603B、603C、703A、703B、703C、708A、708B 高周波プラズマCVD法によるi型半導体層、
604A、604B、604C、704A、704B 高周波プラズマCVD法によるp型半導体層、
604C、704C プラズマドーピングによるp型半導体層、
707A、707B マイクロ波プラズマCVD法によるi型半導体層、
605、705 透明導電膜、
606、706 集電電極。[0001]
[Industrial application fields]
The present invention Method for forming photovoltaic element Concerning. More specifically, in a photovoltaic device in which at least two structures consisting of nip junctions are stacked, the problem of hindering the movement of optical carriers generated by photoelectric conversion caused by the reverse junction portion is solved. did, Method for forming photovoltaic element Concerning.
[0002]
[Description of Related Art]
In recent years, power demand has increased rapidly worldwide, and production of various types of power has become active. However, along with this, problems of environmental pollution and global warming caused by thermal power generation and nuclear power generation have become obvious. Under these circumstances, solar power generation using sunlight will not cause problems of environmental pollution and global warming, and solar resources are not evenly distributed on the earth. Collecting.
[0003]
By the way, in order to put solar cell power generation into practical use, development of a technology relating to higher photoelectric conversion efficiency, more excellent characteristics and stability, and a structure suitable for mass production is expected. In addition, a large-area solar cell is required in order to increase the power generation scale.
[0004]
From such a background, it is formed by depositing a semiconductor thin film such as amorphous silicon on a relatively inexpensive substrate such as glass or metal sheet by decomposing a readily available source gas such as silane by glow discharge. Amorphous silicon solar cells have been proposed. In particular, this amorphous silicon solar cell is attracting attention because it is superior in mass productivity and low in cost compared to a solar cell made of single crystal silicon or the like, and various proposals have been made regarding its manufacturing method. Has been made.
[0005]
US Pat. No. 4,400,409 discloses a roll-to-roll method as an example of a method for forming a deposited film by plasma CVD suitable for producing an amorphous silicon solar cell. . In this deposited film forming method, a plurality of glow discharge regions are provided, a long belt-like substrate is disposed along a path through which the substrate sequentially passes through each glow discharge region, and a required conductive type semiconductor layer is formed. The belt-like substrate is continuously conveyed in the longitudinal direction while being deposited in each glow discharge region. Thereby, a solar cell having a desired semiconductor junction can be formed continuously. In this deposited film formation method, in order to prevent the dopant gas used in each glow discharge region from diffusing and mixing into other glow discharge regions, each glow discharge region is separated by a slit-like separation passage called a gas gate. They are separated from each other, and in this separation passage, for example, Ar, H 2 Such as scavenging gas flow is formed. With such a configuration, the deposited film forming method by the roll-to-roll method is suitable for manufacturing semiconductor elements such as solar cells.
[0006]
By the way, amorphous silicon solar cells have a characteristic deterioration phenomenon (Staebler-Wronski effect) due to light irradiation, which is not found in crystalline solar cells. In order to achieve high efficiency and low cost based on large-area production technology, and to put it to practical use as a power application, it is important to reduce this characteristic deterioration phenomenon.
[0007]
Regarding the above-mentioned characteristic deterioration phenomenon due to light irradiation, many studies have been conducted on the mechanism elucidation and the countermeasures against it from the aspects of semiconductor materials such as impurity reduction and characteristic recovery processing such as heat annealing. Has been done. In particular, the adoption of a tandem element structure in which unit power generation elements having a semiconductor junction such as pin are stacked in multiple layers of double, triple, or more can reduce the film thickness of each i-type semiconductor layer. , Light degradation can be suppressed. Further, the tandem element structure has been attracting attention in recent years because high efficiency can be achieved by stacking solar cells having different band gaps. In particular, among the tandem element structures, the three-layer tandem type can use a wider wavelength region of the incident light spectrum than the two-layer tandem type, so that high photoelectric conversion efficiency can be obtained and a higher output voltage can be obtained. It is excellent in that it can be obtained.
[0008]
However, in the tandem type element in which the unit power generation elements are directly joined, since the junction between the unit power generation elements is opposite to the semiconductor junction in each unit power generation element, the movement of the photocarrier generated by photoelectric conversion is inhibited, This is a problem for practical use. For example, in U.S. Pat. No. 4,272,641, when the impurity addition amount of the impurity layer of the different unit power generation elements constituting the reverse junction in the tandem type photovoltaic element is sufficiently high, the optical carriers are tunneled by the tunnel phenomenon. Although the tunnel junction layer is theoretically formed in advance, in reality, an impurity layer with a high impurity addition amount leading to the formation of the tunnel junction layer cannot be obtained, and a metal layer such as Pt is placed between the unit power generation elements. Proposes an intervening structure.
[0009]
[Problems to be solved by the invention]
The present invention has a problem in which the movement of photocarriers generated by photoelectric conversion due to the reverse junction portion is hindered in a photovoltaic device in which at least two structures each having a nip or pin junction are provided in an overlapping manner. Can be reduced Method for forming photovoltaic element The purpose is to provide.
[0010]
[Means for Solving the Problems]
Photovoltaic element of the present invention Forming method Is a structure comprising a nip junction laminated on the substrate in the order of n, i and p, where p is the p-type semiconductor layer, i is the i-type semiconductor layer and n is the n-type semiconductor layer. In the photovoltaic element provided by superposing at least two or more, when the lower layer of the reverse junction where the structures are in contact with each other is p ′, the upper layer is n ′, Between the step of forming the p ′ and the step of forming the n ′, the step of heat-treating the substrate formed up to the p ′ at a temperature higher than the substrate temperature when forming the n ′. Provided It is characterized by that.
[0013]
[Action]
In the invention according to claim 1, when the p-type semiconductor layer is p, the i-type semiconductor layer is i, and the n-type semiconductor layer is n, the n, the i, and the p layers are stacked on the base. In a photovoltaic device in which at least two structures composed of nip junctions are overlapped, when p ′ is the lower layer of the reverse junction where the structures are in contact with each other and n ′ is the upper layer, formation is performed up to p ′ Since the n ′ is formed after the heated substrate is heated at a temperature higher than the substrate temperature at the time of forming the n ′, an abnormal current-voltage characteristic is not observed, and nipnipnip having high photoelectric conversion efficiency A three-layer tandem photovoltaic device having a structure was obtained.
[0014]
This is a phenomenon that cannot be conceived from the conventional idea of increasing the amount of impurities added to the impurity layer or interposing a metal layer between unit power generation elements.
[0015]
There are three possible reasons why such an action is obtained.
First, by heating the substrate on which the nip structure or the nipnip structure is deposited, hydrogen intervening in the p-type semiconductor layer that is the outermost surface layer, particularly the amorphous silicon film near the surface, is desorbed, This is because there are a large number of dangling bonds, the localized levels existing between the band gaps are increased, and the optical carriers are easily tunneled at the interface.
[0016]
Second, by heating the substrate on which the nip structure or the nipnip structure is deposited, hydrogen intervening in the p-type semiconductor layer as the outermost surface layer, particularly the amorphous silicon film near the surface is desorbed. The added impurity becomes active, the impurity level is increased, and the photocarrier is easily tunneled at the p / n interface.
[0017]
Thirdly, by heating the substrate on which the nip structure or the nipnip structure is deposited, the added impurities in the p-type semiconductor layer, which is the outermost surface layer, become active, and the p-type semiconductor layer is diffused. This is because the impurity level in the type semiconductor layer is increased and the optical carriers are easily tunneled at the p / n interface.
[0018]
The present invention Then, between the step of forming the p ′ and the step of forming the n ′, the substrate formed up to the p ′ is heat-treated at a temperature higher than the substrate temperature when forming the n ′. Because we set up a process, Said A method for forming a photovoltaic element capable of producing the photovoltaic element is obtained.
[0020]
Embodiment Example
(Substrate)
As the substrate according to the present invention, a belt-like substrate having a longitudinal direction in the direction in which the substrate is conveyed is preferably used.
[0021]
As the material of the band-shaped substrate, it is preferable that the material has a desired strength and is less deformed and distorted at a temperature required when the semiconductor film is produced, specifically stainless steel, Aluminum and its alloys, iron and its alloys, copper and its metal thin plates and their composites, and metal thin films and / or SiO of different materials on their surfaces 2 , Si 3 N 4 , Al 2 O 3 Insulating thin film such as AlN, etc., which has been surface-coded by sputtering, vapor deposition, plating, etc. In addition, a simple metal or alloy and transparent conductive oxide on the surface of a heat-resistant resin sheet such as polyimide, polyamide, polyethylene terephthalate, epoxy, or a composite of these with glass fiber, carbon fiber, boron fiber, metal fiber, etc. (TCO) etc. which performed the electroconductive process by methods, such as plating, vapor deposition, sputtering, application | coating, are mentioned.
[0022]
In addition, the thickness of the band-shaped substrate is as thin as possible in consideration of cost, storage space, etc., as long as it is within a range in which the curved shape produced at the time of conveyance by the conveying means is maintained. Is desirable. Specifically, it is preferably 0.01 mm to 5 mm, more preferably 0.02 mm to 2 mm, and most preferably 0.05 mm to 1 mm. However, when a thin plate such as a metal is used, the thickness is relatively Even if it is thinned, a desired strength can be easily obtained. The width dimension of the band-shaped substrate is preferably a size that maintains the uniformity of plasma formed in each film forming chamber and is suitable for modularization of the photovoltaic element to be formed. Preferably it is 5 cm to 100 cm, more preferably 10 cm to 80 cm. The length of the band-shaped substrate is not particularly limited, and may be a length that can be wound in a roll shape, which is a longer one that is further elongated by welding or the like. Also good.
[0023]
When the belt-like substrate is electrically conductive such as metal, it may be used as an electrode for direct current extraction, and when it is electrically insulating such as synthetic resin, Al is formed on the surface on which the semiconductor film is formed. , Ag, Pt, Au, Ni, Ti, Mo, W, Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O 3 ZnO, SnO 2 -In 2 O 3 It is desirable that a so-called metal simple substance or alloy such as (ITO) and TCO are subjected to surface treatment in advance by a method such as plating, vapor deposition, sputtering, or the like to prepare an electrode for extracting current.
[0024]
When the band-shaped substrate is a non-translucent material such as a metal, a reflective conductive film for improving the reflectance of the long-wavelength light on the substrate surface is formed on the band-shaped substrate as described above. Is preferred. Examples of materials that can be suitably used as the material for the reflective conductive film include Ag, Al, and Cr. In addition, for the purpose of preventing interdiffusion of constituent elements between the base material and the semiconductor film or forming a buffer layer for preventing a short circuit, the semiconductor film on the base is made of a metal layer or the like as a reflective conductive film. It is preferably provided on the side to be produced. An example of a suitable material for the buffer layer is ZnO.
[0025]
In the case of a solar cell having a layer structure in which the band-shaped substrate is relatively transparent and light is incident from the band-shaped substrate side, a conductive thin film such as the transparent conductive oxide or metal thin film is previously formed. It is desirable to make a deposit.
[0026]
Further, the surface property of the band-shaped substrate may be a so-called smooth surface or a minute uneven surface. In the case of a minute uneven surface, it has a spherical shape, a conical shape, a pyramid shape, etc., and its maximum height (R max ) Is preferably 50 nm to 500 nm, the light reflection on the surface becomes irregular reflection, resulting in an increase in the optical path length of the reflected light on the surface.
[0027]
It is desirable that the belt-like substrate as described above is loaded into the apparatus of the present invention in a form in which the cylindrical bobbin is wound in a coil shape with a diameter within a range not plastically deformed.
[0028]
(Temperature control mechanism for belt-shaped substrate)
An example of the temperature control mechanism for the band-shaped substrate according to the present invention is shown in FIG. In FIG. 4,
[0029]
The temperature of the belt-
[0030]
Each of the
[0031]
(Support mechanism for belt-like substrate)
An example of the support mechanism for the belt-like substrate according to the present invention is shown in FIG. In FIG. 4, a
[0032]
The
[0033]
(Gas gate)
In the gas gate according to the present invention, adjacent film forming chambers are connected by a slit-shaped separation passage, and Ar, He, H, for example, are connected to the separation passage. 2 A connecting means between film forming chambers for separating a source gas by moving a belt-like substrate between adjacent film forming chambers by introducing a gas such as a gas flow toward the film forming chamber.
[0034]
FIG. 4 is a schematic cross-sectional view showing an example of various film forming chambers and gas gates connecting them in the present invention. The gas gates shown in FIG. 4 have basically the same structure.
[0035]
The
[0036]
In addition, the slit-shaped separation passage 442 prevents the band-shaped substrate from waving or vibrating when moving so that the semiconductor film forming surface of the band-shaped substrate contacts the lower surface of the inner wall of the separation passage and is not damaged. Should be wide in the thickness direction of the band-shaped substrate and short in the moving direction of the band-shaped substrate, and narrow in the thickness direction of the band-shaped substrate, Longer is better. Therefore, the inner dimension in the width direction of the strip-shaped substrate of the slit-shaped separation passage 442 is almost constant everywhere at a slightly larger width than the width of the band-shaped substrate, but the inner dimension in the thickness direction of the strip-shaped substrate is the same as that of the film forming chamber to be connected. The narrower the pressure difference is, the smaller the allowable amount of impurity gas is.
[0037]
For example, an i-type layer film formation chamber by microwave CVD has a low internal pressure and a small allowable amount of impurity gas, so that the internal pressure is relatively high, and an impurity addition layer film formation chamber by high frequency plasma CVD that introduces impurity gas The gas gates connecting the two are narrowed to the extent that the band-shaped substrate can finally pass through the thickness direction of the strip-shaped substrate of the separation passage, and is set in a range of about 0.3 to 3 mm. On the other hand, in the gas gate that connects between the unwinding chamber and the winding chamber of the belt-shaped substrate with almost no pressure difference and the film formation chamber of the high-frequency plasma CVD method, the inner dimension in the thickness direction of the belt-shaped substrate of the separation path is the band-shaped substrate. Is relatively wide so that it can be easily moved, and is set in a range of about 1 mm to 5 mm.
[0038]
(Forming equipment)
In the following, an example of a forming apparatus according to the present invention constituted by each of the film forming chambers described above with reference to the drawings is shown, but the present invention is not limited to these forming apparatuses.
[0039]
(Device Example 1)
FIG. 1 is a schematic explanatory view showing a basic example of an apparatus for continuously forming a semiconductor laminated film according to the present invention. Referring to FIG. 1, a continuous semiconductor film forming apparatus of the present invention includes a strip-shaped
[0040]
The series of film forming chambers are arranged in a convex shape in the gravitational direction such as a suspended curve shape or an arc shape along the shape of the belt-like substrate that hangs down by its own weight, and the belt-like substrate is stretched without slack by a slight tension. While maintaining a constant shape during film formation, the stress applied to the band-shaped substrate and the semiconductor film formed thereon during movement of the band-shaped substrate is reduced to suppress the deformation of the substrate and the occurrence of film defects due to the stress. ing.
[0041]
In the apparatus of FIG. 1, the strip-shaped
[0042]
The belt-
[0043]
(1) Enters the n-type
(2) Enter the i-type
[0044]
(3) Enter the p-type
(4) Enter the n-type
[0045]
(5) Enters the n-type
(6) Enter the i-type
[0046]
(7) Enter the i-type
(8) Enter the n-type
[0047]
(9) The n-type
(10) Enter the i-type
[0048]
(11) Enters the p-type
[0049]
(Device example 2)
FIG. 2 is a schematic explanatory view showing another example of the semiconductor multilayer film continuous forming apparatus of the present invention. In FIG. 2, the semiconductor film continuous forming apparatus of the present invention includes a strip-shaped
[0050]
The series of film forming chambers are arranged in a convex shape in the gravitational direction such as a suspended curve shape or an arc shape along the shape of the belt-like substrate that hangs down by its own weight, and the belt-like substrate is stretched without slack by a slight tension. While maintaining a constant shape during film formation, the stress applied to the band-shaped substrate and the semiconductor film formed thereon during movement of the band-shaped substrate is reduced to suppress the deformation of the substrate and the occurrence of film defects due to the stress. ing.
[0051]
In the apparatus of FIG. 2, the strip-shaped
[0052]
The band-shaped
[0053]
(1) Entering the n-type
(2) Enters the i-type
[0054]
(3) Enter the i-type
(4) Enter the i-type
[0055]
(5) Enter the p-type
(6) Enter the
[0056]
(7) Enter the n-type
(8) Enter the i-type
[0057]
(9) Enter the i-type layer deposition chamber 210B by the microwave plasma CVD method, and further form and stack an i-type silicon-based non-single-crystal semiconductor layer by the microwave plasma CVD method.
(10) Enter the i-type
[0058]
(11) Enter the p-type
(12) Enter the n-type layer deposition chamber 202C by the high-frequency plasma CVD method, and the strip substrate is heated together with the semiconductor layer formed on the strip substrate.
[0059]
(13) The n-type layer deposition chamber 202C is formed by high-frequency plasma CVD, and an n-type silicon-based non-single-crystal semiconductor layer is further formed and stacked by high-frequency plasma CVD.
(14) Enter the i-type
[0060]
(15) Enters the p-type
[0061]
(Device Example 3)
A device obtained by removing the i-type semiconductor
[0062]
(Example 4)
A device obtained by removing the i-type semiconductor
[0063]
(Device Example 5)
A device obtained by removing the i-type semiconductor
[0064]
(Formation method)
Hereinafter, the method for forming the photovoltaic element of the present invention using the above-described forming apparatus will be described with reference to the drawings, but the present invention is not limited to these forming methods.
[0065]
(Semiconductor layer formation process)
After preheating and baking of each film forming chamber, the shaft of the take-up
[0066]
While moving the band-shaped substrate, the temperature of the band-shaped substrate in the deposition film formation space of each film formation chamber is determined by the lamp heater, substrate temperature temperature control device, film formation chamber temperature control device, and block heater in each
[0067]
When the temperature of the belt-shaped substrate is stabilized, H from the film formation chamber 2 , He, Ar, Ne, Kr, Xe, etc. are stopped, and each of the
[0068]
Next, a predetermined flow rate is introduced from a gas cylinder into the
[0069]
When the flow rate of the source gas in each film forming chamber is stabilized, the exhaust capacity of each film forming chamber is adjusted by an exhaust amount adjusting valve or the like provided in the exhaust pipe, and each film forming chamber is set to a predetermined pressure.
[0070]
The preferable internal pressure of each chamber when the source gas is introduced is 0.1 to 10 Pa in the film forming chamber by the microwave plasma CVD method, and 10 to 1000 Pa in the other chambers.
[0071]
In order to prevent the impurity gas from being mixed, the internal pressure of the n-type
[0072]
When the pressure in each film formation chamber is stabilized, discharge power such as microwave power, high frequency power, low frequency power, and direct current power is supplied into each
[0073]
As described above, a plasma layer is simultaneously formed in each of the
At this time, the formation conditions of the respective semiconductor layers in the respective
[0074]
(Formation of n (or p) type semiconductor layer by high-frequency plasma CVD method)
In the
[0075]
The source gas introduced into the film forming chamber contains a gasifiable compound containing at least Si atoms. SiH containing gas atomizable compounds include SiH 4 , Si 2 H 6 , SiF 4 , SiFH 3 , SiF 2 H 2 , SiF 3 H, Si 3 H 8 , SiD 4 , SiHD 3 , SiH 2 D 2 , SiH 3 D, Si 2 D 3 H 3 Etc. The source gas may contain a gasatable compound containing Ge atoms for the purpose of narrowing the optical band gap.
[0076]
Specifically, GeH containing Ge atoms can be gasified. 4 , GeD 4 , GeF 4 , GeFH 3 , GeF 2 H 2 , GeF 3 H, GeHD 3 , GeH 2 D 2 , GeH 3 D etc. are mentioned. Furthermore, the source gas may contain a gasifiable compound containing atoms such as C, O, and N for the purpose of widening the optical band gap.
[0077]
Specifically, as a gasifiable compound containing a C atom, CH 4 , CD 4 , C n H 2n + 2 (N is an integer), C n H 2n (N is an integer), C 2 H 2 , C 6 H 6 , CO 2 , CO and the like.
[0078]
As gasifiable compounds containing O atoms, O 2 , CO, CO 2 , NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH etc. are mentioned.
As a gasifiable compound containing N atom, N 2 , NH 3 , ND 3 , NO, NO 2 , N 2 O etc. are mentioned.
[0079]
In addition, in the source gas, a gas containing Group V (or Group III) atoms in the periodic table in order to control the valence electrons of the non-single-crystal semiconductor layer formed to n (or p) type. Including compounds that can be converted to
[0080]
Examples of materials that can be used effectively as starting materials for introducing Group V atoms include PH for specifically introducing P atoms. 3 , P 2 H 4 Phosphorus hydrides such as PH 4 I, PF 3 , PF 5 , PCl 3 , PCl 5 , PBr 3 , PBr 5 , PI 3 And the like. In addition to AsH 3 , AsF 3 , AsCl 3 , AsBr 3 , AsF 5 , SbF 3 , SbF 5 , SbCl 3 , SbCl 5 , BiH 3 , BiCl 3 , BiBr 3 Etc. can also be mentioned. Especially PH 3 , PF 3 , AsH 3 Is suitable.
[0081]
Effectively used as starting materials for introducing Group III atoms are specifically B for introducing B atoms. 2 H 6 , B 4 H 10 , B 5 H 9 , B 5 H 11 , B 6 H 12 , B 6 H 14 Boron hydride such as BF 3 , BCl 3 And the like. Besides this, AlCl 3 , GaCl 3 , InCl 3 Etc. can also be mentioned. Especially B 2 H 6 , BF 3 Is suitable. The source gas is H 2 , D 2 , He, Ne, Ar, Xe, Kr or the like may be included.
[0082]
The discharge power input to the film forming chamber is for forming high-frequency plasma, and includes at least high-frequency power. The high-frequency power to be input is appropriately determined according to the flow rate of the source gas introduced into the film forming chamber, but is 0.001 to 1 W / cm with respect to the area of the high-frequency generating electrode. 2 It is desirable that the range is a stable continuous wave with little fluctuation such as ripple. The frequency of the high-frequency power is preferably in the range of 1 to 100 MHz, and an industrial frequency of 13.56 MHz is preferably used, and preferably has a small frequency fluctuation.
[0083]
DC power may be input together with high-frequency power, and a voltage of 10 to 200 V is applied to an electrode provided separately from the high-frequency discharge electrode and the discharge electrode in a direction in which the electrode side becomes positive within a range in which abnormal discharge such as spark does not occur. It is preferable to input.
[0084]
Such high-frequency power is input to the film forming chamber, preferably DC power is simultaneously input, the source gas is ionized and decomposed in the film forming chamber, and an n (or p) type silicon-based non-single material is formed on the band-shaped substrate. A crystalline semiconductor layer is formed.
[0085]
Note that the semiconductor layer formed under such film formation conditions is a non-single-crystal material ranging from amorphous silicon (including so-called microcrystals) to polycrystalline.
[0086]
(Formation of i-type semiconductor layer by microwave plasma CVD method)
In the apparatus of the present invention, the microwave power input to the i-type
[0087]
Furthermore, the microwave plasma CVD method of the present invention, the i-type
[0088]
Such microwave power is input to the film formation chamber 103, and preferably a high frequency or direct current power is input simultaneously to form a semiconductor film in the i-type layer film formation chamber 103 by microwave plasma CVD.
[0089]
(Formation of i-type semiconductor layer by high-frequency plasma CVD method)
In the apparatus of the present invention, the high-frequency power input to the i-type
[0090]
Furthermore, DC power may be supplied to the i-type
[0091]
Such high-frequency power is supplied to the
[0092]
(Deposition conditions in
In the
[0093]
The source gas introduced into the film formation chamber includes a gasifiable compound containing a group III atom in the periodic table in order to make the vicinity of the i-type non-single-crystal semiconductor layer surface p-type by plasma doping. .
[0094]
Effectively used as starting materials for introducing Group III atoms are specifically B for introducing B atoms. 2 H 6 , B 4 H 10 , B 5 H 9 , B 5 H 11 , B 6 H 12 , B 6 H 14 Boron hydride such as BF 3 , BCl 3 And the like. Besides this, AlCl 3 , GaCl 3 , InCl 3 Etc. can also be mentioned. Especially B 2 H 6 , BF 3 Is suitable. The source gas is H 2 , D 2 , He, Ne, Ar, Xe, Kr or the like may be included.
[0095]
Furthermore, the source gas may contain a gas containing a sufficient amount of Si atoms and a gas containing atoms such as C, O, and N to form an impurity doped layer having a desired film thickness by deposition. . In addition, as a gas containing such Si atoms, SiH 4 , Si 2 H 6 , SiF 4 , SiFH 3 , SiF 2 H 2 , SiF 3 H, Si 3 H 8 , SiD 4 , SiHD 3 , SiH 2 D 2 , SiH 3 D, Si 2 D 3 H 3 Etc. As a gas containing C atoms, CH 4 , CD 4 , C n H 2n + 2 (N is an integer), C n H 2n (N is an integer), C 2 H 2 , C 6 H 6 , CO 2 As gas containing O atoms, CO, etc. may be O 2 , CO, CO 2 , NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH or the like contains N atoms as N 2 , NH 3 , ND 3 , NO, NO 2 , N 2 O etc. are mentioned.
[0096]
The discharge power is not particularly limited as long as glow discharge plasma such as low frequency, high frequency, and microwave is formed, but is preferably low frequency power of 5 to 500 kHz. The input power is 0.01 to 5 W / cm with respect to the area of the electrode. 2 It is desirable that the range is a stable continuous wave with little fluctuation such as ripple. Furthermore, DC power may be supplied together with high-frequency power into the p-type
[0097]
When applying DC power, it is preferable to apply DC power to the high-frequency discharge electrode as high as within a range in which abnormal discharge such as spark does not occur in the range of 10 to 200 V in the direction in which the discharge electrode becomes positive. Such discharge power is supplied to the
[0098]
While continuously moving the band-shaped substrate, the formation of the semiconductor layer as described above is continued at the same time in each of the film forming chambers 102 to 104, and a band-shaped substrate having a semiconductor laminated film formed on the surface is formed to have a certain length. The winding
[0099]
【Example】
Below, although the Example using each formation apparatus mentioned above using drawings is shown, this invention is not limited at all by these Examples.
[0100]
(Example 1)
In this example, the semiconductor laminated film continuous forming apparatus according to the present invention shown in Production Example 1 is used, and three structures made of nip junctions are provided on a base to overlap each other, thereby forming a nipnipnip structure silicon-based non-single crystal semiconductor. The laminated film was continuously formed. At that time, the i-type semiconductor layers forming the nip junctions were amorphous silicon germanium, amorphous silicon germanium, and amorphous silicon, respectively, from the bottom.
[0101]
The film formation conditions in the
FIG. 6 is a schematic cross-sectional view showing the layer structure of the solar cell fabricated in this example.
[0102]
Below, the formation method of this example is demonstrated according to a procedure.
(1) Fine irregularities laminated on a surface of a stainless steel plate made of SUS430BA (width 12 cm × length 200 m × thickness 0.15 mm) with a 500 nm Ag layer and an approximately 2 μm ZnO transparent conductive layer by sputtering. A belt-like substrate having a surface is wound around the bobbin 108 and set in the belt-like
[0103]
(2) After setting the belt-like substrate, the
[0104]
(3) After heating and baking, each
[0105]
(4) When the pressure in each chamber is stabilized, the take-up
[0106]
(5) When the temperature of the belt-shaped substrate is stabilized, high-frequency power of 13.56 MHz is supplied from the parallel plate electrode to the
[0107]
(6) After starting to convey the belt-like substrate, it was continuously moved for 180 minutes, and during that time, a semiconductor laminated film was formed for 170 minutes. After the semiconductor laminated film is formed over about 170 m, the discharge power supply, the introduction of the source gas, and the heating of the band-shaped substrate and the film-forming chamber are stopped, and the film-forming chamber is purged. The apparatus was opened after the inside was sufficiently cooled, and the belt-like substrate wound around the
[0108]
(Comparative Example 1)
This example is different from Example 1 in that the band-shaped substrate was not preheated in the n-type semiconductor
The other points were the same as in Example 1.
[0109]
The film formation conditions in the
[0110]
Below, the evaluation result performed with respect to the produced solar cell module is demonstrated.
AM1.5 (100mW / cm 2 The photoelectric conversion characteristics were evaluated under the simulated sunlight irradiation. The numerical value obtained by normalizing the average value of the photoelectric conversion efficiency of Example 1 with the average value of the photoelectric conversion efficiency of Comparative Example 1 was as good as 1.20. In addition, the variation in the photoelectric conversion efficiency between modules was as large as ± 5% in Comparative Example 1 while that in Example 1 was within ± 2%.
[0111]
(Example 2)
This example is different from Example 1 in that the i-type semiconductor layer formed in the
[0112]
The film formation conditions in the
The other points were the same as in Example 1.
[0113]
(Comparative Example 2)
This example is different from Example 2 in that the band-shaped substrate was not preheated in the n-type semiconductor
[0114]
The film formation conditions in the film formation chambers 102 </ b> A to 104 </ b> A for forming the structure including the first nip junction were the same as those in Table 1 as in Comparative Example 1. Table 7 shows the film formation conditions in the
The other points were the same as in Example 2.
[0115]
Below, the evaluation result performed with respect to the produced solar cell module is demonstrated.
AM1.5 (100mW / cm 2 The photoelectric conversion characteristics were evaluated under the simulated sunlight irradiation. The numerical value obtained by normalizing the average value of the photoelectric conversion efficiency of Example 2 with the average value of the photoelectric conversion efficiency of Comparative Example 2 was as good as 1.15. Further, the variation in the photoelectric conversion efficiency between modules was as large as ± 5% in Comparative Example 2 while that in Example 2 was within ± 2%.
[0116]
(Example 3)
This example is different from Example 1 in that the i-type semiconductor layer formed in the
[0117]
The film formation conditions in the
The other points were the same as in Example 1.
[0118]
About the produced solar cell module, AM1.5 (100 mW / cm 2 ) Was evaluated under simulated sunlight irradiation. As a result, the numerical value obtained by normalizing the average value of the photoelectric conversion efficiency of the solar cell module according to this example with the average value of the photoelectric conversion efficiency of the conventional solar cell module was as good as 1.20. Also, the variation in the photoelectric conversion efficiency between modules was as large as ± 5% in the prior art, while this example was within ± 2%.
[0119]
However, the conventional solar cell module used in comparison with Example 3 does not heat the deposited film together with the substrate before forming the n-type semiconductor layer in the structure composed of the second and third nip junctions. Refers to a solar cell module.
[0120]
(Example 4)
This example is different from Example 2 in that the i-type semiconductor layer formed in the
[0121]
The film formation conditions in the
The other points were the same as in Example 2.
[0122]
About the produced solar cell module, AM1.5 (100 mW / cm 2 ) Was evaluated under simulated sunlight irradiation. As a result, the numerical value obtained by normalizing the average value of the photoelectric conversion efficiency of the solar cell module according to this example with the average value of the photoelectric conversion efficiency of the conventional solar cell module was 1.20. Also, the variation in the photoelectric conversion efficiency between modules was as large as ± 5% in the prior art, while this example was within ± 2%.
[0123]
However, the conventional solar cell module used in comparison with Example 4 does not heat the deposited film together with the substrate before forming the n-type semiconductor layer in the structure formed of the second and third nip junctions. Refers to a solar cell module.
[0124]
(Example 5)
The present embodiment is different from the first embodiment in that the forming apparatus shown in the apparatus example 2 is used instead of the forming apparatus shown in the apparatus example 1.
Further, when the forming apparatus shown in the apparatus example 2 is used, the following five items are different from those in the first embodiment.
[0125]
(A) Of the three
[0126]
(B) Only in the structure composed of the first and second nip junctions, after the i-type semiconductor layer is formed by the high-frequency plasma CVD method, the i-type semiconductor layer is formed by the microwave plasma CVD method in the
[0127]
(C) In the
[0128]
(D) In the
[0129]
(E) The preheating temperature of the film formation chamber 202C in which the n-type semiconductor layer of the structure including the third nip junction is formed is higher than the film formation temperature.
[0130]
The film formation conditions in the
[0131]
FIG. 7 is a schematic cross-sectional view showing the layer structure of the solar cell fabricated in this example.
The other points were the same as in Example 1.
[0132]
(Comparative Example 5)
In this example, preheating of the belt-shaped substrate performed in the
The other points were the same as in Example 5.
[0133]
Below, the evaluation result performed with respect to the produced solar cell module is demonstrated.
AM1.5 (100mW / cm 2 The photoelectric conversion characteristics were evaluated under the simulated sunlight irradiation. The numerical value obtained by normalizing the average photoelectric conversion efficiency of Example 2 with the average photoelectric conversion efficiency of Comparative Example 2 was as good as 1.22. Further, the variation in the photoelectric conversion efficiency between the modules was as large as ± 5% in Comparative Example 2 while that in Example 5 was within ± 1.5%.
[0134]
[Table 1]
[0135]
[Table 2]
[0136]
[Table 3]
[0137]
[Table 4]
[0138]
[Table 5]
[0139]
[Table 6]
[0140]
[Table 7]
[0141]
[Table 8]
[0142]
[Table 9]
[0143]
[Table 10]
[0144]
【The invention's effect】
As described above, according to the present invention, the photoelectric conversion efficiency is high and the variation in photoelectric conversion efficiency between modules is small. Method for forming photovoltaic element Is obtained.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing an example of a forming apparatus according to the present invention.
FIG. 2 is a schematic cross-sectional view showing another example of the forming apparatus according to the present invention.
FIG. 3 is a schematic cross-sectional view showing an example of a film forming chamber by a microwave plasma CVD method that constitutes a forming apparatus according to the present invention.
FIG. 4 is a schematic cross-sectional view showing an example of a film forming chamber by a high-frequency plasma CVD method that constitutes a forming apparatus according to the present invention.
FIG. 5 is a schematic cross-sectional view showing another example of a film forming chamber by a high-frequency plasma CVD method that constitutes the forming apparatus according to the present invention.
FIG. 6 is a schematic cross-sectional view showing an example of a layer configuration of a photovoltaic element according to the present invention.
FIG. 7 is a schematic cross-sectional view showing another example of the layer configuration of the photovoltaic element according to the present invention.
[Explanation of symbols]
101, 201 Unwinding chamber for the strip-shaped substrate,
102A, 102B, 102C, 202A, 202B, 202C n-type semiconductor layer deposition chamber by high-frequency plasma CVD method,
103A, 103B, 103C, 203A, 203B, 203C A chamber for forming an i-type semiconductor layer by a high-frequency plasma CVD method,
104A, 104B, 104C, 204A, 204B A p-type semiconductor layer deposition chamber formed by high-frequency plasma CVD,
A deposition chamber for a p-type semiconductor layer by 204C plasma doping;
105, 205 Winding chamber for the belt-shaped substrate,
106, 206, 303, 304, 403, 503, 504 Gas gate,
107, 207, 301, 401, 501 strip substrate,
108, 208 Unwinding bobbin of the belt-shaped substrate,
109, 209 A winding bobbin of a belt-shaped substrate,
210A, 210B A chamber for forming an i-type semiconductor layer by microwave plasma CVD,
211A, 211B A chamber for forming an i-type semiconductor layer by a high-frequency plasma CVD method,
212, 213, 214 An n-type semiconductor layer deposition chamber formed by a high-frequency plasma CVD method,
302, 402, 502A, 502B, 502C vacuum vessel,
305 discharge chamber unit,
306, 307, 308 Deposition chamber,
309, 407, 507A, 507B, 507C source gas introduction pipe,
312 pressure measuring tube,
315, 316, 317 bias electrode,
318, 319, 320 microwave introduction window,
321, 322, 323, 324 perforated partition plate,
325, 326, 408, 508A, 508B, 508C exhaust pipe,
327 roughing exhaust pipe,
328 powder receiving plate,
329, 411, 511 Plasma leak guard,
330 Deposition chamber temperature control device,
331, 412, 512A, 512B, 512C lid,
332, 413, 414, 513A, 514A, 513B, 514B, 513C, 514C lamp heater,
333, 334, 335 substrate temperature control device,
336, 337, 338, 339, 415, 416, 515A, 516A, 515B, 516B, 515C, 516C thermocouple,
340, 417, 517A, 517B, 517C reflector,
341, 345, 418, 518 support rollers,
442, 542 separation passage,
343, 344, 443, 444, 543, 544 gate gas introduction pipe,
405, 505A, 505B, 505C discharge chamber,
406, 506A, 506B, 506C discharge electrodes,
409, 509A, 509B, 509C Block heater,
410, 510A, 510B, 510C discharge chamber external exhaust port,
601, 701 substrate,
602A, 602B, 602C, 702A, 702B, 702C n-type semiconductor layer by high frequency plasma CVD method,
603A, 603B, 603C, 703A, 703B, 703C, 708A, 708B i-type semiconductor layer by high-frequency plasma CVD method,
604A, 604B, 604C, 704A, 704B p-type semiconductor layer by high-frequency plasma CVD method,
604C, 704C p-type semiconductor layer by plasma doping,
707A, 707B i-type semiconductor layer by microwave plasma CVD method,
605, 705 transparent conductive film,
606, 706 Current collecting electrode.
Claims (1)
基体上に、前記n、前記i、前記pの順番に積層したnip接合からなる構造体を、少なくとも2つ以上重ねて設けた光起電力素子において、
前記構造体同士が接する逆接合部の下層をp’、上層をn’としたとき、
前記p’を形成する工程と前記n’を形成する工程との間に、
前記p’まで形成された前記基体を、前記n’を形成するときの基体温度より高い温度で加熱処理する工程を設けたことを特徴とする光起電力素子の形成方法。 When p-type semiconductor layer is p, i-type semiconductor layer is i, and n-type semiconductor layer is n,
In a photovoltaic device in which at least two or more structures composed of nip junctions laminated in the order of n, i, and p are provided on a substrate,
When the lower layer of the reverse junction where the structures are in contact is p ′ and the upper layer is n ′,
Between the step of forming the p ′ and the step of forming the n ′,
A method of forming a photovoltaic device, comprising the step of heat-treating the substrate formed up to p ′ at a temperature higher than the substrate temperature when forming n ′.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21505195A JP3624025B2 (en) | 1995-08-23 | 1995-08-23 | Method for forming photovoltaic element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21505195A JP3624025B2 (en) | 1995-08-23 | 1995-08-23 | Method for forming photovoltaic element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0964389A JPH0964389A (en) | 1997-03-07 |
JP3624025B2 true JP3624025B2 (en) | 2005-02-23 |
Family
ID=16665955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21505195A Expired - Fee Related JP3624025B2 (en) | 1995-08-23 | 1995-08-23 | Method for forming photovoltaic element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3624025B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888158B1 (en) * | 2009-07-21 | 2011-02-15 | Sears Jr James B | System and method for making a photovoltaic unit |
-
1995
- 1995-08-23 JP JP21505195A patent/JP3624025B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0964389A (en) | 1997-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571785B2 (en) | Method and apparatus for forming deposited film | |
US6383576B1 (en) | Method of producing a microcrystal semiconductor thin film | |
JP3169337B2 (en) | Photovoltaic element and method for manufacturing the same | |
EP0406690B1 (en) | Process for continuously forming a large area functional deposited film by microwave PCVD method and an apparatus suitable for practicing the same | |
US6100465A (en) | Solar battery having a plurality of I-type layers with different hydrogen densities | |
US6495392B2 (en) | Process for producing a semiconductor device | |
JPH11251612A (en) | Manufacture of photovoltaic element | |
US6379994B1 (en) | Method for manufacturing photovoltaic element | |
US6413794B1 (en) | Method of forming photovoltaic element | |
JP3025179B2 (en) | Method for forming photoelectric conversion element | |
KR100190801B1 (en) | Method of and apparatus for fabrication of photovoltaic cell | |
JP2002305315A (en) | Method of forming semiconductor element, and semiconductor element | |
US6025039A (en) | Method for producing a photovoltaic cell | |
JP3624025B2 (en) | Method for forming photovoltaic element | |
JP3684013B2 (en) | Semiconductor thin film and photovoltaic device manufacturing apparatus | |
JPH11261087A (en) | Photovoltaic element | |
JP3093504B2 (en) | Photovoltaic element, method for forming the same, and apparatus for forming the same | |
JP4416569B2 (en) | Deposited film forming method and deposited film forming apparatus | |
JP3542480B2 (en) | Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method | |
JP3181121B2 (en) | Deposition film formation method | |
JP3068963B2 (en) | Deposition film production equipment | |
JP2000192245A (en) | Formation of deposition film by microwave plasma cvd method | |
JP3658249B2 (en) | Semiconductor layer manufacturing method, photovoltaic device manufacturing method, and semiconductor layer manufacturing apparatus | |
JP3658165B2 (en) | Continuous production equipment for photoelectric conversion elements | |
JP3624120B2 (en) | Photovoltaic element manufacturing method and photovoltaic element manufacturing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |