JP3623658B2

JP3623658B2 - Flash signal detection circuit

Info

Publication number: JP3623658B2
Application number: JP14414798A
Authority: JP
Inventors: 達郎山内; 亮一矢島; 清一合志; 美治三浦
Original assignee: Oki Electric Industry Co Ltd; Japan Broadcasting Corp
Current assignee: Oki Electric Industry Co Ltd; Japan Broadcasting Corp
Priority date: 1998-05-26
Filing date: 1998-05-26
Publication date: 2005-02-23
Anticipated expiration: 2018-05-26
Also published as: JPH11341305A

Description

【０００１】
【発明の属する技術分野】
本発明は、映像信号からフラッシュ信号を検出するフラッシュ信号検出回路に関するものである。
【０００２】
【従来の技術】
フレームシンクロナイザでは、入力信号と出力信号とは互いに非同期であるため、無限大のメモリを用いない限りフレームの追い越し、フレームの繰り返しが所定の頻度で発生する。たとえば、出力信号の同期周波数が入力信号の同期周波数よりも若干低い場合、メモリの読み出しより書き込みが先行する状態が発生するため、信号を１フィールドスキップさせることにより追い越し現象を回避している。このスキップが行われたとき、フィールドの不連続が発生するため入力信号が動画像の場合、動きの不連続が視覚的に検知される。しかし、この部分が静止画やシーンチェンジであるときは、フィールドの不連続は視覚的に検知できない。そこで、フレームシンクロナイザでは、静止画やシーンチェンジを検出し、その時点でスキップを行っていた。
【０００３】
このシーンチェンジは、一般にシーンチェンジが行われると１フレーム間のフィールドの相関が急激に大きく変化することを利用して検出されていた。すなわち、シーンチェンジがあったとき、映像信号におけるフレーム間差分値は時間的に画面全体において急変する。そこで、フレーム間差分値の絶対値をブロック毎に累計し、累計値が所定のレベル以上となるブロック数を全フィールドに渡って調べ、その数が所定の値以上となるときシーンチェンジとみなしていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のシーンチェンジ検出方法では、フラッシュによっても信号レベルが大きく変化するため、フラッシュをシーンチェンジと誤って検出するおそれがあった。このフラッシュ時にスキップを実行すると、フラッシュによる映像信号のレベル変化は短時間で局所的であるためフラッシュ前後のフレームにおける映像信号の相関は大きいので、スキップによる画像の不連続が視覚的に検知され、非常に目障りになるという問題があった。この場合、フラッシュを検出できれば、フラッシュによるスキップを回避することができる。
【０００５】
本発明はこのような従来技術の問題を解消し、シーンチェンジと区別してフラッシュ信号のみを検出できるフラッシュ信号検出回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は上述の課題を解決するために、輝度信号からフラッシュ信号を検出するフラッシュ信号検出回路において、この回路は、輝度信号の１フレーム間差分値を求め、符号が正の差分値についてブロック毎に累計するフレーム差分値累計手段と、フレーム差分値累計手段により累計された累計値と予め定められた第１の閾値とをブロック毎に比較し、累計値が第１の閾値以上となるブロックの数を１フィールドに渡って累計するブロック数累計手段と、ブロック数累計手段により累計されたブロック数と予め定められた第２の閾値とを比較し、ブロック数が第２の閾値以下であるときフラッシュ検出信号を出力するフラッシュ検出手段とを含むことを特徴とする。
【０００７】
また、本発明は、輝度信号からフラッシュ信号を検出するフラッシュ信号検出回路において、この回路は、輝度信号の１フレーム間差分値の絶対値を求め、この絶対値をブロック毎に累計するフレーム差分値累計手段と、フレーム差分値累計手段により累計された累計値を１フィールド遅延させて出力する１フィールド遅延手段と、１フィールド遅延手段から出力される累計値からフレーム差分値累計手段により累計された累計値を減算し、減算した値が予め定められた閾値以上であるときフラッシュ検出信号を出力するフラッシュ検出手段とを含むことを特徴とする。
【０００８】
また、本発明は、輝度信号からフラッシュ信号を検出するフラッシュ信号検出回路において、この回路は、輝度信号の１フレーム間差分値を求め、符号が正の差分値についてブロック毎に累計するフレーム差分値累計手段と、フレーム差分値累計手段により累計された累計値と予め定められた第１の閾値とをブロック毎に比較し、この累計値が第１の閾値より大きいとき論理「１」を出力し、累計値が第１の閾値より小さいとき論理「０」を出力する比較手段と、比較手段から出力される論理「１」または「０」を１フィールド遅延させて出力する１フィールド遅延手段と、１フィールド遅延手段から論理「１」が出力され比較手段から論理「０」が出力されたとき、論理「１」を出力する論理演算手段と、論理演算手段から出力される論理「１」の数を１フィールドに渡って累計し、累計値が予め定められた第２の閾値以下であるときフラッシュ検出信号を出力するフラッシュ検出手段とを含むことを特徴とする。
【０００９】
また、本発明は、映像信号からフラッシュ信号を検出するフラッシュ信号検出回路において、この回路は、映像信号の輝度信号からフラッシュ信号を検出して第１のフラッシュ検出信号を出力する第１のフラッシュ検出手段と、映像信号の色信号からフラッシュ信号を検出して第２のフラッシュ検出信号を出力する第２のフラッシュ検出手段と、第１のフラッシュ検出手段から第１のフラッシュ検出信号が出力され、第２のフラッシュ検出手段から第２のフラッシュ検出信号が出力されないとき第１のフラッシュ検出信号を外部へ出力する比較演算手段とを含むことを特徴とする。
【００１０】
さらに、本発明は、映像信号からシーンチェンジを検出してシーンチェンジ検出信号を出力するシーンチェンジ検出手段と、映像信号からフラッシュ信号を検出するフラッシュ検出手段と、シーンチェンジ検出手段がシーンチェンジを検出した場合に、フラッシュ検出手段がフラッシュ信号を検出しないときはシーンチェンジ検出信号を出力し、フラッシュ検出手段がフラッシュ信号を検出したときはシーンチェンジ検出信号を所定の期間出力しないようにシーンチェンジ検出手段を制御するシーンチェンジ制御手段とを含むことを特徴とする。
【００１１】
【発明の実施の形態】
次に添付図面を参照して本発明の実施例を詳細に説明する。
【００１２】
図１は、第１の実施例のフラッシュ信号検出回路１０の構成を示すブロック図である。このフラッシュ信号検出回路１０は、フラッシュ信号の２次元的な分布（画面上における分布）が局所的である点に着目してフラッシュ信号を検出するものである。ここで、フラッシュ信号とは、フラッシュ光が当てられた対象物に対応する映像信号である。
【００１３】
図１において、１フレーム遅延回路１２と差分回路１４にはディジタル化されたテレビジョン信号の輝度信号（Ｙ信号）１００が外部から入力される。１フレーム遅延回路１２は、Ｙ信号１００を１フレーム遅延させて差分回路１４へ出力する。差分回路１４は、外部から直接入力されるＹ信号１００と１フレーム遅延回路１２から出力される信号のレベル差を求め、このレベル差を示す差分信号１０２を累算回路１６へ出力する。
【００１４】
累算回路１６は、差分回路１４から出力される差分信号１０２が示すレベル差の符号を調べ、正のレベル差値のみを累算する。これは、フラッシュ信号は１フレーム前のＹ信号に比べて常にレベルが大きく、そのレベル差は常に正となるためである。また、累算は、ｍ画素×ｎラインのブロック毎に行う。このブロックは、小さすぎるとフラッシュ信号検出に対するノイズの影響が大きくなり、大きすぎるとフラッシュ信号検出の感度が低下する。たとえば、７２０画素×２４０ラインの５２５／６０方式のテレビジョン信号の場合、１ブロックの大きさは６４画素×３２ラインが一応の目安となる。
【００１５】
累算回路１６で累算された累計値は、比較回路１８へ出力される。比較回路１８は、累算回路１６から出力される累計値と予め定められたスレッシュホールドレベル（閾値）α１とを比較し、累計値がα１以上のとき論理「１」をカウント回路２０へ出力する。カウント回路２０は、比較回路１８から１フィールド（全画面）の期間内に出力される論理「１」の数をカウントし、そのカウント値を比較回路２２へ出力する。比較回路２２は、カウント回路２０から出力されるカウント値と、予め定められたスレッシュホールドレベル（閾値）β１およびγ１と比較し、カウント値がβ１以下でかつγ１以上のとき、そのフィールドにフラッシュ信号が含まれる判断し、フラッシュ検出信号１０４を出力する。本実施例では、β１、γ１の値はβ１＝１０、γ１＝１に設定しているが、フラッシュ信号の検出精度に大きく影響及ぼすので装置に応じて決定するのが好ましい。
【００１６】
次に、図１のフラッシュ検出回路１０の動作を説明する。フラッシュ信号は、カメラフラッシュによりレベルがインパルス的に変化する映像信号であり、図２に示すように画面（フィールド）の狭い領域に分布する。ただし、フラッシュ光が強くなるとフラッシュ信号は画面のほぼ全体に拡大する。しかし、この場合、フラッシュ光が当てられた画面とフラッシュ光が当てられていない１フレーム前の画面との相関は小さくなるので、フラッシュをシーンチェンジと誤って検出しても視覚上は構わない。そこで、本実施例では、フラッシュ光によるフレームの不連続が視覚的に検知できない程度のフラッシュ光、具体的には、図２に示すような画面に局所に分布するフラッシュ信号をフラッシュ検出の対象とする。
【００１７】
図１において、Ｙ信号１００は、１フレーム遅延回路１２と差分回路１４とに入力される。１フレーム遅延回路１２に入力されたＹ信号１００は、１フレームに相当する時間だけ遅延されて差分回路１４に入力される。差分回路１４では、Ｙ信号１００のレベルＡと１フレーム遅延回路１２からの信号のレベルＢとのレベル差Ａ−Ｂが求められる。フラッシュ信号はレベルが大きいので、レベル差Ａ−Ｂが正のときＹ信号１００はフラッシュ信号と考えられ、レベル差Ａ−Ｂはフラッシュ信号と１フレーム前の信号とのレベル差となる。差分回路１４で求められたレベル差は差分信号１０２として累算回路１６に入力される。
【００１８】
累算回路１４では、符号が正のレベル差値のみがブロック毎に累算される。これにより、各ブロックにおけるフラッシュ信号のレベルに比例する累計値が求められたことになる。累算回路１６で求められた累計値は、比較回路１８に入力される。比較回路１８では、累算回路１６からの累計値とスレッシュホールドレベルα１とが比較される。そして、累計値がα１以上のとき、その累計値に対応するブロックにはフラッシュ信号が含まれると判断され、論理「１」がカウント回路２０へ出力される。図２に示すようにフラッシュ信号は局所的に分布する特徴を有するが、累計値をα１以上に限定することによりより局所的なものになる。
【００１９】
カウント回路２０では、比較回路１８から出力される論理「１」の数がカウントされる。カウントは、１フィールド（全画面）の期間に渡って実行される。これにより、１フィールドにおけるフラッシュ信号が含まれるブロック数が求められる。そのカウント値は比較回路２２へ入力される。比較回路２２では、カウント回路２０からのカウント値とスレッシュホールドレベルβ１およびγ１とが比較される。
【００２０】
フラッシュ信号の場合、累算回路１６で累算された累計値がα１以上となるブロックは画面上において局所的に存在するので、１フィールドにおける累計値がα１以上となるブロックの総数はあまり大きくはなく、たとえば１０以下である。これに対してシーンチェンジでは、累計値がα１以上となるブロックはほぼ全画面に渡って分布するため、１フィールドにおける累計値がα１以上となるブロックの総数は１フィールドの全ブロック数に近い値になる。そこで、本実施例では、フラッシュ信号とシーンチェンジとを区別するため、カウント回路２０からのカウント値とスレッシュホールドレベルβ１とを比較し、カウント値がβ１より小さいときフラッシュ信号を検出したとする。
【００２１】
また、シーンチェンジでは、フレーム間差分値の符号が正のものや負のものが混在する場合があり、フレーム間差分値の累計値が大きくならない場合もある。そこで、本実施例では、このようなシーンチェンジとフラッシュ信号とを区別するため、カウント回路２０からのカウント値とスレッシュホールドレベルγ１とを比較し、カウント値がγ１以上でかつβ１以下であるとき、フラッシュ信号を検出したとして、比較回路２２からフラッシュ検出信号を出力する。このように、本実施例では、フレーム間差分信号のレベルが大きいが、２次元的な広がりが小さい信号をフラッシュ信号として検出するものである。
【００２２】
図３は、第２の実施例のフラッシュ信号検出回路３０の構成を示すブロック図である。このフラッシュ信号検出回路３０は、フラッシュ信号の時間的な変化がシーンチェンジの場合と相違することに着目してフラッシュ信号を検出するものである。
【００２３】
図３において、１フレーム遅延回路３２と差分回路３４にはディジタル化されたテレビジョン信号のＹ信号３００が外部から入力される。１フレーム遅延回路３２、差分回路３６は、図１の１フレーム遅延回路１２、差分回路１６とそれぞれ同じものである。差分回路３４は、差分信号３０２を絶対値変換回路３６へ出力する。絶対値変換回路３６は、差分回路３４から出力される差分信号３０２が示すレベル差を絶対値化して累算回路３８へ出力する。累算回路３８は、絶対値変換回路３６から出力される絶対値を累算する。この累算は、ｍ画素×ｎラインのブロック単位で実行される。このブロックは、７２０画素×２４０ラインの５２５／６０方式のテレビジョン信号の場合、第１の実施例の場合と同様に６４画素×３２ラインが一応の目安となる。累算回路３８は、求めた累計値を正規化回路４０へ出力する。
【００２４】
正規化回路４０は、累算回路３８から出力される累計値についてビット変換する。たとえば、入力されるＹ信号３００が８ビットからなるとき、これを累算回路３８により６４画素×３２ラインのブロックについて累算すると累計値は１９ビットになる。しかし、１９ビットになると回路規模が増大するので、正規化回路４０によりビット変換してビット数を、たとえば１２ビットに落とす。なお、正規化回路４０は、非線形回路であってもよい。正規化回路４０で正規化された累計値を示す信号は、１フイ一ルド遅延回路４２と比較演算回路４４に入力される。
【００２５】
１フィールド遅延回路４２は、入力される信号を１フィールド遅延させて比較演算回路４４へ出力する。比較演算回路４４は、１フィールド遅延回路４２からの信号のレベルＣと正規化回路４０からの信号のレベルＤとのレベル差Ｃ−Ｄを算出し、レベルＣが予め定められたスレッシュホールドレベル（閾値）α２以上であって、レベル差Ｃ−Ｄが予め定められたスレッシュホールドレベル（閾値）β２以上であるとき、フラッシュ信号を検出したとしてフラッシュ検出信号３０２を出力する。
【００２６】
次に、図３のフラッシュ検出回路３０の動作を説明する。図３において、Ｙ信号３００は、１フレーム遅延回路１２と差分回路１４に入力される。図４は、このＹ信号３００が有する波形の一例であり、Ｖは１フィールドの期間を示す。図４において、フラッシュ信号Ａは、カメラフラッシュによりパルス的に変化し、１フィールド以内の狭い領域に分布している。ただし、カメラフラッシュが長い場合やフラッシュが複数発生した場合には、フラッシュ信号Ａは１フィールド以上に広がる。
【００２７】
しかし、この場合、フラッシュ光が当てられた画面とフラッシュ光が当てられていない１フレーム前の画面との相関は小さくなるので、フラッシュをシーンチェンジと誤って検出しても視覚上は問題ない。そこで、本実施例では、フラッシュ光によるフレームの不連続が視覚的に検知できない程度のフラッシュ光、具体的には、図４に示すような１フィールド期間内の狭い領域で発生するフラッシュ信号のみをフラッシュ検出の対象にする。
【００２８】
図３に戻って、１フレーム遅延回路３２に入力されたＹ信号３００は、１フレームに相当する時間だけ遅延され、差分回路３４に入力される。差分回路３４では、Ｙ信号３００のレベルＡと１フレーム遅延回路３２から出力される信号のレベルＢとのレベル差Ａ−Ｂが求められる。このレベル差は、差分信号３０２として絶対値変換回路３６に入力される。絶対値変換回路３６では、差分信号３０２が示すレベル差の絶対値が求められ、累算回路３８へ出力される。累算回路３８では、絶対値変換回路３６からの絶対値をブロック毎に累算する。これにより、各ブロックにおけるフレーム間差分値の絶対値の累計値が得られる。累算回路３８で求められた累計値は、正規化回路４０に入力される。
【００２９】
正規化回路４０では、累算回路３８からの累計値のビット数を、たとえば、１９ビットから１２ビットにビット変換する。正規化回路４０で正規化された累計値を示す信号は、１フイ一ルド遅延回路４２と比較演算回路４４に入力される。１フィールド遅延回路４２に入力された信号は、１フィールド遅延されて比較演算回路４４に入力される。図４に示すようにフラッシュ信号Ａは、レベルが１フレーム前のＹ信号より大きく、かつ１フィールド期間内の狭い領域で発生する。したがって、フラッシュ信号が存在するブロックのフレーム間差分値の絶対値の累計値は大きいものとなる。そこで、比較演算回路４４では、スレッシュホールドレベルα２より大きい累計値をフラッシュ信号についての累計値とみなす。
【００３０】
次いで、比較演算回路４４では、１フィールド遅延回路４２で１フィールド遅延された信号（累計値）のレベルＣがスレッシュホールドレベルα２以上のとき、この信号のレベルＣと正規化回路４０から出力される信号（累計値）のレベルＤとを比較する。つまり、フラッシュ信号が含まれると思われるブロックの累計値と、次のフィールドの同じ位置にあるブロックの累計値とを比較する。フラッシュ信号は１フィールド期間内で終結するので、１フィールド遅延回路４２からの累計値がフラッシュ信号のものであれば、そのレベル差Ｃ−Ｄは大きいものとなる。そこで、１フィールド遅延回路４２からの信号のレベルＣがα２以上であって、この信号のレベルＣと正規化回路４０からの信号のレベルＤとのレベル差Ｃ−Ｄがスレッシュホールドレベルレベルβ２以上であるとき、フラッシュ信号を検出したとしてフラッシュ検出信号３０２を出力する。
【００３１】
なお、シーンチェンジの場合には、比較演算回路４４に入力される１フィールド遅延回路４２からの信号のレベルＣがα２以上になったとしても、正規化回路４０からの信号のレベルＤは１フィールド遅延回路４２からの信号のレベルＣとほぼ同じなるので、レベル差Ｃ−Ｄはβ２以上になることはない。したがって、本実施例によれば、シーンチェンジをフラッシュ信号と誤って検出することはない。
【００３２】
図５は、第３の実施例のフラッシュ信号検出回路５０の構成を示すブロック図である。このフラッシュ信号検出回路５０は、フラッシュ信号が画面上で局所的に発生し、時間軸方向でパルス的に急激に変化するという性質を有することに着目し、第１の実施例のフラッシュ信号検出回路１０および第２の実施例のフラッシュ信号検出回路３０を融合したものであり、フラッシュ信号の誤りなく検出することができる。
【００３３】
図５において、１フレーム遅延回路５２と差分回路５４にはディジタル化されたテレビジョン信号のＹ信号５００が外部から入力される。１フレーム遅延回路５２、差分回路５４、および累算回路５６は、図１の１フレーム遅延回路１２、差分回路１４、および累算回路１６とそれぞれ同じものである。比較回路５８は、累算回路５６から出力される累計値と予め定められたスレッシュホールドレベル（閾値）α３とを比較し、累計値がα３以上のとき論理「１」を出力し、それ以外のときは論理「０」を出力する。これにより、比較回路５８からは、フラッシュ信号が存在するブロックが検出される毎に論理「１」が出力される。比較回路５８から出力される論理「１」は、１フィールド遅延回路６０および論理演算回路６２に入力される。
【００３４】
１フィールド遅延回路６０は、入力される信号を１フィールド遅延させて論理演算回路６２へ出力する。論理演算回路６２は、１フィールド遅延回路４０から出力される１フィールド前の論理値Ｘおよび比較回路５８から現在出力される論理値Ｙを用いて論理演算を行う。具体的には、ブロックにフラッシュ信号が含まれる場合には論理値は「１」となり、また、フラッシュ信号は１フィールド期間内で終結し次のフィールドには影響を及ぼさないので、次のフィールドのブロックに対する論理値は「０」となる。そこで、論理演算回路６２は、論理値Ｘが「１」で論理値Ｙが「０」であるとき、フラッシュ信号を検出したとして論理「１」をカウント回路６４へ出力する。
【００３５】
カウント回路６４は、入力される論理「１」の数を１フィールドに渡ってカウントする。これにより、１フィールドにおけるフラッシュ信号が含まれるブロックの総数が得られる。なお、１ブロックの大きさは、７２０画素×２４０ラインの５２５／６０方式のテレビジョン信号の場合、第１の実勢例の場合と同様に６４画素×３２ラインが一応の目安となる。カウント回路６４で計数されたカウント値は比較回路６６に入力される。比較回路６６は、入力されたカウント値と予め定められたスレッシュホールドレベル（閾値）β３およびγ３と比較する。そして、カウント値がβ３以下でかつγ３以上であるとき、フラッシュ信号を検出したとしてフラッシュ検出信号５０２を出力する。なお、本実施例では、β１、γ１の値をそれぞれβ１＝１０、γ１＝１に設定しているが、フラッシュ信号の検出精度に大きく影響及ぼすので装置に応じて決定するのが好ましい。
【００３６】
次に、図５のフラッシュ信号検出回路５０の動作を図６の動作説明図を参照しながら説明する。図５において、Ｙ信号５００は、１フレーム遅延回路５２と差分回路５４とに入力される。図６（ａ）は、このＹ信号５００が有する波形の一例であり、フラッシュ信号Ａが含まれている。なお、Ｖは１フィールドの期間を示す。このフラッシュ信号は、前述したように、カメラフラッシュによりインパルス的に変化し、画面上では局所的に発生し、短時間（１フィールド以内）に終結する。
【００３７】
ただし、カメラフラッシュ期間が長い場合や大きいフラッシュが複数発生した場合には、フラッシュ信号は１フィールド以上に広がる。しかし、この場合、フラッシュ光が当てられた画面とフラッシュ光が当てられていない１フレーム前の画面との相関は小さくなるので、フラッシュをシーンチェンジと誤って検出しても視覚上は構わない。そこで、本実施例では、フラッシュ光によるフレームの不連続が視覚的に検知できない程度のフラッシュ光、具体的には、図２および図４に示すようなフラッシュ信号を検出の対象としている。
【００３８】
１フレーム遅延回路３２に入力されたＹ信号５００は、図６（ｂ）に示すように１フレームに相当する時間だけ遅延され、差分回路５４に入力される。差分回路５４では、Ｙ信号５００のレベルＡと１フレーム遅延回路５２からの信号のレベルＢとのレベル差Ａ−Ｂ（差分値）が求められる。この差分値は累算回路５６に入力される。累算回路５６では、符号が正の差分値にのみをブロック毎に累算する。これにより、各ブロックにおけるフラッシュ信号のレベルに比例する累計値が求められる。図６（ｃ）は、累算回路５６で求められた累計値を示す。この累計値は比較回路５８に入力される。
【００３９】
比較回路５８では、累算回路５６からの累計値とスレッシュホールドレベルα３とが比較される。そして、累計値がα３以上のとき、その累計値に対応するブロックはフラッシュ信号を含む判断され、論理「１」が出力される。図６（ｄ）は比較回路５８の出力を示す。フラッシュ信号は、図６（ａ）に示すように１フィールド内の短い時間に終結しているので、比較回路５８によりα３以上の累計値を取り出せば、その累計値はより局所的なものとなる。比較回路５８から出力された論理「１」は、１フィールド遅延回路６０と論理演算回路６２とに入力される。
【００４０】
１フィールド遅延回路６０に入力された論理「１」は、１フィールド遅延されて論理演算回路６２に入力される。図６（ｅ）は、１フィールド遅延回路６０から出力された論理「１」を示す。このとき、累算回路５６から出力される累計値は、フラッシュ信号が十分に減衰しているのでα３以下となり、比較回路５８からは論理「０」が出力される。したがって、論理演算回路６２では、フラッシュ信号が検出されたとして論理「１」を出力する。論理演算回路６２から出力される論理値はカウント回路６４に入力される。
【００４１】
カウント回路６４では、論理「１」の入力回数を全画面（１フィールド）に渡ってカウントする。前述したように、フラッシュ信号は画面上では局所的に発生し、時間軸上では１フィールド内の短時間に終結するので、フラッシュ信号を含むブロックは１画面の全ブロックの一部分となる。したがって、フラッシュ信号が含まれるブロック数を全画面（１フィールド）についてカウントすれば、その総数は小さいものとなる。そこで、比較回路６６では、カウント回路６４からのカウント値とスレッシュホールドレベルβ３とを比較し、カウント値がβ３以下であるときフラッシュ信号を検出したとして、フラッシュ検出信号５０２を出力する。ただし、誤検出を回避するためγ３以上のカウント値のみを判断の対象とする。図６（ｆ）は、このフラッシュ検出信号５０２を示す。
【００４２】
次に、図７（ａ）に示すように時間ｔ１でシーンチェンジが行われたＹ信号５００が入力された場合の動作を説明する。シーンチェンジ直前と直後の画面は大きく相違する。したがって、累算回路５６から出力される累計値は、図７（ｃ）に示すように２フィールドに渡ってスレッシュホールドレベルα３より大きな値となり、比較回路５８からは、図７（ｄ）に示すように２フィールドに渡って論理「１」が出力される。これにより、論理演算回路６２には、図７の（ｄ）および（ｅ）に示すような論理値が入力される。論理演算回路６２は、比較回路５８からの論理値が「０」で１フィールド遅延回路６０からの論理値が「１」のとき、フラッシュ信号を検出したとして図７（ｆ）に示すようにフラッシュ信号５０２を出力する。
【００４３】
しかし、通常のシーンチェンジ検出回路では時間ｔ３の１フィールド前の時間ｔ２にシーンチェンジを検出するので、シーンチェンジ検出回路でシーンチェンジを検出したときにシーンチェンジ検出信号を数フィールドの間ホールドするようにすれば、フラッシュ検出回路５０から誤ってフラッシュ検出信号が出力されても、このフラッシュ検出信号を無効とすることができる。
【００４４】
図８は、第４の実施例のフラッシュ信号検出回路８０の構成を示すブロック図である。このフラッシュ信号検出回路７０は、輝度信号はカメラフラッシュによりレベルが大きく変化するが、色信号はフラッシュによりレベルがあまり変化しないことに着目してフラッシュ信号を誤りなく検出するものである。
【００４５】
図８において、フラッシュ検出回路７２にはＹ信号８００が入力され、フレーム間差分値累計回路７４には、Ｙ信号７００に対応する色差信号（Ｐｂ）７０２が入力され、フレーム間差分値累計回路７６には、Ｙ信号７００に対応する色差信号（Ｐｒ）７０４が入力される。なお、色差信号に替えて他の色信号を用いてもよい。フラッシュ検出回路７２は、入力されるＹ信号からフラッシュ信号を検出してフラッシュ検出信号７０６を比較演算回路９６へ出力する。このフラッシュ検出回路７２は、本実施例では、前述の第１の実施例、第２の実施例、および第３の実施例の何れかのフラッシュ信号検出回路である。なお、フラッシュ検出回路７２としてこれらのフラッシュ信号検出回路以外のものを用いてもよい。
【００４６】
フレーム間差分値累計回路７４、８０は、Ｐｂ７０２、Ｐｒ７０４のフレーム間差分値の絶対値をブロック毎に累計して出力するものであり、たとえば、図２の１フレーム遅延回路３２、差分回路３４、絶対値変換回路３６、および累算回路３８で構成される回路に相当する。フレーム間差分値累計回路７４で算出された累計値は１フィールド遅延回路７６および比較回路７８へ出力され、フレーム間差分値累計回路８０で算出された累計値は１フィールド遅延回路８２および比較回路８４へ出力される。
【００４７】
比較回路７８は、１フィールド遅延回路７６から出力される信号のレベルＡと、フレーム間差分値累計回路７４から出力される信号のレベルＢとのレベル差Ａ−Ｂを算出する。そして、このレベル差値と予め定められたスレッシュホールドレベル（閾値）α４とを比較し、レベル差値がα４以下であるとき論理「０」を比較演算回路８６へ出力する。比較回路８４も比較回路７８と同様に、１フィールド遅延回路８２から出力される信号とフレーム間差分値累計回路８０から出力される信号のレベル差がスレッシュホールドレベルα４以下であるとき論理「０」を比較演算回路８６へ出力するなお、スレシュホールドレベルα４の値は、フラッシュ検出回路７２で用いられるこのα４に対応するスレシュホールドレベルの値とは必ずしも一致している必要ない。
【００４８】
比較演算回路８６は、フラッシュ検出回路７２からフラッシュ検出信号７０６が出力され、比較回路７８、８４から論理「０」が出力されたとき、真のフラッシュ信号を検出したとしてフラッシュ検出信号７０８を出力する。なお、Ｐｂ７０２、Ｐｒ７０４については、ブロック単位でフラッシュの検出を実行しているが、フィールド単位で実行するように構成してもよい。また、フラッシュ信号検出の確度がやや落ちても回路構成の簡素化を重視する場合には、Ｐｂ７０２、Ｐｒ７０４の何れか一方を省略してもよい。
【００４９】
次に、図８のフラッシュ検出回路７０の動作を説明する。図８において、フラッシュ信号を含むＹ信号７００がフラッシュ検出回路７２に入力されると、フラッシュ信号が検出され、フラッシュ検出信号７０６が出力される。また、Ｐｂ７０２がフレーム間差分値累計回路７４に入力されるとフレーム間差分値の絶対値の累計値がブロック毎に算出され、その累計値は１フィールド遅延回路７６および比較回路７８に入力される。比較回路７８では、フレーム間差分値累計回路７４からの累計値と１フィールド遅延回路７６からの累計値とを比較する。
【００５０】
前述したように、色差信号のレベルは、輝度信号とは異なりフラッシュによってはあまり変化しない。したがって、フラッシュ信号を含むブッロクの累計値と１フィールド前（フラッシュ時前）の同じ位置にあるブロックの累計値との差は大きくなることはない。そこで、比較回路７８では、フレーム間差分値累計回路７４からの信号と１フィールド遅延回路７６からの信号の差がスレッシュホールドレベルα４以下となるとき、論理「０」が出力される。同様にして、比較回路８４からも論理「０」が出力される。比較回路７８，８４から出力された論理値は比較演算回路８６に入力される。比較演算回路８６では、フラッシュ検出回路８２からフラッシュ検出信号７０６が入力され、比較回路７８、８４から論理「０」が入力されたとき真のフラッシュ信号を検出したとして、フラッシュ検出信号７０８を出力する。
【００５１】
なお、シーンチェンジの場合、比較回路７８に入力されるシーンチェンジ直後のフィールドの累計値とシーンチェンジ直前（１フィールド前）のフィールドの累計値との差は大きく、スレッシュホールドレベルα４以上となる。したがって、シーンチェンジの場合、比較回路７８からは論理「１」が出力される。同様にして、比較回路８４からも論理「１」が出力される。比較演算回路８６では、フラッシュ検出回路７２からフラッシュ検出信号７０６が出力される場合でも、比較回路７８、８４から論理「１」が出力されるときはシーンチェンジであると判断し、フラッシュ検出信号７０８を出力しない。よって、フラッシュ検出回路７２がシーンチェンジを誤ってフラッシュであると判断してフラッシュ検出信号７０６を出力した場合でも、比較演算回路８６からフラッシュ検出信号７０８が出力されることはない。
【００５２】
なお、本実施例では、色差信号Ｐｂ、Ｐｒのレベルがフラッシュにより大きく変化しないことを前提とするものであるが、フラッシュ光が強いため映像信号レベルが飽和したような場合には、色差信号のレベルも大きく変化することもあり得る。しかし、このような場合は、シーンチェンジと考えることができるので、問題はない。
【００５３】
なお、第１の実施例から第４の実施例は、フラッシュ信号を検出するものであるが、フラッシュ信号と同様な性質を有する信号の検出にも適用できることは勿論である。
【００５４】
図９は、シーンチェンジ検出装置の実施例を示すブロック図である。このシーンチェンジ検出装置９０は、シーンチェンジ検出回路９２とフラッシュ検出回路９４とを組み合わせて、フラッシュに惑わされることなくシーンチェンジのみを正確に検出しようとするものである。なお、シーンチェンジ検出回路９２におけるシーンチェンジ検出方式や、フラッシュ検出か隘路９４におけるフラッシュ検出方式は特に限定されるものではなく、シーンチェンジ、フラッシュが検出できればよい。
【００５５】
図９において、シーンチェンジ検出回路９２およびフラッシュ検出回路９４には、ディジタル化されたテレビジョン信号のＹ信号が入力される。シーンチェンジ検出回路９２は、Ｙ信号によりシーンチェンジを検出してシーンチェンジ検出信号９０２をシーンチェンジ制御回路９６へ出力する。フラッシュ検出回路９０４は、Ｙ信号によりフラッシュ信号を検出してフラッシュ検出信号９０４をシーンチェンジ制御回路９６へ出力する。
【００５６】
シーンチェンジ制御回路９６は、フラッシュ検出回路９４から出力されるフラッシュ検出信号９０４に基づいて、シーンチェンジ検出回路９２から出力されるシーンチェンジ検出信号９０２をシーンチェンジ検出信号９０６として外部に出力するか否かを決める。具体的には、シーンチェンジ検出回路９２からシーンチェンジ検出信号９０２が出力されたとき、フラッシュ検出回路９２からフラッシュ検出信号９０４が出力されない場合は、このシーンチェンジ検出信号９０２をシーンチェンジ検出信号９０６として出力する。
【００５７】
しかし、シーンチェンジ検出回路９２からシーンチェンジ検出信号９０２が出力されたときでも、フラッシュ検出回路９２からフラッシュ検出信号９０４が出力された場合には、そのフラッシュが検出されたフィールドの期間内はシーンチェンジ検出信号９０６の出力を停止する。したがって、シーンチェンジ時にフレームの飛び越し、繰り返しなどの不連続を発生させて２信号間の同期をとるシンクロナイザ等の装置にシーンチェンジ検出装置９０を用いれば、シーンチェンジ検出回路９２がフラッシュを誤ってシーンチェンジと判断してもシーンチェンジ検出信号が出力されないので、不必要に画像の不連続を発生させることがなくなる。
【００５８】
【発明の効果】
このように本発明によれば、フラッシュをシーンチェンジと区別して検出することが可能になり、シーンチェンジ検出回路と本発明よるフラッシュ検出回路とを組み合わせることにより、真のシーンチェンジを検出することが可能となる。したがって、シーンチェンジ等による映像信号の急変は動きベクトルが誤動作するためシーンチェンジ時にはフレーム内の符号化に切り替える必要がある動き補正を用いたフレーム間高能率符号化装置や、動きベクトルを用いて動き補正を行っているため映像信号が急変したときは動きベクトル検出の誤動作を回避するために動き補正をリセットする必要があるＴＶ方式変換装置等のようなフィールド数変換装置や、静止画やシーンチェンジ時にフレームの飛び越し、または繰り返しを実行して不連続を起こさせることにより動画像における不連続が発生する頻度を軽減しているフレームシンクロナイザー等に有用である。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるフラッシュ信号検出回路を示すブロック図である。
【図２】フラッシュ信号の２次元的な分布の概略を示す図である。
【図３】本発明の第２の実施例によるフラッシュ信号検出回路を示すブロック図である。
【図４】フラッシュ信号を含む入力信号の波形を示す図である。
【図５】本発明の第３の実施例によるフラッシュ信号検出回路を示すブロック図である。
【図６】図５に示すフラッシュ信号検出回路のフラッシュ時における動作を説明する図である。
【図７】図５に示すフラッシュ信号検出回路のシーンチェンジ時における動作を説明する図である。
【図８】本発明の第４の実施例によるフラッシュ信号検出回路を示すブロック図である。
【図９】本発明によるシーンチェンジ検出装置を示すブロック図である。
【符号の説明】
１０、３０、５０、７０フラッシュ信号検出回路
１２、３２、５２１フレーム遅延回路
１４、３４、５４差分回路
１６、３８、５６累算回路
１８、２２、５８、６６、７８、８４比較回路
２０、６４カウント回路
３６絶対値変換回路
４０正規化回路
４２、６０、７６、８２１フィールド遅延回路
４４、８６比較演算回路
６２論理演算回路
７２、９４フラッシュ検出回路
７４、８０フレーム間差分値累計回路
９０シーンチェンジ検出装置
９２シーンチェンジ検出回路
９６シーンチェンジ制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a flash signal detection circuit for detecting a flash signal from a video signal.
[0002]
[Prior art]
In the frame synchronizer, since the input signal and the output signal are asynchronous with each other, frame overtaking and frame repetition occur at a predetermined frequency unless an infinite memory is used. For example, when the synchronization frequency of the output signal is slightly lower than the synchronization frequency of the input signal, a state in which writing precedes reading from the memory occurs. Therefore, the overtaking phenomenon is avoided by skipping the signal by one field. When this skip is performed, field discontinuity occurs, so that when the input signal is a moving image, motion discontinuity is visually detected. However, when this part is a still image or a scene change, the field discontinuity cannot be visually detected. Therefore, the frame synchronizer detects a still image or a scene change, and skips at that time.
[0003]
This scene change is generally detected by making use of the fact that the field correlation between one frame changes drastically when a scene change is made. That is, when there is a scene change, the inter-frame difference value in the video signal changes suddenly over the entire screen in terms of time. Therefore, the absolute value of the inter-frame difference value is accumulated for each block, the number of blocks whose cumulative value is equal to or higher than a predetermined level is examined over all fields, and when the number exceeds a predetermined value, it is regarded as a scene change. It was.
[0004]
[Problems to be solved by the invention]
However, in the above-described scene change detection method, the signal level is greatly changed by the flash, and there is a possibility that the flash is erroneously detected as a scene change. When skipping is performed during this flash, the video signal level change due to flash is local in a short time, so the correlation between the video signals in the frames before and after the flash is large, so image discontinuity due to skipping is visually detected, There was a problem of being very annoying. In this case, if the flash can be detected, the skip due to the flash can be avoided.
[0005]
SUMMARY OF THE INVENTION An object of the present invention is to provide a flash signal detection circuit capable of solving such problems of the prior art and detecting only a flash signal as distinguished from a scene change.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problem, the present invention provides a flash signal detection circuit for detecting a flash signal from a luminance signal, which obtains a difference value between frames of the luminance signal, and for each difference block having a positive sign. The frame difference value accumulating means for accumulating the data and the accumulated value accumulated by the frame difference value accumulating means are compared with a predetermined first threshold value for each block, and the accumulated value is equal to or greater than the first threshold value. The block number accumulating means for accumulating the number over one field and the block number accumulated by the block number accumulating means are compared with a predetermined second threshold value, and the block number is equal to or smaller than the second threshold value. And flash detection means for outputting a flash detection signal.
[0007]
Further, the present invention provides a flash signal detection circuit for detecting a flash signal from a luminance signal, wherein the circuit obtains an absolute value of a difference value between one frame of the luminance signal and accumulates the absolute value for each block. Accumulating means, 1 field delay means for outputting the accumulated value accumulated by the frame difference value accumulating means with a delay of one field, and the accumulated value accumulated by the frame difference value accumulating means from the accumulated value output from the 1 field delay means. And flash detection means for outputting a flash detection signal when the value is subtracted and the subtracted value is equal to or greater than a predetermined threshold value.
[0008]
Further, the present invention provides a flash signal detection circuit for detecting a flash signal from a luminance signal, wherein the circuit obtains a difference value between frames of the luminance signal and accumulates the difference value having a positive sign for each block. The cumulative means and the cumulative value accumulated by the frame difference value cumulative means and a predetermined first threshold value are compared for each block, and when this cumulative value is larger than the first threshold value, a logic “1” is output. Comparing means for outputting a logic “0” when the cumulative value is smaller than a first threshold; and a 1-field delay means for outputting the logic “1” or “0” output from the comparing means with a delay of one field; When a logic “1” is output from the 1-field delay means and a logic “0” is output from the comparison means, a logic operation means that outputs a logic “1” and a logic output from the logic operation means The number of 1 "and accumulated over one field, characterized in that it comprises a flash detection means for outputting a flash detection signal when the accumulated value is below a second predetermined threshold value.
[0009]
According to another aspect of the present invention, there is provided a flash signal detection circuit for detecting a flash signal from a video signal, wherein the circuit detects a flash signal from a luminance signal of the video signal and outputs a first flash detection signal. Means, a second flash detection means for detecting a flash signal from the color signal of the video signal and outputting a second flash detection signal, a first flash detection signal being output from the first flash detection means, And a comparison operation means for outputting the first flash detection signal to the outside when the second flash detection signal is not output from the second flash detection means.
[0010]
Furthermore, the present invention provides a scene change detection means for detecting a scene change from a video signal and outputting a scene change detection signal, a flash detection means for detecting a flash signal from the video signal, and the scene change detection means for detecting a scene change. When the flash detection means does not detect the flash signal, it outputs a scene change detection signal, and when the flash detection means detects the flash signal, the scene change detection means does not output the scene change detection signal for a predetermined period. And scene change control means for controlling.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will now be described in detail with reference to the accompanying drawings.
[0012]
FIG. 1 is a block diagram showing the configuration of the flash signal detection circuit 10 of the first embodiment. The flash signal detection circuit 10 detects the flash signal by paying attention to the fact that the two-dimensional distribution (the distribution on the screen) of the flash signal is local. Here, the flash signal is a video signal corresponding to an object to which flash light is applied.
[0013]
In FIG. 1, a digitized luminance signal (Y signal) 100 of a television signal is input from the outside to the 1-frame delay circuit 12 and the difference circuit 14. The 1 frame delay circuit 12 delays the Y signal 100 by 1 frame and outputs it to the difference circuit 14. The difference circuit 14 obtains the level difference between the Y signal 100 directly input from the outside and the signal output from the one-frame delay circuit 12 and outputs a difference signal 102 indicating the level difference to the accumulation circuit 16.
[0014]
The accumulation circuit 16 checks the sign of the level difference indicated by the difference signal 102 output from the difference circuit 14 and accumulates only the positive level difference value. This is because the flash signal always has a higher level than the Y signal one frame before, and the level difference is always positive. Accumulation is performed for each block of m pixels × n lines. If this block is too small, the influence of noise on the flash signal detection becomes large, and if it is too large, the sensitivity of flash signal detection decreases. For example, in the case of a 525/60 television signal of 720 pixels × 240 lines, the size of one block is 64 pixels × 32 lines.
[0015]
The accumulated value accumulated by the accumulation circuit 16 is output to the comparison circuit 18. The comparison circuit 18 compares the accumulated value output from the accumulation circuit 16 with a predetermined threshold level (threshold value) α1, and outputs a logic “1” to the count circuit 20 when the accumulated value is equal to or greater than α1. . The count circuit 20 counts the number of logic “1” s output from the comparison circuit 18 within a period of one field (full screen), and outputs the count value to the comparison circuit 22. The comparison circuit 22 compares the count value output from the count circuit 20 with predetermined threshold levels (threshold values) β1 and γ1, and when the count value is not more than β1 and not less than γ1, And the flash detection signal 104 is output. In this embodiment, the values of β1 and γ1 are set to β1 = 10 and γ1 = 1. However, since it greatly affects the detection accuracy of the flash signal, it is preferable to determine according to the apparatus.
[0016]
Next, the operation of the flash detection circuit 10 of FIG. 1 will be described. The flash signal is a video signal whose level changes in an impulse manner by the camera flash, and is distributed in a narrow area of the screen (field) as shown in FIG. However, when the flash light becomes strong, the flash signal expands to almost the entire screen. However, in this case, the correlation between the screen to which the flash light is applied and the screen one frame before which the flash light is not applied is small, so that it is visually acceptable if the flash is erroneously detected as a scene change. Therefore, in this embodiment, flash light that cannot be visually detected as a frame discontinuity due to flash light, specifically, flash signals locally distributed on the screen as shown in FIG. To do.
[0017]
In FIG. 1, a Y signal 100 is input to a one-frame delay circuit 12 and a difference circuit 14. The Y signal 100 input to the 1-frame delay circuit 12 is delayed by a time corresponding to one frame and input to the difference circuit 14. In the difference circuit 14, a level difference A−B between the level A of the Y signal 100 and the level B of the signal from the 1-frame delay circuit 12 is obtained. Since the level of the flash signal is large, when the level difference AB is positive, the Y signal 100 is considered to be a flash signal, and the level difference AB is the level difference between the flash signal and the signal one frame before. The level difference obtained by the difference circuit 14 is input to the accumulation circuit 16 as a difference signal 102.
[0018]
In the accumulation circuit 14, only the level difference values having a positive sign are accumulated for each block. As a result, a cumulative value proportional to the level of the flash signal in each block is obtained. The accumulated value obtained by the accumulation circuit 16 is input to the comparison circuit 18. The comparison circuit 18 compares the accumulated value from the accumulation circuit 16 with the threshold level α1. When the cumulative value is equal to or greater than α1, it is determined that the block corresponding to the cumulative value includes a flash signal, and logic “1” is output to the count circuit 20. As shown in FIG. 2, the flash signal has a local distribution characteristic, but becomes more local by limiting the cumulative value to α1 or more.
[0019]
The count circuit 20 counts the number of logic “1” s output from the comparison circuit 18. The count is executed over a period of one field (full screen). Thereby, the number of blocks including the flash signal in one field is obtained. The count value is input to the comparison circuit 22. In the comparison circuit 22, the count value from the count circuit 20 is compared with the threshold levels β1 and γ1.
[0020]
In the case of a flash signal, there are local blocks on the screen where the accumulated value accumulated by the accumulating circuit 16 is α1 or more, so the total number of blocks whose accumulated value in one field is α1 or more is not very large. For example, it is 10 or less. On the other hand, in the scene change, blocks whose cumulative value is α1 or more are distributed over almost the entire screen, so the total number of blocks whose cumulative value in one field is α1 or more is close to the total number of blocks in one field. become. Therefore, in this embodiment, in order to distinguish between the flash signal and the scene change, the count value from the count circuit 20 is compared with the threshold level β1, and it is assumed that the flash signal is detected when the count value is smaller than β1.
[0021]
In addition, in the scene change, there are cases where positive and negative signs of inter-frame difference values are mixed, and the cumulative value of inter-frame difference values may not increase. Therefore, in this embodiment, in order to distinguish such a scene change from a flash signal, the count value from the count circuit 20 is compared with the threshold level γ1, and when the count value is not less than γ1 and not more than β1. When the flash signal is detected, the comparison circuit 22 outputs a flash detection signal. As described above, in this embodiment, a signal having a high level of the inter-frame difference signal but having a small two-dimensional spread is detected as a flash signal.
[0022]
FIG. 3 is a block diagram showing the configuration of the flash signal detection circuit 30 of the second embodiment. The flash signal detection circuit 30 detects the flash signal by paying attention to the fact that the temporal change of the flash signal is different from that of the scene change.
[0023]
In FIG. 3, the Y signal 300 of the digitized television signal is inputted to the 1-frame delay circuit 32 and the difference circuit 34 from the outside. The 1 frame delay circuit 32 and the difference circuit 36 are the same as the 1 frame delay circuit 12 and the difference circuit 16 of FIG. The difference circuit 34 outputs the difference signal 302 to the absolute value conversion circuit 36. The absolute value conversion circuit 36 converts the level difference indicated by the difference signal 302 output from the difference circuit 34 into an absolute value and outputs the absolute value to the accumulation circuit 38. The accumulation circuit 38 accumulates the absolute value output from the absolute value conversion circuit 36. This accumulation is executed in units of blocks of m pixels × n lines. In this block, in the case of a 525/60 television signal of 720 pixels × 240 lines, 64 pixels × 32 lines is a rough standard as in the case of the first embodiment. The accumulation circuit 38 outputs the obtained accumulated value to the normalization circuit 40.
[0024]
The normalization circuit 40 performs bit conversion on the accumulated value output from the accumulation circuit 38. For example, when the input Y signal 300 consists of 8 bits, the accumulated value becomes 19 bits when accumulated for a block of 64 pixels × 32 lines by the accumulation circuit 38. However, since the circuit scale increases at 19 bits, the normalization circuit 40 performs bit conversion to reduce the number of bits to 12 bits, for example. Note that the normalization circuit 40 may be a non-linear circuit. A signal indicating the accumulated value normalized by the normalization circuit 40 is input to the 1-field delay circuit 42 and the comparison operation circuit 44.
[0025]
The one-field delay circuit 42 delays the input signal by one field and outputs it to the comparison operation circuit 44. The comparison operation circuit 44 calculates a level difference C−D between the level C of the signal from the one-field delay circuit 42 and the level D of the signal from the normalization circuit 40, and the level C 1 is a predetermined threshold level ( When the threshold value α2 or more and the level difference CD is equal to or greater than a predetermined threshold level (threshold value) β2, the flash detection signal 302 is output as the flash signal is detected.
[0026]
Next, the operation of the flash detection circuit 30 in FIG. 3 will be described. In FIG. 3, the Y signal 300 is input to the 1-frame delay circuit 12 and the difference circuit 14. FIG. 4 shows an example of the waveform of the Y signal 300. V 1 represents a period of one field. In FIG. 4, the flash signal A 1 changes in pulses by the camera flash and is distributed in a narrow region within one field. However, when the camera flash is long or multiple flashes are generated, the flash signal A spreads over one field.
[0027]
However, in this case, the correlation between the screen to which the flash light is applied and the screen one frame before which the flash light is not applied is small, so there is no visual problem even if the flash is erroneously detected as a scene change. Therefore, in the present embodiment, only flash light that cannot be visually detected as a frame discontinuity due to flash light, specifically, a flash signal generated in a narrow region within one field period as shown in FIG. Target flash detection.
[0028]
Returning to FIG. 3, the Y signal 300 input to the one-frame delay circuit 32 is delayed by a time corresponding to one frame and input to the difference circuit 34. In the difference circuit 34, a level difference AB between the level A of the Y signal 300 and the level B of the signal output from the 1-frame delay circuit 32 is obtained. This level difference is input to the absolute value conversion circuit 36 as a difference signal 302. In the absolute value conversion circuit 36, the absolute value of the level difference indicated by the difference signal 302 is obtained and output to the accumulation circuit 38. The accumulation circuit 38 accumulates the absolute value from the absolute value conversion circuit 36 for each block. Thereby, a cumulative value of absolute values of inter-frame difference values in each block is obtained. The accumulated value obtained by the accumulation circuit 38 is input to the normalization circuit 40.
[0029]
In the normalization circuit 40, the number of bits of the accumulated value from the accumulation circuit 38 is bit-converted from 19 bits to 12 bits, for example. A signal indicating the accumulated value normalized by the normalization circuit 40 is input to the 1-field delay circuit 42 and the comparison operation circuit 44. The signal input to the one-field delay circuit 42 is delayed by one field and input to the comparison operation circuit 44. As shown in FIG. 4, the flash signal A 1 is generated in a narrow area in which the level is higher than the Y signal one frame before and within one field period. Therefore, the cumulative value of the absolute values of the inter-frame difference values of the block in which the flash signal exists is large. Therefore, the comparison operation circuit 44 regards the cumulative value greater than the threshold level α2 as the cumulative value for the flash signal.
[0030]
Next, in the comparison operation circuit 44, when the level C 1 of the signal (cumulative value) delayed by one field in the one-field delay circuit 42 is equal to or higher than the threshold level α2, the level C of this signal is output from the normalization circuit 40. The level (D) of the signal (cumulative value) is compared. That is, the cumulative value of the block that is supposed to contain the flash signal is compared with the cumulative value of the block at the same position in the next field. Since the flash signal is terminated within one field period, if the cumulative value from the one-field delay circuit 42 is the flash signal, the level difference CD is large. Therefore, the level C 1 of the signal from the one-field delay circuit 42 is equal to or higher than α2, and the level difference CD between the level C of this signal and the level D of the signal from the normalization circuit 40 is equal to or higher than the threshold level β2. When the flash signal is detected, the flash detection signal 302 is output as the flash signal is detected.
[0031]
In the case of a scene change, even if the level C 1 of the signal from the 1-field delay circuit 42 input to the comparison operation circuit 44 becomes α2 or more, the level D of the signal from the normalization circuit 40 is 1 field. Since the level C of the signal from the delay circuit 42 is substantially the same, the level difference CD does not exceed β2. Therefore, according to the present embodiment, a scene change is not erroneously detected as a flash signal.
[0032]
FIG. 5 is a block diagram showing the configuration of the flash signal detection circuit 50 of the third embodiment. The flash signal detection circuit 50 is characterized by the fact that the flash signal is generated locally on the screen and has a property of rapidly changing in a pulse manner in the time axis direction. 10 and the flash signal detection circuit 30 of the second embodiment are combined, and the flash signal can be detected without error.
[0033]
In FIG. 5, the Y signal 500 of the digitized television signal is inputted to the 1-frame delay circuit 52 and the difference circuit 54 from the outside. The 1-frame delay circuit 52, the difference circuit 54, and the accumulation circuit 56 are the same as the 1-frame delay circuit 12, the difference circuit 14, and the accumulation circuit 16 shown in FIG. The comparison circuit 58 compares the accumulated value output from the accumulation circuit 56 with a predetermined threshold level (threshold) α3, and outputs a logic “1” when the accumulated value is equal to or greater than α3. When this is the case, a logic “0” is output. As a result, the comparison circuit 58 outputs a logic “1” every time a block in which a flash signal exists is detected. The logic “1” output from the comparison circuit 58 is input to the 1-field delay circuit 60 and the logic operation circuit 62.
[0034]
The one-field delay circuit 60 delays the input signal by one field and outputs it to the logic operation circuit 62. The logical operation circuit 62 performs a logical operation using the logical value X one field before output from the one-field delay circuit 40 and the logical value Y currently output from the comparison circuit 58. Specifically, when the flash signal is included in the block, the logical value is “1”, and the flash signal is terminated within one field period and does not affect the next field. The logical value for the block is “0”. Therefore, when the logical value X is “1” and the logical value Y is “0”, the logical operation circuit 62 outputs a logical “1” to the count circuit 64 as detecting the flash signal.
[0035]
The count circuit 64 counts the number of input logic “1” over one field. As a result, the total number of blocks including the flash signal in one field is obtained. In the case of a 525/60 television signal of 720 pixels × 240 lines, the size of one block is a standard of 64 pixels × 32 lines as in the case of the first actual example. The count value counted by the count circuit 64 is input to the comparison circuit 66. The comparison circuit 66 compares the input count value with predetermined threshold levels (threshold values) β3 and γ3. When the count value is not more than β3 and not less than γ3, a flash detection signal 502 is output as a flash signal is detected. In this embodiment, the values of β1 and γ1 are set to β1 = 10 and γ1 = 1, respectively. However, since the detection accuracy of the flash signal is greatly affected, it is preferable to determine the values according to the apparatus.
[0036]
Next, the operation of the flash signal detection circuit 50 of FIG. 5 will be described with reference to the operation explanatory diagram of FIG. In FIG. 5, the Y signal 500 is input to the 1-frame delay circuit 52 and the difference circuit 54. FIG. 6A shows an example of the waveform of the Y signal 500, which includes the flash signal A. V 1 represents a period of one field. As described above, the flash signal changes in an impulse manner by the camera flash, is generated locally on the screen, and is terminated in a short time (within one field).
[0037]
However, when the camera flash period is long or multiple large flashes occur, the flash signal spreads over one field. However, in this case, the correlation between the screen to which the flash light is applied and the screen one frame before which the flash light is not applied is small, so that it is visually acceptable if the flash is erroneously detected as a scene change. Therefore, in this embodiment, the flash light to the extent that frame discontinuity due to the flash light cannot be visually detected, specifically, flash signals as shown in FIGS. 2 and 4 are targeted for detection.
[0038]
The Y signal 500 input to the one-frame delay circuit 32 is delayed by a time corresponding to one frame as shown in FIG. 6B and input to the difference circuit 54. In the difference circuit 54, a level difference A−B (difference value) between the level A of the Y signal 500 and the level B of the signal from the one-frame delay circuit 52 is obtained. This difference value is input to the accumulation circuit 56. The accumulation circuit 56 accumulates only the difference value having a positive sign for each block. Thereby, a cumulative value proportional to the level of the flash signal in each block is obtained. FIG. 6C shows the cumulative value obtained by the accumulation circuit 56. This accumulated value is input to the comparison circuit 58.
[0039]
The comparison circuit 58 compares the accumulated value from the accumulation circuit 56 with the threshold level α3. When the cumulative value is α3 or more, it is determined that the block corresponding to the cumulative value includes a flash signal, and logic “1” is output. FIG. 6D shows the output of the comparison circuit 58. Since the flash signal is terminated in a short time within one field as shown in FIG. 6A, if the cumulative value of α3 or more is extracted by the comparison circuit 58, the cumulative value becomes more local. . The logic “1” output from the comparison circuit 58 is input to the 1-field delay circuit 60 and the logic operation circuit 62.
[0040]
The logic “1” input to the 1-field delay circuit 60 is delayed by 1 field and input to the logic operation circuit 62. FIG. 6E shows the logic “1” output from the one-field delay circuit 60. At this time, the accumulated value output from the accumulation circuit 56 is equal to or less than α3 because the flash signal is sufficiently attenuated, and the logic “0” is output from the comparison circuit 58. Therefore, the logic operation circuit 62 outputs logic “1” when the flash signal is detected. The logical value output from the logical operation circuit 62 is input to the count circuit 64.
[0041]
The count circuit 64 counts the number of inputs of logic “1” over the entire screen (1 field). As described above, the flash signal is generated locally on the screen and is terminated in a short time within one field on the time axis, so that the block including the flash signal becomes a part of all blocks of one screen. Therefore, if the number of blocks including the flash signal is counted for the entire screen (one field), the total number is small. Therefore, the comparison circuit 66 compares the count value from the count circuit 64 with the threshold level β3, and outputs a flash detection signal 502 assuming that the flash signal is detected when the count value is equal to or less than β3. However, in order to avoid erroneous detection, only count values of γ3 or more are subject to judgment. FIG. 6F shows this flash detection signal 502.
[0042]
Next, the operation when a Y signal 500 having undergone a scene change at time t1 is input as shown in FIG. 7A will be described. The screens immediately before and after the scene change are very different. Therefore, the cumulative value output from the accumulation circuit 56 becomes a value larger than the threshold level α3 over two fields as shown in FIG. 7C, and the comparison circuit 58 shows the value shown in FIG. Thus, logic “1” is output over two fields. As a result, logical values as shown in (d) and (e) of FIG. When the logical value from the comparison circuit 58 is “0” and the logical value from the 1-field delay circuit 60 is “1”, the logical operation circuit 62 detects that the flash signal has been detected, as shown in FIG. The signal 502 is output.
[0043]
However, since a normal scene change detection circuit detects a scene change at time t2 one field before time t3, the scene change detection signal is held for several fields when a scene change is detected by the scene change detection circuit. Thus, even if the flash detection signal is erroneously output from the flash detection circuit 50, the flash detection signal can be invalidated.
[0044]
FIG. 8 is a block diagram showing the configuration of the flash signal detection circuit 80 of the fourth embodiment. The flash signal detection circuit 70 detects the flash signal without error by paying attention to the fact that the level of the luminance signal changes greatly due to the camera flash, but the level of the color signal does not change much due to the flash.
[0045]
In FIG. 8, a Y signal 800 is input to the flash detection circuit 72, and a color difference signal (Pb) 702 corresponding to the Y signal 700 is input to the inter-frame difference value accumulation circuit 74, and the inter-frame difference value accumulation circuit 76. Is input with a color difference signal (Pr) 704 corresponding to the Y signal 700. Note that other color signals may be used instead of the color difference signals. The flash detection circuit 72 detects a flash signal from the input Y signal and outputs a flash detection signal 706 to the comparison operation circuit 96. In this embodiment, the flash detection circuit 72 is any one of the flash signal detection circuits of the first embodiment, the second embodiment, and the third embodiment described above. A flash detection circuit 72 other than these flash signal detection circuits may be used.
[0046]
The inter-frame difference value accumulation circuits 74 and 80 accumulate and output the absolute values of the inter-frame difference values of Pb 702 and Pr 704 for each block. For example, the inter-frame difference value accumulation circuits 74 and 80 output the 1-frame delay circuit 32, the difference circuit 34, This corresponds to a circuit constituted by an absolute value conversion circuit 36 and an accumulation circuit 38. The accumulated value calculated by the inter-frame difference value accumulation circuit 74 is output to the 1-field delay circuit 76 and the comparison circuit 78, and the accumulated value calculated by the inter-frame difference value accumulation circuit 80 is the 1-field delay circuit 82 and the comparison circuit 84. Is output.
[0047]
The comparison circuit 78 calculates a level difference A−B between the level A of the signal output from the 1-field delay circuit 76 and the level B of the signal output from the inter-frame difference value accumulation circuit 74. Then, the level difference value is compared with a predetermined threshold level (threshold value) α4, and when the level difference value is equal to or less than α4, logic “0” is output to the comparison operation circuit 86. Similarly to the comparison circuit 78, the comparison circuit 84 also has a logic “0” when the level difference between the signal output from the 1-field delay circuit 82 and the signal output from the inter-frame difference value accumulation circuit 80 is equal to or less than the threshold level α 4. The value of the threshold level α4 does not necessarily need to match the value of the threshold level corresponding to this α4 used in the flash detection circuit 72.
[0048]
When the flash detection signal 72 is output from the flash detection circuit 72 and the logic “0” is output from the comparison circuits 78 and 84, the comparison operation circuit 86 outputs the flash detection signal 708 as detecting the true flash signal. . For Pb 702 and Pr 704, flash detection is performed in units of blocks, but may be configured to be performed in units of fields. If importance is attached to the simplification of the circuit configuration even if the accuracy of flash signal detection is slightly reduced, either Pb 702 or Pr 704 may be omitted.
[0049]
Next, the operation of the flash detection circuit 70 of FIG. 8 will be described. In FIG. 8, when a Y signal 700 including a flash signal is input to the flash detection circuit 72, the flash signal is detected and a flash detection signal 706 is output. When Pb 702 is input to the inter-frame difference value accumulation circuit 74, the absolute value of the inter-frame difference value is calculated for each block, and the total value is input to the one-field delay circuit 76 and the comparison circuit 78. . The comparison circuit 78 compares the accumulated value from the inter-frame difference value accumulation circuit 74 with the accumulated value from the 1-field delay circuit 76.
[0050]
As described above, unlike the luminance signal, the level of the color difference signal does not change much depending on the flash. Therefore, the difference between the accumulated value of the block including the flash signal and the accumulated value of the block at the same position one field before (before the flash) does not increase. Therefore, the comparison circuit 78 outputs logic “0” when the difference between the signal from the inter-frame difference value accumulation circuit 74 and the signal from the 1-field delay circuit 76 becomes the threshold level α4 or less. Similarly, the logic “0” is output from the comparison circuit 84. The logical values output from the comparison circuits 78 and 84 are input to the comparison operation circuit 86. In the comparison operation circuit 86, the flash detection signal 706 is input from the flash detection circuit 82, and when the logic “0” is input from the comparison circuits 78 and 84, the flash detection signal 708 is output assuming that a true flash signal is detected. .
[0051]
In the case of a scene change, the difference between the cumulative value of the field immediately after the scene change input to the comparison circuit 78 and the cumulative value of the field immediately before the scene change (one field before) is large and becomes the threshold level α4 or more. Therefore, in the case of a scene change, the comparison circuit 78 outputs a logic “1”. Similarly, a logic “1” is also output from the comparison circuit 84. Even if the flash detection signal 706 is output from the flash detection circuit 72, the comparison operation circuit 86 determines that it is a scene change when the logic “1” is output from the comparison circuits 78 and 84, and the flash detection signal 708. Is not output. Therefore, even when the flash detection circuit 72 erroneously determines that the scene change is a flash and outputs the flash detection signal 706, the flash detection signal 708 is not output from the comparison operation circuit 86.
[0052]
In this embodiment, it is assumed that the levels of the color difference signals Pb 1 and Pr 2 do not change greatly due to the flash. However, if the video signal level is saturated because the flash light is strong, the color difference signals The level can also change significantly. However, in such a case, there can be no problem because it can be considered a scene change.
[0053]
In the first to fourth embodiments, the flash signal is detected, but it is needless to say that the present invention can be applied to detection of a signal having the same properties as the flash signal.
[0054]
FIG. 9 is a block diagram showing an embodiment of the scene change detection apparatus. This scene change detection device 90 combines a scene change detection circuit 92 and a flash detection circuit 94 to accurately detect only a scene change without being confused by flash. The scene change detection method in the scene change detection circuit 92 and the flash detection method in the flash detection or the bottleneck 94 are not particularly limited as long as the scene change and flash can be detected.
[0055]
In FIG. 9, the digitized Y signal of the television signal is input to the scene change detection circuit 92 and the flash detection circuit 94. The scene change detection circuit 92 detects a scene change based on the Y signal and outputs a scene change detection signal 902 to the scene change control circuit 96. The flash detection circuit 904 detects the flash signal based on the Y signal and outputs the flash detection signal 904 to the scene change control circuit 96.
[0056]
Based on the flash detection signal 904 output from the flash detection circuit 94, the scene change control circuit 96 determines whether or not to output the scene change detection signal 902 output from the scene change detection circuit 92 to the outside as the scene change detection signal 906. Decide what. Specifically, when the scene change detection signal 902 is output from the scene change detection circuit 92 and the flash detection signal 904 is not output from the flash detection circuit 92, the scene change detection signal 902 is used as the scene change detection signal 906. Output.
[0057]
However, even when the scene change detection signal 902 is output from the scene change detection circuit 92, if the flash detection signal 904 is output from the flash detection circuit 92, the scene change is performed within the period of the field where the flash is detected. The output of the detection signal 906 is stopped. Therefore, if the scene change detection device 90 is used in a synchronizer or the like that synchronizes two signals by generating discontinuities such as frame skipping and repetition at the time of a scene change, the scene change detection circuit 92 erroneously flashes the scene. Even if it is determined that there is a change, the scene change detection signal is not output, so that the image discontinuity is not unnecessarily generated.
[0058]
【The invention's effect】
Thus, according to the present invention, it becomes possible to detect a flash separately from a scene change, and a true scene change can be detected by combining the scene change detection circuit and the flash detection circuit according to the present invention. It becomes possible. Therefore, a sudden change in the video signal due to a scene change or the like causes a motion vector to malfunction, so it is necessary to switch to intra-frame coding at the time of a scene change. When the video signal changes suddenly due to correction, a field number conversion device such as a TV system conversion device that needs to reset motion correction in order to avoid motion vector detection malfunction, still image or scene change This is useful for a frame synchronizer or the like that reduces the frequency of occurrence of discontinuity in a moving image by sometimes skipping frames or performing discontinuity by repeating.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a flash signal detection circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an outline of a two-dimensional distribution of a flash signal.
FIG. 3 is a block diagram showing a flash signal detection circuit according to a second embodiment of the present invention.
FIG. 4 is a diagram illustrating a waveform of an input signal including a flash signal.
FIG. 5 is a block diagram showing a flash signal detection circuit according to a third embodiment of the present invention.
6 is a diagram for explaining the operation of the flash signal detection circuit shown in FIG. 5 during flashing.
7 is a diagram for explaining the operation of the flash signal detection circuit shown in FIG. 5 during a scene change.
FIG. 8 is a block diagram showing a flash signal detection circuit according to a fourth embodiment of the present invention.
FIG. 9 is a block diagram showing a scene change detection apparatus according to the present invention.
[Explanation of symbols]
10, 30, 50, 70 Flash signal detection circuit
12, 32, 52 1 frame delay circuit
14, 34, 54 Difference circuit
16, 38, 56 Accumulation circuit
18, 22, 58, 66, 78, 84 comparison circuit
20, 64 count circuit
36 Absolute value conversion circuit
40 Normalization circuit
42, 60, 76, 82 1 field delay circuit
44, 86 Comparison operation circuit
62 logic operation circuit
72, 94 Flash detection circuit
74, 80 frame difference value accumulator circuit
90 Scene change detection device
92 Scene change detection circuit
96 Scene change control circuit

Claims

In a flash signal detection circuit that detects a flash signal from a luminance signal, the circuit includes:
A frame difference value accumulating unit that obtains a difference value between the frames of the luminance signal and accumulates the difference value with a positive sign for each block;
The accumulated value accumulated by the frame difference value accumulating means is compared with a predetermined first threshold value for each block, and the number of blocks whose accumulated value is equal to or greater than the first threshold value is accumulated over one field. Means for accumulating the number of blocks,
Flash detection means for comparing the number of blocks accumulated by the block number accumulation means with a predetermined second threshold and outputting a flash detection signal when the number of blocks is equal to or less than the second threshold. A flash signal detection circuit characterized.

In a flash signal detection circuit that detects a flash signal from a luminance signal, the circuit includes:
Frame difference value accumulating means for obtaining an absolute value of the difference value between the frames of the luminance signal and accumulating the absolute value for each block;
1 field delay means for outputting the accumulated value accumulated by the frame difference value accumulating means with a delay of 1 field;
A flash detection means for subtracting the cumulative value accumulated by the frame difference value cumulative means from the cumulative value output from the one-field delay means and outputting a flash detection signal when the subtracted value is equal to or greater than a predetermined threshold. And a flash signal detection circuit.

In a flash signal detection circuit that detects a flash signal from a luminance signal, the circuit includes:
A frame difference value accumulating unit that obtains a difference value between the frames of the luminance signal and accumulates the difference value with a positive sign for each block;
The accumulated value accumulated by the frame difference value accumulating means is compared with a predetermined first threshold value for each block, and when the accumulated value is larger than the first threshold value, a logic “1” is output. Comparing means for outputting a logic "0" when the value is less than the first threshold;
1-field delay means for outputting the logic “1” or “0” output from the comparison means with a delay of 1 field;
Logic operation means for outputting a logic “1” when a logic “1” is output from the one-field delay means and a logic “0” is output from the comparison means;
Flash detection means for accumulating the number of logic “1” s output from the logic operation means over one field and outputting a flash detection signal when the cumulative value is equal to or less than a predetermined second threshold value. A flash signal detection circuit.

In a flash signal detection circuit that detects a flash signal from a video signal, the circuit includes:
First flash detection means for detecting a flash signal from a luminance signal of the video signal and outputting a first flash detection signal;
Second flash detection means for detecting a flash signal from the color signal of the video signal and outputting a second flash detection signal;
A comparison operation for outputting the first flash detection signal to the outside when the first flash detection signal is output from the first flash detection means and the second flash detection signal is not output from the second flash detection means. And a flash signal detection circuit.

In a flash signal detection circuit that detects a flash signal from a video signal, the circuit includes:
First flash detection means for detecting a flash signal from a luminance signal of the video signal and outputting a first flash detection signal;
Second flash detection means for detecting a flash signal from the color signal of the video signal and outputting a second flash detection signal;
Third flash detection means for detecting a flash signal with a color signal different from the color signal and outputting a third flash detection signal;
When the first flash detection signal is output from the first flash detection means, and the second flash detection signal and the third flash detection signal are not output from the second flash detection means and the third flash detection means A flash signal detection circuit comprising: a comparison operation means for outputting the first flash detection signal to the outside as a flash detection signal.

Scene change detection means for detecting a scene change from the video signal and outputting a scene change detection signal;
Flash detection means for detecting a flash signal from the video signal;
When the scene change detection unit detects a scene change, the scene detection signal is output when the flash detection unit does not detect a flash signal, and when the flash detection unit detects a flash signal, the scene change detection unit outputs the scene change detection signal. And a scene change control means for controlling the scene change detection means so as not to output the detection signal for a predetermined period.