JP3617818B2 - Receiver circuit chip - Google Patents
Receiver circuit chip Download PDFInfo
- Publication number
- JP3617818B2 JP3617818B2 JP2001032929A JP2001032929A JP3617818B2 JP 3617818 B2 JP3617818 B2 JP 3617818B2 JP 2001032929 A JP2001032929 A JP 2001032929A JP 2001032929 A JP2001032929 A JP 2001032929A JP 3617818 B2 JP3617818 B2 JP 3617818B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- integration
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、いわゆる赤外線リモコンの受信機等で好適に実施され、キャリアにコード信号が重畳された信号の受信信号から、前記コード信号の復調を行う受信回路チップに関する。
【0002】
【従来の技術】
図7は典型的な従来技術の赤外線リモコンの受信機1の一構成例を示すブロック図であり、図8はその受信機1の各部の波形図である。この受信機1は、赤外線の送信コード信号を外付けのフォトダイオード2で図8(a)で示すような光電流信号iinに変換して集積回路化された受信チップ3に入力し、該受信チップ3で復調した図8(d)で示すような出力信号rxoutを、電子機器を制御するマイコン等に出力するものである。前記赤外線信号は、30〜60kHz程度の予め定められたキャリアで変調されたASK信号である。
【0003】
前記受信チップ3内で、前記図8(a)で示す光電流信号iinは、初段アンプ(HA)4、2段目アンプ(2ndAMP)5および3段目アンプ(3rdAMP)6において順次増幅され、キャリアの周波数に適合されているバンドパスフィルタ(BPF)7において図8(b)の参照符α1で示すようにキャリア成分が取出される。そして、次段の検波回路8において前記キャリア成分が参照符α2で示す後述するキャリア検出レベルdetで検波され、さらに積分回路9において図8(c)の参照符α11で示すようにキャリアのある時間が積分されて、その積分出力intがヒステリシスコンパレータ10において参照符α12で示す予め定める弁別レベルと比較されることで、キャリアの有無が判別されて前記図8(d)で示す出力信号rxoutとしてデジタル出力される。
【0004】
前記初段アンプ4の出力側にはローパスフィルタ11が設けられており、これによって蛍光灯や太陽光による直流レベルが検出され、次段の2段目アンプ5では、初段アンプ4の直接の出力からその直流レベル分が除去されて増幅されることで、前記蛍光灯や太陽光等のノイズによる影響が或る程度除去されている。また、前記初段アンプ4に関連してABCC回路12が設けられており、このABCC回路12によって前記ローパスフィルタ11の出力に対応して初段アンプ4の直流バイアスが制御される。さらに、バンドパスフィルタ7に関連して基準電流源13が設けられており、この基準電流源13内のfoトリミング回路14における図示しない直列に接続された抵抗の接続点から引出された端子trm1〜trm5間の図示しないツェナダイオードにパルス電流を印加して該ツェナダイオードがトリミングされることによって、バンドパスフィルタ7の中心周波数foが調整される。
【0005】
【発明が解決しようとする課題】
上述のように構成される受信機1において、前記ローパスフィルタ11等によって前記蛍光灯や太陽光等のノイズによる影響は或る程度除去されているけれども、積分回路9が前記ノイズに対する誤動作の低減に最も大きな効果を発揮し、この積分回路9の特性が受信機1全体の特性に微妙な影響を与える。そして、この積分回路9に要求される特性で最も大きなことは積分の立上がり時間に安定性を持たせることであり、この立上がり時間を安定させることで出力信号rxoutが安定し、前記ノイズに対する誤動作を低減することができる。
【0006】
図9は、前記受信機1における積分システムの等価回路図である。この積分システムは、前記検波回路8および積分回路9から構成されており、キャリアの検出を行う。検波回路8は、電流出力のアンプ15によって、容量c1に電流ij1を充電または電流if1を放電させることで、キャリアの有無に応じて前記キャリア検出レベルdetを決定する回路となっている。すなわち、検波回路8は、電流出力のアンプ15および容量c1から構成されており、前記図8(b)において、参照符α1で示すバンドパスフィルタ7の出力sigと、参照符α2で示す前記キャリア検出レベルdetとの振幅を相互に比較し、容量c1を、出力sigがキャリア検出レベルdetよりも大きいときは電流ij1で充電し、出力sigがキャリア検出レベルdetよりも小さいときは電流if1で放電させ、大きな時定数で前記キャリア検出レベルdetを作成する。
【0007】
また、積分回路9は、電流出力のアンプ16および容量c2から構成されており、前記バンドパスフィルタ7の出力sigとキャリア検出レベルdetとの振幅を相互に比較し、容量c2を、出力sigがキャリア検出レベルdetよりも大きいときは電流ij2で充電し、出力sigがキャリア検出レベルdetよりも小さいときは電流if2で放電させることで、前記のようにキャリアのある時間を積分して、前記図8(c)の参照符α11で示す積分出力intとして出力する。
【0008】
ここで、積分回路9の積分の立上がり時間tは、容量c2と、前記充電電流ij2と、積分のクランプ電圧vintとによって決定され、
t=(c2・vint)/ij2
となる。このため、積分回路9が作成する充電電流ij2がプロセス条件によってばらつくと、前記立上がり時間tもばらつくことになり、前記図8(c)の参照符α11で示す積分出力intが変化し、ヒステリシスコンパレータ10における弁別結果が安定しないという問題がある。なお、検波回路8のキャリア検出レベルdetについても同様のことが言えるけれども、少なくともベースバンド(コード信号)成分の周波数の積分出力intに対して、キャリア検出レベルdetは蛍光灯等の定常的な変化に追従すればよく、前記のように大きな時定数であるので、前記充電電流ij1のばらつきによる影響は、比較的小さい。
【0009】
本発明の目的は、積分回路の立上がり時間を安定性させ、ノイズに対する誤動作を低減することができる受信回路チップを提供することである。
【0010】
【課題を解決するための手段】
本発明の受信回路チップは、受信信号から所望周波数のキャリア成分をバンドパスフィルタで抽出し、そのバンドパスフィルタの出力を検波回路が予め定めるレベルで検出し、検波結果に対応して積分回路が積分動作を行い、その積分出力をコンパレータが予め定める閾値レベルで弁別することによって、キャリアに重畳されたコード信号を復調するようにした受信回路チップにおいて、基準電流で駆動される第1トランジスタと、該第1トランジスタとカレントミラー回路を構成する第2トランジスタと、該第2トランジスタを流れる電流を調整するトリミング抵抗とを有し、前記第2のトランジスタを流れる電流をバイアス電流とする電流源を備え、前記バンドパスフィルタが、その中心周波数を前記バイアス電流によって決定する2段のトランスコンダクタンスアンプで構成され、前記積分回路が、前記バイアス電流を充電電流として用いることを特徴とする。
【0011】
上記の構成によれば、トランスコンダクタンスアンプから成るバンドパスフィルタは、その中心周波数がバイアス電流値に依存することから、前記バイアス電流値はトリミング抵抗の調整等によって高精度に設定されている。また、トランジスタ、容量および抵抗等の特性のばらつきは、同じウエハ内の各部位やロット内では異なる傾向になることがあっても、チップ内では略同じ傾向になり、本発明ではバンドパスフィルタと積分回路とが同じチップであるので、それらの回路間でのトランジスタ等の特性のばらつきは同じ傾向で表れる。
【0012】
したがって、たとえばバンドパスフィルタのカレントミラー回路と並列に積分回路のカレントミラー回路を設け、エミッタ面積比などによって、バンドパスフィルタのバイアス電流を積分回路に所望の比率で取込み、共通に用いるようにすると、積分電流が高精度に設定されて積分回路の立上がり時間が安定し、コンパレータでの弁別エラーを低減し、ノイズに対する誤動作を低減することができる。
【0013】
また、本発明の受信回路チップでは、前記検波回路は、その出力積分値をキァリア検出レベルとして前記バンドパスフィルタの出力を検波し、前記積分回路は、前記キァリア検出レベルとバンドパスフィルタの出力とを相互に比較し、その比較結果に対応して第1の積分容量の充放電を行う第1の積分器と、前記第1の積分容量の充電電圧と予め定める基準電圧とを相互に比較し、その比較結果に対応して第2の積分容量の充放電を行い、前記積分出力として前記コンパレータに出力する第2の積分器とを備えて構成され、少なくとも第2の積分容量への充電電流に、前記バイアス電流を用いることを特徴とする。
【0014】
上記の構成によれば、検波回路は、バンドパスフィルタの出力を、その振幅レベルやキャリア密度に応じて積分し、キャリア検出レベルを作成する。したがって、キャリアに重畳されるノイズに対しては検波回路が応答し、該検波回路が作成するキャリア検出レベルが上昇する。一方、前記積分回路において、第1の積分器は検出すべきキャリア周波数のパルスをグループで検出し、第2の積分器は前記第1の積分器によって前記パルスのグループが検出されている時間を積分し、その積分出力を前記コンパレータへ出力する。
【0015】
したがって、2段階で積分することで、最終の積分出力を安定させ、コンパレータでの弁別を一層安定して行うことができる。
【0016】
さらにまた、本発明の受信回路チップは、前記第1の積分器の積分出力を予め定めるレベルにクランプするクランプ手段をさらに備えることを特徴とする。
【0017】
上記の構成によれば、第1の積分器の積分出力がクランプされるので、バンドパスフィルタの出力が蛍光灯ノイズ等でキャリア検出レベルを長時間に亘って超えていても、バンドパスフィルタの出力がキャリア検出レベル以下となると、直ちに第2の積分器の積分出力が立上がり、これによってもまた、立上がり時間を一定にすることができる。
【0018】
【発明の実施の形態】
本発明の実施の一形態について、図1〜図6に基づいて説明すれば、以下のとおりである。
【0019】
図1は、本発明の実施の一形態の赤外線リモコンの受信機21の構成を示すブロック図であり、図2はその受信機21の各部の波形図である。この受信機21は、赤外線の送信コード信号を外付けのフォトダイオード22で図2(a)で示すような光電流信号Iinに変換して集積回路化された受信チップ23に入力し、該受信チップ23で復調した図2(e)で示すような出力信号RXOUTを、電子機器を制御するマイコン等に出力するものである。前記赤外線信号は、たとえば30〜60kHz程度の予め定められたキャリアで変調されたASK信号である。
【0020】
前記受信チップ23内で、前記図2(a)で示す光電流信号Iinは、初段アンプ(HA)24、2段目アンプ(2ndAMP)25および3段目アンプ(3rdAMP)26において順次増幅され、キャリアの周波数に適合されているバンドパスフィルタ(BPF)27において図2(b)の参照符β1で示すようにキャリア成分が取出される。そして、次段の検波回路28において前記キャリア成分が参照符β2で示す後述するキャリア検出レベルDetで検波され、さらに積分回路29において図2(d)の参照符β11で示すようにキャリアのある時間が積分されて、その積分出力Intがヒステリシスコンパレータ30において参照符β12で示す予め定める弁別レベルと比較されることで、キャリアの有無が判別されて前記図2(e)で示す出力信号RXOUTとしてデジタル出力される。
【0021】
前記初段アンプ24の出力側にはローパスフィルタ31が設けられており、これによって蛍光灯や太陽光による直流レベルが検出され、次段の2段目アンプ25では、初段アンプ24の直接の出力からその直流レベル分が除去されて増幅されることで、前記蛍光灯や太陽光等のノイズによる影響が或る程度除去されている。また、前記初段アンプ24に関連してABCC回路32が設けられており、このABCC回路32によって前記ローパスフィルタ31の出力に対応して初段アンプ24の直流バイアスが制御される。さらに、バンドパスフィルタ27に関連して基準電流源33が設けられており、この基準電流源33内のfoトリミング回路34における図示しない直列に接続された抵抗の接続点から引出された端子TRM1〜TRM5間の図示しないツェナダイオードにパルス電流を印加して該ツェナダイオードがトリミングされることによって、バンドパスフィルタ27の中心周波数foが調整される。また、トリミング後には、所望とするツェナダイオードが短絡されているかが、端子TRM1〜TRM5間の抵抗値を測定することで検査される。
【0022】
上述のような構成は、前述の受信機1と同様であるけれども、注目すべきは、本発明では、バンドパスフィルタ27は、その通過帯域をバイアス電流Ibaias1によって設定することができるトランスコンダクタンスアンプで構成するとともに、そのバイアス電流Ibaias1を作成する基準電流源33によって、前記積分回路29のバイアス電流Ibaias2を作成することである。
【0023】
図3は、バンドパスフィルタ27から積分システムまでの等価回路図である。前記積分システムは、前記検波回路28および積分回路29から構成されており、キャリアの検出を行う。検波回路28は、前述の検波回路8と同様に、電流出力のアンプ35によって、容量C1に電流Ij1を充電または電流If1を放電させることで、キャリアの有無に応じて前記キャリア検出レベルDetを決定する回路となっている。すなわち、検波回路28は、電流出力のアンプ35および容量C1から構成されており、前記図2(b)において、参照符β1で示すバンドパスフィルタ27の出力Sigと、参照符β2で示す前記キャリア検出レベルDetとの振幅を相互に比較し、容量C1を、出力Sigがキャリア検出レベルDetよりも大きいときは電流Ij1で充電し、出力Sigがキャリア検出レベルDetよりも小さいときは電流If1で放電させ、大きな時定数で前記キャリア検出レベルDetを作成する。
【0024】
一方、積分回路29は、電流出力のアンプ36,37およびそれぞれのアンプ36,37に対応した容量C21,C22から成る2段の積分器で構成されている。先ず、アンプ36は、前記バンドパスフィルタ27の出力Sigとキャリア検出レベルDetとの振幅を相互に比較し、容量C21を、出力Sigがキャリア検出レベルDetよりも小さいときは電流Ij21で充電し、出力Sigがキャリア検出レベルDetよりも大きいときは電流If21で放電させることで、図2(c)において、参照符β21で示す積分出力Intaとして出力する。
【0025】
アンプ37は、前記アンプ36の積分出力Intaと、前記図2(c)において参照符β22で示す予め定める基準値Refとの振幅を相互に比較し、容量C22を、積分出力Intaが基準値Refよりも大きいときは電流Ij22で充電し、積分出力Intaが基準値Refよりも小さいときは電流If22で放電させる。したがって、前記図2(c)で参照符β21で示すようにキャリア周波数で変動する積分出力Intaから、定電流Ij21,If21での充放電による前記図2(d)の参照符β11で示すようなベースバンド(コード信号)成分の周波数で変動する積分出力Intを得ることができる。
【0026】
たとえば、赤外線リモコンの場合、キャリア周波数は標準的に40kHz付近であり、それに対してベースバンド(コード信号)成分の周波数は1kHz程度である。したがって、積分出力Intを作成する部分の応答に対するマージンを1桁以上改善することができる。すなわち、キャリア周波数には高速のアンプ36が応答し、積分出力Intを作成するアンプ37は、前記ベースバンド(コード信号)成分の応答速度でよく、高インピーダンスとして、前記電流Ij22,If22として、100pAオーダー程度の微少な電流を使用して、長時間の放電時定数を持たせている。
【0027】
そして、バンドパスフィルタ27へのバイアス電流Ibaias1と同様にして、基準電流源33において作成されたバイアス電流Ibaias2を、少なくとも大きい時定数のアンプ37の充電電流Ij22の基準電流として用いる。バンドパスフィルタ27は、たとえば図3で示すように、トランスコンダクタンスアンプ41,42と、高入力インピーダンスのバッファ43,44と、コンデンサC31,C32とを備えて構成されている。トランスコンダクタンスアンプ41は、基準電圧Vrefと出力Sigとの差分を増幅してバッファ43へ出力し、バッファ43の入力にはまた、コンデンサC31を介してアンプ26の出力が与えられる。トランスコンダクタンスアンプ42は、バッファ43の出力と出力Sigとの差分を増幅し、バッファ44を介して前記出力Sigとして出力し、バッファ44の入力はまた、コンデンサC32を介して接地されている。
【0028】
図4は、バンドパスフィルタ27の具体的構成を示す電気回路図である。図4の構成において、図3の構成に対応する部分には同一の参照符号を付して示す。トランスコンダクタンスアンプ41は、ベースに前記出力Sigおよび基準電圧Vrefがそれぞれ与えられ、差動対を構成するトランジスタQ1,Q2と、そのトランジスタQ1,Q2のコレクタに電源から相互に等しい電流をそれぞれ供給するトランジスタQ3,Q4と、前記トランジスタQ1,Q2のエミッタ抵抗RE1,RE2と、前記エミッタ抵抗RE1,RE2が共通に接続され、トランジスタQ1,Q2のエミッタから定電流2Ieを引抜く定電流源F1と、トランジスタQ1,Q2のコレクタにそれぞれベースが接続され、差動対を構成するトランジスタQ5,Q6と、トランジスタQ5,Q6のエミッタが共通に接続され、定電流2Ibを引抜く定電流源F2と、トランジスタQ6のコレクタからの電流出力を取出すトランジスタQ7〜Q9、ダイオードD1および定電流源F3とを備えて構成されている。
【0029】
したがって、出力Sigと基準電圧Vrefとの差が2段の差動対で増幅され、トランジスタQ6のコレクタ電流として、前記差に対応した電流をΔIとすると、Ib−ΔIの電流が出力される。この電流がトランジスタQ7,Q8のカレントミラー回路によって折返され、さらに定電流源F3によって定電流Ibが減算されることによって、バッファ43には前記電流ΔIが入力される。
【0030】
バッファ43は、ベースに前記電流ΔIが入力され、コレクタが接地されるトランジスタQ11と、トランジスタQ11のエミッタにコレクタが接続され、エミッタがハイレベルの電源に接続され、後述するように定電流を供給するトランジスタQ12とを備えて構成されており、トランジスタQ11,Q12の接続点間から出力が導出され、トランスコンダクタンスアンプ42に与えられる。
【0031】
トランスコンダクタンスアンプ42は、前述のトランスコンダクタンスアンプ41と同様に構成され、対応する部分には、同一の参照符号に添字aを付して示し、その説明を省略する。トランジスタQ1aのベースにはバッファ43の出力が与えられ、トランジスタQ2aのベースには前記出力Sigが与えられ、トランジスタQ9aと定電流源F3aとの接続点から、バッファ44へ出力が導出される。
【0032】
バッファ44は、前記トランジスタQ11,Q12にそれぞれ対応するトランジスタQ11a,Q12aと、出力増幅用のトランジスタQ13,Q14と、出力電流の電圧変換用の抵抗R1,R2と、出力電圧クランプ用の抵抗R3およびダイオードD2,D3と、定電流源F4とを備えて構成されている。トランジスタQ14からの出力Sigの電流は、抵抗R1,R2によって電圧変換されて前記トランジスタQ1のベースに与えられ、また抵抗R1によって電圧変換されて前記トランジスタQ2aのベースに与えられ、これに対してトランジスタQ13と定電流源F4との接続点からの基準電圧Vrefは、前記トランジスタQ2のベースに与えられる。トランジスタQ14からの出力Sigには前記基準電圧Vref分が含まれており、こうしてトランジスタQ1,Q2のベース間には、出力Sigから基準電圧Vrefを減算した変動分が入力されることになる。
【0033】
バンドパスフィルタ27にはまた、定電流源F5とトランジスタQ15とから成る基準電流回路45が設けられており、定電流源F5による定電流IbがトランジスタQ15とカレントミラー回路を構成する前記トランジスタQ12,Q12aから供給されることになり、またトランジスタQ3,Q4;Q3a,Q4aのベース電位がこのトランジスタQ15のベース電位に固定される。
【0034】
このように構成されるバンドパスフィルタ27において、前記定電流源F1,F1aにおける定電流2Ie、定電流源F4における定電流Ie、定電流源F2,F2aにおける定電流2Ibおよび定電流源F3,F3a,F5における定電流Ibが、前記参照符Ibaias1で総称して示す基準電流源33によるバイアス電流である。
【0035】
一方、図5は、前記積分回路29の一構成例の電気回路図である。この積分回路29には、前記アンプ36,37および容量C21,C22とともに、前記基準電流源33からのバイアス電流Ibaias2に基づいて前記アンプ36,37に電流供給を行うバイアス電流回路38と、基準電圧源39とが設けられている。
【0036】
アンプ36は、ベースに前記バンドパスフィルタ27の出力Sigおよびキャリア検出レベルDetがそれぞれ与えられ、差動対を構成するトランジスタQP1,QP2と、そのトランジスタQP1,QP2のコレクタから相互に等しい電流をそれぞれ引抜くトランジスタQN1,QN2と、前記トランジスタQP1,QP2のエミッタが共通に接続され、前記バイアス電流Ibaias2と等しい電流を与えるトランジスタQP3と、前記トランジスタQN2のコレクタ電位に応じて前記容量C21から電流If21を引抜く抵抗R21およびトランジスタQN3と、前記容量C21に前記バイアス電流Ibaias2と等しい前記定電流Ij21を供給するトランジスタQP4と、後述のように容量C21の電位を基準電圧源39の電圧Vrefとそのベース−エミッタ間電圧Vbe(QP5)との和の電圧にクランプするトランジスタQP5とを備えて構成される。
【0037】
バイアス電流回路38は、前記バイアス電流Ibaias2によって駆動されるトランジスタQP6〜QP8,QN4および抵抗R22を備えて構成されており、トランジスタQP7とカレントミラー回路を構成する前記トランジスタQP3,QP4には前記バイアス電流Ibaias2と等しい電流が供給され、トランジスタQN4とカレントミラー回路を構成する後述のアンプ37のトランジスタQN6には、トランジスタQN4,QN6のエミッタ面積比が3:1であるから、前記バイアス電流Ibaias2の1/3の電流が供給される。
【0038】
アンプ37は、ベースに前記容量C21の電位、したがってトランジスタQN3のコレクタ電位であるアンプ36の積分出力Intaおよび基準電圧源40からの前記基準値Refがそれぞれ与えられ、差動対を構成するトランジスタQN7,QN8と、そのトランジスタQN7,QN8のエミッタが共通に接続され、前記トランジスタQN4とカレントミラー回路を構成し、前記Ibaias2/3の電流を引抜くトランジスタQN6と、前記トランジスタQN7,QN8のコレクタ電流をそれぞれ取出すトランジスタQP10,QP11と、トランジスタQP10とカレントミラー回路を構成し、トランジスタQN7のコレクタ電流を折返すトランジスタQP9と、カレントミラー回路を構成し、前記トランジスタQP9のコレクタ電流を折返して前記容量C22から電流If22を引抜くトランジスタQN5,QN9と、トランジスタQP11とカレントミラー回路を構成し、トランジスタQN8のコレクタ電流を折返して前記容量C22へ電流Ij22を供給するトランジスタQP12と、容量C22の電位を前記基準電圧源39の電圧Vrefとそれらのベース−エミッタ間電圧Vbe(QP13)および順方向電圧Vbe(QN11)との和の電圧にクランプするトランジスタQP13およびダイオードQN11とを備えて構成される。
【0039】
したがって、バンドパスフィルタ27の出力Sigがキャリア検出レベルDetを超えると、トランジスタQP1がOFFし、トランジスタQP2がONして、該トランジスタQP2が抵抗R21を介してトランジスタQN3にベース電流を供給し、トランジスタQP4からの電流Ij21と基準電圧源39およびトランジスタQP5とによって電圧がVref+Vbe(QP5)にクランプされていた容量C21から、電流If21が放電されてゆく。そして、基準値Ref以下に低下すると、トランジスタQN7がOFFし、これによってトランジスタQP10,QP9,QN5,QN9もOFFし、容量C22からの電流If22の放電が停止するとともに、トランジスタQN8がONし、これによってトランジスタQP11,QP12もONし、容量C22へ電流Ij22の充電が開始される。この充電は、容量C22の電圧が、Vcc−Vbe(QP12)となるまで行われ、到達すると、その電位に維持される。
【0040】
これに対して、バンドパスフィルタ27の出力Sigがキャリア検出レベルDet以下となると、トランジスタQP1がONし、トランジスタQP2,QN3がOFFして、容量C21はトランジスタQP4からの電流Ij21で充電されてゆき、やがて電圧がVref+Vbe(QP5)にクランプされる。そして、前記基準値Refを超えた時点で、トランジスタQN7がONし、これによってトランジスタQP10,QP9,QN5,QN9もONし、容量C22からの電流If22の放電が開始されるとともに、トランジスタQN8がOFFし、これによってトランジスタQP11,QP12もOFFし、容量C22への電流Ij22の充電が停止される。このようにして、キャリアの有無に応じて、容量C22への充放電が行われる。
【0041】
図6は、前記基準電流源33の一構成例の電気回路図である。基準電流源33は、予め作成される基準電流Ioで駆動されるトランジスタQ31,Q32および抵抗R11と、前記トランジスタQ32とカレントミラー回路構成するトランジスタQ33と、トランジスタQ33を流れる電流を調整するためのトリミング抵抗Rfoと、前記トランジスタQ32とカレントミラー回路構成するトランジスタQ34と、トランジスタQ34を流れる電流を調整する抵抗R12とを備えて構成されており、トランジスタQ33を流れる電流が定電流源F11から前記定電流Ibとして供給され、トランジスタQ34を流れる電流が定電流源F12から前記定電流Ieとして供給される。定電流源F11による定電流Ibは、カレントミラー回路などによって前記定電流源F2,F2a;F3,F3a,F5に供給され、定電流源F12による定電流Ieは、カレントミラー回路などによって前記定電流源F1,F1a;F4に供給される。また、前記定電流Ibは、カレントミラー回路などによって前記バイアス電流回路38へのバイアス電流Ibaias2として供給される。
【0042】
上述のように構成される受信チップ23において、トランスコンダクタンスアンプ41,42のトランスコンダクタンスgmは、抵抗REの抵抗値を参照符と同一で表すとき、
gm=(Ib/Ie)・(1/RE)
で表すことができる。そして、バンドパスフィルタ27の中心周波数foは、トランスコンダクタンスアンプ41,42のトランスコンダクタンスをそれぞれgm1,gm2とし、コンデンサC31,C32の静電容量を参照符と同一で表すとき、
【0043】
【数1】
【0044】
で表される。
【0045】
したがって、gm1=gm2、C31=C32=Cとすると、
fo=gm/(2π・C)
となり、
fo={1/(2π・C・RE)}・(Ib/Ie)
が得られる。
【0046】
以上のことから、前記トランスコンダクタンスgmは、前記定電流IeとIbとの相対的な比で調整することができ、したがって基準電流源33における抵抗R12の抵抗値に対して、トリミング抵抗Rfoの抵抗値を相対的に調整することによって、前記トランスコンダクタンスgm、したがって前記中心周波数foを調整することができ、
fo∝1/(C・Rfo)
と表すことができる。
【0047】
このため、基準電流源33にはトリミング抵抗Rfoから成るfoトリミング回路34が設けられ、定電流Ibが高精度に設定されている。本発明では、この定電流Ibをバイアス電流Ibaias2として、少なくとも大きい時定数のアンプ37の(図5の構成では小さい時定数のアンプ36も)基準電流として用いる。これによって、アンプ37と容量C22とによって構成される第2の積分器の積分の立上がり時間Tは、
となる。ただし、Vintは、積分のクランプ電圧であり、Vref+Vbe(QP13)+Vbe(QN11)である。また、Vfoは、トリミング抵抗Rfoの端子間電圧である。
【0048】
以上のようにして、本発明では、トリミング抵抗Rfoによって高精度に設定される定電流Ibを、第2の積分器の充電電流Ij22となるバイアス電流Ibaias2として用いている。また、トランジスタ、容量および抵抗等の特性のばらつきは、同じウエハ内の各部位やロット内では異なる傾向になることがあっても、チップ内では略同じ傾向になり、本発明ではバンドパスフィルタ27と積分回路29とが同じ受信チップ23内であるので、それらの回路間でのトランジスタ等の特性のばらつきは同じ傾向で表れる。したがって、積分回路29内の積分電流Ij22が高精度に設定され、積分の立上がり時間Tを一定にして、ヒステリシスコンパレータ30での弁別エラーを低減し、ノイズに対する誤動作を低減することができる。
【0049】
なお、バンドパスフィルタ27の中心周波数foが低い場合は、トランジスタQN4の個数(エミッタ面積)を、トランジスタQN6に対して2:1にするとともに、トリミング抵抗Rfoの抵抗値を変更するなどして、対応することができる。また、前記立上がり時間Tも、トランジスタQN4の個数(エミッタ面積)によって調整することができる。さらにまた、積分のクランプ電圧Vintは、ダイオードQN11の個数によって調整することができる。
【0050】
また、積分回路29を2段の積分器で構成し、第1の積分器は検出すべきキャリア周波数のパルスをグループで検出し、第2の積分器は前記第1の積分器によって前記パルスのグループが検出されている時間を積分し、その積分出力Intを前記ヒステリシスコンパレータ30へ出力するので、最終の積分出力Intを安定させ、ヒステリシスコンパレータ30での弁別を一層安定して行うことができる。
【0051】
さらにまた、バンドパスフィルタ27の出力Sigがキャリア検出レベルDetを長時間に亘って超えていても、容量C21の電圧、すなわち積分出力IntaはVref+Vbe(QP5)にクランプされるので、出力Sigがキャリア検出レベルDet以下となると、直ちに積分出力Intが立上がるので、これによってもまた、立上がり時間Tを一定にすることができる。
【0052】
【発明の効果】
本発明の受信回路チップは、以上のように、赤外線リモコンの受信機などとして実現される受信回路チップにおいて、バンドパスフィルタが、その中心周波数をトリミング抵抗の調整によって高精度に設定されているバイアス電流によって決定する2段のトランスコンダクタンスアンプで構成され、積分回路が、前記バイアス電流を充電電流として用いる。
【0053】
それゆえ、積分電流が高精度に設定されて積分回路の立上がり時間が安定し、コンパレータでの弁別エラーを低減し、ノイズに対する誤動作を低減することができる。
【0054】
また、本発明の受信回路チップは、以上のように、積分回路は2段階で積分を行う。
【0055】
それゆえ、積分出力を安定させ、コンパレータでの弁別を一層安定して行うことができる。
【0056】
さらにまた、本発明の受信回路チップは、以上のように、第1の積分器の積分出力を予め定めるレベルにクランプするクランプ手段をさらに備える。
【0057】
それゆえ、バンドパスフィルタの出力が蛍光灯ノイズ等でキャリア検出レベルを長時間に亘って超えていても、バンドパスフィルタの出力がキャリア検出レベル以下となると、直ちに第2の積分器の積分出力が立上がり、これによってもまた、立上がり時間を一定にすることができる。
【図面の簡単な説明】
【図1】本発明の実施の一形態の赤外線リモコンの受信機の構成を示すブロック図である。
【図2】図1で示す受信機の各部の波形図である。
【図3】図1で示す受信機におけるバンドパスフィルタから積分システムまでの等価回路図である。
【図4】バンドパスフィルタの具体的構成を示す電気回路図である。
【図5】積分回路の一構成例の電気回路図である。
【図6】基準電流源の一構成例の電気回路図である。
【図7】典型的な従来技術の赤外線リモコンの受信機の一構成例を示すブロック図である。
【図8】図7で示す受信機の各部の波形図である。
【図9】図7の受信機における積分システムの等価回路図である。
【符号の説明】
21 赤外線リモコンの受信機
22 フォトダイオード
23 受信チップ(受信回路チップ)
24 初段アンプ(HA)
25 2段目アンプ(2ndAMP)
26 3段目アンプ(3rdAMP)
27 バンドパスフィルタ(BPF)
28 検波回路
29 積分回路
30 ヒステリシスコンパレータ(コンパレータ)
31 ローパスフィルタ
32 ABCC回路
33 基準電流源
34 foトリミング回路
35 アンプ
36 アンプ(第1の積分器)
37 アンプ(第2の積分器)
38 バイアス電流回路
39 基準電圧源
41,42 トランスコンダクタンスアンプ
43,44 バッファ
45 基準電流回路
C21 容量(第1の積分容量)
C22 容量(第2の積分容量)
C31,C32 コンデンサ
D1〜D3,D1a ダイオード
F1〜F5,F1a〜F3a 定電流源
F11,F12 定電流源
Q1〜Q9,Q11〜Q15 トランジスタ
Q1a〜Q9a,Q11a,Q12a トランジスタ
Q31〜Q34 トランジスタ
R1〜R3 抵抗
R11,R12 抵抗
R21,R22 抵抗
RE1,RE2 エミッタ抵抗
QP1〜QP4,QP6〜QP13 トランジスタ
QP5 トランジスタ(クランプ手段)
QN1〜QN9 トランジスタ
QN11 ダイオード
Rfo トリミング抵抗[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiving circuit chip that is preferably implemented by a receiver of a so-called infrared remote controller and that demodulates the code signal from a received signal of a signal in which a code signal is superimposed on a carrier.
[0002]
[Prior art]
FIG. 7 is a block diagram showing a configuration example of a
[0003]
In the receiving chip 3, the photocurrent signal iin shown in FIG. 8A is sequentially amplified in the first stage amplifier (HA) 4, the second stage amplifier (2ndAMP) 5, and the third stage amplifier (3rdAMP) 6, In a band pass filter (BPF) 7 adapted to the frequency of the carrier, a carrier component is extracted as indicated by reference numeral α1 in FIG. 8B. Then, in the
[0004]
A low-
[0005]
[Problems to be solved by the invention]
In the
[0006]
FIG. 9 is an equivalent circuit diagram of an integration system in the
[0007]
The integrating
[0008]
Here, the integration rising time t of the
t = (c2 · vint) / ij2
It becomes. For this reason, when the charging current ij2 generated by the integrating
[0009]
An object of the present invention is to provide a receiving circuit chip that can stabilize the rise time of an integrating circuit and reduce malfunctions due to noise.
[0010]
[Means for Solving the Problems]
The receiving circuit chip of the present invention extracts a carrier component of a desired frequency from a received signal by a bandpass filter, detects the output of the bandpass filter at a level determined in advance by the detection circuit, and an integrating circuit corresponds to the detection result. In the receiving circuit chip that performs an integration operation and demodulates the code signal superimposed on the carrier by discriminating the integration output at a threshold level predetermined by the comparator, A first transistor driven by a reference current; a second transistor that forms a current mirror circuit with the first transistor; and a trimming resistor that adjusts a current flowing through the second transistor; A current source that uses the flowing current as a bias current The bandpass filter Is a two-stage circuit whose center frequency is determined by the bias current. Consists of transconductance amplifier Is The above The integrating circuit is Bias current As charging current It is characterized by using.
[0011]
According to the above configuration, the band-pass filter including the transconductance amplifier has a center frequency that depends on the bias current value, and thus the bias current value is set with high accuracy by adjusting the trimming resistor or the like. In addition, even if variations in characteristics such as transistors, capacitors, and resistances tend to be different in each part or lot in the same wafer, they tend to be substantially the same in the chip. Since the integration circuit is the same chip, variations in characteristics of transistors and the like between these circuits appear in the same tendency.
[0012]
Therefore, for example, if a current mirror circuit of an integration circuit is provided in parallel with the current mirror circuit of the band pass filter, the bias current of the band pass filter is taken into the integration circuit at a desired ratio by an emitter area ratio or the like, and is used in common. The integration current is set with high accuracy, the rise time of the integration circuit is stabilized, the discrimination error in the comparator is reduced, and the malfunction due to noise can be reduced.
[0013]
In the receiving circuit chip of the present invention, the detection circuit detects the output of the bandpass filter using the output integrated value as a carrier detection level, and the integration circuit detects the carrier detection level and the output of the bandpass filter. Are compared with each other, and the first integrator that charges and discharges the first integration capacitor corresponding to the comparison result is compared with the charging voltage of the first integration capacitor and a predetermined reference voltage. And a second integrator that charges and discharges the second integration capacitor in accordance with the comparison result and outputs the second integration capacitor to the comparator as the integration output, and at least a charging current to the second integration capacitor Before Recording It is characterized by using an ias current.
[0014]
According to said structure, a detection circuit integrates the output of a band pass filter according to the amplitude level and carrier density, and produces a carrier detection level. Therefore, the detection circuit responds to noise superimposed on the carrier, and the carrier detection level created by the detection circuit increases. On the other hand, in the integration circuit, the first integrator detects a pulse of the carrier frequency to be detected in a group, and the second integrator determines the time during which the group of pulses is detected by the first integrator. Integrate and output the integrated output to the comparator.
[0015]
Therefore, by integrating in two stages, the final integrated output can be stabilized, and discrimination by the comparator can be performed more stably.
[0016]
Furthermore, the receiving circuit chip of the present invention is further characterized by further comprising clamping means for clamping the integration output of the first integrator to a predetermined level.
[0017]
According to the above configuration, since the integral output of the first integrator is clamped, even if the output of the bandpass filter exceeds the carrier detection level for a long time due to fluorescent lamp noise or the like, the bandpass filter As soon as the output falls below the carrier detection level, the integration output of the second integrator rises, and this also makes it possible to make the rise time constant.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
[0019]
FIG. 1 is a block diagram showing a configuration of a
[0020]
In the receiving chip 23, the photocurrent signal Iin shown in FIG. 2A is sequentially amplified by a first stage amplifier (HA) 24, a second stage amplifier (2ndAMP) 25, and a third stage amplifier (3rdAMP) 26, In a band pass filter (BPF) 27 adapted to the carrier frequency, a carrier component is extracted as indicated by reference numeral β1 in FIG. Then, the carrier component is detected at a carrier detection level Det, which will be described later, indicated by the reference symbol β2 in the
[0021]
A low-
[0022]
Although the configuration as described above is the same as that of the
[0023]
FIG. 3 is an equivalent circuit diagram from the
[0024]
On the other hand, the integrating
[0025]
The
[0026]
For example, in the case of an infrared remote controller, the carrier frequency is typically around 40 kHz, whereas the frequency of the baseband (code signal) component is about 1 kHz. Therefore, it is possible to improve the margin for the response of the part that generates the integral output Int by one digit or more. That is, the high-
[0027]
Similarly to the bias current Ibias1 to the
[0028]
FIG. 4 is an electric circuit diagram showing a specific configuration of the
[0029]
Therefore, the difference between the output Sig and the reference voltage Vref is amplified by a two-stage differential pair, and if the current corresponding to the difference is ΔI as the collector current of the transistor Q6, a current of Ib−ΔI is output. This current is turned back by the current mirror circuit of the transistors Q7 and Q8, and the constant current Ib is subtracted by the constant current source F3, whereby the current ΔI is input to the
[0030]
In the
[0031]
The
[0032]
The
[0033]
The band-
[0034]
In the
[0035]
On the other hand, FIG. 5 is an electric circuit diagram of a configuration example of the
[0036]
The
[0037]
The bias
[0038]
The
[0039]
Therefore, when the output Sig of the
[0040]
On the other hand, when the output Sig of the
[0041]
FIG. 6 is an electric circuit diagram of a configuration example of the reference
[0042]
In the receiving chip 23 configured as described above, when the transconductance gm of the
gm = (Ib / Ie) · (1 / RE)
Can be expressed as The center frequency fo of the band-
[0043]
[Expression 1]
[0044]
It is represented by
[0045]
Therefore, if gm1 = gm2 and C31 = C32 = C,
fo = gm / (2π · C)
And
fo = {1 / (2π · C · RE)} · (Ib / Ie)
Is obtained.
[0046]
From the above, the transconductance gm can be adjusted by the relative ratio of the constant currents Ie and Ib. Therefore, the resistance of the trimming resistor Rfo with respect to the resistance value of the resistor R12 in the reference
fo∝1 / (C ・ Rfo)
It can be expressed as.
[0047]
For this reason, the reference
It becomes. Here, Vint is an integral clamp voltage, and is Vref + Vbe (QP13) + Vbe (QN11). Vfo is a voltage between terminals of the trimming resistor Rfo.
[0048]
As described above, in the present invention, the constant current Ib set with high accuracy by the trimming resistor Rfo is used as the bias current Ibias2 that becomes the charging current Ij22 of the second integrator. In addition, even if variations in characteristics such as transistors, capacitors, and resistances tend to be different in each part or lot in the same wafer, they tend to be substantially the same in the chip. Since the
[0049]
When the center frequency fo of the
[0050]
Further, the integrating
[0051]
Furthermore, even if the output Sig of the
[0052]
【The invention's effect】
As described above, the receiving circuit chip of the present invention is a band-pass filter in a receiving circuit chip realized as a receiver of an infrared remote controller or the like. However, the center frequency is determined by the bias current set with high accuracy by adjusting the trimming resistor. Consists of transconductance amplifier And the integrating circuit uses the bias current as a charging current. Use.
[0053]
Therefore, the integration current is set with high accuracy, the rise time of the integration circuit is stabilized, the discrimination error in the comparator is reduced, and the malfunction due to noise can be reduced.
[0054]
In the receiving circuit chip of the present invention, as described above, the integrating circuit performs integration in two stages.
[0055]
Therefore, the integral output can be stabilized, and the discrimination by the comparator can be performed more stably.
[0056]
Furthermore, the receiving circuit chip of the present invention further includes clamping means for clamping the integration output of the first integrator to a predetermined level as described above.
[0057]
Therefore, even if the output of the bandpass filter exceeds the carrier detection level for a long time due to fluorescent lamp noise or the like, if the output of the bandpass filter falls below the carrier detection level, the integration output of the second integrator immediately This also makes it possible to make the rise time constant.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a receiver of an infrared remote controller according to an embodiment of the present invention.
2 is a waveform diagram of each part of the receiver shown in FIG. 1. FIG.
FIG. 3 is an equivalent circuit diagram from the bandpass filter to the integration system in the receiver shown in FIG. 1;
FIG. 4 is an electric circuit diagram showing a specific configuration of a bandpass filter.
FIG. 5 is an electric circuit diagram of a configuration example of an integration circuit.
FIG. 6 is an electric circuit diagram of a configuration example of a reference current source.
FIG. 7 is a block diagram showing a configuration example of a typical prior art infrared remote control receiver;
8 is a waveform diagram of each part of the receiver shown in FIG.
9 is an equivalent circuit diagram of an integration system in the receiver of FIG. 7. FIG.
[Explanation of symbols]
21 Infrared remote control receiver
22 Photodiode
23 Receiving chip (receiving circuit chip)
24 First stage amplifier (HA)
25 Second stage amplifier (2ndAMP)
26 3rd stage amplifier (3rdAMP)
27 Band pass filter (BPF)
28 Detection circuit
29 Integration circuit
30 Hysteresis comparator (comparator)
31 Low-pass filter
32 ABCC circuit
33 Reference current source
34 fo trimming circuit
35 amplifiers
36 amplifier (first integrator)
37 Amplifier (second integrator)
38 Bias current circuit
39 Reference voltage source
41, 42 transconductance amplifier
43, 44 buffers
45 Reference current circuit
C21 capacity (first integral capacity)
C22 capacity (second integral capacity)
C31, C32 capacitors
D1-D3, D1a diode
F1-F5, F1a-F3a constant current source
F11, F12 constant current source
Q1-Q9, Q11-Q15 transistors
Q1a to Q9a, Q11a, Q12a transistors
Q31-Q34 transistors
R1-R3 resistance
R11, R12 resistance
R21, R22 resistance
RE1, RE2 Emitter resistance
QP1 to QP4, QP6 to QP13 transistors
QP5 transistor (clamping means)
QN1-QN9 transistors
QN11 diode
Rfo trimming resistor
Claims (3)
基準電流で駆動される第1トランジスタと、該第1トランジスタとカレントミラー回路を構成する第2トランジスタと、該第2トランジスタを流れる電流を調整するトリミング抵抗とを有し、前記第2のトランジスタを流れる電流をバイアス電流とする電流源を備え、
前記バンドパスフィルタは、その中心周波数を前記バイアス電流によって決定する2段のトランスコンダクタンスアンプで構成され、
前記積分回路は、前記バイアス電流を充電電流として用いることを特徴とする受信回路チップ。The carrier component of the desired frequency is extracted from the received signal with a bandpass filter, and the output of the bandpass filter is detected at a predetermined level. The integration circuit performs an integration operation according to the detection result, and the integrated output In the receiving circuit chip configured to demodulate the code signal superimposed on the carrier by discriminating the signal at a threshold level predetermined by the comparator,
A first transistor driven by a reference current; a second transistor that forms a current mirror circuit with the first transistor; and a trimming resistor that adjusts a current flowing through the second transistor; A current source that uses the flowing current as a bias current
The band-pass filter is constituted by a transconductance amplifier in two stages for determining the center frequency by the bias current,
The receiving circuit chip , wherein the integrating circuit uses the bias current as a charging current .
前記積分回路は、前記キァリア検出レベルとバンドパスフィルタの出力とを相互に比較し、その比較結果に対応して第1の積分容量の充放電を行う第1の積分器と、前記第1の積分容量の充電電圧と予め定める基準電圧とを相互に比較し、その比較結果に対応して第2の積分容量の充放電を行い、前記積分出力として前記コンパレータに出力する第2の積分器とを備えて構成され、少なくとも第2の積分容量への充電電流に、前記バイアス電流を用いることを特徴とする請求項1記載の受信回路チップ。The detection circuit detects the output of the bandpass filter using the output integral value as a carrier detection level,
The integration circuit compares the carrier detection level and the output of the bandpass filter with each other, and charges and discharges a first integration capacitor corresponding to the comparison result; and the first integrator A second integrator that compares the charging voltage of the integration capacitor with a predetermined reference voltage, charges and discharges the second integration capacitor in accordance with the comparison result, and outputs the second integration capacitor to the comparator as the integration output; It is configured with at least a second charging current to integrating capacitor, the receiving circuit chip according to claim 1, wherein before is characterized by using a Kiba bias current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001032929A JP3617818B2 (en) | 2001-02-08 | 2001-02-08 | Receiver circuit chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001032929A JP3617818B2 (en) | 2001-02-08 | 2001-02-08 | Receiver circuit chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002238087A JP2002238087A (en) | 2002-08-23 |
JP3617818B2 true JP3617818B2 (en) | 2005-02-09 |
Family
ID=18896775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001032929A Expired - Fee Related JP3617818B2 (en) | 2001-02-08 | 2001-02-08 | Receiver circuit chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3617818B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070046178A (en) * | 2004-08-18 | 2007-05-02 | 로무 가부시키가이샤 | Judgment circuit, gain adjustment circuit, signal processing circuit, and electric device |
JP4664033B2 (en) * | 2004-10-15 | 2011-04-06 | ローム株式会社 | Waveform forming device |
JP2006339913A (en) * | 2005-05-31 | 2006-12-14 | Sharp Corp | Infrared remote control receiver unit |
JP4246222B2 (en) | 2006-07-18 | 2009-04-02 | シャープ株式会社 | Carrier detection circuit, infrared signal processing circuit including the same, and control method of carrier detection circuit |
JP2009272902A (en) * | 2008-05-08 | 2009-11-19 | Sumitomo Electric Ind Ltd | Light reception circuit, optical beacon having the same, and on-vehicle machine |
US20100322635A1 (en) * | 2009-06-18 | 2010-12-23 | Sony Ericsson Mobile Communications Ab | Using ambient led light for broadcasting info and navigation |
CN110504180A (en) * | 2019-07-31 | 2019-11-26 | 广东利扬芯片测试股份有限公司 | A kind of test of infrared receiver chip trims system |
-
2001
- 2001-02-08 JP JP2001032929A patent/JP3617818B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002238087A (en) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100396010B1 (en) | Carrier detection circuit and infrared ray remote control receiver | |
JP4342111B2 (en) | Current pulse receiver circuit | |
US8742852B2 (en) | Optical receiver compensating input offset | |
JP3617818B2 (en) | Receiver circuit chip | |
JPH11103219A (en) | Light receiving amplifier | |
JP2001127560A (en) | Preamplifier circuit | |
JP3999168B2 (en) | Carrier detection circuit and infrared communication device using the same | |
JP2003087061A (en) | Constant-voltage circuit and infrared remote control receiver using the same | |
KR100297146B1 (en) | Infrared Signal Receiver with Attenuating Circuit | |
JP4230367B2 (en) | Variable gain amplifier, carrier detection circuit system, and infrared remote control receiver using the same | |
JP3354287B2 (en) | Infrared receiver and method for reducing disturbance light noise | |
JP3801882B2 (en) | Charging circuit and / or discharging circuit and carrier detection circuit using the same | |
EP0126427B1 (en) | Level detector for use with a differential amplifier circuit | |
JP3558969B2 (en) | Carrier detection circuit | |
CN113465637A (en) | Photoelectric receiving and detecting circuit | |
US6765420B2 (en) | Pulse width detection circuit filtering the input signal and generating a binary signal | |
JP4199191B2 (en) | Method and apparatus for setting a slice level in a binary signal | |
JP2006339913A (en) | Infrared remote control receiver unit | |
CN215639499U (en) | Photoelectric receiving and detecting circuit | |
JP4791435B2 (en) | DC component cancellation circuit | |
JP3207341B2 (en) | Remote control signal processing circuit | |
JPH10294622A (en) | Reception circuit | |
JP2575912B2 (en) | Signal demodulation circuit | |
US20220224298A1 (en) | Transimpedance Amplifier | |
JP2723861B2 (en) | Input circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |