JP3609255B2 - セルスケジューラを動作させる方法およびスケジューリングシステム - Google Patents
セルスケジューラを動作させる方法およびスケジューリングシステム Download PDFInfo
- Publication number
- JP3609255B2 JP3609255B2 JP11746698A JP11746698A JP3609255B2 JP 3609255 B2 JP3609255 B2 JP 3609255B2 JP 11746698 A JP11746698 A JP 11746698A JP 11746698 A JP11746698 A JP 11746698A JP 3609255 B2 JP3609255 B2 JP 3609255B2
- Authority
- JP
- Japan
- Prior art keywords
- entry
- queue
- time
- cell scheduler
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の分野】
この発明は一般に、非同期転送モード（ＡＴＭ）ネットワークにおけるセルのスケジューリングに関し、より特定的にはＡＴＭネットワークにおけるタイムホイールセルスケジューリングに関する。
【０００２】
【発明の背景】
次に簡単な先行技術のタイムホイールスケジューラを図示する図１を参照する。いくつかのキュー１０がラウンドキュー１２に組織される。各キュー１０は、ゼロまたは１以上の伝送されるべき仮想チャネル（ＶＣ）エントリ１４を含む。スケジューラの動作を制御するため２つのタイムポインタが用いられる。すなわち、タイムポインタ１６と伝送ポインタ１８とである。タイムポインタ１６はセルタイムごとに１つのキュー１０から次のキュー１０へ時計回り方向に進み、それの後ろのキュー１０内のすべてのＶＣエントリ１４ができる限り早く伝送されねばならないことを指示する。伝送ポインタ１８はタイムポインタ１６に遅れていくかまたはそれとともに進み、どのキュー１０が現在サービスされているかを指示する。典型的には、スケジューリングは、キュー１０内にＶＣエントリ１４を置く役割を持つ外部マネージャ（図示せず）により行なわれる。
【０００３】
図１に示すような簡単なタイムホイールセルスケジューラは、いくつかの限界を有する。第１に、伝送ポインタ１８が新しいキューに到達するたびに、たとえそのキューが空であったとしても、複雑な計算が必要である。計算が必要である結果、実現できるキューの総数も限られる。さらに、キューの数の制限によって、ＶＣに割当てることができる最小帯域幅および帯域幅の分解能が限定される。ＶＣの数または属性のいかなる変更のためにも、キュー内の固定エントリを決定するため複雑な計算を再び行なう必要がある。
【０００４】
帯域幅の分解能が高く、多数のＶＣをサポートする能力を備える定ビット速度（ＣＢＲ）および可変ビット速度（ＶＢＲ）セルスケジューリングのための容易に実現される方法が必要である。
【０００５】
【発明の概要】
したがって、この発明は、帯域幅の分解能が高く多数のＶＣをサポートすることができるＣＢＲおよびＶＢＲセルスケジューリングのための容易に実現される方法を提供する。
【０００６】
この発明はさらに、伝送ポインタが新しいキューに到達するたびにそのキューが空であったとしても複雑な計算をせねばならないという必要性を取除く。
【０００７】
さらに、この発明は、ＶＣの数または属性が変更される場合に複雑な計算を行なう必要性を取除く。
【０００８】
上述のおよび他の目的を達成するため、そしてこの発明の目的により、帯域幅の高分解能および多数のＶＣを可能にする、複雑な再計算の必要性を除去する自動再スケジューリング機構を備えた、タイムホイールＡＴＭセルスケジューラが提供される。
【０００９】
スケジューラは、いくつかの回転キューと、１つまたは２つ以上の静止キューと、回転キューと静止キューとの間でＶＣエントリを転送するための手段とを含む。スケジューラは、各回転キューと静止キューとを漸進的に接触させることによって動作する。回転キュー内のすべてのＶＣエントリは静止キューに転送され、（もしエントリが存在すれば）セルタイムごとに物理チャネル上で１エントリが伝送される。
【００１０】
伝送の直後に、ＶＣの［ｍ，ｉ］属性（ｉセルタイムにおけるｍ個のセル）により決定されるステップにより、近づいてくる回転キューにエントリが再スケジュールされる。もしｍ／ｉが整数でなければ、その端数部分が累算器レジスタ内に記憶される。次の回転キューは静止キューと接触させられ、そのエントリが静止キューに付加される。次に、別のエントリが伝送され近づいてくるキューに再スケジュールされる。累算器レジスタがオーバーフローするとき、ちょうど伝送されたセルを再スケジュールするステップが、１だけ増分される。
【００１１】
結果として、新しいＶＣが付加されるとしても、または、既存のＶＣの特性が変更されるとしても、大域的な計算は必要ない。加えて、ｍ／ｉがキューの数に等しいかまたはキューの数よりも小さい限り、スケジューラは任意の数のＶＣを扱うことができる。
【００１２】
キューが次第に申込み過剰になってくると、セルはそれらの所望のステップよりも長い間静止キュー内に待機することになってしまうだろう。この課題を解決するため、各ＶＣエントリが近づいてくる適切な回転キュー内に位置づけられるとき、各ＶＣエントリにタイムスタンプが付加される。セルが再スケジュールされるとき、そのタイムスタンプと現在時間とが比較され、もしその差がその計算されるステップよりも大きければ、そのセルは静止キューへと再スケジュールされる。
【００１３】
結果的に、チャネルのさらなる申込み過剰に伴い、異なったＶＣの帯域幅が調節される。より高帯域幅のＶＣはより頻繁に静止キューへ再スケジュールされ、したがって、それらの帯域幅が減じられ、一方、より低帯域幅のＶＣはより稀に静止キューへ再スケジュールされ、したがってそれらに割当てられる帯域幅が維持される。したがって、スケジューラは再計算の必要なく、ＶＣの数および特性の両方における変化に対処することができる。
【００１４】
本明細書に組み込まれその一部をなす添付する図面は、この発明のいくつかの局面を示しており、本明細書とともにこの発明の原理を説明する役割を果たす。
【００１５】
【詳細な説明】
図２は、図１の簡単な先行技術のスケジューラよりも優れた改良例を図示しており、キュー内の固定エントリを有するのではなく、自動再スケジューリング機構を用いている。このスケジューラの動作は、ＶＣがサービスされるとき、その現在のキュー１０から取除かれ何らかの予め定められた固定ステップにより近づいてくるキュー１０内に位置づけられるという点を除いては、簡単な図１のスケジューラの動作といくらか類似的なものである。ステップはＶＣに割当てられる帯域幅を決定する。同一のキュー上に２つのＶＣが位置づけられるのでない限り、他のＶＣの数または特性の変化はそのＶＣの帯域幅に全く影響しない。しかし、サポートされる最小帯域幅は依然として、キューの数でチャネルの帯域幅を除したものに等しく、サポートされる別個の帯域幅はステップサイズで乗じた最小帯域幅に等しい。やはり、伝送ポインタが新しいキューに到達するたびごとにたとえそのキューが空であったとしても、計算が必要である。
【００１６】
次にこの発明の好ましい実施例を図示する図３を参照する。図１に図示した背景技術におけると同様、キュー１０のラウンドロビンキューからなるタイムホイール１２が構築される。伝送がスケジュールされるＶＣエントリ１４が、キュー１０内に置かれる。タイムホイール１２は、ＡＴＭセルタイムごとに１ステップずつ、時計回り方向に回転する。静止キュー２０が、タイムホイール１２の上の位置０に取付けられる。回転キュー１０がタイムホイール１２上の位置０に到達するごとに、そのエントリ１４が静止キュー２０に付加される。各セルタイムごとに１回、静止キュー２０内のＶＣエントリ１４が伝送のために取出され、近づいてくるキュー１０内に置かれることによってすぐに再スケジュールされる。
【００１７】
ＶＣエントリを近づくキュー内に位置づけるために使用されるステップが、２つの尺度によって計算される。すなわち、（１）チャネルに割当てられる帯域幅および（２）他のＶＣに対する影響である。
【００１８】
ＶＣに割当てられる帯域幅は、たとえばｍセルタイムにおけるｉ個のセルとして２つのパラメータｉおよびｍにより定義される。したがって、ＶＣに割当てられる帯域幅は、ＶＣを定義するパラメータであるｉ／ｍで乗じた全物理チャネルの帯域幅に等しい。理想的には、仮想チャネルからのセルは物理チャネル内に均一に拡散されねばならず、セルはｍ／ｉセルタイムごとに放出されねばならない。したがって、もしｍ／ｉが整数であれば、このステップは単にｍ／ｉとなるであろう。しかし、もしｍ／ｉが整数でなければ、図６に示すように、その整数部分は初期ステップにおいてとられ、その端数部分が累算器レジスタ２２に付加される。図６においては、タイムホイール１２は、回転キュー１０により形成される円筒状の形で図示される。各回転キューは、ＶＣエントリ１４のキューのヘッドおよびテールを指し示すヘッドポインタ２５およびテールポインタ２７を含む。各ＶＣエントリ１４は、ｍ／ｉに等しい実数であるステップ２１と、累算器レジスタ２２と、回転キュー１０内の次のＶＣエントリ１４へのポインタ２９とを含む。累算器レジスタ２２がオーバーフローするとき、ステップサイズが増やされる。このステップ生成を表１に、より正式に示すが、Ａは累算器レジスタ２２内に記憶される値であり、Ｓはステップ２１に記憶される値すなわちｍ／ｉである。
【００１９】
【表１】
【００２０】
静止キュー２０内に２つ以上のＶＣエントリ１４が存在するときは、各セルタイムごとに１つのＶＣがサービスされる。したがって、ステップサイズの計算においては、各ＶＣエントリが静止キュー内で待機していた時間を考慮せねばならない。これは図６に示すように、ＶＣエントリ１４にタイムスタンプ２３を付加することによって行なわれる。ＶＣがサービスされるとき、そのタイムスタンプは現在時間と比較され、その差がステップサイズから減算される。もしその差がステップサイズよりも大きいかまたはステップサイズに等しければ、図５に図示するようにＶＣエントリ１４は元の静止キュー２０に置かれ、そうでなければ、図４に図示するようにそのステップサイズにより、近づいてくる回転キュー１０に位置づけられる。
【００２１】
このプロセスは表２に、より正式に示す。
【００２２】
【表２】
【００２３】
図４１は、表２のプロセスをさらに説明するフローチャートである。ステップ６０において、静止キューにスケジュールされるＶＣエントリがあるか否かが判断される。もしあれば、これらのＶＣエントリの第１のものがステップ６２において伝送される。次にステップ６４において、その間にＶＣエントリが再スケジュールされるべき間隔が生成される。ステップ６６において、ＶＣエントリが再スケジュールされる。最後に、ステップ６８においてキューが回転させられプロセスが繰返される。
【００２４】
次に連続した時点におけるＶＣの帯域幅の割当のグラフを示す図７を参照する。物理チャネルが過剰に申し込まれるため、すなわち、全ＶＣの帯域幅の合計が物理チャネルの帯域幅を超えるので、最も高い帯域幅２４のＶＣのエントリは絶えず静止キューに戻され、その帯域幅を効率的に減じる。次にこのプロセスが２番目に高い帯域幅２６を有するＶＣに対して繰返される。もし過剰な申込みが継続すれば、最終的にすべてのＶＣが同一の有効帯域幅を共有することになるだろう。
【００２５】
図８から図１１は、異なったＶＣ構成に対するこの発明の機能の例を示す。
図８は、それぞれ３および１に等しいパラメータｍおよびｉを備えるタイムホイール１２上の単一のＶＣエントリ１４という単純な場合を図示する。タイム＝０において、ＶＣエントリ１４は静止キュー２０から１つ位置が離れた回転キュー１０内にある。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０に転送され、ＶＣエントリ１４は伝送ライン３０上で伝送され、静止キューから３つ位置が離れた回転キュー１０へと再スケジュールされる。タイム＝２において、タイムホイール１２が回転し、ＶＣエントリ１４がその上に位置づけられる回転キュー１０を静止キュー２０から２つ位置が離れたところにもっていく。
【００２６】
図９は、それぞれ３および２に等しいパラメータｍおよびｉを備える、タイムホイール１２上の単一のＶＣエントリ１４を図示する。タイム＝０において、ＶＣエントリ１４は、静止キュー２０から１つ位置が離れた回転キュー１０内にある。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へ転送され、ＶＣエントリ１４が伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝３／２に対するステップは１．５であろうから、０．５が累算器レジスタ２２内に記憶される。タイム＝２において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へと転送され、ＶＣエントリ１４が伝送ライン３０上で伝送され、静止キュー２０から２つ位置が離れた回転キュー１０へと再スケジュールされ、累算器レジスタ２２内に記憶される０．５がステップｍ／ｉ＝１．５に加算される。
【００２７】
図１０は、それぞれ２および１ならびに３および２に等しいパラメータｍおよびｉを備える、２つのＶＣエントリを備えるより複雑な例を示す。タイム＝０において、静止キュー２０上にあるｍ／ｉ項＝３／２のＶＣエントリ１４が伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝３／２に対するステップは１．５であろうから、累算器レジスタ２２内に０．５が記憶される。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へ転送される。静止キュー２０上のｍ／ｉ項＝２／１のＶＣエントリ１４は伝送ライン３０上で伝送され、タイムスタンプ２３がステップｍ／ｉ＝２に等しいため、静止キュー２０の末尾に再スケジュールされる。タイム＝２において、ｍ／ｉ項＝３／２のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との間の差は、累算器レジスタ２２へと記憶された値０．５をｍ／ｉ＝１．５に加算して計算されたステップサイズよりも大きいので、静止キュー２０の末尾へと再スケジュールされる。タイム＝３において、静止キュー２０上のｍ／ｉ項＝２／１のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との間の差がステップサイズｍ／ｉ＝２に等しいので、静止キュー２０の末尾に再スケジュールされる。
【００２８】
図１１は、それぞれ３および２ならびに４および３に等しいパラメータｍおよびｉの２つのＶＣエントリ１４を備えるより複雑な例を示す。タイム＝０において、静止キュー２０上のｍ／ｉ＝４／３のＶＣエントリ１４は伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝４／３に対するステップは１．３４であろうから、０．３４が累算器レジスタ２２内に記憶される。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へと転送される。静止キュー２０上のｍ／ｉ＝３／２のＶＣエントリ１４は伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝３／２に対するステップは１．５であろうから、０．５が累算器レジスタ２２内に記憶される。タイム＝２において、ｍ／ｉ＝４／３のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との差が、累算器レジスタ２２に記憶された値０．３４をｍ／ｉ＝１．３４に加算して計算されたステップサイズに等しいので、静止キュー２０の末尾へと再スケジュールされる。タイム＝３において、静止キュー２０上のｍ／ｉ＝３／２のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との差がステップサイズ２に等しいので、静止キュー２０の末尾に再スケジュールされる。タイム＝４において、ｍ／ｉ項＝４／３のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との差が、累算器レジスタ２２へ記憶された値０．６８をｍ／ｉ＝１．３４に加算して計算されたステップサイズよりも大きいので、静止キュー２０の末尾へと再スケジュールされる。タイム＝５において、静止キュー２０上のｍ／ｉ項＝１．５のＶＣエントリ１４は伝送ライン３０へと伝送され、現在時間とタイムスタンプ２３との間の差がステップサイズ２よりも大きいので、静止キュー２０の末尾へと再スケジュールされる。
【００２９】
図１２−図１９は、ｍ＝３およびｉ＝２での単一のスケジューラの動作をステップごとに絵的に示すものである。タイム＝０（図１２）において、単一のＶＣエントリ１４はタイムホイール３５上の位置３２において回転キュー３１へ入れられ、一方、静止キュー３３は空であり、伝送ライン３０上にはエントリは存在しない。タイム＝１（図１３）においては、ＶＣエントリ１４が静止キュー３３に動かされ、伝送ライン３０上で伝送され、そしてタイムホイール３５上の位置３２で回転キュー３１へと再スケジュールされる。タイム＝２（図１４）において、ＶＣエントリ１４は再び静止キュー３３へ動かされ、伝送されそして累積レジスタ２２がオーバフローしてしまっているためタイムホイール３５上の位置３２ではなく位置３４の回転キュー３１へと再スケジュールされる。タイム＝３（図１５）において、キューがタイム＝０における状態と同じ状態にあり、タイム０、１および２でのステップと同一のステップがそれぞれタイム３、４および５において繰返されることがわかる。したがって、タイム＝７（図１９）における伝送ライン３０は、予想されるように、３セルタイムごとに２つのＶＣエントリが伝送されるパターンを示す。
【００３０】
図２０から図３５は、それぞれ３および２ならびに９および２に等しいｍおよびｉ項の２つのＶＣエントリ１４を備える単一のスケジューラの動作をステップごとに絵的に示したものである。タイム＝０（図２０）において、２つのＶＣエントリ３６および３８が、タイムホイール３５上の位置３２の回転キュー３１に入れられ、一方、静止キュー３３は空であり伝送ライン３０上にはエントリは存在しない。タイム＝１（図２１）において、ＶＣエントリ３６は静止キュー３３へ動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝２（図２２）において、ＶＣエントリ３６は静止キュー３３へ動かされ、ＶＣエントリ３８は伝送ライン３０上で伝送されタイムホイール３５上の位置４２の回転キュー３１へと再スケジュールされる。タイム＝３（図２３）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、タイムホイール３５上の位置３２において回転キュー３１へと再スケジュールされる。タイム＝４（図２４）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝５（図２５）において、ＶＣエントリ３６は静止キュー３３へと動かされ、ＶＣエントリ３８は静止キュー３３へと動かされ、伝送ライン３０上で伝送されタイムホイール３５上の位置４４の回転キュー３１へと再スケジュールされる。タイム＝６（図２６）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝７（図２７）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝８（図２８）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３４の回転キュー３１へと再スケジュールされる。タイム＝９（図２９）において、ＶＣエントリ３８および３６はともにタイムホイール３５上の位置３２の回転キュー３１へと動かされる。タイム＝１０（図３０）において、ＶＣエントリ３６は静止キュー３３へ動かされ、ＶＣエントリ３８は静止キュー３３へと動かされ、伝送ライン３０上で伝送されタイムホイール３５上の位置４０の回転キュー３１へと再スケジュールされる。タイム＝１１（図３１）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、これが最後にサービスされてから経過した時間がそのステップに等しいため、静止キュー３３へと再スケジュールされる。タイム＝１２（図３２）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、タイムホイール３５上の位置３４の回転キュー３１へと再スケジュールされる。タイム＝１３（図３３）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝１４（図３４）において、ＶＣエントリ３６は静止キュー３３へと動かされ、ＶＣエントリ３８は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置４４の回転キュー３１へと再スケジュールされる。タイム＝１５（図３５）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。
【００３１】
最後に、特定の調停／優先順位機構を実現するため多数のスケジューラを並行して使用してもよい。たとえば、ある仮想チャネルに保証される最低帯域幅を割当てるが、同時に、このＶＣが取ることができる最大帯域幅をいかなる特定の時点においても限定したいと所望するかも知れない。図３６は、保証される最低帯域幅５０と可能な最大帯域幅５２との関係を示す。この機能は並行して作業する２つのスケジューラにより達成できる。図３７は、図３の好ましい実施例による２つのスケジューラを図示する。すなわち、保証される最低帯域幅５０に等しい属性ｍおよびｉを備えるスケジューラ５４と、可能な最大帯域幅５２と保証される最低帯域幅５０との差に等しいｍ項およびｉ項を備えるスケジューラ５６である。スケジューラ５６にスケジューラ５８より高い優先順位を与えることによって、所望の帯域幅割当が達成される。
【００３２】
この機構のもう１つの説明が、図３８の「二重漏れバケツ」により与えられる。バケツ７０は液体７２で満たされる。蛇口７４および７６が、異なった速度での液体７２の漏斗７８への排出を可能にする。もし、蛇口７４が保証される最低帯域幅５０に対応する速度に設定され、蛇口７６が可能な最大帯域幅５２と保証される最低帯域幅５０との差に対応する速度に設定されるならば、液体７２は、図３７のスケジューラ５６および５８によりＶＣエントリがプロセシングされる態様と類比的な態様で漏斗７８へと排出されるであろう。
【００３３】
さらに、多数のスケジューラを使用して、いくつかのより低い帯域幅のチャネルが単一のより高い帯域幅のチャネルへと多重化されてもよい。図３９においては、いくつかの低帯域幅チャネル間で帯域幅を分割するためスケジューラ８０が使用され、各チャネルのＶＣに適切な帯域幅を割当てるためにスケジューラ８２が使用される。
【００３４】
さらに、単一の仮想パス（ＶＰ）上でいくつかのＶＣが搬送されてよい。図４０において、いくつかのＶＰへ適切な帯域幅を提供するためスケジューラ８４が使用され、一方、ＶＰの１つの中のＶＣへ適切な帯域幅を提供するためスケジューラ８６が使用される。
【００３５】
この発明の一実施例によるＡＴＭセルスケジューリングのための集積回路のブロック図が図４２に示される。ＡＴＭセルスケジューラ９０は、タイムホイールスケジューラ９２および重み付ラウンドロビン／厳密優先順位スケジューラ９４を含む。重み付ラウンドロビンスケジューラは、同時係属中の共通の譲受人に譲渡されたアレクサンダー・ヨッフェ（Alexander Joffe ）による「ＡＴＭセルスケジューリングのための重み付けされた公平なキューイングのための方法（METHOD FOR WEIGHTED FAIR QUEUEING FOR ATM CELL SCHEDULING ）」と題された、代理人書類番号Ｎｏ．Ｍ−４０７９ ＵＳの米国特許出願連続番号第０８／８４３，１０８号に記載されており、これはここにその全体として引用により援用される。
【００３６】
ＡＴＭセルスケジューラ９０はさらに、サブポートスケジューリングインターフェイスモジュール９５、キュー速度記述子メモリインターフェイスモジュール９６、ＯＶＣ記述子メモリインターフェイス９７およびキューイングコントローラインターフェイス９８を含む。ＡＴＭセルスケジューラ９０およびそれと対応するピンによって受送信される信号のリストを、付録Ａ（表３から表７）に提供する。
【００３７】
ＡＴＭセルスケジューラ９０は、ＯＶＣ記述子メモリインターフェイス９７を通してＶＣごと回路１００とインターフェイスする。ＶＣごと回路１００はＶＣセルを表わすデータ構造に対する記憶装置を含む。予め定められたプロトコルによりＶＣごと回路１００と信号を交換することによって、ＡＴＭセルスケジューラ９０は、図４３のＡＴＭスイッチにおいてキューに入れられたＡＴＭセルのスケジューリングを制御する。図４３は、この発明によるＡＴＭスイッチの構造を図示する。スイッチコントローラ１２０はスイッチインターフェイス１１０を通してＶＣごと回路１００とインターフェイスする。ＶＣごと回路１００はスケジューラ９０と信号を交換し、伝送のためのＡＴＭセルのスケジューリングを行なう。図４３のＡＴＭスイッチは、アレクサンダー・ヨッフェ、アリ・バーガー（Ａｒｉ Ｂｉｒｇｅｒ）およびプラバット・ミシュラ（Ｐｒａｖａｔ Ｍｉｓｈｒａ ）による「ＡＴＭスイッチにおけるセルキューイング（ＣＥＬＬ ＱＵＥＵＩＮＧ ＩＮ ＡＴＭ ＳＷＩＴＣＨＥＳ）」と題された代理人書類番号Ｎｏ．Ｍ−４１７７ ＵＳの、米国特許出願連続番号第０８／７０６，１０４号に記載されており、これはここにその全体として引用により援用される。
【００３８】
【表３】
【００３９】
【表４】
【００４０】
【表５】
【００４１】
【表６】
【００４２】
【表７】
【図面の簡単な説明】
【図１】簡単な先行技術のタイムホイールセルスケジューラの斜視図である。
【図２】この発明の一実施例による自動再スケジューリング機構を用いるタイムホイールセルスケジューラの斜視図である。
【図３】この発明の他実施例の斜視図である。
【図４】図３の静止キュー構成要素の部分図である。
【図５】図３の静止キュー構成要素の部分図である。
【図６】この発明の一実施例のブロック図である。
【図７】仮想チャネルの帯域幅の過剰申込の影響を表わす２次元グラフである。
【図８】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図９】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図１０】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図１１】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図１２】この発明の動作を絵的に表わした図である。
【図１３】この発明の動作を絵的に表わした図である。
【図１４】この発明の動作を絵的に表わした図である。
【図１５】この発明の動作を絵的に表わした図である。
【図１６】この発明の動作を絵的に表わした図である。
【図１７】この発明の動作を絵的に表わした図である。
【図１８】この発明の動作を絵的に表わした図である。
【図１９】この発明の動作を絵的に表わした図である。
【図２０】この発明の動作を絵的に表わした図である。
【図２１】この発明の動作を絵的に表わした図である。
【図２２】この発明の動作を絵的に表わした図である。
【図２３】この発明の動作を絵的に表わした図である。
【図２４】この発明の動作を絵的に表わした図である。
【図２５】この発明の動作を絵的に表わした図である。
【図２６】この発明の動作を絵的に表わした図である。
【図２７】この発明の動作を絵的に表わした図である。
【図２８】この発明の動作を絵的に表わした図である。
【図２９】この発明の動作を絵的に表わした図である。
【図３０】この発明の動作を絵的に表わした図である。
【図３１】この発明の動作を絵的に表わした図である。
【図３２】この発明の動作を絵的に表わした図である。
【図３３】この発明の動作を絵的に表わした図である。
【図３４】この発明の動作を絵的に表わした図である。
【図３５】この発明の動作を絵的に表わした図である。
【図３６】この発明の多スケジューラ実施例において保証される最低帯域幅と可能な最大帯域幅との関係を表わす２次元グラフである。
【図３７】この発明の多スケジューラ実施例の斜視図である。
【図３８】「二重漏れバケツ」を絵的に示す図である。
【図３９】この発明の多スケジューラ実施例を絵的に表わす図である。
【図４０】この発明の多スケジューラ実施例を絵的に表わす図である。
【図４１】ＶＣエントリのプロセシングのフローチャートである。
【図４２】この発明の一実施例による、ＡＴＭセルのスケジューリングのための集積回路のブロック図である。
【図４３】この発明の一実施例による、ＡＴＭスイッチのブロック図である。
【符号の説明】
１０ キュー
１２ タイムホイール
１４ ＶＣエントリ
２０ 静止キュー
【発明の分野】
この発明は一般に、非同期転送モード（ＡＴＭ）ネットワークにおけるセルのスケジューリングに関し、より特定的にはＡＴＭネットワークにおけるタイムホイールセルスケジューリングに関する。
【０００２】
【発明の背景】
次に簡単な先行技術のタイムホイールスケジューラを図示する図１を参照する。いくつかのキュー１０がラウンドキュー１２に組織される。各キュー１０は、ゼロまたは１以上の伝送されるべき仮想チャネル（ＶＣ）エントリ１４を含む。スケジューラの動作を制御するため２つのタイムポインタが用いられる。すなわち、タイムポインタ１６と伝送ポインタ１８とである。タイムポインタ１６はセルタイムごとに１つのキュー１０から次のキュー１０へ時計回り方向に進み、それの後ろのキュー１０内のすべてのＶＣエントリ１４ができる限り早く伝送されねばならないことを指示する。伝送ポインタ１８はタイムポインタ１６に遅れていくかまたはそれとともに進み、どのキュー１０が現在サービスされているかを指示する。典型的には、スケジューリングは、キュー１０内にＶＣエントリ１４を置く役割を持つ外部マネージャ（図示せず）により行なわれる。
【０００３】
図１に示すような簡単なタイムホイールセルスケジューラは、いくつかの限界を有する。第１に、伝送ポインタ１８が新しいキューに到達するたびに、たとえそのキューが空であったとしても、複雑な計算が必要である。計算が必要である結果、実現できるキューの総数も限られる。さらに、キューの数の制限によって、ＶＣに割当てることができる最小帯域幅および帯域幅の分解能が限定される。ＶＣの数または属性のいかなる変更のためにも、キュー内の固定エントリを決定するため複雑な計算を再び行なう必要がある。
【０００４】
帯域幅の分解能が高く、多数のＶＣをサポートする能力を備える定ビット速度（ＣＢＲ）および可変ビット速度（ＶＢＲ）セルスケジューリングのための容易に実現される方法が必要である。
【０００５】
【発明の概要】
したがって、この発明は、帯域幅の分解能が高く多数のＶＣをサポートすることができるＣＢＲおよびＶＢＲセルスケジューリングのための容易に実現される方法を提供する。
【０００６】
この発明はさらに、伝送ポインタが新しいキューに到達するたびにそのキューが空であったとしても複雑な計算をせねばならないという必要性を取除く。
【０００７】
さらに、この発明は、ＶＣの数または属性が変更される場合に複雑な計算を行なう必要性を取除く。
【０００８】
上述のおよび他の目的を達成するため、そしてこの発明の目的により、帯域幅の高分解能および多数のＶＣを可能にする、複雑な再計算の必要性を除去する自動再スケジューリング機構を備えた、タイムホイールＡＴＭセルスケジューラが提供される。
【０００９】
スケジューラは、いくつかの回転キューと、１つまたは２つ以上の静止キューと、回転キューと静止キューとの間でＶＣエントリを転送するための手段とを含む。スケジューラは、各回転キューと静止キューとを漸進的に接触させることによって動作する。回転キュー内のすべてのＶＣエントリは静止キューに転送され、（もしエントリが存在すれば）セルタイムごとに物理チャネル上で１エントリが伝送される。
【００１０】
伝送の直後に、ＶＣの［ｍ，ｉ］属性（ｉセルタイムにおけるｍ個のセル）により決定されるステップにより、近づいてくる回転キューにエントリが再スケジュールされる。もしｍ／ｉが整数でなければ、その端数部分が累算器レジスタ内に記憶される。次の回転キューは静止キューと接触させられ、そのエントリが静止キューに付加される。次に、別のエントリが伝送され近づいてくるキューに再スケジュールされる。累算器レジスタがオーバーフローするとき、ちょうど伝送されたセルを再スケジュールするステップが、１だけ増分される。
【００１１】
結果として、新しいＶＣが付加されるとしても、または、既存のＶＣの特性が変更されるとしても、大域的な計算は必要ない。加えて、ｍ／ｉがキューの数に等しいかまたはキューの数よりも小さい限り、スケジューラは任意の数のＶＣを扱うことができる。
【００１２】
キューが次第に申込み過剰になってくると、セルはそれらの所望のステップよりも長い間静止キュー内に待機することになってしまうだろう。この課題を解決するため、各ＶＣエントリが近づいてくる適切な回転キュー内に位置づけられるとき、各ＶＣエントリにタイムスタンプが付加される。セルが再スケジュールされるとき、そのタイムスタンプと現在時間とが比較され、もしその差がその計算されるステップよりも大きければ、そのセルは静止キューへと再スケジュールされる。
【００１３】
結果的に、チャネルのさらなる申込み過剰に伴い、異なったＶＣの帯域幅が調節される。より高帯域幅のＶＣはより頻繁に静止キューへ再スケジュールされ、したがって、それらの帯域幅が減じられ、一方、より低帯域幅のＶＣはより稀に静止キューへ再スケジュールされ、したがってそれらに割当てられる帯域幅が維持される。したがって、スケジューラは再計算の必要なく、ＶＣの数および特性の両方における変化に対処することができる。
【００１４】
本明細書に組み込まれその一部をなす添付する図面は、この発明のいくつかの局面を示しており、本明細書とともにこの発明の原理を説明する役割を果たす。
【００１５】
【詳細な説明】
図２は、図１の簡単な先行技術のスケジューラよりも優れた改良例を図示しており、キュー内の固定エントリを有するのではなく、自動再スケジューリング機構を用いている。このスケジューラの動作は、ＶＣがサービスされるとき、その現在のキュー１０から取除かれ何らかの予め定められた固定ステップにより近づいてくるキュー１０内に位置づけられるという点を除いては、簡単な図１のスケジューラの動作といくらか類似的なものである。ステップはＶＣに割当てられる帯域幅を決定する。同一のキュー上に２つのＶＣが位置づけられるのでない限り、他のＶＣの数または特性の変化はそのＶＣの帯域幅に全く影響しない。しかし、サポートされる最小帯域幅は依然として、キューの数でチャネルの帯域幅を除したものに等しく、サポートされる別個の帯域幅はステップサイズで乗じた最小帯域幅に等しい。やはり、伝送ポインタが新しいキューに到達するたびごとにたとえそのキューが空であったとしても、計算が必要である。
【００１６】
次にこの発明の好ましい実施例を図示する図３を参照する。図１に図示した背景技術におけると同様、キュー１０のラウンドロビンキューからなるタイムホイール１２が構築される。伝送がスケジュールされるＶＣエントリ１４が、キュー１０内に置かれる。タイムホイール１２は、ＡＴＭセルタイムごとに１ステップずつ、時計回り方向に回転する。静止キュー２０が、タイムホイール１２の上の位置０に取付けられる。回転キュー１０がタイムホイール１２上の位置０に到達するごとに、そのエントリ１４が静止キュー２０に付加される。各セルタイムごとに１回、静止キュー２０内のＶＣエントリ１４が伝送のために取出され、近づいてくるキュー１０内に置かれることによってすぐに再スケジュールされる。
【００１７】
ＶＣエントリを近づくキュー内に位置づけるために使用されるステップが、２つの尺度によって計算される。すなわち、（１）チャネルに割当てられる帯域幅および（２）他のＶＣに対する影響である。
【００１８】
ＶＣに割当てられる帯域幅は、たとえばｍセルタイムにおけるｉ個のセルとして２つのパラメータｉおよびｍにより定義される。したがって、ＶＣに割当てられる帯域幅は、ＶＣを定義するパラメータであるｉ／ｍで乗じた全物理チャネルの帯域幅に等しい。理想的には、仮想チャネルからのセルは物理チャネル内に均一に拡散されねばならず、セルはｍ／ｉセルタイムごとに放出されねばならない。したがって、もしｍ／ｉが整数であれば、このステップは単にｍ／ｉとなるであろう。しかし、もしｍ／ｉが整数でなければ、図６に示すように、その整数部分は初期ステップにおいてとられ、その端数部分が累算器レジスタ２２に付加される。図６においては、タイムホイール１２は、回転キュー１０により形成される円筒状の形で図示される。各回転キューは、ＶＣエントリ１４のキューのヘッドおよびテールを指し示すヘッドポインタ２５およびテールポインタ２７を含む。各ＶＣエントリ１４は、ｍ／ｉに等しい実数であるステップ２１と、累算器レジスタ２２と、回転キュー１０内の次のＶＣエントリ１４へのポインタ２９とを含む。累算器レジスタ２２がオーバーフローするとき、ステップサイズが増やされる。このステップ生成を表１に、より正式に示すが、Ａは累算器レジスタ２２内に記憶される値であり、Ｓはステップ２１に記憶される値すなわちｍ／ｉである。
【００１９】
【表１】
静止キュー２０内に２つ以上のＶＣエントリ１４が存在するときは、各セルタイムごとに１つのＶＣがサービスされる。したがって、ステップサイズの計算においては、各ＶＣエントリが静止キュー内で待機していた時間を考慮せねばならない。これは図６に示すように、ＶＣエントリ１４にタイムスタンプ２３を付加することによって行なわれる。ＶＣがサービスされるとき、そのタイムスタンプは現在時間と比較され、その差がステップサイズから減算される。もしその差がステップサイズよりも大きいかまたはステップサイズに等しければ、図５に図示するようにＶＣエントリ１４は元の静止キュー２０に置かれ、そうでなければ、図４に図示するようにそのステップサイズにより、近づいてくる回転キュー１０に位置づけられる。
【００２１】
このプロセスは表２に、より正式に示す。
【００２２】
【表２】
図４１は、表２のプロセスをさらに説明するフローチャートである。ステップ６０において、静止キューにスケジュールされるＶＣエントリがあるか否かが判断される。もしあれば、これらのＶＣエントリの第１のものがステップ６２において伝送される。次にステップ６４において、その間にＶＣエントリが再スケジュールされるべき間隔が生成される。ステップ６６において、ＶＣエントリが再スケジュールされる。最後に、ステップ６８においてキューが回転させられプロセスが繰返される。
【００２４】
次に連続した時点におけるＶＣの帯域幅の割当のグラフを示す図７を参照する。物理チャネルが過剰に申し込まれるため、すなわち、全ＶＣの帯域幅の合計が物理チャネルの帯域幅を超えるので、最も高い帯域幅２４のＶＣのエントリは絶えず静止キューに戻され、その帯域幅を効率的に減じる。次にこのプロセスが２番目に高い帯域幅２６を有するＶＣに対して繰返される。もし過剰な申込みが継続すれば、最終的にすべてのＶＣが同一の有効帯域幅を共有することになるだろう。
【００２５】
図８から図１１は、異なったＶＣ構成に対するこの発明の機能の例を示す。
図８は、それぞれ３および１に等しいパラメータｍおよびｉを備えるタイムホイール１２上の単一のＶＣエントリ１４という単純な場合を図示する。タイム＝０において、ＶＣエントリ１４は静止キュー２０から１つ位置が離れた回転キュー１０内にある。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０に転送され、ＶＣエントリ１４は伝送ライン３０上で伝送され、静止キューから３つ位置が離れた回転キュー１０へと再スケジュールされる。タイム＝２において、タイムホイール１２が回転し、ＶＣエントリ１４がその上に位置づけられる回転キュー１０を静止キュー２０から２つ位置が離れたところにもっていく。
【００２６】
図９は、それぞれ３および２に等しいパラメータｍおよびｉを備える、タイムホイール１２上の単一のＶＣエントリ１４を図示する。タイム＝０において、ＶＣエントリ１４は、静止キュー２０から１つ位置が離れた回転キュー１０内にある。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へ転送され、ＶＣエントリ１４が伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝３／２に対するステップは１．５であろうから、０．５が累算器レジスタ２２内に記憶される。タイム＝２において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へと転送され、ＶＣエントリ１４が伝送ライン３０上で伝送され、静止キュー２０から２つ位置が離れた回転キュー１０へと再スケジュールされ、累算器レジスタ２２内に記憶される０．５がステップｍ／ｉ＝１．５に加算される。
【００２７】
図１０は、それぞれ２および１ならびに３および２に等しいパラメータｍおよびｉを備える、２つのＶＣエントリを備えるより複雑な例を示す。タイム＝０において、静止キュー２０上にあるｍ／ｉ項＝３／２のＶＣエントリ１４が伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝３／２に対するステップは１．５であろうから、累算器レジスタ２２内に０．５が記憶される。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へ転送される。静止キュー２０上のｍ／ｉ項＝２／１のＶＣエントリ１４は伝送ライン３０上で伝送され、タイムスタンプ２３がステップｍ／ｉ＝２に等しいため、静止キュー２０の末尾に再スケジュールされる。タイム＝２において、ｍ／ｉ項＝３／２のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との間の差は、累算器レジスタ２２へと記憶された値０．５をｍ／ｉ＝１．５に加算して計算されたステップサイズよりも大きいので、静止キュー２０の末尾へと再スケジュールされる。タイム＝３において、静止キュー２０上のｍ／ｉ項＝２／１のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との間の差がステップサイズｍ／ｉ＝２に等しいので、静止キュー２０の末尾に再スケジュールされる。
【００２８】
図１１は、それぞれ３および２ならびに４および３に等しいパラメータｍおよびｉの２つのＶＣエントリ１４を備えるより複雑な例を示す。タイム＝０において、静止キュー２０上のｍ／ｉ＝４／３のＶＣエントリ１４は伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝４／３に対するステップは１．３４であろうから、０．３４が累算器レジスタ２２内に記憶される。タイム＝１において、回転キュー１０は静止キュー２０に到達し、その内容が静止キュー２０へと転送される。静止キュー２０上のｍ／ｉ＝３／２のＶＣエントリ１４は伝送ライン３０上で伝送され、静止キュー２０から１つ位置が離れた回転キュー１０へと再スケジュールされる。ｍ／ｉ＝３／２に対するステップは１．５であろうから、０．５が累算器レジスタ２２内に記憶される。タイム＝２において、ｍ／ｉ＝４／３のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との差が、累算器レジスタ２２に記憶された値０．３４をｍ／ｉ＝１．３４に加算して計算されたステップサイズに等しいので、静止キュー２０の末尾へと再スケジュールされる。タイム＝３において、静止キュー２０上のｍ／ｉ＝３／２のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との差がステップサイズ２に等しいので、静止キュー２０の末尾に再スケジュールされる。タイム＝４において、ｍ／ｉ項＝４／３のＶＣエントリ１４は伝送ライン３０上で伝送され、現在時間とタイムスタンプ２３との差が、累算器レジスタ２２へ記憶された値０．６８をｍ／ｉ＝１．３４に加算して計算されたステップサイズよりも大きいので、静止キュー２０の末尾へと再スケジュールされる。タイム＝５において、静止キュー２０上のｍ／ｉ項＝１．５のＶＣエントリ１４は伝送ライン３０へと伝送され、現在時間とタイムスタンプ２３との間の差がステップサイズ２よりも大きいので、静止キュー２０の末尾へと再スケジュールされる。
【００２９】
図１２−図１９は、ｍ＝３およびｉ＝２での単一のスケジューラの動作をステップごとに絵的に示すものである。タイム＝０（図１２）において、単一のＶＣエントリ１４はタイムホイール３５上の位置３２において回転キュー３１へ入れられ、一方、静止キュー３３は空であり、伝送ライン３０上にはエントリは存在しない。タイム＝１（図１３）においては、ＶＣエントリ１４が静止キュー３３に動かされ、伝送ライン３０上で伝送され、そしてタイムホイール３５上の位置３２で回転キュー３１へと再スケジュールされる。タイム＝２（図１４）において、ＶＣエントリ１４は再び静止キュー３３へ動かされ、伝送されそして累積レジスタ２２がオーバフローしてしまっているためタイムホイール３５上の位置３２ではなく位置３４の回転キュー３１へと再スケジュールされる。タイム＝３（図１５）において、キューがタイム＝０における状態と同じ状態にあり、タイム０、１および２でのステップと同一のステップがそれぞれタイム３、４および５において繰返されることがわかる。したがって、タイム＝７（図１９）における伝送ライン３０は、予想されるように、３セルタイムごとに２つのＶＣエントリが伝送されるパターンを示す。
【００３０】
図２０から図３５は、それぞれ３および２ならびに９および２に等しいｍおよびｉ項の２つのＶＣエントリ１４を備える単一のスケジューラの動作をステップごとに絵的に示したものである。タイム＝０（図２０）において、２つのＶＣエントリ３６および３８が、タイムホイール３５上の位置３２の回転キュー３１に入れられ、一方、静止キュー３３は空であり伝送ライン３０上にはエントリは存在しない。タイム＝１（図２１）において、ＶＣエントリ３６は静止キュー３３へ動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝２（図２２）において、ＶＣエントリ３６は静止キュー３３へ動かされ、ＶＣエントリ３８は伝送ライン３０上で伝送されタイムホイール３５上の位置４２の回転キュー３１へと再スケジュールされる。タイム＝３（図２３）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、タイムホイール３５上の位置３２において回転キュー３１へと再スケジュールされる。タイム＝４（図２４）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝５（図２５）において、ＶＣエントリ３６は静止キュー３３へと動かされ、ＶＣエントリ３８は静止キュー３３へと動かされ、伝送ライン３０上で伝送されタイムホイール３５上の位置４４の回転キュー３１へと再スケジュールされる。タイム＝６（図２６）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝７（図２７）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝８（図２８）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３４の回転キュー３１へと再スケジュールされる。タイム＝９（図２９）において、ＶＣエントリ３８および３６はともにタイムホイール３５上の位置３２の回転キュー３１へと動かされる。タイム＝１０（図３０）において、ＶＣエントリ３６は静止キュー３３へ動かされ、ＶＣエントリ３８は静止キュー３３へと動かされ、伝送ライン３０上で伝送されタイムホイール３５上の位置４０の回転キュー３１へと再スケジュールされる。タイム＝１１（図３１）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、これが最後にサービスされてから経過した時間がそのステップに等しいため、静止キュー３３へと再スケジュールされる。タイム＝１２（図３２）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、タイムホイール３５上の位置３４の回転キュー３１へと再スケジュールされる。タイム＝１３（図３３）において、ＶＣエントリ３６は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。タイム＝１４（図３４）において、ＶＣエントリ３６は静止キュー３３へと動かされ、ＶＣエントリ３８は静止キュー３３へと動かされ、伝送ライン３０上で伝送され、タイムホイール３５上の位置４４の回転キュー３１へと再スケジュールされる。タイム＝１５（図３５）において、ＶＣエントリ３６は伝送ライン３０上で伝送され、タイムホイール３５上の位置３２の回転キュー３１へと再スケジュールされる。
【００３１】
最後に、特定の調停／優先順位機構を実現するため多数のスケジューラを並行して使用してもよい。たとえば、ある仮想チャネルに保証される最低帯域幅を割当てるが、同時に、このＶＣが取ることができる最大帯域幅をいかなる特定の時点においても限定したいと所望するかも知れない。図３６は、保証される最低帯域幅５０と可能な最大帯域幅５２との関係を示す。この機能は並行して作業する２つのスケジューラにより達成できる。図３７は、図３の好ましい実施例による２つのスケジューラを図示する。すなわち、保証される最低帯域幅５０に等しい属性ｍおよびｉを備えるスケジューラ５４と、可能な最大帯域幅５２と保証される最低帯域幅５０との差に等しいｍ項およびｉ項を備えるスケジューラ５６である。スケジューラ５６にスケジューラ５８より高い優先順位を与えることによって、所望の帯域幅割当が達成される。
【００３２】
この機構のもう１つの説明が、図３８の「二重漏れバケツ」により与えられる。バケツ７０は液体７２で満たされる。蛇口７４および７６が、異なった速度での液体７２の漏斗７８への排出を可能にする。もし、蛇口７４が保証される最低帯域幅５０に対応する速度に設定され、蛇口７６が可能な最大帯域幅５２と保証される最低帯域幅５０との差に対応する速度に設定されるならば、液体７２は、図３７のスケジューラ５６および５８によりＶＣエントリがプロセシングされる態様と類比的な態様で漏斗７８へと排出されるであろう。
【００３３】
さらに、多数のスケジューラを使用して、いくつかのより低い帯域幅のチャネルが単一のより高い帯域幅のチャネルへと多重化されてもよい。図３９においては、いくつかの低帯域幅チャネル間で帯域幅を分割するためスケジューラ８０が使用され、各チャネルのＶＣに適切な帯域幅を割当てるためにスケジューラ８２が使用される。
【００３４】
さらに、単一の仮想パス（ＶＰ）上でいくつかのＶＣが搬送されてよい。図４０において、いくつかのＶＰへ適切な帯域幅を提供するためスケジューラ８４が使用され、一方、ＶＰの１つの中のＶＣへ適切な帯域幅を提供するためスケジューラ８６が使用される。
【００３５】
この発明の一実施例によるＡＴＭセルスケジューリングのための集積回路のブロック図が図４２に示される。ＡＴＭセルスケジューラ９０は、タイムホイールスケジューラ９２および重み付ラウンドロビン／厳密優先順位スケジューラ９４を含む。重み付ラウンドロビンスケジューラは、同時係属中の共通の譲受人に譲渡されたアレクサンダー・ヨッフェ（Alexander Joffe ）による「ＡＴＭセルスケジューリングのための重み付けされた公平なキューイングのための方法（METHOD FOR WEIGHTED FAIR QUEUEING FOR ATM CELL SCHEDULING ）」と題された、代理人書類番号Ｎｏ．Ｍ−４０７９ ＵＳの米国特許出願連続番号第０８／８４３，１０８号に記載されており、これはここにその全体として引用により援用される。
【００３６】
ＡＴＭセルスケジューラ９０はさらに、サブポートスケジューリングインターフェイスモジュール９５、キュー速度記述子メモリインターフェイスモジュール９６、ＯＶＣ記述子メモリインターフェイス９７およびキューイングコントローラインターフェイス９８を含む。ＡＴＭセルスケジューラ９０およびそれと対応するピンによって受送信される信号のリストを、付録Ａ（表３から表７）に提供する。
【００３７】
ＡＴＭセルスケジューラ９０は、ＯＶＣ記述子メモリインターフェイス９７を通してＶＣごと回路１００とインターフェイスする。ＶＣごと回路１００はＶＣセルを表わすデータ構造に対する記憶装置を含む。予め定められたプロトコルによりＶＣごと回路１００と信号を交換することによって、ＡＴＭセルスケジューラ９０は、図４３のＡＴＭスイッチにおいてキューに入れられたＡＴＭセルのスケジューリングを制御する。図４３は、この発明によるＡＴＭスイッチの構造を図示する。スイッチコントローラ１２０はスイッチインターフェイス１１０を通してＶＣごと回路１００とインターフェイスする。ＶＣごと回路１００はスケジューラ９０と信号を交換し、伝送のためのＡＴＭセルのスケジューリングを行なう。図４３のＡＴＭスイッチは、アレクサンダー・ヨッフェ、アリ・バーガー（Ａｒｉ Ｂｉｒｇｅｒ）およびプラバット・ミシュラ（Ｐｒａｖａｔ Ｍｉｓｈｒａ ）による「ＡＴＭスイッチにおけるセルキューイング（ＣＥＬＬ ＱＵＥＵＩＮＧ ＩＮ ＡＴＭ ＳＷＩＴＣＨＥＳ）」と題された代理人書類番号Ｎｏ．Ｍ−４１７７ ＵＳの、米国特許出願連続番号第０８／７０６，１０４号に記載されており、これはここにその全体として引用により援用される。
【００３８】
【表３】
【表４】
【表５】
【表６】
【表７】
【図面の簡単な説明】
【図１】簡単な先行技術のタイムホイールセルスケジューラの斜視図である。
【図２】この発明の一実施例による自動再スケジューリング機構を用いるタイムホイールセルスケジューラの斜視図である。
【図３】この発明の他実施例の斜視図である。
【図４】図３の静止キュー構成要素の部分図である。
【図５】図３の静止キュー構成要素の部分図である。
【図６】この発明の一実施例のブロック図である。
【図７】仮想チャネルの帯域幅の過剰申込の影響を表わす２次元グラフである。
【図８】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図９】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図１０】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図１１】この発明の動作における連続的な時点での図３の好ましい実施例の斜視図に示す、この発明の動作の例の図である。
【図１２】この発明の動作を絵的に表わした図である。
【図１３】この発明の動作を絵的に表わした図である。
【図１４】この発明の動作を絵的に表わした図である。
【図１５】この発明の動作を絵的に表わした図である。
【図１６】この発明の動作を絵的に表わした図である。
【図１７】この発明の動作を絵的に表わした図である。
【図１８】この発明の動作を絵的に表わした図である。
【図１９】この発明の動作を絵的に表わした図である。
【図２０】この発明の動作を絵的に表わした図である。
【図２１】この発明の動作を絵的に表わした図である。
【図２２】この発明の動作を絵的に表わした図である。
【図２３】この発明の動作を絵的に表わした図である。
【図２４】この発明の動作を絵的に表わした図である。
【図２５】この発明の動作を絵的に表わした図である。
【図２６】この発明の動作を絵的に表わした図である。
【図２７】この発明の動作を絵的に表わした図である。
【図２８】この発明の動作を絵的に表わした図である。
【図２９】この発明の動作を絵的に表わした図である。
【図３０】この発明の動作を絵的に表わした図である。
【図３１】この発明の動作を絵的に表わした図である。
【図３２】この発明の動作を絵的に表わした図である。
【図３３】この発明の動作を絵的に表わした図である。
【図３４】この発明の動作を絵的に表わした図である。
【図３５】この発明の動作を絵的に表わした図である。
【図３６】この発明の多スケジューラ実施例において保証される最低帯域幅と可能な最大帯域幅との関係を表わす２次元グラフである。
【図３７】この発明の多スケジューラ実施例の斜視図である。
【図３８】「二重漏れバケツ」を絵的に示す図である。
【図３９】この発明の多スケジューラ実施例を絵的に表わす図である。
【図４０】この発明の多スケジューラ実施例を絵的に表わす図である。
【図４１】ＶＣエントリのプロセシングのフローチャートである。
【図４２】この発明の一実施例による、ＡＴＭセルのスケジューリングのための集積回路のブロック図である。
【図４３】この発明の一実施例による、ＡＴＭスイッチのブロック図である。
【符号の説明】
１０ キュー
１２ タイムホイール
１４ ＶＣエントリ
２０ 静止キュー
Claims (11)
- 予め定められたセル伝送時間間隔で仮想チャネルエントリの非同期タイムモード転送のためセルスケジューラを動作させる方法であって、セルスケジューラは、第１の型の複数のキューと、第２の型の少なくとも１つのキューと、第１のキューおよび第２のキューの間で仮想チャネルエントリを転送するための手段とを含み、
前記方法は各間隔において、
第１の型のキューの１つを反復して選択する工程と、
もし選択されたキューが少なくとも１つのエントリを有していれば、選択されたキューから第１の型のすべてのエントリを第２の型のキューへ転送する工程と、
第２の型のキューが少なくとも１つのエントリを有していれば、第２の型のキューのヘッドにあるエントリをエントリＥ１として選択して、そのエントリＥ１を伝送する工程と、
現在時間が、そのエントリＥ１が次に伝送される時間よりも早ければ、前記エントリＥ１を、第１の型のキューの１つのテールに付け加える工程と、
現在時間が、そのエントリＥ１が次に伝送される時間よりも早くなければ、前記エントリＥ１を、第２の型のキューのテールに付け加える工程とを含む、セルスケジューラを動作させる方法。 - 現在時間が、そのエントリＥ１が次に伝送される時間よりも早いか否かを決定する工程は、エントリＥ１が最後に伝送されてからエントリＥ１が次に伝送される時間までの時間間隔を表すステップを決定する工程を含み、前記ステップは整数であり、
前記ステップを決定する工程は、
ステップサイズを累算された値に加算する工程を含み、前記ステップサイズはエントリＥ１の連続した伝送間の所望の時間間隔を表す予め規定された値であり、累算された値はエントリＥ１の連続した伝送にわたって累算されたステップサイズの累算された端数部分を表し、前記ステップを決定する工程はさらに、
累算された値の整数部分を抽出する工程を含み、整数部分は前記ステップであり、前記ステップを決定する工程はさらに、
累算された値から整数部分を減算する工程を含む、請求項１に記載のセルスケジューラを動作させる方法。 - エントリＥ１が次に伝送される前記時間を示すタイムスタンプ値を更新する工程をさらに含み、タイムスタンプ値を更新する工程は前記ステップをタイムスタンプ値に加算する工程を含む、請求項２に記載のセルスケジューラを動作させる方法。
- 現在時間を更新する工程をさらに含む、請求項１〜３のいずれかに記載のセルスケジューラを動作させる方法。
- 予め定められたセル伝送時間間隔での仮想チャネルエントリの非同期タイムモード転送のためのセルスケジューラであって、セルスケジューラは、
第１の型の複数のキューと、
第２の型の少なくとも１つのキューと、
以下の処理を実行する第１の手段とを含み、
前記第１の手段は、
第１の型のキューの１つを反復して選択する処理と、
もし選択されたキューが少なくとも１つのエントリを有していれば、選択されたキューから第１の型のすべてのエントリを第２の型のキューへ転送する処理と、
第２の型のキューが少なくとも１つのエントリを有していれば、第２の型のキューのヘッドにあるエントリをエントリＥ１として選択して、そのエントリＥ１を伝送する処理と、
現在時間が、そのエントリＥ１が次に伝送される時間よりも早ければ、前記エントリＥ１を、第１の型のキューの１つのテールに付け加える処理と、
現在時間が、そのエントリＥ１が次に伝送される時間よりも早くなければ、前記エントリＥ１を第２の型のキューのテールに付け加える処理とを実行する、セルスケジューラ。 - 第１の手段は、エントリＥ１のためのステップを決定する手段をさらに含み、そのステップは、エントリＥ１が最後に伝送されてからエントリＥ１が次に伝送される時間までの時間間隔を示し、
ステップを決定する手段は、
ステップサイズとともに累算された値の合計の整数部分を計算する手段を含み、前記ステップサイズはエントリＥ１の連続した伝送間の所望の時間間隔を表す予め規定された値であり、累算された値はエントリＥ１の連続した伝送にわたって累算されたステップサイズの累算された端数部分を表し、整数部分は前記ステップであり、前記ステップを決定する手段はさらに、
累算された値を更新する手段を含む、請求項５に記載のセルスケジューラ。 - 第１の手段は、そのエントリＥ１が次に伝送される時間を示すタイムスタンプ値を保持する手段を含む、請求項５または６に記載のセルスケジューラ。
- 仮想チャネルエントリの非同期タイムモード転送で使用されるスケジューリングシステムであって、前記システムは第１および第２のセルスケジューラを含み、第１のセルスケジューラは第１の優先順位を有し、第２のセルスケジューラは第１の優先順位よりも低い第２の優先順位を有し、第１のセルスケジューラおよび第２のセルスケジューラの少なくとも１つは請求項５または６の構成を有する、スケジューリングシステム。
- 第１のセルスケジューラおよび第２のセルスケジューラのそれぞれは、請求項５または６の構成を有する、請求項８に記載のスケジューリングシステム。
- 仮想チャネルエントリの非同期タイムモード転送で使用されるスケジューリングシステムであって、前記システムは第１および第２のセルスケジューラを含み、第１のセルスケジューラの出力ラインは第２のセルスケジューラの入力ラインと結合され、第１のセルス
ケジューラおよび第２のセルスケジューラの少なくとも１つは請求項５または６の構成を有する、スケジューリングシステム。 - 第１のセルスケジューラおよび第２のセルスケジューラの一方は、第１のセルスケジューラおよび第２のセルスケジューラの他方よりも低い優先順位を有する、請求項１０に記載のスケジューリングシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/845,710 US6041059A (en) | 1997-04-25 | 1997-04-25 | Time-wheel ATM cell scheduling |
| US08/845710 | 1997-04-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322369A JPH10322369A (ja) | 1998-12-04 |
| JP3609255B2 true JP3609255B2 (ja) | 2005-01-12 |
Family
ID=25295914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11746698A Expired - Fee Related JP3609255B2 (ja) | 1997-04-25 | 1998-04-27 | セルスケジューラを動作させる方法およびスケジューリングシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6041059A (ja) |
| EP (1) | EP0874531A3 (ja) |
| JP (1) | JP3609255B2 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6208652B1 (en) * | 1997-06-13 | 2001-03-27 | Fore Systems, Inc. | Increment scheduler |
| US6154770A (en) * | 1997-10-30 | 2000-11-28 | Merrill Lynch & Co. Inc. | Internetwork communication system using tiers of configurable multiple bandwidth capacity modes of operation |
| US6597698B1 (en) * | 1997-12-19 | 2003-07-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Coordinated cell discharge from ATM queue |
| US6563798B1 (en) | 1998-06-29 | 2003-05-13 | Cisco Technology, Inc. | Dynamically created service class-based routing tables |
| US6529498B1 (en) | 1998-04-28 | 2003-03-04 | Cisco Technology, Inc. | Routing support for point-to-multipoint connections |
| US6600724B1 (en) | 1998-04-28 | 2003-07-29 | Cisco Technology, Inc. | Routing table structures |
| US6256309B1 (en) * | 1998-04-28 | 2001-07-03 | Cisco Technology, Inc. | Quality of service sensitive routes precomputed in bandwidth brackets |
| GB2337406B (en) * | 1998-05-11 | 2003-05-14 | Fujitsu Ltd | Scheduling circuitry and methods |
| US6724767B1 (en) | 1998-06-27 | 2004-04-20 | Intel Corporation | Two-dimensional queuing/de-queuing methods and systems for implementing the same |
| US6735773B1 (en) | 1998-06-27 | 2004-05-11 | Intel Corporation | Method and apparatus for issuing commands to a network processor configured to provide a plurality of APIs |
| US6657959B1 (en) * | 1998-06-27 | 2003-12-02 | Intel Corporation | Systems and methods for implementing ABR with guaranteed MCR |
| US6728249B2 (en) | 1998-06-27 | 2004-04-27 | Intel Corporation | System and method for performing cut-through forwarding in an ATM network supporting LAN emulation |
| US6603768B1 (en) | 1998-06-27 | 2003-08-05 | Intel Corporation | Multi-protocol conversion assistance method and system for a network accelerator |
| US6604136B1 (en) | 1998-06-27 | 2003-08-05 | Intel Corporation | Application programming interfaces and methods enabling a host to interface with a network processor |
| US6661774B1 (en) * | 1999-02-16 | 2003-12-09 | Efficient Networks, Inc. | System and method for traffic shaping packet-based signals |
| US6813249B1 (en) | 1999-02-16 | 2004-11-02 | Efficient Networks, Inc. | System and method for prefetching data |
| US6625122B1 (en) * | 1999-11-24 | 2003-09-23 | Applied Micro Circuits Corporation | Selection of data for network transmission |
| AU2001232776A1 (en) * | 2000-02-23 | 2001-09-03 | Jean Pierre Bordes | Method and device for data traffic shaping |
| US6810031B1 (en) | 2000-02-29 | 2004-10-26 | Celox Networks, Inc. | Method and device for distributing bandwidth |
| US7099330B2 (en) * | 2001-01-10 | 2006-08-29 | Lucent Technologies Inc. | Method and apparatus for integrating guaranteed-bandwidth and best-effort traffic in a packet network |
| US7042843B2 (en) * | 2001-03-02 | 2006-05-09 | Broadcom Corporation | Algorithm for time based queuing in network traffic engineering |
| EP1393194B1 (en) * | 2001-04-27 | 2012-09-26 | Cisco Technology, Inc. | Weighted fair queuing-based methods and apparatus for protecting against overload conditions on nodes of a distributed network |
| US7317683B2 (en) * | 2001-11-01 | 2008-01-08 | International Business Machines Corporation | Weighted fair queue serving plural output ports |
| US6973036B2 (en) | 2001-11-01 | 2005-12-06 | International Business Machines Corporation | QoS scheduler and method for implementing peak service distance using next peak service time violated indication |
| US7103051B2 (en) * | 2001-11-01 | 2006-09-05 | International Business Machines Corporation | QoS scheduler and method for implementing quality of service with aging time stamps |
| US7310345B2 (en) | 2001-11-01 | 2007-12-18 | International Business Machines Corporation | Empty indicators for weighted fair queues |
| US6982986B2 (en) * | 2001-11-01 | 2006-01-03 | International Business Machines Corporation | QoS scheduler and method for implementing quality of service anticipating the end of a chain of flows |
| US7046676B2 (en) | 2001-11-01 | 2006-05-16 | International Business Machines Corporation | QoS scheduler and method for implementing quality of service with cached status array |
| US7187684B2 (en) * | 2001-11-01 | 2007-03-06 | International Business Machines Corporation | Weighted fair queue having extended effective range |
| US7280474B2 (en) | 2001-11-01 | 2007-10-09 | International Business Machines Corporation | Weighted fair queue having adjustable scaling factor |
| US7539756B2 (en) * | 2002-01-31 | 2009-05-26 | Darby & Mohaine, L.L.C. | Method and system of data packet transmission timing for controlling bandwidth |
| US7680043B2 (en) * | 2002-03-20 | 2010-03-16 | International Business Machines Corporation | Network processor having fast flow queue disable process |
| US7257124B2 (en) * | 2002-03-20 | 2007-08-14 | International Business Machines Corporation | Method and apparatus for improving the fairness of new attaches to a weighted fair queue in a quality of service (QoS) scheduler |
| US7110411B2 (en) * | 2002-03-25 | 2006-09-19 | Erlang Technology, Inc. | Method and apparatus for WFQ scheduling using a plurality of scheduling queues to provide fairness, high scalability, and low computation complexity |
| JP5609584B2 (ja) * | 2010-08-30 | 2014-10-22 | 富士通株式会社 | シェーピング装置及び方法 |
| JP5416168B2 (ja) | 2011-05-19 | 2014-02-12 | 富士通テレコムネットワークス株式会社 | 通信装置 |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2686844A (en) * | 1953-04-13 | 1954-08-17 | Bell Telephone Labor Inc | Telephone set |
| FR2616604B1 (fr) * | 1987-06-15 | 1989-09-22 | Lespagnol Albert | Equipement de reconstitution et multiplexage de trames d'origines diverses constituees de paquets de longueur fixe en nombre variable |
| JP2860661B2 (ja) * | 1989-03-14 | 1999-02-24 | 国際電信電話 株式会社 | Ａｔｍ交換機 |
| US5231633A (en) * | 1990-07-11 | 1993-07-27 | Codex Corporation | Method for prioritizing, selectively discarding, and multiplexing differing traffic type fast packets |
| US5136584A (en) * | 1990-07-11 | 1992-08-04 | At&T Bell Laboratories | Hardware interface to a high-speed multiplexed link |
| US5233606A (en) * | 1991-08-02 | 1993-08-03 | At&T Bell Laboratories | Arrangement for controlling shared-buffer-memory overflow in a multi-priority environment |
| EP0531599B1 (en) * | 1991-09-13 | 1998-07-22 | International Business Machines Corporation | Configurable gigabit/s switch adapter |
| JPH05207062A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | パケット交換方式 |
| SE515178C2 (sv) * | 1992-03-20 | 2001-06-25 | Ericsson Telefon Ab L M | Förfaranden och anordningar för prioritering vid bufferthantering i paketnät |
| DE4328862A1 (de) * | 1993-08-27 | 1995-03-02 | Sel Alcatel Ag | Verfahren und Vorrichtung zum Zwischenspeichern von Datenpaketen sowie Vermittlungsstelle mit einer solchen Vorrichtung |
| US5457687A (en) * | 1993-09-02 | 1995-10-10 | Network Equipment Technologies, Inc. | Method and apparatus for backward explicit congestion notification (BECN) in an ATM network |
| JP2639335B2 (ja) * | 1993-12-22 | 1997-08-13 | 日本電気株式会社 | Ａｔｍ網における輻輳制御方式 |
| GB9401092D0 (en) * | 1994-01-21 | 1994-03-16 | Newbridge Networks Corp | A network management system |
| JP3354689B2 (ja) * | 1994-02-28 | 2002-12-09 | 富士通株式会社 | Ａｔｍ交換機、交換機及びそのスイッチングパス設定方法 |
| GB2288096B (en) * | 1994-03-23 | 1999-04-28 | Roke Manor Research | Apparatus and method of processing bandwidth requirements in an ATM switch |
| EP0680173B1 (en) * | 1994-04-28 | 2003-09-03 | Hewlett-Packard Company, A Delaware Corporation | Multicasting apparatus |
| FI98774C (fi) * | 1994-05-24 | 1997-08-11 | Nokia Telecommunications Oy | Menetelmä ja laitteisto liikenteen priorisoimiseksi ATM-verkossa |
| US5633867A (en) * | 1994-07-01 | 1997-05-27 | Digital Equipment Corporation | Local memory buffers management for an ATM adapter implementing credit based flow control |
| IT1266895B1 (it) * | 1994-07-26 | 1997-01-21 | Cselt Centro Studi Lab Telecom | Procedimento per l'allocazione ottimale delle risorse per il trasporto di flussi informativi a banda variabile su reti in tecnica atm, e nodo |
| EP0700186B1 (en) * | 1994-08-31 | 2005-04-13 | Hewlett-Packard Company, A Delaware Corporation | Method and apparatus for regulating virtual-channel cell transmission |
| US5528588A (en) * | 1994-09-14 | 1996-06-18 | Fore Systems, Inc. | Multicast shared memory |
| US5633859A (en) * | 1994-09-16 | 1997-05-27 | The Ohio State University | Method and apparatus for congestion management in computer networks using explicit rate indication |
| DE69420408T2 (de) * | 1994-09-28 | 2000-01-05 | Siemens Ag | ATM-Übermittlungssystem zur statistischen Multiplexbildung von Zellen |
| US5541912A (en) * | 1994-10-04 | 1996-07-30 | At&T Corp. | Dynamic queue length thresholds in a shared memory ATM switch |
| US5533020A (en) * | 1994-10-31 | 1996-07-02 | International Business Machines Corporation | ATM cell scheduler |
| US5517495A (en) * | 1994-12-06 | 1996-05-14 | At&T Corp. | Fair prioritized scheduling in an input-buffered switch |
| EP0717532A1 (en) * | 1994-12-13 | 1996-06-19 | International Business Machines Corporation | Dynamic fair queuing to support best effort traffic in an ATM network |
| US5561663A (en) * | 1994-12-30 | 1996-10-01 | Stratacom, Inc. | Method and apparatus for performing communication rate control using geometric weighted groups |
| US5583863A (en) * | 1995-01-31 | 1996-12-10 | Bell Atlantic Network Services, Inc. | Full service network using asynchronous transfer mode multiplexing |
| US5533009A (en) * | 1995-02-03 | 1996-07-02 | Bell Communications Research, Inc. | Bandwidth management and access control for an ATM network |
| JP2723071B2 (ja) * | 1995-03-31 | 1998-03-09 | 日本電気株式会社 | Ａｔｍ−ｌａｎ接続装置及びａｔｍ−ｌａｎ |
| US5809024A (en) * | 1995-07-12 | 1998-09-15 | Bay Networks, Inc. | Memory architecture for a local area network module in an ATM switch |
| US6141346A (en) * | 1995-07-19 | 2000-10-31 | Fujitsu Network Communications, Inc. | Point-to-multipoint transmission using subqueues |
| US5751951A (en) * | 1995-10-30 | 1998-05-12 | Mitsubishi Electric Information Technology Center America, Inc. | Network interface |
| US5771234A (en) * | 1995-12-06 | 1998-06-23 | Industrial Technology Research Institute | Method and system for ATM cell multiplexing under constant bit rate, variable bit rate and best-effort traffic |
| US5689508A (en) * | 1995-12-21 | 1997-11-18 | Xerox Corporation | Reservation ring mechanism for providing fair queued access in a fast packet switch networks |
| US5765032A (en) * | 1996-01-11 | 1998-06-09 | Cisco Technology, Inc. | Per channel frame queuing and servicing in the egress direction of a communications network |
| US5926458A (en) * | 1997-01-31 | 1999-07-20 | Bay Networks | Method and apparatus for servicing multiple queues |
| EP0972379A4 (en) * | 1997-04-04 | 2000-07-05 | Ascend Communications Inc | EXTREMELY FAST PACKET PROGRAMMING METHOD AND DEVICE |
-
1997
- 1997-04-25 US US08/845,710 patent/US6041059A/en not_active Expired - Lifetime
-
1998
- 1998-04-21 EP EP98303061A patent/EP0874531A3/en not_active Withdrawn
- 1998-04-27 JP JP11746698A patent/JP3609255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6041059A (en) | 2000-03-21 |
| EP0874531A3 (en) | 1999-12-22 |
| EP0874531A2 (en) | 1998-10-28 |
| JPH10322369A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609255B2 (ja) | セルスケジューラを動作させる方法およびスケジューリングシステム | |
| JP3153509B2 (ja) | セルスケジューラを操作する方法、およびスケジューリングシステム | |
| US6438134B1 (en) | Two-component bandwidth scheduler having application in multi-class digital communications systems | |
| US5859835A (en) | Traffic scheduling system and method for packet-switched networks | |
| US6754223B1 (en) | Integrated circuit that processes communication packets with co-processor circuitry to determine a prioritized processing order for a core processor | |
| US6198724B1 (en) | ATM cell scheduling method and apparatus | |
| US6134217A (en) | Traffic scheduling system and method for packet-switched networks with fairness and low latency | |
| US6240066B1 (en) | Dynamic bandwidth and buffer management algorithm for multi-service ATM switches | |
| EP0986221B1 (en) | Port scheduler and method for scheduling service providing guarantees and hierarchical rate limiting with or without overbooking capability | |
| JP3813695B2 (ja) | パケット交換通信システム | |
| US6483839B1 (en) | Apparatus and method for scheduling multiple and simultaneous traffic in guaranteed frame rate in ATM communication system | |
| US5818815A (en) | Method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
| US6501731B1 (en) | CBR/VBR traffic scheduler | |
| US6603739B1 (en) | ATM adaption layer traffic scheduling for variable bit rate connections | |
| US6396843B1 (en) | Method and apparatus for guaranteeing data transfer rates and delays in data packet networks using logarithmic calendar queues | |
| EP0700186A1 (en) | Method and apparatus for regulating virtual-channel cell transmission | |
| WO2000001120A9 (en) | Cbr/vbr traffic scheduler | |
| JPH10215258A (ja) | パケット交換通信システム | |
| EP0972378A2 (en) | Hierarchical packet scheduling method and apparatus | |
| US6526062B1 (en) | System and method for scheduling and rescheduling the transmission of cell objects of different traffic types | |
| JPH10242999A (ja) | トラフィック成形装置 | |
| JPH11234309A (ja) | 非同期転送モード・セル送信スケジューリング | |
| US6618380B1 (en) | Priority queueing | |
| US20050010676A1 (en) | Time-based transmission queue for traffic management of asynchronous transfer mode virtual circuits on a multi-threaded, multi-processor system | |
| US6980513B2 (en) | Methods and apparatus for the fair allocation of bandwidth among MCR and best effort service connections in an ATM switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |