JP3606917B2

JP3606917B2 - COMPANDER CIRCUIT AND COMMUNICATION DEVICE USING THE SAME

Info

Publication number: JP3606917B2
Application number: JP20103694A
Authority: JP
Inventors: 裕司瀬川; 邦彦後藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-08-25
Filing date: 1994-08-25
Publication date: 2005-01-05
Anticipated expiration: 2020-01-05
Also published as: JPH0865200A

Description

【０００１】
【産業上の利用分野】
本発明はコンパンダ回路に関し、入力信号を圧縮するコンプレッサ及び／又は入力信号を伸張するエキスパンダとして機能するコンパンダ回路に関する。
【０００２】
近年、無線を使用する自動車電話、コードレス電話やディジタル回線を使用するディジタル電話はますます普及しており、システムの低価格化・小型化が要求されている。これらの電話通信には、音声品質やＳ／Ｎの劣化を防ぐため、コンプレッサ及び／又はエキスパンダとして機能するコンパンダ回路が使用されている。
【０００３】
【従来の技術】
図２６は従来のコンパンダ回路のブロック図を示す。図２６に示すコンパンダ回路は、入力端子１０、電子ボリューム１１、出力端子１２、整流回路１３、低域フィルタ（ＬＰＦ）１４、コンパレータ１５、アップダウンカウンタ１６、制御端子１７及び電子ボリューム１８とを有する。このコンパンダ回路をコンプレッサとして動作させる場合には、破線で示すように整流回路の１３の入力端子を電子ボリュームの出力端子に接続し、エキスパンダとして動作させる場合には、一点鎖線で示すように入力端子１０を整流回路１３の入力端子に接続する。すなわち、コンプレッサの場合には、端子１０よりの入力信号Ｖｉｎを電子ボリウム１１に供給し、電子ボリウム１１でレベル調整した信号Ｖｏｕｔを端子１２から次段の信号処理回路に供給すると共に整流回路１３に供給する。エキスパンダの場合には、入力信号Ｖｉｎを直接整流回路１３に供給する。
【０００４】
整流回路１３は入力信号Ｖｉｎ又は信号Ｖｏｕｔを全波整流する。整流された信号は低域フィルタ１４で平滑されて、コンパレータ１５の反転入力端子に供給される。また、制御端子１７よりの一定電圧Ｖｃが電子ボリウム１８でレベル調整されて、コンパレータ１５の非反転入力端子に供給されている。コンパレータ１５は両入力端子の電圧を比較し、その比較結果をアップダウンカウンタ１６のアップ／ダウン制御端子に供給する。
【０００５】
アップダウンカウンタ１６はコンパレータ１５出力がＬレベルのときはクロックをダウンカウントし、Ｈレベルのときはクロックをアップカウントして、そのカウント値をゲイン調整コードとして電子ボリウム１１，１８夫々に供給する。これによって低域フィルタ１４出力と電子ボリウム１８出力とが略同一レベルとなるよう電子ボリウム１１，１８のゲインが調整され、出力端子１２の出力信号Ｖｏｕｔのレベル圧縮又は伸張が行なわれる。なお、コンプレッサの場合には、電子ボリューム１１は入力信号Ｖｉｎのレベルが下がるほどゲインは増大し（出力信号Ｖｏｕｔのレベルを上げる）、エキスパンダの場合には入力信号Ｖｉｎのレベルが下がるほどゲインは減少する（出力信号Ｖｏｕｔのレベルを下げる）ような入出力特性を有している。
【０００６】
図２７は、図２６に示すコンパンダ回路がコンプレッサとして動作する場合と、エキスパンダとして動作する場合とを示す図である。通常、自動車電話等の無線通信装置の送信系にはコンプレッサを設け、マイクロフォンからの音声信号レベルが低いほど大きな出力レベルとする。また、受信系にはエキスパンダを設け、スピーカの手前で音声信号レベルが低い程小さな出力レベルとする。これにより、図２７に示すように、例えば−６０ｄＢのノイズが伝送系に混入した場合でも受信側では−１２０ｄＢに抑制され、その影響を排除することができ、良好な通信品質を提供することができる。
【０００７】
他方、コンパンダ回路は、耳で聞いた場合に自然に聞こえるような過渡特性を持つことが要求される。
【０００８】
図２８（Ａ）は入力信号の一例を示し、図２８（Ｂ）はこの入力信号を図２６に示す構成のコンプレッサに通した場合の出力波形を示す。また、図２８（Ｃ）は図２８（Ａ）の入力信号を図２６に示す構成のエキスパンダに通した場合の出力波形を示す。図２８（Ｂ）に示すように、入力信号の波高値の急な立ち上りを受けたコンプレッサの出力波形の波高値は急峻に立ち上がった後、次第に一定レベルに向け立ち下がる。この動作に要する時間をアタックタイムと言う。また、図２８（Ｂ）に示すように、入力信号の波高値の急な立ち下がりを受けたコンプレッサの出力波形の波高値は急峻に立ち下がった後、次第に一定レベルに向け立ち上がる。この動作に要する時間をリカバリタイムと言う。同様に、エキスパンダの出力波形にもアタックタイムとリカバリタイムが存在する。
【０００９】
上記アタックタイムとリカバリタイムの長さは、音声品質を左右する。例えば、アタックタイムが短ければノイズを拾いにくいが音声が不自然に聞こえる。アタックタイムとリカバリタイムとは、図２６に示す低域フィルタ１４の時定数（周波数特性）に依存する。すなわち、アタックタイムとリカバリタイムとを調整するためには、低域フィルタ１４の時定数を細かく変えなければならない。
【００１０】
【発明が解決しようとする課題】
しかしながら、低域フィルタ１４は通常、抵抗と容量で実現されるため、その時定数を細かく変えるためには、複数の抵抗と容量が必要となるため、回路規模が大きくなる。また、これらの素子の精度が良くないと、所望のアタックタイムとリカバリタイムを得ることはできない。更に、低域フィルタ１４の時定数は充電と放電では同じなため、アタックタイムとリカバリタイムとを別々に設定することはできない。
【００１１】
更には、送信系において、過大入力防止のためにはコンプレッサ特性を必要とするが、周囲雑音を抑制するためにはエキスパンダ特性が必要とされる。すなわち、入力信号レベルが大の場合にはコンプレッサ特性となり、入力レベルが小の場合にはエキスパンダ特性となることが望ましい場合がある。しかしながら、図２６に示す構成では、コンプレッサ特性とエキスパンダ特性のいずれか一方のみ実現可能である。
【００１２】
従って、本発明は上記従来技術の問題点を解決し、低域フィルタの時定数を変えることなくアタックタイム及びリカバリタイムを変えることができ、またコンプレッサ特性をエキスパンダ特性の両方を具備したコンパンダ回路及びこれを用いた通信装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の発明は、第一の電子ボリュームと、
第二の電子ボリュームと、
入力信号の整流平滑信号又は前記第一の電子ボリュームからの出力信号の整流平滑信号と、前記第二の電子ボリュームから出力された電圧とを比較する比較器と、
前記比較器からの出力信号を第一のクロックに基づいてカウントし、該カウント値に応じて前記第一の電子ボリュームと前記第二の電子ボリュームとを制御するカウンタと、
前記第一のクロックの周波数を所定の制御信号に基づいて変化させる手段とを具備するコンパンダ回路である。
【００１４】
請求項２に記載の発明では、請求項１記載の発明において、前記手段は、
前記コンパンダ回路に供給される第二のクロックを前記所定の制御信号に基づいて分周して出力する分周回路を備える。
【００１５】
請求項３に記載の発明では、請求項１又は２に記載の発明において、前記所定の制御信号はコンパンダ回路の外部からの信号である。
【００１６】
請求項４に記載の発明では、請求項１又は２に記載の発明において、前記所定の制御信号は、前記比較器の出力信号に応じた信号である。
【００１７】
請求項５に記載の発明では、前記請求項１又は２に記載の発明において、前記所定の制御信号は、前記カウント値に応じた信号である。
【００１８】
請求項６に記載の発明では、請求項１ないし５のいずれか一項記載の発明において、前記手段は、
入力信号の波高値が大となる変化に対応する前記第一のクロックの周波数と、入力信号の波高値が小となる変化に対応する前記第一のクロックの周波数とを異なる値に設定する手段を有する。
【００２３】
請求項７に記載の発明は、第一の電子ボリュームと、
異なる複数の入出力特性を有する第二の電子ボリュームと、
入力信号の整流平滑信号又は前記第一の電子ボリュームからの出力信号の整流平滑信号と、前記第二の電子ボリュームから出力された電圧とを比較する比較器と、
前記比較器からの出力信号を第一のクロックに基づいてカウントし、該カウント値に応じて前記第一の電子ボリュームと前記第二の電子ボリュームとを制御するカウンタと、
所定の制御信号に基づいて前記複数の入出力特性から一つの入出力特性を選択し、該選択された入出力特性に基づく信号を前記比較器に出力する選択手段とを備えたコンパンダ回路である。
【００２４】
請求項８に記載の発明では、請求項７に記載の発明において、前記第二の電子ボリュームは、
入出力特性の異なる複数の電子ボリューム回路を有し、
前記選択手段は、前記所定の制御信号に基づいて前記複数の電子ボリューム回路から一つの電子ボリューム回路を選択する。
【００２７】
請求項９に記載の発明では、請求項７又は請求項８に記載の発明において、前記所定の制御信号は、
前記入力信号の整流平滑信号又は前記出力信号の整流平滑信号に応じた信号である。
【００２８】
請求項１０に記載の発明では、請求項１ないし９のいずれか一項記載の発明において、前記コンパンダ回路は、
入力信号を圧縮するコンプレッサ又は入力信号を伸張するエキスパンダである。
【００２９】
請求項１１に記載の発明は、送信信号を生成する送信システムと受信信号を再生する受信システムとを有する通信装置において、
前記送信システムと前記受信システムとはコンパンダ回路を備え、
前記コンパンダ回路は、
第一の電子ボリュームと、
第二の電子ボリュームと、
入力信号の整流平滑信号又は前記第一の電子ボリュームからの出力信号の整流平滑信号と、前記第二の電子ボリュームから出力された電圧とを比較する比較器と、
前記比較器からの出力信号を第一のクロックに基づいてカウントし、該カウント値に応じて前記第一の電子ボリュームと前記第二の電子ボリュームとを制御するカウンタと、
前記第一のクロックの周波数を所定の制御信号に基づいて変化させる手段とを備える。
【００３０】
請求項１２に記載の発明は、送信信号を生成する送信システムと受信信号を再生する受信システムとを有する通信装置において、
前記送信システムはコンパンダ回路を備え、
前記コンパンダ回路は、
第一の電子ボリュームと、
異なる複数の入出力特性を有する第二の電子ボリュームと、
入力信号の整流平滑信号又は前記第一の電子ボリュームからの出力信号の整流平滑信号と、前記第二の電子ボリュームから出力された電圧とを比較する比較器と、
前記比較器からの出力信号を第一のクロックに基づいてカウントし、該カウント値に応じて前記第一の電子ボリュームと前記第二の電子ボリュームとを制御するカウンタと、
所定の制御信号に基づいて前記複数の入出力特性から一つの入出力特性を選択し、該選択された入出力特性に基づく信号を前記比較器に出力する選択手段とを備える。
【００３１】
【作用】
請求項１に記載の発明では、第一のクロックの周波数を変化させることは、カウント値のカウント動作速度を変化させることになるので、第一及び第二の電子ボリュームのゲインをカウント値に応じて変化させることになる。よって、クロックの周波数変化を任意に規定することで、入力信号の過渡的レベル変化に対して所望の応答特性、すなわち所望のアタックタイム及びリカバリタイムを得ることができる。入力信号が音声信号の場合、このアタックタイムとリカバリタイムとは音声品質を左右するものなので、クロックの周波数を変化させることで音質を変化（所望の音声品質）させることができる。
【００３２】
請求項２に記載の発明では、前記手段がコンパンダ回路が受け取る第二のクロックを所定の制御信号で指定される分周比で分周して、前記カウンタに与えることで、カウンタの動作速度を変化させ、所望のアタックタイム及びリカバリタイムを得ることができる。
【００３３】
請求項３に記載の発明では、前記所定の制御信号はコンパンダ回路の外部からの信号として与えることで、カウント動作を制御でき、例えばユーザが任意に設定できるようになる。
【００３４】
請求項４に記載の発明では、前記所定の制御信号が前記比較器の出力信号に応じた信号なので、入力信号の変化に精度良く追従できる。
【００３５】
請求項５に記載の発明では、前記所定の制御信号は、前記カウント値に応じた信号なので、入力信号の変化に精度良く追従できる。
【００３６】
請求項６に記載の発明では、前記手段が入力信号の波高値の立ち上がりと立ち下がりで前記第一のクロックの周波数を異なる値に設定するので、アタックタイムとリカバリタイムとを異なる時間に設定できる。
【００４１】
請求項７に記載の発明では、コンプレッサ特性とエキスパンダ特性の両方を持つコンプレッサ回路ができる。すなわち、比較器に与える第二の電子ボリュームの出力信号のレベルの大小に応じて、同じ整流平滑信号を比較した場合でも比較結果が異なる。この異なる比較結果は、コンプレッサ特性となるかエキスパンダ特性となるかを制御する。よって、上記複数の入出力特性から、制御信号に応じて１つの入出力特性を選択し、選択された１つの入出力特性に従う出力信号を前記比較器に与えることで、コンパンダ回路は、ある時にはコンプレッサ回路として動作し、ある時にはエキスパンダ回路として動作することができる。
【００４２】
請求項８に記載の発明では、前記第二の電子ボリュームは入出力特性の異なる複数のボリューム回路を有し、前記選択手段は前記所定の制御信号に従い１つのボリューム回路を選択するので、複雑な回路構成を必要としない。
【００４５】
請求項９に記載の発明では、入力信号又は出力信号のレベルに応じた特性の設定が可能となる。
【００４６】
請求項１０に記載の発明では、前記コンパンダ回路は、入力信号を圧縮するコンパンダ特性又は伸張するエキスパンダ特性を有するので、例えば通信装置の送信（送話）系に適用できる。
【００４７】
請求項１１に記載の発明では、雑音を抑制できるとともに、例えば音声信号を処理する場合には、所望の音声品質を得ることができる。
【００４８】
請求項１２に記載の発明では、例えば音声信号を処理する場合には、音声信号が弱い場合には周囲雑音を拾わないようにエキスパンダ特性とし、音声信号が強い場合には後段の回路が飽和しないようにコンプレッサ特性としてレベルを抑制することができる。
【００４９】
【実施例】
図１は、本発明の第１の実施例によるコンパンダ回路のブロック図である。図１において、前述した図に示した構成要素と同一のものには同一の参照番号を付し、その説明を省略する。なお、点線の通り接続した場合には、図１に示すコンパンダ回路１００はコンプレッサとして機能し、一点鎖線の通り接続した場合には、エキスパンダとして機能する。
【００５０】
図１に示す構成は、図２６に示す構成にプログラマブル分周回路１９を設けたものである。プログラマブル分周回路１９は、図示するコンパンダ回路の外部から供給されるクロックを、外部から供給される制御信号で指定される分周比で分周し、分周されたクロックをアップダウンカウンタ１６のクロック端子に出力する。後述するように、アップダウンカウンタ１６に与えるクロックの周波数を制御することで、実質的にアタックタイムとリカバリタイムとを制御することができる。
【００５１】
図２は、図１に示す構成をエキスパンダとして用いる場合の構成を示す図である。第１の電子ボリウム１１は、アップダウンカウンタ１６が出力するカウント値をデコードするデコーダ１１ａと、差動アンプ１１ｂと、デコーダ１１ａ出力に応じて抵抗の接続を切換えて差動アンプ１１ｂの増幅度を切換える抵抗及びスイッチ１１ｃから構成される。第２の電子ボリウム１８はアップダウンカウンタ１６のカウント値をデコードするデコーダ１８ａと、デコーダ１８ａ出力に応じて一定電圧Ｖｃを分圧する抵抗の持続を切換える抵抗及びスイッチ１８ｂから構成されている。整流回路１３は入力信号の反転増幅回路１３ａと、入力信号の正負を判定してスイッチ１３ｂに入力信号と反転入力信号との選択を指示するコンパレータ１３ｃから構成される全波整流回路である。低域フィルタ１４は、抵抗とキャパシタとを有する。アップダウンカウンタ１６は、コンパレータ１５の出力信号レベル（ハイレベルかローレベルか）に応じて、アップカウント又はダウンカウントする、出力７ビットのカウンタである。プログラマブル分周回路１９は、４ビットのプログラマブルカウンタである。外部から４ビットの制御信号Ｄ３〜Ｄ０を受け取り、この制御信号で指定された分周比で、クロック端子ＣＫに印加されたクロックを分周し、分周した出力信号を出力端子Ｑを介してアップダウンカウンタ１６に出力する。
【００５２】
図３は、図２に示すプログラマブルカウンタ１９のブロック図である。プログラマブルカウンタ１９は、Ｄ形フリップフロップ回路２０〜２３と、ノアゲート２４、２７、２８、３３、３４、３９、４０及び４５と、アンドゲート２５、２６、３１、３２、３７及び３８と、ナンドゲート２９、３５及び排他的論理和ゲート４１〜４４とを有する。フリップフロップ回路２０〜２３は外部からのクロックに同期して動作する。外部からの４ビットの制御信号Ｄ３〜Ｄ０は、排他的論理和ゲート４１〜４４にそれぞれ与えられる。
【００５３】
図４は、制御信号Ｄ３〜Ｄ０で設定される分周比を示す図である。図４に示すように、プログラマブルカウンタ１９の分周比は１／２〜１／１６の範囲で設定可能である。
【００５４】
図５は、分周比１／１０の場合（Ｄ３＝１、Ｄ２＝０、Ｄ１＝０、Ｄ０＝１）の場合のプログラマブルカウンタ１９の動作を示すタイミング図である。図５において、Ｑ０〜Ｑ３は図３に示すフリップフロップ回路２０〜２３の出力信号を示し、Ｑはプログラマブルカウンタ１９の出力信号を示す。図示のとおり、クロックＣＫの周波数の１／１０の周波数のクロックが出力端子Ｑから出力される。
【００５５】
図６は、図２に示すエキスパンダの動作を示す波形図である。図６（Ａ）はステップ状に変化する正弦波である入力信号Ｖｉｎを示し、図６（Ｂ）は分周比を比較的大きく設定した場合の出力信号Ｖｏｕｔを示し、図６（Ｃ）は分周比を比較的小さく設定した場合の出力信号Ｖｏｕｔを示す。
【００５６】
入力信号Ｖｉｎのレベルが一定の場合には、コンパレータ１５の出力信号は交互にハイレベルとローレベルとなる。すなわち、低域フィルタ１４の出力が大きいと、コンパレータ１５の出力信号レベルはロー（ダウンカウント）になり、アップダウンカウンタ１６のカウント値が減少する。デコーダ１８ａはこのカウント値をデコードして電子ボリューム１８のゲインを大きくする。これにより、電子ボリューム１８の出力信号レベルは大きくなり、今度は電子ボリューム１８の出力信号レベルが低域フィルタ１４の出力信号レベルよりも大きくなり、コンパレータ１５の出力信号はハイ（アップカウント）になる。上記の動作は繰り返えされるので、入力信号Ｖｉｎのレベルが一定の場合には、コンパレータ１５の出力は交互にハイレベルとローレベルに変化する。
【００５７】
図６（Ａ）の入力信号Ｖｉｎのレベルが急に大きくなると、ある期間、低域フィルタ１４の出力信号レベルが電子ボリューム１８の出力信号レベルよりも大きくなり、コンパレータ１５の出力信号はローレベルのままとなる。この間、アップダウンカウンタ１６は、分周されたクロックをダウンカウントするのであるが、図６（Ｂ）と（Ｃ）から判るように、このクロックの周波数の値によって、電子ボリューム１８の出力信号レベルが低域フィルタ１４の出力信号レベルを越えるまでの時間、すなわちアッタクタイムが異なる。アップダウンカウンタ１６のクロック信号周波数が高い程（分周比が小さくなる程）、アタックタイムは短くなる。このように、低域フィルタ１４の時定数を変えなくても、アップダウンカウンタ１６に与えるクロックの周波数を変化させることで、アタックタイムを可変できる。
【００５８】
同様に、リカバリタイムもクロック周波数に応じて変化する。すなわち、図６（Ａ）の入力信号Ｖｉｎのレベルが急に小さくなると、ある期間、低域フィルタ１４の出力信号レベルが電子ボリューム１８の出力信号レベルよりも小さくなり、コンパレータ１５の出力信号はハイレベルのままとなる。この間、アップダウンカウンタ１６は、分周されたクロックをアップカウントするのであるが、図６（Ｂ）と（Ｃ）から判るように、このクロックの周波数の値によって、低域フィルタ１４の出力信号レベルが電子ボリューム１８の出力信号レベルを越えるまでの時間、すなわちリカバリタイムが異なる。アップダウンカウンタ１６のクロック周波数が高い程、リカバリタイムは短くなる。このように、低域フィルタ１４の時定数を変えなくても、アップダウンカウンタ１６に与えるクロックの周波数を変化させることで、リカバリタイムを可変できる。
【００５９】
図７は、図１の構成でコンプレッサ回路を構成した場合の電子ボリューム１１の回路を示す図である。コンプレッサ回路の場合は、図１の構成において、整流回路１３は電子ボリューム１１の出力信号Ｖｏｕｔを受け取る。図７に示す電子ボリューム１１は、図２に示すエキスパンダ回路の電子ボリューム１１と同様に、デコーダ１１ａ、差動アンプ１１ｂ及び差動アンプ１１ｂの増幅度を切換える抵抗及びスイッチ１１ｃからなるが、その接続が異なる。図７の構成は、入力信号Ｖｉｎのレベルが下がるとアップダウンカウンタ１６のカウント値が減少し、電子ボリューム１１のゲインが大きくなる。なお、エキスパンダ回路のその他の構成は、図２に示すエキスパンダ回路と同様である。
【００６０】
図８は、本発明の第２の実施例によるコンパンダ回路を示すブロック図である。図８において、図１と同一の構成要素には同一の参照番号を付し、その説明を省略する。第２の実施例は第１の実施例と同様にアップダウンカウンタ１６に与えるクロック信号の周波数を制御してアタックタイム及びリカバリタイムを可変する構成であるが、第１の実施例とは分周比の設定方法が異なる。すなわち、プログラマブル分周回路１９に与える分周比設定信号は、コンパレータ１５の出力信号である。
【００６１】
図９は、図８に示す構成をエキスパンダとして用いる場合の構成を示す図である。図９において、図２と同一の構成要素には同一の参照番号を付し、その説明を省略する。図９に示す４ビットのプログラマブルカウンタ１９のデータ入力端子Ｄ３にコンパレータ１５の出力信号を与え、その他のデータ入力端子Ｄ２〜Ｄ０はハイレベル（”１”に相当）に固定する。この場合、図４から判るように、プログラマブルカウンタ１９の分周比は１／８又は１／１６のいずれかに設定可能である。
【００６２】
図１０は、図９に示すエキスパンダ回路の動作を示す波形図である。図１０（Ａ）はステップ状に変化する正弦波の入力信号Ｖｉｎを示し、図１０（Ｂ）は出力信号Ｖｏｕｔである。入力信号Ｖｉｎが大きくなると、コンパレータ１５の出力がある期間ローレベル（”０”）になり、分周比は小さく（図９の例では１／８）設定される。また、入力信号Ｖｉｎが小さくなるとコンパレータ１５の出力がある期間ハイレベル（”１”）になり、分周比は大きく（図９の例では１／１６）設定される。すなわち、アップダウンカウンタ１６の動作は入力信号Ｖｉｎの波高値が小となる変化をする場合ほうが、入力信号の波高値が大となる変化をする場合よりも遅い。この結果、アタックタイムとリカバリタイムとが異なる時間に設定される。このように、第２の実施例によれば、アタックタイムとリカバリタイムとを異なる時間に設定できる。
【００６３】
なお、分周比は上記の場合に限定されず、任意に設定できる。また、コンプレッサ回路を構成する場合には、図９に示す電子ボリューム１１に代えて、図７に示す電子ボリュームを用いれば良い。
【００６４】
図１１は、図９に示すＸの部分の別の構成例を示す図である。図１１に示す回路は異なる周波数のクロック＃１と＃２のいずれかを、図９に示すコンパレータ１５の出力信号で選択し、アップダウンカウンタ１６のクロック端子ＣＫに出力するセレクタである。このセレクタはアンドゲート４６、４７とノアゲート４８とインバータ４９とからなる。
【００６５】
図１２は、本発明の第３の実施例によるコンパンダ回路のブロック図である。図１２において、前述した図に示される構成要素と同一のものには同一の参照番号を付し、その説明を省略する。第３の実施例は第１及び第２の実施例と同様にアップダウンカウンタ１６に与えるクロック信号の周波数を制御してアタックタイム及びリカバリタイムを可変する構成であるが、第１及び第２の実施例とは分周比の設定方法が異なる。すなわち、プログラマブル分周回路１９に与える分周比設定信号は、アップダウンカウンタ１６の出力信号をデコーダ回路５０でデコードして生成する。
【００６６】
図１３は、図１２に示す構成をエキスパンダとして用いる場合の構成を示す図である。図１３において、図１２と同一の構成要素には同一の参照番号を付し、その説明を省略する。４ビットのプログラマブルカウンタ１９のデータ入力端子Ｄ３〜Ｄ０に与える信号を、デコーダ回路５０がアップダウンカウンタ１６のカウント値をデコードして生成する。デコーダ回路５０はインバータ５２〜５４、及びナンドゲート５４及び５５とからなる。デコーダ回路５０はアップダウンカウンタ１６の７ビットの出力信号Ｄ６〜Ｄ０のうち、上位４ビットＤ６〜Ｄ３をデコードし、下位３ビットＤ２〜Ｄ０は使わない。
【００６７】
図１４は、デコーダ回路５０の動作を示す図である。アップダウンカウンタ１６の出力値に対し、デコーダ回路５０は図示のデータＤ３〜Ｄ０をプログラマブルカウンタ１９に出力し、１／２〜１／１６の範囲で分周比を設定できる。
【００６８】
図１５は、図１３に示すエキスパンダ回路の動作を示す波形図である。図１５（Ａ）はステップ状に変化する正弦波の入力信号Ｖｉｎを示し、図１５（Ｂ）は出力信号Ｖｏｕｔである。入力信号Ｖｉｎのレベルが大きくなると、コンパレータ１５の出力はしばらくの間ローレベルになり、アップダウンカウンタ１６のカウント値は減少していく。この場合、図１４からわかるように、デコーダ回路５０の出力信号Ｄ３〜Ｄ０は分周比を次第に大きく設定する値に変化する。よって、図１５（Ｂ）に示すように、アップダウンカウンタ１６に与えられるクロックの周波数は次第に低くなり、出力信号Ｖｏｕｔもこれに応じて次第にゆるやかに立ち上がる。入力信号Ｖｏｕｔのレベルが小さくなると、コンパレータ１５の出力はしばらくの間ハイレベルになり、アップダウンカウンタ１６のカウント値は増加していく。この場合、図１４からわかるように、デコーダ回路５０の出力信号Ｄ３〜Ｄ０は分周比を次第に小さく設定する値に値に変化する。依って、図１５（Ｂ）に示すように、アップダウンカウンタ１６に与えられるクロックの周波数は次第に高くなり、出力信号Ｖｏｕｔもこれに応じて次第に急に立ち下がる。このように、図１３の構成では、出力波形の立ち上がり及び立ち下が波形が直線状ではなく、曲線状になる。
【００６９】
なお、図１３に示す構成でコンプレッサ回路を構成する場合には、図１３に示す電子ボリューム１１に代えて、図７に示す電子ボリュームを用いれば良い。
以上説明したように、本発明の第１ないし第３の実施例によれば、入力信号Ｖｉｎの過渡応答に対する出力信号Ｖｏｕｔの過渡応答波形を細かく制御できるので、所望の自然な音質を設定できる。従って、以下に述べる通信装置に適用することができる。
【００７０】
図１６は、本発明の第１ないし第３の実施例を適用した通信装置の一構成例を示す図である。より詳細には、図１６に示す通信装置は無線電話機である。この無線電話機は送信系と受信系とからなる。送信系は、マイクロフォン（ＭＩＣ）５７、コンプレッサ回路５８、振幅制限器５９、フィルタ回路６０、ＦＭ変調器６１及びアンテナ６２とを有する。受信系は、アンテナ６３、ＦＭ検波器６４、フィルタ回路６５、エキスパンダ回路６６及び受話器６７とを有する。アンテナ６２と６３は分波器を用いて共用する構成であってもよい。コンプレッサ回路５８とエキスパンダ回路６６とでコンパンダ回路６８が構成される。コンプレッサ回路５８とエキスパンダ回路６６とは、前述の第１ないし第３のいずれかまたは任意の組み合わせで構成される。
【００７１】
図１６に示す無線電話機の動作を説明すると、マイクロフォン５７からの音声信号はコンプレッサ回路５８で圧縮処理されて、振幅制限器５９で振幅制限される。振幅制限された音声信号に含まれる不要な周波数成分はフィルタ回路６０でを除去され、ＦＭ変調器６１でＦＭ変調され、アンテナ６２を介して出力される。アンテナ６３で受信した受信電波はＦＭ検波器６４で復調され、復調された音声信号中に含まれる不要な周波数成分がフィルタ回路６５で除去される。エキスパンダ６６は、フィルタ回路６５からの音声信号を伸張し、受話器６７に出力する。
【００７２】
上記の動作において、コンプレッサ回路５８及びエキスパンダ回路６６の動作により、図２７のように雑音成分が除去されるとともに、第１ないし第３の実施例によりアタックタイム及びリカバリタイムを制御することで自然な音質を得ることができる。
【００７３】
ところで、前述したように、送信系において、過大入力防止のためにはコンプレッサ特性を必要とするが、周囲雑音を抑制するためにはエキスパンダ特性が必要とされる。すなわち、図１７（Ａ）に示すように、入力信号レベルが大の場合にはコンプレッサ特性となり、入力レベルが小の場合にはエキスパンダ特性となることが望ましい場合がある。以下に説明する第４及び第５の実施例はコンプレッサ特性とエキスパンダ特性の両方を持つコンパンダ回路である。なお、図１７（Ｂ）は図２６に示すコンパンダ回路の入出力特性を示す。
【００７４】
図１８は、本発明の第４の実施例によるコンパンダ回路のブロック図である。図１８中、前述した図に示される構成要素と同一の構成要素には同一の参照番号を付し、その説明を省略する。図１８において、点線に示す通りの接続を用いた場合の回路構成はコンプレッサ回路であり、一点鎖線に示す通りの接続を用いた場合の回路構成はエキスパンダ回路であるが、第４の実施例によれば、いずれの場合にもコンプレッサ特性とエキスパンダ特性の両方を有する。
【００７５】
図１８に示す構成は、前述の第１ないし第３の実施例と同様に、電子ボリューム１１、整流回路１３、低域フィルタ１４、コンパレータ１５及びアンプダウンカウンタ１６とを有する。また、図１８に示す構成は、前述の電子ボリューム１８に代えてｎ個（ｎは任意の整数）の電子ボリューム６９_１（電子ボリューム１）〜６９_ｎ（電子ボリュームｎ）を有するとともに、更にスイッチ７０_１〜７０_ｎと、Ａ／Ｄコンバータ７１と論理回路７２とを有する。電子ボリューム６９_１〜６９_ｎには共通に一定電圧Ｖｃが与えられる。電子ボリューム６９_１〜６９_ｎは、同一のカウント値に対し各々異なる入出力特性（ゲイン）を有する。スイッチ７０_１〜７０_ｎは論理回路７２で制御され、電子ボリュウームを６９_１〜６９_ｎのうちのいずれか１つを選択する。Ａ／Ｄコンバータ７１は一定電圧Ｖｒｅｆを基準に、低域フィルタ１４の出力信号をディジタル信号に変換して、論理回路７２に出力する。論理回路７２は、このディジタル信号に応じて、電子ボリューム６９_１〜６９_ｎのいずれか１つを選択する。
【００７６】
図１９は、図１８に示すコンパンダ回路でエキスパンダを構成（一点鎖線の接続）した場合の入出力特性の一例を示す図である。図１９に示すように、電子ボリューム６９_１〜６９_ｎの動作範囲及び入出力特性を設定する。１：１の入出力特性に対し、傾きが小さい入出力特性はコンプレッサ特性であり、傾きが大きい入出力特性はエキスパンダ特性である。図１９の例では、電子ボリューム６９_１と６９_ｎが選択された場合はコンプレッサ特性を示し、その他の電子ボリュームが選択された場合にはエキスパンダ特性を示す。
【００７７】
図２０は、図１９の構成でエキスパンダ回路の接続をした場合の詳細な構成を示す図である。図２０中、前述した図に示される構成要素と同一のものには同一の参照番号を付し、その説明を省略する。図２０では２つの電子ボリューム６９_１（電子ボリューム１）と６９_２（電子ボリューム２）を有する（ｎ＝２の場合）。電子ボリューム６９_１と６９_２の各々は、アップダウンカウンタ１６のカウント値をデコードするデコーダ１８ａと、デコーダ１８ａ出力に応じて一定電圧Ｖｃを分圧する抵抗の持続を切換える抵抗及びスイッチ１８ｂから構成されている。各デコーダ１８ａは同一の７ビットのカウント値をデコードして、異なるデコード値を出力する。これにより、各電子ボリューム６９_１と６９_２の動作するスイッチが異なり、同一の基準電圧Ｖｒｅｆに対し異なる出力値が出力される。
【００７８】
Ａ／Ｄコンバータ７１は電子ボリューム６９_１と６９_２に対し、２つの抵抗Ｒ１及びＲ２とコンパレータ７１ａを有する。コンパレータ７１ａの反転入力端子に与えられる電圧をＶｔとすると
Ｖｔ＝｛Ｒ２／（Ｒ１＋Ｒ２）｝Ｖｒｅｆ
となる。コンパレータ７１Ａの非反転入力端子には、低域フィルタ１４の出力電圧（入力信号Ｖｉｎの整流波形の平均値）が与えられる。なお、電圧Ｖｔは電子ボリュームの各組ごとに異なるように設定する。
【００７９】
論理回路７２は、電子ボリューム６９_１と６９_２に対し、１つのインバータ７２ａを有する。インバータ７２ａはコンパレータ７１ａの出力信号Ｃｂを反転して、この反転した信号でスイッチ７０_２を制御する。スイッチ７０_１には、出力信号Ｃｂが直接与えられる。
【００８０】
以上のように構成されたＡ／Ｄコンバータ７１と論理回路７２とで、電子ボリューム６９_１と６９_２のいずれか１つが選択される。
【００８１】
図２１（Ａ）及び（Ｂ）は、図２０に示すエキスパンダ回路の入出力特性を示すグラフである。いま、図２０に示す電子ボリューム１１のゲイン可変範囲を０〜−Ｇｍａｘ（ｄＢ）、電子ボリューム６９_１の直流電圧出力範囲をＶ１Ｌ〜Ｖ１Ｈ、電子ボリューム６９_２の直流電圧出力範囲をＶ２Ｌ〜Ｖ２Ｈとする。ここで、直流電圧Ｖｄｃは交流レベルＶａｃの整流値の平均電圧であり、Ｖａｃを実行値で表せばＶｄｃ＝｛（２√２）／π｝Ｖａｃである。以下に述べる入力信号Ｖｉｎのレベルとは、その時実効値（低域フィルタ１４の出力信号）である。
【００８２】
図２１（Ａ）は、Ｖ１Ｌ＝Ｖ２Ｈ＝Ｖｔの場合である。入力信号ＶｉｎのレベルがＶｔより大きい場合、電子ボリューム６９_１の出力がコンパレータ１５に入り、レベルが高い程電子ボリューム１１のゲインを下げるように動作する。このため、入出力特性の傾きが１：１より小さくなり、コンプレッサ動作となる。また、入力信号ＶｉｎのレベルがＶｔよりも小さい場合、電子ボリューム６９_２の出力がコンパレータ１５に入り、レベルが低い程電子ボリューム１１のゲインが下がるように動作する。よって、傾きが１：１より大きくなり、エキスパンダ動作となる。入力信号ＶｉｎのレベルがＶｔと等しくなった時点で、コンプレッサ動作とエキスパンダ動作が切り替わり、電子ボリューム１１のゲインは０ｄＢとなる。なお、入力信号ＶｉｎのレベルがＶ２Ｌより小さいか又はＶ１Ｈよりも大きい場合は、電子ボリューム６９_１と６９_２の動作範囲を外れ、１：１のリニア動作となる。この場合、電子ボリュームのゲインは−Ｇｍａｘとなる。
【００８３】
図２１（Ｂ）は、Ｖ２Ｈ＜Ｖｔ＜Ｖ１Ｌの場合である。入力信号ＶｉｎのレベルがＶ１Ｌ＜Ｖｉｎ＜Ｖ１Ｈの場合はオンプレッサ動作を行い、Ｖ２Ｌ＜Ｖｉｎ＜Ｖ２Ｈの場合はエキスパンダ動作を行う。Ｖ２Ｈ＜Ｖｉｎ＜Ｖ１Ｌの場合は、電子ボリューム６９_１と６９_２のどちらの出力が選択されていてもその動作範囲から外れるため、電子ボリューム１１のゲインは０ｄＢ固定となり、リニア動作となる。この場合は、コンプレッサ動作とエキスパンダ動作との間にリニア動作がはさまれるような折れ線特性となる。
【００８４】
図２２は、本発明の第５の実施例によるコンパンダ回路のブロック図である。図２２中、図１８に示す構成要素と同一のものには同一の参照番号を付し、その説明を省略する。図２２の構成は、１つの電子ボリューム１８を用いて、図１８と同様の作用を得るものである。
【００８５】
電子ボリューム１８には、スイッチ７４_１〜７４_ｎを介して異なる一定電圧Ｖｃ１〜Ｖｃｎのいずれか１つが与えられる。このスイッチ７４_１〜７４_ｎは、前述の論理回路７２の出力信号で制御される。論理回路７３は、Ａ／Ｄコンバータ７１の出力信号とアップダウンカウンタ１６のカウント値とに基づき、電子ボリューム１８のゲインを制御する。
【００８６】
図２３は、図２２に示す構成でエキスパンダ接続をした場合の詳細な回路構成を示す図である。図２３では、電子ボリューム１８には２つの異なる一定電圧を選択して与える構成である。図２３に示すスイッチ７４ｘは抵抗Ｒ３の両端に接続され、オンの場合は基準電圧Ｖｒｅｆをそのまま、電子ボリューム１８に与えられる。オフの場合は、基準電圧Ｖｒｅｆより抵抗Ｒ３の電圧降下分だけ低い電圧が電子ボリューム１８に与えられる。このスイッチ７４ｘのオン／オフは、コンパレータ７１ａの出力信号Ｃｂにより制御される。
【００８７】
図２２に示す論理回路７３は、ビット反転回路７３ａで構成される。ビット反転回路７３ａは、コンパレータ７１ａの出力信号Ｃｂのレベルに応じて、アップダウンカウンタ１６の７ビット出力Ｄ６〜Ｄ０を反転させるか、又はそのまま通過させる。ビット反転回路７３ａの出力信号をＤ６’〜Ｄ０’で示す。
【００８８】
図２３に示すエキスパンダ回路は、図２０に示すエキスパンダ回路と同様に動作する。すなわち、図２３に示すエキスパンダ回路は前述の図２１（Ａ）及び（Ｂ）の特性を示す。入力信号ＶｉｎがＶｔよりも大きい場合はスイッチ７４ｘがオンし、電子ボリューム１８の動作範囲はＶ１Ｌ〜Ｖ１Ｈとなり、その範囲内の入力に対してはコンプレッサ動作を行う。また、入力信号ＶｉｎがＶｔよりも小さい場合にはスイッチ７４ｘがオフし、電子ボリューム１８の動作範囲はＶ２Ｌ〜Ｖ２Ｈとなり、その範囲の入力に対してはエキスパンダ動作を行う。ただし、１つの電子ボリューム１８を使ってコンプレッサ動作とエキスパンダ動作を実現するためには、アップダウンカウンタ１６のカウント値に対する電圧の大小が逆転する必要があるため、ビット反転回路７３ａで、コンプレッサ動作時とエキスパンダ動作時とでカウント値を反転させている。
【００８９】
図２４は、図２３に示すビット反転回路７３ａの一構成例である。図２４に示すビット反転回路７３ａは、排他的論理和ゲート７５〜８１を有する。排他的論理和ゲート７５〜８１は各々、７ビットのカウント値Ｄ６〜Ｄ０とコンパレータ７１ａの出力信号Ｃｂとを受け取り、出力信号Ｄ６’〜Ｄ０’を出力する。コンパレータ７１ａの出力信号Ｃｂがハイの場合にはカウント値Ｄ６〜Ｄ０を反転させ、ローの場合にはそのまま通過させる。
【００９０】
以上、本発明の第４及び第５の実施例によれば、入出力特性に折れ線特性を持たせることができる。なお、上記第４及び第５の実施例はエキスパンダ接続の場合の構成を主として説明したが、コンプレッサ構成の場合も図７に示す回路で電子ボリューム１１を構成することで、同様に折れ線特性の入出力特性を得ることができる。
【００９１】
本発明の第４及び第５の実施例は、例えば図２５に示すようなディジタル電話機の送話系に適用することができる。図２５に示すディジタル電話機は、ハンドセＮＴＴ８１中のマイクロフォン８２とアンプ８３とエキスパンダ回路８４とを有する。エキスパンダ回路８４は、第４又は第５の実施例で構成され、アンプ８３からの音声信号レベルが大の場合にはコンプレッサ特性となり、入力レベルが小の場合にはエキスパンダ特性となる。これにより、過大入力防止と周囲雑音抑圧の両方を１つのエキスパンダ回路（コンパンダ回路）で行うことができる。
【００９２】
ディジタル電話機は更に、コーデック（ＣＯＤＥＣ）８５、データ制御部８６、ラインドライバ８７、加算器８８、トーン発生回路８９、アンプ９０、レシーバ９１、スピーカ９２及び２線と４線を交換するトランス９３を有する。エキスパンダ８４の出力信号はコーデック８５で符号化され、所定の送信データ制御処理を受け、ラインドライバ８７及びトランス９３を介して、ディジタル回線に送出される。またディジタル回線からの信号は、トランス９３及びラインドライバ８７を介してデータ制御部８６で所定の受信データ処理を受ける。そして、コーデック８５で復号化され、加算器８８、アンプ９０及びレシーバ９１を介して出力される。なお、トーン発生回路８９は、トーン信号を加算器８８及びスピーカ９２に出力する。
【００９３】
【発明の効果】
以上説明したように、本発明によれば、以下の効果が得られる。
【００９４】
請求項１に記載の発明では、第一のクロックの周波数を変化させることは、カウント値のカウント動作速度を変化させることになるので、第一及び第二の電子ボリュームのゲインをカウント値に応じて変化させることになる。よって、クロックの周波数変化を任意に規定することで、入力信号の過渡的レベル変化に対して所望の応答特性、すなわち所望のアタックタイム及びリカバリタイムを得ることができる。入力信号が音声信号の場合、このアタックタイムとリカバリタイムとは音声品質を左右するものなので、クロックの周波数を変化させることで音質を変化（所望の音声品質）させることができる。
【００９５】
請求項２に記載の発明では、前記手段がコンパンダ回路が受け取る第二のクロックを所定の制御信号で指定される分周比で分周して、前記カウンタに与えることで、カウンタの動作速度を変化させ、所望のアタックタイム及びリカバリタイムを得ることができる。
【００９６】
請求項３に記載の発明では、前記所定の制御信号はコンパンダ回路の外部からの信号として与えることで、カウント動作を制御でき、例えばユーザが任意に設定できるようになる。
【００９７】
請求項４に記載の発明では、前記所定の制御信号が前記比較器の出力信号に応じた信号なので、入力信号の変化に精度良く追従できる。
【００９８】
請求項５に記載の発明では、前記所定の制御信号は、前記カウント値に応じた信号なので、入力信号の変化に精度良く追従できる。
【００９９】
請求項６に記載の発明では、前記手段が入力信号の波高値が大となる変化に対応する前記第一のクロックの周波数と、入力信号の波高値が小となる変化に対応する前記第一のクロックの周波数とを異なる値に設定するので、アタックタイムとリカバリタイムとを異なる時間に設定できる。
【０１０４】
請求項７に記載の発明では、コンプレッサ特性とエキスパンダ特性の両方を持つコンプレッサ回路ができる。すなわち、比較器に与える第二の電子ボリュームの出力信号のレベルの大小に応じて、同じ整流平滑信号を比較した場合でも比較結果が異なる。この異なる比較結果は、コンプレッサ特性となるかエキスパンダ特性となるかを制御する。よって、上記複数の入出力特性から、制御信号に応じて１つの入出力特性を選択し、選択された１つの入出力特性に従う出力信号を前記比較器に与えることで、コンパンダ回路は、ある時にはコンプレッサ回路として動作し、ある時にはエキスパンダ回路として動作することができる。
【０１０５】
請求項８に記載の発明では、前記第二の電子ボリュームは入出力特性の異なる複数のボリューム回路を有し、前記選択手段は前記所定の制御信号に従い１つのボリューム回路を選択するので、複雑な回路構成を必要としない。
【０１０８】
請求項９に記載の発明では、入力信号又は出力信号のレベルに応じた特性の設定が可能となる。
【０１０９】
請求項１０に記載の発明では、前記コンパンダ回路は、入力信号を圧縮するコンパンダ特性又は伸張するエキスパンダ特性を有するので、例えば通信装置の送信（送話）系に適用できる。
【０１１０】
請求項１１に記載の発明では、雑音を抑制できるとともに、例えば音声信号を処理する場合には、所望の音声品質を得ることができる。
【０１１１】
請求項１２に記載の発明では、例えば音声信号を処理する場合には、音声信号が弱い場合には周囲雑音を拾わないようにエキスパンダ特性とし、音声信号が強い場合には後段の回路が飽和しないようにコンプレッサ特性としてレベルを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるコンパンダ回路のブロック図である。
【図２】図１に示す構成をエキスパンダ回路として動作するように接続した場合の詳細な構成を示すブロック図である。
【図３】図２に示すプログラマブルカウンタの構成を示すブロック図である。
【図４】図３に示すプログラマブルカウンタに与えられる制御信号と設定される分周比との関係を示す図である。
【図５】図３に示すプログラマブルカウンタの動作を示すタイミング図である。
【図６】図２に示すエキスパンダ回路の動作を示す波形図である。
【図７】図２に示す構成を変更してコンプレッサ回路を構成する場合に用いる電子ボリュームの一構成例を示すブロック図である。
【図８】本発明の第２の実施例によるコンパンダ回路のブロック図である。
【図９】図８に示す構成をエキスパンダ回路として動作するように接続した場合の詳細な構成を示すブロック図である。
【図１０】図９に示すエキスパンダ回路の動作を示す波形図である。
【図１１】図９に示すブロック部分Ｘの別の構成例を示すブロック図である。
【図１２】本発明の第３の実施例によるコンパンダ回路のブロック図である。
【図１３】図１２に示す構成をエキスパンダ回路として動作するように接続した場合の詳細な構成を示すブロック図である。
【図１４】図１３に示すデコーダ回路の動作を示す図である。
【図１５】図１３に示すエキスパンダ回路の動作を示すブロック図である。
【図１６】本発明の第１ないし第３の実施例の一適用例である通信装置の構成を示すブロック図である。
【図１７】コンパンダ回路として要求される一入出力特性と従来のコンパンダ回路で実現できる入出力特性とを示す図である。
【図１８】本発明の第４の実施例によるコンパンダ回路のブロック図である。
【図１９】図１８に示すコンパンダ回路の入出力特性の一例を示す図である。
【図２０】図１８に示す構成でエキスパンダ回路の回路接続を採用した場合の詳細な構成を示すブロック図である。
【図２１】図２０に示すエキスパンダ回路の入出力特性を示す図である。
【図２２】本発明の第５の実施例によるコンパンダ回路のブロック図である。
【図２３】図２２に示す構成でエキスパンダ回路の回路接続を採用した場合の詳細な構成を示すブロック図である。
【図２４】図２３に示すビット反転回路の一構成例を示すブロック図である。
【図２５】本発明の第４及び第５の実施例の一適用例である通信装置の構成を示すブロック図である。
【図２６】従来のコンパンダ回路のブロック図である。
【図２７】コンパンダ回路で実現されるコンプレッサ特性及びエキスパンダ特性を説明するための図である。
【図２８】コンプレッサ動作及びエキスパンダ動作を示す図である。
【符号の説明】
１０入力端子
１１電子ボリューム
１２出力端子
１３整流回路
１４低域フィルタ
１５コンパレータ
１６アップダウンカウンタ
１７制御端子
１８電子ボリューム
１９プログラマブル分周回路（カウンタ）[0001]
[Industrial application fields]
The present invention relates to a compander circuit, and more particularly to a compressor circuit that functions as a compressor that compresses an input signal and / or an expander that expands an input signal.
[0002]
In recent years, automobile telephones that use radio, cordless telephones, and digital telephones that use digital lines are becoming more and more popular, and there is a demand for cost reduction and miniaturization of systems. In these telephone communications, a compander circuit that functions as a compressor and / or an expander is used in order to prevent deterioration of voice quality and S / N.
[0003]
[Prior art]
FIG. 26 shows a block diagram of a conventional compander circuit. The compander circuit shown in FIG. 26 includes an input terminal 10, an electronic volume 11, an output terminal 12, a rectifier circuit 13, a low-pass filter (LPF) 14, a comparator 15, an up / down counter 16, a control terminal 17, and an electronic volume 18. . When this compander circuit is operated as a compressor, the 13 input terminals of the rectifier circuit are connected to the output terminal of the electronic volume as shown by a broken line, and when operated as an expander, the input is shown as indicated by a dashed line. Terminal 10 is connected to the input terminal of rectifier circuit 13. That is, in the case of the compressor, the input signal Vin from the terminal 10 is supplied to the electronic volume 11, and the signal Vout whose level is adjusted by the electronic volume 11 is supplied from the terminal 12 to the next signal processing circuit and to the rectifier circuit 13. Supply. In the case of an expander, the input signal Vin is supplied directly to the rectifier circuit 13.
[0004]
The rectifier circuit 13 performs full-wave rectification on the input signal Vin or the signal Vout. The rectified signal is smoothed by the low-pass filter 14 and supplied to the inverting input terminal of the comparator 15. The level of the constant voltage Vc from the control terminal 17 is adjusted by the electronic volume 18 and supplied to the non-inverting input terminal of the comparator 15. The comparator 15 compares the voltages at both input terminals and supplies the comparison result to the up / down control terminal of the up / down counter 16.
[0005]
The up / down counter 16 counts down the clock when the output of the comparator 15 is at the L level, and counts up the clock when the output is at the H level, and supplies the count value to each of the electronic volumes 11 and 18 as a gain adjustment code. As a result, the gains of the electronic volumes 11 and 18 are adjusted so that the output of the low-pass filter 14 and the output of the electronic volume 18 become substantially the same level, and the level compression or expansion of the output signal Vout at the output terminal 12 is performed. In the case of a compressor, the gain of the electronic volume 11 increases as the level of the input signal Vin decreases (increases the level of the output signal Vout). In the case of an expander, the gain increases as the level of the input signal Vin decreases. It has an input / output characteristic that decreases (lowers the level of the output signal Vout).
[0006]
FIG. 27 is a diagram illustrating a case where the compander circuit illustrated in FIG. 26 operates as a compressor and a case where the compander circuit operates as an expander. Usually, a transmission system of a wireless communication device such as an automobile phone is provided with a compressor, and the output level is increased as the audio signal level from the microphone is lower. Further, an expander is provided in the receiving system so that the lower the audio signal level before the speaker, the smaller the output level. As a result, as shown in FIG. 27, for example, even when a noise of −60 dB is mixed in the transmission system, it is suppressed to −120 dB on the receiving side, the influence can be eliminated, and good communication quality can be provided. it can.
[0007]
On the other hand, the compander circuit is required to have a transient characteristic that can be heard naturally when heard by the ear.
[0008]
FIG. 28A shows an example of an input signal, and FIG. 28B shows an output waveform when this input signal is passed through the compressor having the configuration shown in FIG. FIG. 28C shows an output waveform when the input signal of FIG. 28A is passed through the expander having the configuration shown in FIG. As shown in FIG. 28 (B), the input signalCrest valueCompressor output waveform that received a sudden riseCrest valueAfter steeply rising, it gradually falls to a certain level. The time required for this operationAttack timeSay. In addition, as shown in FIG.Crest valueCompressor output waveform subjected to sudden fallCrest valueAfter suddenly falling, it gradually rises to a certain level. The time required for this operation is called recovery time. Similarly, attack time and recovery time also exist in the output waveform of the expander.
[0009]
The length of the attack time and the recovery time affects the voice quality. For example, if the attack time is short, it is difficult to pick up noise, but the sound sounds unnatural. The attack time and the recovery time depend on the time constant (frequency characteristic) of the low-pass filter 14 shown in FIG. That is, in order to adjust the attack time and the recovery time, the time constant of the low-pass filter 14 must be finely changed.
[0010]
[Problems to be solved by the invention]
However, since the low-pass filter 14 is normally realized by a resistor and a capacitor, a plurality of resistors and capacitors are required to finely change the time constant, so that the circuit scale becomes large. Also, if the accuracy of these elements is not good, the desiredAttack timeAnd recovery time can not be obtained. Furthermore, since the time constant of the low-pass filter 14 is the same for charging and discharging, the attack time and the recovery time cannot be set separately.
[0011]
Furthermore, in the transmission system, a compressor characteristic is required to prevent excessive input, but an expander characteristic is required to suppress ambient noise. That is, when the input signal level is high, it may be desirable to have a compressor characteristic, and when the input level is low, it may be desirable to have an expander characteristic. However, in the configuration shown in FIG. 26, only one of the compressor characteristic and the expander characteristic can be realized.
[0012]
Therefore, the present invention solves the above-mentioned problems of the prior art, the attack time and the recovery time can be changed without changing the time constant of the low-pass filter, and the compander circuit having both the compressor characteristic and the expander characteristic. And it aims at providing the communication apparatus using the same.
[0013]
[Means for Solving the Problems]
The invention described in claim 1The first electronic volume,
A second electronic volume,
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Means for changing the frequency of the first clock based on a predetermined control signal;Is a compander circuit.
[0014]
In the invention according to claim 2, in the invention according to claim 1,The means is
A frequency dividing circuit is provided that divides and outputs a second clock supplied to the compander circuit based on the predetermined control signal.
[0015]
According to a third aspect of the present invention, in the first or second aspect of the present invention, the predetermined control signal is a signal from outside the compander circuit.
[0016]
According to a fourth aspect of the present invention, in the first aspect of the present invention, the predetermined control signal is:Signal according to the output signal of the comparatorIt is.
[0017]
According to a fifth aspect of the present invention, in the first or second aspect of the present invention, the predetermined control signal is a signal corresponding to the count value.
[0018]
In the invention according to claim 6, the claimAny one of 1 to 5In the described invention, the means includes
input signalThe frequency of the first clock corresponding to a change in which the peak value of the input signal becomes large, and the frequency of the first clock corresponding to a change in which the peak value of the input signal becomes smallMeans for setting different values.
[0023]
Claim7The invention described inThe first electronic volume,
A second electronic volume having a plurality of different input / output characteristics;
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Selection means for selecting one input / output characteristic from the plurality of input / output characteristics based on a predetermined control signal and outputting a signal based on the selected input / output characteristic to the comparator;This is a compander circuit.
[0024]
Claim8In the invention described in claim7In the invention described inThe second electronic volume is
It has multiple electronic volume circuits with different input / output characteristics,
The selection means selects one electronic volume circuit from the plurality of electronic volume circuits based on the predetermined control signal..
[0027]
Claim9In the invention described in claim7 or claim 8In the invention described inThe predetermined control signal is:
A signal corresponding to the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signalIt is.
[0028]
Claim10In the invention described in claimAny one of 1 to 9In the described invention,The compander circuit is
A compressor that compresses the input signal or an expander that expands the input signal.
[0029]
Claim11The invention described inIn a communication apparatus having a transmission system for generating a transmission signal and a reception system for reproducing a reception signal,
The transmission system and the reception system include a compander circuit,
The compander circuit is
The first electronic volume,
A second electronic volume,
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Means for changing the frequency of the first clock based on a predetermined control signal.The
[0030]
Claim12The invention described inIn a communication apparatus having a transmission system for generating a transmission signal and a reception system for reproducing a reception signal,
The transmission system comprises a compander circuit;
The compander circuit is
The first electronic volume,
A second electronic volume having a plurality of different input / output characteristics;
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Selecting means for selecting one input / output characteristic from the plurality of input / output characteristics based on a predetermined control signal and outputting a signal based on the selected input / output characteristic to the comparator;The
[0031]
[Action]
Invention of Claim 1So firstSince changing the clock frequency changes the count operation speed of the count value,First and secondThe gain of the electronic volume is changed according to the count value. Therefore, desired response characteristics, that is, desired attack time and recovery time can be obtained with respect to the transient level change of the input signal by arbitrarily defining the clock frequency change. When the input signal is an audio signal, the attack time and the recovery time affect the audio quality, so that the audio quality can be changed (desired audio quality) by changing the clock frequency.
[0032]
In the invention according to claim 2, the means receives the compander circuit.SecondBy dividing the clock by a division ratio designated by a predetermined control signal and supplying the divided frequency to the counter, the operation speed of the counter can be changed to obtain a desired attack time and recovery time.
[0033]
According to a third aspect of the present invention, the predetermined control signal is given as a signal from the outside of the compander circuit, so that the counting operation can be controlled. For example, the user can arbitrarily set it.
[0034]
In a fourth aspect of the present invention, the predetermined control signal isSignal according to the output signal of the comparatorTherefore, it is possible to accurately follow changes in the input signal.
[0035]
In the invention according to claim 5, since the predetermined control signal is a signal corresponding to the count value, it can accurately follow the change of the input signal.
[0036]
In the invention according to claim 6, the means is an input signal.Crest valueAt the rise and fall of1st clock frequencyAre set to different values, the attack time and the recovery time can be set to different times.
[0041]
Claim7Invention described inThenA compressor circuit having both a compressor characteristic and an expander characteristic can be obtained. That is, give to the comparatorSecondDepending on the level of the output signal of the electronic volume, even when the same rectified and smoothed signals are compared, the comparison results are different. This different comparison result controls whether the compressor characteristic or the expander characteristic is obtained. Therefore, by selecting one input / output characteristic from the plurality of input / output characteristics according to the control signal and providing the comparator with an output signal according to the selected one input / output characteristic, the compander circuit may It can operate as a compressor circuit and in some cases can operate as an expander circuit.
[0042]
Claim8In the invention described in the above,SecondThe electronic volume has a plurality of volume circuits having different input / output characteristics, and the selection means selects one volume circuit in accordance with the predetermined control signal, so that a complicated circuit configuration is not required.
[0045]
Claim9Invention described inThen, input signal or output signalThe characteristic can be set according to the level.
[0046]
Claim10In the invention described in (1), the compander circuit compresses an input signal.OrExpanding expanderHas characteristicsTherefore, it can be applied to a transmission (transmission) system of a communication device, for example.
[0047]
Claim11Invention described inThenNoise can be suppressed and, for example, when processing an audio signal, desired audio quality can be obtained.
[0048]
Claim12Invention described inThenFor example, when processing audio signals, expander characteristics are used so that ambient noise is not picked up when the audio signals are weak, and levels are suppressed as compressor characteristics so that subsequent circuits are not saturated when the audio signals are strong. can do.
[0049]
【Example】
FIG. 1 is a block diagram of a compander circuit according to a first embodiment of the present invention. In FIG. 1, the same components as those shown in the above-mentioned drawings are given the same reference numerals, and the description thereof is omitted. Note that the compander circuit 100 shown in FIG. 1 functions as a compressor when connected as indicated by a dotted line, and functions as an expander when connected as indicated by a one-dot chain line.
[0050]
The configuration shown in FIG. 1 is obtained by providing a programmable frequency divider 19 in the configuration shown in FIG. The programmable frequency dividing circuit 19 divides the clock supplied from the outside of the compander circuit shown in the figure by a frequency dividing ratio specified by the control signal supplied from the outside, and the divided clock is supplied to the up / down counter 16. Output to the clock pin. As will be described later, by controlling the frequency of the clock applied to the up / down counter 16, the attack time and the recovery time can be substantially controlled.
[0051]
FIG. 2 is a diagram showing a configuration when the configuration shown in FIG. 1 is used as an expander. The first electronic volume 11 has a decoder 11a that decodes the count value output by the up / down counter 16, a differential amplifier 11b, and switches the connection of resistors according to the output of the decoder 11a to increase the amplification degree of the differential amplifier 11b. It comprises a resistor for switching and a switch 11c. The second electronic volume 18 includes a decoder 18a that decodes the count value of the up / down counter 16, a resistor 18b that switches the duration of the resistor that divides the constant voltage Vc according to the output of the decoder 18a, and a switch 18b. The rectifier circuit 13 is a full-wave rectifier circuit including an inverting amplifier circuit 13a for an input signal and a comparator 13c that determines whether the input signal is positive or negative and instructs the switch 13b to select an input signal or an inverting input signal. The low-pass filter 14 has a resistor and a capacitor. The up / down counter 16 is a 7-bit counter that counts up or down according to the output signal level (high level or low level) of the comparator 15. The programmable frequency dividing circuit 19 is a 4-bit programmable counter. A 4-bit control signal D3 to D0 is received from outside, the clock applied to the clock terminal CK is divided by the division ratio specified by the control signal, and the divided output signal is output via the output terminal Q. Output to the up / down counter 16.
[0052]
FIG. 3 is a block diagram of the programmable counter 19 shown in FIG. The programmable counter 19 includes D-type flip-flop circuits 20 to 23, NOR gates 24, 27, 28, 33, 34, 39, 40 and 45, AND gates 25, 26, 31, 32, 37 and 38, and a NAND gate 29. , 35 and exclusive OR gates 41-44. The flip-flop circuits 20 to 23 operate in synchronization with an external clock. External 4-bit control signals D3 to D0 are applied to exclusive OR gates 41 to 44, respectively.
[0053]
FIG. 4 is a diagram showing a frequency division ratio set by the control signals D3 to D0. As shown in FIG. 4, the frequency division ratio of the programmable counter 19 can be set in the range of 1/2 to 1/16.
[0054]
FIG. 5 is a timing chart showing the operation of the programmable counter 19 when the frequency division ratio is 1/10 (D3 = 1, D2 = 0, D1 = 0, D0 = 1). In FIG. 5, Q0 to Q3 indicate output signals of the flip-flop circuits 20 to 23 illustrated in FIG. 3, and Q indicates an output signal of the programmable counter 19. As illustrated, a clock having a frequency 1/10 of the frequency of the clock CK is output from the output terminal Q.
[0055]
FIG. 6 is a waveform diagram showing the operation of the expander shown in FIG. 6A shows an input signal Vin that is a sine wave that changes stepwise, FIG. 6B shows an output signal Vout when the frequency division ratio is set relatively large, and FIG. 6C shows the output signal Vout. An output signal Vout when the frequency division ratio is set to be relatively small is shown.
[0056]
When the level of the input signal Vin is constant, the output signal of the comparator 15 alternately becomes a high level and a low level. That is, when the output of the low-pass filter 14 is large, the output signal level of the comparator 15 becomes low (down count), and the count value of the up / down counter 16 decreases. The decoder 18a decodes this count value to increase the gain of the electronic volume 18. As a result, the output signal level of the electronic volume 18 is increased, this time the output signal level of the electronic volume 18 is higher than the output signal level of the low-pass filter 14, and the output signal of the comparator 15 is high (up count). . Since the above operation is repeated, when the level of the input signal Vin is constant, the output of the comparator 15 alternately changes between a high level and a low level.
[0057]
When the level of the input signal Vin in FIG. 6A suddenly increases, the output signal level of the low-pass filter 14 becomes higher than the output signal level of the electronic volume 18 for a certain period, and the output signal of the comparator 15 is low level. Will remain. During this time, the up / down counter 16 counts down the frequency-divided clock. As can be seen from FIGS. 6B and 6C, the output signal level of the electronic volume 18 depends on the frequency value of this clock. The time until the output signal level of the low-pass filter 14 exceeds, that is, the attack time is different. The higher the clock signal frequency of the up / down counter 16 (the smaller the frequency division ratio), the shorter the attack time. In this way, the attack time can be varied by changing the frequency of the clock applied to the up / down counter 16 without changing the time constant of the low-pass filter 14.
[0058]
Similarly, the recovery time also changes according to the clock frequency. That is, when the level of the input signal Vin in FIG. 6A suddenly decreases, the output signal level of the low-pass filter 14 becomes lower than the output signal level of the electronic volume 18 for a certain period, and the output signal of the comparator 15 becomes high. Stay on level. During this time, the up / down counter 16 up-counts the divided clock. As can be seen from FIGS. 6B and 6C, the output signal of the low-pass filter 14 depends on the frequency value of this clock. The time until the level exceeds the output signal level of the electronic volume 18, that is, the recovery time is different. The higher the clock frequency of the up / down counter 16, the shorter the recovery time. Thus, the recovery time can be varied by changing the frequency of the clock applied to the up / down counter 16 without changing the time constant of the low-pass filter 14.
[0059]
FIG. 7 is a diagram showing a circuit of the electronic volume 11 when a compressor circuit is configured with the configuration of FIG. In the case of a compressor circuit, the rectifier circuit 13 receives the output signal Vout of the electronic volume 11 in the configuration of FIG. Like the electronic volume 11 of the expander circuit shown in FIG. 2, the electronic volume 11 shown in FIG. 7 includes a decoder 11a, a differential amplifier 11b, and a resistor and a switch 11c for switching the amplification degree of the differential amplifier 11b. Connection is different. In the configuration of FIG. 7, when the level of the input signal Vin decreases, the count value of the up / down counter 16 decreases and the gain of the electronic volume 11 increases. The other configuration of the expander circuit is the same as that of the expander circuit shown in FIG.
[0060]
FIG. 8 is a block diagram showing a compander circuit according to a second embodiment of the present invention. 8, the same components as those in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted. The second embodiment is configured to vary the attack time and the recovery time by controlling the frequency of the clock signal applied to the up / down counter 16 as in the first embodiment, but the frequency division is different from the first embodiment. The ratio setting method is different. That is, the frequency division ratio setting signal supplied to the programmable frequency divider 19 is an output signal of the comparator 15.
[0061]
FIG. 9 is a diagram showing a configuration when the configuration shown in FIG. 8 is used as an expander. 9, the same components as those in FIG. 2 are denoted by the same reference numerals, and the description thereof is omitted. The output signal of the comparator 15 is given to the data input terminal D3 of the 4-bit programmable counter 19 shown in FIG. 9, and the other data input terminals D2 to D0 are fixed at a high level (corresponding to “1”). In this case, as can be seen from FIG. 4, the frequency division ratio of the programmable counter 19 can be set to either 1/8 or 1/16.
[0062]
FIG. 10 is a waveform diagram showing the operation of the expander circuit shown in FIG. FIG. 10A shows a sine wave input signal Vin that changes in a step-like manner, and FIG. 10B shows an output signal Vout. When the input signal Vin becomes large, the output of the comparator 15 becomes low level (“0”) for a certain period, and the frequency division ratio is set small (1/8 in the example of FIG. 9). Further, when the input signal Vin becomes small, the output of the comparator 15 becomes high level (“1”) for a certain period, and the division ratio is set large (1/16 in the example of FIG. 9). That is, the operation of the up / down counter 16 depends on the input signal Vin.If the peak value of the input signal changes smaller, the peak value of the input signal changes larger.Slower than. As a result,Attack timeAnd recovery time are set to different times. Thus, according to the second embodiment,Attack timeAnd recovery time can be set to different times.
[0063]
The frequency division ratio is not limited to the above case, and can be arbitrarily set. When a compressor circuit is configured, the electronic volume shown in FIG. 7 may be used instead of the electronic volume 11 shown in FIG.
[0064]
FIG. 11 is a diagram illustrating another configuration example of the portion X illustrated in FIG. 9. The circuit shown in FIG. 11 is a selector that selects any one of clocks # 1 and # 2 having different frequencies from the output signal of the comparator 15 shown in FIG. 9 and outputs it to the clock terminal CK of the up / down counter 16. This selector comprises AND gates 46 and 47, a NOR gate 48 and an inverter 49.
[0065]
FIG. 12 is a block diagram of a compander circuit according to a third embodiment of the present invention. In FIG. 12, the same components as those shown in the above-mentioned drawings are denoted by the same reference numerals, and the description thereof is omitted. The third embodiment is configured to vary the attack time and the recovery time by controlling the frequency of the clock signal applied to the up / down counter 16 as in the first and second embodiments. The frequency division ratio setting method is different from that of the embodiment. That is, the division ratio setting signal to be supplied to the programmable frequency dividing circuit 19 is generated by decoding the output signal of the up / down counter 16 by the decoder circuit 50.
[0066]
FIG. 13 is a diagram showing a configuration when the configuration shown in FIG. 12 is used as an expander. In FIG. 13, the same components as those in FIG. 12 are denoted by the same reference numerals, and the description thereof is omitted. The decoder circuit 50 decodes the count value of the up / down counter 16 to generate a signal to be applied to the data input terminals D3 to D0 of the 4-bit programmable counter 19. The decoder circuit 50 includes inverters 52 to 54 and NAND gates 54 and 55. The decoder circuit 50 decodes the upper 4 bits D6 to D3 of the 7-bit output signals D6 to D0 of the up / down counter 16, and does not use the lower 3 bits D2 to D0.
[0067]
FIG. 14 is a diagram illustrating the operation of the decoder circuit 50. With respect to the output value of the up / down counter 16, the decoder circuit 50 outputs the illustrated data D3 to D0 to the programmable counter 19, and can set the frequency division ratio in the range of 1/2 to 1/16.
[0068]
FIG. 15 is a waveform diagram showing the operation of the expander circuit shown in FIG. FIG. 15A shows a sine wave input signal Vin that changes in a stepwise manner, and FIG. 15B shows an output signal Vout. When the level of the input signal Vin increases, the output of the comparator 15 becomes low level for a while, and the count value of the up / down counter 16 decreases. In this case, as can be seen from FIG. 14, the output signals D3 to D0 of the decoder circuit 50 change to values that gradually set the frequency division ratio. Therefore, as shown in FIG. 15B, the frequency of the clock applied to the up / down counter 16 gradually decreases, and the output signal Vout gradually rises accordingly. When the level of the input signal Vout decreases, the output of the comparator 15 becomes high for a while, and the count value of the up / down counter 16 increases. In this case, as can be seen from FIG. 14, the output signals D3 to D0 of the decoder circuit 50 change to values that gradually set the frequency division ratio to be small. Therefore, as shown in FIG. 15B, the frequency of the clock supplied to the up / down counter 16 gradually increases, and the output signal Vout also falls abruptly accordingly. In this way, in the configuration of FIG. 13, the rising and falling edges of the output waveform are not linear but curved.
[0069]
When the compressor circuit is configured with the configuration shown in FIG. 13, the electronic volume shown in FIG. 7 may be used instead of the electronic volume 11 shown in FIG.
As described above, according to the first to third embodiments of the present invention, since the transient response waveform of the output signal Vout with respect to the transient response of the input signal Vin can be finely controlled, a desired natural sound quality can be set. Therefore, the present invention can be applied to the communication apparatus described below.
[0070]
FIG. 16 is a diagram showing a configuration example of a communication apparatus to which the first to third embodiments of the present invention are applied. More specifically, the communication device shown in FIG. 16 is a radio telephone. This wireless telephone is composed of a transmission system and a reception system. The transmission system includes a microphone (MIC) 57, a compressor circuit 58, an amplitude limiter 59, a filter circuit 60, an FM modulator 61, and an antenna 62. The reception system includes an antenna 63, an FM detector 64, a filter circuit 65, an expander circuit 66, and a receiver 67. The antennas 62 and 63 may be configured to be shared using a duplexer. The compressor circuit 58 and the expander circuit 66 constitute a compander circuit 68. The compressor circuit 58 and the expander circuit 66 are configured by any one or any combination of the first to third described above.
[0071]
The operation of the radio telephone shown in FIG. 16 will be described. The audio signal from the microphone 57 is compressed by the compressor circuit 58 and the amplitude is limited by the amplitude limiter 59. Unnecessary frequency components included in the audio signal whose amplitude is limited are removed by the filter circuit 60, FM-modulated by the FM modulator 61, and output through the antenna 62. The received radio wave received by the antenna 63 is demodulated by the FM detector 64, and unnecessary frequency components included in the demodulated audio signal are removed by the filter circuit 65. The expander 66 expands the audio signal from the filter circuit 65 and outputs it to the receiver 67.
[0072]
In the above operation, the noise components are removed as shown in FIG. 27 by the operations of the compressor circuit 58 and the expander circuit 66, and the attack time and the recovery time are controlled by the first to third embodiments. Sound quality can be obtained.
[0073]
By the way, as described above, in the transmission system, a compressor characteristic is required to prevent excessive input, but an expander characteristic is required to suppress ambient noise. That is, as shown in FIG. 17A, it may be desirable that the compressor characteristic is obtained when the input signal level is high, and the expander characteristic is obtained when the input level is low. The fourth and fifth embodiments described below are compander circuits having both compressor characteristics and expander characteristics. FIG. 17B shows input / output characteristics of the compander circuit shown in FIG.
[0074]
FIG. 18 is a block diagram of a compander circuit according to a fourth embodiment of the present invention. In FIG. 18, the same reference numerals are given to the same components as those shown in the above-mentioned drawings, and the description thereof will be omitted. In FIG. 18, the circuit configuration when the connection as shown by the dotted line is used is a compressor circuit, and the circuit configuration when the connection as shown by the alternate long and short dash line is used is an expander circuit. According to the above, in both cases, both the compressor characteristic and the expander characteristic are provided.
[0075]
The configuration shown in FIG. 18 includes an electronic volume 11, a rectifier circuit 13, a low-pass filter 14, a comparator 15, and an amplifier down counter 16 as in the first to third embodiments. Further, the configuration shown in FIG. 18 is replaced with the above-described electronic volume 18 and n (n is an arbitrary integer) electronic volumes 69.₁(Electronic Volume 1) to 69_n(Electronic volume n) and switch 70₁~ 70_nAnd an A / D converter 71 and a logic circuit 72. Electronic volume 69₁~ 69_nAre commonly supplied with a constant voltage Vc. Electronic volume 69₁~ 69_nHave different input / output characteristics (gains) for the same count value. Switch 70₁~ 70_nIs controlled by a logic circuit 72, and an electronic volume is set to 69.₁~ 69_nIs selected. The A / D converter 71 converts the output signal of the low-pass filter 14 into a digital signal based on the constant voltage Vref and outputs the digital signal to the logic circuit 72. The logic circuit 72 responds to the digital signal with the electronic volume 69.₁~ 69_nSelect one of these.
[0076]
FIG. 19 is a diagram illustrating an example of input / output characteristics when an expander is configured (connected with a one-dot chain line) in the compander circuit illustrated in FIG. As shown in FIG. 19, the electronic volume 69₁~ 69_nSet the operating range and input / output characteristics. An input / output characteristic having a small slope with respect to the input / output characteristic of 1: 1 is a compressor characteristic, and an input / output characteristic having a large slope is an expander characteristic. In the example of FIG. 19, the electronic volume 69₁And 69_nWhen is selected, the compressor characteristic is shown, and when other electronic volume is selected, the expander characteristic is shown.
[0077]
FIG. 20 is a diagram showing a detailed configuration when an expander circuit is connected in the configuration of FIG. In FIG. 20, the same components as those shown in the above-mentioned drawings are given the same reference numerals, and the description thereof is omitted. In FIG. 20, two electronic volumes 69₁(Electronic volume 1) and 69₂(Electronic volume 2) (when n = 2). Electronic volume 69₁And 69₂Each includes a decoder 18a that decodes the count value of the up / down counter 16, a resistor 18b that switches the duration of the resistor that divides the constant voltage Vc according to the output of the decoder 18a, and a switch 18b. Each decoder 18a decodes the same 7-bit count value and outputs a different decoded value. Thus, each electronic volume 69₁And 69₂Different switches operate, and different output values are output for the same reference voltage Vref.
[0078]
The A / D converter 71 is an electronic volume 69.₁And 69₂On the other hand, two resistors R1 and R2 and a comparator 71a are provided. When the voltage given to the inverting input terminal of the comparator 71a is Vt.
Vt = {R2 / (R1 + R2)} Vref
It becomes. The output voltage of the low-pass filter 14 (the average value of the rectified waveform of the input signal Vin) is given to the non-inverting input terminal of the comparator 71A. The voltage Vt is set to be different for each set of electronic volumes.
[0079]
The logic circuit 72 is an electronic volume 69.₁And 69₂On the other hand, it has one inverter 72a. The inverter 72a inverts the output signal Cb of the comparator 71a and uses the inverted signal to switch 70.₂To control. Switch 70₁Is directly supplied with the output signal Cb.
[0080]
With the A / D converter 71 and the logic circuit 72 configured as described above, an electronic volume 69 is obtained.₁And 69₂Is selected.
[0081]
21A and 21B are graphs showing input / output characteristics of the expander circuit shown in FIG. 20, the gain variable range of the electronic volume 11 shown in FIG. 20 is 0 to −Gmax (dB), and the electronic volume 69 is set.₁DC voltage output range of V1L to V1H, electronic volume 69₂Is set to V2L to V2H. Here, the DC voltage Vdc is an average voltage of the rectified value of the AC level Vac. The level of the input signal Vin described below is an effective value (output signal of the low-pass filter 14) at that time.
[0082]
FIG. 21A shows the case where V1L = V2H = Vt. When the level of the input signal Vin is higher than Vt, the electronic volume 69₁Is output to the comparator 15 and operates so as to lower the gain of the electronic volume 11 as the level becomes higher. For this reason, the slope of the input / output characteristics becomes smaller than 1: 1, and the compressor operation is performed. When the level of the input signal Vin is smaller than Vt, the electronic volume 69₂Is output to the comparator 15 and operates so that the gain of the electronic volume 11 decreases as the level decreases. Therefore, the inclination becomes larger than 1: 1, and the expander operation is performed. When the level of the input signal Vin becomes equal to Vt, the compressor operation and the expander operation are switched, and the gain of the electronic volume 11 becomes 0 dB. When the level of the input signal Vin is smaller than V2L or larger than V1H, the electronic volume 69 is used.₁And 69₂Is out of the operation range, and the linear operation becomes 1: 1. In this case, the gain of the electronic volume is −Gmax.
[0083]
FIG. 21B shows a case where V2H <Vt <V1L. When the level of the input signal Vin is V1L <Vin <V1H, an on-pressor operation is performed, and when V2L <Vin <V2H, an expander operation is performed. In the case of V2H <Vin <V1L, the electronic volume 69₁And 69₂Since any of the outputs is out of the operating range, the gain of the electronic volume 11 is fixed at 0 dB and linear operation is performed. In this case, the line characteristic is such that the linear operation is sandwiched between the compressor operation and the expander operation.
[0084]
FIG. 22 is a block diagram of a compander circuit according to a fifth embodiment of the present invention. 22, the same components as those shown in FIG. 18 are denoted by the same reference numerals, and the description thereof is omitted. The configuration of FIG. 22 uses the single electronic volume 18 to obtain the same operation as that of FIG.
[0085]
The electronic volume 18 has a switch 74₁~ 74_nAny one of the different constant voltages Vc1 to Vcn is applied via. This switch 74₁~ 74_nIs controlled by the output signal of the logic circuit 72 described above. The logic circuit 73 controls the gain of the electronic volume 18 based on the output signal of the A / D converter 71 and the count value of the up / down counter 16.
[0086]
FIG. 23 is a diagram showing a detailed circuit configuration when an expander connection is made in the configuration shown in FIG. In FIG. 23, the electronic volume 18 is configured to selectively supply two different constant voltages. The switch 74x shown in FIG. 23 is connected to both ends of the resistor R3. When the switch 74x is on, the reference voltage Vref is applied to the electronic volume 18 as it is. In the off state, a voltage lower than the reference voltage Vref by the voltage drop of the resistor R3 is applied to the electronic volume 18. The on / off of the switch 74x is controlled by the output signal Cb of the comparator 71a.
[0087]
The logic circuit 73 shown in FIG. 22 includes a bit inverting circuit 73a. The bit inverting circuit 73a inverts or passes the 7-bit outputs D6 to D0 of the up / down counter 16 in accordance with the level of the output signal Cb of the comparator 71a. Output signals of the bit inverting circuit 73a are indicated by D6 'to D0'.
[0088]
The expander circuit shown in FIG. 23 operates in the same manner as the expander circuit shown in FIG. That is, the expander circuit shown in FIG. 23 shows the characteristics shown in FIGS. 21 (A) and 21 (B). When the input signal Vin is larger than Vt, the switch 74x is turned on, the operation range of the electronic volume 18 is V1L to V1H, and the compressor operation is performed for the input within that range. When the input signal Vin is smaller than Vt, the switch 74x is turned off, the operation range of the electronic volume 18 is V2L to V2H, and the expander operation is performed for the input in that range. However, in order to realize the compressor operation and the expander operation using one electronic volume 18, it is necessary to reverse the magnitude of the voltage with respect to the count value of the up / down counter 16, and therefore the bit inversion circuit 73a performs the compressor operation. The count value is inverted between the hour and the expander operation.
[0089]
FIG. 24 is a configuration example of the bit inverting circuit 73a shown in FIG. The bit inverting circuit 73a shown in FIG. 24 has exclusive OR gates 75-81. The exclusive OR gates 75 to 81 receive the 7-bit count values D6 to D0 and the output signal Cb of the comparator 71a, respectively, and output output signals D6 'to D0'. When the output signal Cb of the comparator 71a is high, the count values D6 to D0 are inverted, and when the output signal Cb is low, the count value D6 is passed as it is.
[0090]
As described above, according to the fourth and fifth embodiments of the present invention, the input / output characteristics can have a polygonal line characteristic. In the fourth and fifth embodiments, the configuration in the case of the expander connection has been mainly described. However, in the case of the compressor configuration, the electronic volume 11 is configured by the circuit shown in FIG. Input / output characteristics can be obtained.
[0091]
The fourth and fifth embodiments of the present invention can be applied to the transmission system of a digital telephone as shown in FIG. The digital telephone shown in FIG. 25 has a microphone 82, an amplifier 83, and an expander circuit 84 in the handset NTT 81. The expander circuit 84 is configured in the fourth or fifth embodiment. When the audio signal level from the amplifier 83 is high, the expander circuit 84 has a compressor characteristic, and when the input level is low, the expander circuit 84 has an expander characteristic. Thereby, both of excessive input prevention and ambient noise suppression can be performed by one expander circuit (compander circuit).
[0092]
The digital telephone further includes a codec (CODEC) 85, a data control unit 86, a line driver 87, an adder 88, a tone generation circuit 89, an amplifier 90, a receiver 91, a speaker 92, and a transformer 93 for exchanging two lines with four lines. . The output signal of the expander 84 is encoded by the codec 85, subjected to predetermined transmission data control processing, and sent to the digital line via the line driver 87 and the transformer 93. A signal from the digital line is subjected to predetermined received data processing by the data control unit 86 via the transformer 93 and the line driver 87. Then, the data is decoded by the codec 85 and output via the adder 88, the amplifier 90 and the receiver 91. The tone generation circuit 89 outputs a tone signal to the adder 88 and the speaker 92.
[0093]
【The invention's effect】
As described above, according to the present invention, the following effects can be obtained.
[0094]
Invention of Claim 1So firstSince changing the clock frequency changes the count operation speed of the count value,First and secondThe gain of the electronic volume is changed according to the count value. Therefore, desired response characteristics, that is, desired attack time and recovery time can be obtained with respect to the transient level change of the input signal by arbitrarily defining the clock frequency change. When the input signal is an audio signal, the attack time and the recovery time affect the audio quality, so that the audio quality can be changed (desired audio quality) by changing the clock frequency.
[0095]
In the invention according to claim 2, the means receives the compander circuit.SecondBy dividing the clock by a division ratio designated by a predetermined control signal and supplying the divided frequency to the counter, the operation speed of the counter can be changed to obtain a desired attack time and recovery time.
[0096]
According to a third aspect of the present invention, the predetermined control signal is given as a signal from the outside of the compander circuit, so that the counting operation can be controlled. For example, the user can arbitrarily set it.
[0097]
In a fourth aspect of the present invention, the predetermined control signal isSignal according to the output signal of the comparatorTherefore, it is possible to accurately follow changes in the input signal.
[0098]
In the invention according to claim 5, since the predetermined control signal is a signal corresponding to the count value, it can accurately follow the change of the input signal.
[0099]
In the invention according to claim 6, the means is an input signal.The frequency of the first clock corresponding to a change in which the peak value of the input signal becomes large, and the frequency of the first clock corresponding to a change in which the peak value of the input signal becomes smallAre set to different values, the attack time and the recovery time can be set to different times.
[0104]
Claim7Invention described inThenA compressor circuit having both a compressor characteristic and an expander characteristic can be obtained. That is, give to the comparatorSecondDepending on the level of the output signal of the electronic volume, even when the same rectified and smoothed signals are compared, the comparison results are different. This different comparison result controls whether the compressor characteristic or the expander characteristic is obtained. Therefore, by selecting one input / output characteristic from the plurality of input / output characteristics according to the control signal and providing the comparator with an output signal according to the selected one input / output characteristic, the compander circuit may It can operate as a compressor circuit and in some cases can operate as an expander circuit.
[0105]
Claim8In the invention described in the above,SecondThe electronic volume has a plurality of volume circuits having different input / output characteristics, and the selection means selects one volume circuit in accordance with the predetermined control signal, so that a complicated circuit configuration is not required.
[0108]
Claim9Invention described inThen, input signal or output signalThe characteristic can be set according to the level.
[0109]
Claim10In the invention described in (1), the compander circuit compresses an input signal.OrExpanding expanderHas characteristicsTherefore, it can be applied to a transmission (transmission) system of a communication device, for example.
[0110]
Claim11Invention described inThenNoise can be suppressed and, for example, when processing an audio signal, desired audio quality can be obtained.
[0111]
Claim12Invention described inThenFor example, when processing audio signals, expander characteristics are used so that ambient noise is not picked up when the audio signals are weak, and levels are suppressed as compressor characteristics so that subsequent circuits are not saturated when the audio signals are strong. can do.
[Brief description of the drawings]
FIG. 1 is a block diagram of a compander circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a detailed configuration when the configuration shown in FIG. 1 is connected so as to operate as an expander circuit;
3 is a block diagram showing a configuration of a programmable counter shown in FIG.
4 is a diagram showing a relationship between a control signal given to the programmable counter shown in FIG. 3 and a set frequency division ratio.
FIG. 5 is a timing chart showing an operation of the programmable counter shown in FIG. 3;
6 is a waveform diagram showing an operation of the expander circuit shown in FIG.
7 is a block diagram showing a configuration example of an electronic volume used when a compressor circuit is configured by changing the configuration shown in FIG. 2; FIG.
FIG. 8 is a block diagram of a compander circuit according to a second embodiment of the present invention.
9 is a block diagram showing a detailed configuration when the configuration shown in FIG. 8 is connected so as to operate as an expander circuit.
10 is a waveform diagram showing an operation of the expander circuit shown in FIG.
11 is a block diagram showing another configuration example of the block part X shown in FIG. 9. FIG.
FIG. 12 shows the present invention.ThirdIt is a block diagram of a compander circuit according to the embodiment.
13 is a block diagram showing a detailed configuration when the configuration shown in FIG. 12 is connected so as to operate as an expander circuit.
14 shows an operation of the decoder circuit shown in FIG.
15 is a block diagram showing the operation of the expander circuit shown in FIG.
FIG. 16 is a block diagram showing a configuration of a communication apparatus as an application example of the first to third embodiments of the present invention.
FIG. 17 is a diagram showing one input / output characteristic required for a compander circuit and input / output characteristics that can be realized by a conventional compander circuit.
FIG. 18 is a block diagram of a compander circuit according to a fourth embodiment of the present invention.
FIG. 19 is a diagram illustrating an example of input / output characteristics of the compander circuit illustrated in FIG. 18;
20 is a block diagram showing a detailed configuration in the case where the circuit connection of the expander circuit is adopted in the configuration shown in FIG.
FIG. 21 is a diagram showing input / output characteristics of the expander circuit shown in FIG. 20;
FIG. 22 is a block diagram of a compander circuit according to a fifth embodiment of the present invention.
23 is a block diagram showing a detailed configuration in the case where the circuit connection of the expander circuit is adopted in the configuration shown in FIG.
24 is a block diagram showing a configuration example of the bit inverting circuit shown in FIG.
FIG. 25 is a block diagram showing a configuration of a communication apparatus as an application example of the fourth and fifth embodiments of the present invention.
FIG. 26 is a block diagram of a conventional compander circuit.
FIG. 27 is a diagram for explaining compressor characteristics and expander characteristics realized by a compander circuit.
FIG. 28 is a diagram illustrating a compressor operation and an expander operation.
[Explanation of symbols]
10 Input terminal
11 Electronic volume
12 output terminals
13 Rectifier circuit
14 Low-pass filter
15 Comparator
16 Up / down counter
17 Control terminal
18 Electronic volume
19 Programmable frequency divider (counter)

Claims

The first electronic volume,
A second electronic volume,
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Means for changing the frequency of the first clock based on a predetermined control signal;
A compander circuit comprising:

The means is
2. The compander circuit according to claim 1, further comprising: a frequency divider that divides and outputs a second clock supplied to the compander circuit based on the predetermined control signal.

The compander circuit according to claim 1, wherein the predetermined control signal is supplied from outside the compander circuit.

The compander circuit according to claim 1, wherein the predetermined control signal is a signal corresponding to an output signal of the comparator.

The compander circuit according to claim 1, wherein the predetermined control signal is a signal corresponding to the count value.

The means is
Means for setting the frequency of the first clock corresponding to a change in which the peak value of the input signal is large and the frequency of the first clock corresponding to a change in which the peak value of the input signal is small to different values The compander circuit according to claim 1, wherein the compander circuit includes:

The first electronic volume,
A second electronic volume having a plurality of different input / output characteristics;
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Selecting means for selecting one input / output characteristic from the plurality of input / output characteristics based on a predetermined control signal, and outputting a signal based on the selected input / output characteristic to the comparator;
A compander circuit comprising:

The second electronic volume is
It has multiple electronic volume circuits with different input / output characteristics,
8. The compander circuit according to claim 7, wherein the selection unit selects one electronic volume circuit from the plurality of electronic volume circuits based on the predetermined control signal.

The predetermined control signal is:
9. The compander circuit according to claim 7, wherein the compander circuit is a signal corresponding to the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal.

The compander circuit is
10. The compander circuit according to claim 1, wherein the compander circuit is a compressor that compresses an input signal or an expander that expands an input signal.

In a communication apparatus having a transmission system for generating a transmission signal and a reception system for reproducing a reception signal,
The transmission system and the reception system include a compander circuit,
The compander circuit is
The first electronic volume,
A second electronic volume,
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Means for changing the frequency of the first clock based on a predetermined control signal;
A communication apparatus comprising:

In a communication apparatus having a transmission system for generating a transmission signal and a reception system for reproducing a reception signal,
The transmission system comprises a compander circuit;
The compander circuit is
The first electronic volume,
A second electronic volume having a plurality of different input / output characteristics;
A comparator that compares the rectified and smoothed signal of the input signal or the rectified and smoothed signal of the output signal from the first electronic volume with the voltage output from the second electronic volume;
A counter that counts an output signal from the comparator based on a first clock, and controls the first electronic volume and the second electronic volume according to the count value;
Selecting means for selecting one input / output characteristic from the plurality of input / output characteristics based on a predetermined control signal, and outputting a signal based on the selected input / output characteristic to the comparator ;
A communication apparatus comprising:

The compander circuit is
13. The communication apparatus according to claim 11, wherein the communication apparatus is a compressor that compresses an input signal or an expander that expands an input signal.