JP3592262B2 - Preamplifier circuit, output control method therefor, and communication device - Google Patents
Preamplifier circuit, output control method therefor, and communication device Download PDFInfo
- Publication number
- JP3592262B2 JP3592262B2 JP2001188507A JP2001188507A JP3592262B2 JP 3592262 B2 JP3592262 B2 JP 3592262B2 JP 2001188507 A JP2001188507 A JP 2001188507A JP 2001188507 A JP2001188507 A JP 2001188507A JP 3592262 B2 JP3592262 B2 JP 3592262B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- capacitor
- inverting amplifier
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は前置増幅回路およびその出力制御方法に関し、特にトランスインピーダンス型の前置増幅回路およびその出力制御方法ならびに通信装置に関する。
【0002】
【従来の技術】
従来、この種の利得切替型前置増幅器は、図4に示すような大信号入力時の帰還抵抗を切り替える信号である利得切替信号53により利得を切り替えるトランスインピーダンス型前置増幅回路(以下プリアンプと称す)があり、例えば特開平09−008563号公報に開示されている。このプリアンプでは、回路利得低下時に用いる位相補償用のコンデンサ7を有し、予め定めたしきい値より低いレベルのデータ信号が入力された場合には入力されている利得切替信号53をローレベルに固定し、しきい値より高いレベルのデータ信号が入力された場合には利得切替信号53をハイレベルにする。図4に示す従来の回路では、バースト信号の入力レベルが小から大へ変化して利得切替信号53がアクティブとなった時に位相補償用のコンデンサ7への充電が生じる。
【0003】
【発明が解決しようとする課題】
上述した従来のプリアンプでは、長時間にわたり小レベルのプリアンプ入力信号51が続くと位相補償用のコンデンサ7の放電量が大きくなり、図5に示すように利得切替時にプリアンプ出力へ大きなノイズが発生してしまい、後段の回路へ影響してしまうという問題があった。
【0004】
本発明の目的は、プリアンプ回路内の位相補償用コンデンサの放電に起因する回路誤動作を回避することができる前置増幅回路およびその出力制御方法ならびに通信装置を提供することにある。
【0005】
【課題を解決するための手段】
本発明の前置増幅回路は、入力されるプリアンプ入力信号を増幅する反転増幅回路と、前記反転増幅回路の出力をバッファリングするバッファ回路と、前記反転増幅回路の利得を切り替える帰還用の第1および第2の抵抗と、前記反転増幅回路の位相補償を行うコンデンサと、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し前記第2の抵抗を介し前記反転増幅回路の入力側と前記バッファ回路の出力側との間に設けられる第1のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第2のスイッチ素子と、前記コンデンサを常時充電するため前記第2のスイッチ素子に並列接続して設けられる第3の抵抗とを備え、前記第3の抵抗が、前記コンデンサが放電し始めるとこのコンデンサの充電を開始する第3のスイッチ素子である。前記スイッチ素子は、MOSトランジスタである。
【0008】
本発明の通信装置は、入力されるプリアンプ入力信号を増幅する反転増幅回路と、前記反転増幅回路の出力をバッファリングするバッファ回路と、前記反転増幅回路の利得を切り替える帰還用の第1および第2の抵抗と、前記反転増幅回路の位相補償を行うコンデンサと、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し前記第2の抵抗を介し前記反転増幅回路の入力側と前記バッファ回路の出力側との間に設けられる第1のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第2のスイッチ素子と、前記第2のスイッチ素子に並列接続して設けられ前記コンデンサが放電し始めるとこのコンデンサの充電を開始する第3のスイッチ素子とを備える前置増幅回路を有する構成である。前記スイッチ素子は、MOSトランジスタである。
【0010】
本発明の前置増幅回路における出力制御方法は、回路利得低下時に用いる位相補償用のコンデンサを有し、予め定めたしきい値より低いレベルのデータ信号が入力された場合には入力されている利得切替信号をローレベルに固定し、前記しきい値より高いレベルのデータ信号が入力された場合には前記利得切替信号をハイレベルにする前置増幅回路における出力制御方法において、利得切替信号を入力して利得および位相補償切り替えのためのスイッチとして動作し抵抗を介し反転増幅回路の入力側とこの反転増幅回路の出力側に有するバッファ回路の出力側との間に設けられる第1のスイッチ素子および前記反転増幅回路の入力側と前記コンデンサとの間に設けられる第2のスイッチ素子をオンすることにより、前記反転増幅回路に対する帰還抵抗の値を下げ前記コンデンサが放電し始めると、前記第2のスイッチ素子に並列接続した第3のスイッチ素子によって前記コンデンサの充電を開始させる構成である。
【0011】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【0012】
図1を参照すると、本発明の第1の実施の形態の回路図が示されており、光受信装置等のプリアンプとして用いられる。プリアンプ入力信号51が反転増幅回路1に接続され、プリアンプ入力信号51を増幅する反転増幅回路1の出力に反転増幅回路1の出力をバッファリングするバッファ回路2が接続される。反転増幅回路1の入力とバッファ回路2の出力との間に帰還抵抗3が接続され、同様に反転増幅回路1の入力とバッファ回路2の出力との間に帰還抵抗4とスイッチとして動作するMetal Oxide Semiconductor(MOS)トランジスタ5とが接続される。反転増幅回路1の入出力間にスイッチとして動作するMOSトランジスタ6と位相補償用のコンデンサ7とが接続される。また、MOSトランジスタ5と並列に抵抗8が接続される。MOSトランジスタ5,6には利得切替信号53が入力される。各部の定数は、以下の関係である。帰還抵抗3の抵抗値は帰還抵抗4の抵抗値に対し充分大きく、また抵抗8の抵抗値はMOSトランジスタ6のON抵抗に対し充分大きく、さらに抵抗8とコンデンサ7による時定数はプリアンプカットオフ周波数に対し大きいものとする。
【0013】
図2は本発明の第1の実施の形態における波形図である。以下に図1および図2を参照して動作を説明する。
【0014】
本発明の基本動作について図2の信号波形を用いて説明する。バースト信号のデータが入力されると、あるしきい値より低レベルのデータが入力される場合は、利得切替信号53がLOW(ロー)レベルに固定され、回路の利得が大きい状態に設定される。そのしきい値より高レベルの入力が入力されると利得切替信号53がHI(ハイ)レベルになる。
【0015】
MOSトランジスタ5およびMOSトランジスタ6がオンすることにより、帰還抵抗4が帰還抵抗3に並列に接続され、帰還抵抗の値が下がり回路利得が下がる。この結果プリアンプが飽和せずに線形性が保たれる。回路内には、利得が下がった時に用いる位相補償用のコンデンサ7が接続されている。本回路では抵抗8により常にコンデンサ7に対し充電が行われる。したがって、利得切替時にはプリアンプ出力信号54は、図2に示すように正常動作させることができる。ただし、抵抗8はプリアンプのカットオフ周波数に対し影響の無い値にする必要がある。
【0016】
次に、本発明の第2の実施の形態を図2を参照して説明する。図1と同様にプリアンプ入力信号51が反転増幅回路1に接続され、反転増幅回路1の出力にバッファ回路2が接続される。反転増幅回路1の入力とバッファ回路2の出力との間には帰還抵抗3が、同様に反転増幅回路1の入力とバッファ回路2の出力間とのには帰還抵抗4とスイッチとして動作するMOSトランジスタ5とが接続される。反転増幅回路1の入出力間に位相補償用のコンデンサ7とスイッチとして動作するMOSトランジスタ6、MOSトランジスタ9とが接続される。MOSトランジスタ6およびMOSトランジスタ5のゲートには利得切替信号53が入力される。MOSトランジスタ9にはリファレンス電圧が接続される。
【0017】
ノード52の電圧が下がり始める,つまりコンデンサ7が放電し始めるとMOSトランジスタ9が徐々に活性領域に入り始めることで、コンデンサ7に充電を開始する。帰還抵抗3の抵抗値は帰還抵抗4の抵抗値に対し充分大きいものとする。動作波形は図2に示したものと同様である。
【0018】
第1および第2の実施の形態では、スイッチ素子としていずれもMOSトランジスタを使用した例を示しているが、同等機能を有する他の回路素子を使用してもよい。
【0019】
【発明の効果】
以上説明したように本発明によれば、常時、位相補償用のコンデンサに充電が行われることにより、長時間小レベル信号入力(プリアンプ利得大)が続いた後の大レベル信号入力(プリアンプ利得小)時に、位相補償用のコンデンサの放電に起因するこのコンデンサへの大電流引き込み現象が発生しないため、大入力信号入力時のプリアンプ出力に発生するノイズを抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す回路図である。
【図2】本発明の第1の実施の形態における波形図である。
【図3】本発明の第2の実施の形態を示す回路図である。
【図4】従来の前置増幅回路の一例を示す図である。
【図5】図4における波形図である。
【符号の説明】
1 反転増幅回路
2 バッファ回路
3,4,8 抵抗
5,6,9 MOSトランジスタ
7 コンデンサ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a preamplifier circuit and an output control method thereof, and more particularly to a transimpedance preamplifier circuit, an output control method thereof, and a communication device.
[0002]
[Prior art]
Conventionally, this kind of gain switching type preamplifier has a transimpedance type preamplifier circuit (hereinafter referred to as a preamplifier) which switches a gain by a
[0003]
[Problems to be solved by the invention]
In the above-described conventional preamplifier, if the low-level preamplifier input signal 51 continues for a long time, the amount of discharge of the phase compensation capacitor 7 increases, and as shown in FIG. This has the problem of affecting the subsequent circuits.
[0004]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a preamplifier circuit capable of avoiding a circuit malfunction caused by discharge of a phase compensation capacitor in a preamplifier circuit, an output control method thereof, and a communication device.
[0005]
[Means for Solving the Problems]
A preamplifier circuit according to the present invention includes an inverting amplifier circuit for amplifying an input preamplifier input signal, a buffer circuit for buffering an output of the inverting amplifier circuit, and a first feedback circuit for switching a gain of the inverting amplifier circuit. And a second resistor, a capacitor for performing phase compensation of the inverting amplifier circuit, and a gain switching signal input to operate as a switch for switching gain and phase compensation, and operate as a switch for switching the inverting amplifier circuit via the second resistor. A first switch element provided between an input side and an output side of the buffer circuit, a second switch element provided between the input side of the inverting amplifier circuit and the capacitor, and the capacitor is constantly charged A third resistor provided in parallel with the second switch element. The third resistor is connected to the second switch element when the capacitor starts discharging. A third switch element which starts charging the capacitor. The switch element is a MOS transistor.
[0008]
A communication device according to the present invention includes an inverting amplifier circuit for amplifying an input preamplifier input signal, a buffer circuit for buffering an output of the inverting amplifier circuit, and first and second feedback circuits for switching a gain of the inverting amplifier circuit. 2, a capacitor for performing phase compensation of the inverting amplifier circuit, and a gain switching signal that is input to operate as a switch for switching gain and phase compensation and to operate as an input side of the inverting amplifier circuit via the second resistor. A first switch element provided between the first switch element and the output side of the buffer circuit, a second switch element provided between the input side of the inverting amplifier circuit and the capacitor, and parallel to the second switch element. And a third switch element that is connected and provided to start charging the capacitor when the capacitor starts discharging. It is. The switch element is a MOS transistor.
[0010]
An output control method in a preamplifier circuit according to the present invention includes a capacitor for phase compensation used when a circuit gain decreases, and is input when a data signal having a level lower than a predetermined threshold is input. A gain switching signal is fixed at a low level, and when a data signal having a level higher than the threshold value is input, in the output control method in a preamplifier circuit for setting the gain switching signal to a high level, A first switch element which operates as a switch for switching gain and phase compensation and is provided between an input side of an inverting amplifier circuit and an output side of a buffer circuit provided at an output side of the inverting amplifier circuit via a resistor. And by turning on a second switch element provided between the input side of the inverting amplifier circuit and the capacitor, When the capacitor lower the value of the feedback resistor begins to discharge, it is configured to initiate charging of the capacitor by means of a third switching element connected in parallel to said second switching element.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
[0012]
FIG. 1 shows a circuit diagram of a first embodiment of the present invention, which is used as a preamplifier of an optical receiver or the like. The preamplifier input signal 51 is connected to the inverting
[0013]
FIG. 2 is a waveform chart according to the first embodiment of the present invention. The operation will be described below with reference to FIGS.
[0014]
The basic operation of the present invention will be described with reference to the signal waveform of FIG. When data of a burst signal is input, when data of a level lower than a certain threshold is input, the
[0015]
When the
[0016]
Next, a second embodiment of the present invention will be described with reference to FIG. As in FIG. 1, the preamplifier input signal 51 is connected to the inverting
[0017]
When the voltage of the node 52 starts to decrease, that is, when the capacitor 7 starts discharging, the MOS transistor 9 gradually starts to enter the active region, so that the capacitor 7 starts charging. The resistance value of the
[0018]
Although the first and second embodiments show examples in which MOS transistors are used as the switch elements, other circuit elements having equivalent functions may be used.
[0019]
【The invention's effect】
As described above, according to the present invention, the capacitor for phase compensation is always charged, so that the input of the large-level signal (low preamplifier gain) after the long-time low-level signal input (high preamplifier gain) continues. At the time, since a phenomenon of drawing a large current into this capacitor due to discharge of the capacitor for phase compensation does not occur, it is possible to suppress noise generated in the output of the preamplifier when a large input signal is input.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
FIG. 2 is a waveform chart according to the first embodiment of the present invention.
FIG. 3 is a circuit diagram showing a second embodiment of the present invention.
FIG. 4 is a diagram illustrating an example of a conventional preamplifier circuit.
FIG. 5 is a waveform diagram in FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001188507A JP3592262B2 (en) | 2001-06-21 | 2001-06-21 | Preamplifier circuit, output control method therefor, and communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001188507A JP3592262B2 (en) | 2001-06-21 | 2001-06-21 | Preamplifier circuit, output control method therefor, and communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008362A JP2003008362A (en) | 2003-01-10 |
JP3592262B2 true JP3592262B2 (en) | 2004-11-24 |
Family
ID=19027596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001188507A Expired - Fee Related JP3592262B2 (en) | 2001-06-21 | 2001-06-21 | Preamplifier circuit, output control method therefor, and communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592262B2 (en) |
-
2001
- 2001-06-21 JP JP2001188507A patent/JP3592262B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003008362A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1689075B1 (en) | Multi-stage amplifier to reduce pop noise | |
US4983927A (en) | Integrated audio amplifier with combined regulation of the "mute" and "standby" functions and the switching transients | |
JP2002186250A (en) | Pulse width modulation power supply control system | |
JP3133659U (en) | Automatic gain control circuit | |
JP3622728B2 (en) | Baseband circuit of receiver and low cut-off frequency control method thereof | |
JP2019193265A (en) | Stabilizing high-performance audio amplifiers | |
GB2436952A (en) | Switched gain low noise amplifier | |
US7602237B2 (en) | Amplifying circuit | |
US6316993B1 (en) | Analog circuitry for start-up glitch suppression | |
US20070132439A1 (en) | Switching regulator | |
JP2006311546A (en) | Power amplifier with automatic switching function | |
US6404282B2 (en) | Preamplification circuit | |
JP3592262B2 (en) | Preamplifier circuit, output control method therefor, and communication device | |
US6154092A (en) | Circuits for preventing unwanted output transients in amplifiers during power-up | |
US20030067350A1 (en) | Audio amplifying circuit | |
US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
US7113031B2 (en) | Audio amplifier circuit with suppression of unwanted noise when powered on from standby | |
JP2008085588A (en) | Light receiving circuit | |
JP2001119255A (en) | Peak detection type agc circuit | |
JP3476446B2 (en) | Chopper type comparator | |
US6697612B2 (en) | Receiving section of a telephone | |
JP2006245817A (en) | Power amplifier | |
JP3221297B2 (en) | Input signal level adjustment circuit | |
JP3612510B2 (en) | Preamplifier circuit | |
JPWO2003028210A1 (en) | Low power variable gain amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |