JP3588080B2 - 定量パルスを認識するための回路構成 - Google Patents

Description

【０００１】
本発明は、本明細書中の請求項１の前提部分に基づいた、電気通信ネットワークにおいて定量パルス（ｍｅｔｅｒｉｎｇ ｐｕｌｓｅ）の認識を行うための回路構成に関する。
【０００２】
多くの国の電話ネットワークでは、定量パルスが、ローカル交換器から加入者へと経路設定される。これらの定量パルスは、特定のチャージングクロックパルスと共に生成され、加入者の端末によって認識およびカウントされ、これにより、電話呼び出しの間に発生した呼び出しにかかるコストが各加入者に通知される。
【０００３】
定量パルスは、音声周波数の帯域外の所定の周波数の短信号バーストの形態で生成される。定量パルスに用いられる周波数を例示すると、１２ｋＨｚ、１６ｋＨｚまたはあまり用いられない周波数としては５０Ｈｚがある。
【０００４】
加入者端末中の定量パルスを認識するために用いられる回路構成への技術的要求は、国ごとに大きく異なる。そのため、例えば、スウェーデンでは加入者端末上の定量パルスの最小電圧レベルはわずか５．５ｍＶであるのに対し、ベルギーにおけるそれはずっと高くて２０ｍＶである。その上、様々な国において、有効定量パルスと無効定量パルスとの区別については厳密な要求がある。そのため、例えばイタリアでは、５０ｍＶの電圧における定量パルスは無効であるのに対し、６５ｍＶの電圧における定量パルスは実際に有効である。一方、定量パルスに関する最大許容電圧は１０Ｖ未満である。これらの例から分かることは、上述したライセンス認可に関する使用を満足させるためには、定量パルスを認識するための極めて高感度な特殊回路を加入者の端末に設けることが必要であるということである。
特許出願ＥＰ ０ ２００ ８４７ Ａ２に、キャリア周波数上の電話定量パルスの送受を行うための方法およびデバイスついての開示がある。受信された定量パルスは、カスケード回路によって処理される。このカスケード回路は、回路構成の第１の部分において直列接続され、切換えスイッチと、インピーダンス変換器と、帯域通過フィルタと、レベル制御増幅器と、比較器とを含む。比較器からの出力信号は、受信されたキャリア周波数の定量パルスが受信されたか否かを確認する際に用いられるフェイズロックループに与えられる。この目的のため、送信されたキャリア周波数を用いてフェイズロックループを較正する。この送信されたキャリア周波数は、無線周波数生成器によって生成される。フェイズロックループからの出力信号は、パルス調整回路に与えられる。このパルス調整回路は、フェイズロックループの出力におけるＤＣ電圧信号の振幅値が電圧範囲内にある場合、ＤＣ電圧パルスを生成する。これらの生成されたＤＣ電圧パルスは、定量パルスに対応する。信号処理は、アナログ処理のみを用いて行われる。
公知の装置は極めて複雑で設計も複雑であるため、装置の小型化には限界がある。
【０００５】
ＤＥＣＴモバイル無線規格（デジタル欧州コードレス電話）に基づいたベースステーションで用いられてきた回路構成では、定量パルスを認識する際、ヒステリシスおよびオフセットが５ｍＶ未満となるように設計されたアナログ比較器が用いられてきた。この比較器にはデジタル回路が後続する。このデジタル回路は、比較器からの出力信号から、上記の（１２ｋＨｚ／１６ｋＨｚ）の定量パルスの在否に関する決定を生成する。
【０００６】
しかし、この回路構成の場合、一体型のオフセット補償部が無ければ上記のヒステリシス値およびオフセット値を達成できないという点において問題がある。その上、アナログ比較器を用いると、回路構成全体にチップ領域が必要となり、開発に伴う複雑さも比較的大きくなる。
【０００７】
従って、本発明は、定量パルスを認識するための回路構成を実施する際の複雑性を低減するという目的に基づく。
【０００８】
本発明は、請求項１に記載の特徴を備える回路構成を用いることにより、この目的を達成する。従属請求項は、本発明の好適かつ有利な実施形態を規定する。
【０００９】
本発明による回路構成は、定量パルスを含む信号にアナログ／デジタル（すなわち、Ａ／Ｄ）変換を行うＡ／Ｄ変換器と、Ａ／Ｄ変換器からの出力信号を基準値と比較するデジタル比較器とを含む。デジタル比較器からの出力信号は、検出器によって評価される。この検出器は、（有効な）定量パルスの在否を決定し、定量パルスをカウントする。したがって、本発明による回路構成を用いれば、本発明の前まで用いられてきたアナログ比較器が不要となる。これにより、チップ領域および開発に伴う複雑さが低減される。
【００１０】
本発明を用いると実施の際の複雑さが極めて低くなる主な理由は、例えば、モバイル無線端末用の制御器および他の多くの加入者端末には、様々な他の信号のＡ／Ｄ変換を行うＡ／Ｄ変換器が、システムの基礎としてどんな回路様態においても必要であり、配置されるからである。そのため、定量パルスの認識を行う際、通常用いられる別個のアナログ比較器を用いる代わりにこのＡ／Ｄ変換器を用いることができる。
【００１１】
Ａ／Ｄ変換器とデジタル比較器との間でハイパスフィルタを用いると、サンプリングされた入力信号のＤＣ成分が除去（ｓｕｐｐｒｅｓｓ）される。プログラム可能な増幅器ステージを用いると、感度に影響を与え、感度を各要件と整合させることが可能となる。同様に、デジタル比較器にオーバーサンプラと、オーバーサンプラの上流に接続された補間フィルタとを設けて、サンプリング周波数を増加させ、これにより、回路構成の周波数精度を高めることも可能となる。
【００１２】
本発明の適切な主な用途を挙げると、定量パルスの認識が必要となる全ての電気通信ユニットがある。本発明の特に適切な用途としては、例えば、ＤＥＣＴモバイル無線規格に基づいて動作するモバイル無線端末がある。
【００１３】
以下、本発明について、好適な例示的実施形態を添付の図面と共に用いてより詳細に説明する。
【００１４】
定量パルスを認識するための回路構成１を図１に示す。この回路構成１は、例えばモバイル無線において用いることが可能であり、入力部においてＡ／Ｄ変換器５を備える。このＡ／Ｄ変換器５には、定量パルスを含む信号ＭＰＣＩＮＰ（「測定パルス比較器入力」）がレベルシフタ２を介して供給される。Ａ／Ｄ変換器５は、回路複雑性を低減する目的のために他のアナログ信号ＲＳＳＩ、ＡＤ３およびＡＤ４にもＡ／Ｄ変換を行うため、Ａ／Ｄ変換器５には、Ａ／Ｄ変換器５の上流に接続された第１のマルチプレクサ３と、Ａ／Ｄ変換器５の下流に接続された第２のマルチプレクサ４とが設けられる。マルチプレクサ３および４はどちらとも制御ユニット１７からの制御信号ａ）によって駆動され、マルチプレクサ３は、制御信号ａ）の電流値に基づいて自身の入力の各々を自身の出力に接続させ、よって自身の入力の各々をＡ／Ｄ変換器５にも接続させる。一方、マルチプレクサ４は、制御信号ａ）の電流値に基づいてＡ／Ｄ変換器５からの出力信号を複数の信号経路それぞれに供給する。分かり易くするため、図１には、ＭＰＣＩＮＰ信号のサンプルの処理およびよって定量パルスを認識するために設けられた信号経路のみを図示している。言うまでもないが、ＲＳＳＩ信号、ＡＤ３信号またはＡＤ４信号の個々のサンプルを処理するための信号経路を設けて、マルチプレクサ４の各出力に接続させてもよい。そのような信号経路の各々は本発明にとって重要でないため、以下において説明しない。この時点においては、ＲＳＳＩ信号は、例えば電界強度測定信号であり得、ＡＤ３信号はバッテリ電圧測定信号であり得、ＡＤ４信号は、モバイル無線用途の電流測定信号などであり得るとだけ述べておく。
【００１５】
マルチプレクサ３のＭＰＣＩＮＰ入力には、図２に示す方式に基づいて時分割多重化が行われる。図２はマルチプレクサ３のサンプリング期間Ｔ５を示し、よって、図３中の図は、マルチプレクサ３のＭＰＣＩＮＰ入力または定量パルス入力は、毎秒の測定またはサンプリングの度に測定されることを示す。従って、定量パルス測定期間Ｔ_ＭＰは、マルチプレクサ３のサンプリング期間Ｔ_Ｓの２倍の値に相当する。この文脈において留意すべき点は、逆（ｉｎｖｅｒｓｅ）定量パルス測定期間Ｔ_ＭＰは、サンプリング定理に従って、検出される定量パルス周波数よりも少なくとも２倍大きくなければならない点である。マルチプレクサ３の残りの入力信号を測定する際、マルチプレクサ３の残りのサンプリング期間を用いることが可能である。既に述べたように、マルチプレクサ４およびマルチプレクサ３は時間的に同期した状態で切り換えられ、これにより、現在サンプリングおよびＡ／Ｄ変換がなされたマルチプレクサ３の入力信号が正しい信号経路にいつでも確実に供給され、さらに処理される。
【００１６】
図１に示す定量パルスまたはＭＰＣＩＮＰ信号のサンプルと関連付けられた信号経路は、ＭＰＣＩＮＰ信号のＤＣ成分を除去するためのハイパスフィルタ６を備える。下流に接続された増幅器ステージ７を用いて、感度に影響を与え、特に感度を高めることができる。制御ユニット１７からの制御信号ｆ）を用いて、この増幅器ステージ７の利得因数をプログラムすることが可能であり、その結果、例えば、利得因数値「ｘ１」、「ｘ２」および「ｘ４」をオプションとして切り換えることが可能となる。オーバーサンプラ２９（「リピータ」）および補間フィルタ８を用いて、サンプリング周波数を増加させ、これにより、周波数精度を高める。
【００１７】
このようにして処理された定量パルス信号ＭＰＣＩＮＰのサンプルと、特定の基準値または中間値とをデジタル比較器９を用いて比較する。定量パルス信号中に含まれるＤＣ成分は国によって異なり得るため、制御ユニット１７からの制御信号ｂ）を用いてこの基準値をプログラムすることができるようにして、比較閾値を特定の国の各要件に整合させることができるようになることが好ましい。デジタル比較器９は、自身の入力信号値を基準値と比較した時の大小に応じて、正の出力信号または負の出力信号を搬送する。最も単純な構成の場合、デジタル比較器９中の基準値は「ゼロ」の値に相当し、その場合、デジタル比較器９は、出力信号のゼロ交点（ｃｒｏｓｓｉｎｇ）をＡ／Ｄ変換器５から検出する。制御ユニット１７からのさらなる制御信号ｃ）を用いて、デジタル比較器のヒステリシスをプログラムすることも可能である。
【００１８】
デジタル比較器１０からの出力信号は従来のデジタル検出器回路１０によって評価され、これにより、（有効）定量パルスを認識およびカウントすることが可能となる。
【００１９】
説明を完全にするために、図１は、さらなる制御信号ｄ）によって駆動されるさらなるマルチプレクサ１１を示す。マルチプレクサ１１からの出力信号ｅ）が制御ユニット１７に供給されると、マルチプレクサ１１には、Ａ／Ｄ変換器からデジタル比較器へと続く信号経路上の異なる点上に信号値が供給される。これにより、制御ユニット１７は、この信号経路上の対応する点上の各電流信号値を制御信号ｄ）の電流値に基づいてモニタリングすることができる。マルチプレクサ１１は試験目的のみのために用いたものであり、原則的には本発明にとっては重要ではない。
【００２０】
図３は、図１に示すデジタルハイパスフィルタ６の例示的実施形態を示す。先ず、乗算器１２を用いて、ハイパスフィルタ６への入力信号ＩＮを因数（ｆａｃｔｏｒ）３２で乗算する。その後、図３に示すように個々の構成要素が接続されると、加算器１４および１５、乗算器（乗算因数１／３２）または除算器１３を含む再帰的フィルタ構造と、定量パルス測定期間Ｔ_ＭＰに相当する遅延時間を有する遅延エレメント１６とが続く。図１に示すように、この再帰的デジタルハイパスフィルタ６からの出力信号ＯＵＴは増幅器ステージ７に供給される。乗算器１２および１３の乗算因数はそれぞれ２乗に相当し、これにより、簡単なビットシフトを動作させるだけで乗算値を得ることが可能となり、また比較的複雑な構造をした実際のハードウェア乗算器が不要となる。
【００２１】
図４は、図１に示す補間フィルタ８の例示的実施形態を示す。補間フィルタは、乗算器１８と、除算器１９〜２１と、加算器２４〜２７と、遅延エレメント３０とを含む。個々の構成要素は、図４に示すように接続される。補間フィルタ８の場合においても、全ての乗算因数または除算因数を２乗で表すことが可能であり、よって、単純なビットシフト動作によって乗算動作および除算動作を生成することが可能となる。除算器１９は、例えば、対応するデジタルサンプルワードについて５ビット分右方向にシフトさせるビットシフトを用いて生成することが可能な除算因数１／３２を有する。各除算器１９〜２１について、図４は、各サンプルワードを対応する数の記号としてシフトさせるときに何ビット分シフトさせなければならないかを示す。加えて、このビット数は、各除算器１９〜２１用の対応する除算因数と共に図示されている。補間フィルタ８からの出力信号ＯＵＴは、各サンプルを最小値および最大値に限定するリミッタ２８を介して出力される。図示の例示的実施形態において、リミッタ２８は、８ビットリミッタの形態であり、すなわち、リミッタ２８によって制限される値の範囲は−１２８．．．０．．．１２７である。
【図面の簡単な説明】
【図１】図１は、本発明の１つの好適な例示的実施形態による定量パルスを認識するための回路構成の簡単なブロック図を示す。
【図２】図２は、図１に示す入力マルチプレクサが機能する様式を明らかにするための図を示す。
【図３】図３は、図１に示すハイパスフィルタの例示的実施形態を示す。
【図４】図４は、図１に示す補間フィルタの例示的実施形態を示す。

Claims (14)

1. 回路構成に供給される特定の周波数および特定の振幅の定量パルスを認識およびカウントするための検出手段（９、１０）であって、
   該回路構成の入力は、該定量パルスを含む信号（ＭＰＣＩＮＰ）の供給先であるＡ／Ｄ変換器回路（５）を有し、該検出手段は、該Ａ／Ｄ変換器回路（５）からの出力信号と基準値とを比較するデジタル比較器回路（９）と、該デジタル比較器回路（９）からの出力信号を評価するための検出器ユニット（１０）とを有することを特徴とする、
   定量パルスを認識するための回路構成。
2. 前記定量パルスを含む信号（ＭＰＣＩＮＰ）は、レベルシフタ（２）を介して前記Ａ／Ｄ変換器回路（５）に供給されることを特徴とする、請求項１に記載の回路構成。
3. 前記Ａ／Ｄ変換器回路（５）と前記デジタル比較器回路（９）との間にはデジタル補間フィルタ（８）が接続されることを特徴とする、請求項１または２に記載の回路構成。
4. 前記デジタル補間フィルタ（８）にはリミッタ（２８）が直列接続されることを特徴とする、請求項３に記載の回路構成。
5. 前記サンプリング周波数を増加させるため、前記デジタル補間フィルタ（８）の上流にはオーバーサンプラ（２９）が接続されることを特徴とする、請求項３または４に記載の回路構成。
6. 前記Ａ／Ｄ変換器回路（５）と前記デジタル比較器回路（９）との間には、プログラム可能な利得因数を有する増幅器ステージ（７）が接続されることを特徴とする、請求項１〜５のいずれかに記載の回路構成。
7. 前記Ａ／Ｄ変換器回路（５）と前記デジタル比較器回路（９）との間には、デジタルハイパスフィルタ（６）が接続されることを特徴とする、請求項１〜６のいずれかに記載の回路構成。
8. 前記増幅器ステージ（７）と前記デジタル補間フィルタ（８）との間には、前記オーバーサンプラ（２９）が配置されることを特徴とする、請求項５〜７のいずれかに記載の回路構成。
9. 前記Ａ／Ｄ変換器回路（５）が設けられるのは、前記定量パルスを含む信号（ＭＰＣＩＮＰ）のＡ／Ｄ変換のためだけではなくさらなる信号（ＲＳＳＩ、ＡＤ３、ＡＤ４）のＡ／Ｄ変換のためであり、該定量パルスを含む信号（ＭＰＣＩＮＰ）および該さらなる信号（ＲＳＳＩ、ＡＤ３、ＡＤ４）は、マルチプレクサ回路（３）の各入力に与えられ、該マルチプレクサ回路（３）の出力は該Ａ／Ｄ変換器回路（５）に接続され、該マルチプレクサ回路（３）の入力のうち１つは、制御信号（ａ）に基づいて該マルチプレクサ回路（３）の出力に接続されることを特徴とする、請求項１〜８のいずれかに記載の回路構成。
10. 前記Ａ／Ｄ変換器回路（５）はさらなるマルチプレクサ回路（４）に接続され、該マルチプレクサ回路（４）は、前記制御信号（ａ）に基づいて前記Ａ／Ｄ変換器回路（５）［空隙（ｌａｃｕｎａ）］からの出力信号を複数の信号経路の１つに供給し、これらの信号経路のうち１つは、前記デジタル比較器回路（９）に経路設定されることを特徴とする、請求項９に記載の回路構成。
11. 前記２つのマルチプレクサ（３、４）のための制御信号（ａ）を生成するために制御ユニット（１７）が設けられ、該制御ユニット（１７）は、毎秒のサンプリング動作の際に、前記Ａ／Ｄ変換器回路（５）が前記定量パルスを含む信号（ＭＰＣＩＮＰ）を測定し、該信号（ＭＰＣＩＮＰ）にＡ／Ｄ変換が行われ、該信号（ＭＰＣＩＮＰ）が前記デジタル比較器回路（９）に供給されるように、該制御信号（ａ）の生成を行うことを特徴とする、請求項１０に記載の回路構成。
12. 前記デジタル比較器回路（９）中の基準値はプログラム可能であることを特徴とする、請求項１〜１１のいずれかに記載の回路構成。
13. 前記デジタル比較器回路（９）のヒステリシスはプログラム可能であることを特徴とする、請求項１〜１２のいずれかに記載の回路構成。
14. 前記回路構成は、モバイル無線ベースステーションにおいて定量パルスを認識する際に用いられることを特徴とする、請求項１〜１３のいずれかに記載の回路構成。

Images