JP3587631B2

JP3587631B2 - Virtual computer system

Info

Publication number: JP3587631B2
Application number: JP26087696A
Authority: JP
Inventors: 信吾柴内; 明男佐々木; 孝森川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-10-01
Filing date: 1996-10-01
Publication date: 2004-11-10
Anticipated expiration: 2016-10-01
Also published as: JPH10105419A

Description

【０００１】
【発明の属する技術分野】
本発明は、システム全体の物理資源を複数に分割して複数の論理計算機が動作する仮想計算機システムに係り、特に、入出力に関わる資源の拡張を可能とする入出力構成の拡張を可能とした仮想計算機システムに関する。
【０００２】
【従来の技術】
近年、計算機システムの大規模化、システム性能向上に伴い、１つの物理的計算機システムを複数の論理計算機に分割して使用することにより、多様なサービスをユーザに供給することのできる仮想計算機システムが普及してきている。特に、複数の区分（Ｐａｒｔｉｔｉｏｎ）と呼ばれる分割された計算機システム環境で複数のオペレーティング・システムを独立に動作させる論理計算機（ＬＰＡＲＬｏｇｉｃａｌＰＡＲｔｉｔｉｏｎ）が一般的になってきた。
【０００３】
このＬＰＡＲを実現するハードウェア機構は、１つの物理的計算機システムの資源をＬＰＡＲに分割してこれを管理するものである。各ＬＰＡＲは、独立したオペレーティング環境をユーザに提供する。各ＬＰＡＲは、物理的計算機システムの資源の一部を独占または共有する。例えば、各ＬＰＡＲは、主記憶装置を排他的に占有するし、入出力装置、及び、中央処理装置と入出力装置とを接続するチャネルパスを排他的あるいは他ＬＰＡＲと共有して使用する。これらの各ＬＰＡＲと物理的資源との接続、従属関係は、予め定められた方法でシステムに与えられる。また、各ＬＰＡＲと入出力装置との従属関係は、入出力構成制御情報（ＳＣＤＳ）としてシステムに与えられている。
【０００４】
前述のＳＣＤＳは、専用のプログラム（ＳＣＣＰ）を用いて作成され、サービスプロセッサ（ＳＶＰ）のＳＣＤＳ格納領域に格納される。ユーザは、利用形態に応じて複数のＳＣＤＳを作成しておき、システムのパワーオン時にそれらの内の１つをＳＶＰのＳＣＤＳ選択フレームを用いて選択する。選択されたＳＣＤＳの内容は、パワーオン・リセットの過程で主記憶装置（ＭＳ）内のハードウェア・システムエリア（ＨＳＡ）に、後述で説明するような形式で展開、格納される。ＨＳＡのこのエリアはＨＳＡＩＯＡと呼ばれる。ＨＳＡＩＯＡは、入出力命令実行に必要なサブチャネル、チャネルパス接続等の情報を含み、中央処理装置を構成する命令処理装置、入出力処理装置によって参照、更新される。
【０００５】
入出力処理は、チャネル・サブシステムで実行され、チャネル・サブシステムは、入出力処理装置、チャネル装置、チャネルパス、ＨＳＡＩＯＡを含んで構成される。チャネル・サブシステムは、定義されたＳＣＤＳに基づいてＩ／Ｏオペレーションを実行する。このことは、チャネル・サブシステムがパワーオン時に１つのＳＣＤＳと対応付けられることを意味している。
【０００６】
ＬＰＡＲモードにおいて、入出力処理の実行は、２つの動作状態の中で行われる。すなわち、第１の状態は、ＬＰＡＲを実現するホストであるハードウェア機構を制御するホストプログラムが動作中の状態であり、第２の状態は、ＬＰＡＲに割り当てられたゲストプログラムが動作中の状態である。ハードウェア機構は、ＳＩＥ（ＳｔａｒｔＩｎｔｅｒｐｒｅｔｉｖｅＥｘｅｃｕｔｉｏｎ）命令によってＬＰＡＲ上の１つのゲストを起動する。ゲストは、通常、１つのオペレーティング・システム（ＯＳ）で動作する基本モードと同じ命令仕様で動作する。
【０００７】
前述したように、ゲストは、ＬＰＡＲを実現するハードウェア機構によって与えられたＯＳ環境の下で命令を直接実行するが、ある種の命令はシステム全体に影響を与えるために直接実行することができない場合がある。このような場合、ゲストからホストに制御が移り、ホストがゲスト命令のシミュレーションを行う。ホスト環境において、厳密にホストとゲストのアーキテクチャは同一である必要はない。何故なら、それはユーザから見えないからであるが、一般的には同一の命令はゲストでもホストでも同一仕様で動作する。
【０００８】
計算機システムのアーキテクチャは、命令の形式を定義するが、逆に、一旦定められた命令形式がシステムのアーキテクチャの制約となる。例えば、３１ビットアドレスは仮想空間を２ＧＢに制限し、チャネルパスを指定する８ビットのチャネル識別子（ＣＨＰＩＤ）はチャネルパス数を２５６以下に制限する。そして、チャネルパス数の制限は各ＬＰＡＲ環境の制限に留まらずシステム全体としての制限になっている。
【０００９】
以下、前述のような従来技術を図面により説明する。
【００１０】
図１は従来技術による、また、本発明が適用される仮想計算機システムの構成を示すブロック図、図７は従来技術によるＳＣＤＳ選択フレーム画面を示す図、図８は従来技術によるＨＳＡＩＯＡの格納形式を示す図、図９は図８の詳細を示す図、図１０は入出力処理装置（ＩＯＰ）が持っている内部情報を示す図、図１１は命令処理装置（ＩＰ）の汎用レジスタの内容を示す図である。図１において、１−１〜１−２はＯＳ、２は複数のＯＳを独立して動作させるホストとしてのハードウェア機構、３−１〜３−２はＩＰ、４はＭＳ、５−１〜５−４はＩＯＰ、６−１〜６−２はＬＰＡＲ、７はＳＶＰ、８はディスクファイル装置（ＨＤ）である。
【００１１】
図１に示す仮想計算機システムは、物理的には１つである計算機システムのハードウェア資源を論理的な複数の区分に分割し、複数のＯＳ１−１〜ＯＳ１−２を独立して動作させるハードウェア機構２と、ＯＳが発行する入出力命令（Ｉ／Ｏ命令）等の命令を実行するＩＰ３−１〜３−２、プログラム及び処理データを格納するＭＳ４、及び、Ｉ／Ｏ命令に従い入出力動作を行うＩＯＰ５−１〜５−４によるハードウェア資源をハードウェア機構２により論理的な複数の区分に分割して複数のＯＳが独立に動作するＬＰＡＲ６−１〜６−２と、ＳＣＤＳを選択して使用するＳＶＰ７と、ＳＶＰ７によって選択されたＳＣＤＳを格納するＨＤ８とを備えて構成される。ＳＣＤＳは、システムの電源投入時、あるいは、システムの初期設定時に、ハードウェアによってＨＤ８からＭＳ４のＨＳＡの入出力構成制御情報領域（ＨＳＡＩＯＡ）にロードされる。
【００１２】
次に、図１に示す仮想計算機システムにおける従来技術によるＩ／Ｏ命令実行の動作を説明する。システム立ち上げ時にどのＳＣＤＳを使用するかは、ＳＶＰフレームによって選択される。すなわち、ＳＶＰ７のＳＣＤＳ選択フレーム画面は、図７（ａ）、（ｂ）に例示すようなものであるが、図７（ａ）に示す例のＳＣＤＳ選択フレーム画面には、２０−１として示すＳＣＤＳ番号を入力する領域が設定されており、この領域２０−１にＳＣＤＳ番号を入力することによりＳＣＤＳを選択することができ、また、図７（ｂ）に示す例のＳＣＤＳ選択フレーム画面には、３０−１〜３０−ｉとして示すＳＣＤＳ番号を入力する複数の領域が設定されており、ｉ個までのＳＣＤＳ番号を入力することにより複数のＳＣＤＳを選択することができる。
【００１３】
従来技術によるＨＳＡＩＯＡの格納形式が図８に、また、ＨＳＩＯＡに格納される各テーブルの詳細が図９示されており、ＨＳＡＩＯＡは、ＤＩＲＥＣＴＯＲＹ、ＵＣＷＱ、ＩＱＢ、ＰＣＷ、ＵＣＷの５つのテーブルから構成される。テーブルＤＩＲＥＣＴＯＲＹには、ＨＳＡに格納されるテーブルＵＣＷＱ、ＩＱＢ、ＰＣＷ、ＵＣＷのそれぞれの先頭のＭＳアドレスが、図９に示すように、ＳＵＣＷＱ、ＳＩＱＢ、ＳＰＣＷ、ＳＵＣＷとして設定される。
【００１４】
テーブルＵＣＷＱとＩＱＢとは、ＩＰ３−１〜３−２とＩＯＰ５−１〜５−４との間の入出力動作の起動、割り込み処理において情報交換を行う領域である。テーブルＰＣＷは、該当ＩＯグループ対応のＳＣＤＳにより構成定義された個々のＣＨに対応して設けられており、該当ＰＣＷの有効性を示す情報Ｖと、該当ＩＯグループ対応のＳＣＤＳ内でユニークなＣＨ番号ＣＨＮＯとを有している。テーブルＵＣＷは、該当ＩＯグループ対応のＳＣＤＳにより構成定義された個々のＩＯデバイスに対応して設けられており、該当ＵＣＷの有効性を示す情報Ｖと、該当ＩＯグループ対応のＳＣＤＳ内でユニークなＩＯデバイス番号ＤＥＶＮＯと、ハードウェアがＩＯデバイス情報をＭＳ４に格納する際に割り当てる該当ＩＯグループ対応のＨＳＡＩＯＡ内でユニークなＩＯデバイス番号ＵＣＷＮＯと、ＩＯデバイスをアクセス可能なＣＨをビット対応に示すＣＨマスクＰＭと、ＩＯデバイスをアクセス可能なＣＨを示すＣＨ番号ＣＨＮＯと、ＩＯデバイスがどのＬＰＡＲからの入出力動作を実行しているかを示すＬＰＡＲ番号ＬＰＡＲＮＯとを有している。
【００１５】
図１０に示すように、ＩＯＰ５−１〜５−４も、それぞれ、ＨＳＡＩＯＡのＤＩＲＥＣＴＯＲＹを持っており、これらの情報は、システムの初期設定時にＳＶＰ７より先頭ＨＳＡＩＯＡアドレスによりＩＯＰに伝達される。これにより、各ＩＯＰ５−１〜５−４は、自らＨＳＡＩＯＡをアクセスして内部にＤＩＲＥＣＴＯＲＹを設定する。
【００１６】
次に、図１、図７〜図１１を参照して従来技術によるＩ／Ｏ命令実行の動作を説明する。
【００１７】
まず、図７（ａ）に示すＳＶＰフレーム画面を使用して、システムの初期設定に使用するＳＣＤＳＮＯを選択する。この場合、ＳＣＤＳＮＯの入力欄に“０”と入力され、ＳＣＤＳ“０”が選択される。この選択されたＳＣＤＳは、ＳＶＰ７によってＨＤ８に格納される。ここで、ＳＣＤＳ“０”には、ＬＰＡＲＮＯ“１”、ＣＨＮＯ“２０”、ＤＥＶＮＯ“００２０”が構成定義されているものとする。ＳＣＤＳは、ハードウェアの初期設定が実行されると図８、図９、図１０に示すような形式で、ＨＳＡＩＯＡ及びＩＯＰ内部に格納される。
【００１８】
図８に示すようにＨＳＡＩＯＡの先頭ＭＳアドレスは“１００００”と割り当てられ、これら各領域の詳細は図９に示すようにＭＳアドレス“１００００”からＤＩＲＥＣＴＯＲＹ、ＵＣＷＱ、ＩＱＢ、ＰＣＷ、ＵＣＷの順に格納される。初期設定時、Ｉ／Ｏ命令は実行されないため、ＵＣＷＱ、ＩＱＢはオール０に設定される。ＰＣＷは、ＳＣＤＳ“０”にＣＨＮＯ“２０”が構成定義されているため、ＣＨＮＯ“２０”の領域にＶとＣＨＮＯ“２０”とが設定される。
【００１９】
ＵＣＷは、そのＳＣＤＳ“０”にＤＥＶＮＯ“００２０”が構成定義されており、ＤＥＶＮＯ“００２０”がＳＣＤＳ“０”の入出力デバイスの中で１０番目にＵＣＷに格納されたとすると、ＵＣＷＮＯ“０００Ａ”の領域に、Ｖ、ＤＥＶＮＯ“００２０”、ＵＣＷＮＯ“０００Ａ”が設定される。ＤＥＶＮＯ“００２０”は、ＣＨＮＯ“２０”のＣＨに接続されるものとすると、ＵＣＷＮＯ“０００Ａ”の領域にＰＭ“８０”、ＣＨＮＯ“２０”が設定される。各ＩＯＰ５−１〜５−４の内部情報は、ＳＶＰ７が各ＩＯＰに先頭ＨＳＡＩＯＡアドレスを伝達し、各ＩＯＰが図１０に示すように自ＩＯＰ内部にＨＳＡＩＯＡのＤＩＲＥＣＴＯＲＹを設定することにより生成される。
【００２０】
ＬＰＡＲモードでは、ゲストプログラムが入出力処理を実行する場合と、ホストプログラムが入出力処理を実行する場合とがあるが、ＩＰ３−１〜３−２及びＩＯＰ５−１〜５−４は、ゲスト／ホストを意識することなく入出力処理を実行する。そして、どの入出力デバイスに対してＩ／Ｏ命令を実行するかは、プログラムにより、図１１に示すように、ＩＰの汎用レジスタ１（ＧＲ１）にＵＣＷＮＯを設定することによりＩＰが認識することができる。
【００２１】
従来技術は、前述した制御情報に基づいて、プログラムとハードウェアとの間で入出力動作の制御が行われる。以下に、ＬＰＡＲ６−１からＤＥＶＮＯ“００２０”にＩ／Ｏ命令が発行されたものとして、その動作を説明する。
【００２２】
ＬＰＡＲモードでのＩ／Ｏ命令の実行は、ハードウェア機構２がＳＩＥ命令によりＬＰＡＲ６−１を起動し、ＩＰ３−１がＬＰＡＲ６−１のＩ／Ｏ命令を実行することにより行われる。ＩＰ３−１は、ＬＰＡＲ６−１の指示によりＧＲ１に“０００１０００Ａ”を設定し、ＵＣＷＮＯ“０００Ａ”対応のＵＣＷを、ＨＳＡＩＯＡ上のＤＩＲＥＣＴＯＲＹ内のＳＵＣＷに示されるＭＳアドレスに従ってアクセスし、このＩ／Ｏ命令がＬＰＡＲ６−１で直接実行可能か否かをチェックし、実行可能であれば引き続きこのＩ／Ｏ命令を続行する。
【００２３】
ＩＰ３−１は、前述のアクセスにより得たＵＣＷのＬＰＡＲＮＯに“０１”を設定し、さらに、ＵＣＷＱのＮＵＭＵＣＷＱに“１”を、ＴＵＣＷＮＯに“０００Ａ”を、ＢＵＣＷＮＯ“０００Ａ”を設定してＩＯＰ５−１または５−２を起動する。起動されたＩＯＰは、内部情報のＳＵＣＷＱに従いＵＣＷＱをアクセスし、ＤＥＶＮＯ“００２０”への処理要求があることを認識する。そして、ＴＵＣＷＮＯ“０００Ａ”に従い、ＵＣＷをアクセスしてＰＭ“８０”対応のＣＨＮＯ“２０”のＣＨを起動する。これにより、ＬＰＡＲ６−１が発行したＩ／Ｏ命令がＤＥＶＮＯ“００２０”の入出力装置で実行される。
【００２４】
ＤＥＶＮＯ“００２０”の入出力装置が入出力命令の実行を終了すると、ＣＨＮＯ“２０”のＣＨがＩＯＰに対しＤＥＶＮＯ“００２０”の入出力命令の実行終了を報告し、ＩＯＰは、ＵＣＷのＬＰＡＲＮＯに従いＨＳＡＩＯＡ上のＬＰＡＲ６−１（図９（ｃ）参照）対応のＩＱＢのＮＵＭＩＱＢに“１”、ＴＵＣＷＮＯに“０００Ａ”、ＢＵＣＷＮＯに“０００Ａ”を設定する。ＩＰ３−１は、ＬＰＡＲ６−１対応のＩＱＢ内のＮＵＭＩＱＢが“１”であることにより、ＴＵＣＷＮＯの“０００Ａ”に従いＵＣＷをアクセスし、ＵＣＷのＬＰＡＲＮＯが“０１”であることから、ＬＰＡＲ６−１に対してＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行終了を報告する。
【００２５】
前述において、発行されたＩ／Ｏ命令がＬＰＡＲ６−１により直接実行することが不可能な場合、ホストがこのＩ／Ｏ命令をインターセプトし、ホストがこのＩ／Ｏ命令を発行する。ＩＰは、ＵＣＷのＬＰＡＲＮＯに“００”を設定し、さらに、ＵＣＷＱのＮＵＭＵＣＷＱに“１”を、ＴＵＣＷＮＯに“０００Ａ”を、ＢＵＣＷＮＯに“０００Ａ”を設定してＩＯＰを起動する。ＩＯＰは、内部情報のＳＵＣＷＱに従いＵＣＷＱをアクセスし、ＤＥＶＮＯ“００２０”の入出力装置への処理要求があることを認識する。
【００２６】
そして、ＩＯＰは、ＴＵＣＷＮＯの“０００Ａ”に従い、ＵＣＷをアクセスしＰＭ“８０”対応のＣＨＮＯ“２０”のＣＨを起動することによって、ホストが発行したＩ／Ｏ命令をＤＥＶＮＯ“００２０”の入出力装置に実行させる。ＤＥＶＮＯ“００２０”の入出力装置が入出力命令の実行を終了すると、ＣＨＮＯ“２０”のＣＨがＩＯＰに対しＤＥＶＮＯ“００２０”の入出力命令の実行終了を報告し、ＩＯＰはＵＣＷのＬＰＡＲＮＯに従いＨＳＡＩＯＡ上のホスト（図９（ｄ）参照）対応のＩＱＢのＮＵＭＩＱＢに“１”を、ＴＵＣＷＮＯに“０００Ａ”を、ＢＵＣＷＮＯに“０００Ａ”を設定する。
【００２７】
ＩＰは、ホスト対応のＩＱＢ内ＮＵＭＩＱＢが“１”であることにより、ＴＵＣＷＮＯの“０００Ａ”に従いＵＣＷをアクセスし、ＵＣＷのＬＰＡＲＮＯが“００”であることにより、ホストに対しＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行が終了したことを報告する。
【００２８】
【発明が解決しようとする課題】
前述した従来技術は、各ＬＰＡＲで動作するゲストのそれぞれがあたかも１つの計算機システムを占有するが如く振る舞っているが、システム全体のＩ／Ｏ構成を定義しているのは１つのＳＣＤＳであり、このＳＣＤＳは、１つのチャネル・サブシステムに対応付けられため、チャネルパスの数に制約を受けるという問題点を有している。
【００２９】
従来技術の場合、ＣＨＰＩＤが８ビットであり、この大きさが計算機システムのアーキテクチャ上の制約により決められているものである。前述の従来技術は、このため、チャネルパスの数が１つのＬＰＡＲからみても、システム全体でみても最大２５６に制約されてしまうという問題点を生じている。
【００３０】
近年、命令処理装置における、単体プロセッサの大幅な性能向上、マルチプロセッサ化に伴い、入出力処理における前述した制約が、システム全体としての命令処理装置と入出力装置の負荷とにアンバランスを生じてきている。
【００３１】
本発明の目的は、前記従来技術の問題点を解決し、ユーザからみえる計算機システムのアーキテクチャを変更することなく、ＬＰＡＲ環境で入出力に関わる資源、特に、チャネルパス数の制限をなくすことのできる仮想計算機システムを提供することにある。
【００３２】
【課題を解決するための手段】
本発明によれば前記目的は、１または複数の命令処理装置と、主記憶装置と、複数の入出力処理装置と、サービスプロセッサと、複数の入出力装置と、複数の論理計算機を制御するハードウェア機構とを備え、複数の入出力構成制御情報に基づいて入出力動作が実行される仮想計算機システムにおいて、前記サービスプロセッサが、前記複数の入出力処理装置のそれぞれと前記複数の入出力構成制御情報の中の１つとを対応付ける手段、及び、この対応付けの第１の制御情報を生成する手段を備え、前記ハードウェア機構が、前記複数の論理計算機のそれぞれと前記複数の入出力構成制御情報の中の１つとを対応付ける第２の制御情報を生成する手段を備え、前記主記憶装置上のハードウェア専用領域に、前記ハードウェア機構が参照可能な形式で、前記複数の入出力構成制御情報を各入出力構成制御情報単位に格納する入出力制御情報格納領域と、前記第１及び第２の制御情報とを格納する領域とを備え、前記サービスプロセッサ、命令処理装置及びハードウェア機構が、前記入出力制御情報、前記第１及び第２の制御情報を主記憶装置上のハードウェア専用領域へ格納する手段を備え、前記命令処理装置が、ハードウェア機構の入出力命令発行時、複数の前記入出力制御情報の中から入出力動作に使用する１つを対応付ける第３の制御情報を指示する手段を備え、前記命令処理装置が、各論理計算機あるいはハードウェア機構が発行する入出力命令の実行時、前記第２及び第３の制御情報を参照し、複数の入出力制御情報の中から入出力動作に使用する１つを選択使用する手段を備え、前記入出力処理装置が、入出力動作の実行時に前記第１の制御情報を参照し、複数の前記入出力制御情報の中から入出力動作に使用する１つを選択使用する手段を備えたことにより達成される。
【００３３】
具体的には、本発明は、それぞれの入出力処理装置と複数のＳＣＤＳの中の１つを対応付ける手段と、この対応付けの制御情報（ＩＯＰＩＮＦＯ）を生成する手段とをＳＶＰに備え、それぞれのＬＰＡＲと複数のＳＣＤＳの中の１つとを対応付ける制御情報（ＬＰＡＲＩＮＦＯ）を生成する手段をハードウェア機構に備え、複数のＳＣＤＳをハードウェアが参照可能な形式で各ＳＣＤＳ単位に格納する領域（この領域に格納する情報をＨＳＡＩＯＡという）とＩＯＰＩＮＦＯ及びＬＰＡＲＩＮＦＯをハードウェアが参照可能な形式で格納する領域とを主記憶装置上のハードウェア専用領域に具備し、前記ＨＳＡＩＯＡ、ＩＯＰＩＮＦＯ及びＬＰＡＲＩＮＦＯを主記憶装置上のハードウェア専用領域へ格納する手段をＳＶＰ、ＩＰ及びハードウェア機構に備え、ハードウェア機構が入出力命令発行時に、複数の前記ＨＳＡＩＯＡの中から入出力動作に使用する１つを対応付ける制御情報（ＳＩＤ）を指示する手段、及び、各ＬＰＡＲあるいはハードウェア機構が発行する入出力命令の実行時に前記ＬＰＡＲＩＮＦＯ及びＳＩＤを参照し、複数の前記ＨＳＡＩＯＡの中から入出力動作に使用する１つを選択使用する手段をＩＰに備え、入出力動作実行時に前記ＩＯＰＩＮＦＯを参照し、複数の前記ＨＳＡＩＯＡの中から入出力動作に使用する１つを選択使用する手段をＩＯＰに備えて構成される。
【００３４】
本発明においては、それぞれの入出力処理装置と複数のＳＣＤＳの対応付けと、該対応付けの制御情報（ＩＯＰＩＮＦＯ）の生成とをＳＶＰが行い、それぞれのＬＰＡＲと複数のＳＣＤＳを対応付ける制御情報（ＬＰＡＲＩＮＦＯ）の生成をホストが行い、システム立ち上げ時に、前記ＩＯＰＩＮＦＯ、ＬＰＡＲＩＮＦＯ及び複数のＳＣＤＳを各ＳＣＤＳ単位に主記憶装置上のハードウェア専用領域に、ＳＶＰ、ＩＰ、ハードウェア機構が格納し、ハードウェア機構が入出力命令発行時に、複数の前記ＨＳＡＩＯＡの中から入出力動作に使用する１つを対応付ける制御情報（ＳＩＤ）を指示し、ＩＰが各ＬＰＡＲあるいはハードウェア機構が発行する入出力命令の実行時に前記ＬＰＡＲＩＮＦＯ及びＳＩＤを参照し、複数の前記ＨＳＡＩＯＡの中から入出力動作に使用する１つを選択使用し、ＩＯＰが入出力動作の実行時に前記ＩＯＰＩＮＦＯを参照し、複数の前記ＨＳＡＩＯＡの中から入出力動作に使用する１つを選択使用している。
【００３５】
本発明は、前述により、ユーザからみえるアーキテクチャの変更なしに入出力に関わる資源、特に、チャネルパス数の制限をなくすことが可能となる。
【００３６】
【発明の実施の形態】
以下、本発明による仮想計算機システムの実施形態を図面により詳細に説明する。
【００３７】
図２はＳＣＤＳとＩＯＰとを対応付けるＳＶＰフレーム画面を示す図、図３は本発明の一実施形態においてＨＳＡ共通領域（ＨＳＡＣＯＡ）と各ＩＯグループ単位に設けられたＨＳＡＩＯＧ固有領域（ＨＳＡＩＯＡ）とのＭＳ内への格納形式を示す図、図４は図３の詳細形式を示す図、図５はＩＯＰが持っている内部情報を示す図、図６はＩＰの汎用レジスタの内容を示す図である。
【００３８】
本発明が適用される仮想計算機システムは、図１によりすでに従来技術の欄で説明したと同一の構成を有している。そして、ＳＣＤＳ選択フレーム画面も図７に示した従来技術の場合と同一である。
【００３９】
次に、図１の仮想計算機システムに対して、本発明により入出力構成の拡張を行った場合のＩ／Ｏ命令実行の動作を説明する。
【００４０】
システム立ち上げ時にどのＳＣＤＳを使用するかは、従来技術の場合と同様に、図７（ｂ）に示すＳＶＰフレームにおいて、ＳＣＤＳ番号の入力領域３０−１〜３０−ｉにＳＣＤＳ番号を入力して複数のＳＣＤＳを選択することにより決定され、これにより入出力動作を実行する。
【００４１】
本発明の一実施形態は、選択した複数のＳＣＤＳと、複数のＩＯＰの対応付けをＳＶＰフレームにより行い、入出力動作におけるハードウェア資源を各ＳＣＤＳ単位に割り当てることを可能としている。すなわち、ＳＣＤＳとＩＯＰとを対応付ける図２に示すＳＶＰフレーム画面において、図２（ａ）に４１として示す領域と、図２（ｂ）に５１として示す領域にＳＣＤＳ番号を入力し、図２（ａ）に４２−１〜４２−８として示す領域と、図２（ｂ）に５２−１〜５２−８として示す領域にＩＯＰ番号を入力することにより、ＳＣＤＳとＩＯＰとを対応付けることができる。このように、複数のＳＣＤＳを選択し、さらにそれぞれのＳＣＤＳにＩＯＰを対応付けることにより、各ＳＣＤＳ単位に入力装置グループ（ＩＯＧ）を形成することができる。
【００４２】
本発明の一実施形態では、ハードウェアのシステムの初期設定時に、これら複数のＳＣＤＳ情報及びＳＣＤＳとＩＯＰとの対応情報を、ＭＳのＨＳＡ共通領域であるＨＳＡＣＯＡと各ＩＯＧ単位に設けられたＨＳＡＩＯＧ固有領域であるＨＳＡＩＯＡとに格納する。
【００４３】
ＨＳＡＣＯＡは、図３に示すように、ＬＰＡＲＩＮＦＯ、ＩＯＰＩＮＦＯの２つのテーブルから構成される。ＬＰＡＲＩＮＦＯは、各ＳＣＤＳにより構成定義されたＬＰＡＲ情報を格納する領域であり、各ＬＰＡＲがどのＩＯＧに対してＩ／Ｏ命令を発行するかを示す情報である。また、ＩＯＰＩＮＦＯは、図２で説明したように、ＳＶＰフレームにより選択した情報であり、各ＩＯＰがどのＩＯＧからのＩ／Ｏ命令を実行するかを示す情報である。
【００４４】
各ＩＯＧ単位のＨＳＡＩＯＡには、各ＳＣＤＳ固有の情報が従来技術の場合のＨＳＡＩＯＡと同様の形式で設定されている。また、図５に示すように、ＩＯＰも、前述したＩＯＰＩＮＦＯに示されるＩＯＧのＤＩＲＥＣＴＯＲＹを持っており、これらの情報は、システムの初期設定時にＳＶＰ７より該当ＩＯＧの先頭ＨＳＡＩＯＡアドレスをＩＯＰに伝達することにより、ＩＯＰが自ら該当ＩＯＧのＨＳＡＩＯＡをアクセスしてＤＩＲＥＣＴＯＲＹを設定する。
【００４５】
以下、図１〜図４を参照して、本発明の一実施形態により入出力構成の拡張を行った仮想計算機システムのＩ／Ｏ命令実行の動作を説明する。
【００４６】
まず、図７（ｂ）に示すＳＶＰフレームを用いて、システムの初期設定に使用するＳＣＤＳＮＯを選択する。この例の場合、ＳＣＤＳＮＯの入力欄に“０”、“１”と入力されるためＳＣＤＳとして“０”と“１”とが選択される。さらに、ここで選択したＳＣＤＳとＩＯＰとの対応付けをＳＶＰフレームを使用して設定する。ＳＣＤＳ“０”に対しては、図２（ａ）に例示するようにＩＯＰＮＯの入力欄に“０”、“１”とを入力しているため、ＳＣＤＳ“０”とＩＯＰ“０”及び“１”とが対応付けられる。また、ＳＣＤＳ“１”に対しては、図２（ｂ）に例示するように、ＩＯＰＮＯの入力欄に“２”、“３”と入力しているため、ＳＣＤＳ“１”とＩＯＰ“２”及び“３”とが対応付けられる。これらの選択された情報は、ＳＶＰ７によってＨＤ８に格納される。ここで、ＳＣＤＳ“０”には、ＬＰＡＲＮＯ“１”、ＣＨＮＯ“２０”、ＤＥＶＮＯ“００２０”が構成定義され、ＳＣＤＳ“１”には、ＬＰＡＲＮＯ“２”、ＣＨＮＯ“２０”、ＤＥＶＮＯ“００２０”が構成定義されているものとする。
【００４７】
本発明の一実施形態において注意すべき点は、前述のように異なるＳＣＤＳ内に定義される同一ＣＨＮＯのチャネルパス及び同一ＤＥＶＮＯのＩ／Ｏ装置は、それぞれ物理的には異なるものである点である。
【００４８】
そして、ＳＣＤＳ及びＳＣＤＳとＩＯＰとの対応情報は、ハードウェアの初期設定が実行されると、図３、図５、図４に示すような形式で、ＨＳＡＣＯＡ、ＨＳＡＩＯＡ及びＩＯＰ内部に格納される。図３に示すように、ＨＳＡＣＯＡの先頭ＭＳアドレスは“０１０００”、ＩＯＧ“０”のＨＳＡＩＯＡの先頭ＭＳアドレスは“１００００”、ＩＯＧ“１”のＨＳＡＩＯＡ領域の先頭ＭＳアドレスは“２００００”と割り当てられ、これら各領域の詳細が図４に示すように設定される。以下、図４を参照してこれらの詳細を説明する。
【００４９】
ＨＳＡＣＯＡのＬＰＡＲＩＮＦＯは、ＳＣＤＳ“０”にＬＰＡＲＮＯ“１”、ＳＣＤＳ“１”にＬＰＡＲＮＯ“２”が構成定義されているとしているため、ＬＰＡＲＮＯ“１”の領域にＩＯＧＮＯ“００”、ＬＰＡＲＮＯ“２”の領域にＩＯＧＮＯ“０１”が設定される。ＩＯＰＩＮＦＯは、ＳＶＰフレームにより図２（ａ）、（ｂ）に示すような設定がされているため、ＩＯＰＮＯ“０”、“１”の領域にＩＯＧＮＯ“００”、ＩＯＰＮＯ“２”、“３”の領域にＩＯＧＮＯ“０１”が設定される。
【００５０】
ＩＯＧ“０”のＨＳＡＩＯＡは、図３により説明したように、ＭＳアドレス“１００００”からＤＩＲＥＣＴＯＲＹ、ＵＣＷＱ、ＩＱＢ、ＰＣＷ、ＵＣＷの順に格納される。初期設定時、入出力命令は実行されないため、ＵＣＷＱ、ＩＱＢはオール０に設定される。ＰＣＷは、ＳＣＤＳ“０”にＣＨＮＯ“２０”が構成定義されているため、ＣＨＮＯ“２０”の領域にＶとＣＨＮＯ“２０”が設定される。ＵＣＷは、ＳＣＤＳ“０”にＤＥＶＮＯ“００２０”が構成定義されており、ＤＥＶＮＯ“００２０”がＳＣＤＳ“０”のＤＥＶの中で１０番目にＵＣＷに格納されたとすると、ＵＣＷＮＯ“０００Ａ”の領域にＶ、ＤＥＶＮＯ“００２０”、ＵＣＷＮＯ“０００Ａ”が設定される。
【００５１】
また、ＩＯＧ“０”のＤＥＶＮＯ“００２０”の入出力装置がＩＯＧ“０”のＣＨＮＯ“２０”に接続されるものとすると、ＵＣＷＮＯ“０００Ａ”の領域にＰＭ“８０”、ＣＨＮＯ“２０”が設定される。
【００５２】
ＩＯＧ“１”のＨＳＡＩＯＡは、ＭＳアドレス“２００００”からＤＩＲＥＣＴＯＲＹ、ＵＣＷＱ、ＩＱＢ、ＰＣＷ、ＵＣＷの順に格納される。ＩＯＧ“１”は、ＩＯＧ“０”と同様に、ＣＨＮＯ“２０”、ＤＥＶＮＯ“００２０”が構成定義されており、ＵＣＷの設定条件がＳＣＤＳ“０”と同様であり、かつ、ＩＯＧ“１”のＤＥＶＮＯ“００２０”の入出力装置がＩＯＧ“１”のＣＨＮＯ“２０”に接続されるものとすると、ＵＣＷは、ＩＯＧ“０”の領域のＣＨＮＯ“２０”のＰＣＷ、ＤＥＶＮＯ“００２０”と同様の情報が設定される。
【００５３】
ＩＯＰの内部情報としては、ＩＯＰ“０”、“１”がＩＯＰＩＮＦＯによりＩＯＧ“０”に設定されているため、ＩＯＧ“０”のＨＳＡＩＯＡのＤＩＲＥＣＴＯＲＹが設定され、ＩＯＰ“２”、“３”がＩＯＰＩＮＦＯでＩＯＧ“１”に設定されているため、ＩＯＧ“１”のＨＳＡＩＯＡのＤＩＲＥＣＴＯＲＹが設定される。
【００５４】
従来技術のＩ／Ｏ命令実行の動作で説明したように、ＬＰＡＲモードでは、ゲストプログラムがＩ／Ｏ命令を実行する場合と、ホストプログラムがＩ／Ｏ命令を実行する場合とがあり、本発明の実施形態は、これらのＩ／Ｏ命令をどちらのＩＯＧで実行すべきかをＩＰが判断しながら処理を実行する。ゲストがＩ／Ｏ命令を直接実行する場合、ＩＰは、ＨＳＡＣＯＡのＬＰＡＲＩＮＦＯからＳＩＥ命令のＳＤに記述されているＬＰＡＲ番号に対応するＩＯＧ番号を求め、そのＩＯＧに対応したＨＳＡＩＯＡを使用しＩ／Ｏ命令を実行する。これに対し、ホストがＩ／Ｏ命令を実行する場合、ホストプログラムによりＩＰのＧＲ１にＩＯＧ情報を図６に示すように指定し、ＩＰがこの情報に基づいて、そのＩＯＧに対応したＨＳＡＩＯＡを使用しＩ／Ｏ命令を実行する。
【００５５】
本発明の一実施形態による仮想計算機システムは、以上説明したように入出力構成を拡張することができ、プログラムとハードウェアとの間でＩ／Ｏ命令を実行することができる。
【００５６】
以下、ＬＰＡＲ６−１とＬＰＡＲ６−２とからＤＥＶＮＯ“００２０”の入力装置に対してＩ／Ｏ命令が発行されたものとして本発明の一実施形態の動作を説明する。本発明の一実施形態におけるＬＰＡＲモードでのＩ／Ｏ命令は、ホスト機構２２がＳＩＥ命令によりＬＰＡＲ６−１とＬＰＡＲ６−２とを起動することにより開始される。
【００５７】
ＬＰＡＲ６−１のＩ／Ｏ命令を実行するＩＰは、ＬＰＡＲ６−１の指示によりＧＲ１に“０００１０００Ａ”を設定し、ＳＩＥ命令のＳＤに示されるＬＰＡＲ６−１対応のＨＳＡＣＯＡ上のＬＰＡＲＩＮＦＯがＩＯＧ“０”を示していることにより、ＩＯＧ“０”のＨＳＡＩＯＡ上のＵＣＷＮＯ“０００Ａ”対応のＵＣＷを、ＩＯＧ“０”のＨＳＡＩＯＡ上のＤＩＲＥＣＴＯＲＹ内のＳＵＣＷに示されるＭＳアドレスに従ってアクセスして、このＩ／Ｏ命令がＬＰＡＲ６−１で直接実行可能か否かをチェックし、実行可能であれば引き続きこのＩ／Ｏ命令の処理を続行する。
【００５８】
ＬＰＡＲ６−２のＩ／Ｏ命令を実行するＩＰは、ＬＰＡＲ６−２の指示によりＧＲ１に“０００１０００Ａ”を設定し、ＳＩＥ命令のＳＤに示されるＬＰＡＲ６−２対応のＨＳＡＣＯＡ上のＬＰＡＲＩＮＦＯがＩＯＧ“１”を示していることにより、ＩＯＧ“１”のＨＳＡＩＯＡ上のＵＣＷＮＯ“０００Ａ”対応のＵＣＷを、ＩＯＧ“１”のＨＳＡＩＯＡ上のＤＩＲＥＣＴＯＲＹ内のＳＵＣＷに示されるＭＳアドレスに従ってアクセスして、このＩ／Ｏ命令がＬＰＡＲ６−２で直接実行可能か否かをチェックし、実行可能であれば引き続きこのＩ／Ｏ命令の処理を続行する。
【００５９】
ＬＰＡＲ６−１のＩ／Ｏ命令を実行するＩＰは、ＩＯＧ“０”のＵＣＷのＬＰＡＲＮＯに“０１”を設定（図４（ａ）参照）し、さらに、ＵＣＷＱにＮＵＭＵＣＷＱ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定して、ＩＯＰ５−１及び５−２（ＩＯＧ０ＩＯＰ）を起動する。また、ＬＰＡＲ６−２のＩ／Ｏ命令を実行するＩＰは、ＩＯＧ“１”のＵＣＷのＬＰＡＲＮＯに“０２”を設定（図４（ａ）参照）し、さらにＵＣＷＱにＮＵＭＵＣＷＱ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定してＩＯＰ５−３５−４（ＩＯＧ１ＩＯＰ）を起動する。
【００６０】
ＩＯＧ０ＩＯＰは、内部情報のＳＵＣＷＱに従いＵＣＷＱをアクセスし、ＤＥＶＮＯ“００２０”への処理要求があることを認識し、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスしてＰＭ“８０”対応のＣＨＮＯ“２０”を起動することにより、ＬＰＡＲ６−１が発行したＩ／Ｏ命令をＤＥＶＮＯ“００２０”の入出力装置に実行させる。ＩＯＧ１ＩＯＰも、前述と同様に、内部情報のＳＵＣＷＱに従いＵＣＷＱをアクセスし、ＤＥＶＮＯ“００２０”への処理要求があることを認識し、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスしＰＭ“８０”対応のＣＨＮＯ“２０”を起動することにより、ＬＰＡＲ６−２が発行したＩ／Ｏ命令をＤＥＶＮＯ“００２０”の入出力装置に実行させる。
【００６１】
ＤＥＶＮＯ“００２０”の入出力装置がＬＰＡＲ６−１が発行したＩ／Ｏ命令の実行を終了すると、ＣＨＮＯ“２０”は、ＩＯＧ０ＩＯＰに対してＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行終了を報告し、ＩＯＧ０ＩＯＰは、ＵＣＷのＬＰＡＲＮＯに従いＨＳＡＩＯＡ上のＬＰＡＲ６−１（図４（ｃ）参照）対応のＩＱＢにＮＵＭＩＱＢ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定する。また、ＤＥＶＮＯ“００２０”の入出力装置がＬＰＡＲ６−２が発行したＩ／Ｏ命令の実行を終了すると、ＣＨＮＯ“２０”は、ＩＯＧ１ＩＯＰに対してＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行終了を報告し、ＩＯＧ１ＩＯＰは、ＵＣＷのＬＰＡＲＮＯに従いＨＳＡＩＯＡ上のＬＰＡＲ６−２（図４（ｃ）参照）対応のＩＱＢにＮＵＭＩＱＢ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定する。
【００６２】
ＬＰＡＲ６−１のＩ／Ｏ命令を実行するＩＰは、ＩＯＧ“０の“ＬＰＡＲ６−１対応のＩＱＢ内ＮＵＭＩＱＢが“１”であることにより、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスし、ＵＣＷのＬＰＡＲＮＯが“０１”であることにより、ＬＰＡＲ６−１に対してＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行終了を報告する。また、ＬＰＡＲ６−２のＩ／Ｏ命令を実行するＩＰは、ＩＯＧ“１”のＬＰＡＲ６−２対応のＩＱＢ内ＮＵＭＩＱＢが“１”であることにより、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスし、ＵＣＷのＬＰＡＲＮＯが“０２”であることにより、ＬＰＡＲ６−２に対してＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行終了を報告する。
【００６３】
前述のＩ／Ｏ命令がＬＰＡＲ６−１及びＬＰＡＲ６−２でともに直接実行不可である場合、ホスト機構２は、このＩ／Ｏ命令をインターセプトし、ホスト機構２自身がこのＩ／Ｏ命令を発行する。ホスト機構２は、ＬＰＡＲ６−１がＩＯＧ“０”に属するため、ＬＰＡＲ６−１のＩ／Ｏ命令を実行するＩＰのＧＲ１に“０００１０００Ａ”を指定する。また、ホスト機構２は、ＬＰＡＲ６−２がＩＯＧ“１”に属するため、ＬＰＡＲ６−２のＩ／Ｏ命令を実行するＩＰのＧＲ１に“０００２０００Ａ”を指定する。
【００６４】
ＬＰＡＲ６−１のＩ／Ｏ命令を実行するＩＰは、ＧＲ１が“０００１０００Ａ”であることにより、ＩＯＧ“０”のＵＣＷのＬＰＡＲＮＯに“００”（ホストＩ／Ｏ命令実行中を示す）を設定（図４（ｂ）参照）し、さらに、ＵＣＷＱにＮＵＭＵＣＷＱ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定してＩＯＧ０ＩＯＰを起動する。同様に、ＬＰＡＲ６−２のＩ／Ｏ命令を実行するＩＰは、ＧＲ１が“０００２０００Ａ”であることにより、ＩＯＧ“１”のＵＣＷのＬＰＡＲＮＯに“００”（ホストＩ／Ｏ命令実行中を示す）を設定（図４（ｂ）参照）し、さらに、ＵＣＷＱにＮＵＭＵＣＷＱ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定してＩＯＧ１ＩＯＰを起動する。
【００６５】
ＩＯＧ０ＩＯＰは、内部情報のＳＵＣＷＱに従ってＵＣＷＱをアクセスし、ＤＥＶＮＯ“００２０”の入出力装置に対する処理要求があることを認識する。そして、ＩＯＧ０ＩＯＰは、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスしてＰＭ“８０”対応のＣＨＮＯ“２０”を起動することにより、ＩＯＧ“０”に対してホストが発行したＩ／Ｏ命令をＤＥＶＮＯ“００２０”の入出力装置に実行させる。ＩＯＧ１ＩＯＰも、前述と同様に、内部情報のＳＵＣＷＱに従ってＵＣＷＱをアクセスし、ＤＥＶＮＯ“００２０”の入出力装置に対する処理要求があることを認識する。そして、ＩＯＧ１ＩＯＰは、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスしてＰＭ“８０”対応のＣＨＮＯ“２０”を起動することにより、ＩＯＧ“１”に対してホストが発行したＩ／Ｏ命令をＤＥＶＮＯ“００２０”の入出力装置に実行させる。
【００６６】
ＩＯＧ“０”のＤＥＶＮＯ“００２０”の入出力装置がＩ／Ｏ命令の実行を終了すると、ＣＨＮＯ“２０”は、ＩＯＧ０ＩＯＰに対しＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行終了を報告し、ＩＯＧ０ＩＯＰは、ＵＣＷのＬＰＡＲＮＯに従いＨＳＡＩＯＡ上のホスト（図４（ｄ）参照）対応のＩＱＢにＮＵＭＩＱＢ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定する。また、ＩＯＧ“１”のＤＥＶＮＯ“００２０”の入出力装置がＩ／Ｏ命令の実行を終了すると、ＣＨＮＯ“２０”は、ＩＯＧ１ＩＯＰに対しＤＥＶＮＯ“００２０”の入出力装置による入出力命令の実行終了を報告し、ＩＯＧ１ＩＯＰは、ＵＣＷのＬＰＡＲＮＯに従いＨＳＡＩＯＡ上のホスト（図４（ｄ）参照）対応のＩＱＢにＮＵＭＩＱＢ“１”、ＴＵＣＷＮＯ“０００Ａ”、ＢＵＣＷＮＯ“０００Ａ”を設定する。
【００６７】
ＬＰＡＲ６−１のＩ／Ｏ命令を実行するＩＰは、ＩＯＧ“０”のホスト対応のＩＱＢ内のＮＵＭＩＱＢが“１”であることにより、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスし、ＵＣＷのＬＰＡＲＮＯが“００”であることにより、ホスト機構２に対してＩＯＧ“０”のＤＥＶＮＯ“００２０”の入出力装置によるＩ／Ｏ命令の実行終了を報告する。また、ＬＰＡＲ６−２のＩ／Ｏ命令を実行するＩＰは、ＩＯＧ“１”のホスト対応のＩＱＢ内のＮＵＭＩＱＢが“１”であることにより、ＴＵＣＷＮＯ“０００Ａ”に従ってＵＣＷをアクセスし、ＵＣＷのＬＰＡＲＮＯが“００”であることにより、ホスト機構２に対してＩＯＧ“１”のＤＥＶＮＯ“００２０”の入出力装置によるＩ／Ｏ命令の実行終了を報告する。
【００６８】
前述したように、本発明の一実施形態によれば、複数のＳＣＤＳを使用して入出力に係る資源の構成定義を行っているので、複数のＬＰＡＲから同一ＣＨＮＯに接続される同一のＤＥＶＮＯを持つＩ／Ｏ（これらの同一ＣＨＮＯのチャネルパス及び同一ＤＥＶＮＯのＩ／Ｏは、それぞれ物理的には異なるものである）に対してＩ／Ｏ命令が発行された場合、たとえ、それらのＩ／Ｏ命令がゲスト／ホストから発行されたものであっても、各ＩＯＧのＬＰＡＲ毎に独立してＩ／Ｏ命令の実行を行うことができる。
【００６９】
すなわち、従来技術の場合、入出力に係る資源は、システム全体からみて１つのＳＣＤＳににより構成定義可能な範囲に制限されていたものが、本発明の一実施形態の場合、入出力に係る資源を複数のＳＣＤＳににより構成定義可能な範囲にまで拡張することが可能となり、これにより、よって、各ＬＰＡＲ毎の入出力に係る資源も拡張することが可能である。
【００７０】
以上、本発明の実施形態に基づいて具体的に説明したが、本発明は、前述の実施形態に限られるものではなく、その要旨を逸脱しない範囲において変更可能である。
【００７１】
【発明の効果】
以上説明したように本発明によれば、複数のＩＯＰと複数のＳＣＤＳとの対応付けと、この対応付けの制御情報（ＩＯＰＩＮＦＯ）の生成とをＳＶＰが行い、複数のＬＰＡＲと複数のＳＣＤＳとを対応付ける制御情報（ＬＰＡＲＩＮＦＯ）の生成をホスト機構が行い、ＳＶＰ、ＩＰ及びホスト機構が、前記ＩＯＰＩＮＦＯ、ＬＰＡＲＩＮＦＯ及び複数のＳＣＤＳを、各ＳＣＤＳ単位（格納された情報をＨＳＡＩＯＡという）に主記憶装置上のハードウェア専用領域に格納し、ホスト機構が入出力命令発行時に、前記複数のＨＳＡＩＯＡの中から入出力動作に使用する１つを対応付ける制御情報（ＳＩＤ）を指示し、ＩＰが各論理計算機あるいはホスト機構が発行する入出力命令の実行時に、前記ＬＰＡＲＩＮＦＯ及びＳＩＤを参照して、前記複数のＨＳＡＩＯＡの中から入出力動作に使用する１つを選択、使用し、ＩＯＰが入出力動作の実行時に、前記ＩＯＰＩＮＦＯを参照して、前記複数のＨＳＡＩＯＡの中から入出力動作に使用する１つを選択、使用することができる。
【００７２】
本発明によれば、前述により、ユーザから見えるアーキテクチャの変更を行うことなく、入出力に関わる資源、特にチャネルパス数の制限をなくすことが可能となり、システムの入出力構成を拡張することができる。
【図面の簡単な説明】
【図１】従来技術による、また、本発明が適用される仮想計算機システムの構成を示すブロック図である。
【図２】ＳＣＤＳとＩＯＰとを対応付けるＳＶＰフレーム画面を示す図である。
【図３】本発明の一実施形態においてＨＳＡ共通領域（ＨＳＡＣＯＡ）と各ＩＯグループ単位に設けられたＨＳＡＩＯＧ固有領域（ＨＳＡＩＯＡ）とのＭＳ内への格納形式を示す図である。
【図４】図３の詳細形式を示す図である。
【図５】ＩＯＰが持っている内部情報を示す図である。
【図６】ＩＰの汎用レジスタの内容を示す図である。
【図７】従来技術による入出力構成情報（ＳＣＤＳ）選択フレーム画面を示す図である。
【図８】従来技術によるＨＳＡＩＯＡの格納形式を示す図である。
【図９】図８の詳細を示す図である。
【図１０】入出力処理装置（ＩＯＰ）が持っている内部情報を示す図である。
【図１１】命令処理装置（ＩＰ）の汎用レジスタの内容を示す図である。
【符号の説明】
１−１〜１−２オペレーティングシステム（ＯＳ）
２ハードウェア機構
３−１〜３−２命令処理装置（ＩＰ）
４主記憶装置（ＭＳ）
５−１〜５−４入出力処理装置（ＩＯＰ）
６−１〜６−２論理計算機（ＬＰＡＲ）
７サービスプロセッサ（ＳＶＰ）
８ディスクファイル装置（ＨＤ）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a virtual computer system in which physical resources of the entire system are divided into a plurality of units and a plurality of logical computers operate, and in particular, an input / output configuration that enables expansion of resources related to input / output is enabled. It relates to a virtual computer system.
[0002]
[Prior art]
In recent years, with the increase in the scale of computer systems and improvement in system performance, virtual computer systems that can supply various services to users by dividing one physical computer system into a plurality of logical computers and using them have been developed. It is becoming popular. In particular, a logical computer (LPAR Logical PARtion) that operates a plurality of operating systems independently in a divided computer system environment called a plurality of partitions has become popular.
[0003]
The hardware mechanism for implementing the LPAR divides the resources of one physical computer system into LPARs and manages them. Each LPAR provides the user with an independent operating environment. Each LPAR monopolizes or shares some of the resources of the physical computer system. For example, each LPAR exclusively occupies the main storage device, and uses the I / O device and the channel path connecting the central processing unit and the I / O device exclusively or shares it with other LPARs. Connections and dependencies between these LPARs and physical resources are provided to the system in a predetermined manner. The dependency between each LPAR and the input / output device is given to the system as input / output configuration control information (SCDS).
[0004]
The above-mentioned SCDS is created using a dedicated program (SCCP), and is stored in the SCDS storage area of the service processor (SVP). The user creates a plurality of SCDSs in accordance with the usage form, and selects one of them using the SVP SCDS selection frame when the system is powered on. The contents of the selected SCDS are developed and stored in a hardware system area (HSA) in the main storage device (MS) in the process of power-on reset in a format described later. This area of HSA is called HSAIOA. The HSAIOA includes information such as sub-channels and channel path connections required for executing an input / output instruction, and is referred to and updated by the instruction processing unit and the input / output processing unit that constitute the central processing unit.
[0005]
The input / output processing is executed by a channel subsystem, and the channel subsystem includes an input / output processing device, a channel device, a channel path, and an HSAIOA. The channel subsystem performs I / O operations based on the defined SCDS. This means that the channel subsystem is associated with one SCDS at power-on.
[0006]
In the LPAR mode, the execution of the input / output processing is performed in two operation states. That is, the first state is a state in which a host program that controls a hardware mechanism that is a host realizing the LPAR is operating, and the second state is a state in which a guest program assigned to the LPAR is operating. is there. The hardware mechanism activates one guest on the LPAR according to an SIE (Start Interpretive Execution) instruction. A guest typically operates with the same instruction specifications as the basic mode, which operates on one operating system (OS).
[0007]
As mentioned above, guests execute instructions directly under the OS environment provided by the hardware mechanism that implements LPAR, but certain instructions cannot be executed directly because they affect the entire system. There are cases. In such a case, control is transferred from the guest to the host, and the host simulates the guest instruction. In a host environment, the architecture of the host and the guest need not be exactly the same. In general, the same instructions operate on the same specifications in the guest and the host, because they are invisible to the user.
[0008]
The architecture of a computer system defines the format of an instruction. Conversely, the once determined instruction format is a constraint on the architecture of the system. For example, a 31-bit address limits the virtual space to 2 GB, and an 8-bit channel identifier (CHPID) that specifies a channel path limits the number of channel paths to 256 or less. The limitation on the number of channel paths is not limited to each LPAR environment, but is a limitation of the entire system.
[0009]
Hereinafter, the prior art as described above will be described with reference to the drawings.
[0010]
FIG. 1 is a block diagram showing the configuration of a virtual computer system according to the prior art and to which the present invention is applied, FIG. 7 is a diagram showing a SCDS selection frame screen according to the prior art, and FIG. 8 is a diagram showing the storage format of the HSAIOA according to the prior art. 9 is a diagram showing details of FIG. 8, FIG. 10 is a diagram showing internal information held by the input / output processing device (IOP), and FIG. 11 is a diagram showing contents of general-purpose registers of the instruction processing device (IP). FIG. In FIG. 1, 1-1 to 1-2 are OSs, 2 is a hardware mechanism as a host for operating a plurality of OSs independently, 3-1 to 3-2 are IPs, 4 is MS, 5-1 to 5-1. 5-4 is an IOP, 6-1 to 6-2 are LPARs, 7 is an SVP, and 8 is a disk file device (HD).
[0011]
The virtual computer system shown in FIG. 1 divides hardware resources of a physically single computer system into a plurality of logical partitions, and operates a plurality of OS1-1 to OS1-2 independently. Hardware mechanism 2, IP3-1 to 3-2 for executing instructions such as input / output instructions (I / O instructions) issued by the OS, MS4 for storing programs and processing data, and input / output according to I / O instructions. The hardware resources of the IOPs 5-1 to 5-4 that perform the operation are divided into a plurality of logical partitions by the hardware mechanism 2, and the LPARs 6-1 to 6-2 in which a plurality of OSs operate independently and the SCDS are selected. And an HD 8 for storing the SCDS selected by the SVP 7. The SCDS is loaded from the HD 8 into the input / output configuration control information area (HSAIOA) of the HSA of the MS 4 by hardware when the system is powered on or when the system is initialized.
[0012]
Next, an operation of executing an I / O instruction according to the related art in the virtual machine system shown in FIG. 1 will be described. Which SCDS to use at system startup is selected by the SVP frame. That is, the SCDS selection frame screen of the SVP 7 is as shown in FIGS. 7A and 7B, but is shown as 20-1 in the SCDS selection frame screen of the example shown in FIG. 7A. An area for inputting the SCDS number is set, and the SCDS can be selected by inputting the SCDS number in this area 20-1, and the SCDS selection frame screen of the example shown in FIG. , 30-1 to 30-i are set, and a plurality of SCDS numbers can be selected by inputting up to i SCDS numbers.
[0013]
FIG. 8 shows the storage format of HSAIOA according to the prior art, and FIG. 9 shows details of each table stored in HSIOA. HSAIOA is composed of five tables, DIRECTORY, UCWQ, IQB, PCW, and UCW. You. In the table DIRECTORY, the head MS addresses of the tables UCWQ, IQB, PCW, and UCW stored in the HSA are set as SUCWQ, SIQB, SPCW, and SUCW, as shown in FIG.
[0014]
The tables UCWQ and IQB are areas for exchanging information in activation of input / output operations and interrupt processing between the IPs 3-1 to 3-2 and the IOPs 5-1 to 5-4. The table PCW is provided corresponding to each CH configured by the SCDS corresponding to the corresponding IO group, and includes information V indicating the validity of the corresponding PCW and a unique CH number within the SCDS corresponding to the corresponding IO group. CHNO. The table UCW is provided corresponding to each IO device configured and defined by the SCDS corresponding to the corresponding IO group, and information V indicating the validity of the corresponding UCW and an IO unique to the SCDS corresponding to the corresponding IO group. The device number DEVNO, the unique IO device number UCWNO in the HSAIOA corresponding to the IO group assigned when the hardware stores the IO device information in the MS 4, and the CH mask PM indicating the CH that can access the IO device bit by bit And a CH number CHNO indicating a CH that can access the IO device, and an LPAR number LPARNO indicating from which LPAR the IO device is executing an input / output operation.
[0015]
As shown in FIG. 10, each of the IOPs 5-1 to 5-4 also has an HSAIOA DIRECTORY, and this information is transmitted from the SVP 7 to the IOP by the head HSAIOA address at the time of system initialization. Accordingly, each of the IOPs 5-1 to 5-4 accesses the HSAIOA by itself and sets DIRECTORY therein.
[0016]
Next, an operation of executing an I / O instruction according to the related art will be described with reference to FIGS. 1 and 7 to 11.
[0017]
First, using the SVP frame screen shown in FIG. 7A, SCDSNO to be used for the initial setting of the system is selected. In this case, "0" is input in the input field of SCDSNO, and SCDS "0" is selected. The selected SCDS is stored in the HD 8 by the SVP 7. Here, it is assumed that LPARNO "1", CHNO "20", and DEVNO "0020" are defined in the SCDS "0". The SCDS is stored in the HSAIOA and the IOP in the format shown in FIGS. 8, 9, and 10 when the hardware initialization is performed.
[0018]
As shown in FIG. 8, the head MS address of the HSAIOA is assigned as "10000", and details of these areas are stored in the order of DIRECTORY, UCWQ, IQB, PCW, and UCW from the MS address "10000" as shown in FIG. You. At the time of initial setting, since no I / O instruction is executed, UCWQ and IQB are set to all 0s. In the PCW, since CHNO "20" is defined in SCDS "0", V and CHNO "20" are set in the area of CHNO "20".
[0019]
In the UCW, DEVNO "0020" is defined in the SCDS "0". If the DEVNO "0020" is stored in the UCW tenth among the input / output devices of the SCDS "0", the UCWNO "000A" V, DEVNO “0020”, and UCWNO “000A” are set in the area of. Assuming that DEVNO “0020” is connected to CH of CHNO “20”, PM “80” and CHNO “20” are set in the area of UCWNO “000A”. The internal information of each of the IOPs 5-1 to 5-4 is generated by the SVP 7 transmitting the head HSAIOA address to each IOP, and each IOP setting the DIRECTORY of the HSAIOA in its own IOP as shown in FIG.
[0020]
In the LPAR mode, there are a case where the guest program executes input / output processing and a case where the host program executes input / output processing. The IP 3-1 to 3-2 and the IOPs 5-1 to 5-4 are connected to the guest / program. Execute input / output processing without considering the host. The I / O device to which the I / O instruction is to be executed can be recognized by the IP by setting UCWNO in the general-purpose register 1 (GR1) of the IP as shown in FIG. it can.
[0021]
In the related art, input / output operations are controlled between a program and hardware based on the control information described above. Hereinafter, the operation will be described assuming that an I / O instruction has been issued from LPAR 6-1 to DEVNO “0020”.
[0022]
The execution of the I / O instruction in the LPAR mode is performed by the hardware mechanism 2 activating the LPAR 6-1 by the SIE instruction and the IP 3-1 executing the I / O instruction of the LPAR 6-1. The IP 3-1 sets “0001000A” in the GR1 according to the instruction of the LPAR 6-1 and accesses the UCW corresponding to the UCWNO “000A” in accordance with the MS address indicated in the SUCW in the DIRECTORY on the HSAIOA. Is checked whether it can be directly executed by the LPAR 6-1. If it can be executed, the I / O instruction is continued.
[0023]
The IP 3-1 sets LPARNO of the UCW obtained by the above access to "01", further sets "1" to NUMUCWQ of UCWQ, sets "000A" to TUCWNO, and sets "000A" to BUCWNO "000A". Start 1 or 5-2. The activated IOP accesses the UCWQ according to the SUCWQ of the internal information and recognizes that there is a processing request to DEVNO “0020”. Then, according to TUCWNO “000A”, the UCW is accessed to activate the CHNO “20” CH corresponding to PM “80”. As a result, the I / O instruction issued by the LPAR 6-1 is executed by the input / output device of DEVNO “0020”.
[0024]
When the input / output device of DEVNO “0020” completes the execution of the input / output instruction, the CH of CHNO “20” reports the completion of the execution of the input / output instruction of DEVNO “0020” to the IOP, and the IOP follows the LPARNO of UCW. The NUMIQB of the IQB corresponding to the LPAR 6-1 (see FIG. 9C) on the HSAIOA is set to “1”, the TUCWNO is set to “000A”, and the BUCWNO is set to “000A”. The IP 3-1 accesses the UCW according to “000A” of the TUCWNO when the NUMIQB in the IQB corresponding to the LPAR 6-1 is “1”, and the LPARNO of the UCW is “01”. On the other hand, the end of execution of the input / output instruction by the input / output device of DEVNO “0020” is reported.
[0025]
In the above description, when the issued I / O instruction cannot be directly executed by the LPAR 6-1, the host intercepts the I / O instruction, and the host issues the I / O instruction. The IP sets “00” in LPARNO of UCW, sets “1” in NUMUCWQ of UCWQ, sets “000A” in TUCWNO, and sets “000A” in BUCWNO to start the IOP. The IOP accesses the UCWQ according to the SUCWQ of the internal information and recognizes that there is a processing request to the input / output device of DEVNO “0020”.
[0026]
Then, the IOP accesses the UCW and activates the CH of CHNO “20” corresponding to PM “80” in accordance with “000A” of TUCWNO, so that the I / O instruction issued by the host is input / output to / from DEVNO “0020”. Let the device run. When the input / output device of DEVNO “0020” completes the execution of the input / output instruction, the CH of CHNO “20” reports the completion of the execution of the input / output instruction of DEVNO “0020” to the IOP, and the IOP follows the LPARNO of UCW. "1" is set to NUMIQB, "000A" is set to TUCWNO, and "000A" is set to BUCWNO of the IQB corresponding to the above host (see FIG. 9D).
[0027]
The IP accesses the UCW according to “000A” of the TUCWNO when the NUMIQB in the IQB corresponding to the host is “1”, and inputs the DEVNO “0020” to the host when the LPARNO of the UCW is “00”. Reports that the output device has finished executing an I / O instruction.
[0028]
[Problems to be solved by the invention]
In the above-described prior art, each guest operating in each LPAR behaves as if it occupies one computer system. However, one SCDS defines the I / O configuration of the entire system. This SCDS has a problem that the number of channel paths is limited because it is associated with one channel subsystem.
[0029]
In the case of the prior art, the CHPID is 8 bits, and the size is determined by the architectural restrictions of the computer system. For this reason, the above-described prior art has a problem that the number of channel paths is limited to 256 at the maximum from the viewpoint of one LPAR or the entire system.
[0030]
In recent years, as the performance of a single processor has been greatly improved and the use of multiprocessors has been increased in the instruction processing apparatus, the above-described restriction on input / output processing has caused an imbalance between the load of the instruction processing apparatus and the load of the input / output apparatus as a whole system. ing.
[0031]
SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems of the prior art and eliminate the limitation on the resources related to input / output in an LPAR environment, particularly the number of channel paths, without changing the architecture of the computer system seen from the user. It is to provide a virtual computer system.
[0032]
[Means for Solving the Problems]
According to the present invention, the object is: One or more instruction processing devices, a main storage device, a plurality of input / output processing devices, a service processor, a plurality of input / output devices, and a hardware mechanism for controlling a plurality of logical computers are provided. In a virtual machine system in which an input / output operation is performed based on output configuration control information, the service processor associates each of the plurality of input / output processing devices with one of the plurality of input / output configuration control information. And means for generating first control information of the association, wherein the hardware mechanism associates each of the plurality of logical computers with one of the plurality of input / output configuration control information. Means for generating control information for the plurality of input / output structures in a hardware-dedicated area on the main storage device in a format that can be referred to by the hardware mechanism. An input / output control information storage area for storing control information in each input / output configuration control information unit; and an area for storing the first and second control information, wherein the service processor, the instruction processing device, and the hardware mechanism are provided. Comprises means for storing the input / output control information and the first and second control information in a hardware-dedicated area on a main storage device, wherein the instruction processing device issues an input / output instruction of a hardware mechanism. Means for designating third control information for associating one to be used for an input / output operation from among the plurality of input / output control information, wherein the instruction processing device is configured to execute an input / output command issued by each logical computer or a hardware mechanism. Means for referring to the second and third control information when executing an instruction and selecting and using one of a plurality of input / output control information to be used for an input / output operation; Refers to the first control information when the input operation performed with the means for selecting use one to be used for input and output operations from a plurality of said output control information This is achieved by:
[0033]
Specifically, the present invention provides a means for associating each input / output processing device with one of a plurality of SCDSs, and a means for generating control information (IOPINFO) for this association in the SVP. An area for storing control information (LPARINFO) for associating an LPAR with one of a plurality of SCDSs in a hardware mechanism, and storing a plurality of SCDSs in units of each SCDS in a format that can be referred to by hardware (this area) The HSAIOA, the IOPINFO, and the LPARINFO are stored in a hardware-dedicated area on the main storage device, and the HSAIOA, the IOPINFO, and the LPARINFO are stored on the main storage device. The means for storing in the hardware dedicated area of SVP, IP and hardware Means for instructing control information (SID) for associating one of the plurality of HSAIOAs to be used for input / output operations when the hardware mechanism issues an input / output instruction, and each LPAR or hardware mechanism The IP includes means for referring to the LPARINFO and SID at the time of execution of the input / output instruction issued by the IP and selecting and using one of the plurality of HSAIOAs to be used for the input / output operation, and executing the IOPINFO at the time of execution of the input / output operation. The IOP is provided with means for referring to and selecting and using one of the plurality of HSAIOAs to be used for the input / output operation.
[0034]
In the present invention, the SVP associates each input / output processing device with a plurality of SCDSs and generates control information (IOPINFO) for the association, and controls information (LPARINFO) that associates each LPAR with the plurality of SCDSs. ) Is generated by the host, and at the time of system startup, the IOPINFO, LPARINFO, and a plurality of SCDSs are stored in a hardware-dedicated area on the main storage device for each SCDS in the SVP, IP, and hardware mechanism. When the I / O instruction is issued, the mechanism indicates control information (SID) for associating one used for the I / O operation from the plurality of HSAIOAs, and the IP executes the I / O instruction issued by each LPAR or hardware mechanism. Sometimes, referring to the LPARINFO and the SID, a plurality of the HSAIOA One used for input / output operation is selected and used from among the IOPs, and the IOP refers to the IOPINFO at the time of execution of the input / output operation, and selects and uses one used for the input / output operation from among the plurality of HSAIOAs. .
[0035]
As described above, according to the present invention, it is possible to eliminate the limitation on resources related to input / output, in particular, the number of channel paths without changing the architecture seen from the user.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a virtual machine system according to the present invention will be described in detail with reference to the drawings.
[0037]
FIG. 2 is a diagram showing an SVP frame screen for associating SCDS and IOP, and FIG. 3 is an MS of an HSA common area (HSACOA) and an HSAIOG unique area (HSAIOA) provided for each IO group in one embodiment of the present invention. FIG. 4 is a diagram showing a detailed format of FIG. 3, FIG. 5 is a diagram showing internal information held by the IOP, and FIG. 6 is a diagram showing contents of a general-purpose register of IP.
[0038]
The virtual computer system to which the present invention is applied has the same configuration as that already described in the section of the prior art with reference to FIG. The SCDS selection frame screen is the same as that of the prior art shown in FIG.
[0039]
Next, the operation of executing an I / O instruction when the input / output configuration of the virtual machine system of FIG. 1 is expanded according to the present invention will be described.
[0040]
Which SCDS is used at system startup is determined by inputting the SCDS number into the SCDS number input area 30-1 to 30-i in the SVP frame shown in FIG. It is determined by selecting a plurality of SCDSs, thereby performing an input / output operation.
[0041]
According to an embodiment of the present invention, a plurality of selected SCDSs are associated with a plurality of IOPs by using an SVP frame, and hardware resources in input / output operations can be allocated to each SCDS unit. That is, in the SVP frame screen shown in FIG. 2 for associating the SCDS with the IOP, an SCDS number is input into an area shown as 41 in FIG. 2A and an area shown as 51 in FIG. )) And an area indicated as 52-1 to 52-8 in FIG. 2 (b) by inputting an IOP number, the SCDS can be associated with the IOP. In this way, by selecting a plurality of SCDSs and associating each SCDS with an IOP, an input device group (IOG) can be formed for each SCDS.
[0042]
In one embodiment of the present invention, when the hardware system is initialized, the plurality of SCDS information and the correspondence information between the SCDS and the IOP are stored in the HSACOA, which is the HSA common area of the MS, and in the HSAIOG provided in each IOG unit. It is stored in the area HSAIOA.
[0043]
HSACOA is composed of two tables, LPARINFO and IOPINFO, as shown in FIG. The LPARINFO is an area for storing LPAR information configured and defined by each SCDS, and is information indicating to which IOG each LPAR issues an I / O instruction. Also, as described in FIG. 2, the IOPINFO is information selected by the SVP frame, and is information indicating from which IOG each IOP executes an I / O instruction.
[0044]
Information specific to each SCDS is set in the HSAIOA of each IOG in the same format as that of the HSAIOA in the conventional technology. Also, as shown in FIG. 5, the IOP also has the IOG DIRECTORY indicated in the above-mentioned IOPINFO, and this information is transmitted from the SVP 7 at the time of initializing the system to the IOP by transmitting the head HSAIOA address of the IOG to the IOP. As a result, the IOP itself accesses the HSAIOA of the corresponding IOG and sets DIRECTORY.
[0045]
Hereinafter, with reference to FIGS. 1 to 4, an operation of executing an I / O instruction of a virtual machine system in which an input / output configuration has been extended according to an embodiment of the present invention will be described.
[0046]
First, using the SVP frame shown in FIG. 7B, the SCDSNO to be used for the initial setting of the system is selected. In this example, "0" and "1" are input in the SCDSNO input field, so "0" and "1" are selected as SCDS. Further, the correspondence between the selected SCDS and IOP is set using the SVP frame. As for SCDS "0", since "0" and "1" are input in the input field of IOPNO as illustrated in FIG. 2A, SCDS "0" and IOP "0" and " 1 ". As illustrated in FIG. 2B, for the SCDS “1”, since “2” and “3” are input in the input field of the IOPNO, the SCDS “1” and the IOP “2” are input. And "3" are associated with each other. The selected information is stored in the HD 8 by the SVP 7. Here, LPARNO "1", CHNO "20" and DEVNO "0020" are structurally defined for SCDS "0", and LPARNO "2", CHNO "20" and DEVNO "0020" for SCDS "1". Is defined.
[0047]
A point to be noted in one embodiment of the present invention is that the channel path of the same CHNO and the I / O device of the same DEVNO defined in different SCDSs are physically different from each other as described above. is there.
[0048]
The SCDS and the correspondence information between the SCDS and the IOP are stored in the HSACOA, HSAIOA, and IOP in a format as shown in FIGS. 3, 5, and 4 when hardware initialization is performed. As shown in FIG. 3, the head MS address of the HSACOA is “01000”, the head MS address of the HSAIOA of IOG “0” is “10000”, and the head MS address of the HSAIOA area of the IOG “1” is “20000”. The details of each of these areas are set as shown in FIG. Hereinafter, these details will be described with reference to FIG.
[0049]
In the LPARINFO of HSACOA, since LPARNO "1" is defined in SCDS "0" and LPARNO "2" is defined in SCDS "1", IOGNO "00" and LPARNO "2" are in the area of LPARNO "1". Is set to IOGNO "01". Since IOPINFO is set as shown in FIGS. 2A and 2B by the SVP frame, IOGNO “00”, IOPNO “2”, and “3” are set in the areas of IOPNO “0” and “1”. Is set to IOGNO "01".
[0050]
As described with reference to FIG. 3, the HSAIOA of IOG “0” is stored in the order of DIRECTORY, UCWQ, IQB, PCW, and UCW from the MS address “10000”. At the time of initial setting, since no input / output instruction is executed, UCWQ and IQB are set to all 0s. In the PCW, since CHNO "20" is defined in SCDS "0", V and CHNO "20" are set in the area of CHNO "20". In the UCW, DEVNO "0020" is defined in SCDS "0", and if DEVNO "0020" is stored in the UCW as the tenth DEV among SCDS "0" DEVs, the UCWNO "000A" area V, DEVNO “0020” and UCWNO “000A” are set.
[0051]
Assuming that the input / output device of the DEVNO “0020” of the IOG “0” is connected to the CHNO “20” of the IOG “0”, the PM “80” and the CHNO “20” are located in the area of the UCWNO “000A”. Is set.
[0052]
The HSAIOA of IOG “1” is stored in the order of DIRECTORY, UCWQ, IQB, PCW, and UCW from the MS address “20000”. As for IOG “1”, similarly to IOG “0”, CHNO “20” and DEVNO “0020” are configured and defined, UCW setting conditions are the same as SCDS “0”, and IOG “1”. If the input / output device of the DEVNO “0020” is connected to the CHNO “20” of the IOG “1”, the UCW is the same as the PCW and DEVNO “0020” of the CHNO “20” in the region of the IOG “0”. Is set.
[0053]
As the internal information of the IOP, since the IOP “0” and “1” are set to the IOG “0” by the IOPINFO, the DIRECTORY of the HSAIOA of the IOG “0” is set, and the IOP “2” and “3” are set. Since IOGINFO is set to IOG "1", the HSAIOA DIRECTORY of IOG "1" is set.
[0054]
In the LPAR mode, as described in the operation of executing the I / O instruction of the related art, there are a case where the guest program executes the I / O instruction and a case where the host program executes the I / O instruction. In the embodiment, the IP executes the processing while determining which IOG should execute these I / O instructions. When the guest directly executes the I / O instruction, the IP obtains an IOG number corresponding to the LPAR number described in the SD of the SIE instruction from the LPARINFO of the HSACOA, and uses the I / O using the HSAIOA corresponding to the IOG. Execute the instruction. On the other hand, when the host executes the I / O instruction, the host program specifies the IOG information in the GR1 of the IP as shown in FIG. 6, and the IP uses the HSAIOA corresponding to the IOG based on this information. And execute the I / O instruction.
[0055]
The virtual machine system according to the embodiment of the present invention can extend the input / output configuration as described above, and can execute I / O instructions between a program and hardware.
[0056]
Hereinafter, the operation of the embodiment of the present invention will be described assuming that the I / O instruction has been issued from the LPAR 6-1 and the LPAR 6-2 to the input device of DEVNO "0020". The I / O command in the LPAR mode according to the embodiment of the present invention is started when the host mechanism 22 activates the LPAR 6-1 and the LPAR 6-2 by the SIE command.
[0057]
The IP executing the I / O instruction of the LPAR 6-1 sets “0001000A” in the GR1 according to the instruction of the LPAR 6-1 and the LPARINFO on the HSACOA corresponding to the LPAR 6-1 indicated by the SD of the SIE instruction sets the IOG “0”. , The UCW corresponding to the UCWNO “000A” on the HSAIOA of IOG “0” is accessed according to the MS address indicated in the SUCW in the DIRECTORY on the HSAIOA of IOG “0”, and this I / O It is checked whether the instruction is directly executable by the LPAR 6-1. If the instruction is executable, the processing of the I / O instruction is continued.
[0058]
The IP executing the I / O instruction of the LPAR6-2 sets “0001000A” in GR1 according to the instruction of the LPAR6-2, and the LPARINFO on the HSACOA corresponding to the LPAR6-2 indicated in the SD of the SIE instruction is IOG “1”. , The UCW corresponding to UCWNO “000A” on the HSAIOA of IOG “1” is accessed according to the MS address indicated in the SUCW in the DIRECTORY on the HSAIOA of IOG “1”, and this I / O It is checked whether or not the instruction can be directly executed by the LPAR 6-2. If the instruction can be executed, the processing of the I / O instruction is continued.
[0059]
The IP executing the I / O instruction of the LPAR 6-1 sets the LPARNO of the UCW of the IOG "0" to "01" (see FIG. 4A), and further sets the UCWQ to NUMUCWQ "1" and the TUCWNO "000A. ", BUCWNO" 000A "is set, and IOPs 5-1 and 5-2 (IOG0IOP) are started. Also, the IP executing the I / O instruction of the LPAR 6-2 sets the LPARNO of the UCW of the IOG "1" to "02" (see FIG. 4A), and further sets the UCWQ to NUMUCWQ "1", TUCWNO " 000A "and BUCWNO" 000A "are set, and IOP5-35-4 (IOG1IOP) is started.
[0060]
The IOG0 IOP accesses the UCWQ according to the SUCWQ of the internal information, recognizes that there is a processing request to the DEVNO “0020”, accesses the UCW according to the TUCWNO “000A”, and activates the CHNO “20” corresponding to the PM “80”. This causes the I / O device of DEVNO "0020" to execute the I / O instruction issued by the LPAR 6-1. Similarly to the above, the IOG1 IOP accesses the UCWQ according to the SUCWQ of the internal information, recognizes that there is a processing request to the DEVNO "0020", accesses the UCW according to the TUCWNO "000A", and accesses the CHNO "corresponding to the PM" 80 ". By activating “20”, the I / O instruction issued by the LPAR 6-2 is executed by the input / output device of DEVNO “0020”.
[0061]
When the input / output device of DEVNO “0020” finishes executing the I / O instruction issued by the LPAR 6-1, the CHNO “20” terminates the execution of the input / output instruction by the input / output device of DEVNO “0020” for the IOG0IOP. The IOG0IOP sets NUMIQB “1”, TUCWNO “000A”, and BUCWNO “000A” in the IQB corresponding to the LPAR 6-1 (see FIG. 4C) on the HSAIOA according to the LPARNO of the UCW. When the input / output device of DEVNO “0020” finishes executing the I / O instruction issued by the LPAR 6-2, the CHNO “20” issues an I / O instruction of the input / output device of DEVNO “0020” to the IOG1 IOP. The end of execution is reported, and the IOG1IOP sets NUMQB “1”, TUCWNO “000A”, and BUCWNO “000A” in the IQB corresponding to LPAR6-2 (see FIG. 4C) on HSAIOA according to LPARNO of UCW.
[0062]
The IP executing the I / O instruction of the LPAR 6-1 accesses the UCW according to the TUCWNO “000A” because the NUMIQB in the IQB corresponding to the LPAR 6-1 of the IOG “0” is “1”, and the LPARNO of the UCW By being “01”, the end of execution of the input / output instruction by the input / output device of DEVNO “0020” is reported to the LPAR 6-1. Further, the IP executing the I / O instruction of the LPAR 6-2 accesses the UCW according to the TUCWNO “000A” because the NUMIQB in the IQB corresponding to the LPAR 6-2 of the IOG “1” is “1”, and Since LPARNO is "02", the end of execution of the input / output instruction by the input / output device of DEVNO "0020" is reported to LPAR6-2.
[0063]
When the above-mentioned I / O instruction cannot be directly executed by both the LPAR 6-1 and the LPAR 6-2, the host mechanism 2 intercepts the I / O instruction, and the host mechanism 2 itself issues the I / O instruction. . Since the LPAR 6-1 belongs to the IOG “0”, the host mechanism 2 specifies “0001000A” as the GR1 of the IP that executes the I / O instruction of the LPAR 6-1. Further, since the LPAR6-2 belongs to the IOG "1", the host mechanism 2 designates "0002000A" as the GR1 of the IP executing the I / O instruction of the LPAR6-2.
[0064]
The IP executing the I / O instruction of the LPAR 6-1 sets “00” (indicating that the host I / O instruction is being executed) to the LPARNO of the UCW of the IOG “0” because the GR1 is “0001000A” ( Referring to FIG. 4B), the UCWQ is set to NUMUCWQ “1”, TUCWNO “000A”, and BUCWNO “000A”, and the IOG0IOP is started. Similarly, the IP executing the I / O instruction of the LPAR 6-2 has “00” (indicating that the host I / O instruction is being executed) in the LPARNO of the UCW of the IOG “1” because the GR1 is “0002000A”. Is set (see FIG. 4B), and NUMCWQ “1”, TUCWNO “000A”, and BUCWNO “000A” are set in UCWQ, and the IOG1 IOP is started.
[0065]
The IOG0 IOP accesses the UCWQ according to the SUCWQ of the internal information and recognizes that there is a processing request for the input / output device of DEVNO “0020”. Then, the IOG0 IOP accesses the UCW according to the TUCWNO “000A” and activates the CHNO “20” corresponding to the PM “80”, thereby transmitting the I / O instruction issued by the host to the IOG “0” by the DEVNO “0020”. "Of the input / output device. Similarly to the above, the IOG1 IOP accesses the UCWQ according to the SUCWQ of the internal information and recognizes that there is a processing request for the input / output device of DEVNO “0020”. Then, the IOG1 IOP accesses the UCW according to the TUCWNO “000A” and activates the CHNO “20” corresponding to the PM “80”, thereby transmitting the I / O instruction issued by the host to the IOG “1” by the DEVNO “0020”. "Of the input / output device.
[0066]
When the input / output device of DEVNO “0020” of IOG “0” finishes executing the I / O instruction, the CHNO “20” reports the completion of the execution of the input / output instruction by the input / output device of DEVNO “0020” to IOG0IOP. Then, IOG0IOP sets NUMIQB “1”, TUCWNO “000A”, and BUCWNO “000A” in the IQB corresponding to the host (see FIG. 4D) on the HSAIOA according to the LPARNO of the UCW. When the input / output device of DEVNO “0020” of IOG “1” finishes executing the I / O command, the CHNO “20” terminates the execution of the input / output command of DEVNO “0020” for IOG1 IOP. The IOG1 IOP sets NUMIQB “1”, TUCWNO “000A”, and BUCWNO “000A” in the IQB corresponding to the host (see FIG. 4D) on the HSAIOA according to the LPARNO of the UCW.
[0067]
The IP executing the I / O instruction of the LPAR 6-1 accesses the UCW according to the TUCWNO “000A” because the NUMQB in the IQB corresponding to the host of the IOG “0” is “1”, and the LPARNO of the UCW becomes “1”. 00 ”, the host mechanism 2 is notified of the completion of the execution of the I / O instruction by the input / output device of DEVNO“ 0020 ”of IOG“ 0 ”. Also, the IP executing the I / O instruction of the LPAR 6-2 accesses the UCW according to the TUCWNO “000A” because the NUMIQB in the IQB corresponding to the host of the IOG “1” is “1”, and the LPARNO of the UCW Is "00", the completion of execution of the I / O instruction by the input / output device of DEVNO "0020" of IOG "1" is reported to the host mechanism 2.
[0068]
As described above, according to the embodiment of the present invention, since the configuration of the input / output resources is defined using a plurality of SCDSs, the same DEVNO connected to the same CHNO from a plurality of LPARs is used. When an I / O instruction is issued to an I / O having the same (the channel path of the same CHNO and the I / O of the same DEVNO are physically different), even if those I / O instructions are issued, Even if the O instruction is issued from the guest / host, the I / O instruction can be executed independently for each LPAR of each IOG.
[0069]
In other words, in the prior art, the input / output resources are limited to a range that can be defined by one SCDS when viewed from the whole system. However, in the embodiment of the present invention, the input / output resources are limited. Can be extended to a range that can be configured by a plurality of SCDSs, and therefore, the resources related to input / output for each LPAR can also be extended.
[0070]
As described above, the present invention has been specifically described based on the embodiment. However, the present invention is not limited to the above-described embodiment, and can be changed without departing from the scope of the invention.
[0071]
【The invention's effect】
As described above, according to the present invention, the SVP performs association between a plurality of IOPs and a plurality of SCDSs and generation of control information (IOPINFO) for this association, and associates the plurality of LPARs with the plurality of SCDSs. The host mechanism generates the associated control information (LPARINFO), and the SVP, IP, and host mechanism convert the IOPINFO, LPARINFO, and the plurality of SCDSs into a unit of each SCDS (the stored information is referred to as HSAIOA) in the main storage device. When the host mechanism issues an I / O command, the host mechanism indicates control information (SID) for associating one of the plurality of HSAIOAs to be used for the I / O operation. At the time of execution of the I / O instruction issued by the mechanism, referring to the LPARINFO and the SID, One of a plurality of HSAIOAs is selected and used from among a plurality of HSAIOAs, and when the IOP executes the input / output operation, the IOP refers to the IOPINFO to use one of the plurality of HSAIOAs for the input / output operation. One can be selected and used.
[0072]
According to the present invention, as described above, it is possible to eliminate the limitation on the resources related to input / output, particularly the number of channel paths, without changing the architecture seen by the user, and expand the input / output configuration of the system. .
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a virtual computer system according to a conventional technique and to which the present invention is applied.
FIG. 2 is a diagram showing an SVP frame screen for associating an SCDS with an IOP.
FIG. 3 is a diagram showing a storage format in an MS of an HSA common area (HSACOA) and an HSAIOG unique area (HSAIOA) provided for each IO group in one embodiment of the present invention.
FIG. 4 is a diagram showing a detailed format of FIG. 3;
FIG. 5 is a diagram showing internal information possessed by an IOP.
FIG. 6 is a diagram showing the contents of a general-purpose register of an IP.
FIG. 7 is a diagram showing an input / output configuration information (SCDS) selection frame screen according to the related art.
FIG. 8 is a diagram showing a storage format of an HSAIOA according to the related art.
FIG. 9 is a diagram showing details of FIG. 8;
FIG. 10 is a diagram showing internal information possessed by an input / output processing device (IOP).
FIG. 11 is a diagram showing contents of a general-purpose register of the instruction processing device (IP).
[Explanation of symbols]
1-1-1-2 Operating System (OS)
2 Hardware mechanism
3-1 to 3-2 Instruction processing device (IP)
4 Main storage device (MS)
5-1 to 5-4 input / output processing unit (IOP)
6-1 to 6-2 Logical Computer (LPAR)
7 Service Processor (SVP)
8 Disk file device (HD)

Claims

One or more instruction processing devices, a main storage device, a plurality of input / output processing devices, a service processor, a plurality of input / output devices, and a hardware mechanism for controlling a plurality of logical computers are provided. in a virtual computer system input and output operation based on the output configuration control information is executed, before SL service processor associates the one in the respective said plurality of input and output configuration control information of a plurality of input and output processing unit Means, and means for generating first control information of the association, wherein the hardware mechanism associates each of the plurality of logical computers with one of the plurality of input / output configuration control information. Means for generating the control information of the plurality of input / output structures in a hardware-dedicated area on the main storage device in a format that can be referred to by the hardware mechanism. An input / output control information storage area for storing control information in each input / output configuration control information unit; and an area for storing the first and second control information, wherein the service processor, the instruction processing device, and the hardware mechanism are provided. Comprises means for storing the input / output control information and the first and second control information in a hardware-dedicated area on a main storage device, wherein the instruction processing device comprises: Means for designating third control information for associating one to be used for an input / output operation from a plurality of the input / output control information, wherein the instruction processing device comprises: Means for referring to the second and third control information when executing an instruction and selecting and using one of a plurality of input / output control information to be used for an input / output operation; Means for referring to the first control information at the time of execution of an input / output operation, and selecting and using one of a plurality of the input / output control information to be used for the input / output operation. system.