JP3585109B2 - High frequency coupling circuit - Google Patents

High frequency coupling circuit Download PDF

Info

Publication number
JP3585109B2
JP3585109B2 JP2000069145A JP2000069145A JP3585109B2 JP 3585109 B2 JP3585109 B2 JP 3585109B2 JP 2000069145 A JP2000069145 A JP 2000069145A JP 2000069145 A JP2000069145 A JP 2000069145A JP 3585109 B2 JP3585109 B2 JP 3585109B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
circuits
coupling circuit
frequency circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000069145A
Other languages
Japanese (ja)
Other versions
JP2001257622A (en
Inventor
始 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2000069145A priority Critical patent/JP3585109B2/en
Publication of JP2001257622A publication Critical patent/JP2001257622A/en
Application granted granted Critical
Publication of JP3585109B2 publication Critical patent/JP3585109B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transceivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、家庭用のアナログコードレス電話機の高周波回路などに対して使用される高周波結合回路に関する。
【0002】
【従来の技術】
2台の子機と通信するために高周波回路を2つ搭載し、アンテナを1本のみ装備する家庭用のアナログコードレス電話機においては、送信出力を効率良くアンテナに伝えるために、2つの高周波回路の出力を整合回路を介して共通に接続し、1本のアンテナに接続している。
【0003】
図4は、従来の整合回路の第1の例を示す回路図である。この図において、61は第1高周波回路、62は第2高周波回路であり、これら第1および第2高周波回路61,62の各入力には、オーディオ信号とMSK信号とが入力されるコンパンダIC63,64の出力が接続される。この第1高周波回路61および第2高周波回路62は、1台の子機と通信するために片方が動作する状態、あるいは2台の子機と通信するために両方が動作する状態にCPU65によって制御される。このような第1および第2高周波回路61,62の出力と共通ノードc(この共通ノードcにアンテナ66が接続される)間に整合回路67が接続される。この整合回路67は、第1高周波回路61の出力と接地間に接続されたコンデンサ68、第1高周波回路61の出力と共通ノードc間に接続されたコイル69、第2高周波回路62の出力と接地間に接続されたコンデンサ70、第2高周波回路62の出力と共通ノードc間に接続されたコイル71、第1高周波回路61の出力と第2高周波回路62の出力間に接続された抵抗72、共通ノードcと接地間に接続されたコンデンサ73からなる。この整合回路67はウィルキンソン結合(分配)回路と称され、よく知られている。
【0004】
図5は従来の整合回路の第2の例を示す回路図である。この整合回路81は、図1の整合回路67から抵抗72を取り除いた回路と同一であり、第1高周波回路61の出力と接地間に接続されたコンデンサ68、第1高周波回路61の出力と共通ノードc間に接続されたコイル69、第2高周波回路62の出力と接地間に接続されたコンデンサ70、第2高周波回路62の出力と共通ノードc間に接続されたコイル71、共通ノードcと接地間に接続されたコンデンサ73からなる。この図5においても、第1および第2高周波回路61,62の各入力にはコンパンダIC63,64の出力が接続されており、かつ第1および第2高周波回路61,62はCPU65の制御の下、1台の子機あるいは2台の子機と通信するために、いずれか片方が動作する状態あるいは両方が動作する状態に設定される。
【0005】
【発明が解決しようとする課題】
しかしながら、図4の整合回路67では、第1及び第2高周波回路61,62の両方が動作する状態、および片方が動作する状態のどちらにおいても挿入損失が3dBある。一方、図5の整合回路81では、高周波回路が片方のみ動作した場合に挿入損失を1〜2dBと低くできるが、両方の高周波回路が動作すると5〜6dBの挿入損失となってしまう。すなわち、図4および図5の整合回路67,81は、2つの高周波回路の片方あるいは両方が動作するどちらかで、必ず一方の整合回路より挿入損失が大きくなってしまう。したがって、図4および図5の整合回路67,81は、2つの高周波回路の片方が動作するときと両方が動作するときの両方で必ずしも挿入損失が最適かつ最低の値ということはできず、改善の余地がある。
【0006】
本発明は上記の点に鑑みなされたもので、2つの高周波回路の片方が動作するときと両方が動作するときの両方で整合回路の挿入損失を最適かつ最低の値とすることができる高周波結合回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の高周波結合回路は、第1および第2高周波回路の各信号端子と接地間に接続された一対のコンデンサ、前記各信号端子と共通ノード間に接続された一対のコイル、前記共通ノードと接地間に接続されたコンデンサ、前記第1および第2高周波回路の信号端子間に接続される抵抗とからなる整合回路と、この整合回路の前記抵抗に直列に挿入されるスイッチング素子を有し、前記第1および第2高周波回路の片方が動作するときはスイッチング素子をオフ、第1および第2高周波回路の両方が動作するときはスイッチング素子をオンに設定する切り替え回路とを具備することを特徴とする。
【0008】
上記構成において、スイッチング素子としてはダイオードあるいは高周波スイッチを使用できる。また、共通ノードには1本のアンテナあるいは第3高周波回路が接続される。また、第1および第2高周波回路は、両方とも選択的に片方動作状態になることが可能であり、あるいは、第1および第2高周波回路の一方は常時動作状態となる。後者の場合、他方の高周波回路の動作状態、非動作状態に対応してスイッチング素子をオン/オフ制御する。
【0009】
【発明の実施の形態】
次に添付図面を参照して本発明による高周波結合回路の実施の形態を詳細に説明する。図3は本発明の高周波結合回路が使用されるアナログコードレス電話機の親機を示すブロック図である。この親機10は、親機全体を制御するCPU11を有し、このCPU11にダイヤラーIC25、LCD表示部13、フックスイッチ16が接続される。ダイヤラーIC25はDP/DTMF送出機能を有するとともにキーマトリックス12に接続する。ここで、キーマトリックス12は、留守キー、再生キー、ハンズフリーキー、登録キー、テンキー等を有し、各種の情報を入力する。LCD表示部13は、受信した発信者の電話番号等の各種の情報を表示する。フックスイッチ16は受話器が親機10上に設置されているか否かを判別する。
【0010】
17は回線端子で、リンガ信号を検出する着信検出回路18が接続され、この着信検出回路18の出力がCPU11に接続される。19は回線端子17の電圧極性反転が電話機内部に影響を与えないようにする整流回路、20は回線の接続・切断を行うDP送出回路、21は2線−4線変換を行うスピーチネットワークICであり、回線端子17はこれらの回路を介してCPU11に接続される。また、スピーチネットワークIC21には、受話器22、マイク23、スピーカ24、DSPIC15が接続されており、DSPIC15は、録音/再生、ハンズフリー、TONE/VOX検出、コーラーID受信機能を有し、CPU11および情報を記憶するROM14とも接続されている。ROM14は、受信した発信者の電話番号等の各種の情報を記憶し、電話帳としてのメモリ機能や留守録モード時の応答メッセージ、受信した発信者からのメッセージ等の音声データも記憶する。
【0011】
さらに、スピーチネットワークIC21およびCPU11は、子機と無線通信を行うためにコンパンダIC261,262を介して第1、第2高周波回路271,272に接続されており、この第1、第2高周波回路271,272のアンテナ側信号端子は高周波結合回路28を介してアンテナ29に接続される。高周波結合回路28はCPU11に接続される。
【0012】
図1は、図3のCPU11、コンパンダIC261,262、第1および第2高周波回路271,272、高周波結合回路28およびアンテナ29を示し、本発明の高周波結合回路の第1の実施形態を説明するための回路図である。この図において、オーディオ信号とMSK信号が入力されるコンパンダIC261,262の出力に接続された第1および第2高周波回路271,272はCPU11によって動作状態が制御される。すなわち、第1および第2高周波回路271,272は両方とも片方のみが動作する状態、あるいは両方が動作する状態に制御される。
【0013】
このような第1および第2高周波回路271,272の出力に接続される本発明に係る高周波結合回路28は、整合回路31と切り替え回路41からなる。整合回路31は、第1高周波回路271の出力と接地間に接続されたコンデンサ32、第1高周波回路271の出力と共通ノードc(この共通ノードcにアンテナ29が接続される)間に接続されたコイル33、第2高周波回路272の出力と接地間に接続されたコンデンサ34、第2高周波回路272の出力と共通ノードc間に接続されたコイル35、第1高周波回路271の出力と第2高周波回路272の出力間に接続される抵抗36、共通ノードcと接地間に接続されたコンデンサ37からなる。
【0014】
一方、切り替え回路41は、スイッチング素子としてのダイオード42と、コンデンサ43,44と、PNPトランジスタ45と、抵抗46,47,48とからなる。ダイオード42は、前記整合回路31の抵抗36の一端(第1高周波回路271の出力側一端)にカソードを接続して該抵抗36と直列に接続される。コンデンサ43は、ダイオード42のアノードと第1高周波回路271の出力間に接続される。PNPトランジスタ45は、エミッタが+B電圧に接続されるとともに、ベースが抵抗47を介してCPU11の制御出力に接続され、コレクタは抵抗46を介してダイオード42のアノードに接続される。このPNPトランジスタ45のコレクタと接地間にコンデンサ44が接続される。また、整合回路31の抵抗36の他端(第2高周波回路272の出力側)と接地間に抵抗48が接続される。
【0015】
このような構成において、第1および第2高周波回路271,272の片方がCPU11によって動作状態に制御されるとき、CPU11のPNPトランジスタ制御出力は“H”レベルとなる。したがって、このときは、PNPトランジスタ45がオフ状態になり、その結果としてダイオード42もオフ状態になる。したがって、第1および第2高周波回路271,272の片方が動作状態になるときは、これら第1および第2高周波回路271,272の出力間に接続された抵抗36がダイオード42によって前記出力間から切り離され、整合回路31は、従来の図5に示した整合回路と同一になる。そして、このときは第1および第2高周波回路271,272の片方が動作しているので、整合回路31の挿入損失は最大で2dBとなる。
【0016】
一方、第1および第2高周波回路271,272の両方がCPU11によって動作状態に制御されるときは、CPU11のPNPトランジスタ制御出力は“L”レベルとなる。したがって、PNPトランジスタ45がオン状態となる。すると、+B電圧がPNPトランジスタ45および抵抗46を介してダイオード42のアノードに供給されるので、ダイオード42がオン状態になる。そして、ダイオード42がオン状態となることにより、このダイオード42を介して抵抗36が第1および第2高周波回路271,272の出力間に接続される。すなわち、第1および第2高周波回路271,272の両方が動作するときは、整合回路31は、従来の図4に示した整合回路と同一になる。したがって、整合回路31の挿入損失は3dBとなる。
【0017】
以上のように、本発明の高周波結合回路28によれば、片方の高周波回路が動作するときは整合回路の挿入損失を2dB、両方の高周波回路が動作するときは整合回路の挿入損失を3dBとし得る。したがって、下記表1の従来技術との比較から分かるように、本発明の高周波結合回路28によれば、2つの高周波回路の片方が動作するときと両方が動作するときの両方で整合回路の挿入損失を最適かつ最低の値とすることができる。本発明の高周波結合回路28において整合回路の挿入損失が上記の数値となることは実験で確認されている。
【表1】

Figure 0003585109
【0018】
図2は本発明の高周波結合回路の第2の実施形態を説明するための回路図である。この第2の実施形態では、共通ノードcにアンテナに代えて第3高周波回路51が接続され、高周波回路間に本発明の高周波結合回路28が介在される。高周波結合回路28の具体的構成は上記第1の実施形態と全く同一であり、切り替え回路41で整合回路31の形態を変えることにより、片方の高周波回路が動作するときと両方の高周波回路が動作するときの両方で整合回路の挿入損失を最適かつ最低の値とすることができる。
【0019】
ただし、この第2の実施形態では、第1高周波回路271が常時動作する。したがって、CPU11は第2高周波回路272の動作/非動作を制御して、両方の高周波回路が動作する状態、片方の高周波回路が動作する状態に設定している。また、このように第2高周波回路272を制御するCPU出力を抵抗47を介してPNPトランジスタ45のベースに供給して、第2高周波回路272の動作/非動作に対応してPNPトランジスタ45をオン/オフ制御することにより、上記第1の実施形態と同様に、両方の高周波回路が動作するときにPNPトランジスタ45をオン状態、片方の高周波回路が動作するときにPNPトランジスタ45をオフ状態に設定している。これにより切り替え回路41および整合回路31が上記第1の実施形態と同様に動作し、第1の実施形態と同様の効果を得ることができる。
【0020】
なお、以上の実施形態は送信時を想定して説明したが、受信時は図1のアンテナ29、図2の第3高周波回路51側から信号が高周波結合回路28を介して第1、第2高周波回路271,272に入力され、この第1、第2高周波回路271,272の出力がコンパンダIC261,262に供給される。また、上記の実施の形態では、整合回路31の抵抗36と直列に挿入されるスイッチング素子としてダイオード42を使用したが、高周波スイッチなどその他のスイッチング素子を使用することもできる。さらに、上記実施形態は、本発明の高周波結合回路をアナログコードレス電話機の親機に用いた場合であるが、本発明の高周波結合回路はその他の電子機器の高周波回路に対しても用いることができる。
【0021】
【発明の効果】
以上詳細に説明したように本発明の高周波結合回路によれば、2つの高周波回路の片方が動作するときと両方が動作するときの両方で整合回路の挿入損失を最適かつ最低の値とすることができ、信号レベルに対する整合回路の影響を少なくすることができる。
【図面の簡単な説明】
【図1】本発明による高周波結合回路の第1の実施形態を示す回路図。
【図2】本発明による高周波結合回路の第2の実施形態を示す回路図。
【図3】本発明の高周波結合回路が使用されるコードレス電話機の親機を示すブロック図。
【図4】従来の整合回路の第1の例を示す回路図。
【図5】従来の整合回路の第2の例を示す回路図。
【符号の説明】
11 CPU
271,272 第1、第2高周波回路
28 高周波結合回路
29 アンテナ
31 整合回路
32,34,37 コンデンサ
33,35 コイル
36 抵抗
41 切り替え回路
42 ダイオード
45 PNPトランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high-frequency coupling circuit used for a high-frequency circuit of a home analog cordless telephone.
[0002]
[Prior art]
In a home analog cordless telephone equipped with two high-frequency circuits to communicate with two slave units and only one antenna, in order to transmit transmission output to the antenna efficiently, two high-frequency circuits are used. The outputs are commonly connected via a matching circuit and connected to one antenna.
[0003]
FIG. 4 is a circuit diagram showing a first example of a conventional matching circuit. In this figure, reference numeral 61 denotes a first high-frequency circuit, and 62 denotes a second high-frequency circuit. Each of the first and second high-frequency circuits 61, 62 has a compander IC 63, to which an audio signal and an MSK signal are input. 64 outputs are connected. The first high-frequency circuit 61 and the second high-frequency circuit 62 are controlled by the CPU 65 in a state in which one of them operates to communicate with one slave unit or a state in which both operate to communicate with two slave units. Is done. A matching circuit 67 is connected between the outputs of the first and second high-frequency circuits 61 and 62 and the common node c (the antenna 66 is connected to the common node c). The matching circuit 67 includes a capacitor 68 connected between the output of the first high-frequency circuit 61 and the ground, a coil 69 connected between the output of the first high-frequency circuit 61 and the common node c, and an output of the second high-frequency circuit 62. A capacitor 70 connected between the ground, a coil 71 connected between the output of the second high-frequency circuit 62 and the common node c, a resistor 72 connected between the output of the first high-frequency circuit 61 and the output of the second high-frequency circuit 62 , A capacitor 73 connected between the common node c and the ground. This matching circuit 67 is called a Wilkinson coupling (distribution) circuit and is well known.
[0004]
FIG. 5 is a circuit diagram showing a second example of the conventional matching circuit. This matching circuit 81 is the same as the circuit in which the resistor 72 is removed from the matching circuit 67 of FIG. 1, and is common to the output of the first high-frequency circuit 61 and the capacitor 68 connected between the ground and the output of the first high-frequency circuit 61. A coil 69 connected between the nodes c, a capacitor 70 connected between the output of the second high-frequency circuit 62 and the ground, a coil 71 connected between the output of the second high-frequency circuit 62 and the common node c, It comprises a capacitor 73 connected between the grounds. In FIG. 5 as well, outputs of compander ICs 63 and 64 are connected to respective inputs of the first and second high-frequency circuits 61 and 62, and the first and second high-frequency circuits 61 and 62 are controlled by the CPU 65. In order to communicate with one slave unit or two slave units, a state is set in which either one operates or a state in which both operate.
[0005]
[Problems to be solved by the invention]
However, in the matching circuit 67 of FIG. 4, the insertion loss is 3 dB in both the state where both the first and second high-frequency circuits 61 and 62 operate and the state where one of them operates. On the other hand, in the matching circuit 81 of FIG. 5, when only one of the high-frequency circuits operates, the insertion loss can be reduced to 1 to 2 dB. However, when both high-frequency circuits operate, the insertion loss becomes 5 to 6 dB. That is, in the matching circuits 67 and 81 in FIGS. 4 and 5, either one or both of the two high-frequency circuits operate, and the insertion loss is always larger than that of one of the matching circuits. Therefore, in the matching circuits 67 and 81 of FIGS. 4 and 5, the insertion loss cannot always be the optimum and lowest value when one of the two high-frequency circuits is operated and when both are operated. There is room for
[0006]
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has a high frequency coupling that can make the insertion loss of a matching circuit an optimal and minimum value both when one of two high frequency circuits operates and when both operate. It is intended to provide a circuit.
[0007]
[Means for Solving the Problems]
The high-frequency coupling circuit of the present invention includes a pair of capacitors connected between each signal terminal of the first and second high-frequency circuits and ground, a pair of coils connected between each of the signal terminals and a common node, and A matching circuit including a capacitor connected between ground and a resistor connected between signal terminals of the first and second high-frequency circuits, and a switching element inserted in series with the resistor of the matching circuit; A switching circuit that turns off the switching element when one of the first and second high-frequency circuits operates, and turns on the switching element when both the first and second high-frequency circuits operate. And
[0008]
In the above configuration, a diode or a high-frequency switch can be used as the switching element. In addition, one antenna or a third high-frequency circuit is connected to the common node. Further, both the first and second high-frequency circuits can be selectively operated in one of the states, or one of the first and second high-frequency circuits is always in the operation state. In the latter case, on / off control of the switching element is performed according to the operation state and non-operation state of the other high-frequency circuit.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of a high-frequency coupling circuit according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 3 is a block diagram showing a base unit of an analog cordless telephone using the high-frequency coupling circuit of the present invention. The master device 10 has a CPU 11 for controlling the entire master device, and a dialer IC 25, an LCD display unit 13, and a hook switch 16 are connected to the CPU 11. The dialer IC 25 has a DP / DTMF transmission function and is connected to the key matrix 12. Here, the key matrix 12 has an answering key, a play key, a hands-free key, a registration key, a numeric keypad, and the like, and inputs various information. The LCD display unit 13 displays various information such as the telephone number of the received caller. Hook switch 16 determines whether or not the handset is installed on base unit 10.
[0010]
Reference numeral 17 denotes a line terminal to which an incoming detection circuit 18 for detecting a ringer signal is connected, and an output of the incoming detection circuit 18 is connected to the CPU 11. Reference numeral 19 denotes a rectifier circuit for preventing the inversion of the voltage polarity of the line terminal 17 from affecting the inside of the telephone, reference numeral 20 denotes a DP sending circuit for connecting / disconnecting the line, and reference numeral 21 denotes a speech network IC for performing 2-wire to 4-wire conversion. The line terminal 17 is connected to the CPU 11 via these circuits. A receiver 22, a microphone 23, a speaker 24, and a DSPIC 15 are connected to the speech network IC 21. The DSPIC 15 has recording / playback, hands-free, TONE / VOX detection, caller ID reception functions, Is also connected to the ROM 14. The ROM 14 stores various information such as the telephone number of the received sender, and also stores voice data such as a memory function as a telephone directory, a response message in the answering machine mode, and a received message from the sender.
[0011]
Further, the speech network IC 21 and the CPU 11 are connected to first and second high-frequency circuits 271 and 272 via compander ICs 261 and 262 in order to perform wireless communication with the slave unit. , 272 are connected to an antenna 29 via a high-frequency coupling circuit 28. The high-frequency coupling circuit 28 is connected to the CPU 11.
[0012]
FIG. 1 shows the CPU 11, the compander ICs 261, 262, the first and second high-frequency circuits 271, 272, the high-frequency coupling circuit 28, and the antenna 29 of FIG. 3, and a first embodiment of the high-frequency coupling circuit of the present invention will be described. FIG. In this figure, the operation state of the first and second high-frequency circuits 271 and 272 connected to the outputs of the compander ICs 261 and 262 to which the audio signal and the MSK signal are input is controlled by the CPU 11. That is, the first and second high-frequency circuits 271 and 272 are both controlled to a state in which only one operates or a state in which both operate.
[0013]
The high-frequency coupling circuit 28 according to the present invention connected to the outputs of the first and second high-frequency circuits 271 and 272 includes a matching circuit 31 and a switching circuit 41. The matching circuit 31 is connected between the output of the first high-frequency circuit 271 and the ground, and between the output of the first high-frequency circuit 271 and the common node c (the antenna 29 is connected to the common node c). The coil 33, the capacitor 34 connected between the output of the second high-frequency circuit 272 and the ground, the coil 35 connected between the output of the second high-frequency circuit 272 and the common node c, the output of the first high-frequency circuit 271 and the second It comprises a resistor 36 connected between the outputs of the high frequency circuit 272 and a capacitor 37 connected between the common node c and ground.
[0014]
On the other hand, the switching circuit 41 includes a diode 42 as a switching element, capacitors 43 and 44, a PNP transistor 45, and resistors 46, 47 and 48. The diode 42 has a cathode connected to one end of the resistor 36 of the matching circuit 31 (one end on the output side of the first high-frequency circuit 271), and is connected in series with the resistor 36. The capacitor 43 is connected between the anode of the diode 42 and the output of the first high-frequency circuit 271. The PNP transistor 45 has an emitter connected to the + B voltage, a base connected to the control output of the CPU 11 via the resistor 47, and a collector connected to the anode of the diode 42 via the resistor 46. The capacitor 44 is connected between the collector of the PNP transistor 45 and the ground. Further, a resistor 48 is connected between the other end of the resistor 36 of the matching circuit 31 (the output side of the second high-frequency circuit 272) and the ground.
[0015]
In such a configuration, when one of the first and second high-frequency circuits 271 and 272 is controlled to the operating state by the CPU 11, the PNP transistor control output of the CPU 11 becomes “H” level. Therefore, at this time, the PNP transistor 45 is turned off, and as a result, the diode 42 is also turned off. Therefore, when one of the first and second high-frequency circuits 271 and 272 is in operation, the resistor 36 connected between the outputs of the first and second high-frequency circuits 271 and 272 is connected between the outputs by the diode 42. Separated, the matching circuit 31 becomes the same as the conventional matching circuit shown in FIG. At this time, since one of the first and second high-frequency circuits 271 and 272 is operating, the insertion loss of the matching circuit 31 is 2 dB at the maximum.
[0016]
On the other hand, when both the first and second high-frequency circuits 271 and 272 are controlled to the operating state by the CPU 11, the PNP transistor control output of the CPU 11 becomes "L" level. Therefore, PNP transistor 45 is turned on. Then, the + B voltage is supplied to the anode of the diode 42 via the PNP transistor 45 and the resistor 46, so that the diode 42 is turned on. When the diode 42 is turned on, the resistor 36 is connected between the outputs of the first and second high-frequency circuits 271 and 272 via the diode 42. That is, when both the first and second high-frequency circuits 271 and 272 operate, the matching circuit 31 becomes the same as the conventional matching circuit shown in FIG. Therefore, the insertion loss of the matching circuit 31 is 3 dB.
[0017]
As described above, according to the high-frequency coupling circuit 28 of the present invention, the insertion loss of the matching circuit is 2 dB when one of the high-frequency circuits operates, and the insertion loss of the matching circuit is 3 dB when both the high-frequency circuits operate. obtain. Therefore, as can be seen from the comparison with the prior art in Table 1 below, according to the high-frequency coupling circuit 28 of the present invention, the insertion of the matching circuit is performed both when one of the two high-frequency circuits operates and when both operate. The loss can be optimal and lowest. It has been experimentally confirmed that the insertion loss of the matching circuit in the high-frequency coupling circuit 28 of the present invention has the above value.
[Table 1]
Figure 0003585109
[0018]
FIG. 2 is a circuit diagram for explaining a high-frequency coupling circuit according to a second embodiment of the present invention. In the second embodiment, a third high frequency circuit 51 is connected to the common node c instead of the antenna, and the high frequency coupling circuit 28 of the present invention is interposed between the high frequency circuits. The specific configuration of the high-frequency coupling circuit 28 is exactly the same as that of the first embodiment, and the switching circuit 41 changes the form of the matching circuit 31 so that one of the high-frequency circuits operates and both of the high-frequency circuits operate. In both cases, the insertion loss of the matching circuit can be set to an optimum and minimum value.
[0019]
However, in the second embodiment, the first high-frequency circuit 271 always operates. Therefore, the CPU 11 controls the operation / non-operation of the second high-frequency circuit 272 so that both the high-frequency circuits operate and one of the high-frequency circuits operates. Further, the CPU output for controlling the second high-frequency circuit 272 is supplied to the base of the PNP transistor 45 via the resistor 47, and the PNP transistor 45 is turned on in response to the operation / non-operation of the second high-frequency circuit 272. In this manner, the PNP transistor 45 is turned on when both high-frequency circuits operate, and the PNP transistor 45 is turned off when one of the high-frequency circuits operates, as in the first embodiment. are doing. Thus, the switching circuit 41 and the matching circuit 31 operate in the same manner as in the first embodiment, and the same effects as in the first embodiment can be obtained.
[0020]
Although the above embodiment has been described assuming the time of transmission, at the time of reception, signals from the antenna 29 of FIG. 1 and the third high frequency circuit 51 of FIG. The signals are input to the high frequency circuits 271 and 272, and the outputs of the first and second high frequency circuits 271 and 272 are supplied to the compander ICs 261 and 262. In the above-described embodiment, the diode 42 is used as a switching element inserted in series with the resistor 36 of the matching circuit 31. However, other switching elements such as a high-frequency switch may be used. Furthermore, in the above embodiment, the high-frequency coupling circuit of the present invention is used for a base unit of an analog cordless telephone. However, the high-frequency coupling circuit of the present invention can be used for high-frequency circuits of other electronic devices. .
[0021]
【The invention's effect】
As described above in detail, according to the high-frequency coupling circuit of the present invention, the insertion loss of the matching circuit is set to the optimum and lowest value both when one of the two high-frequency circuits operates and when both operate. Therefore, the influence of the matching circuit on the signal level can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of a high-frequency coupling circuit according to the present invention.
FIG. 2 is a circuit diagram showing a second embodiment of the high-frequency coupling circuit according to the present invention.
FIG. 3 is a block diagram showing a base unit of a cordless telephone using the high-frequency coupling circuit of the present invention.
FIG. 4 is a circuit diagram showing a first example of a conventional matching circuit.
FIG. 5 is a circuit diagram showing a second example of a conventional matching circuit.
[Explanation of symbols]
11 CPU
271, 272 First and second high-frequency circuits 28 High-frequency coupling circuit 29 Antenna 31 Matching circuits 32, 34, 37 Capacitors 33, 35 Coil 36 Resistor 41 Switching circuit 42 Diode 45 PNP transistor

Claims (6)

第1および第2高周波回路の各信号端子と接地間に接続された一対のコンデンサ、前記各信号端子と共通ノード間に接続された一対のコイル、前記共通ノードと接地間に接続されたコンデンサ、前記第1および第2高周波回路の信号端子間に接続される抵抗とからなる整合回路と、
この整合回路の前記抵抗に直列に挿入されるスイッチング素子を有し、前記第1および第2高周波回路の片方が動作するときはスイッチング素子をオフ、第1および第2高周波回路の両方が動作するときはスイッチング素子をオンに設定する切り替え回路と
を具備することを特徴とする高周波結合回路。
A pair of capacitors connected between each signal terminal of the first and second high-frequency circuits and ground, a pair of coils connected between each signal terminal and a common node, a capacitor connected between the common node and ground, A matching circuit comprising a resistor connected between signal terminals of the first and second high-frequency circuits;
The matching circuit has a switching element inserted in series with the resistor. When one of the first and second high-frequency circuits operates, the switching element is turned off, and both the first and second high-frequency circuits operate. A high frequency coupling circuit, comprising: a switching circuit for setting a switching element to ON when the switching is ON.
スイッチング素子はダイオードであることを特徴とする請求項1に記載の高周波結合回路。The high frequency coupling circuit according to claim 1, wherein the switching element is a diode. スイッチング素子は高周波スイッチであることを特徴とする請求項1に記載の高周波結合回路。The high frequency coupling circuit according to claim 1, wherein the switching element is a high frequency switch. 共通ノードには1本のアンテナあるいは第3高周波回路が接続されることを特徴とする請求項1に記載の高周波結合回路。The high-frequency coupling circuit according to claim 1, wherein one common antenna or a third high-frequency circuit is connected to the common node. 第1および第2高周波回路は、両方とも選択的に片方動作状態になることを特徴とする請求項1に記載の高周波結合回路。2. The high-frequency coupling circuit according to claim 1, wherein both the first and second high-frequency circuits selectively enter one operation state. 第1および第2高周波回路の一方は常時動作状態で、他方の高周波回路の動作状態、非動作状態に対応してスイッチング素子をオン/オフ制御することを特徴とする請求項1に記載の高周波結合回路。2. The high-frequency device according to claim 1, wherein one of the first and second high-frequency circuits is always in an operating state, and the switching element is turned on / off in accordance with an operating state and a non-operating state of the other high-frequency circuit. Coupling circuit.
JP2000069145A 2000-03-13 2000-03-13 High frequency coupling circuit Expired - Fee Related JP3585109B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000069145A JP3585109B2 (en) 2000-03-13 2000-03-13 High frequency coupling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000069145A JP3585109B2 (en) 2000-03-13 2000-03-13 High frequency coupling circuit

Publications (2)

Publication Number Publication Date
JP2001257622A JP2001257622A (en) 2001-09-21
JP3585109B2 true JP3585109B2 (en) 2004-11-04

Family

ID=18588088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000069145A Expired - Fee Related JP3585109B2 (en) 2000-03-13 2000-03-13 High frequency coupling circuit

Country Status (1)

Country Link
JP (1) JP3585109B2 (en)

Also Published As

Publication number Publication date
JP2001257622A (en) 2001-09-21

Similar Documents

Publication Publication Date Title
JP3508776B2 (en) Transceiver
JP3585109B2 (en) High frequency coupling circuit
JPS62245738A (en) Power switch circuit control method for cellular system radiotelephony set
JP3767158B2 (en) Communication apparatus and storage medium
JP2610976B2 (en) DTMF dialer
JP2863451B2 (en) Data communication method of communication terminal using mobile communication device
JP2921251B2 (en) Facsimile machine with cordless telephone
KR200165358Y1 (en) Fixed unit for improving a tone quality in a radio telephone having a keyphone line as well as having an office line
JPH05136865A (en) Hand-free telephone system
KR940004459B1 (en) Hand-free circuit and control method of car-phone
KR930003156B1 (en) Communication method between doorphone and main telephone
JPH09181812A (en) Telephone set with tone signal automatic switching function
JP3660971B2 (en) Telephone
JPH05110718A (en) Modem
KR890004366Y1 (en) On-hook dialing and holding sound transmitting telephone
JPH03145849A (en) Telephone set
JP2599310B2 (en) Cordless telephone equipment
JP3244455B2 (en) Cordless phone system cordless handset
JP2976827B2 (en) Wireless telephone
JPH0662155A (en) Telephone equipment
JPH11510035A (en) Auxiliary equipment for communication devices
JPS60223284A (en) Preventing circuit for leakage of audible sound
JPS60206355A (en) Telephone set provided with holding function
JPS61251260A (en) Loudspeaking telephone set
JP2002101469A (en) Master set for cordless telephone system

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100813

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110813

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120813

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees