JP3578543B2 - Driving method of PDP - Google Patents

Driving method of PDP Download PDF

Info

Publication number
JP3578543B2
JP3578543B2 JP4856596A JP4856596A JP3578543B2 JP 3578543 B2 JP3578543 B2 JP 3578543B2 JP 4856596 A JP4856596 A JP 4856596A JP 4856596 A JP4856596 A JP 4856596A JP 3578543 B2 JP3578543 B2 JP 3578543B2
Authority
JP
Japan
Prior art keywords
sustain electrodes
group
sustain
discharge
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4856596A
Other languages
Japanese (ja)
Other versions
JPH09244573A (en
Inventor
晋也 福田
圭一 別井
治 豊田
忠義 小坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4856596A priority Critical patent/JP3578543B2/en
Publication of JPH09244573A publication Critical patent/JPH09244573A/en
Application granted granted Critical
Publication of JP3578543B2 publication Critical patent/JP3578543B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、面放電が生じるようにサステイン電極が配置されたマトリクス表示形式のPDP(プラズマディスプレイパネル)の駆動方法に関する。
【0002】
選択発光に壁電荷を利用するAC駆動形式のPDPの内、特に面放電型PDPは、蛍光体によるカラー表示に適しており、ハイビジョン用の大画面表示デバイスとして注目されている。
【0003】
【従来の技術】
一般的な面放電型PDPでは、マトリクス表示のライン毎に一対のサステイン電極が配置されており、サステイン電極の総数は2n(nはライン数)である。各サステイン電極対がライン毎に独立しているので、ライン順次のアドレッシングを容易に行うことができる。この種のPDPによる表示には、ライン順次のアドレッシング動作とサステイン電極対に交番電圧を印加するサステイン動作とを時分割で行う駆動方法が採用されている。
【0004】
一方、サステイン電極を等間隔に配列し、各サステイン電極を2つのラインの表示に共用する構造の面放電型PDPが提案されている(特開平2−220330号)。サステイン電極の総数は(n+1)である。このPDPの電極構成は、上述の一般的な面放電型PDPと比べると、サステイン電極の配列密度を高めることができるので、高精細化及び高輝度化に適している。上記の公報には、駆動方法として、アドレッシング動作とサステイン動作とを並行して行う方法が開示されている。
【0005】
【発明が解決しようとする課題】
上述の一般的な面放電型PDPで採用されている駆動方法によれば、ライン走査周期をサステイン電圧の印加周期より短く設定することができるので、数百のラインの走査を行うアドレッシングの所要時間を短縮することができる。階調表示の上でアドレッシングの所要時間はできるだけ短い方がよい。また、各ラインのサステイン期間に時間的なズレがないので、動画の表示品質を高めることができる。
【0006】
本発明は、サステイン電極を隣接する2つのラインの表示に共用する構造のPDPにおいて、アドレッシング動作とサステイン動作とを時分割で行う形式の駆動を実現し、アドレッシングの高速化を図ることを目的としている。
【0007】
【課題を解決するための手段】
前画面の影響を避けるには、アドレッシングに先立って壁電荷の蓄積状態を初期化しなければならない。サステイン電極対がライン毎に独立している場合には、全てのラインの帯電状態が一様であればよいので、例えば過剰の壁電荷によるいわゆる自己放電を生じさせて壁電荷を消去するだけでよい。しかし、サステイン電極が隣接する2つのラインに跨がる場合には、帯電状態が一様であると、ライン順次のアドレッシングを行うことができない。
【0008】
請求項1の発明の方法は、ライン方向に延びる(n+1)本のサステイン電極によってライン数がn(n≧4)のマトリクス表示を行うように構成されたPDPの駆動方法であって、全てのラインにおいて単位発光領域内の列方向の一方側に第1極性の壁電荷が存在し且つ他方側には実質的に第1極性の壁電荷が存在しない帯電状態を形成する第1動作と、前記第1極性の壁電荷を利用してライン順次のアドレッシングを行う第2動作と、全ラインに対して一斉にサステイン電圧を印加する第3動作とを繰り返すものである。
【0009】
請求項2の発明の方法は、前記サステイン電極を、配列方向の一端側から数えた値Kが、0を含む正の整数Mを用いて表される、(K=1+4M)の条件を満たす第1群、(K=2+4M)の条件を満たす第2群、(K=3+4M)の条件を満たす第3群、及び(K=4+4M)の条件を満たす第4群に区分したときに、前記第1動作が、全てのサステイン電極間で放電を生じさせる第1ステップと、前記第2群のサステイン電極とそれらに隣接する前記第3群のサステイン電極との間で放電を生じさせる第2ステップと、前記第1群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間で放電を生じさせる第3ステップとからなるものである
【0010】
請求項3の発明の方法は、前記第1動作が、全てのサステイン電極間で放電を生じさせる第1ステップと、前記第2群のサステイン電極とそれらに隣接する前記第3群のサステイン電極との間で放電を生じさせる第2ステップと、前記第1群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間で放電を生じさせる第3ステップと、前記第1群のサステイン電極とそれらに隣接する前記第2群のサステイン電極との間、及び前記第3群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間で放電を生じさせる第4ステップと、前記第1群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間、及び前記第2群のサステイン電極とそれらに隣接する前記第3群のサステイン電極との間で放電を生じさせる第5ステップとからなるものである
【0012】
【発明の実施の形態】
図1は本発明に係るPDP1の電極構成の模式図である。
PDP1では、サステイン電極X,Yがマトリクス表示領域SCの列方向に沿って交互に配列されており、ライン方向に沿ってアドレス電極Aが配列されている。サステイン電極X,Yの総数はライン数nに1を加算した値である。サステイン電極X,Yの配列間隔は、現実的な範囲の駆動電圧(例えば100〜200V)で面放電を生じさせることのできる数十μm程度の寸法に選定されている。なお、実際にはサステイン電極X,Yの幅は100〜200μm程度である。
【0013】
各サステイン電極X,Yは、ライン順次走査を可能とするために個別電極とされている。隣接するサステイン電極X,Yどうしがサステイン電極対を構成し、1本のラインLに対応する。つまり、配列の両端を除く合計(n−1)本のサステイン電極X,Yは、それぞれが2本のラインLの表示に用いられる。両端のサステイン電極X,Yは、1本のラインLの表示に用いられる。各ラインLにおいて、単位発光領域(サブピクセル)毎に面放電セルCが画定される。
【0014】
図2はPDP1の内部構造を示す図である。図2(B)は図2(A)のb矢視断面図である。
PDP1では、前面側のガラス基板11の内面にサステイン電極X,Yが配列されている。そして、これらのサステイン電極X,Yを放電空間30に対して被覆するように、AC駆動のための誘電体層17が設けられている。誘電体層17の表面には保護膜18が蒸着されている。誘電体層17及び保護膜18はともに透光性を有している。サステイン電極X,Yは、それぞれがITO薄膜などの透明導電膜からなる幅の広い直線帯状の透明電極41と金属薄膜からなる幅の狭い直線帯状のバス電極42とから構成されている。バス電極42は、適正な導電性を確保するための補助電極であり、透明電極41の幅方向(列方向)の中央部に配置されている。そして、平面視においてバス電極42と重なるように、誘電体層17の上に隔壁19が設けられている。各隔壁19によって放電空間30がラインL毎に区画されている。一方、背面側のガラス基板21の内面には、サステイン電極X,Yと直交するようにアドレス電極Aが配列されている。各アドレス電極Aの間に、平面視直線状の隔壁29が1つずつ設けられている。これらの隔壁29によって放電空間30がライン方向にサブピクセル毎に区画されており、前面側の隔壁19と背面側の隔壁29の当接によって放電空間30の間隙寸法が規定されている。そして、アドレス電極Aの上部及び隔壁29の側面を含めて背面側の壁面を被覆するように、カラー表示のためのR,G,Bの3色の蛍光体層28が設けられている。
【0015】
マトリクス表示の1ラインにはサステイン電極Xの幅方向の一方側とサステイン電極Yの幅方向の他方側とが対応し、1列には1本のアドレス電極Aが対応する。そして、3列が1ピクセル(画素)EGに対応する。つまり、1ピクセルはライン方向に並ぶR,G,Bの3つのサブピクセルからなる。
【0016】
アドレス電極Aとサステイン電極X,Yとの間の対向放電によって、誘電体層17の帯電状態が制御される。サステイン電極X,Yに交互にサステインパルスを印加すると、所定量の壁電荷が存在する面放電セルCで基板面に沿った面放電(主放電)が生じる。蛍光体層28は、面放電で生じた紫外線によって局部的に励起されて所定色の可視光を放つ。この可視光の内、ガラス基板11を透過する光が表示光となる。なお、隔壁29の配置パターンがいわゆるストライプパターンであることから、放電空間30の内の各列に対応した部分は、全てのラインに跨がって列方向に連続している。各列内のサブピクセルの発光色は同一である。以上の構成のPDP1は、図示しない駆動ユニットと組み合わせて、コンピュータシステムのモニター、壁掛けTVなどとして使用される。
【0017】
次に、PDP1の駆動方法について説明する。
図3はフィールドfの構成図であり、図4は印加電圧の波形図である。
PDP1による表示に際しては、画面(1フレーム)に例えば1つのフィールドfを対応づける。ただし、テレビジョンのようにインタレース形式で走査された画面を再生する場合には、1画面(1フレーム)を表示するために2つのフィールドfを用いる。
【0018】
階調表示を行うためにフィールドfを例えば8つのサブフィールドsfに分割する。さらに、各サブフィールドsfを、リセット期間TR、アドレス期間TA、及びサステイン期間TSに区分する。各サブフィールドsfにおける輝度の相対比率が例えば1:2:4:8:16:32:64:128となるように重み付けをして、各サブフィールドsfのサステイン期間TSにおける発光回数を設定する。これによりサブピクセルの階調数は256となり、ピクセルでは256色の表示が可能である。各サブフィールドsfは、1つの階調レベルの画面表示期間である。
【0019】
リセット期間TRは、前画面の点灯状態の影響を防止するとともに、ライン順次のアドレッシングを可能とするために、後述の手順で所定の帯電状態を形成する期間である。リセット期間TRにおける駆動ユニットの動作が本発明の第1動作に相当する。
【0020】
アドレス期間TAは、ライン順次のアドレッシングを行う期間である。サステイン電極Xとサステイン電極Yとを区別せずに1本ずつ順に選択し、選択した電極に負極性のスキャンパルスPyを印加する。ラインの選択と同時に、点灯すべき面放電セルに対応したアドレス電極Aに対して、正極性のアドレスパルスPaを印加する。選択されたサステイン電極に対応した2つのラインの内、スキャンパルスPyと同じ負極性の壁電荷の存在する一方のラインにおいて、アドレスパルスPaの印加された面放電セルでサステイン電極とアドレス電極との間の放電が起こる。この放電によってサステイン動作に必要な帯電状態が形成される。アドレス期間TAの動作が本発明の第2動作に相当する。
【0021】
サステイン期間TSは、階調レベルに応じた輝度を確保するために、アドレッシングによって設定された点灯状態を維持する期間である。対向放電を防止するため、全てのアドレス電極Aを正極性の電位(例えばVs/2)にバイアスし、サステイン電極Xとサステイン電極Yとに対して交互に波高値Vsの正極性のサステインパルスPsを印加する。サステインパルスPsの印加毎に、アドレス期間TAにおいて壁電荷の蓄積したセルで面放電が生じる。サステイン期間TSの動作が本発明の第3動作に相当する。
【0022】
図5はリセット期間TRにおける帯電状態の変化を示す模式図である。図中の記号「☆」は放電を表している。
以下、図4及び図5を参照してリセット期間TRの動作を詳しく説明する。
【0023】
リセット期間TRにおいて、サステイン電極Xは2つの電極群に分類され、サステイン電極Yも2つの電極群に分類される。つまり、サステイン電極X,Yは、4つの電極群に分類される。
【0024】
第1群は、電極配列の一端側(先頭ライン側)からサステイン電極X,Yを区別せずに数えて(1+4M)番目のサステイン電極X(以下、サステイン電極Xaという)の集合である〔図1(B)参照〕。ここで、Mは0を含む正の整数である。第2群は(2+4M)番目のサステイン電極Y(以下、サステイン電極Yaという)の集合である。第3群は(3+4M)番目のサステイン電極X(以下、サステイン電極Xbという)の集合である。そして、第4群は(4+4M)番目のサステイン電極Y(以下、サステイン電極Ybという)の集合である。
【0025】
まず、図4のタイミングaで例えばサステイン電極Ya,Ybに正極性の書込みパルスPwを印加し、全てのラインで放電を生じさせる。これにより、図5(a)のように、サステイン電極Xa,Xbとサステイン電極Ya,Ybとの間では壁電荷の極性が異なり、個々のサステイン電極Xa,Xb,Ya,Ybに対応する2つのラインの間で極性が同一である帯電状態が形成される。つまり、各サステイン電極における帯電状態は隔壁19を鏡面としてみた鏡面対称である。鏡面対称のままでは、各電極にスキャンパルスPyを印加したときに2つのラインが選択されてしまう。
【0026】
鏡面対称性を崩すために、図4のタイミングbでサステイン電極Yaに負極性のパルスPiを印加するとともに、サステイン電極Xbに正極性のパルスPiを印加する。また、図4のタイミングcでサステイン電極Xaに正極性のパルスPiを印加するとともに、サステイン電極Ybに負極性のパルスPiを印加する。パルスPi,Pjの波高値は、パルスPi,Pjの両方が印加されたラインのみで放電が生じる程度の値に選定する〔図5(b),(c)〕。
【0027】
以上の3段階の処理により、図5(c)のように、全てのラインにおいて単位発光領域内の誘電体層17における列方向の一方側に負極性の壁電荷が存在し且つ他方側には実質的に負極性の壁電荷が存在せずに逆極性(ここでは正極性)の電荷が存在する帯電状態が形成され、アドレッシングの準備が完了する。
【0028】
この状態で、上述のようにサステイン電極Xa,Xb,Ya,Ybを1本ずつ順に選択して負極性のスキャンパルスPyを印加すると、負極性の壁電荷が存在するラインで対向放電が生じる。なお、実際のライン走査は、電極配列の2番目のサステイン電極から順に選択すればよい。
【0029】
上述の実施形態では、リセット期間TRにおいて図5(c)のような壁電荷状態を形成する駆動方法を説明したが、パネル製造の不均一性に起因しプラズマの生じ易さに依存する画素間の蓄積電荷量の差異を補うため、図5(c)の壁電荷状態の形成に続けて消去放電を生じさせるのが望ましい。具体的には、図4のタイミングdでサステイン電極Xa,Xbに正極性の消去パルスPeを印加し、図4のタイミングeでサステイン電極Ya,Ybに正極性の消去パルスPeを印加する。図5の例では、消去放電をより確実に生じさせるため、壁電荷の減衰を考慮してタイミングbで放電の生じなかったラインから先に消去を行うように消去パルスPeの印加順序が選定されている。消去放電を生じさせて不要の壁電荷を消失させることにより、壁電荷蓄積状態が均一化され、動作マージンが広がる。
【0030】
また、上述の実施形態においては、タイミングb〜eにおけるパルス印加の対象を固定であるものとして説明したが、周期的に変更するのが望ましい。すなわち、対象を固定とすると図5から明らかなように奇数番目と偶数番目のラインの間でリセット期間TRにおける放電回数に差異が生じる。そこで、例えばサブフィールドsf毎にパルスPi,Pj及び消去パルスPeの印加対象を1つ前のサブフィールドsfに対してシフトさせることにより、放電回数を均等化することができる。
【0031】
【発明の効果】
請求項1乃至請求項の発明によれば、サステイン電極を隣接する2つのラインの表示に共用する構造のPDPにおいて、アドレッシング動作とサステイン動作とを時分割で行う形式の駆動を実現し、アドレッシングの高速化を図ることができる。
【図面の簡単な説明】
【図1】本発明に係るPDPの電極構成の模式図である。
【図2】PDPの内部構造を示す図である。
【図3】フィールドの構成図である。
【図4】印加電圧の波形図である。
【図5】リセット期間における帯電状態の変化を示す模式図である。
【符号の説明】
1 PDP
X,Y サステイン電極
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving method of a matrix display type PDP (Plasma Display Panel) in which sustain electrodes are arranged so that surface discharge occurs.
[0002]
Among the AC-driven PDPs that use wall charges for selective light emission, surface-discharge PDPs, in particular, are suitable for color display using phosphors and have attracted attention as large-screen display devices for HDTV.
[0003]
[Prior art]
In a general surface discharge type PDP, a pair of sustain electrodes is arranged for each matrix display line, and the total number of sustain electrodes is 2n (n is the number of lines). Since each sustain electrode pair is independent for each line, line-sequential addressing can be easily performed. A display method of this type of PDP employs a driving method in which a line-sequential addressing operation and a sustain operation of applying an alternating voltage to a sustain electrode pair are performed in a time sharing manner.
[0004]
On the other hand, a surface discharge type PDP having a structure in which sustain electrodes are arranged at equal intervals and each sustain electrode is used for displaying two lines has been proposed (Japanese Patent Laid-Open No. 2-220330). The total number of the sustain electrodes is (n + 1). The electrode configuration of this PDP can increase the arrangement density of the sustain electrodes as compared with the above-mentioned general surface discharge type PDP, and is suitable for high definition and high brightness. The above publication discloses a driving method in which an addressing operation and a sustain operation are performed in parallel.
[0005]
[Problems to be solved by the invention]
According to the driving method employed in the above-described general surface discharge type PDP, the line scanning period can be set shorter than the sustain voltage application period, so that the time required for addressing for scanning several hundred lines is required. Can be shortened. The time required for addressing on the gray scale display should be as short as possible. Further, since there is no temporal shift in the sustain period of each line, the display quality of a moving image can be improved.
[0006]
SUMMARY OF THE INVENTION An object of the present invention is to realize addressing operation and sustaining operation in a time-division manner in a PDP having a structure in which a sustain electrode is shared for display of two adjacent lines, thereby achieving high-speed addressing. I have.
[0007]
[Means for Solving the Problems]
To avoid the influence of the previous screen, the accumulation state of the wall charges must be initialized prior to the addressing. When the sustain electrode pair is independent for each line, it is only necessary that the charging state of all the lines is uniform. Good. However, when the sustain electrode straddles two adjacent lines, line-sequential addressing cannot be performed if the charged state is uniform.
[0008]
The method according to the first aspect of the present invention is a method of driving a PDP configured to perform matrix display with n (n ≧ 4) lines by (n + 1) sustain electrodes extending in the line direction. A first operation of forming a charged state in which a wall charge of the first polarity exists on one side in the column direction within the unit light emitting region in the line and substantially no wall charge of the first polarity exists on the other side; The second operation of performing line-sequential addressing using wall charges of the first polarity and the third operation of simultaneously applying a sustain voltage to all lines are repeated.
[0009]
In the method according to the second aspect of the present invention, a value K obtained by counting the sustain electrodes from one end side in the arrangement direction satisfies a condition of (K = 1 + 4 M) , which is represented by a positive integer M including 0. When divided into a first group, a second group satisfying the condition (K = 2 + 4 M), a third group satisfying the condition (K = 3 + 4 M) , and a fourth group satisfying the condition (K = 4 + 4 M) Wherein the first operation causes a discharge between all the sustain electrodes, and causes a discharge between the second group of sustain electrodes and the third group of sustain electrodes adjacent thereto. A second step; and a third step of causing a discharge between the first group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto .
[0010]
4. The method according to claim 3, wherein the first operation causes a discharge between all the sustain electrodes, and the second group of sustain electrodes and the third group of sustain electrodes adjacent thereto. A second step of generating a discharge between the first group of sustain electrodes and a third step of generating a discharge between the first group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto; A fourth step of causing a discharge between the electrodes and the second group of sustain electrodes adjacent thereto and between the third group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto; Between the first group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto, and between the second group of sustain electrodes and the third group of sustain electrodes adjacent thereto. It is made of a fifth step of causing a discharge.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a schematic diagram of an electrode configuration of a PDP 1 according to the present invention.
In the PDP 1, the sustain electrodes X and Y are alternately arranged in the column direction of the matrix display area SC, and the address electrodes A are arranged in the line direction. The total number of the sustain electrodes X and Y is a value obtained by adding 1 to the number n of lines. The arrangement interval of the sustain electrodes X and Y is set to a size of about several tens of μm capable of generating a surface discharge at a practical range of drive voltage (for example, 100 to 200 V). In practice, the width of the sustain electrodes X and Y is about 100 to 200 μm.
[0013]
Each of the sustain electrodes X and Y is an individual electrode to enable line-sequential scanning. Adjacent sustain electrodes X and Y constitute a sustain electrode pair, and correspond to one line L. That is, a total of (n-1) sustain electrodes X and Y excluding both ends of the array are used for displaying two lines L, respectively. The sustain electrodes X and Y at both ends are used for displaying one line L. In each line L, a surface discharge cell C is defined for each unit light emitting region (sub-pixel).
[0014]
FIG. 2 is a diagram showing the internal structure of the PDP 1. FIG. 2B is a cross-sectional view taken along the arrow b in FIG.
In the PDP 1, sustain electrodes X and Y are arranged on the inner surface of the glass substrate 11 on the front side. A dielectric layer 17 for AC driving is provided so as to cover the sustain electrodes X and Y with respect to the discharge space 30. A protective film 18 is deposited on the surface of the dielectric layer 17. Both the dielectric layer 17 and the protective film 18 have translucency. Each of the sustain electrodes X and Y is composed of a wide linear band-shaped transparent electrode 41 made of a transparent conductive film such as an ITO thin film and a narrow linear band-shaped bus electrode 42 made of a metal thin film. The bus electrode 42 is an auxiliary electrode for ensuring appropriate conductivity, and is arranged at the center of the transparent electrode 41 in the width direction (column direction). The partition wall 19 is provided on the dielectric layer 17 so as to overlap the bus electrode 42 in a plan view. The discharge space 30 is divided for each line L by each partition wall 19. On the other hand, on the inner surface of the glass substrate 21 on the back side, address electrodes A are arranged so as to be orthogonal to the sustain electrodes X and Y. Between the address electrodes A, one partition wall 29 having a linear shape in plan view is provided. The partitions 29 divide the discharge space 30 into sub-pixels in the line direction, and the gap between the discharge spaces 30 is defined by the contact between the partition 19 on the front side and the partition 29 on the back side. Then, phosphor layers 28 of three colors R, G and B for color display are provided so as to cover the wall surface on the back side including the upper part of the address electrode A and the side surface of the partition wall 29.
[0015]
One line of the matrix display corresponds to one side in the width direction of the sustain electrode X and the other side in the width direction of the sustain electrode Y, and one column corresponds to one address electrode A. Then, three columns correspond to one pixel (pixel) EG. That is, one pixel is composed of three sub-pixels of R, G, and B arranged in the line direction.
[0016]
The charge state of the dielectric layer 17 is controlled by the counter discharge between the address electrode A and the sustain electrodes X and Y. When a sustain pulse is alternately applied to the sustain electrodes X and Y, a surface discharge (main discharge) along the substrate surface occurs in the surface discharge cells C in which a predetermined amount of wall charges exist. The phosphor layer 28 is locally excited by ultraviolet light generated by surface discharge and emits visible light of a predetermined color. Of this visible light, the light that passes through the glass substrate 11 is the display light. Since the arrangement pattern of the partition walls 29 is a so-called stripe pattern, a portion corresponding to each column in the discharge space 30 is continuous in the column direction across all the lines. The emission colors of the sub-pixels in each column are the same. The PDP 1 having the above configuration is used as a monitor of a computer system, a wall-mounted TV, or the like in combination with a drive unit (not shown).
[0017]
Next, a driving method of the PDP 1 will be described.
FIG. 3 is a configuration diagram of the field f, and FIG. 4 is a waveform diagram of the applied voltage.
For display by the PDP 1, for example, one field f is associated with a screen (one frame). However, when reproducing a screen scanned in an interlaced format like a television, two fields f are used to display one screen (one frame).
[0018]
The field f is divided into, for example, eight subfields sf in order to perform gradation display. Further, each subfield sf is divided into a reset period TR, an address period TA, and a sustain period TS. Weighting is performed so that the relative ratio of luminance in each subfield sf is, for example, 1: 2: 4: 8: 16: 32: 64: 128, and the number of light emission in the sustain period TS of each subfield sf is set. Thus the number of gradations of the sub-pixel is capable of displaying 256 three colors at 256, and the pixel. Each subfield sf is a screen display period of one gradation level.
[0019]
The reset period TR is a period in which a predetermined charging state is formed by a procedure described later in order to prevent the influence of the lighting state of the previous screen and to enable line-sequential addressing. The operation of the drive unit during the reset period TR corresponds to the first operation of the present invention.
[0020]
The address period TA is a period in which line-sequential addressing is performed. The sustain electrodes X and the sustain electrodes Y are sequentially selected one by one without distinction, and a negative scan pulse Py is applied to the selected electrodes. Simultaneously with the selection of the line, a positive address pulse Pa is applied to the address electrode A corresponding to the surface discharge cell to be turned on. Of the two lines corresponding to the selected sustain electrode, in one of the two lines where the same negative wall charge as the scan pulse Py is present, the surface discharge cell to which the address pulse Pa is applied causes the connection between the sustain electrode and the address electrode. An inter-discharge occurs. This discharge forms a charged state required for the sustain operation. The operation in the address period TA corresponds to a second operation of the present invention.
[0021]
The sustain period TS is a period for maintaining a lighting state set by addressing in order to secure luminance according to a gradation level. In order to prevent a counter discharge, all the address electrodes A are biased to a positive potential (for example, Vs / 2), and a positive sustain pulse Ps having a peak value Vs is alternately applied to the sustain electrode X and the sustain electrode Y. Is applied. Each time the sustain pulse Ps is applied, surface discharge occurs in the cell in which the wall charges are accumulated in the address period TA. The operation in the sustain period TS corresponds to a third operation of the present invention.
[0022]
FIG. 5 is a schematic diagram showing a change in the charged state during the reset period TR. The symbol “☆” in the figure indicates discharge.
Hereinafter, the operation in the reset period TR will be described in detail with reference to FIGS.
[0023]
In the reset period TR, the sustain electrodes X are classified into two electrode groups, and the sustain electrodes Y are also classified into two electrode groups. That is, the sustain electrodes X and Y are classified into four electrode groups.
[0024]
The first group is a set of (1 + 4M) th sustain electrodes X (hereinafter, referred to as sustain electrodes Xa) counted from one end side (leading line side) of the electrode array without distinguishing the sustain electrodes X and Y [FIG. 1 (B)]. Here, M is a positive integer including 0. The second group is a set of (2 + 4M) th sustain electrodes Y (hereinafter, referred to as sustain electrodes Ya). The third group is a set of (3 + 4M) th sustain electrodes X (hereinafter, referred to as sustain electrodes Xb). The fourth group is a set of (4 + 4M) th sustain electrodes Y (hereinafter, referred to as sustain electrodes Yb).
[0025]
First, at timing a in FIG. 4, for example, a positive write pulse Pw is applied to the sustain electrodes Ya and Yb to cause discharge in all lines. As a result, as shown in FIG. 5A, the polarity of the wall charges is different between the sustain electrodes Xa, Xb and the sustain electrodes Ya, Yb, and the two corresponding to the individual sustain electrodes Xa, Xb, Ya, Yb. A charged state having the same polarity between the lines is formed. That is, the charged state of each sustain electrode is mirror-symmetric with respect to the partition wall 19 as a mirror surface. If the mirror symmetry remains, two lines will be selected when the scan pulse Py is applied to each electrode.
[0026]
In order to break the mirror symmetry, a negative pulse Pi is applied to the sustain electrode Ya at a timing b in FIG. 4 and a positive pulse Pi is applied to the sustain electrode Xb. Further, a positive pulse Pi is applied to the sustain electrode Xa at the timing c in FIG. 4 and a negative pulse Pi is applied to the sustain electrode Yb. The peak values of the pulses Pi and Pj are selected such that a discharge occurs only in the line to which both the pulses Pi and Pj are applied [FIGS. 5B and 5C].
[0027]
By the above three-stage processing, as shown in FIG. 5 (c), negative wall charges exist on one side in the column direction of the dielectric layer 17 in the unit light emitting region in all lines, and on the other side, A charged state in which charges of opposite polarity (here, positive polarity) exist without substantially negative wall charges is formed, and preparation for addressing is completed.
[0028]
In this state, when the sustain electrodes Xa, Xb, Ya, and Yb are sequentially selected one by one and the negative scan pulse Py is applied as described above, a counter discharge occurs in the line where the negative wall charges exist. The actual line scanning may be selected in order from the second sustain electrode in the electrode array.
[0029]
In the above-described embodiment, the driving method for forming the wall charge state as shown in FIG. 5C in the reset period TR has been described. In order to compensate for the difference in the accumulated charge amount, it is desirable to generate an erase discharge following the formation of the wall charge state shown in FIG. Specifically, a positive erase pulse Pe is applied to the sustain electrodes Xa and Xb at the timing d in FIG. 4, and a positive erase pulse Pe is applied to the sustain electrodes Ya and Yb at the timing e in FIG. In the example of FIG. 5, in order to more reliably generate an erasing discharge, the application sequence of the erasing pulse Pe is selected such that erasing is performed first at a line where no discharge occurs at timing b in consideration of the attenuation of wall charges. ing. By causing an erasing discharge to eliminate unnecessary wall charges, the wall charge accumulation state is made uniform, and the operation margin is widened.
[0030]
In the above-described embodiment, the target of the pulse application at the timings b to e is described as being fixed. However, it is preferable that the pulse is changed periodically. That is, when the target is fixed, a difference occurs in the number of discharges in the reset period TR between the odd-numbered lines and the even-numbered lines, as is apparent from FIG. Therefore, for example, by shifting the application target of the pulses Pi and Pj and the erase pulse Pe for each subfield sf with respect to the immediately preceding subfield sf, the number of discharges can be equalized.
[0031]
【The invention's effect】
According to the first to third aspects of the present invention, in a PDP having a structure in which a sustain electrode is shared for displaying two adjacent lines, a drive in which addressing operation and sustain operation are performed in a time-division manner is realized. Can be speeded up.
[Brief description of the drawings]
FIG. 1 is a schematic view of an electrode configuration of a PDP according to the present invention.
FIG. 2 is a diagram showing an internal structure of a PDP.
FIG. 3 is a configuration diagram of a field.
FIG. 4 is a waveform diagram of an applied voltage.
FIG. 5 is a schematic diagram illustrating a change in a charged state during a reset period.
[Explanation of symbols]
1 PDP
X, Y sustain electrode

Claims (3)

ライン方向に延びる(n+1)本のサステイン電極によってライン数がn(n≧4)のマトリクス表示を行うように構成されたPDPの駆動方法であって、
全てのラインにおいて単位発光領域内の列方向の一方側に第1極性の壁電荷が存在し且つ他方側には実質的に第1極性の壁電荷が存在しない帯電状態を形成する第1動作と、前記第1極性の壁電荷を利用してライン順次のアドレッシングを行う第2動作と、全ラインに対して一斉にサステイン電圧を印加する第3動作とを繰り返す
ことを特徴とするPDPの駆動方法。
A method of driving a PDP configured to perform a matrix display in which the number of lines is n (n ≧ 4) by (n + 1) sustain electrodes extending in the line direction,
A first operation of forming a charged state in which wall charges of the first polarity are present on one side in the column direction in the unit light emitting region in all the lines and substantially no wall charges of the first polarity are present on the other side; A PDP driving method, comprising repeating a second operation for performing line-sequential addressing using the first polarity wall charges and a third operation for simultaneously applying a sustain voltage to all lines. .
前記サステイン電極を、配列方向の一端側から数えた値Kが、0を含む正の整数Mを用いて表される、(K=1+4M)の条件を満たす第1群、(K=2+4M)の条件を満たす第2群、(K=3+4M)の条件を満たす第3群、及び(K=4+4M)の条件を満たす第4群に区分したときに、
前記第1動作が、
全てのサステイン電極間で放電を生じさせる第1ステップと、
前記第2群のサステイン電極とそれらに隣接する前記第3群のサステイン電極との間で放電を生じさせる第2ステップと、
前記第1群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間で放電を生じさせる第3ステップとからなる
請求項1記載のPDPの駆動方法
A first group (K = 2 + 4M) that satisfies the condition (K = 1 + 4M), in which a value K of the sustain electrodes counted from one end side in the arrangement direction is represented using a positive integer M including 0. When divided into a second group satisfying the condition, a third group satisfying the condition (K = 3 + 4M), and a fourth group satisfying the condition (K = 4 + 4M),
The first operation includes:
A first step of causing a discharge between all sustain electrodes;
A second step of causing a discharge between the second group of sustain electrodes and the third group of sustain electrodes adjacent thereto;
3. The method of driving a PDP according to claim 1, comprising: a third step of causing a discharge between the first group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto .
前記サステイン電極を、配列方向の一端側から数えた値Kが、0を含む正の整数Mを用いて表される、(K=1+4M)の条件を満たす第1群、(K=2+4M)の条件を満たす第2群、(K=3+4M)の条件を満たす第3群、及び(K=4+4M)の条件を満たす第4群に区分したときに、
前記第1動作が、
全てのサステイン電極間で放電を生じさせる第1ステップと、
前記第2群のサステイン電極とそれらに隣接する前記第3群のサステイン電極との間で放電を生じさせる第2ステップと、
前記第1群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間で放電を生じさせる第3ステップと、
前記第1群のサステイン電極とそれらに隣接する前記第2群のサステイン電極との間、及び前記第3群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間で放電を生じさせる第4ステップと、
前記第1群のサステイン電極とそれらに隣接する前記第4群のサステイン電極との間、及び前記第2群のサステイン電極とそれらに隣接する前記第3群のサステイン電極との間で放電を生じさせる第5ステップとからなる
請求項1記載のPDPの駆動方法。
A first group (K = 2 + 4M) that satisfies the condition (K = 1 + 4M), in which the value K of the sustain electrodes counted from one end side in the arrangement direction is expressed using a positive integer M including 0. When divided into a second group satisfying the condition, a third group satisfying the condition (K = 3 + 4M), and a fourth group satisfying the condition (K = 4 + 4M),
The first operation includes:
A first step of causing a discharge between all sustain electrodes;
A second step of causing a discharge between the second group of sustain electrodes and the third group of sustain electrodes adjacent thereto;
A third step of causing a discharge between the first group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto;
Discharge occurs between the first group of sustain electrodes and the second group of sustain electrodes adjacent thereto, and between the third group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto. A fourth step of
Discharge occurs between the first group of sustain electrodes and the fourth group of sustain electrodes adjacent thereto and between the second group of sustain electrodes and the third group of sustain electrodes adjacent thereto. 2. The method of driving a PDP according to claim 1, further comprising the step of:
JP4856596A 1996-03-06 1996-03-06 Driving method of PDP Expired - Fee Related JP3578543B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4856596A JP3578543B2 (en) 1996-03-06 1996-03-06 Driving method of PDP

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4856596A JP3578543B2 (en) 1996-03-06 1996-03-06 Driving method of PDP

Publications (2)

Publication Number Publication Date
JPH09244573A JPH09244573A (en) 1997-09-19
JP3578543B2 true JP3578543B2 (en) 2004-10-20

Family

ID=12806926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4856596A Expired - Fee Related JP3578543B2 (en) 1996-03-06 1996-03-06 Driving method of PDP

Country Status (1)

Country Link
JP (1) JP3578543B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4331359B2 (en) 1999-11-18 2009-09-16 三菱電機株式会社 Driving method of AC type plasma display panel
JP3933831B2 (en) 1999-12-22 2007-06-20 パイオニア株式会社 Plasma display device
JP2001345052A (en) 2000-05-31 2001-12-14 Nec Corp Ac type plasma display panel and its driving method
JP2002014648A (en) 2000-06-28 2002-01-18 Nec Corp Driving method for plasma display panel
JP4498597B2 (en) 2000-12-21 2010-07-07 パナソニック株式会社 Plasma display panel and driving method thereof
JP3640622B2 (en) * 2001-06-19 2005-04-20 富士通日立プラズマディスプレイ株式会社 Driving method of plasma display panel
KR100599628B1 (en) * 2005-01-20 2006-07-12 삼성에스디아이 주식회사 Plasma display panel
JP2007183657A (en) * 2007-02-05 2007-07-19 Pioneer Electronic Corp Plasma display device

Also Published As

Publication number Publication date
JPH09244573A (en) 1997-09-19

Similar Documents

Publication Publication Date Title
US7495636B2 (en) Surface discharge type plasma display panel divided into a plurality of sub-screens
JP3838311B2 (en) Plasma display panel
KR100778813B1 (en) Image display method and display device
JP2000251739A (en) Surface-discharge plasma display panel
KR20000035306A (en) Plasma Display Panel And Apparatus And Method Of Driving The Same
JP3727868B2 (en) Plasma display panel and driving method and apparatus thereof
KR100337882B1 (en) Method for driving plasma display panel
US7106278B2 (en) Plasma display panel and driving method thereof
JP2001126629A (en) Plasma display panel and driving method thereof
US7116288B2 (en) Driving method of plasma display panel and display device
JPH11352925A (en) Driving method of pdp
JP3485874B2 (en) PDP driving method and display device
JP3578543B2 (en) Driving method of PDP
JPH0968944A (en) Driving method of ac type pdp
JP2000181402A (en) Driving method of surface discharge type plasma display panel
JP2000223034A (en) Plasma display panel
US6400342B2 (en) Method of driving a plasma display panel before erase addressing
JP4251383B2 (en) Surface discharge type PDP and driving method
KR100349923B1 (en) Method for driving a plasma display panel
KR20040018496A (en) Plasma display panel apparatus and drive method thereof
JP2001345052A (en) Ac type plasma display panel and its driving method
KR20020050740A (en) Plasma display panel and drive method for the same
KR100472352B1 (en) Plasma display panel and method of driving the same
JP2003114641A (en) Plasma display panel display device and its driving method
JPH09311663A (en) Driving method for plasma display panel

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Effective date: 20040428

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20040525

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040713

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313131

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080723

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080723

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees