JP3575574B2 - Foreign object inspection system for patterned wafers - Google Patents
Foreign object inspection system for patterned wafers Download PDFInfo
- Publication number
- JP3575574B2 JP3575574B2 JP24542896A JP24542896A JP3575574B2 JP 3575574 B2 JP3575574 B2 JP 3575574B2 JP 24542896 A JP24542896 A JP 24542896A JP 24542896 A JP24542896 A JP 24542896A JP 3575574 B2 JP3575574 B2 JP 3575574B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- conversion circuit
- detection
- foreign matter
- level conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、パターン付きウエハの異物検査装置に関し、詳しくは、XY走査方式によるパターン付きウエハの異物検査装置において、より精度の高い異物検出ができるような異物検査装置に関する。
【0002】
【従来の技術】
ICの製造過程において、ウエハの表面、あるいは半導体領域、絶縁領域、電極、配線などを形成する各種のパターンに異物が付着するとICはその性能が劣化するので、それぞれのパターン形成工程においてウエハ異物検査装置によりウエハ上の異物が検査される。
ウエハ異物検査装置には、ウエハの表面にレーザビームを照射してX,Y方向にウエハを走査するXY走査方式と、レーザビームを照射してウエハを回転させ、スパイラル状にまたは同心円にウエハを走査する回転走査方式とがある。
【0003】
図4(a)は、回転走査方式のウエハ異物検査装置の構成の一例である。図において、1は、多数のパターンが形成されたICチップ11を有するパターン付きウエハである。ウエハ1は、回転機構2の回転ステージ21に吸着され固定されている。ウエハ1の表面に対して、投光部3の2個のレーザ光源31A,31BからレーザビームLTがX方向において低角度で照射される。照射されたレーザビームは、集束レンズ32A,32BによりスポットSPとして集束されてウエハ1上に異物検出領域を形成する。ウエハ1は、制御回路25により制御されたモータ(M)22によりθ方向に回転する。さらに、XY移動機構23によりY方向に連続移動、またはステップ送りされる。その結果、ウエハ1の表面は、スポットSPによりスパイラル状または同心円に走査される。
このスポットSPの走査により、ウエハ1の表面に付着した異物と、パターンとは、ともに散乱光LRを発生し、これらは、受光部4の集光レンズ41により集光される。例えば、CCDイメージセンサと増幅器を含む受光部42でそれが受光される。受光部42は、散乱光LRの輝度を示す輝度信号iを検出信号として出力する。
【0004】
一方、回転機構2のモータ22に直結されたロータリエンコーダ24と制御回路25とは、それぞれ図4(b)に示すように、ウエハ1の回転角度を示す角度信号θと、Y方向に移動したスポットSPの走査位置を示す位置信号Rとを発生し、それぞれの出力は、輝度信号iとともに異物検出部5に入力される。
このとき、異物検出部5は、データ処理部6のマイクロプロセッサ(MPU)63より適当な閾値Vを予め受けている。そこで、異物検出部5に入力された輝度信号iは、この閾値Vと比較され、それにより異物が検出される。この異物の検出信号(データ)は、さらにウエハ1の回転角度θと走査位置Rのデータとが付加されて異物データとされ、一旦データ処理部6のバッファメモリ61に転送されて記憶される。
ウエハ1の全面に対する異物の検出が終了すると、記憶された各異物データは、座標変換部62によりRθ座標がXY座標に変換されてCRTディスプレイ等で構成される出力部7においてマップ表示される。
【0005】
ICチップ11上に形成された配線パターン等と照射光との関係は、図4(c)に示すように、パターンPTは、ウエハ1のオリエンテーションフラット(OF)に対して、平行あるいは直角となる方向に形成されている。一方、異物Qは、パターンPTと、それ以外の無地の部分にランダムに散在する。両者の散乱光LRにはそれぞれ特徴があって、異物Qは、その大きさに対応したほぼ無指向性の散乱光を発生する。これに対して、パターンPTの散乱光は、その表面より、むしろエッジEのほうが強くなり、パターンPTの方向に依存する指向性がある。それを図5に示す。なお、図中、θpは、X軸,Y軸から約22.5°程度の角度である。この角度を中心とする特定の範囲として網線で示す部分にパターンPTの散乱光が集中する。
このときの輝度信号iの波形の一例が図6である。この図を参照して異物Qを検出する方法の一つを説明する。異物検出部5に入力された輝度信号iは、適当な角度δθごとにサンプリングされる。前記の約22.5°程度を中心とする特定の範囲ではパターンPTの散乱光による輝度信号の波形は振幅がかなり大きく、これに異物Q2のパルスが重畳している。一方、パターンPT以外の無地部分にはノイズNがあり、これに異物Q1のパルスが乗っている。
【0006】
なお、説明の都合上、図6では、前記の特定の範囲のパターンのうち高いレベルの輝度信号と無地部分の部分の輝度信号との波形とそれぞれ示しているが、これら輝度信号の波形の間のレベルを持つ波形も当然ある。
そこで、データ制御部6は、輝度信号iに対して、仮にノイズNよりやや大きい固定閾値V1を異物検査部5に設定すると、異物Q1は当然検出される。しかし、異物Q2とパターンPTとがともに検出されるので、パターンPTの部分が異物として検出されてしまう。それが異物検出における虚報になる。そこで、データ制御部6は、閾値V1の代わりに、パターンPTよりやや大きい固定閾値V2を設定する。このようにすると、今度は異物Q1が検出されず検出ミスとなる。いずれにしても固定閾値V1,V2は適切なものにはならない。
このような問題を解決するものとして、輝度信号iのレベルに応じてダイナミックに閾値を変更して異物検査を行うことが考えられる。これに関しては、特開平7−243977号「異物検出用の浮動閾値算定方法」と特開平7−243978号「パターン付きウエハの異物検査装置」とが本願出願人においてすでに出願されている。
【0007】
次に、XY走査方式の異物検査装置の構成について図4を参照して説明する。XY走査方式では、図4におけるウエハ1の回転機構であるモータ22は、単に、オリエンテーションフラットをX軸あるいはY軸に平行になるように位置合わせを行うために使用される。XY走査は、XY移動機構23により行われる。また、投光部3は、通常、レーザ光源31A,31Bのいずれか一方のレーザビームLTが使用される。さらに、角度信号θと位置信号Rとに換えてXY走査方式では、X、Y座標が制御回路25あるいはMPU63から異物検出部5に送出される。そして、座標変換部62は削除される。
XY走査方式の異物検査装置では、制御回路25がモータ22を駆動してウエハ1のオリエンテーションフラットの位置合わせをし、これが済むと、制御回路25は、XY移動機構23を駆動してXY走査を行う。そして、各走査点において異物検出が行われる。
【0008】
【発明が解決しようとする課題】
さて、いずれの走査方式においても、また、たとえ、前記した出願のようにダイナミックに閾値を変更したとしても、受光素子の受光条件が変動したり、光学的な検出条件が変動しあるいは異なったものになると、パターンを異物と誤検出することが分かった。
また、前記の出願におけるダイナミックな閾値設定は、被検査ウエハと同一品種のサンプルウエハを用いて求めるものであるので、検査条件に差が生じて実際の被検査ウエハとの間に受光レベルについてずれが生じ易い。これによっても異物の誤検出が発生し易い。
この発明の目的は、精度の高い異物検出ができるパターン付きウエハの異物検査装置を提供することにある。
【0009】
【課題を解決するための手段】
このような目的を達成するこの発明のパターン付きウエハ異物検査装置は、ICチップとして形成されたパターンを有するパターン付きウエハに対して所定の角度でレーザビームを照射してその散乱光を受光し、この受光光のレベルに応じた検出信号を得てこの検出信号に応じて異物を検出する異物検査装置において、あるチップにおける前記検出信号のレベルを複数段階の多値レベルの1つに変換するレベル変換回路と、このレベル変換回路により変換されたレベルを示す信号を受けてこれと前記あるチップに隣接するチップの同様な位置の前記検出信号を前記レベル変換回路により変換することで得られる変換されたレベルを示す信号とを比較することにより異物の有無を判定する判定回路とを備え、前記隣接するチップの同様な位置に対して所定の範囲が設定され、前記隣接するチップにおける前記変換されたレベルを示す信号が前記所定の範囲から選択された最大値になっているものである。
【0010】
【発明の実施の形態】
このように、この発明あっては、検出信号、すなわち検出信号(輝度信号)に対して所定の複数の段階からなる多値レベルの1つに変換する、いわゆる多値化を行う。これにより得られたレベルを隣接するチップの同様な位置における輝度信号(検出信号)を同様に多値化して得られる、変換されたレベルと比較する。このようにすれば、比較基準値のレベルは、固定されることなく、隣接チップからその都度得ることができる。すなわち、この発明では、異物検出閾値は、検査する場所に応じた受光条件あるいは検査条件に応じてダイナミックに変化する状態で得ることができる。しかも、変換値が多段に設定されているので受光条件あるいは検査条件に応じて変換値がたとえ変動したとしても、異物検出側のチップとこれの比較基準となる隣接するチップのそれぞれの輝度信号が同じような変動を受けるので比較条件としての変換値における相対的な意味での変動はほとんどない。
なお、多値レベルへのレベル変換は、アナログの検出信号(以下輝度信号で説明する)そのものに対して行っても、輝度信号をA/D変換して一旦デジタル化して変換されたデジタル値に対して行ってもよい。以下説明する実施例は後者の場合である。
【0011】
ところで、検査対象がパターンであるときには、大きな散乱光が発生して、輝度信号はそのレベルが大きくなる。この発明では、このとき比較基準値を得る対象が隣接チップであるので、輝度信号を得る場所が相違する。そこで、低い比較基準値しか得られない場合も発生する。このような場合には、前記のような比較検出を行うと基準側に対して検出側のレベルが大きいパターンを異物として検出してしまう。
このようなことを回避するために、この発明では、前記の多値レベル変換について第1,第2のレベル変換回路を設ける。これにより異物検出を行うための輝度信号(第1の輝度信号)について第1のレベル変換回路でレベル変換して第1のレベルを得、かつ異物検出しているチップに隣接するチップにおいて異物検出を行う位置に対応する位置から輝度信号(第2の輝度信号)を得てこれについて第2のレベル変換回路でレベル変換して第2のレベルを得る。そして第1のレベルと第2のレベルとを相互比較するようにする。このとき、第1のレベル変換回路は、パターン部分についての第1の輝度信号のレベル変換値が基準側のパターン部分のレベル変換値より低くなるような圧縮変換をする。なお、圧縮の詳細は後述する。これによりパターン部分が異物と誤検出されることを抑止する。
【0012】
そこで、次に説明する実施例において、前記のレベル変換回路は、パターン側レベル変換回路(第1のレベル変換回路)と異物側レベル変換回路(第2のレベル変換回路)との2つで構成される。これらによる多値化レベルへの変換は、実施例では、それぞれ8段階になっている。さらに、異物側レベル変換回路の輝度信号に対する多値レベルへの変換の8段階の各段の幅がパターン側レベル変換回路の輝度信号に対する多値レベルへの変換の8段階の各段の幅よりも大きく、それは、ほぼ4倍程度に設定されている。これにより異物側レベル変換回路の輝度信号に対する多値レベルへの変換を1/4に圧縮する。
なお、レベル変換回路は、必ずしも前記のように2つに分離する必要はない。単に、1個のレベル変換回路によりそれぞれの輝度信号がレベル変換され、各チップの対応する位置同士の多値化されたレベルを相互比較しても従来よりも検出条件の変動を受け難い効果が得られる。
【0013】
また、レベル変換の変換元のレベルを決定する複数段階としては、3段階か、それ以上が好ましい。
また、前記のパターン側レベル変換回路は、異物検出のための比較基準となる、レベル変換された基準レベルを生成するものであるが、これをパターン側と呼ぶ理由は、ウエハの表面の多くの部分にパターンが形成されていて、XY走査方式においては、この回路で生成される変換されたレベルを示す信号の大部分がパターンからそのときどきに得られる輝度信号についてものになるからである。この点、異物側レベル変換回路は、異物検出のための輝度信号についてレベル変換されたレベルを示す信号を生成する。
【0014】
ところで、前記輝度信号を発生するセンサとしては、実施例では、多数の検出素子を1ライン状に配列して検出素子対応に輝度信号を発生する1ラインのCCDセンサが用いられているが、これは、多数の画素対応に輝度信号を検出信号として発生する光学センサを用いることができ、1ラインの光学センサに限定されるものではない。
また、次に説明する実施例では、説明の都合上、XY走査方式の異物検出装置を中心にして説明するが、この発明における輝度信号の多値化変換したレベルにおける比較処理は、回転走査方式にあっても同様に適用できる。
【0015】
【実施例】
図1において、50は、異物検出部であって、図4の異物検出部5に対応する。異物検出部50は、A/D変換回路(A/D)51と、パターンから得られる輝度信号についてレベル変換して比較基準レベルを得るレベル変換回路52a(以下パターン側変換回路52a)、異物検出のための輝度信号についてレベル変換するレベル変換回路52b(以下異物側変換回路52b)、ラインメモリ53、最大値検出回路54、遅延回路55,56、異物有無判定回路57、そしてコントローラ58とからなる。
【0016】
また、この実施例では、図2に示すように、投光部3によるレーザビームLTをライン状にして異物検出領域をウエハ上に形成し、受光部42のCCDイメージセンサ42a上にライン状の異物検出領域の像を結像させてXY走査により異物検出を行うものとする。ここでのCCDイメージセンサ42aは、5000画素程度の長い1ラインセンサになっている。また、図4の座標変換部62はXY走査方式の関係で不要であるので削除されている。
ところで、前記のライン状の異物検出領域をウエハ上に形成してCCDイメージセンサにより異物検出をする技術についての発明を出願人は、特開平9−170986号,「異物検査装置」として出願している。
さて、A/D51は、CCDイメージセンサ42aと増幅器42bを含む受光部42から各検出画素に対応して発生するアナログの輝度信号iを受け、これを8ビット256階調のデジタル値に変換してパターン側変換回路52aおよび異物側変換回路52bにそれぞれ送出する。
【0017】
パターン側変換回路52aおよび異物側変換回路52bは、それぞれA/D51のデータを受けてこのデータを3ビット8段階の多値レベルのうちの1つのレベルに変換して多値化し、輝度信号のレベルに応じて8段階のレベルの1つを示す3ビットデータを発生する。なお、ここでは、パターン側変換回路52aと異物側変換回路52bとは、輝度信号iのレベルに対するレベル変換の段階が相違している。
ラインメモリ53は、パターン側変換回路52aの3ビット8階調のそれぞれ多値化データを受けて、例えば、11×5画素分のエリアに対応する55画素分で各画素についてレベル変換された3ビットデータをバッファし、バッファした各3ビットデータ55画素分をパラレルに最大値検出回路54に送出する。
【0018】
ラインメモリ53の具体的に回路としては、多値化データ3ビットに対応して並列に3本設けられた各55段のシフトレジスタで構成する。3本のシフトレジスタの各段の出力はそれぞれ最大値検出回路54に送出される。3本のシフトレジスタは、パターン側変換回路52aによりレベル変換された3ビットデータをそれぞれ1ビットづつパラレルに受けて、受ける都度1ビットシフトする。これにより最も古いレベル変換データは捨てられ、常に55画素(所定量)分の最新データを記憶してこれらの出力を最大値検出回路54に送出する。
ラインメモリ53は、シフトレジスタではなく、55画素分のデータを記憶するFIFOメモリにより構成してもよい。この場合には、パターン側変換回路52aの出力データをこのFIFOメモリに順次記憶して記憶したデータを最大値検出回路54に設けた3ビット55画素分のレジスタに出力するようにする。
【0019】
最大値検出回路54は、3ビット55画素分の多値化データから最大値となるデータを決定して遅延回路56と異物有無判定回路57とに送出する回路であって、大きい値を検出する大値検出回路540を多数有している。各大値検出回路540は、画素Aのレベル変換された3ビットデータと画素Bのレベル変換された3ビットデータの2つのデータをデジタル比較するコンパレータ54aと、このコンパレータ54aの比較結果に応じて画素A,画素Bの変換されたデータのうちいずれか大きい方のデータをラッチするラッチ回路54bとからなる。各大値検出回路540は、ここではトーナメント方式で順次段階的に接続されて55画素の3ビットのレベル値について最大値を検出する。すなわち、ある段で大きいものを検出し、前段で検出された大きいもの同士を次段で比較して大きいものを検出していき、最後の段階でレベル値のうち最大値を最後の大値検出回路540のラッチ回路54bに得る。
【0020】
1チップ分遅延回路55は、異物側変換回路52bから8段階のレベルの1つのを示す3ビットデータを受ける。最大値検出回路54の11×5画素のエリアW(図2参照)の中央位置の画素Raを基準とすれば、1チップ分遅延回路55が受けた3ビットデータは、画素Raに対して1チップ分の画素数分ずれた位置の画素Sの輝度信号のレベル変換値になる。図2の中央に検査画素Sとして示すように、1チップ分遅延回路55は、例えば、5000×5画素分の採取タイミング分のずれに対応する1チップ分の時間(所定時間)だけ遅延させるデータを発生させることで画素Raに対して1チップ分タイミングが遅れた3ビットデータを生成する。これが検出画素Sの多値レベルのデータになる。異物有無判定回路57は検出画素Sの多値レベルに変換されたデータを受ける。
【0021】
なお、前記の11×5画素のエリアWの範囲において最大値を検出する理由は、本来は、検査対象となるチップの検査画素と隣接チップの検査画素に対応する位置にある画素とのそれぞれの輝度信号の変換レベルを相互比較すればよいのであるが、検出光学系の位置決め精度をそれほど精度よくすることは不可能である。そこで、異物検査側に対する基準側の位置精度のずれ分を考慮してエリアWを設定し、この中で最大値を検出することで対応する位置の変換レベルにするものである。したがって、エリアWの大きさは11×5画素の範囲に限定されるものではなく、その検査装置の検出光学系における検出位置精度等により決定されるものである。
【0022】
2チップ分遅延回路56は、1チップ分遅延回路55の1チップ分の遅延が2チップ分になった回路であり、その出力は、最大値検出回路54から出力される3ビットデータを受けてこれを2チップ分タイミングを遅らせた出力を発生し、それを異物有無判定回路57に送出する。そこで、これは、図2において画素Raを含むエリアWから2チップ分ずれた比較基準とされる画素(以下基準画素)Rbを含むエリアWのデータのうちの最大値を持つ画素の輝度信号についてのレベル変換値を出力するものである。説明の都合上、ここでは画素Raに対応させて仮に中央位置にある画素Rbを最大値を持つ画素とする。これら画素Ra,画素Rbの位置は、それぞれ検査画素Sに対して1チップずれた隣接チップにおける対応する位置の画素になっている。
異物有無判定回路57は、さらに最大値検出回路54から直接現在の11×5画素のエリアWにおける最大値の画素についてのレベル変換データを受けるが、先に説明したようにそれはここでは基準画素Raについての3ビットデータである。
【0023】
その結果、異物有無判定回路57は、デジタル値を比較するコンパレータで構成される。これは、検査対象となる画素Sすると、これより1チップ後ろの基準画素Ra、そしてこれより1チップ手前の基準画素Rbのそれぞれについてレベル変換された3ビットデータを受けることになる。
異物有無判定回路57は、まず、基準画素Ra,Rbの輝度信号についての変換されたレベル値を比較していずれか大きい方を選択する。そして選択された基準画素とこの基準画素から1チップ分ずれた検査画素Sの3ビットのレベル変換されたデータとを比較してこの検査画素Sのデータ値が比較データ値よりも大きいときに、異物有りを示す検出信号を発生して、この検出信号とコントローラ58からX座標,Y座標(回転走査のときには角度信号θと走査位置を示す位置信号R)からなる検出位置データを加えて異物データを生成してこれをバッファメモリ61に送出する。このとき、異物有無判定回路57は、異物データの送出の都度バッファメモリ61のアドレスを更新してバッファメモリ61の更新されたアドレス位置に異物データを順次記憶していく。
なお、前記のX座標とY座標は、制御回路25あるいはMPU63から異物検出部50に送出される。なお、回転走査では、角度信号θと位置信号Rが同様に制御回路25から異物検出部50に送出される。
【0024】
ところで、前記したパターン側変換回路52aと異物側変換回路52bは、それぞれRAMで構成され、A/D51からA/D変換データを受け、検出された輝度信号のデジタル値をアドレスとして前記のRAMをアクセスし、アクセスしたアドレスから読み出したデータをレベル変換したレベル値とする。これにより輝度信号のレベルに応じた3ビット8階調の1つのレベル変換されたデータを得る。
この変換によりそれぞれの輝度信号は、図3に示すような多段階に応じてパターン側P0〜P7,異物側S0〜S7の8段階の1つの値にされる。しかも、ここでの輝度信号に対する多値化レベルの変換は、異物側変換回路52bの各段における変換階段の幅がパターン側変換回路52aの変換階段の幅よりも大きくなっている。これにより異物側の輝度信号、すなわち検出信号が圧縮されてレベル変換される。
【0025】
RAMに記憶されるデータは、コントローラ58がデータ変換テーブルとして有している。このテーブルを参照してコントローラ58は、輝度信号のそれぞれの値をRAMのアドレス値として、例えば、図3に示す変換レベル“0”から“7”までの8段階の3ビットデータをP0〜P7を記憶する。すなわち、コントローラ58は、パターン側変換回路52aのRAMには、そのアドレス0,1にP0として“0”を、アドレス2,3にP1として“1”を、アドレス4,5にP2として“2”を、アドレス6,7にP3として“3”を、アドレス8〜15にP4として“4”を、アドレス16〜23にP5として“5”を、アドレス24〜39にP6として“6”を、アドレス40〜64にP7として“7”をそれぞれ記憶する。
同様にして、コントローラ58は、異物側変換回路52bのRAMには、そのアドレス0〜7にS0として“0”を、アドレス8〜15にS1として“1”を、アドレス16〜23にS2として“2”を、アドレス24〜31にS3として“3”を、アドレス32〜63にS4として“4”を、アドレス64〜95にS5として“5”を、アドレス96〜159にS6として“6”を、アドレス160〜255にS7として“7”をそれぞれ記憶する。なお、異物側のレベル変換における一番低いレベルには、オフセット分として初期値Cを付加するとよい。このような場合には、輝度信号のレベルの範囲の最後の各アドレス値にC分を加算すてシフトさせて記憶すればよい。
【0026】
次に、このそれぞれに相違する幅の階段を持つ多値化レベル変換について図3に従って説明する。
先に説明したように、受光素子の受光条件が変動したり、光学的な検出条件が変動しあるいは異なったりすると、同じパターンに対して検出レベルが変化して検出誤差が発生する。しかし、同一ウエハの隣接するチップ間では、前記の受光条件や検出条件についてはほぼ同じ程度の影響を受けることが多いので、一方を基準として他方の輝度信号のレベルを比較すれば、受光条件や検出条件の変動についての影響は比較的抑制される。しかも、多段階において輝度信号のレベルを変換するようにすれば、受光条件あるいは検査条件に応じて変換値がたとえ変動したとしても、異物検出側のチップの輝度信号とこれの比較基準となる隣接するチップの輝度信号とが同じような変動を受けるので比較条件としての変換値の相対的な意味での変動はほとんどない。
【0027】
この考え方を採れば、パターンのところはパターンのところと、パターン以外のところはパターン以外のところとで比較されるので、パターンのところとこれ以外のところとを区別する必要はなくなる。しかし、このような考え方を採っても、隣接チップの同じ位置での比較では、基準側の輝度信号のレベルが低下し、一方、検出側のパターン部分の輝度信号のレベルが大きくなった場合に、検出側の輝度信号のレベルが基準側の輝度信号のレベルを越えてしまうこともある。このような場合には、異物についての誤検出が起きる。
ところで、異物に対する輝度信号のレベルは、多数のウエハについて実験した結果にれば、パターンの上の異物でも、そうでない場所に乗った異物でも、それぞれにおいて、異物が乗っているものは、異物が乗っていないものに対して、輝度信号のピークレベルにおいて平均値として4倍程度以上高いものが得られる。ただし、これは、検出レベルの低い輝度信号の場合はもっと低くなる。また、検出光学系の精度をよくすれば、前記とは多少倍率が異なってくる。
【0028】
前記の実験結果に従って倍率を4倍として検出レベルの高い輝度信号を基準として異物検出をすることにすれば、異物検出側の輝度信号を1/4に圧縮して基準側との間で大小比較をしても異物は検出できる。
すなわち、パターンに異物が乗ったときの輝度信号のレベルは平均的にみて4倍以上あるので、たとえ1/4にレベルが圧縮されて異物検出側レベル変換回路52bによりレベル変換されたとしても、その変換レベルは、パターン側レベル変換回路の52aによる隣接チップにおける輝度信号に対する変換レベルを越える範囲にある。したがって、高いレベルの輝度信号を基準として異物の検出はできる。
このように検出側の輝度信号を圧縮すれば、検出側の異物の乗っていないパターン部分の変換レベルを低下させることができる。輝度レベルが高い多少もの除いて、これにより基準側のパターンの変換レベルが低い場合であっても検出側のパターン部分の変換レベル値をこれよりも低いものにを抑えることができる。したがって、前記の異物の誤検出を抑制することができる。
【0029】
このような理由で、実施例としては、輝度信号に対する検出レベルを1/4に圧縮する。そのために、異物検出側のレベル変換幅を4倍にする。このような多段階のレベル変換について示すのが図3である。輝度信号L1がパターン以外のところの輝度信号である。輝度信号L2がパターン部分の輝度信号であり、これらに異物が乗っているときの輝度信号がそれぞれLS1,LS2である。
具体的な変換の幅としては、図3では、例えば、8ビット256階調における1/4の64階調(=256/4)を異物の乗っていないパターン側の輝度信号のレベルの範囲に割り当て、これを8段階に分割する。そこで、パターン側(P側)の8段階の段階分けをP7=40以上〜64まで、P6=24以上〜40未満、P5=16以上〜24未満,P4=8以上〜16未満、P3=6以上〜8未満、P2=4以上〜6未満、P1=2以上〜4未満、P0=0〜2未満とする。
【0030】
これに対し、異物側(S側)の8段階のレベル変換は、S7〜S0がS=n×Pであって、n=4として、S7=4×P7=160以上〜255まで、S6=4×P6=96以上〜160まで、以下同様にして、S5=60以上〜96未満,S4=32以上〜64未満、S3=24以上〜32未満、S2=16以上〜24未満、S1=8以上〜16未満、S0=0〜8未満とする。
なお、レベル変換のためにRAMに記憶した先の各データは、上記の数値に対応している。
また、パターン側の変換レベルであるパターン側(図のP側)から異物側(図のS側)の変換レベルであるS側を求める場合には、前記n=4に限定されるものではなく、S側のレベル変換において、パターンを異物と誤検出することが防止される程度に異物側の輝度信号のレベルを低減する圧縮ををすればよい。特に、より低いレベルの輝度信号において異物検出をする場合には、nは、1より大きく、4以下の値を採る。
【0031】
一般的には、異物側レベル変換回路52bの輝度信号に対する多値レベル変換の各段の幅は、異物が乗ったときの輝度信号の平均値と異物が乗っていないときの輝度信号の平均値との比率をnとしたときに、異物側レベル変換回路52bの多値レベルへの変換段階の各段の幅がパターン側レベル変換回路52aの多値レベルへの変換段階の各段の幅に対してm倍(ただし1<m<n)になっていればよい。
また、このような輝度信号のレベルを圧縮変換する各データは、実験値として求めてもよい。実験値としてレベル変換の各段階幅を求める場合には、例えば、実験値に応じてS=P+k+Cの式を採用して、kの値を段階的にレベルが上がるに従って大きく採る。また、P0については、前記Cを初期値としてその範囲を0〜k+C未満とし、各段の値に初期値C分を加えてその範囲を初期値分だけシフトさせるようにしてもよい。
【0032】
このような式において求めたデータは、コントローラ58のデータ変換テーブルに記憶される。そして、このテーブルのデータは、データ処理部6のマイクロプロセッサ(MPU)63の制御によりデータとしてコントローラ58の内部メモリに設定される。このようにすれば、データ値は、マイクロプロセッサ63の制御により外部から任意に設定できるようにすることができる。
これにより図3による8段階の多値化でそれぞれのレベルが8階調のいずれかに変換され、異物有無判定回路57で比較される。なお、比較基準は、所定のエリアの中の最大値であるが、これは、検査画素に対応する位置の画素のデータRa,Rbであってもよい。
【0033】
ところで、実施例では、検査チップにおける検査領域からの輝度信号と隣接チップからの輝度信号とを同一の輝度信号を遅延回路で遅延させることで発生させている。この場合、例えば、1チップ遅延回路55の位置をA/D51と異物側レベル変換回路52bとの間に移動させて異物側レベル変換回路52bとパターン側レベル変換回路52aとがそれぞれ異物検査領域からの輝度信号と隣接チップからの輝度信号を受けるようにしてもよい。さらに、1チップ遅延回路55の位置を2チップ遅延回路56と並列になるように最大値検出回路54の出力に移動させてもよい。
【0034】
【発明の効果】
以上の説明のとおり、この発明にあっては、検出信号(輝度信号)を所定の複数段階で多値化し、これにより得られた多値レベルを隣接するチップの同様な位置の多値化されたレベルと比較する。このことにより、検出条件が変動しても、その変動に応じて両者ともに多値化された段階がそれぞれ変動するので、これらの多値レベルの比較が相対的な比較になる。したがって、受光素子の受光条件が変動したり、光学的な検出条件が変動し、あるいは異なったりしても異物検出誤差が発生し難い。
その結果、より精度の高い異物検出ができるパターン付きウエハ異物検査装置が実現できる。
【図面の簡単な説明】
【図1】図1は、この発明のパターン付きウエハ異物検査装置の一実施例における異物検出部を中心としたブロック図である。
【図2】図2は、その検査状態の説明図である。
【図3】図3は、その多値レベルへのレベル変換の説明図である。
【図4】図4は、回転走査方式の異物検査装置の一例を示す図であって、(a)は、その全体的な構成図、(b)は、そのウエハに形成されたチップと走査との関係の説明図、(c)は、各チップにおけるパターンと異物との説明図である。
【図5】図5は、パターンの散乱光の分布特性についての説明図てある。
【図6】図6は、輝度信号と異物についての検出波形の一例を示す波形図である。
【符号の説明】
1…被検査のパターン付きウエハ、1’…テストウエハ、
11…ICチップ、2…回転機構、21…回転ステージ、
22…モータ(M)、23…XY移動機構、
24…ロータリエンコーダ、25…制御回路、
3…投光部、31A,31B…レーザ光源、32A,32B…集束レンズ、
4…受光部、41…集光レンズ、42…受光部、
5,50…異物検出部、51…A/D変換回路(A/D)、
52a…パターン側の基準レベル変換回路(パターン側レベル変換回路)、
52b…異物検出側のレベル変換回路(異物側レベル変換回路)、
53…ラインメモリ、
54…最大値検出回路、55,56…遅延回路、
57…異物有無判定回路、58…コントローラ、
6…データ処理部、61…バッファメモリ、62…座標変換部、
63…マイクロプロセッサ(MPU)、
7…出力部、
LT…レーザビーム、SP…レーザスポット、
PT…パターン、Q,Q1,Q2…異物、
LR…散乱光、LRP…パターンの散乱光、LRQ…異物の散乱光、
i…散乱光の輝度、Δi…刻み輝度、i…輝度信号、
R…スポットの走査位置、
θ…ウエハの回転角度、Δθ…刻み角度、θ…角度信号、
θp…特定の角度、V1,V2…固定閾値。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a foreign matter inspection apparatus for a patterned wafer, and more particularly, to a foreign matter inspection apparatus capable of detecting foreign matter with higher accuracy in a foreign matter inspection apparatus for a patterned wafer using an XY scanning method.
[0002]
[Prior art]
In the IC manufacturing process, if foreign matter adheres to the surface of the wafer or various patterns forming the semiconductor region, insulating region, electrodes, wiring, etc., the performance of the IC deteriorates. The apparatus inspects foreign matter on the wafer.
The wafer foreign matter inspection apparatus includes an XY scanning method in which the wafer surface is irradiated with a laser beam to scan the wafer in the X and Y directions, and a wafer is rotated by irradiating the laser beam to spirally or concentrically rotate the wafer. There is a rotation scanning method for scanning.
[0003]
FIG. 4A shows an example of the configuration of a rotary scanning type wafer foreign matter inspection apparatus. In the drawing,
This spot S P , The foreign matter adhering to the surface of the
[0004]
On the other hand, the
At this time, the foreign
When the detection of foreign substances on the entire surface of the
[0005]
As shown in FIG. 4C, the relationship between the wiring pattern and the like formed on the
FIG. 6 shows an example of the waveform of the luminance signal i at this time. One method of detecting the foreign matter Q will be described with reference to FIG. The luminance signal i input to the foreign
[0006]
For convenience of explanation, FIG. 6 shows the waveforms of the high-level luminance signal and the luminance signal of the plain portion in the pattern in the specific range, respectively. Of course, there is a waveform having a level of.
Therefore, the
As a solution to such a problem, it is conceivable to perform a foreign substance inspection by dynamically changing a threshold value according to the level of the luminance signal i. In this regard, Japanese Patent Application Laid-Open No. Hei 7-243977, entitled "Method of Calculating Floating Threshold for Foreign Object Detection," and Japanese Patent Application Laid-Open No. Hei 7-243977, "Apparatus for inspecting foreign matter on patterned wafer," have already been filed by the applicant of the present application.
[0007]
Next, the configuration of the XY scanning type foreign matter inspection apparatus will be described with reference to FIG. In the XY scanning method, the motor 22 which is a rotation mechanism of the
In the XY scanning type foreign matter inspection apparatus, the
[0008]
[Problems to be solved by the invention]
Now, in any of the scanning methods, and even if the threshold value is dynamically changed as in the above-mentioned application, the light receiving condition of the light receiving element fluctuates, or the optical detection condition fluctuates or differs. Then, it was found that the pattern was erroneously detected as a foreign substance.
In addition, since the dynamic threshold setting in the above-mentioned application is obtained by using a sample wafer of the same kind as the wafer to be inspected, a difference occurs in the inspection conditions and the light receiving level is shifted from the actual wafer to be inspected. Tends to occur. This also tends to cause erroneous detection of foreign matter.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a foreign matter inspection apparatus for a patterned wafer that can detect foreign matter with high accuracy.
[0009]
[Means for Solving the Problems]
The patterned wafer foreign matter inspection apparatus of the present invention that achieves the above object irradiates a patterned wafer having a pattern formed as an IC chip with a laser beam at a predetermined angle and receives the scattered light, In a foreign matter inspection device that obtains a detection signal corresponding to the level of the received light and detects foreign matter in accordance with the detection signal, a level that converts the level of the detection signal in a certain chip into one of a plurality of multi-level levels A conversion circuit, and a signal obtained by receiving the signal indicating the level converted by the level conversion circuit and converting the detection signal at a similar position of a chip adjacent to the certain chip by the level conversion circuit. A judgment circuit for judging the presence or absence of a foreign object by comparing with a signal indicating the level A predetermined range is set for a similar position of the adjacent chip, and a signal indicating the converted level in the adjacent chip is a maximum value selected from the predetermined range. Things.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
As described above, according to the present invention, the detection signal, that is, the detection signal (luminance signal) is converted into one of a plurality of multi-level levels including a plurality of predetermined steps, that is, so-called multi-level conversion is performed. The obtained level is compared with a converted level obtained by similarly multi-leveling a luminance signal (detection signal) at a similar position of an adjacent chip. In this way, the level of the comparison reference value can be obtained each time from the adjacent chip without being fixed. That is, according to the present invention, the foreign matter detection threshold can be obtained in a state where the foreign matter detection threshold dynamically changes according to a light receiving condition or an inspection condition according to a place to be inspected. In addition, since the conversion values are set in multiple stages, even if the conversion values fluctuate according to the light receiving conditions or inspection conditions, the luminance signals of the chip on the foreign matter detection side and the adjacent chip serving as a comparison reference for the chip are Since there is a similar variation, there is almost no relative variation in the converted value as a comparison condition.
It should be noted that even if the level conversion to the multi-valued level is performed on the analog detection signal itself (to be described below as a luminance signal), the luminance signal is A / D converted and once digitized to a converted digital value. You may go to. The embodiment described below is the latter case.
[0011]
By the way, when the inspection target is a pattern, large scattered light is generated, and the level of the luminance signal is increased. According to the present invention, since the target for obtaining the comparison reference value is the adjacent chip, the place where the luminance signal is obtained is different. Therefore, there may be a case where only a low comparison reference value is obtained. In such a case, when the above-described comparison detection is performed, a pattern having a higher level on the detection side than the reference side is detected as a foreign substance.
In order to avoid such a situation, in the present invention, first and second level conversion circuits are provided for the multi-level conversion. As a result, the first level conversion circuit obtains the first level by converting the luminance signal (first luminance signal) for performing the foreign substance detection to the chip which is detecting the foreign substance. Adjacent A luminance signal (second luminance signal) is obtained from a position corresponding to a position where foreign matter detection is performed on the chip, and the level is converted by a second level conversion circuit to obtain a second level. Then, the first level and the second level are compared with each other. At this time, the first level conversion circuit makes the level conversion value of the first luminance signal for the pattern portion lower than the level conversion value of the reference side pattern portion. Like Performs compression conversion. The details of the compression will be described later. This prevents the pattern portion from being erroneously detected as a foreign substance.
[0012]
Therefore, in the embodiment described below, the level conversion circuit is composed of two: a pattern side level conversion circuit (first level conversion circuit) and a foreign matter side level conversion circuit (second level conversion circuit). Is done. The conversion to the multi-valued level by these is performed in eight steps in the embodiment. Further, the width of each of the eight stages of conversion of the luminance signal of the foreign substance level conversion circuit into a multi-valued level is greater than the width of each stage of the conversion of the luminance signal into a multi-valued level of the pattern side level conversion circuit. And it is set to about four times. As a result, the conversion of the luminance signal to the multi-valued level by the foreign matter side level conversion circuit is compressed to 1/4.
Note that the level conversion circuit does not necessarily need to be separated into two as described above. Simply, each luminance signal is level-converted by one level conversion circuit, and even if the multi-valued levels of the corresponding positions of the respective chips are compared with each other, the effect that the detection condition is less susceptible than in the past is obtained. can get.
[0013]
Further, as the plurality of steps for determining the level of the conversion source of the level conversion, three or more steps are preferable.
Further, the pattern-side level conversion circuit generates a level-converted reference level, which is a comparison reference for foreign substance detection. This is because the pattern is formed in the portion, and in the XY scanning method, most of the signal indicating the converted level generated by this circuit is related to the luminance signal obtained at that time from the pattern. In this regard, the foreign matter-side level conversion circuit generates a signal indicating the level obtained by level-converting the luminance signal for foreign matter detection.
[0014]
By the way, as the sensor for generating the luminance signal, in the embodiment, a one-line CCD sensor is used in which a large number of detection elements are arranged in one line to generate a luminance signal corresponding to the detection elements. Can use an optical sensor that generates a luminance signal as a detection signal corresponding to a large number of pixels, and is not limited to a one-line optical sensor.
Further, in the following embodiment, for the sake of explanation, the description will be made mainly with respect to the XY scanning type foreign matter detection device. Can be similarly applied.
[0015]
【Example】
In FIG. 1,
[0016]
Further, in this embodiment, as shown in FIG. T Are formed in a line to form a foreign substance detection area on the wafer, and an image of the linear foreign substance detection area is formed on the CCD image sensor 42a of the
By the way, the applicant of the present invention for a technique of forming the above-mentioned linear foreign substance detection area on a wafer and detecting foreign substances by a CCD image sensor is disclosed in JP-A-9-170986 , Has applied for a “foreign matter inspection device”.
The A /
[0017]
The pattern-side conversion circuit 52a and the foreign-matter-
The line memory 53 receives the 3-bit 8-level multilevel data of the pattern-side conversion circuit 52a and converts the level of each pixel into 55 pixels corresponding to an area of 11 × 5 pixels. The bit data is buffered, and 55 pixels of the buffered 3-bit data are sent to the maximum
[0018]
As a specific circuit of the line memory 53, the line memory 53 is composed of shift registers of 55 stages each provided three in parallel corresponding to three bits of multilevel data. The output of each stage of the three shift registers is sent to the maximum
The line memory 53 may be configured by a FIFO memory that stores data of 55 pixels instead of the shift register. In this case, the output data of the pattern-side conversion circuit 52a is sequentially stored in the FIFO memory, and the stored data is output to a register for 55 pixels of 3 bits provided in the maximum
[0019]
The maximum
[0020]
One-
[0021]
Note that the reason for detecting the maximum value in the range of the area W of 11 × 5 pixels is originally that each of the inspection pixel of the chip to be inspected and the pixel located at the position corresponding to the inspection pixel of the adjacent chip. It is sufficient to compare the conversion levels of the luminance signals with each other, but it is impossible to make the positioning accuracy of the detection optical system so high. Therefore, the area W is set in consideration of the deviation of the position accuracy on the reference side from the foreign matter inspection side, and the maximum value is detected in the area W to set the conversion level of the corresponding position. Therefore, the size of the area W is not limited to the range of 11 × 5 pixels, but is determined by the detection position accuracy or the like in the detection optical system of the inspection apparatus.
[0022]
The two-
The foreign matter presence /
[0023]
As a result, the foreign object presence /
The foreign object presence /
The X coordinate and the Y coordinate are sent from the
[0024]
The pattern-side conversion circuit 52a and the foreign-matter-
By this conversion, each luminance signal is set to one of eight levels of the pattern side P0 to P7 and the foreign matter side S0 to S7 according to the multiple levels as shown in FIG. In addition, in the conversion of the luminance signal to the multi-valued level, the width of the conversion step in each stage of the foreign
[0025]
The data stored in the RAM is stored in the
Similarly, the
[0026]
Next, the multilevel quantization level conversion having steps of different widths will be described with reference to FIG.
As described above, if the light receiving condition of the light receiving element fluctuates, or the optical detection condition fluctuates or differs, the detection level changes for the same pattern and a detection error occurs. However, between the adjacent chips on the same wafer, the light receiving condition and the detection condition are often affected to the same degree. Therefore, comparing the level of the other luminance signal with reference to the light receiving condition and the detecting condition, The influence on the fluctuation of the detection condition is relatively suppressed. Furthermore, if the level of the luminance signal is converted in multiple stages, even if the converted value fluctuates in accordance with the light receiving condition or the inspection condition, the luminance signal of the chip on the foreign matter detection side and the adjacent signal serving as a reference for comparison with the luminance signal are compared. Since the luminance signal of the chip to be processed undergoes the same fluctuation, there is almost no fluctuation in the relative value of the converted value as a comparison condition.
[0027]
If this concept is adopted, the pattern part is compared with the pattern part and the part other than the pattern is compared with the part other than the pattern, so that there is no need to distinguish the pattern part from the rest. However, even if such a concept is adopted, in the comparison at the same position of the adjacent chip, the level of the luminance signal on the reference side decreases, while the level of the luminance signal on the pattern portion on the detection side increases. The level of the luminance signal on the detection side may exceed the level of the luminance signal on the reference side. In such a case, erroneous detection of a foreign substance occurs.
By the way, according to the results of experiments on a large number of wafers, the level of the luminance signal with respect to the foreign matter indicates that the foreign matter on the pattern or the foreign matter riding on a place other than the pattern has the foreign matter on each. The average value of the peak level of the luminance signal is about four times or more higher than that of the non-riding one. However, this is much lower for a luminance signal with a low detection level. If the accuracy of the detection optical system is improved, the magnification will be slightly different from the above.
[0028]
According to the above experimental results, if the foreign substance is detected based on a luminance signal having a high detection level with a magnification of 4 times as a reference, the luminance signal on the foreign substance detection side is compressed to 1/4, and the magnitude is compared with the reference side. Can detect foreign matter.
That is, since the level of the luminance signal when foreign matter is on the pattern is four times or more on average, even if the level is compressed to 1 / and the level is converted by the foreign matter detection side
By compressing the luminance signal on the detection side in this way, it is possible to reduce the conversion level of the pattern portion where no foreign matter is on the detection side. With the exception of some luminance levels being high, even if the conversion level of the pattern on the reference side is low, the conversion level value of the pattern portion on the detection side can be suppressed to a value lower than this. Therefore, the erroneous detection of the foreign matter can be suppressed.
[0029]
For this reason, as an embodiment, the detection level for the luminance signal is compressed to 1/4. Therefore, the level conversion width on the foreign matter detection side is quadrupled. FIG. 3 shows such a multi-stage level conversion. The luminance signal L1 is a luminance signal other than the pattern. The luminance signal L2 is the luminance signal of the pattern portion, and the luminance signals when foreign substances are on these are LS1 and LS2, respectively.
As a specific conversion width, in FIG. 3, for example, 64 gradations (= 256/4) of 8 of the 8-bit 256 gradations are set within the range of the level of the luminance signal on the pattern side where no foreign substance is placed. And divide it into eight stages. Therefore, the pattern is divided into eight stages on the pattern side (P side) from P7 = 40 to 64, P6 = 24 to less than 40, P5 = 16 to less than 24, P4 = 8 to less than 16 and P3 = 6. More than or equal to less than 8, P2 = 4 or more to less than 6, P1 = 2 or more to less than 4, and P0 = 0 to less than 2.
[0030]
On the other hand, in the level conversion of eight steps on the foreign matter side (S side), S7 to S0 are S = n × P, n = 4, S7 = 4 × P7 = 160 or more to 255, and S6 = S5 = 60 or more to less than 96, S4 = 32 or more to less than 64, S3 = 24 to less than 32, S2 = 16 to less than 24, S1 = 8 Above, it is less than 16 and S0 = 0 to less than 8.
The respective data stored in the RAM for the level conversion correspond to the above numerical values.
When the conversion level on the foreign substance side (S side in the figure) is determined from the conversion side on the pattern side (P side in the figure), the conversion level on the pattern side is not limited to n = 4. In the level conversion on the S side, compression may be performed to reduce the level of the luminance signal on the foreign matter side to the extent that the pattern is not erroneously detected as a foreign matter. In particular, when detecting foreign matter in a lower level luminance signal, n takes a value greater than 1 and 4 or less.
[0031]
Generally, the width of each stage of the multi-level level conversion for the luminance signal of the foreign substance side
Further, each data for compressing and converting the level of the luminance signal may be obtained as an experimental value. When calculating the step width of the level conversion as the experimental value, for example, the equation of S = P + k + C is adopted according to the experimental value, and the value of k is gradually increased as the level increases. Further, with respect to P0, the range may be set to 0 to less than k + C with C being the initial value, and the range may be shifted by the initial value by adding the initial value C to the value of each stage.
[0032]
The data obtained by such an equation is stored in the data conversion table of the
As a result, each level is converted into one of eight gradations by multi-leveling in eight stages according to FIG. Note that the comparison criterion is the maximum value in the predetermined area, but this may be the data Ra and Rb of the pixel at the position corresponding to the inspection pixel.
[0033]
By the way, in the embodiment, the luminance signal from the inspection area in the inspection chip and the luminance signal from the adjacent chip are generated by delaying the same luminance signal by the delay circuit. In this case, for example, the position of the one-
[0034]
【The invention's effect】
As described above, in the present invention, the detection signal (luminance signal) is multi-valued in a plurality of predetermined steps, and the multi-value level obtained by this is multi-valued at a similar position of an adjacent chip. And compare it to the level. As a result, even if the detection conditions change, the stages at which both are multivalued change in accordance with the change, respectively, so that the comparison of these multivalue levels is a relative comparison. Therefore, even if the light receiving conditions of the light receiving element fluctuate, or the optical detection conditions fluctuate or differ, a foreign matter detection error hardly occurs.
As a result, a patterned wafer foreign matter inspection device capable of detecting foreign matter with higher precision can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram centering on a foreign substance detection unit in one embodiment of a patterned wafer foreign substance inspection apparatus of the present invention.
FIG. 2 is an explanatory diagram of the inspection state.
FIG. 3 is an explanatory diagram of the level conversion to the multilevel level.
FIGS. 4A and 4B are views showing an example of a rotary scanning type foreign matter inspection apparatus, in which FIG. 4A is an overall configuration diagram, and FIG. FIG. 3C is an explanatory diagram of a pattern and foreign matter in each chip.
FIG. 5 is an explanatory diagram of distribution characteristics of scattered light of a pattern.
FIG. 6 is a waveform diagram showing an example of a detection signal for a luminance signal and a foreign substance.
[Explanation of symbols]
1 ... wafer with pattern to be inspected, 1 '... test wafer,
11 IC chip, 2 rotating mechanism, 21 rotating stage,
22: motor (M), 23: XY moving mechanism,
24: rotary encoder, 25: control circuit,
3. Projection unit, 31A, 31B laser light source, 32A, 32B focusing lens,
4 light receiving section, 41 light collecting lens, 42 light receiving section,
5, 50 ... foreign substance detection unit, 51: A / D conversion circuit (A / D),
52a... Reference level conversion circuit on the pattern side (level conversion circuit on the pattern side);
52b: level conversion circuit on the foreign matter detection side (foreign matter level conversion circuit);
53 ... Line memory,
54: maximum value detection circuit, 55, 56 ... delay circuit,
57: foreign matter presence / absence determination circuit, 58: controller,
6 data processing unit, 61 buffer memory, 62 coordinate conversion unit
63 ... Microprocessor (MPU)
7 ... output unit,
L T ... Laser beam, S P … Laser spot,
PT ... pattern, Q, Q 1 , Q 2 ... foreign matter,
L R ... scattered light, L RP … Pattern scattered light, L RQ ... scattered light of foreign matter,
i: luminance of scattered light, Δi: step luminance, i: luminance signal,
R: scanning position of spot,
θ: wafer rotation angle, Δθ: step angle, θ: angle signal,
θp: specific angle, V 1 , V 2 ... Fixed threshold.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24542896A JP3575574B2 (en) | 1995-11-21 | 1996-08-29 | Foreign object inspection system for patterned wafers |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-326310 | 1995-11-21 | ||
JP32631095 | 1995-11-21 | ||
JP24542896A JP3575574B2 (en) | 1995-11-21 | 1996-08-29 | Foreign object inspection system for patterned wafers |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09203711A JPH09203711A (en) | 1997-08-05 |
JP3575574B2 true JP3575574B2 (en) | 2004-10-13 |
Family
ID=26537222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24542896A Expired - Fee Related JP3575574B2 (en) | 1995-11-21 | 1996-08-29 | Foreign object inspection system for patterned wafers |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3575574B2 (en) |
-
1996
- 1996-08-29 JP JP24542896A patent/JP3575574B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09203711A (en) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5818576A (en) | Extraneous substance inspection apparatus for patterned wafer | |
JP4233397B2 (en) | Image defect inspection method, image defect inspection apparatus, and appearance inspection apparatus | |
US6347150B1 (en) | Method and system for inspecting a pattern | |
US6169282B1 (en) | Defect inspection method and apparatus therefor | |
US6317512B1 (en) | Pattern checking method and checking apparatus | |
JP3706051B2 (en) | Pattern inspection apparatus and method | |
JP4711570B2 (en) | Pattern inspection method and inspection apparatus | |
JPH11194154A (en) | Pattern inspection method and its device and pattern inspection method and device based on electron ray image | |
WO1995003540A1 (en) | Pattern elimination process for surface inspection | |
JP3279868B2 (en) | Defect inspection method and device for inspected pattern | |
JP2002022421A (en) | Pattern inspection system | |
JPH06295337A (en) | High-speed picture data processing circuit | |
JP2006138708A (en) | Image flaw inspection method, image flaw inspecting device and visual inspection device | |
JP3575574B2 (en) | Foreign object inspection system for patterned wafers | |
JP3575575B2 (en) | Foreign object inspection system for patterned wafers | |
US5724132A (en) | Extraneous substance inspection apparatus for patterned wafer | |
JP2002131031A (en) | Method and device for measuring three-dimensional shape | |
US20040228516A1 (en) | Defect detection method | |
JP2002168799A (en) | Pattern defect inspection method | |
JPH05129397A (en) | Foreign matter detection method and device | |
JP4827896B2 (en) | Image defect inspection method, image defect inspection apparatus, and appearance inspection apparatus | |
JPH06174652A (en) | Method and device for comparative inspection of pattern | |
JP3040013B2 (en) | Foreign object detection method using floating threshold | |
JP3353725B2 (en) | How to judge the quality of the inspection target | |
JP3101773B2 (en) | Wafer foreign matter inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040521 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040630 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |