JP3562524B2 - IC card - Google Patents

IC card Download PDF

Info

Publication number
JP3562524B2
JP3562524B2 JP2003119642A JP2003119642A JP3562524B2 JP 3562524 B2 JP3562524 B2 JP 3562524B2 JP 2003119642 A JP2003119642 A JP 2003119642A JP 2003119642 A JP2003119642 A JP 2003119642A JP 3562524 B2 JP3562524 B2 JP 3562524B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
circuit
card
main circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003119642A
Other languages
Japanese (ja)
Other versions
JP2003308502A (en
Inventor
善造 小田
徳明 桜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003119642A priority Critical patent/JP3562524B2/en
Publication of JP2003308502A publication Critical patent/JP2003308502A/en
Application granted granted Critical
Publication of JP3562524B2 publication Critical patent/JP3562524B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
本発明はＩＣカードに関する。
【０００２】
【背景技術】
従来より集積回路を含むカード記憶装置としてＩＣカードと呼ばれる記憶装置が知られている。このＩＣカードとしてはメモリーカード、Ｉ／Ｏカード、ＩＳＯ準拠のＩＣカードなどが知られている。ここで、ＩＳＯ準拠のＩＣカードとは、集積回路としてマイクロプロセッサ、メモリーを含むＩＣカードであり、セキュリティ機能等をもたせることが可能なことから医療用途、金融用途等に広く使用されている。また、メモリーカードとは、集積回路としてマイクロプロセッサを含まずメモリーだけを含むＩＣカードであり、パーソナルコンピュータ、電子楽器・ゲーム機等に用いられる携帯可能な記憶装置として広く使用されている。そして、メモリーカードには、メモリーの種類に応じてＳＲＡＭカード、ＤＲＡＭカード、マスクＲＯＭカード、ＥＰＲＯＭカード、ＯＴＰＲＯＭカード、ＥＥＰＲＯＭカード、フラッシュ型ＥＥＰＲＯＭカード、これらのメモリーの混在型カード等、多くのメモリーカードが知られている。更に、Ｉ／Ｏカードとは、モデム、ＬＡＮ、インサーネット等の諸機能を有するＩＣカードであり、パーソナルコンピュータ等に用いられる着脱可能な入出力装置として広く使用されている。メモリーカード、Ｉ／Ｏカードには日本のＪＥＩＤＡ（日本電子工業振興協会）と米国のＰＣＭＣＩＡ （Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ Ｍｅｍｏｒｙ Ｃａｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｓｓｏｃｉａｔｉｏｎ）との協同により世界的な統一規格が制定されている。詳しくは「ＩＣメモリカードガイドライン（パソコン用ＩＣメモリカードの標準仕様）」（社団法人日本電子工業振興協会 平成３年９月刊）を参照されたい。
【０００３】
さて、これらのＩＣカードはパーソナルコンピュータ、ＡＴＭ装置等の電子装置（以下、「ホストシステム」と呼ぶ）に設けられたカードスロットに装填して使用されることになる。ここでは、メモリーカードを例にとって説明する。
【０００４】
図１４には、従来のＲＯＭ（読み出し専用メモリ）カードのブロック図が示される。カード上には、コネクタ２、接続回路１０及び主回路である数個のＲＯＭ１２等が設けられている。ここで、コネクタ２は使用時にホストシステムのカードスロットに接続するために用いられるものであり、電源、制御信号３０、３１、アドレス信号４０、データ信号５０用の各端子を有している。また、接続回路１０は、コネクタ２と主回路であるＲＯＭ１２との間に設けられており、図示しないデコーダ回路、出力回路等を含んでいる。そして、このデコーダ回路により、ホストシステムからの制御信号３０、３１、アドレス信号４０から選択信号が生成され、この選択信号がＲＯＭ１２に供給される。また、この出力回路により、デコーダ回路、ＲＯＭ１２からのデータ出力が規格に合った仕様でコネクタ２を経由してホストシステムへと供給される。ここで、ＲＯＭ１２、接続回路１０は、ともに５Ｖ単一電源で動作する。従って、ＲＯＭ１２、接続回路１０の電源はともに、コネクタ２の５Ｖ電源端子に直結された外部電源線２０により供給さ図１５には、従来のＳＲＡＭ（静的記憶）カードのブロック図が示される。このＳＲＡＭカードの構成において前述のＲＯＭカードの構成と異なる点は以下の通りである。即ち、電源遮断時にデータを保持させるために、ＳＲＡＭカードには内蔵電池８０、逆流防止用の整流素子例えばダイオード７０、７１、電源電圧の低下を検出する低電圧検出回路１３５等が更に設けられている。また、接続回路１０内には、電源遮断時に低電圧検出回路１３５からの検出信号を受けてＳＲＡＭを待機状態にするための回路等も付加されている。
【０００５】
【発明が解決しようとする課題】
さて、半導体集積回路（以下、ＩＣと記す）の電源電圧は、初期の時代のＭＯＳ（金属−酸化物−半導体）型ＩＣでは、たとえば１２ボルト（以下、「Ｖ」と略記する）又は１２Ｖと５Ｖの２電源であった。しかし、近年はかなり長期に亘って５Ｖ単一電源が主流となっている。これはバイポーラ型トランジスタを用いたＴＴＬ（Ｔｒａｎｓｉｓｔｅｒ Ｔｒａｎｓｉｓｔｅｒ Ｌｏｇｉｃ）でも同様である。このため、パーソナルコンピュータ、ＡＴＭ装置等のホストシステムも、５Ｖ電源の規格で作られたものが主流となっている。
【０００６】
一方、近年の半導体技術の進歩発展の中で、また、ＩＣの大規模化・大容量化にともなって、最先端のＩＣの電源は５Ｖから３．３Ｖまたは３Ｖに移りつつある。原因は２つある。
【０００７】
１つ目の原因は、集積回路を構成するＭＯＳＦＥＴ（金属−酸化物−半導体 電解効果トランジスタ）の微細化に伴う最大定格電圧の低下である。即ち、ＭＯＳＦＥＴ微細化の指標であるチャンネル長は０．５ｕｍを切りつつあり、このような微細化されたＭＯＳＦＥＴに対して、５Ｖ電源で動作する集積回路と同じ最大定格電圧を保証するのは困難となった。このため、ＥＩＡＪ規格では動作電源電圧３．３Ｖおよび３Ｖの集積回路の最大定格電圧の最小値は４．６Ｖと決められている。
【０００８】
２つ目の原因は、大規模化に伴う消費電力の増大を、電源電圧を下げることにより抑えるためである。即ち、ＭＯＳＦＥＴの消費電力は、ゲート容量等の負荷容量、クロック周波数、電源電圧に比例する。従って、この電源電圧を３．３Ｖまたは３Ｖにすることで、消費電力を低減することができる。
【０００９】
このような状況を受け、ＪＥＩＤＡではメモリーカードについて、従来の５Ｖ規格に加え３．３Ｖ規格を１９９３年３月までに制定しようとしている。
【００１０】
さて、ＩＣカードを大容量で高速にする為には前述の最先端の技術で製造することが望ましい。従って、ＩＣカードも、これからは３．３Ｖ又は３Ｖ規格のものが主流となると考えられる。しかし、このＩＣカードが装填されるホストシステムについては、既に５Ｖ規格で作られたものが普及しており、将来においてもこれらのホストシステムが必ずしも３．３Ｖ又は３Ｖ規格のものばかりになるとは限らない。従って、３．３Ｖ又は３Ｖ規格で作られたＩＣカードについては、３．３Ｖ又は３Ｖ規格のカードスロットをもったホストシステムに対応できるとともに、既に普及している５Ｖ規格のカードスロットをもったホストシステムにも対応できるものであることが望ましい。
【００１１】
しかし、３．３Ｖ又は３Ｖ規格のＩＣカードは、前述したように電源の最大定格電圧が低く（４．６Ｖ）、このため、既に普及している５Ｖ規格のホストシステムに使用した場合には、ダメージが加わって劣化したり、ひどいときには破壊されるという問題が生じる。一方、この３．３Ｖ又は３Ｖ規格のＩＣカードが、３．３Ｖ又は３Ｖ規格のホストシステムに使用された場合には、通常と変わりなく動作させる必要がある。従って、５Ｖ規格のホストシステムに使用しても破壊されず、あるいは正常に動作するとともに、３．３Ｖ又は３Ｖ規格のホストシステムに使用された場合には通常と変わりなく動作するＩＣカードが望まれる。
【００１２】
さて、ＩＣカードの装填時におけるＩＣカードの破壊を防止する技術としては、例えば特開平２−２５９８５３号公報に記載された技術がある。しかし、この従来技術は、ＥＥＰＲＯＭカードにおいて、装填時に信号端子に印加される高電圧に対して保護を行うべく、信号端子に定電圧ダイオード、抵抗素子等を挿入する技術である。従って、この従来技術は、ＩＣカードそれ自体ではなく、ＩＣカードの信号端子に対する保護の技術である。更に、この従来技術には、５Ｖ規格のホストシステム装填時には電源を遮断あるいは電源を遮断して定電圧を供給し、３．３Ｖ又は３Ｖ規格のホストシステム装填時には、通常通り電源を供給するという思想については何等開示されていない。
【００１３】
また、特開平４−３０２０８号公報には、ＩＣカードを装填又は抜き取った場合に、外部電源又はバックアップ用電池の電圧を検出して、この電圧が最低動作電圧以下である場合にはメモリーの動作を不可にする技術について開示されている。しかし、この従来技術ではＩＣの最低動作電圧のみが検出され、最大定格電圧については何等検出されない。しかも電圧を検出した後は、単にメモリーの動作を不可にして記憶されているデータの喪失を防止するだけであり、電源を遮断あるいは電源を遮断して定電圧を供給するという思想については何等開示されていない。
【００１４】
また、電源の規格が異なる電子機器を通信ケーブル等で接続する場合には、以下の技術が考えられる。即ち、例えば５Ｖ規格の電子装置の通信ケーブルのコネクタ形状と、３Ｖ規格の電子装置の通信ケーブルのコネクタ形状とを異ならせ、接続できないようにする技術である。しかし、ＩＣカードは携帯容易とするために小型に作られており、このようにコネクタの形状を異ならせるのは容易ではない。
【００１５】
また、ＩＣカードでは、その汎用性の要求により、コネクタに設けられた端子の本数も少なく、端子に対する電源、信号の割当も規格化されている。従って、例えば５Ｖ電源用端子と、３．３Ｖ又は３Ｖ電源用端子を両方別々に設けるというような構成とすることも困難である。
【００１６】
また、上述の例のようにお互いに独立の電源をもった電子装置を接続させる場合には、信号のみレベルシフトする回路を設ければよく、お互いの電源端子については単に接続しないようにするだけで正常な動作が保証される。これに対して、ＩＣカードでは、電源についてはホストシステムの電源に従属しているという特殊性をもっている。従って、単にお互いの電源端子が接続しないようにするだけでは、３．３Ｖ又は３Ｖ規格のホストシステムに装填した場合にも動作しないことになってしまい不都合となる。
【００１７】
また、ＩＣカードは、常にホストシステムに装填されて使用されるというよりも、ユーザーに関するデータが記憶されたＩＣカードをユーザーが携帯し、色々な種類の電子装置に装填され使用されるという特殊性をもっている。例えばＡＴＭ装置に使用されるＩＣカードでは、セキュリティコード等のユーザに関するデータが記憶されたＩＣカードをユーザーが持ち歩き、不特定多数のＡＴＭ装置にこのＩＣカードが装填され使用される。このような使用状況では、ＩＣカードが装填されるＡＴＭ装置の電源規格は不特定であり、従来のＩＣカードではＩＣカードを装填する毎にユーザーに対して電源規格の確認を行うよう要求する必要が生ずる。しかし、このような確認を装填する毎にユーザーに強要するのは、本来ＩＣカードがもっている汎用性、利便性等の特質を損なうことになり好ましいことではない。更に、誤って異なる電源規格の装置に装填し、ＩＣカードが破壊されセキュリティコード等のユーザーに関するデータが破壊されるという事態が生ずると、本来ＩＣカードがもっている高信頼性、高セキュリティ性等の特性を損なうことにもなってしまう。
【００１８】
更に、３．３Ｖ又は３Ｖ規格のＩＣカードが、３．３Ｖ又は３Ｖ規格のホストシステムに装填された場合には、通常通り適正に動作しなければならない。従って、例えばホストシステムから供給される電源電圧に電圧降下が生ずるのは好ましいことではない。なぜならば、この電源電圧の電圧降下が大きくなると、アドレス信号、コントロール信号等の電圧と電源電圧との間の電圧差が大きくなり、ラッチアップ等の問題が生ずる可能性があるからである。従って、この電圧降下は生じないか、あるいは、生じてもなるべく小さい電圧降下であることが望ましい。
【００１９】
本発明は、以上のような課題を解決するためになされたものであり、その目的とするところは、新規の電源電圧の規格の低いホストシステムにも使用でき、しかも従来の電源電圧の規格の高いホストシステムに接続使用しても劣化したり破壊されることがない、消費電力が少ないＩＣカードを提供することにある。
【００２０】
また、本発明の別の目的は、新規の電源電圧の規格の低いホストシステムにも使用でき、しかも従来の電源電圧の規格の高いホストシステムでも使用できる、消費電力が少ないＩＣカードを提供することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るＩＣカードは、主回路と、コネクタと、このコネクタと前記主回路との間に設けられた接続電源回路とを含んで構成されるＩＣカードであって、
前記接続電源回路は、外部接続回路と内部接続回路とスイッチ手段と電圧検出手段とを含み、
前記外部接続回路では、前記ホストシステムと前記内部接続回路との間での信号の接続が行われるとともに、電源が前記ホストシステムの電源である第１の電源と共通化され、
前記内部接続回路では、前記外部接続回路と前記主回路との間での信号の接続が行われるとともに、電源が前記主回路の電源である第２の電源と共通化され、前記スイッチ手段では、前記電圧検出手段での検出結果に基づいて前記第１の電源と前記第２の電源との間を直接あるいは整流素子を介して導通状態・非導通状態にするスイッチ動作が行われ、
前記電圧検出手段では、前記第１の電源の電圧が検出され、この第１の電源の電圧の絶対値があらかじめ設定された所定電圧の絶対値以下である場合には前記スイッチ手段により前記第１の電源と第２の電源との間が導通状態にされ、第１の電源の電圧の絶対値が前記所定電圧の絶対値よりも大きい場合には前記スイッチ手段により前記第１の電源と第２の電源との間が非導通状態にされることを特徴とする。
【００２２】
また、本発明は、前記接続電源回路は定電圧回路を更に含み、
前記定電圧回路では前記第１の電源の電圧が定電圧化され、前記スイッチ手段により前記第１の電源と第２の電源が非導通状態にされた場合にこの定電圧化された電圧により前記第２の電源の供給が行われることを特徴とする。
【００２３】
また、本発明は、前記スイッチ手段が第１、第２、第３の端子を有するＣＭＯＳ型のトランスファーゲートで構成され、
前記第１の端子は前記第１の電源に接続され、前記第２の端子は直接あるいは整流素子を介して前記第２の電源に接続され、前記電圧検出手段の検出結果に基づいてゲート電極である前記第３の端子を制御することにより前記第１の端子と第２の端子との間を導通状態・非導通状態にするスイッチ動作が行われること特徴とする。
【００２４】
また、本発明は、前記所定電圧が、前記主回路の最大定格電圧と前記主回路の動作電圧との間の電圧である上限電圧に設定されることを特徴とする。
【００２５】
また、本発明は、前記電圧検出手段は高電圧検出手段と低電圧検出手段とを含み、
前記主回路の下限動作が保証される電圧が下限電圧として設定され、
前記低電圧検出手段では前記第１の電源の電圧が検出され、この第１の電源の電圧の絶対値が前記下限電圧の絶対値以下である場合には少なくとも前記主回路が動作しないよう設定され、
前記高電圧検出手段では前記第１の電源の電圧が検出され、この第１の電源の電圧の絶対値が前記上限電圧の絶対値以下である場合には前記スイッチ手段により前記第１の電源と第２の電源との間が導通状態にされ、第１の電源の電圧の絶対値が前記上限電圧の絶対値よりも大きい場合には前記スイッチ手段により前記第１の電源と第２の電源との間が非導通状態にされることを特徴とする。
【００２６】
また、本発明は、前記接続電源回路が単一のＣＭＯＳチップ上に形成され、
前記ＣＭＯＳチップは、前記内部接続回路以外の回路・手段用に設けられた単数又は複数の第１のウエルと、前記内部接続回路用に設けられた単数又は複数の第２のウエルとを含み、
前記第１のウエルには前記第１の電源が接続され、前記第２のウエルには前記第２の電源が接続され、前記第１のウエルと前記第２のウエルとが電気的に分離されていることを特徴とする。
【００２７】
また、本発明は、前記接続電源回路が単一のＣＭＯＳチップ上に形成され、
前記内部接続回路を設ける代わりに、ゲート電極が前記外部接続回路の信号端子に接続され、ソース領域が前記ＣＭＯＳチップの基板の電源である基準電源に接続され、ドレイン領域が前記主回路の信号端子に接続されるとともに抵抗性の素子を介して前記第２の電源に接続されたドライバー用トランジスタが設けられたことを特徴とする。
【００２８】
また、本発明は、前記接続電源回路は前記内部接続回路を含まず、
前記外部接続回路では、前記ホストシステムと前記主回路との間での信号の接続が行われ、
前記接続電源回路と前記主回路とが単一のＣＭＯＳチップ上に形成され、
前記ＣＭＯＳチップは、前記接続電源回路用に設けられた単数又は複数の第１のウエルと、前記主回路用に設けられた単数又は複数の第２のウエルとを含み、前記第１のウエルには前記第１の電源が接続され、前記第２のウエルに前記第２の電源が接続され、前記第１のウエルと前記第２のウエルとが電気的に分離されていることを特徴とする。
【００２９】
本発明に係るＩＣカードによれば、あらかじめ設定された所定電圧以下の電源電圧を供給するホストシステムにＩＣカードが装填された場合には、電圧検出手段、スイッチ手段によりホストシステムの電源である第１の電源と主回路の電源である第２の電源とが、直接にあるいは整流素子を介して導通状態となる。これによりホストシステムの電源がそのまま主回路に供給されることになる。一方、あらかじめ設定された所定電圧より大きい電源電圧を供給するホストシステムにＩＣカードが装填された場合には、電圧検出手段、スイッチ手段により第１の電源と第２の電源とが非導通状態となる。これにより主回路に対するホストシステムの電源の供給が遮断されることになる。従って、主回路が劣化したり、破壊されたりすることを有効に防止できる。
【００３０】
また、本発明によれば、あらかじめ設定された所定電圧以下の電源電圧を供給するホストシステムにＩＣカードが装填された場合には、電圧検出手段、スイッチ手段によりホストシステムの電源である第１の電源と主回路の電源である第２の電源とが、直接にあるいは整流素子を介して導通状態となる。これによりホストシステムの電源がそのまま主回路に供給されることになる。この場合、定電圧回路は動作しないように設定することが望ましい。一方、あらかじめ設定された所定電圧より大きい電源電圧を供給するホストシステムにＩＣカードが装填された場合には、電圧検出手段、スイッチ手段により第１の電源と第２の電源とが非導通状態となる。そして、定電圧回路により定電圧化された電圧が主回路に供給されることになる。これにより前記所定電圧以上の電源電圧を供給するホストシステムに装填されても正常に動作することが可能となる。
【００３１】
また、本発明によれば、スイッチ手段がＣＭＯＳ型のトランスファーゲートで構成される。従って、スイッチ手段が導通状態となった場合に、主回路で消費される負荷電流が増えてもそれ程電圧降下が生じない。この結果、電源電圧を容易に推奨動作電圧の範囲に収めることができるとともに、ラッチアップ等が生ずるのを効果的に防止できる。
【００３２】
また、本発明によれば、前記所定電圧が主回路の最大定格電圧と主回路の動作電圧との間の電圧である上限電圧に設定される。従って、ホストシステムの電源電圧がこの上限電圧より大きい場合には、この電源電圧が主回路に印加されないことが保証され、従って、主回路に最大定格電圧以上の電圧が印加されないことが保証される。また、ホストシステムの電源電圧がこの上限電圧以下の場合には、そのままホストシステムの電源電圧が主回路に印加され、これにより主回路の適正な動作が保証される。
【００３３】
また、本発明によれば、低電圧検出手段を新たに設けることにより下限電圧についても検出することが可能となる。そして、ホストシステムから供給される電源の電圧が、この下限電圧以下であった場合には、少なくとも主回路が動作しないような設定がなされることになる。
【００３４】
また、本発明によれば、接続電源回路が１チップ構成となり、内部接続回路以外の回路・手段用に設けられた第１のウエルと、内部接続回路用に設けられ第２のウエルとが電気的に分離される。このように構成することにより、第１の電源電圧が、保護用ダイオード、寄生ダイオードを介して主回路に伝わるのを簡易に防止できることになる。
【００３５】
また、本発明によれば、接続電源回路が１チップ構成となる。そして、ゲート電極が外部接続回路の信号端子に、ソース領域が基準電源に、ドレイン領域が主回路の信号端子に接続されるとともに抵抗性の素子を介して第２の電源に接続されたドライバー用トランジスタが設けられる。このように構成することにより、第１の電源電圧が、保護用ダイオード、寄生ダイオードを介して主回路に伝わるのを簡易に防止できることになる。
【００３６】
また、本発明によれば、接続電源回路と主回路とが１チップ構成となる。そして、接続電源回路用に設けられた第１のウエルと主回路用に設けられた第２のウエルとが電気的に分離される。このように構成することにより、第１の電源電圧が、保護用ダイオード、寄生ダイオードを介して主回路に伝わるのを簡易に防止できることになる。
【００３７】
【発明の実施の形態】
以下、本発明の好適な実施例について詳細に説明する。なお、以下の実施例の説明にあたっては、図面の簡素化のため、制御信号、アドレス入力、データ線等の信号線の本数を減じてある。また、本発明に直接関係の無い部分については説明、記載を省略している。また、本発明は３．３Ｖ規格のホストシステム、ＩＣカードのみならず３．３Ｖ未満の規格（例えば３Ｖ規格）のものにも当然に適用できるが、以下では３．３Ｖ規格に適用した場合を例にとり説明を行う。
【００３８】
（１）第１の実施例
図１には、本発明の第１の実施例に係るＩＣカードのブロック図が示される。なお、本第１の実施例は主回路がＲＯＭ１２である場合の実施例である。
【００３９】
図１に示すように本第１の実施例は、コネクタ２、接続電源回路５、主回路であるＲＯＭ１２を含んで構成される。
【００４０】
図１に示す本第１の実施例は、図１４に示す従来例のＩＣカードと比較して、接続回路１０が接続電源回路５となっている点、及び、電源線が外部電源線２０と内部電源線２１とに分割されている点が異なっている。そして、外部電源線２０と内部電源線２１の接続・遮断は接続電源回路５により行われることになる。この構成により、メモリーカードの外部からＲＯＭ１２の最大定格電圧以上の電源電圧が印加された場合に、ＲＯＭ１２がダメージを受けることを有効に防止できることになる。
【００４１】
図１に示すように接続電源回路５は、アナログスイッチ１００、外部接続回路１１０、内部接続回路１２０、高電圧検出回路１３０を含んで構成される。
【００４２】
アナログスイッチ１００は第１、第２、第３の端子１０１、１０２、１０３を有しており、第１の端子１０１は外部接続線２０に接続されている。この外部電源線２０はコネクタ２の電源端子に直結しており、ホストシステムからの電源ＶＣＣをＩＣカードに供給するための電源線である。また、第２の端子１０２は内部電源線２１に接続されている。この内部電源線２１は、主回路であるＲＯＭ１２及び内部接続回路１２０に電源ＶＣＣ１を供給するための電源線である。また第３の端子１０３は高電圧検出回路１３０の出力である制御信号１３２に接続されている。そして、この第３の端子１０３が制御信号１３２により制御され、第１の端子１０１、第２の端子１０２間が導通状態・非導通状態にされる。
【００４３】
外部接続回路１１０は図示しない入力回路及び出力回路等を含んで構成される。そして、この入力回路には、ホストシステムからコネクタ２を経由してチップイネーブル信号ＸＣＥ、アウトプットイネーブル信号ＸＯＥの制御信号３０、３１、アドレス信号４０が入力される。そして、これらの信号３０、３１、４０は各々出力信号３２、３３、４１として内部接続回路１２０に出力されることになる。また、出力回路には内部接続回路１２０からの出力信号５１が入力される。これらの出力信号５１はデータ信号５０としてホストシステムへと出力されることになる。
【００４４】
また、外部接続回路１１０の電源端子には外部電源線２０が接続されており、これにより、外部接続回路１１０の電源はホストシステムの電源ＶＣＣと共通化されることになる。
【００４５】
なお、上述のＸＣＥ信号、ＸＯＥ信号に冠した”Ｘ”は負論理であることを表すものであり、以後同様に表記する。
【００４６】
内部接続回路１２０は、外部接続回路１１０からの出力信号３２、３３、４１を受けてＲＯＭ１２への出力信号３４、３５、３６、４２を生成する論理回路・駆動回路や、ＲＯＭ１２からの出力信号５２を受けて外部接続回路１１０への出力信号５１を生成する回路等を含んでいる。
【００４７】
また、内部接続回路１２０の電源端子には内部電源線２１が接続されており、これにより、内部接続回路１２０の電源は主回路の電源ＶＣＣ１と共通化されることになる。
【００４８】
高電圧検出回路１３０には外部電源線２０が接続され、これによりホストシステムの電源ＶＣＣの検出が行われる。そして、高電圧検出回路１３０では、この検出電圧があらかじめ設定された所定電圧以上か、または所定電圧より小さいかが判断される。そして、この判断結果に基づいて制御信号１３２が生成され、アナログスイッチ１００を導通状態・非導通状態にする制御が行われる。この制御は具体的には、例えば以下のように行われる。
【００４９】
即ち、前記所定電圧は、主回路であるＲＯＭ１２の最大定格電圧４．６ＶとＲＯＭ１２の動作電圧３．３Ｖとの間の電圧（この電圧を、以下「上限電圧」と呼ぶ）、例えば４Ｖに設定される。そして、ホストシステムの電源ＶＣＣの電圧がこの上限電圧４Ｖ以上の場合にはアナログスイッチ１００を非導通状態にする制御が行われる。逆に、ホストシステムの電源ＶＣＣの電圧がこの上限電圧４Ｖより小さい場合には、アナログスイッチ１００を導通状態にする制御が行われることになる。
【００５０】
次に、本第１の実施例の動作について説明する。
【００５１】
まず、本ＩＣカードが、３．３Ｖ規格のホストシステムのカードスロットに装填された場合の動作ついて説明する。この場合には、外部電源線２０には３．３Ｖの電源電圧が印加されることになる。高電圧検出回路１３０はこの電源電圧を検出する。そして、この検出された電源電圧（３．３Ｖ）は前記の上限電圧４Ｖよりも低い電圧となる。従って、高電圧検出回路１３０の制御によりアナログスイッチ１００が導通状態にされる。この結果、外部電源線２０と内部電源線２１との間が導通し、内部電源線２１にホストシステムの電源電圧３．３Ｖがそのまま印加される。そして、この印加された電源電圧により、内部接続回路１２０及び主回路であるＲＯＭ１２が動作することになる。
【００５２】
次に、本ＩＣカードが、５Ｖ規格のホストシステムのカードスロットに装填された場合の動作ついて説明する。この場合には、外部電源線２０には５Ｖの電源電圧が印加されることになる。高電圧検出回路１３０はこの電源電圧を検出する。そして、この検出された電源電圧（５Ｖ）は前記の上限電圧４Ｖよりも高い電圧となる。従って、高電圧検出回路１３０の制御によりアナログスイッチ１００が非導通状態にされる。この結果、外部電源線２０と内部電源線２１との間が非導通状態になり、内部電源線２１にはホストシステムの電源電圧５Ｖは印加されない。また、内部接続回路１２０と主回路１２の電源は前述のように共通化されている。従って、内部接続回路１２０の信号３４、３５、３６、４２、５２により、ＲＯＭ１２の端子に５Ｖ電圧の信号が加えられることもない。
【００５３】
以上のように本第１の実施例によれば、ＩＣカードが３．３Ｖ規格である場合に、このＩＣカードを３．３Ｖ規格のホストシステムに装填した場合には正常な動作が保証されるとともに、このＩＣカードを５Ｖ規格のホストシステムに装填した場合にも、ＩＣカードが劣化したり破壊されたりすることがない。これにより信頼性の向上を図ることができる。また、ＩＣカードの主回路として動作電圧３．３Ｖで最大定格電圧５Ｖ以下の大規模で、高速、低消費電力の最先端のＩＣを登載できる。この結果、ＩＣカードの大規模化、高速化、低消費電力化等を図ることが可能となる。
【００５４】
また、本第１の実施例によれば、ホストシステムの電源電圧を高電圧検出回路１３０により検出して自動的に電源の切り換えを行っている。従って、コネクタ２の形状を異なるものにして５Ｖ規格のホストシステムに接続できないようにしたり、コネクタ２上に５Ｖ電源用端子と３．３Ｖ電源用端子を両方別々に設けるようにしたりする必要もなくなる。
【００５５】
また、本第１の実施例によれば、ＩＣカードをユーザーが持ち歩き、不特定多数の電子装置にこのＩＣカードを装填し使用するような場合にも、ＩＣカードを装填する毎にユーザーに対して電源規格を確認するよう要求する必要がなくなる。従って、本来ＩＣカードがもっている汎用性、利便性等の特質を損なうことがない。また、ユーザーが誤って異なる電源規格の装置に装填しても、セキュリティコード等のユーザーに関するデータが破壊されることがない。従って、本来ＩＣカードがもっている高信頼性、高セキュリティ性等の特性を損なうこともない。
【００５６】
また、本第１の実施例では外部接続線２０と内部接続線２１の接続・遮断をアナログスイッチ１００、例えばＣＭＯＳ型トランスファーゲートにより行っている。従って、ＩＣカードが３．３Ｖ規格のホストシステムに装填され、アナログスイッチ（トランスファーゲート）１００が導通状態となった場合に、第１、第２の端子間での電圧降下がほとんど生じない。この結果、３．３Ｖの電源をそのまま主回路であるＲＯＭ１２に供給できる。これにより、アドレス信号、コントロール信号等の電圧と電源電圧との間に大きな電圧差が生じず、ラッチアップ等が生ずるのを有効に防止できる。
【００５７】
（２）第２の実施例
図２には、本発明の第２の実施例に係るＩＣカードのブロック図が示される。
【００５８】
図２に示す本第２の実施例は、図１に示す第１の実施例に比較して接続電源回路６の構成が異なっている点が相違する。即ち、接続電源回路６は定電圧回路１４０を新たに含む構成となっている。この構成により、５Ｖ規格のホストシステムにＩＣカードを装填した場合にも、この５Ｖの電源電圧を３．３Ｖに定電圧化することによりＩＣカードの動作が可能となる。
【００５９】
アナログスイッチ１００、内部接続回路１２０の構成については、図１に示す本第１の実施例と同様であるため説明を省略する。
【００６０】
外部接続回路１１２は、ＸＯＥ信号、ＸＣＥ信号、アドレス信号用の入力回路、データ信号用の出力回路を含んでいる点において第１の実施例の外部接続回路１１０と同様の構成となる。但し、この出力回路にはしきい値電圧を下げたＣＭＯＳインバータが設けられている。ＩＣカードが装填されるホストシステムの電源電圧が５Ｖであった場合に、内部接続回路１２０から振幅３．３Ｖの入力信号が入力されたても出力回路を動作させるためである。
【００６１】
高電圧検出回路１３４には外部電源線２０に接続され、これによりホストシステムの電源ＶＣＣの検出が行われる。そして、高電圧検出回路１３４では、この検出電圧が所定電圧よりも大きいか否かが判断される。即ち、第１の実施例と同様、主回路であるＲＯＭ１２の最大定格電圧４．６Ｖより低く、動作電圧３．３Ｖより高い電圧である上限電圧４Ｖよりも大きいか否かが判断される。そして、この判断に基づいて制御信号１３２及び制御信号１３３が生成される。
【００６２】
制御信号１３２は、第１の実施例と同様にアナログスイッチ１００の第３の端子１０３に入力される。また、制御信号１３３は定電圧回路１４０に入力される。そして、ホストシステムの電源電圧が上限電圧４Ｖよりも低い場合には、制御信号１３２によりアナログスイッチ１００が導通状態に設定されるとともに、制御信号１３３により定電圧回路１４０が非動作状態に設定される。逆に、ホストシステムの電源電圧が上限電圧４Ｖよりも高い場合には、制御信号１３２によりアナログスイッチ１００が非導通状態に設定されるとともに、制御信号１３３により定電圧回路１４０が動作状態に設定される。
【００６３】
なお、以上はアナログスイッチ１００、定電圧回路１４０を２本の制御信号１３２・１３３で制御する場合について説明した。しかし、アナログスイッチ１００、定電圧回路１４０の回路構成によっては、１本の制御信号のみでアナログスイッチ１００、定電圧回路１４０を制御することも可能である。
【００６４】
定電圧回路１４０は、外部電源線２０を介して入力されたホストシステムの電源電圧ＶＣＣを定電圧化して、３．３Ｖの電源電圧を内部電源線２１に供給するための回路である。そして、この定電圧回路１４０を動作状態・非動作状態に設定する制御が前述のように制御信号１３３により行われることになる。
【００６５】
図３にはこの定電圧回路１４０の回路構成の一例が示され、図４にはこの定電圧回路１４０の入出力特性が示される。
【００６６】
図３に示すように、この定電圧回路１４０は、出力用のＰチャネルＭＯＳトランジスタ１４４、動作状態・非動作状態設定用のＮチャネルＭＯＳトランジスタ１４５、定電流回路１４６、ＶＲＥＦ回路１４７、抵抗１４８、１４９を含んで構成される。
【００６７】
図３において、制御信号１３３が”Ｈ”の場合はＮチャンネルＭＯＳトランジスタ１４５が導通状態となり、定電圧回路１４０は動作状態に設定される。従って、図４に示すように、外部電源線２０が４Ｖ以上であっても、内部電源線２１の電圧は常に定電圧３．３Ｖに定電圧化されることになる。これにより主回路であるＲＯＭ１２及び内部接続回路１２０には常に３．３Ｖの電源が供給されることになる。
【００６８】
これに対して、制御信号１３３が”Ｌ”の場合はＮチャンネルＭＯＳトランジスタ１４５が非導通状態となり、定電圧回路１４０は非動作状態に設定される。定電圧回路１４０が非動作状態に設定されると、外部電源線２０、内部電源線２１から接地への電流経路が無くなるので電力を消費しなくなる。これにより、定電圧回路１４０の出力はハイインピーダンス状態に設定される。但し、この場合、図２において制御信号１３２によりアナログスイッチ１００が導通状態にされるため、内部電源線２１には、ホストシステムの電源ＶＣＣがそのまま供給されることになる。
【００６９】
次に、動作状態においてどのようにして定電圧回路１４０が定電圧を出力するかについて説明する。
【００７０】
ＶＲＥＦ回路１４７からは主回路であるＲＯＭ１２の動作電圧に応じて予め設定され、入力電圧・出力電圧に依存しない基準電圧ＶＲＥＦが出力されている。そして、動作状態においては、この基準電圧ＶＲＥＦと、出力電圧を抵抗１４８、１４９により抵抗分割した電圧とがオペアンプ１５０により比較される。そして、オペアンプ１５０は、この比較結果に応じてＰチャンネルＭＯＳトランジスタ１４４を導通状態・非導通状態にする制御を行う。具体的には、出力負荷電流が増え出力電圧が設定電圧よりわずかに下がると、オペアンプ１５０の出力が”Ｌ”となりＰチャンネルＭＯＳトランジスタ１４４が導通状態にされる。これにより、外部電源線２０から内部電源線２１へと電流が流され出力電圧が引き上げられる。一方、出力負荷電流が減り出力電圧が設定電圧よりわずかに上がると、オペアンプ１４４の出力が”Ｈ”となりＰチャンネルＭＯＳトランジスタ１４４が非導通状態にされる。これにより外部電源線２０から内部電源線２１へと流れる電流が制限され、出力電圧が引き下げられる。この様にして出力電圧を一定電圧に保つことが可能となる。
【００７１】
なお、定電圧回路１４０の構成は図３に示す回路構成に限られるものではない。また、出力電圧も、主回路であるＲＯＭ１２の動作電圧の許容範囲内であれば、入力電圧に応じて３．３Ｖより若干上昇しても構わない。
【００７２】
次に、本第２の実施例の動作について説明する。
【００７３】
本ＩＣカードが、３．３Ｖ規格のホストシステムに装填された場合は、前述の第１の実施例と同様の動作となる。即ち、この場合は高電圧検出回路１３４の出力である制御信号１３２によりアナログスイッチ１００が導通状態となり、ホストシステムの電源ＶＣＣがそのまま主回路であるＲＯＭ１２、内部接続回路１２０に供給されることになる。なお、この場合には、定電圧回路１４０は制御信号１３３により非動作状態にされ、定電圧回路１４０は電力を消費しないとともに、その出力はハイインピーダンス状態となっている。
【００７４】
次に、本ＩＣカードが、５Ｖ規格のホストシステムのカードスロットに装填された場合の動作ついて説明する。この場合には、高電圧検出回路１３４により検出されるホストシステムの電源電圧（５Ｖ）は上限電圧４Ｖよりも高い電圧となる。従って、制御信号１３２によりアナログスイッチ１００は非導通状態にされる。一方、この場合には、制御信号１３３により定電圧回路１４０は動作状態にされるため、ホストシステムの電源電圧（５Ｖ）は定電圧回路１４０により３．３Ｖに定電圧化されて出力されることになる。この結果、内部電源線２１には３．３Ｖの電源電圧が印加され、主回路であるＲＯＭ１２、内部接続回路１２０への３．３Ｖ電源の供給が行われることになる。
【００７５】
以上のように本第２の実施例によれば、ＩＣカードが３．３Ｖ規格である場合に、このＩＣカードを、３．３Ｖ規格のホストシステム、あるいは、５Ｖ規格のホストシステムのどちらに装填した場合でも、正常な動作が保証されることになる。これにより、ＩＣカードの主回路として最先端の３．３Ｖ規格ＩＣを登載することができ、ＩＣカードの大規模化、高速化、低消費電力化等を図ることが可能となる。
【００７６】
また、本第２の実施例によれば、前述した本第１の実施例と同様に、コネクタ２の形状を異なるものにして５Ｖ規格のホストシステムに接続できないようにしたり、コネクタ２上に５Ｖ電源用端子と３．３Ｖ電源用端子を両方別々に設けるようにしたりする必要もなくなる。また、ＩＣカードを装填する毎にユーザーに対して電源規格を確認するよう要求する必要がなく、また、誤って異なる電源規格の装置に装填しても、ユーザーに関するデータが破壊されることもない。更に、例えば３．３Ｖ規格のホストシステムから得たデータを５Ｖ規格のホストシステムで利用したり、逆に５Ｖ規格のホストシステムから得たデータを３．３Ｖ規格のホストシステム利用したりすることもできる。このように、本第２の実施例によれば、ＩＣカードの持つ汎用性、利便性、高信頼性、高セキュリティ性等の特性を更に高めることができる。
【００７７】
また、本第２の実施例では外部接続線２０と内部接続線２１の接続・遮断をアナログスイッチ１００、例えばＣＭＯＳ型トランスファーゲートにより行っている。従って、ＩＣカードが３．３Ｖ規格のホストシステムに装填された場合に、ＲＯＭ１２で消費される負荷電流が増加しても、第１、第２の端子間での電圧降下はほとんど生じない。この結果、３．３Ｖの電源をそのままＲＯＭ１２に供給できることになる。これにより、アドレス信号、コントロール信号等の電圧と電源電圧との間に大きな電圧差が生じず、ラッチアップ等が生ずるのも有効に防止できることになる。
【００７８】
一方、５Ｖ規格のホストシステムに接続された場合には、内部電源線２１には定電圧回路４０により定電圧化された電源電圧が供給される。そして、この場合には、外部接続線２０と内部接続線２１との間の電圧差を十分に確保できる。従って、ＲＯＭ１２に必要とされる負荷電流が増加しても、定電圧回路１４０の出力電圧をＲＯＭ１２の推奨動作電圧３．０Ｖ〜３．６Ｖの範囲に容易に収めることができる。この点、本第２の実施例においてアナログスイッチ１００を設けず、ただ単に定電圧回路１４０により電源電圧を定電圧化する構成とした場合よりも優位となる。即ち、このようにただ単に電源電圧を定電圧化する回路構成にすると、ホストシステムの電源が５Ｖの場合は問題ないが、３．３Ｖの場合にはＲＯＭ１２の負荷電流により内部電源線２１の電源電圧が３．３Ｖよりも低下してしまうからである。
【００７９】
（３）第３の実施例
図５には、本発明の第３の実施例に係るＩＣカードのブロック図が示される。
【００８０】
本第３の実施例は、前述の第１の実施例において主回路をＳＲＡＭ１３とした場合の実施例である。
【００８１】
即ち、本第３の実施例における外部接続回路１１５、内部接続回路１２５は、第１の実施例における外部接続回路１１０、内部接続回路１２０に比べ、ライトイネーブル信号ＸＷＥ３７に対応した回路等が付加されている。
【００８２】
また、電源遮断時にデータを保持させるための内蔵電池８０、整流素子、例えばダイオード７０、７１も設けられている。ここで、ダイオード７１は、内蔵電池８０の電流が逆流するのを防止するために設けられたものである。従って、例えばアナログスイッチ１００が導通状態となった場合には、この整流素子であるダイオード７１を介して内部電源線２１に電源電圧が供給されることになる。
【００８３】
さて、本第３の実施例では、第１の実施例に比べて、接続電源回路７が低電圧検出回路１３５を新たに含む構成となっている。この低電圧検出回路１３５は、ＩＣカードがホストシステムに装填された直後、又は、ＩＣカードがホストシステムからはずされた場合、又は、メモリーカードが装填されたままホストシステムの電源が切られた場合等において、電源ＶＣＣの電圧低下を検出する回路である。この場合の検出電圧としては、ＩＣカードの推奨動作電圧の範囲を３．３Ｖ±０．３Ｖとした場合には、例えば２．７Ｖ程度とすることができる（以下、この電圧を下限電圧と呼ぶ）。
【００８４】
低電圧検出回路１３５は、電源ＶＣＣの電圧がこの下限電圧２．７Ｖより小さいと判断した場合には、主回路であるＳＲＡＭ１３を動作不可にする設定を行う。この場合の主回路の動作不可の設定は、例えば制御信号１３６又は制御信号１３７により行われる。例えば、制御信号１３６により上記動作不可の設定を行う場合には、この制御信号１３６を内部接続回路１２５に出力して、メモリ制御信号ＸＣＥ１、ＸＣＥ２、書き込み信号ＸＷＥ１をディスエイブル状態にする。これによりＳＲＡＭ１３は動作不可の状態となる。また、制御信号１３７により前記動作不可の設定を行う場合には、この制御信号１３７を外部接続回路１１５に出力して、外部接続回路１１５がコネクタ３からの信号を何も受け付けないような状態に設定する。具体的には、外部接続回路１１５の入力端子等に、コネクタからの入力が接続されたＮＡＮＤ回路等を設ける。そして、制御信号１３７によりこのＮＡＮＤ回路に”Ｌ”を入力する。これにより、外部接続回路１１５はコネクタ３からの信号を何も受け付けないような状態に設定されることになる。
【００８５】
さて、このような下限電圧を検出する動作はＩＣカードに特有の動作である。即ち、この動作は電源がホストシステムの電源に従属しているというＩＣカードの特殊性により必要となる動作である。図６には、このように下限電圧についても検出を行う場合の、ＩＣカードの処理手順を示すフロチャートが示される。以下、これについて簡単に説明する。
【００８６】
まず、ステップＳ１でＩＣカードがホストシステムに装填されると、ステップＳ２に示すようにＩＣカードに電源が印加され、電源ＶＣＣの電圧が徐々に上昇してくる。すると、ステップＳ３に示すように、低電圧検出回路１３５により電源ＶＣＣの電圧が下限電圧２．７Ｖより小さいか否かの検出が行われる。そして、電源ＶＣＣの電圧が２．７Ｖより小さいと判断されると、ステップＳ７に示すように少なくとも主回路について動作不可の設定がなされる。逆に、電源ＶＣＣの電圧が２．７Ｖ以上と判断されると、ステップＳ４に示すように、今度は高電圧検出回路１３０により電源ＶＣＣの電圧が上限電圧４Ｖよりも大きいか否かの検出が行われる。そして、電源ＶＣＣの電圧が上限電圧４Ｖよりも大きいと判断されると、ステップＳ８に示すように制御信号１３２によりアナログスイッチ１００が非導通状態にされる。そして、この場合にはステップＳ９に示すようにＩＣカードへのアクセスは不可となる。一方、電源ＶＣＣの電圧が上限電圧４Ｖ以下と判断されると、ステップＳ５に示すように制御信号１３２によりアナログスイッチ１００が導通状態にされる。これによりステップＳ６に示すように、ＩＣカードに対するアクセスが可能となり、ホストシステムとＩＣカードとの間でデータのやりとりが行われることになる。
【００８７】
（４）第４の実施例
図７には、本発明の第４の実施例に係るＩＣカードのブロック図が示される。
【００８８】
本第４の実施例は、前述の第２の実施例において主回路をＳＲＡＭ１３とした場合の実施例である。
【００８９】
第４の実施例と第２の実施例の構成・動作の差異は、前述の第３の実施例と第１の実施例の構成・動作の差異と同様であるため、以下の説明を省略する。
【００９０】
なお、図８には、本第４の実施例においてＩＣカードを装填した後の処理手順についてのフロチャートが示される。図８のフロチャートと図６のフロチャートで異なる点は、ステップＳ１０とステップＳ１１である。即ち、本第４の実施例では、電源ＶＣＣの電圧が上限電圧４Ｖより大きくステップＳ８でアナログスイッチ１００が非導通状態となった後には、定電圧回路１４０により電源ＶＣＣの電圧が３．３Ｖに定電圧化される。従って、この場合には前述の第３の実施例と異なり、ステップＳ１１に示すようにＩＣカードに対するアクセスが可能となる。これにより、ホストシステムとＩＣカードとの間でデータのやりとりが行われることになる。
【００９１】
（５）第５の実施例
以下に説明する第５、第６の実施例は、接続電源回路、主回路のチップ構成についての例を示す実施例である。以下の説明では、図５に示す第３の実施例のチップ構成を例にとり説明を行うが、第１、第２、第４の実施例についても当然に同様のチップ構成とすることができる。
【００９２】
さて、低消費電力化、部品点数削減によるコストダウンのためには、接続電源回路、主回路等のＩＣカードを構成する回路は、なるべく少ない数のチップ構成とすることが望ましい。特にＩＣカードは携帯容易とするためにそのサイズも小型化されているため、少ない数のチップ構成とすることは非常に重要なことになる。
【００９３】
図９（Ａ）に示す第５の実施例では、ＩＣカードをＣＭＯＳのＩＣチップ９０、９１の２チップ構成としている。そして、この場合には、アナログスイッチ１００、外部接続回路１１５、内部接続回路１２５、高電圧検出回路１３０、低電圧検出回路１３５を含む接続電源回路７は、ＩＣチップ９０上に形成される。また、主回路であるＳＲＡＭ１３は、ＩＣチップ９１上に形成されることになる。
【００９４】
さて、以上のようにしてＩＣカードを２チップ構成とした場合には、接続電源回路と主回路との信号の接続が問題となる。即ち、接続電源回路の電源はホストシステムの電源と共通化されており、５Ｖ規格のホストシステム装填時に、この電源が主回路の電源と異なる電圧となる。この場合に主回路において入力保護ダイオード、寄生ダイオードを介した電源供給が起こり、最大定格電圧以下の電源供給という目的が達成できないからである。このことを図１０により詳しく説明する。
【００９５】
通常、ＣＭＯＳ型ＩＣでは、図１０に示すように、ＩＣの入力回路１６０には静電気から回路を保護するためのダイオード１６２、１６４が入力端子と電源、入力端子と接地との間に設けられている。また、出力回路１６６にも、図１０に示すような寄生のダイオード１６８が存在する。仮に、従来の接続回路１０にスイッチ１７６を設けて、内部電源線２０と外部電源線２１との間を接続・遮断可能になるようにしたとする。すると、外部電源線２０と内部電源線２１との間に設けたスイッチ１７６が非導通状態であっても、接続回路１０の出力端子が”Ｈ”を出力した場合に以下のような事態が生ずる。即ち、主回路であるＳＲＡＭ１３の入力端子と電源の間に設けられた入力保護ダイオード１６２を通して電流１７０が流れる。すると、主回路であるＳＲＡＭ１３の電源ＶＣＣ１が、ホストシステム及び接続回路１０の電源ＶＣＣの電圧に引き上げられてしまうという事態が生ずる。また、例えば８ビット入出力のＳＲＡＭ、ＤＲＡＭのように、データの入出力が同じ端子で行われる主回路では、接続回路１０の出力回路１７４の出力と、主回路であるＳＲＡＭ１３の入出力回路（出力回路１６６のみ図示）の出力が図１０に示すように直接接続される。従って、ＳＲＡＭ１３の出力回路１６６のＰチャンネルＭＯＳＦＥＴのドレイン領域とサブストレートとの間で構成される寄生ダイオード１６８を通して電流１７２が流れることになる。これにより、ＳＲＡＭ１３の電源ＶＣＣ１が、ホストシステム及び接続回路１０の電源ＶＣＣの電圧に引き上げられてしまうという事態が生ずる。即ち、５Ｖ規格のカードスロットに装填したとき、主回路であるＳＲＡＭ１３に最大定格電圧４．６Ｖを越える５Ｖの電源が印加されてしまうことになる。
【００９６】
これに対して、本発明における接続電源回路５、６、７、８、９、１１には、このような事態が生じないように内部接続回路１２０、１２５が設けられている。これについて図１１を使って説明する。図１１には外部接続回路１１５に含まれる出力回路１８８、及び、入力回路１９０と出力回路１９２とで構成される入出力回路が模式的に示される。また、同様に、内部接続回路１２５に含まれる入力回路１８０、及び、出力回路１８２と入力回路１８６と構成される入出力回路が模式的に示される。なお、外部接続回路１１５とコネクタとの間には信号４０、５０が接続され、内部接続回路１２５と主回路であるＳＲＡＭ１３との間には信号４２、５２が接続されている。
【００９７】
外部接続回路１１５及び内部接続回路１２５は接続電源回路７に含まれており、これらの外部接続回路１１５及び内部接続回路１２５は図９（Ａ）に示すように１チップ構成のＣＭＯＳ型ＩＣとなっている。このように外部接続回路１１５と内部接続回路１２５とが１チップ構成となってるため、外部接続回路１１５と内部接続回路１２５との間の中間信号４１、５１、５３には、チップ外部から静電気が入る恐れがない。従って、これらの中間信号４１、５１、５３が接続される入力回路１８０、１８６、１９０には入力保護ダイオードを設ける必要がなくなる。従って、例えば中間信号４１は”Ｈ”となった場合でも、図１０の入力回路１６０と異なり図１１の入力回路１８０には入力保護ダイオードが設けられていないため、内部電源線２１の電圧が引き上げられるということがなくなる。
【００９８】
また、図１１の入出力回路（１８２、１８６）は、図１０の入出力回路（１６０、１６６）と異なり、中間信号が入力用の信号５３と出力用の信号５１とに分けられている。従って、外部接続回路１２５の出力が、内部接続回路１１５の出力節点に接続されないことになる。この結果、中間信号５３が”Ｈ”となっても、出力回路１８２のＰチャンネルＭＯＳＦＥＴのドレイン領域とサブストレートとの間に形成される寄生ダイオード１８４には電流は流れないことになる。従って、内部電源線２１の電圧が引き上げられるといことがなくなる。このように本第５の実施例では、内部接続回路１１５を設けることで、信号線を介して内部電源線２１の電源電圧が引き上げられるのを有効に防止することができる。
【００９９】
なお、図９（Ａ）から明らかなように、接続電源回路７を１チップ構成とした場合には、ＩＣチップ９０は２電源のＩＣチップとする必要がある。このように２電源のＩＣチップとする場合には、各々の電源が接続されるウエルを電気的に分離する必要がある。例えば、ＩＣチップ９０では、基板としてＰ形シリコンが用いられ、異なる電源が接続される単数又は複数のＮ形ウエルが設けられる。即ち、内部接続回路１２５用に設けられたＮ形ウエルには主回路であるＳＲＡＭ１３と共通の内部電源線２１が接続される。一方、内部接続回路１２５以外の回路用に設けられたＮ形ウエルには外部電源線２０が接続される。これにより、外部電源線２０と内部電源線２１との間の電源分離が可能となる。ここで、Ｎ形ウエルとは、Ｐ形シリコン基板の表面に比較的深くリンなどの不純物を拡散して形作られ、ＣＭＯＳを構成するＰチャンネルＭＯＳＦＥＴのサブストレートとなる領域である。例えば、図９（Ａ）の場合には、接続電源回路７に含まれる回路のうち、アナログスイッチ１００、外部接続回路１１５、高電圧検出回路１３０、低電圧検出回路１３５用に設けられたＮ形ウエルには、外部電源線２０が接続される。一方、内部接続回路１２５用に設けられたＮ形ウエルには、主回路であるＳＲＡＭ１３と共通の電源線である内部電源線２１が接続されることになる。
【０１００】
なお、図１、図２、図５、図７に示す実施例では、ＧＮＤ電源が全ての回路に共通の基準電源となり、正の電源ＶＣＣを外部電源線２０、内部電源線２１に分けてそれぞれの回路に供給していた。従って、この場合には、基板の電源はＧＮＤとなり、ウエルが正の電源ＶＣＣに接続される。この結果、基板がＰ型、ウエルがＮ型となる。しかし、本発明はこれに限るものではなく、図１２のような回路構成とすることもできる。即ち、図１２の場合には、ＧＮＤ電源が基準電源となるとともに、負の電源ＶＳＳを外部電源線２５と内部電源線２６とに分けることになる。従って、この場合にはＧＮＤ電源が接続されている基板がＮ型、負の電源が接続されているウエルがＰ型となる。そして、外部電源線２５が接続されるＰ型のウエルと、内部電源線２６が接続されるＰ型のウエルとが電気的に分離されることになる。また、この場合には、高電圧検出回路１３０では、ホストシステムの電源ＶＳＳの電圧の絶対値が所定電圧（例えば上限電圧−４Ｖ）の絶対値以下の場合にアナログスイッチ１００が導通状態にされる制御が行われる。また、ホストシステムの電源ＶＳＳの電圧の絶対値が所定電圧（−４Ｖ）の絶対値よりも大きい場合にアナログスイッチ１００が非導通状態にされる制御が行われる。この点は、低電圧検出回路１３５においても同様である。
【０１０１】
なお、異なる電源のＩＣチップ接続時に、保護ダイオード、寄生ダイオードを介して電源が変動されるのを防止する手法としては、上述のように内部接続回路を設けるとともに、ウエルを分離する手法に限らず、種々の手法が考えられる。例えば、図１３では、ＩＣチップ２００とＩＣチップ２０２とでは、供給される電源がＶＣＣ、ＶＣＣ１というように異なっている。この場合にはＩＣチップ２００上に、ゲート電極が入力回路２０４の出力に接続され、ソース領域が基準電源ＧＮＤに接続され、ＩＣチップ２０２への出力信号２１２がドレイン領域に接続されたＮチャンネルＭＯＳＦＥＴ２０６を設ける。このように接続すると、ＮチャネルＭＯＳＦＥＴ２０６がオン状態の時は出力信号２１２はＧＮＤレベルとなる。一方、ＮチャネルＭＯＳＦＥＴ２０６がオフ状態の時は、出力信号２１２は抵抗２０８によりプルアップされ、電源ＶＣＣ１の電圧に設定されることになる。このように図１３に示す手法を用いれば、供給電源が異なるＩＣチップ２００、２０２を接続した場合も、信号線を介した電源の回り込みを有効に防止できる。なお、この場合、ＮチャネルＭＯＳＦＥＴ２０６に代えてバイポーラトランジスタを用いることも可能である。
【０１０２】
（６）第６の実施例
図９（Ｂ）に示す第６の実施例は、ＩＣカードをＣＭＯＳのＩＣチップ９２の１チップ構成とした実施例である。低消費電力化、部品点数削減によるコストダウンのためには、このように主回路であるＳＲＡＭ１３と接続電源回路１１とを１チップにする構成とするのが最も望ましい。特に前述の医療用途等に使われるＩＣカードのようにＩＣチップを１チップのみ搭載するＩＣカードには特に有効である。１チップ構成を実現する方法としては、接続電源回路７のチャンネル長とゲート酸化膜厚を、主回路であるＳＲＡＭ１３のそれらより各々長く、厚くして部分的に最大定格電圧を５Ｖ以上に上げる方法がある。また、特許出願平成４−２９８７５７には、製造プロセスを変更することなく、動作電圧３．３ＶのＩＣ上に、５ＶのＩＣとの接続回路を実現する方法が開示されている。この方法を用いて接続電源回路を作れば、製造プロセスの変更によるコストアップをせずに１チップ化を実現できる。いずれの方法にしろ１チップ化した場合には、図９（Ｂ）に示すように、内部接続回路は省略できる。また、前述の第５の実施例で述べたのと同様に、外部接続回路１１５と主回路であるＳＲＡＭ１３との間の信号線を双方向とせず、入力用と出力用とに分ける必要がある。
【０１０３】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１０４】
例えば、本発明は、第１〜第６の実施例に示したＲＯＭ、ＳＲＡＭを主回路としたＩＣカードに限らず、全ての種類のＩＣカードに適用できる。例えば、本発明は主回路としてＤＲＡＭ（動的記憶）を用いたメモリーカードにも適用できる。この場合には、図１、図２のＸＣＥ（Ｃｈｉｐ Ｅｎａｂｌｅ）信号をＸＲＡＳ（Ｒｏｗ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）信号、ＸＣＡＳ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓｔｒｏｂｅ）信号に置き換え、ＸＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌｅ）信号を追加し、データを双方向にするなど若干の変更を行えば良い。また、本発明は、主回路としてＥＰＲＯＭカード、ＯＴＰＲＯＭカード、ＥＥＰＲＯＭカード、フラッシュ型ＥＥＰＲＯＭカード、これらのメモリーの混在型カード等を用いたＩＣカードにも当然に適用できる。また、本発明は、主回路としてマイクロプロセッサ、メモリを用いたＩＣカード、即ちＩＳＯ準拠のＩＣカードにも適用できる。更に、主回路にモデム、ＬＡＮ、インサーネット等の機能を有する回路を用いたＩＣカードにも適用できる。
【０１０５】
また、本発明は、主回路に正負の２電源を必要とするアナログ回路を含んだＩＣカードにも適用できる。例えば、高電圧検出回路、アナログスイッチ、定電圧回路等の電源系の回路はデジタル回路と同様に構成する。そして、アナロググラウンド電源、アナログ信号を変換する外部接続回路、内部接続回路の回路素子、あるいは回路ブロックを、検出されたホストシステムの電源電圧に応じて選択する回路構成とする。このように構成することで、主回路に正負の２電源のアナログ回路を含んだＩＣカードにも本発明を適用できることになる。
【０１０６】
また、本発明は、第５、第６の実施例に示すような１チップ構成、２チップ構成とするものに限らず、高電圧検出回路、低電圧検出回路、アナログスイッチ、定電圧回路等の全部または一部に既存の製品を使用する等の複数チップ構成とすることもできる。この場合には前記実施例の説明から明らかなように、内部接続回路の入力端子と電源の間に入力保護ダイオードを設けないことや、外部接続回路と内部接続回路の間の信号線を双方向とせず、入力用と出力用とに分けること等が必要である。
【０１０７】
【発明の効果】
本発明に係るＩＣカードによれば、あらかじめ設定された所定電圧以下の電源電圧を供給するホストシステムにＩＣカードが装填された場合には、ホストシステムの電源がそのまま主回路に供給される。一方、あらかじめ設定された所定電圧より大きい電源電圧を供給するホストシステムにＩＣカードが装填された場合には、主回路に対するホストシステムの電源の供給が遮断されることになる。従って、異なった規格のホストシステムに接続した場合に主回路が劣化したり、破壊されたりすることを有効に防止できる。また、最先端の例えば３．３Ｖ規格のＩＣを登載することが可能となり、ＩＣ電子装置の外部装置として好適な、大規模、高速、低消費電力で、信頼性の高いＩＣカードを実現できる。
【０１０８】
また、本発明によれば、あらかじめ設定された所定電圧以下の電源電圧を供給するホストシステムにＩＣカードが装填された場合には、ホストシステムの電源がそのまま主回路に供給されることになる。一方、あらかじめ設定された所定電圧より大きい電源電圧を供給するホストシステムにＩＣカードが装填された場合には、定電圧回路により定電圧化された電圧が主回路に供給されることになる。これにより前記所定電圧以上の電源電圧を供給するホストシステムに装填されても正常に動作することが可能となる。また、最先端の例えば３．３Ｖ規格のＩＣを登載することが可能となり、ＩＣ電子装置の外部装置として好適な、大規模、高速、低消費電力で、信頼性の高いＩＣカードを実現できる。更に、例えば３．３Ｖ規格のホストシステムから得たデータを５Ｖ規格のホストシステムで利用したり、逆に５Ｖ規格のホストシステムから得たデータを３．３Ｖ規格のホストシステム利用したりすることもできる。これによりＩＣカードの持つ利便性、汎用性等の特性を更に高めることができる。
【０１０９】
また、本発明によれば、スイッチ手段がＣＭＯＳ型のトランスファーゲートで構成されるため、主回路で消費される負荷電流が増えてもそれ程電圧降下が生じない。この結果、電源電圧を容易に推奨動作電圧の範囲に収めることができるとともにラッチアップ等が生ずるのを効果的に防止できる。これにより、信頼性等を大幅に向上できる。
【０１１０】
また、本発明によれば、前記所定電圧が上限電圧に設定されるため、主回路に最大定格電圧以上の電圧が印加されないことが保証される。また、ホストシステムの電源電圧がこの上限電圧以下の場合には、そのままホストシステムの電源電圧が主回路に印加され、これにより主回路が適正な動作を行うことになる。この場合、ＩＣカードが装填されるホストシステムの電源は、通常、例えば５Ｖ又は３．３Ｖのどちらかになるため、このように上限電圧のみで確実性の高い電源切り換えの判断が可能となる。
【０１１１】
また、本発明によれば、低電圧検出手段を新たに設けることにより、ホストシステムから供給される電源の電圧が、この下限電圧以下であった場合には、少なくとも主回路が動作しないような設定が可能となる。これにより、例えばホストシステムへのＩＣカード装填時等に、ＩＣカードの正常な動作を保証することが可能となる。
【０１１２】
また、本発明によれば、接続電源回路が１チップ構成となる。これにより、低消費電力化、部品点数削減によるコストダウン等が可能となる。しかも、この場合、内部接続回路以外の回路・手段用に設けられた第１のウエルと、内部接続回路用に設けられ第２のウエルとが電気的に分離されるため、第１の電源電圧が、保護用ダイオード、寄生ダイオードを介して主回路に伝わるのを簡易に防止できる。従って、ＩＣカードの信頼性を更に高めることが可能となる。
【０１１３】
また、本発明によれば、接続電源回路が１チップ構成となる。これにより、低消費電力化、部品点数削減によるコストダウン等が可能となる。そして、ドレイン領域が主回路の信号端子に接続されるとともに、抵抗性の素子を介して第２の電源に接続されたドライバー用トランジスタが設けられるため、第１の電源電圧が、保護用ダイオード、寄生ダイオードを介して主回路に伝わるのを簡易に防止できることになる。これによりＩＣカードの信頼性を更に高めることが可能となる。
【０１１４】
また、本発明によれば、接続電源回路と主回路とが１チップ構成となる。これにより、接続電源回路のみを１チップ構成とした場合よりも、更なる低消費電力化、部品点数削減によるコストダウン等が可能となる。そして、接続電源回路用に設けられた第１のウエルと主回路用に設けられた第２のウエルとが電気的に分離されるため、第１の電源電圧が、保護用ダイオード、寄生ダイオードを介して主回路に伝わるのを簡易に防止できることになる。これによりＩＣカードの信頼性を更に高めることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すブロック図である。
【図２】本発明の第２の実施例を示すブロック図である。
【図３】本発明に使用される定電圧回路の回路図の一例である。
【図４】本発明に使用される定電圧回路の入出力特性図である。
【図５】本発明の第３の実施例を示すブロック図である。
【図６】第３の実施例において低電圧を検出する場合の処理手順を示すフロチャートである。
【図７】本発明の第４の実施例を示すブロック図である。
【図８】第４の実施例において低電圧を検出する場合の処理手順を示すフロチャートである。
【図９】図９（Ａ）は本第５の実施例を説明するための概略説明図であり、図９（Ｂ）は、本第６の実施例を説明するための概略説明図である。
【図１０】入力保護ダイオード、寄生ダイオードを通した電源供給を説明するための概略説明図である。
【図１１】外部接続回路、内部接続回路に含まれる入力回路、入出力回路の概略説明図である。
【図１２】電源電圧を負の電圧とし、Ｎ基板上にＰウエルを設ける構成のＩＣチップとした場合のブロック図である。
【図１３】異なる電源のＩＣチップを接続した場合に信号を介した電源の回り込みがないようにする手法について説明するための概略説明図である。
【図１４】従来例で主回路がＲＯＭの場合のブロック図である。
【図１５】従来例で主回路がＲＯＭの場合のブロック図である。
【符号の説明】
２、３、４ コネクタ、 ５、６、７、８、９、１１ 接続電源回路、
１０ 接続回路、 １２ ＲＯＭ（主回路）、 １３ ＳＲＡＭ（主回路）
２０ 外部電源線、 ２１ 内部電源線、 ３０、３１ 制御信号、
３２、３３、３４、３５、３６、４１、４２、５１、５２ 出力信号
４０ アドレス信号、 ５０ データ信号、 ７０、７１ ダイオード、
８０ 内蔵電池、 ９０、９１、９２ ＩＣチップ、 １００ アナログスイッチ、 １０１、１０２、１０３ 第１、第２、第３の端子、
１１０、１１２、１１５、１１６ 外部接続回路、 １２０、１２５ 内部接続回路、 １３０、１３４ 高電圧検出回路、 １３２、１３３ 制御信号、
１３５ 低電圧検出回路、 １４０ 定電圧回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an IC card.
[0002]
[Background Art]
Conventionally, a storage device called an IC card has been known as a card storage device including an integrated circuit. As this IC card, a memory card, an I / O card, an ISO-compliant IC card, and the like are known. Here, the ISO-compliant IC card is an IC card including a microprocessor and a memory as an integrated circuit, and is widely used for medical use, financial use, and the like because it can have a security function and the like. A memory card is an IC card that does not include a microprocessor as an integrated circuit and includes only a memory, and is widely used as a portable storage device used in personal computers, electronic musical instruments, game machines, and the like. Depending on the type of the memory, there are many types of memory cards such as an SRAM card, a DRAM card, a mask ROM card, an EPROM card, an OTPROM card, an EEPROM card, a flash EEPROM card, and a mixed card of these memories. It has been known. Further, an I / O card is an IC card having various functions such as a modem, a LAN, and an Internet, and is widely used as a detachable input / output device used for a personal computer or the like. Globally unified standards have been established for memory cards and I / O cards in cooperation with JEIDA (Japan Electronic Industry Development Association) in Japan and PCMCIA (Personal Computer Memory Card International Association) in the United States. For details, refer to “IC Memory Card Guidelines (Standard Specifications of IC Memory Cards for Personal Computers)” (published by the Japan Electronics Industry Development Association, September 1991).
[0003]
These IC cards are used by being loaded into card slots provided in electronic devices (hereinafter, referred to as "host system") such as personal computers and ATM devices. Here, a memory card will be described as an example.
[0004]
FIG. 14 is a block diagram of a conventional ROM (read only memory) card. On the card, a connector 2, a connection circuit 10, and several ROMs 12, which are main circuits, are provided. Here, the connector 2 is used to connect to a card slot of the host system at the time of use, and has terminals for a power supply, control signals 30 and 31, an address signal 40, and a data signal 50. The connection circuit 10 is provided between the connector 2 and the ROM 12, which is a main circuit, and includes a decoder circuit, an output circuit, and the like (not shown). The decoder circuit generates a selection signal from the control signals 30 and 31 and the address signal 40 from the host system, and supplies the selection signal to the ROM 12. In addition, the output circuit supplies data output from the decoder circuit and the ROM 12 to the host system via the connector 2 with specifications conforming to the standard. Here, both the ROM 12 and the connection circuit 10 operate with a single 5V power supply. Therefore, both the power of the ROM 12 and the power of the connection circuit 10 are supplied by the external power line 20 directly connected to the 5V power terminal of the connector 2. FIG. 15 is a block diagram of a conventional SRAM (static storage) card. The configuration of this SRAM card is different from that of the above-described ROM card in the following points. That is, in order to retain data when the power is turned off, the SRAM card is further provided with a built-in battery 80, a rectifying element for preventing backflow such as diodes 70 and 71, a low voltage detection circuit 135 for detecting a drop in power supply voltage, and the like. I have. The connection circuit 10 also includes a circuit for receiving a detection signal from the low-voltage detection circuit 135 when the power supply is cut off and putting the SRAM in a standby state.
[0005]
[Problems to be solved by the invention]
The power supply voltage of a semiconductor integrated circuit (hereinafter, referred to as IC) is, for example, 12 volts (hereinafter, abbreviated as “V”) or 12 V in a MOS (metal-oxide-semiconductor) type IC in an early age. There were two power supplies of 5V. However, in recent years, a single 5 V power supply has been mainstream for a considerably long time. The same applies to a TTL (Transistor Transistor Logic) using a bipolar transistor. For this reason, host systems, such as personal computers and ATM devices, which are manufactured according to the standard of 5V power supply are mainly used.
[0006]
On the other hand, the power supply of the most advanced ICs is shifting from 5V to 3.3V or 3V with the progress and development of semiconductor technology in recent years and with the increase in scale and capacity of ICs. There are two causes.
[0007]
The first cause is a decrease in the maximum rated voltage due to the miniaturization of MOSFETs (metal-oxide-semiconductor field-effect transistors) constituting an integrated circuit. In other words, the channel length, which is an indicator of MOSFET miniaturization, is approaching 0.5 μm, and it is difficult to guarantee the same maximum rated voltage for such miniaturized MOSFET as an integrated circuit that operates with a 5 V power supply. It became. For this reason, the minimum value of the maximum rated voltage of the integrated circuit having the operating power supply voltages of 3.3 V and 3 V is determined to be 4.6 V in the EIAJ standard.
[0008]
The second cause is to suppress an increase in power consumption due to an increase in scale by lowering the power supply voltage. That is, the power consumption of the MOSFET is proportional to the load capacitance such as the gate capacitance, the clock frequency, and the power supply voltage. Therefore, power consumption can be reduced by setting the power supply voltage to 3.3 V or 3 V.
[0009]
Under such circumstances, JEIDA intends to establish a 3.3V standard for memory cards by March 1993 in addition to the conventional 5V standard.
[0010]
Now, in order to increase the capacity and speed of the IC card, it is desirable to manufacture it by the above-mentioned state-of-the-art technology. Therefore, it is considered that the IC card of the 3.3V or 3V standard will be the mainstream in the future. However, as for the host system in which this IC card is loaded, those manufactured according to the 5V standard have already become widespread, and in the future, these host systems are not necessarily limited to the 3.3V or 3V standard. Absent. Therefore, an IC card manufactured according to the 3.3V or 3V standard can support a host system having a card slot of the 3.3V or 3V standard and a host having an already widespread card slot of the 5V standard. It is desirable that the system can be adapted to the system.
[0011]
However, as described above, the 3.3V or 3V standard IC card has a low maximum rated voltage of the power supply (4.6V). Therefore, when used in a 5V standard host system which has already been widely used, There is a problem in that it is damaged and deteriorated, and in severe cases, it is destroyed. On the other hand, when the 3.3V or 3V standard IC card is used in a 3.3V or 3V standard host system, it is necessary to operate the IC card as usual. Therefore, an IC card that does not break down even when used in a 5V standard host system, or operates normally, and operates as normal when used in a 3.3V or 3V standard host system is desired. .
[0012]
Now, as a technique for preventing the destruction of the IC card when the IC card is loaded, for example, there is a technique described in Japanese Patent Application Laid-Open No. 2-259853. However, this conventional technique is a technique of inserting a constant voltage diode, a resistance element, or the like into a signal terminal of an EEPROM card in order to protect against a high voltage applied to the signal terminal when the card is inserted. Therefore, this conventional technique is a technique for protecting not the IC card itself but the signal terminals of the IC card. Further, in this prior art, the concept is such that when a 5 V standard host system is mounted, the power is cut off or the power is cut off to supply a constant voltage, and when a 3.3 V or 3 V standard host system is mounted, power is supplied as usual. Is not disclosed at all.
[0013]
Japanese Patent Application Laid-Open No. Hei 4-30208 discloses that when an IC card is loaded or unloaded, the voltage of an external power supply or a backup battery is detected. Is disclosed about the technology which makes it impossible. However, in this prior art, only the lowest operating voltage of the IC is detected, and no maximum rated voltage is detected. Moreover, after detecting the voltage, it simply disables the operation of the memory to prevent the loss of the stored data, and does not disclose the idea of shutting down the power supply or shutting off the power supply and supplying a constant voltage. It has not been.
[0014]
In addition, when electronic devices having different power supply standards are connected by a communication cable or the like, the following technology can be considered. That is, for example, this is a technique in which a connector shape of a communication cable of an electronic device of 5V standard and a connector shape of a communication cable of an electronic device of 3V standard are made different to prevent connection. However, the IC card is made small in size for easy portability, and it is not easy to change the shape of the connector.
[0015]
Further, in the IC card, the number of terminals provided in the connector is small due to the demand for versatility, and the allocation of power and signals to the terminals is standardized. Therefore, for example, it is also difficult to provide a configuration in which a 5 V power supply terminal and a 3.3 V or 3 V power supply terminal are separately provided.
[0016]
In the case where electronic devices having independent power supplies are connected as in the above-described example, a circuit for level-shifting only the signal may be provided, and the power supply terminals of the respective devices are simply not connected. Normal operation is guaranteed. On the other hand, the IC card has a special characteristic that the power supply depends on the power supply of the host system. Therefore, simply preventing the power supply terminals from being connected to each other does not operate even when the power supply terminal is mounted on a 3.3 V or 3 V standard host system, which is inconvenient.
[0017]
In addition, the IC card is not always used by being loaded into the host system, but rather by being carried by the user and loaded into various kinds of electronic devices, and used by various types of electronic devices. Have. For example, in an IC card used in an ATM device, a user carries an IC card in which data relating to the user such as a security code is stored, and the IC card is loaded and used in an unspecified number of ATM devices. In such a use situation, the power supply standard of the ATM device into which the IC card is loaded is unspecified, and the conventional IC card requires the user to confirm the power supply standard every time the IC card is loaded. Occurs. However, forcing the user every time such confirmation is loaded is not preferable because the characteristics such as versatility and convenience inherent in the IC card are spoiled. Furthermore, if a situation in which an IC card is destroyed and data related to a user such as a security code is destroyed by accidentally loading it into a device of a different power supply standard occurs, the high reliability, high security, etc. inherent in the IC card can be obtained. It also impairs the characteristics.
[0018]
Furthermore, when a 3.3V or 3V standard IC card is loaded into a 3.3V or 3V standard host system, it must operate properly as usual. Therefore, it is not preferable that a voltage drop occurs in the power supply voltage supplied from the host system, for example. This is because if the voltage drop of the power supply voltage is large, the voltage difference between the voltage of the address signal, the control signal, and the like and the power supply voltage is large, which may cause a problem such as latch-up. Therefore, it is desirable that this voltage drop does not occur, or that the voltage drop be as small as possible.
[0019]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has an object to be used in a host system having a new power supply voltage standard, and to achieve a conventional power supply voltage standard. An object of the present invention is to provide an IC card which is not deteriorated or destroyed even when used and connected to a high host system and consumes little power.
[0020]
Another object of the present invention is to provide an IC card with low power consumption that can be used in a new host system with a low power supply voltage standard and that can be used in a conventional host system with a high power supply voltage standard. It is in.
[0021]
[Means for Solving the Problems]
In order to achieve the above object, an IC card according to the present invention is an IC card including a main circuit, a connector, and a connection power supply circuit provided between the connector and the main circuit. hand,
The connection power supply circuit includes an external connection circuit, an internal connection circuit, switch means, and voltage detection means,
In the external connection circuit, signal connection is performed between the host system and the internal connection circuit, and a power supply is shared with a first power supply that is a power supply of the host system,
In the internal connection circuit, signal connection is performed between the external connection circuit and the main circuit, and a power supply is shared with a second power supply that is a power supply of the main circuit. A switch operation is performed to switch the first power supply and the second power supply to a conductive state or a non-conductive state directly or via a rectifying element based on a detection result of the voltage detecting means,
The voltage detecting means detects the voltage of the first power supply, and when the absolute value of the voltage of the first power supply is equal to or less than the absolute value of a predetermined voltage set by the switch means, When the absolute value of the voltage of the first power source is greater than the absolute value of the predetermined voltage, the switching means turns on the first power source and the second power source. And a non-conductive state.
[0022]
Further, according to the present invention, the connection power supply circuit further includes a constant voltage circuit,
In the constant voltage circuit, the voltage of the first power supply is made constant, and when the first power supply and the second power supply are made non-conductive by the switch means, the voltage becomes constant. A second power supply is performed.
[0023]
Further, according to the present invention, the switch means is constituted by a CMOS type transfer gate having first, second and third terminals,
The first terminal is connected to the first power supply, and the second terminal is connected to the second power supply directly or via a rectifying element, and is connected to a gate electrode based on a detection result of the voltage detection means. By controlling a certain third terminal, a switching operation for making a conductive state and a non-conductive state between the first terminal and the second terminal is performed.
[0024]
Further, the invention is characterized in that the predetermined voltage is set to an upper limit voltage which is a voltage between a maximum rated voltage of the main circuit and an operation voltage of the main circuit.
[0025]
Further, according to the present invention, the voltage detecting means includes a high voltage detecting means and a low voltage detecting means,
A voltage at which the lower limit operation of the main circuit is guaranteed is set as a lower limit voltage,
The low voltage detection means detects the voltage of the first power supply, and is set so that at least the main circuit does not operate when the absolute value of the voltage of the first power supply is equal to or less than the absolute value of the lower limit voltage. ,
The high voltage detecting means detects the voltage of the first power supply, and when the absolute value of the voltage of the first power supply is equal to or less than the absolute value of the upper limit voltage, the switching means connects the first power supply to the first power supply. When the second power supply is made conductive and the absolute value of the voltage of the first power supply is larger than the absolute value of the upper limit voltage, the switch means switches the first power supply and the second power supply to each other. Is made non-conductive.
[0026]
Further, according to the present invention, the connection power supply circuit is formed on a single CMOS chip,
The CMOS chip includes one or more first wells provided for circuits / means other than the internal connection circuit, and one or more second wells provided for the internal connection circuit,
The first well is connected to the first power supply, the second well is connected to the second power supply, and the first well and the second well are electrically separated. It is characterized by having.
[0027]
Further, according to the present invention, the connection power supply circuit is formed on a single CMOS chip,
Instead of providing the internal connection circuit, a gate electrode is connected to a signal terminal of the external connection circuit, a source region is connected to a reference power supply which is a power supply of a substrate of the CMOS chip, and a drain region is connected to a signal terminal of the main circuit. And a driver transistor connected to the second power supply via a resistive element.
[0028]
Further, according to the present invention, the connection power supply circuit does not include the internal connection circuit,
In the external connection circuit, signal connection between the host system and the main circuit is performed,
The connection power supply circuit and the main circuit are formed on a single CMOS chip;
The CMOS chip includes one or a plurality of first wells provided for the connection power supply circuit, and one or a plurality of second wells provided for the main circuit. Is characterized in that the first power supply is connected, the second power supply is connected to the second well, and the first well and the second well are electrically separated. .
[0029]
According to the IC card of the present invention, when the IC card is loaded in a host system that supplies a power supply voltage equal to or lower than a predetermined voltage set in advance, the voltage detection unit and the switch unit are used as the power supply of the host system. The first power supply and the second power supply, which is the power supply of the main circuit, are brought into conduction directly or via a rectifier. As a result, the power of the host system is supplied to the main circuit as it is. On the other hand, when the IC card is loaded in the host system that supplies a power supply voltage higher than a predetermined voltage set in advance, the first power supply and the second power supply are turned off by the voltage detection means and the switch means. Become. As a result, the power supply of the host system to the main circuit is cut off. Therefore, it is possible to effectively prevent the main circuit from being deteriorated or destroyed.
[0030]
Further, according to the present invention, when an IC card is loaded in a host system that supplies a power supply voltage equal to or less than a predetermined voltage set in advance, the first power supply for the host system is provided by the voltage detection means and the switch means. The power supply and the second power supply, which is the power supply of the main circuit, are brought into conduction directly or via a rectifier. As a result, the power of the host system is supplied to the main circuit as it is. In this case, it is desirable to set so that the constant voltage circuit does not operate. On the other hand, when the IC card is loaded in the host system that supplies a power supply voltage higher than a predetermined voltage set in advance, the first power supply and the second power supply are turned off by the voltage detection means and the switch means. Become. Then, the voltage converted to a constant voltage by the constant voltage circuit is supplied to the main circuit. As a result, it is possible to operate normally even if it is loaded in a host system that supplies a power supply voltage higher than the predetermined voltage.
[0031]
Further, according to the present invention, the switch means is constituted by a CMOS type transfer gate. Therefore, when the switch means is turned on, the voltage drop does not occur so much even if the load current consumed in the main circuit increases. As a result, the power supply voltage can be easily set within the range of the recommended operating voltage, and the occurrence of latch-up and the like can be effectively prevented.
[0032]
According to the present invention, the predetermined voltage is set to an upper limit voltage that is a voltage between a maximum rated voltage of the main circuit and an operation voltage of the main circuit. Therefore, when the power supply voltage of the host system is higher than the upper limit voltage, it is guaranteed that this power supply voltage is not applied to the main circuit, and therefore, that the voltage higher than the maximum rated voltage is not applied to the main circuit. . When the power supply voltage of the host system is equal to or lower than the upper limit voltage, the power supply voltage of the host system is applied to the main circuit as it is, so that the proper operation of the main circuit is guaranteed.
[0033]
Further, according to the present invention, it is possible to detect the lower limit voltage by newly providing a low voltage detecting unit. If the voltage of the power supply supplied from the host system is lower than the lower limit voltage, a setting is made so that at least the main circuit does not operate.
[0034]
Further, according to the present invention, the connection power supply circuit has a one-chip configuration, and the first well provided for circuits / means other than the internal connection circuit and the second well provided for the internal connection circuit are electrically connected. Separated. With this configuration, it is possible to easily prevent the first power supply voltage from being transmitted to the main circuit via the protection diode and the parasitic diode.
[0035]
Further, according to the present invention, the connection power supply circuit has a one-chip configuration. The gate electrode is connected to the signal terminal of the external connection circuit, the source region is connected to the reference power supply, the drain region is connected to the signal terminal of the main circuit, and the driver is connected to the second power supply through a resistive element. A transistor is provided. With this configuration, it is possible to easily prevent the first power supply voltage from being transmitted to the main circuit via the protection diode and the parasitic diode.
[0036]
Further, according to the present invention, the connection power supply circuit and the main circuit have a one-chip configuration. Then, the first well provided for the connection power supply circuit and the second well provided for the main circuit are electrically separated. With this configuration, it is possible to easily prevent the first power supply voltage from being transmitted to the main circuit via the protection diode and the parasitic diode.
[0037]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail. In the description of the following embodiments, the number of signal lines such as control signals, address inputs, and data lines is reduced in order to simplify the drawings. Further, description and description of portions not directly related to the present invention are omitted. Further, the present invention can be naturally applied not only to a 3.3V standard host system and an IC card but also to a standard of less than 3.3V (for example, 3V standard). An explanation will be given using an example.
[0038]
(1) First embodiment
FIG. 1 shows a block diagram of an IC card according to a first embodiment of the present invention. The first embodiment is an embodiment in which the main circuit is the ROM 12.
[0039]
As shown in FIG. 1, the first embodiment includes a connector 2, a connection power supply circuit 5, and a ROM 12 as a main circuit.
[0040]
The first embodiment shown in FIG. 1 is different from the conventional IC card shown in FIG. 14 in that the connection circuit 10 is the connection power supply circuit 5 and that the power supply line is connected to the external power supply line 20. It is different in that it is divided into an internal power supply line 21. The connection and disconnection between the external power supply line 20 and the internal power supply line 21 are performed by the connection power supply circuit 5. With this configuration, it is possible to effectively prevent the ROM 12 from being damaged when a power supply voltage higher than the maximum rated voltage of the ROM 12 is applied from outside the memory card.
[0041]
As shown in FIG. 1, the connection power supply circuit 5 includes an analog switch 100, an external connection circuit 110, an internal connection circuit 120, and a high voltage detection circuit 130.
[0042]
The analog switch 100 has first, second, and third terminals 101, 102, and 103. The first terminal 101 is connected to the external connection line 20. The external power supply line 20 is directly connected to the power supply terminal of the connector 2 and is a power supply line for supplying the power supply VCC from the host system to the IC card. Further, the second terminal 102 is connected to the internal power supply line 21. The internal power supply line 21 is a power supply line for supplying the power supply VCC1 to the ROM 12 and the internal connection circuit 120, which are main circuits. Further, the third terminal 103 is connected to a control signal 132 which is an output of the high voltage detection circuit 130. Then, the third terminal 103 is controlled by the control signal 132, and the state between the first terminal 101 and the second terminal 102 is turned on / off.
[0043]
The external connection circuit 110 includes an input circuit and an output circuit (not shown). The input circuit receives the chip enable signal XCE, the control signals 30 and 31 of the output enable signal XOE, and the address signal 40 from the host system via the connector 2. These signals 30, 31, and 40 are output to the internal connection circuit 120 as output signals 32, 33, and 41, respectively. An output signal 51 from the internal connection circuit 120 is input to the output circuit. These output signals 51 are output as data signals 50 to the host system.
[0044]
An external power supply line 20 is connected to a power supply terminal of the external connection circuit 110, whereby the power supply of the external connection circuit 110 is shared with the power supply VCC of the host system.
[0045]
It should be noted that "X" added to the above-mentioned XCE signal and XOE signal indicates that the logic is negative, and will be similarly described hereinafter.
[0046]
The internal connection circuit 120 receives the output signals 32, 33, 41 from the external connection circuit 110 and generates output signals 34, 35, 36, 42 to the ROM 12, and the output signal 52 from the ROM 12. And a circuit for generating an output signal 51 to the external connection circuit 110 upon receipt of the signal.
[0047]
The power supply terminal of the internal connection circuit 120 is connected to the internal power supply line 21, whereby the power supply of the internal connection circuit 120 is shared with the power supply VCC1 of the main circuit.
[0048]
The external power supply line 20 is connected to the high voltage detection circuit 130, thereby detecting the power supply VCC of the host system. Then, the high voltage detection circuit 130 determines whether the detected voltage is equal to or higher than a predetermined voltage set in advance or lower than the predetermined voltage. Then, a control signal 132 is generated based on this determination result, and control is performed to turn the analog switch 100 on and off. This control is specifically performed as follows, for example.
[0049]
That is, the predetermined voltage is set to a voltage between the maximum rated voltage of 4.6 V of the ROM 12 as the main circuit and the operating voltage of 3.3 V of the ROM 12 (this voltage is hereinafter referred to as an “upper limit voltage”), for example, 4 V. Is done. Then, when the voltage of the power supply VCC of the host system is equal to or higher than the upper limit voltage 4V, control for turning off the analog switch 100 is performed. Conversely, when the voltage of the power supply VCC of the host system is smaller than the upper limit voltage 4V, control for turning on the analog switch 100 is performed.
[0050]
Next, the operation of the first embodiment will be described.
[0051]
First, an operation when the present IC card is inserted into a card slot of a 3.3 V standard host system will be described. In this case, a power supply voltage of 3.3 V is applied to the external power supply line 20. The high voltage detection circuit 130 detects this power supply voltage. The detected power supply voltage (3.3 V) is lower than the upper limit voltage 4 V. Therefore, the analog switch 100 is turned on by the control of the high voltage detection circuit 130. As a result, conduction between the external power supply line 20 and the internal power supply line 21 is conducted, and the power supply voltage 3.3 V of the host system is applied to the internal power supply line 21 as it is. Then, the internal connection circuit 120 and the ROM 12, which is the main circuit, operate by the applied power supply voltage.
[0052]
Next, an operation when the present IC card is inserted into a card slot of a 5V standard host system will be described. In this case, a power supply voltage of 5 V is applied to the external power supply line 20. The high voltage detection circuit 130 detects this power supply voltage. The detected power supply voltage (5V) is higher than the upper limit voltage 4V. Therefore, the analog switch 100 is turned off under the control of the high voltage detection circuit 130. As a result, the external power supply line 20 and the internal power supply line 21 become non-conductive, and the power supply voltage 5V of the host system is not applied to the internal power supply line 21. The power supply of the internal connection circuit 120 and the power supply of the main circuit 12 are shared as described above. Therefore, the signal of 5V voltage is not applied to the terminal of the ROM 12 by the signals 34, 35, 36, 42 and 52 of the internal connection circuit 120.
[0053]
As described above, according to the first embodiment, when the IC card is in the 3.3 V standard and the IC card is loaded in the 3.3 V standard host system, normal operation is guaranteed. At the same time, even when this IC card is loaded into a 5 V standard host system, the IC card is not deteriorated or destroyed. As a result, reliability can be improved. Also, a large-scale, high-speed, low-power-consumption state-of-the-art IC having an operating voltage of 3.3 V and a maximum rated voltage of 5 V or less can be mounted as a main circuit of the IC card. As a result, it is possible to increase the scale, speed, and power consumption of the IC card.
[0054]
Further, according to the first embodiment, the power supply voltage of the host system is detected by the high voltage detection circuit 130, and the power supply is automatically switched. Therefore, it is not necessary to change the shape of the connector 2 so that the connector 2 cannot be connected to a 5 V standard host system, or to separately provide a 5 V power supply terminal and a 3.3 V power supply terminal on the connector 2. .
[0055]
In addition, according to the first embodiment, even when the user carries the IC card and loads and uses the IC card in an unspecified number of electronic devices, the user is prompted every time the IC card is loaded. The need to check the power supply standard. Therefore, the characteristics such as versatility and convenience that the IC card originally has are not impaired. Further, even if the user accidentally mounts the device into a device having a different power supply standard, data relating to the user such as a security code is not destroyed. Therefore, characteristics such as high reliability and high security inherent in the IC card are not impaired.
[0056]
In the first embodiment, the connection and disconnection of the external connection line 20 and the internal connection line 21 are performed by the analog switch 100, for example, a CMOS transfer gate. Therefore, when the IC card is loaded in the host system of the 3.3V standard and the analog switch (transfer gate) 100 is turned on, a voltage drop between the first and second terminals hardly occurs. As a result, 3.3 V power can be supplied to the ROM 12 as the main circuit as it is. As a result, a large voltage difference does not occur between the voltage of the address signal and the control signal and the power supply voltage, and it is possible to effectively prevent the occurrence of latch-up and the like.
[0057]
(2) Second embodiment
FIG. 2 shows a block diagram of an IC card according to a second embodiment of the present invention.
[0058]
The second embodiment shown in FIG. 2 is different from the first embodiment shown in FIG. 1 in that the configuration of the connection power supply circuit 6 is different. That is, the connection power supply circuit 6 is configured to newly include the constant voltage circuit 140. With this configuration, even when an IC card is loaded in a 5 V standard host system, the operation of the IC card can be performed by making the power supply voltage of 5 V constant at 3.3 V.
[0059]
The configurations of the analog switch 100 and the internal connection circuit 120 are the same as those of the first embodiment shown in FIG.
[0060]
The external connection circuit 112 has the same configuration as the external connection circuit 110 of the first embodiment in that it includes an input circuit for an XOE signal, an XCE signal, an address signal, and an output circuit for a data signal. However, this output circuit is provided with a CMOS inverter with a reduced threshold voltage. This is to operate the output circuit even when an input signal having an amplitude of 3.3 V is input from the internal connection circuit 120 when the power supply voltage of the host system in which the IC card is loaded is 5 V.
[0061]
The high-voltage detection circuit 134 is connected to the external power supply line 20 to detect the power supply VCC of the host system. Then, the high voltage detection circuit 134 determines whether or not the detected voltage is higher than a predetermined voltage. That is, similarly to the first embodiment, it is determined whether or not the maximum rated voltage of the ROM 12, which is the main circuit, is lower than 4.6V and higher than the operating voltage 3.3V, which is higher than the upper limit voltage 4V. Then, the control signal 132 and the control signal 133 are generated based on this determination.
[0062]
The control signal 132 is input to the third terminal 103 of the analog switch 100 as in the first embodiment. The control signal 133 is input to the constant voltage circuit 140. When the power supply voltage of the host system is lower than the upper limit voltage 4V, the analog switch 100 is set to the conductive state by the control signal 132, and the constant voltage circuit 140 is set to the non-operating state by the control signal 133. . Conversely, when the power supply voltage of the host system is higher than the upper limit voltage 4 V, the control signal 132 sets the analog switch 100 to a non-conductive state, and the control signal 133 sets the constant voltage circuit 140 to an operating state. You.
[0063]
The case where the analog switch 100 and the constant voltage circuit 140 are controlled by the two control signals 132 and 133 has been described above. However, depending on the circuit configuration of the analog switch 100 and the constant voltage circuit 140, the analog switch 100 and the constant voltage circuit 140 can be controlled with only one control signal.
[0064]
The constant voltage circuit 140 is a circuit for converting the power supply voltage VCC of the host system input via the external power supply line 20 into a constant voltage and supplying a 3.3 V power supply voltage to the internal power supply line 21. Then, control for setting the constant voltage circuit 140 to the operation state / non-operation state is performed by the control signal 133 as described above.
[0065]
FIG. 3 shows an example of the circuit configuration of the constant voltage circuit 140, and FIG. 4 shows the input / output characteristics of the constant voltage circuit 140.
[0066]
As shown in FIG. 3, the constant voltage circuit 140 includes a P-channel MOS transistor 144 for output, an N-channel MOS transistor 145 for setting an operation state / non-operation state, a constant current circuit 146, a VREF circuit 147, a resistor 148, 149.
[0067]
In FIG. 3, when the control signal 133 is “H”, the N-channel MOS transistor 145 is turned on, and the constant voltage circuit 140 is set to the operating state. Therefore, as shown in FIG. 4, the voltage of the internal power supply line 21 is always kept at a constant voltage of 3.3 V even when the external power supply line 20 has a voltage of 4 V or more. Accordingly, the power of 3.3 V is always supplied to the ROM 12 and the internal connection circuit 120 as the main circuit.
[0068]
On the other hand, when the control signal 133 is “L”, the N-channel MOS transistor 145 is turned off, and the constant voltage circuit 140 is set to a non-operating state. When the constant voltage circuit 140 is set to the non-operating state, there is no current path from the external power supply line 20 and the internal power supply line 21 to the ground, so that no power is consumed. As a result, the output of the constant voltage circuit 140 is set to a high impedance state. However, in this case, since the analog switch 100 is turned on by the control signal 132 in FIG. 2, the power supply VCC of the host system is supplied to the internal power supply line 21 as it is.
[0069]
Next, how the constant voltage circuit 140 outputs a constant voltage in the operating state will be described.
[0070]
The VREF circuit 147 outputs a reference voltage VREF which is set in advance according to the operating voltage of the ROM 12 which is the main circuit and does not depend on the input voltage / output voltage. In the operating state, the operational amplifier 150 compares the reference voltage VREF with a voltage obtained by dividing the output voltage by the resistors 148 and 149. Then, the operational amplifier 150 performs control to make the P-channel MOS transistor 144 conductive or non-conductive according to the comparison result. Specifically, when the output load current increases and the output voltage slightly falls below the set voltage, the output of the operational amplifier 150 becomes “L”, and the P-channel MOS transistor 144 is turned on. As a result, a current flows from the external power supply line 20 to the internal power supply line 21, and the output voltage is raised. On the other hand, when the output load current decreases and the output voltage slightly rises above the set voltage, the output of the operational amplifier 144 becomes "H", and the P-channel MOS transistor 144 is turned off. As a result, the current flowing from the external power supply line 20 to the internal power supply line 21 is limited, and the output voltage is reduced. In this way, the output voltage can be maintained at a constant voltage.
[0071]
The configuration of the constant voltage circuit 140 is not limited to the circuit configuration shown in FIG. Also, the output voltage may slightly increase from 3.3 V in accordance with the input voltage as long as the output voltage is within the allowable range of the operating voltage of the ROM 12, which is the main circuit.
[0072]
Next, the operation of the second embodiment will be described.
[0073]
When the present IC card is loaded in a 3.3 V standard host system, the operation is the same as that of the first embodiment. That is, in this case, the analog switch 100 is turned on by the control signal 132 which is the output of the high voltage detection circuit 134, and the power supply VCC of the host system is supplied as it is to the ROM 12, which is the main circuit, and the internal connection circuit 120. . In this case, the constant voltage circuit 140 is inactivated by the control signal 133, the constant voltage circuit 140 does not consume power, and its output is in a high impedance state.
[0074]
Next, an operation when the present IC card is inserted into a card slot of a 5V standard host system will be described. In this case, the power supply voltage (5V) of the host system detected by the high voltage detection circuit 134 is higher than the upper limit voltage 4V. Therefore, the analog switch 100 is turned off by the control signal 132. On the other hand, in this case, since the constant voltage circuit 140 is activated by the control signal 133, the power supply voltage (5V) of the host system is converted to a constant voltage of 3.3V by the constant voltage circuit 140 and output. become. As a result, the power supply voltage of 3.3 V is applied to the internal power supply line 21, and the 3.3 V power is supplied to the ROM 12 and the internal connection circuit 120 as the main circuit.
[0075]
As described above, according to the second embodiment, when the IC card is the 3.3V standard, this IC card is loaded into either the 3.3V standard host system or the 5V standard host system. In this case, normal operation is guaranteed. As a result, a state-of-the-art 3.3V standard IC can be mounted as a main circuit of the IC card, and it is possible to increase the scale, speed, and power consumption of the IC card.
[0076]
Further, according to the second embodiment, similarly to the first embodiment described above, the shape of the connector 2 is made different so that the connector 2 cannot be connected to a 5 V standard host system, or the 5 V It is not necessary to separately provide both the power supply terminal and the 3.3 V power supply terminal. In addition, there is no need to request the user to confirm the power supply standard every time the IC card is loaded, and even if the device is erroneously loaded into a device having a different power supply standard, data relating to the user is not destroyed. . Further, for example, data obtained from a 3.3V standard host system may be used in a 5V standard host system, and conversely, data obtained from a 5V standard host system may be used in a 3.3V standard host system. it can. As described above, according to the second embodiment, characteristics such as versatility, convenience, high reliability, and high security of the IC card can be further enhanced.
[0077]
In the second embodiment, the connection / disconnection between the external connection line 20 and the internal connection line 21 is performed by the analog switch 100, for example, a CMOS transfer gate. Therefore, when the IC card is mounted in the 3.3 V standard host system, even if the load current consumed by the ROM 12 increases, a voltage drop between the first and second terminals hardly occurs. As a result, 3.3V power can be supplied to the ROM 12 as it is. As a result, a large voltage difference does not occur between the voltage of the address signal and the control signal and the power supply voltage, and the occurrence of latch-up and the like can be effectively prevented.
[0078]
On the other hand, when connected to a 5 V standard host system, the internal power supply line 21 is supplied with a power supply voltage that is made constant by the constant voltage circuit 40. In this case, a sufficient voltage difference between the external connection line 20 and the internal connection line 21 can be secured. Therefore, even if the load current required for the ROM 12 increases, the output voltage of the constant voltage circuit 140 can be easily set within the range of the recommended operating voltage of the ROM 12 of 3.0 V to 3.6 V. This is superior to the second embodiment in which the analog switch 100 is not provided and the power supply voltage is simply made constant by the constant voltage circuit 140. That is, if the power supply voltage is simply set to a constant voltage in this manner, there is no problem when the power supply of the host system is 5 V, but when the power supply is 3.3 V, the power supply of the internal power supply line 21 is controlled by the load current of the ROM 12. This is because the voltage drops below 3.3V.
[0079]
(3) Third embodiment
FIG. 5 shows a block diagram of an IC card according to the third embodiment of the present invention.
[0080]
The third embodiment is an embodiment in which the main circuit is the SRAM 13 in the first embodiment.
[0081]
That is, the external connection circuit 115 and the internal connection circuit 125 in the third embodiment are different from the external connection circuit 110 and the internal connection circuit 120 in the first embodiment in that a circuit corresponding to the write enable signal XWE37 is added. ing.
[0082]
Further, a built-in battery 80 for holding data when the power is turned off, and rectifying elements such as diodes 70 and 71 are also provided. Here, the diode 71 is provided to prevent the current of the internal battery 80 from flowing backward. Therefore, for example, when the analog switch 100 is turned on, the power supply voltage is supplied to the internal power supply line 21 via the diode 71 which is a rectifying element.
[0083]
By the way, in the third embodiment, the connection power supply circuit 7 has a configuration newly including a low voltage detection circuit 135 as compared with the first embodiment. The low-voltage detection circuit 135 is used immediately after the IC card is inserted into the host system, when the IC card is removed from the host system, or when the power of the host system is turned off with the memory card inserted. And the like, a circuit for detecting a voltage drop of the power supply VCC. In this case, the detection voltage can be, for example, about 2.7 V when the recommended operating voltage range of the IC card is 3.3 V ± 0.3 V (hereinafter, this voltage is referred to as a lower limit voltage). ).
[0084]
When determining that the voltage of the power supply VCC is lower than the lower limit voltage 2.7 V, the low-voltage detection circuit 135 performs a setting to disable the operation of the SRAM 13 as the main circuit. In this case, the setting to disable the operation of the main circuit is performed by the control signal 136 or the control signal 137, for example. For example, when the above operation disable setting is performed by the control signal 136, the control signal 136 is output to the internal connection circuit 125, and the memory control signals XCE1 and XCE2 and the write signal XWE1 are disabled. As a result, the SRAM 13 becomes inoperable. When the operation disable is set by the control signal 137, the control signal 137 is output to the external connection circuit 115 so that the external connection circuit 115 does not receive any signal from the connector 3. Set. Specifically, a NAND circuit or the like in which an input from a connector is connected to an input terminal or the like of the external connection circuit 115 is provided. Then, "L" is input to this NAND circuit by the control signal 137. As a result, the external connection circuit 115 is set to a state in which it does not receive any signal from the connector 3.
[0085]
The operation of detecting such a lower limit voltage is an operation unique to an IC card. In other words, this operation is necessary due to the specificity of the IC card that the power supply depends on the power supply of the host system. FIG. 6 is a flowchart showing the processing procedure of the IC card when the lower limit voltage is also detected. Hereinafter, this will be briefly described.
[0086]
First, when the IC card is loaded into the host system in step S1, power is applied to the IC card as shown in step S2, and the voltage of the power supply VCC gradually increases. Then, as shown in step S3, the low voltage detection circuit 135 detects whether the voltage of the power supply VCC is lower than the lower limit voltage 2.7V. If it is determined that the voltage of the power supply VCC is smaller than 2.7 V, at least the main circuit is set to be inoperable as shown in step S7. Conversely, when the voltage of the power supply VCC is determined to be 2.7 V or more, as shown in step S4, the detection of whether or not the voltage of the power supply VCC is higher than the upper limit voltage 4V is performed by the high voltage detection circuit 130. Done. If it is determined that the voltage of the power supply VCC is higher than the upper limit voltage 4V, the analog switch 100 is turned off by the control signal 132 as shown in step S8. Then, in this case, access to the IC card is disabled as shown in step S9. On the other hand, when it is determined that the voltage of the power supply VCC is equal to or lower than the upper limit voltage 4V, the analog switch 100 is turned on by the control signal 132 as shown in step S5. As a result, as shown in step S6, access to the IC card becomes possible, and data is exchanged between the host system and the IC card.
[0087]
(4) Fourth embodiment
FIG. 7 is a block diagram showing an IC card according to a fourth embodiment of the present invention.
[0088]
The fourth embodiment is an embodiment in which the main circuit is the SRAM 13 in the second embodiment.
[0089]
The difference between the configuration and the operation of the fourth embodiment and the second embodiment is the same as the difference of the configuration and the operation of the third embodiment and the first embodiment. Therefore, the following description is omitted. .
[0090]
FIG. 8 is a flowchart showing a processing procedure after the IC card is loaded in the fourth embodiment. The difference between the flowchart of FIG. 8 and the flowchart of FIG. 6 is step S10 and step S11. That is, in the fourth embodiment, after the voltage of the power supply VCC is higher than the upper limit voltage 4V and the analog switch 100 is turned off in step S8, the voltage of the power supply VCC is reduced to 3.3V by the constant voltage circuit 140. The voltage is made constant. Therefore, in this case, unlike the third embodiment, access to the IC card is enabled as shown in step S11. As a result, data is exchanged between the host system and the IC card.
[0091]
(5) Fifth embodiment
The fifth and sixth embodiments described below are examples showing examples of the chip configuration of the connection power supply circuit and the main circuit. In the following description, the chip configuration of the third embodiment shown in FIG. 5 will be described as an example. However, the first, second, and fourth embodiments can have the same chip configuration.
[0092]
In order to reduce the power consumption and the cost by reducing the number of components, it is desirable that the circuits constituting the IC card, such as the connection power supply circuit and the main circuit, have a minimum number of chip configurations. In particular, since the size of an IC card is reduced in order to make it easy to carry, it is very important to use a small number of chips.
[0093]
In the fifth embodiment shown in FIG. 9A, the IC card has a two-chip configuration of CMOS IC chips 90 and 91. In this case, the connection power supply circuit 7 including the analog switch 100, the external connection circuit 115, the internal connection circuit 125, the high voltage detection circuit 130, and the low voltage detection circuit 135 is formed on the IC chip 90. The SRAM 13 as the main circuit is formed on the IC chip 91.
[0094]
When the IC card has a two-chip configuration as described above, there is a problem in connection of signals between the connection power supply circuit and the main circuit. That is, the power supply of the connection power supply circuit is shared with the power supply of the host system, and this power supply has a voltage different from the power supply of the main circuit when the 5 V standard host system is mounted. In this case, power is supplied through the input protection diode and the parasitic diode in the main circuit, and the purpose of supplying power below the maximum rated voltage cannot be achieved. This will be described in more detail with reference to FIG.
[0095]
Generally, in a CMOS IC, as shown in FIG. 10, diodes 162 and 164 for protecting the circuit from static electricity are provided between an input terminal and a power supply, and between the input terminal and a ground, in an input circuit 160 of the IC. I have. The output circuit 166 also has a parasitic diode 168 as shown in FIG. It is assumed that a switch 176 is provided in the conventional connection circuit 10 so that connection and disconnection between the internal power supply line 20 and the external power supply line 21 can be performed. Then, even if the switch 176 provided between the external power supply line 20 and the internal power supply line 21 is non-conductive, the following situation occurs when the output terminal of the connection circuit 10 outputs “H”. . That is, the current 170 flows through the input protection diode 162 provided between the input terminal of the SRAM 13 as the main circuit and the power supply. Then, a situation occurs in which the power supply VCC1 of the SRAM 13 as the main circuit is raised to the voltage of the power supply VCC of the host system and the connection circuit 10. In a main circuit such as an 8-bit input / output SRAM or DRAM in which data input / output is performed at the same terminal, the output of the output circuit 174 of the connection circuit 10 and the input / output circuit of the SRAM 13 serving as the main circuit ( The output of the output circuit 166 is directly connected as shown in FIG. Therefore, the current 172 flows through the parasitic diode 168 formed between the drain region of the P-channel MOSFET of the output circuit 166 of the SRAM 13 and the substrate. This causes a situation in which the power supply VCC1 of the SRAM 13 is raised to the voltage of the power supply VCC of the host system and the connection circuit 10. That is, when the card is loaded into the card slot of the 5V standard, a power supply of 5V exceeding the maximum rated voltage of 4.6V is applied to the SRAM 13 as the main circuit.
[0096]
On the other hand, the connection power supply circuits 5, 6, 7, 8, 9, and 11 in the present invention are provided with internal connection circuits 120 and 125 so that such a situation does not occur. This will be described with reference to FIG. FIG. 11 schematically illustrates an output circuit 188 included in the external connection circuit 115, and an input / output circuit including an input circuit 190 and an output circuit 192. Similarly, an input circuit 180 included in the internal connection circuit 125 and an input / output circuit configured with the output circuit 182 and the input circuit 186 are schematically illustrated. The signals 40 and 50 are connected between the external connection circuit 115 and the connector, and the signals 42 and 52 are connected between the internal connection circuit 125 and the SRAM 13 which is a main circuit.
[0097]
The external connection circuit 115 and the internal connection circuit 125 are included in the connection power supply circuit 7, and the external connection circuit 115 and the internal connection circuit 125 are one-chip CMOS type ICs as shown in FIG. ing. As described above, since the external connection circuit 115 and the internal connection circuit 125 have a one-chip configuration, the intermediate signals 41, 51, and 53 between the external connection circuit 115 and the internal connection circuit 125 include static electricity from outside the chip. There is no fear of entering. Therefore, it is not necessary to provide an input protection diode in the input circuits 180, 186, 190 to which these intermediate signals 41, 51, 53 are connected. Therefore, even when the intermediate signal 41 becomes “H”, for example, unlike the input circuit 160 of FIG. 10, the input circuit 180 of FIG. 11 does not include an input protection diode. Will not be done.
[0098]
Also, the input / output circuits (182, 186) of FIG. 11 are different from the input / output circuits (160, 166) of FIG. 10 in that the intermediate signal is divided into an input signal 53 and an output signal 51. Therefore, the output of the external connection circuit 125 is not connected to the output node of the internal connection circuit 115. As a result, even if the intermediate signal 53 becomes “H”, no current flows through the parasitic diode 184 formed between the drain region of the P-channel MOSFET of the output circuit 182 and the substrate. Therefore, the voltage of the internal power supply line 21 does not increase. As described above, in the fifth embodiment, by providing the internal connection circuit 115, it is possible to effectively prevent the power supply voltage of the internal power supply line 21 from being raised through the signal line.
[0099]
As is clear from FIG. 9A, when the connection power supply circuit 7 has a one-chip configuration, the IC chip 90 needs to be an IC chip with two power supplies. In the case of using an IC chip with two power supplies as described above, it is necessary to electrically separate wells to which each power supply is connected. For example, in the IC chip 90, P-type silicon is used as a substrate, and one or more N-type wells to which different power supplies are connected are provided. That is, the N-type well provided for the internal connection circuit 125 is connected to the internal power supply line 21 common to the SRAM 13 as the main circuit. On the other hand, an external power supply line 20 is connected to N-type wells provided for circuits other than the internal connection circuit 125. Thereby, the power supply between the external power supply line 20 and the internal power supply line 21 can be separated. Here, the N-type well is a region formed by diffusing impurities such as phosphorus relatively deeply into the surface of the P-type silicon substrate and serving as a substrate of a P-channel MOSFET constituting CMOS. For example, in the case of FIG. 9A, among the circuits included in the connection power supply circuit 7, the N-type provided for the analog switch 100, the external connection circuit 115, the high voltage detection circuit 130, and the low voltage detection circuit 135 The external power supply line 20 is connected to the well. On the other hand, the N-type well provided for the internal connection circuit 125 is connected to the internal power supply line 21 which is a common power supply line with the SRAM 13 as the main circuit.
[0100]
In the embodiments shown in FIGS. 1, 2, 5, and 7, the GND power supply serves as a reference power supply common to all circuits, and the positive power supply VCC is divided into an external power supply line 20 and an internal power supply line 21. Was supplied to the circuit. Therefore, in this case, the power supply of the substrate is GND, and the well is connected to the positive power supply VCC. As a result, the substrate becomes P-type and the well becomes N-type. However, the present invention is not limited to this, and may have a circuit configuration as shown in FIG. That is, in the case of FIG. 12, the GND power supply becomes the reference power supply, and the negative power supply VSS is divided into the external power supply line 25 and the internal power supply line 26. Therefore, in this case, the substrate to which the GND power supply is connected is N-type, and the well to which the negative power supply is connected is P-type. Then, the P-type well to which the external power supply line 25 is connected and the P-type well to which the internal power supply line 26 is connected are electrically separated. In this case, in the high voltage detection circuit 130, the analog switch 100 is turned on when the absolute value of the voltage of the power supply VSS of the host system is equal to or less than the absolute value of a predetermined voltage (for example, the upper limit voltage −4 V). Control is performed. Further, when the absolute value of the voltage of the power supply VSS of the host system is larger than the absolute value of the predetermined voltage (−4 V), control is performed such that the analog switch 100 is turned off. This is the same in the low voltage detection circuit 135.
[0101]
The method of preventing the power supply from fluctuating via the protection diode and the parasitic diode when connecting the IC chips of different power supplies is not limited to the method of providing the internal connection circuit as described above and separating the wells. Various methods are conceivable. For example, in FIG. 13, the supplied power is different between the IC chip 200 and the IC chip 202, such as VCC and VCC1. In this case, on the IC chip 200, the gate electrode is connected to the output of the input circuit 204, the source region is connected to the reference power supply GND, and the output signal 212 to the IC chip 202 is connected to the N-channel MOSFET 206 connected to the drain region. Is provided. With this connection, the output signal 212 is at the GND level when the N-channel MOSFET 206 is on. On the other hand, when the N-channel MOSFET 206 is off, the output signal 212 is pulled up by the resistor 208 and set to the voltage of the power supply VCC1. As described above, by using the method shown in FIG. 13, even when the IC chips 200 and 202 having different power supplies are connected, it is possible to effectively prevent the power supply from flowing through the signal lines. In this case, a bipolar transistor can be used instead of the N-channel MOSFET 206.
[0102]
(6) Sixth embodiment
The sixth embodiment shown in FIG. 9B is an embodiment in which the IC card has a CMOS IC chip 92 of one chip. In order to reduce the power consumption and the cost by reducing the number of components, it is most desirable to configure the SRAM 13 as the main circuit and the connection power supply circuit 11 into one chip. In particular, the present invention is particularly effective for an IC card on which only one IC chip is mounted, such as an IC card used for medical applications and the like. As a method for realizing a one-chip configuration, the channel length and the gate oxide film thickness of the connection power supply circuit 7 are respectively longer and thicker than those of the SRAM 13 which is the main circuit, and the maximum rated voltage is partially increased to 5 V or more. There is. Japanese Patent Application Laid-Open No. Hei 4-298957 discloses a method for realizing a connection circuit with a 5V IC on an IC with an operating voltage of 3.3V without changing the manufacturing process. If a connection power supply circuit is made using this method, it is possible to realize a single chip without increasing the cost due to a change in the manufacturing process. In any case, when the chip is formed into one chip, the internal connection circuit can be omitted as shown in FIG. Further, as described in the fifth embodiment, the signal line between the external connection circuit 115 and the SRAM 13, which is the main circuit, needs to be divided into an input signal line and an output signal line without using a bidirectional signal line. .
[0103]
It should be noted that the present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention.
[0104]
For example, the present invention is not limited to the IC cards having the main circuits of the ROM and the SRAM shown in the first to sixth embodiments, and can be applied to all types of IC cards. For example, the present invention can be applied to a memory card using a DRAM (dynamic storage) as a main circuit. In this case, the XCE (Chip Enable) signal shown in FIGS. 1 and 2 is replaced with an XRAS (Row Address Strobe) signal and an XCAS (Column Address Strobe) signal, and an XWE (Write Enable) signal is added, and the data is bidirectionally transmitted. You may have to make some changes, such as Further, the present invention can be naturally applied to an IC card using, as a main circuit, an EPROM card, an OTPROM card, an EEPROM card, a flash EEPROM card, a mixed card of these memories, and the like. Further, the present invention can be applied to an IC card using a microprocessor and a memory as a main circuit, that is, an IC card conforming to ISO. Further, the present invention can be applied to an IC card using a circuit having a function such as a modem, a LAN, or an Internet as a main circuit.
[0105]
Further, the present invention can be applied to an IC card including an analog circuit requiring two positive and negative power supplies in a main circuit. For example, power supply circuits such as a high voltage detection circuit, an analog switch, and a constant voltage circuit are configured similarly to a digital circuit. The circuit configuration is such that an analog ground power supply, an external connection circuit for converting an analog signal, a circuit element of an internal connection circuit, or a circuit block is selected according to the detected power supply voltage of the host system. With this configuration, the present invention can be applied to an IC card in which the main circuit includes an analog circuit with two positive and negative power supplies.
[0106]
Further, the present invention is not limited to the one-chip configuration and the two-chip configuration as shown in the fifth and sixth embodiments, but includes a high voltage detection circuit, a low voltage detection circuit, an analog switch, a constant voltage circuit, and the like. It is also possible to adopt a multi-chip configuration such as using an existing product for all or a part. In this case, as is clear from the description of the above embodiment, no input protection diode is provided between the input terminal of the internal connection circuit and the power supply, and the signal line between the external connection circuit and the internal connection circuit is bidirectional. Instead, it is necessary to divide them into those for input and those for output.
[0107]
【The invention's effect】
According to the IC card of the present invention, when the IC card is loaded in the host system that supplies a power supply voltage equal to or lower than a predetermined voltage set in advance, the power of the host system is directly supplied to the main circuit. On the other hand, when an IC card is loaded in a host system that supplies a power supply voltage higher than a predetermined voltage set in advance, the power supply of the host system to the main circuit is cut off. Therefore, it is possible to effectively prevent the main circuit from being deteriorated or destroyed when connected to a host system of a different standard. In addition, a state-of-the-art IC of, for example, 3.3 V standard can be mounted, and a large-scale, high-speed, low power consumption, and highly reliable IC card suitable as an external device of an IC electronic device can be realized.
[0108]
Further, according to the present invention, when an IC card is loaded in a host system that supplies a power supply voltage equal to or lower than a predetermined voltage set in advance, power of the host system is supplied to the main circuit as it is. On the other hand, when an IC card is loaded in a host system that supplies a power supply voltage that is higher than a predetermined voltage set in advance, a voltage that is made constant by the constant voltage circuit is supplied to the main circuit. As a result, it is possible to operate normally even if it is loaded in a host system that supplies a power supply voltage higher than the predetermined voltage. In addition, a state-of-the-art IC of, for example, 3.3 V standard can be mounted, and a large-scale, high-speed, low power consumption, and highly reliable IC card suitable as an external device of an IC electronic device can be realized. Further, for example, data obtained from a 3.3V standard host system may be used in a 5V standard host system, and conversely, data obtained from a 5V standard host system may be used in a 3.3V standard host system. it can. Thereby, the characteristics such as convenience and versatility of the IC card can be further enhanced.
[0109]
Further, according to the present invention, since the switch means is constituted by a CMOS type transfer gate, the voltage drop does not occur so much even if the load current consumed in the main circuit increases. As a result, the power supply voltage can be easily set within the range of the recommended operating voltage, and the occurrence of latch-up or the like can be effectively prevented. Thereby, reliability and the like can be greatly improved.
[0110]
Further, according to the present invention, since the predetermined voltage is set to the upper limit voltage, it is guaranteed that a voltage higher than the maximum rated voltage is not applied to the main circuit. When the power supply voltage of the host system is equal to or lower than the upper limit voltage, the power supply voltage of the host system is directly applied to the main circuit, whereby the main circuit operates properly. In this case, since the power supply of the host system in which the IC card is loaded is usually, for example, either 5 V or 3.3 V, it is possible to determine the power supply switching with high reliability only by the upper limit voltage.
[0111]
Further, according to the present invention, by newly providing the low-voltage detecting means, when the voltage of the power supplied from the host system is equal to or lower than the lower limit voltage, at least the setting such that the main circuit does not operate. Becomes possible. Thus, for example, when the IC card is loaded into the host system, it is possible to guarantee the normal operation of the IC card.
[0112]
Further, according to the present invention, the connection power supply circuit has a one-chip configuration. This makes it possible to reduce power consumption and reduce costs by reducing the number of components. Moreover, in this case, the first well provided for circuits / means other than the internal connection circuit and the second well provided for the internal connection circuit are electrically separated from each other. However, transmission to the main circuit via the protection diode and the parasitic diode can be easily prevented. Therefore, it is possible to further enhance the reliability of the IC card.
[0113]
Further, according to the present invention, the connection power supply circuit has a one-chip configuration. This makes it possible to reduce power consumption and reduce costs by reducing the number of components. The drain region is connected to the signal terminal of the main circuit, and a driver transistor connected to the second power supply via a resistive element is provided. The transmission to the main circuit through the parasitic diode can be easily prevented. This makes it possible to further enhance the reliability of the IC card.
[0114]
Further, according to the present invention, the connection power supply circuit and the main circuit have a one-chip configuration. As a result, it is possible to further reduce power consumption and reduce costs by reducing the number of components as compared with the case where only the connection power supply circuit is configured as a single chip. Then, since the first well provided for the connection power supply circuit and the second well provided for the main circuit are electrically separated, the first power supply voltage includes a protection diode and a parasitic diode. It can be easily prevented from being transmitted to the main circuit. This makes it possible to further enhance the reliability of the IC card.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of the present invention.
FIG. 2 is a block diagram showing a second embodiment of the present invention.
FIG. 3 is an example of a circuit diagram of a constant voltage circuit used in the present invention.
FIG. 4 is an input / output characteristic diagram of a constant voltage circuit used in the present invention.
FIG. 5 is a block diagram showing a third embodiment of the present invention.
FIG. 6 is a flowchart showing a processing procedure for detecting a low voltage in the third embodiment.
FIG. 7 is a block diagram showing a fourth embodiment of the present invention.
FIG. 8 is a flowchart showing a processing procedure for detecting a low voltage in the fourth embodiment.
FIG. 9A is a schematic explanatory diagram for explaining a fifth embodiment, and FIG. 9B is a schematic explanatory diagram for explaining a sixth embodiment. .
FIG. 10 is a schematic diagram illustrating power supply through an input protection diode and a parasitic diode.
FIG. 11 is a schematic explanatory diagram of an input circuit and an input / output circuit included in an external connection circuit and an internal connection circuit.
FIG. 12 is a block diagram in a case where the power supply voltage is set to a negative voltage and an IC chip having a configuration in which a P well is provided on an N substrate is provided.
FIG. 13 is a schematic explanatory diagram for explaining a method for preventing a power supply from sneaking through a signal when IC chips of different power supplies are connected.
FIG. 14 is a block diagram when a main circuit is a ROM in a conventional example.
FIG. 15 is a block diagram when a main circuit is a ROM in a conventional example.
[Explanation of symbols]
2, 3, 4 connector, 5, 6, 7, 8, 9, 11 connection power supply circuit,
10 connection circuit, 12 ROM (main circuit), 13 SRAM (main circuit)
20 external power supply line, 21 internal power supply line, 30, 31 control signal,
32, 33, 34, 35, 36, 41, 42, 51, 52 output signal
40 address signals, 50 data signals, 70, 71 diodes,
80 built-in battery, 90, 91, 92 IC chip, 100 analog switch, 101, 102, 103 first, second, third terminal,
110, 112, 115, 116 external connection circuit, 120, 125 internal connection circuit, 130, 134 high voltage detection circuit, 132, 133 control signal,
135 low voltage detection circuit, 140 constant voltage circuit

Claims (5)

主回路と、コネクタと、このコネクタと前記主回路との間に設けられた接続電源回路とを含んで構成されるＩＣカードであって、
前記接続電源回路は、外部接続回路とスイッチ手段と電圧検出手段とを含み、
前記外部接続回路では、ホストシステムと前記主回路との間での信号の接続が行われるとともに、電源が前記ホストシステムの電源である第１の電源と共通化され、
前記スイッチ手段では、前記電圧検出手段での検出結果に基づいて、前記第１の電源と前記主回路の電源である第２の電源との間を直接あるいは整流素子を介して導通状態・非導通状態にするスイッチ動作が行われ、
前記電圧検出手段では、前記第１の電源の電圧が検出され、この第１の電源の電圧の絶対値があらかじめ設定された所定電圧の絶対値以下である場合には前記スイッチ手段により前記第１の電源と第２の電源との間が導通状態にされ、第１の電源の電圧の絶対値が前記所定電圧の絶対値よりも大きい場合には前記スイッチ手段により前記第１の電源と第２の電源との間が非導通状態にされ、
前記接続電源回路と前記主回路とが単一のＣＭＯＳチップ上に形成され、
前記ＣＭＯＳチップは、前記接続電源回路用に設けられた単数又は複数の第１のウエルと、前記主回路用に設けられた単数又は複数の第２のウエルとを含み、
前記第１のウエルには前記第１の電源が接続され、前記第２のウエルに前記第２の電源が接続され、前記第１のウエルと前記第２のウエルとが電気的に分離されていることを特徴とするＩＣカード。An IC card including a main circuit, a connector, and a connection power supply circuit provided between the connector and the main circuit,
The connection power supply circuit includes an external connection circuit, switch means, and voltage detection means,
In the external connection circuit, signal connection is performed between a host system and the main circuit, and a power supply is shared with a first power supply that is a power supply of the host system,
In the switch means, a conduction state / non-conduction state is established between the first power supply and a second power supply which is a power supply of the main circuit directly or via a rectifying element, based on a detection result by the voltage detection means. A switch operation to set the state is performed,
The voltage detecting means detects the voltage of the first power supply, and when the absolute value of the voltage of the first power supply is equal to or less than the absolute value of a predetermined voltage set by the switch means, When the absolute value of the voltage of the first power source is greater than the absolute value of the predetermined voltage, the switching means turns on the first power source and the second power source. Between the power supply and
The connection power supply circuit and the main circuit are formed on a single CMOS chip;
The CMOS chip includes one or more first wells provided for the connection power supply circuit, and one or more second wells provided for the main circuit,
The first well is connected to the first power supply, the second well is connected to the second power supply, and the first well and the second well are electrically separated. An IC card characterized in that: 請求項１において、
前記接続電源回路は定電圧回路を更に含み、
前記定電圧回路では前記第１の電源の電圧が定電圧化され、前記スイッチ手段により前記第１の電源と第２の電源が非導通状態にされた場合にこの定電圧化された電圧により前記第２の電源の供給が行われることを特徴とするＩＣカード。In claim 1,
The connection power supply circuit further includes a constant voltage circuit,
In the constant voltage circuit, the voltage of the first power supply is made constant, and when the first power supply and the second power supply are made non-conductive by the switch means, the voltage becomes constant. An IC card to which a second power supply is performed. 請求項１又は２のいずれかにおいて、
前記スイッチ手段が第１、第２、第３の端子を有するＣＭＯＳ型のトランスファーゲートで構成され、
前記第１の端子は前記第１の電源に接続され、前記第２の端子は直接あるいは整流素子を介して前記第２の電源に接続され、前記電圧検出手段の検出結果に基づいてゲート電極である前記第３の端子を制御することにより前記第１の端子と第２の端子との間を導通状態・非導通状態にするスイッチ動作が行われること特徴とするＩＣカード。In any of claims 1 or 2,
The switch means is constituted by a CMOS type transfer gate having first, second, and third terminals;
The first terminal is connected to the first power supply, and the second terminal is connected to the second power supply directly or via a rectifying element, and is connected to a gate electrode based on a detection result of the voltage detection means. An IC card, characterized in that a switch operation for switching between a first terminal and a second terminal to a conductive state and a non-conductive state is performed by controlling a certain third terminal. 請求項１乃至３のいずれかにおいて、
前記所定電圧が、前記主回路の最大定格電圧と前記主回路の動作電圧との間の電圧である上限電圧に設定されることを特徴とするＩＣカード。In any one of claims 1 to 3,
An IC card wherein the predetermined voltage is set to an upper limit voltage which is a voltage between a maximum rated voltage of the main circuit and an operation voltage of the main circuit. 請求項４において、
前記電圧検出手段は高電圧検出手段と低電圧検出手段とを含み、
前記主回路の下限動作が保証される電圧が下限電圧として設定され、
前記低電圧検出手段では前記第１の電源の電圧が検出され、この第１の電源の電圧の絶対値が前記下限電圧の絶対値以下である場合には少なくとも前記主回路が動作しないよう設定され、
前記高電圧検出手段では前記第１の電源の電圧が検出され、この第１の電源の電圧の絶対値が前記上限電圧の絶対値以下である場合には前記スイッチ手段により前記第１の電源と第２の電源との間が導通状態にされ、第１の電源の電圧の絶対値が前記上限電圧の絶対値よりも大きい場合には前記スイッチ手段により前記第１の電源と第２の電源との間が非導通状態にされることを特徴とするＩＣカード。In claim 4,
The voltage detecting means includes high voltage detecting means and low voltage detecting means,
A voltage at which the lower limit operation of the main circuit is guaranteed is set as a lower limit voltage,
The low voltage detection means detects the voltage of the first power supply, and is set so that at least the main circuit does not operate when the absolute value of the voltage of the first power supply is equal to or less than the absolute value of the lower limit voltage. ,
The high voltage detecting means detects the voltage of the first power supply, and when the absolute value of the voltage of the first power supply is equal to or less than the absolute value of the upper limit voltage, the switching means connects the first power supply to the first power supply. When the second power supply is made conductive and the absolute value of the voltage of the first power supply is larger than the absolute value of the upper limit voltage, the switch means switches the first power supply and the second power supply to each other. An IC card characterized in that a non-conductive state is provided between the IC cards.
JP2003119642A 1993-03-23 2003-04-24 IC card Expired - Fee Related JP3562524B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003119642A JP3562524B2 (en) 1993-03-23 2003-04-24 IC card

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6434793 1993-03-23
JP5-64347 1993-03-23
JP2003119642A JP3562524B2 (en) 1993-03-23 2003-04-24 IC card

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35382093A Division JP3477781B2 (en) 1993-03-23 1993-12-28 IC card

Publications (2)

Publication Number Publication Date
JP2003308502A JP2003308502A (en) 2003-10-31
JP3562524B2 true JP3562524B2 (en) 2004-09-08

Family

ID=29404493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003119642A Expired - Fee Related JP3562524B2 (en) 1993-03-23 2003-04-24 IC card

Country Status (1)

Country Link
JP (1) JP3562524B2 (en)

Also Published As

Publication number Publication date
JP2003308502A (en) 2003-10-31

Similar Documents

Publication Publication Date Title
JP3477781B2 (en) IC card
USRE44229E1 (en) Semiconductor integrated circuit device
US5818781A (en) Automatic voltage detection in multiple voltage applications
KR960003374B1 (en) Semiconductor integrated circuit device
US6288599B1 (en) High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
US8073643B2 (en) Semiconductor device
US8157180B2 (en) Integrated circuit device with multiple communication modes and operating method thereof
JPH04212785A (en) Integrated circuit device
JP2563475B2 (en) Microcomputer and IC card incorporating the microcomputer
US20090057417A1 (en) Ic card
US5686752A (en) Semiconductor device having a CMOS element as a buffer
US5138142A (en) Ic card with improved power supply switching circuitry
US10387690B2 (en) Integrated power supply scheme for powering memory card host interface
KR100343914B1 (en) Semiconductor device
US6714047B2 (en) Semiconductor integrated circuit
JP3562524B2 (en) IC card
US6453421B1 (en) Processor system with power supply selection mechanism
US6271692B1 (en) Semiconductor integrated circuit
US6433523B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage
JP2001339285A (en) Power-off detecting circuit
JPS5992491A (en) Integrated circuit device of semiconductor memory
JP2010231790A (en) Semiconductor device
US20030053363A1 (en) Semiconductor integrated circuit
JPH07105333A (en) Ic card
JPH0371289A (en) Ic and ic card provided with ic

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees