JP3561673B2

JP3561673B2 - Brushless motor protection circuit

Info

Publication number: JP3561673B2
Application number: JP2000075022A
Authority: JP
Inventors: 広一郎扇野; 康平櫻澤
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-03-17
Filing date: 2000-03-17
Publication date: 2004-09-02
Anticipated expiration: 2020-03-17
Also published as: JP2001268971A

Description

【０００１】
【発明の属する技術分野】
本発明は、モータが拘束されたとき駆動回路あるいはモータが破壊されるのを防止したブラシレスモータの保護回路に関する。
【０００２】
【従来の技術】
モータの駆動コイルに駆動電流を供給する駆動回路に集積回路を用いたものでは、モータが拘束されたとき駆動回路に過大電流が流れるため、集積回路の温度が上昇してしまい、前記駆動回路が熱で破壊されてしまうのを保護する必要がある。前記保護は、駆動回路側で行う場合と、前記駆動回路を制御するマイコン側で行う場合がある。
【０００３】
マイコン側で行う場合は複雑な制御動作が可能であるが、マイコンを用いないモータでは駆動回路側で行う必要がある。前記保護を駆動回路側で行うとき、前記駆動回路を含むモータ回路に速度制御回路を有するものにおいては、モータが拘束されたことを前記速度制御回路で検出して駆動回路を不動作させて保護している。
【０００４】
図７に示すようにクロック入力信号をカウントアップするカウンタ１と、該カウンタ１よりの信号で動作されるラッチ回路２と、Ｓ／Ｓ（スタート／ストップ）入力信号によって、前記駆動回路の動作／不動作を切り替える出力信号Ｓ（ＬＯＷ：スタート）を発生させるＳ／Ｓ回路３と、モータの回転数を制御する速度制御回路４と、該速度制御回路４よりの信号からモータの回転数が設定した制御回転数範囲内に入っているかを判別し、出力信号Ｅ（ＨＩＧＨ：制御回転数範囲内）を発生させる速度判別回路５と、前記Ｓ／Ｓ回路３よりの出力信号Ｓと速度判別回路５よりの出力信号Ｅが加えられるＯＲ回路６とからなる。
【０００５】
モータが駆動状態（スタート）にされるとカウンタ１はカウントアップを開始する。このときモータの回転数が設定した制御回転数範囲内に入っていれば、前記速度判別回路５よりの出力信号Ｅがハイレベルとなり、ＯＲ回路６の出力信号ＲＳＴ（ＨＩＧＨ：カウンタ１とラッチ回路２をリセット）はハイレベルとなりカウンタ１は常にリセットされるためカウントアップしない。
【０００６】
しかしモータが拘束されるとモータの回転数が設定した制御回転数範囲外になったことを前記速度判別回路５が判別し、出力信号Ｅをローレベルとするので、前記ＯＲ回路６の出力信号ＲＳＴはローレベルとなりカウンタ１はリセットされない。そのためカウンタ１はカウントアップを続け設定したカウント数までカウントすると出力信号を発生し、ラッチ回路２にその出力信号を加えるため、前記ラッチ回路２から駆動回路を不動作させる出力信号ＯＦＦ（ＨＩＧＨ：駆動回路オフ）を発生し、前記駆動回路を不動作させて保護する。
【０００７】
前記保護を駆動回路側で行うとき、駆動回路を含むモータ回路に速度制御回路を有する場合は前述したように、モータが拘束されるとモータの回転数の異常を判別し保護できる。
【０００８】
前記駆動回路を含むモータ回路に速度制御回路がない場合は、各相の駆動コイルに駆動電流を順次切り替えて流すための回転位置検出に用いられているホール素子の信号によって、モータが拘束されたことを判別して前記駆動回路を不動作させて保護する。
【０００９】
図８に示すようにクロック入力信号をカウントアップするカウンタ１と、該カウンタ１よりの信号で動作されるラッチ回路２と、Ｓ／Ｓ（ストップ／スタート）入力信号によって、前記駆動回路の動作／不動作を切り替える出力信号Ｓ（ＬＯＷ：スタート）を発生させるＳ／Ｓ回路３と、ホール入力信号のエッジ部をパルス切出ししてパルス出力信号ＲＰを発生するパルス切出し回路７と、前記Ｓ／Ｓ回路３よりの出力信号Ｓとパルス切出し回路７よりのパルス出力信号ＲＰが加えられるＯＲ回路６とからなる。
【００１０】
モータが駆動状態（スタート）にされるとカウンタ１はカウントアップを開始する。このときモータが回転中であれば前記パルス切出し回路７よりのパルス信号ＰＲが発生し、前記ＯＲ回路６の出力信号ＲＳＴ（ＨＩＧＨ：カウンタ１とラッチ回路２をリセット）はリセットパルスを発生しカウンタ１はリセットされるためカウントアップしない。
【００１１】
しかしモータが拘束されると前記パルス切出し回路７よりのパルス出力信号ＲＰが発生されず、前記ＯＲ回路６の出力信号ＲＳＴはリセットパルスを発生しないため、カウンタ１はリセットされない。
【００１２】
そのためカウンタ１はカウントアップし続け設定したカウント数までカウントすると出力信号を発生し、前記ラッチ回路２にその出力信号を加えるため、前記ラッチ回路２から前記駆動回路を不動作させる出力信号ＯＦＦ（ＨＩＧＨ：駆動回路オフ）を発生し、前記駆動回路を不動作させて保護する。
【００１３】
【発明が解決しようとする課題】
しかしながら、各相の駆動コイルに駆動電流を順次切り替えて流すための回転位置検出にホール素子を用いた場合に、駆動電流の切替わり時にホール素子の信号にノイズが入ることが多く、また駆動電流の切り替える回転位置近辺でモータが拘束されるとホール素子の信号にチャタリングが発生する。ホール素子の信号にノイズが入ったり、ホール素子の信号にチャタリングが発生すると、前記パルス切出し回路７よりのパルス出力信号ＲＰは誤パルス（リセットパルス）を発生し、前記保護ができないことがある。
【００１４】
【課題を解決するための手段】
そこで本発明はラッチ回路の入力端子とリセット端子に、モータ回路からの複数相のホール入力信号を演算処理した異なる相のパルス信号を各々加え、発生させた出力信号のエッジ部をパルス切出し回路で切出してリセット信号を発生し、モータが正常動作状態のとき前記リセット信号で動作状態検出回路を初期の状態を保持し、モータが拘束状態になると動作状態検出回路を変化させ、前記駆動回路を不動作させる出力信号ＯＦＦを発生させて、前記駆動回路を不動作させるブラシレスモータの保護回路に関する。
【００１５】
【発明の実施の形態】
本発明のブラシレスモータの保護回路を説明する。
【００１６】
図１は本発明のブラシレスモータの保護回路図であり、１０はモータ回路である。
【００１７】
図６は前記モータ回路のブロック図で、ホール素子１０ａ、１０ｂ、１０ｃにて回転位置を検出してコンパレータ１０ｄ、１０ｅ、１０ｆで処理しホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を発生すると共に、前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を駆動電流切替えロジック１０ｇに加え、その出力信号で駆動回路１０ｋを制御し駆動コイル１０ｒ、１０ｓ、１０ｔに駆動電流を順次切り替え供給する。１１はＳ／Ｓ信号がスタート（モータ駆動状態）にされると動作を開始し、クロック入力信号によって状態が変化する動作状態検出回路である。
【００１８】
図９に示すように前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３はホール信号演算回路１２で演算処理される。即ちホール入力信号ＩＮ１、ＩＮ２及びＩＮ３をそれぞれインバートし、パルス信号ＰＮ１，ＰＮ２及びＰＮ３あるいはホール入力信号ＩＮ１、ＩＮ２をアンドしたパルス信号Ｐ１２、ホール入力信号ＩＮ１、ＩＮ３をアンドしたパルス信号Ｐ１３及びホール入力信号ＩＮ２、ＩＮ３をアンドしたパルス信号Ｐ２３を発生させる。
【００１９】
なお、上述の実施例において各相の駆動コイルに駆動電流を順次切り替え流すための回転位置検出にホール素子を用いた場合について説明したが、ホール素子を用いずモータの逆起電圧（ＥＭＦ）のゼロクロスによって回転位置を検出するセンサレスモータにおいて、回転位置検出信号を前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３の代わりに用いても同様である。
【００２０】
１３はパルス信号発生用のラッチ回路で、本実施例では入力端子に前記ホール信号演算回路１２からのパルス信号ＰＮ１が加えられ、リセット端子に前記ホール信号演算回路１２からのパルス信号Ｐ２３が加えられる。
【００２１】
図４に示すように、前記ラッチ回路１３は電源電圧が加えられるＤ端子とパルス信号ＰＮ１が加えられる入力端子ＣＬとパルス信号Ｐ２３が加えられるリセット端子Ｒ及び出力端子Ｑを有する。
【００２２】
図１１に示すように入力端子ＣＬにパルス信号ＰＮ１が加えられるとパルス信号ＰＮ１の立ち下がりエッジで出力端子Ｑがハイレベルに変化して、リセット端子Ｒに前記パルス信号Ｐ２３が加えられるとパルス信号Ｐ２３がハイレベルのときはリセットされ出力端子Ｑがローレベルになるので、入力端子ＣＬにパルス信号ＰＮ１の立ち下がりエッジが入力されてからリセット端子Ｒにパルス信号Ｐ２３のハイレベルが入力されるまでの間、出力端子Ｑはハイレベルでラッチされ、ラッチ回路１３からパルス信号Ｐを発生する。
【００２３】
なお、上述の実施例において、前記ラッチ回路１３の入力端子に前記ホール信号演算回路１２からのパルス信号ＰＮ１が加えられ、リセット端子には前記ホール信号演算回路１２からのパルス信号Ｐ２３が加えられる場合について説明したが、前記ラッチ回路１３の入力端子に前記ホール信号演算回路１２からのパルス信号ＰＮ２が加えられ、リセット端子には前記ホール信号演算回路１２からのパルス信号Ｐ１３が加えられる場合あるいは前記ラッチ回路１３の入力端子に前記ホール信号演算回路１２からのパルス信号ＰＮ３が加えられ、リセット端子には前記ホール信号演算回路１２からのパルス信号Ｐ１２が加えられる場合についても、ラッチ回路１３は前記パルス信号Ｐを発生することができる。
【００２４】
１４は前記ラッチ回路１３よりの出力パルス信号Ｐが加えられるパルス切出し回路で、ワンショットマルチバイブレータで構成する。
【００２５】
図１０に示すように前記ラッチ回路１３からの出力パルス信号Ｐが加わると出力パルス信号Ｐの立上がりエッジ部をパルス切出ししてリセットパルス信号ＲＰを出力する。
【００２６】
図５に示すように、前記パルス切出し回路１４をワンショットマルチバイブレータで構成する代わりに、双安定マルチバイブレータ１５，１６を縦接続し、これら双安定マルチバイブレータ１５，１６の出力信号をアンド回路１７で合成することにより前記と同様にリセットパルス信号ＲＰを得ることができる。
【００２７】
なお、上述の実施例において、前記パルス切出し回路１４はラッチ回路１３からの出力パルス信号Ｐの立上がりエッジ部をパルス切出ししてリセットパルス信号ＲＰを出力する場合について説明したが、ラッチ回路１３からの出力パルス信号Ｐの立下がりエッジ部をパルス切出ししてリセットパルス信号ＲＰを出力する場合あるいはラッチ回路１３からの出力パルス信号Ｐの立上がりエッジ部と立下がり部の両方をパルス切出ししてリセットパルス信号ＲＰを出力する場合についても同様な保護回路が構成できる。
【００２８】
本発明の動作を説明すると、モータが駆動状態（スタート）になると動作状態検出回路１１を動作状態にするが、モータが回転中はモータ回路１０からホール入力信号ＩＮ１、ＩＮ２及びＩＮ３のエッジが発生するため、ホール信号演算回路１２で前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を演算処理したパルス信号ＰＮ１とＰ２３をラッチ回路１３に加えると、該ラッチ回路１３からはパルス信号ＲＰが生じ、パルス切出し回路１４からリセットパルス信号ＲＰが出力し動作状態検出回路１１を次々にリセットするため動作状態検出回路１１は所定の動作状態に至らず、前記動作状態検出回路１１から駆動オフ信号ＯＦＦを発生することはない。
【００２９】
今、何らかの原因でモータが拘束されると、前記モータ回路１０からホール入力信号ＩＮ１、ＩＮ２及びＩＮ３のエッジが発生しなくなるため、ホール信号演算回路１２で前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を演算処理したパルス信号ＰＮ１とＰ２３の状態が変化せず、前記ラッチ回路１３よりの出力パルス信号Ｐの立上がりエッジが発生しなくなり、したがって、前記パルス切出し回路１４からリセットパルス信号ＲＰが出力されなくなるので、動作状態検出回路１１は動作状態を変化し続け所定の動作状態まで達し駆動オフ信号ＯＦＦを発生し、モータ回路１０を不動作状態にする。
【００３０】
図１２に示すようにモータの回転している状態から、例えば前記ホール入力信号ＩＮ１の立上がりエッジ部（駆動電流を切り替える回転位置近辺）でモータが拘束状態にされた場合、前記ホール入力信号ＩＮ１にチャタリングが発生し、前記ホール入力信号ＩＮ１を演算処理したパルス信号ＰＮ１にもチャタリングが発生する。
【００３１】
しかし前記ホール入力信号ＩＮ２及びＩＮ３にはチャタリングが発生しないため、前記ホール入力信号ＩＮ２及びＩＮ３を演算処理したパルス信号Ｐ２３にもチャタリングは発生せず、パルス信号Ｐ２３はローレベルのままとなる。すなわち、前記ラッチ回路１３の入力端子にチャタリングしている前記パルス信号ＰＮ１が加わっていても、前記ラッチ回路１３のリセット端子にはローレベルのままの前記パルス信号Ｐ２３が加わっているため、図１２に示すように前記ラッチ回路１３よりの出力信号Ｐにはチャタリングが発生されず、前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されない。したがって、前記ホール入力信号ＩＮ１にチャタリングが発生していても、前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されないため、動作状態検出回路１１は動作状態を変化し続け所定の動作状態まで達し駆動オフ信号ＯＦＦを発生し、モータ回路１０を不動作させる。
【００３２】
また、モータの回転している状態から、例えば前記ホール入力信号ＩＮ２の立ち下がりエッジ部あるいはホール入力信号ＩＮ３の立ち上がりエッジ部でモータが拘束状態になった場合、前記ホール入力信号ＩＮ２又はＩＮ３にチャタリングが発生し、前記ホール入力信号ＩＮ２、ＩＮ３を演算処理したパルス信号Ｐ２３にもチャタリングが発生する。
【００３３】
しかし前記ホール入力信号ＩＮ１にはチャタリングが発生しないため前記ホール入力信号ＩＮ１を演算処理したパルス信号ＰＮ１にもチャタリングは発生されず、前記パルス信号ＰＮ１はハイレベルのままとなる。
【００３４】
すなわち、前記ラッチ回路１３のリセット端子にチャタリングしている前記パルス信号Ｐ２３が加わっていても、前記ラッチ回路１３の入力端子にはハイレベルのままの前記パルス信号ＰＮ１が加わっているため、前記ラッチ回路１３よりの出力信号Ｐにはチャタリングが発生されず、前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されない。
【００３５】
したがって、前記ホール入力信号ＩＮ２、あるいはＩＮ３にチャタリングが発生していても、前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されないため、動作状態検出回路１１は動作状態を変化し続け所定の動作状態まで達し駆動オフ信号ＯＦＦを発生し、モータ回路１０を不動作させる。
【００３６】
図２は本発明の他の実施例で、前記動作状態検出回路１１をクロック入力信号をカウントアップするカウンタ２０と、該カウンタ２０よりの信号で駆動オフ信号ＳＤを発生するラッチ回路２１と、Ｓ／Ｓ入力信号によってスタート信号Ｓを発生するＳ／Ｓ回路２２と、ＯＲ回路２３、２４で構成している。
【００３７】
今モータが駆動状態（スタート）にされるとカウンタ２０はカウントアップを開始するが、前述と同様にモータが回転中はモータ回路１０からホール入力信号ＩＮ１、ＩＮ２及びＩＮ３のエッジが発生するため、ホール信号演算回路１２で前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を演算処理したパルス信号ＰＮ１とＰ２３をラッチ回路１３に加えると、該ラッチ回路１３からはパルス信号Ｐが生じ、パルス切出し回路１４からリセットパルス信号ＲＰが出力しカウンタ２０を次々にリセットするためカウンタ２０は所定のカウント数までカウントアップされず、ラッチ回路２１はローレベルのままで、ＯＲ回路２４から駆動オフ信号ＯＦＦを発生することはない。
【００３８】
今、何らかの原因でモータが拘束されると、前記モータ回路１０からホール入力信号ＩＮ１、ＩＮ２及びＩＮ３のエッジが発生しなくなるため、ホール信号演算回路１２で前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を演算処理したパルス信号ＰＮ１とＰ２３の状態が変化せず、前記ラッチ回路１３よりの出力パルス信号Ｐの立上がりエッジが発生しなくなり、したがって、前記パルス切出し回路１４からリセットパルス信号ＲＰが出力されなくなるので、カウンタ２０はカウントアップし続け所定のカウント数まで達し、出力信号を発生しラッチ回路２１の出力信号ＳＤをローレベルからハイレベルにするので、ＯＲ回路２４から駆動オフ信号ＯＦＦを発生し、モータ回路１０を不動作状態にする。
【００３９】
図１２に示すようにモータの回転している状態から、例えば前記ホール入力信号ＩＮ１の立上がりエッジ部（駆動電流を切り替える回転位置近辺）でモータが拘束状態にされた場合、前記ホール入力信号ＩＮ１にチャタリングが発生し、前記ホール入力信号ＩＮ１を演算処理したパルス信号ＰＮ１にもチャタリングが発生する。
【００４０】
しかし前記ホール入力信号ＩＮ２及びＩＮ３にはチャタリングが発生しないため、前記ホール入力信号ＩＮ２及びＩＮ３を演算処理したパルス信号Ｐ２３にもチャタリングは発生せず、パルス信号Ｐ２３はローレベルのままとなる。
【００４１】
したがって、前記ホール入力信号ＩＮ１にチャタリングが発生していても、前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されないため、カウンタ２０はカウントアップし続け所定のカウント数まで達し、出力信号を発生しラッチ回路２１の出力信号ＳＤをローレベルからハイレベルにするので、ＯＲ回路２４から駆動オフ信号ＯＦＦを発生し、モータ回路を不動作状態にする。
【００４２】
また、モータの回転している状態から、例えば前記ホール入力信号ＩＮ２の立ち下がりエッジ部あるいはホール入力信号ＩＮ３の立ち上がりエッジ部でモータが拘束状態になった場合、前記ホール入力信号ＩＮ２又はＩＮ３にチャタリングが発生し、前記ホール入力信号ＩＮ２又はＩＮ３を演算処理したパルス信号Ｐ２３にもチャタリングが発生する。
【００４３】
しかし、前記ホール入力信号ＩＮ１にはチャタリングが発生しないため、前記ホール入力信号ＩＮ１を演算処理したパルス信号ＰＮ１にもチャタリングは発生せず、前記パルス信号ＰＮ１はハイレベルのままとなる。
【００４４】
したがって、前記ホール入力信号ＩＮ２、あるいはＩＮ３にチャタリング信号が発生していても、前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されないため、カウンタ２０はカウントアップし続け所定のカウント数まで達し、出力信号を発生しラッチ回路２１の出力信号ＳＤをローレベルからハイレベルにするので、ＯＲ回路２４から駆動オフ信号ＯＦＦを発生し、モータ回路を不動作状態にする。
【００４５】
図３は本発明の他の実施例で動作状態検出回路１１をＳ／Ｓ回路２２、ＯＲ回路２３，２４、充放電回路２５、該充放電回路２５にて充放電されるコンデンサ２６、前記コンデンサの充電電圧と基準電圧ｒｅｆとを比較するコンパレータ２７とで構成されている。
【００４６】
Ｓ／Ｓ入力信号がスタート（モータ駆動状態）にされるとＳ／Ｓ回路２２からスタート信号Ｓを発生し充放電回路２５の充電を開始する。モータが回転中はモータ回路１０からホール入力信号ＩＮ１、ＩＮ２及びＩＮ３のエッジが発生するため、ホール信号演算回路１２で前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を演算処理したパルス信号ＰＮ１とＰ２３をラッチ回路１３に加えると、該ラッチ回路１３からはパルス信号Ｐが生じ、パルス切出し回路１４からリセットパルス信号ＲＰが出力し充放電回路２５を次々に放電状態にするためコンデンサ２６は所定の電圧まで充電されず、コンパレータ２７の出力信号ＳＤはローレベルのままであるので、ＯＲ回路２４から駆動オフ信号ＯＦＦを発生することはない。
【００４７】
今、何らかの原因でモータが拘束されると、前記モータ回路１０からホール入力信号ＩＮ１、ＩＮ２及びＩＮ３のエッジが発生しなくなるため、ホール信号演算回路１２で前記ホール入力信号ＩＮ１、ＩＮ２及びＩＮ３を演算処理したパルス信号ＰＮ１とＰ２３の状態が変化せず、前記ラッチ回路１３よりの出力パルス信号Ｐの立上がりエッジが発生しなくなる。
【００４８】
したがって、前記パルス切出し回路１４からリセットパルス信号ＲＰが出力されなくなるので、コンデンサ２６は充電し続ける。コンデンサ２６の充電電圧が基準電圧ｒｅｆより大きくなると、コンパレータ２７の出力信号ＳＤはハイレベルとなり、ＯＲ回路２４から駆動オフ信号ＯＦＦを発生させてモータ回路１０を不動作状態にする。
【００４９】
図１２に示すようにモータの回転している状態から、例えば前記ホール入力信号ＩＮ１の立上がりエッジ部（駆動電流を切り替える回転位置近辺）でモータが拘束状態にされた場合、前記ホール入力信号ＩＮ１にチャタリングが発生し、前記ホール入力信号ＩＮ１を演算処理したパルス信号ＰＮ１にもチャタリングが発生する。
【００５０】
しかし前記ホール入力信号ＩＮ２及びＩＮ３にはチャタリングが発生しないため、前記ホール入力信号ＩＮ２及びＩＮ３を演算処理したパルス信号Ｐ２３にもチャタリングは発生せず、パルス信号Ｐ２３はローレベルのままとなる。
【００５１】
したがって、前記ホール入力信号ＩＮ１にチャタリングが発生していても、前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されないため、コンデンサ２６は充電し続けコンデンサ２６の充電電圧が基準電圧ｒｅｆより大きくなると、コンパレータ２７の出力信号ＳＤをハイレベルとし駆動オフ信号ＯＦＦを発生し、モータ回路１０を不動作状態にさせる。
【００５２】
また、モータの回転している状態から、例えば前記ホール入力信号ＩＮ２の立ち下がりエッジ部あるいはホール入力信号ＩＮ３の立ち上がりエッジ部でモータが拘束状態になった場合、前記ホール入力信号ＩＮ２又はＩＮ３にチャタリングが発生し、前記ホール入力信号ＩＮ２、ＩＮ３を演算処理したパルス信号Ｐ２３にもチャタリングが発生する。
【００５３】
しかし前記ホール入力信号ＩＮ１にはチャタリングが発生しないため前記ホール入力信号ＩＮ１を演算処理したパルス信号ＰＮ１にもチャタリングは発生されず、前記パルス信号ＰＮ１はハイレベルのままとなる。
【００５４】
したがって、前記ホール入力信号ＩＮ２あるいはＩＮ３にチャタリングが発生していても前記パルス切出し回路１４から誤ったリセットパルス信号ＲＰが出力されないため、コンデンサ２６は充電し続け、コンデンサ２６の充電電圧が基準電圧ｒｅｆより大きくなるとコンパレータ２７の出力信号ＳＤをハイレベルとし駆動オフ信号ＯＦＦを発生し、モータ回路１０を不動作状態にする。
【００５５】
【発明の効果】
本発明のブラシレスモータの保護回路はパルス信号発生用のラッチ回路の入力端子とリセット端子にモータ回路からの前記複数相のパルス信号を演算処理した異なるパルス信号を加えたので、モータの拘束状態でモータ回路からの前記パルス信号の一相にチャタリング信号が含まれていても前記パルス信号発生用のラッチ回路からはパルス出力信号が発生されず、従ってパルス切出し回路よりリセット信号を発生しないので、動作状態検出回路を変化し続けて、動作状態検出回路より駆動オフ信号を発生させて、モータ回路を不動作させることができる。
また動作状態検出回路にカウンタを用いれば、クロック入力信号をカウンタでカウントするため動作が確実となる。
さらに動作状態検出回路にコンデンサの充放電回路を用いれば、回路構成が簡単となる。
【図面の簡単な説明】
【図１】本発明のブラシレスモータの保護回路の回路図である。
【図２】本発明のブラシレスモータの保護回路の他実施例を示す回路図である。
【図３】本発明のブラシレスモータの保護回路の他実施例を示す回路図である。
【図４】本発明のブラシレスモータの保護回路に用いたラッチ回路図である。
【図５】本発明のブラシレスモータの保護回路に用いたパルス切出し回路図である。
【図６】本発明に用いたモータ回路の一例を示す回路図である。
【図７】従来のブラシレスモータの保護回路を説明する回路図である
【図８】従来のブラシレスモータの保護回路を説明する他の回路図である
【図９】本発明の各部分のパルス信号波形図である。
【図１０】本発明に用いたパルス切出し回路のパルス信号波形図である。
【図１１】本発明に用いたラッチ回路の信号波形図である。
【図１２】本発明のモータが拘束状態のときの各部分の信号波形図である。
【符号の説明】
１０モータ回路
１１動作状態検出回路
１２ホール信号演算回路
１３パルス信号発生用のラッチ回路
１４パルス切出し回路
２０カウンタ
２１駆動オフ信号発生用のラッチ回路
２２Ｓ／Ｓ回路
２３ＯＲ回路
２４ＯＲ回路
２５充放電回路
２６コンデンサ
２７コンパレータ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a brushless motor protection circuit that prevents a drive circuit or a motor from being damaged when the motor is restrained.
[0002]
[Prior art]
In the case of using an integrated circuit for a drive circuit that supplies a drive current to a drive coil of a motor, an excessive current flows in the drive circuit when the motor is restrained, so that the temperature of the integrated circuit rises, and the drive circuit You need to protect it from being destroyed by heat. The protection may be performed on the drive circuit side, or may be performed on the microcomputer side that controls the drive circuit.
[0003]
When performed on the microcomputer side, a complicated control operation is possible, but for a motor that does not use a microcomputer, it must be performed on the drive circuit side. When the protection is performed on the drive circuit side, when the motor circuit including the drive circuit has a speed control circuit, the speed control circuit detects that the motor is restrained and disables the drive circuit to protect the motor. are doing.
[0004]
As shown in FIG. 7, a counter 1 counts up a clock input signal, a latch circuit 2 operated by a signal from the counter 1, and an operation / operation of the drive circuit by an S / S (start / stop) input signal. An S / S circuit 3 for generating an output signal S (LOW: start) for switching between non-operations, a speed control circuit 4 for controlling the motor speed, and a motor speed set from a signal from the speed control circuit 4 A speed discriminating circuit 5 for discriminating whether or not the speed is within the set control speed range and generating an output signal E (HIGH: within the control speed range); an output signal S from the S / S circuit 3 and a speed discriminating circuit. And an OR circuit 6 to which the output signal E from 5 is applied.
[0005]
When the motor is driven (started), the counter 1 starts counting up. At this time, if the rotation speed of the motor is within the set control rotation speed range, the output signal E from the speed discrimination circuit 5 becomes high level, and the output signal RST (HIGH: counter 1 and latch circuit 2 is reset), the counter 1 is always reset and does not count up.
[0006]
However, when the motor is constrained, the speed discrimination circuit 5 discriminates that the rotation speed of the motor is out of the set control rotation speed range, and sets the output signal E to low level. RST becomes low level and the counter 1 is not reset. Therefore, when the counter 1 continues counting up and counts up to the set count number, an output signal is generated, and the output signal is applied to the latch circuit 2 so that the output signal OFF (HIGH: drive Circuit off) and inactivates and protects the drive circuit.
[0007]
When the protection is performed on the drive circuit side, if the motor circuit including the drive circuit has a speed control circuit, as described above, when the motor is constrained, an abnormality in the rotation speed of the motor can be determined and protected.
[0008]
If the motor circuit including the drive circuit did not have a speed control circuit, the motor was restrained by the signal of the Hall element used for detecting the rotational position for sequentially switching and passing the drive current to the drive coil of each phase. Then, the drive circuit is disabled to protect the drive circuit.
[0009]
As shown in FIG. 8, a counter 1 counts up a clock input signal, a latch circuit 2 operated by a signal from the counter 1, and an operation / operation of the drive circuit by an S / S (stop / start) input signal. An S / S circuit 3 for generating an output signal S (LOW: start) for switching non-operation, a pulse extracting circuit 7 for extracting a pulse from an edge of the Hall input signal to generate a pulse output signal RP, and the S / S An OR circuit 6 to which an output signal S from the circuit 3 and a pulse output signal RP from the pulse extracting circuit 7 are added.
[0010]
When the motor is driven (started), the counter 1 starts counting up. At this time, if the motor is rotating, a pulse signal PR from the pulse extracting circuit 7 is generated, and the output signal RST (HIGH: resetting the counter 1 and the latch circuit 2) of the OR circuit 6 generates a reset pulse and the counter 1 is not counted up because it is reset.
[0011]
However, when the motor is locked, the pulse output signal RP from the pulse extracting circuit 7 is not generated, and the output signal RST of the OR circuit 6 does not generate a reset pulse, so that the counter 1 is not reset.
[0012]
Therefore, when the counter 1 continues to count up and counts up to the set count, an output signal is generated, and the output signal is applied to the latch circuit 2 so that the latch circuit 2 outputs an output signal OFF (HIGH) for disabling the drive circuit. : Drive circuit off) to make the drive circuit inoperative and protect it.
[0013]
[Problems to be solved by the invention]
However, when a Hall element is used for detecting a rotational position for sequentially switching and supplying a drive current to each phase drive coil, noise is often included in a signal of the Hall element when the drive current is switched. When the motor is constrained in the vicinity of the rotation position to be switched, chattering occurs in the signal of the Hall element. If noise enters the signal of the Hall element or chattering occurs in the signal of the Hall element, the pulse output signal RP from the pulse extraction circuit 7 generates an erroneous pulse (reset pulse), and the protection may not be performed.
[0014]
[Means for Solving the Problems]
Therefore, the present invention adds a pulse signal of a different phase, which is obtained by arithmetically processing a plurality of hall input signals from a motor circuit, to an input terminal and a reset terminal of a latch circuit, and generates an edge portion of the generated output signal by a pulse extraction circuit. When the motor is in a normal operating state, the operating state detecting circuit is held in an initial state by the reset signal, and when the motor is in a locked state, the operating state detecting circuit is changed to disable the driving circuit. The present invention relates to a protection circuit for a brushless motor that generates an output signal OFF for operation and disables the drive circuit.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
The protection circuit of the brushless motor according to the present invention will be described.
[0016]
FIG. 1 is a protection circuit diagram of a brushless motor of the present invention, and 10 is a motor circuit.
[0017]
FIG. 6 is a block diagram of the motor circuit. The rotational position is detected by Hall elements 10a, 10b, and 10c, and processed by comparators 10d, 10e, and 10f to generate Hall input signals IN1, IN2, and IN3. The input signals IN1, IN2, and IN3 are added to the drive current switching logic 10g, and the output signal controls the drive circuit 10k to sequentially switch and supply the drive current to the drive coils 10r, 10s, and 10t. Reference numeral 11 denotes an operation state detection circuit which starts operation when the S / S signal is started (motor driving state) and changes its state according to a clock input signal.
[0018]
As shown in FIG. 9, the hall input signals IN1, IN2 and IN3 are arithmetically processed by the hall signal arithmetic circuit 12. That is, the hall input signals IN1, IN2, and IN3 are inverted, respectively, and the pulse signals PN1, PN2, and PN3 or the pulse signal P12 obtained by ANDing the hole input signals IN1, IN2, the pulse signal P13 obtained by undoing the hole input signals IN1, IN3, and the hall input. A pulse signal P23 obtained by ANDing the signals IN2 and IN3 is generated.
[0019]
In the above embodiment, the case where the Hall element is used for detecting the rotational position for sequentially switching the drive current to the drive coil of each phase has been described. However, the back electromotive force (EMF) of the motor is not used without using the Hall element. In a sensorless motor that detects a rotational position by zero crossing, the same applies when a rotational position detection signal is used instead of the hall input signals IN1, IN2, and IN3.
[0020]
Reference numeral 13 denotes a latch circuit for generating a pulse signal. In this embodiment, a pulse signal PN1 from the Hall signal operation circuit 12 is applied to an input terminal, and a pulse signal P23 from the Hall signal operation circuit 12 is applied to a reset terminal. .
[0021]
As shown in FIG. 4, the latch circuit 13 has a D terminal to which a power supply voltage is applied, an input terminal CL to which a pulse signal PN1 is applied, a reset terminal R to which a pulse signal P23 is applied, and an output terminal Q.
[0022]
As shown in FIG. 11, when the pulse signal PN1 is applied to the input terminal CL, the output terminal Q changes to a high level at the falling edge of the pulse signal PN1, and the pulse signal P23 is applied to the reset terminal R. When P23 is at the high level, the output terminal Q is reset and the output terminal Q is at the low level. Therefore, from when the falling edge of the pulse signal PN1 is input to the input terminal CL to when the high level of the pulse signal P23 is input to the reset terminal R. During this period, the output terminal Q is latched at the high level, and the latch circuit 13 generates the pulse signal P.
[0023]
In the above-described embodiment, the case where the pulse signal PN1 from the Hall signal operation circuit 12 is applied to the input terminal of the latch circuit 13 and the pulse signal P23 from the Hall signal operation circuit 12 is applied to the reset terminal The pulse signal PN2 from the Hall signal operation circuit 12 is applied to the input terminal of the latch circuit 13, and the pulse signal P13 from the Hall signal operation circuit 12 is applied to the reset terminal. In the case where the pulse signal PN3 from the Hall signal calculation circuit 12 is applied to the input terminal of the circuit 13 and the pulse signal P12 from the Hall signal calculation circuit 12 is applied to the reset terminal, the latch circuit 13 also controls the pulse signal. P can be generated.
[0024]
Reference numeral 14 denotes a pulse extracting circuit to which the output pulse signal P from the latch circuit 13 is applied, and is constituted by a one-shot multivibrator.
[0025]
As shown in FIG. 10, when the output pulse signal P from the latch circuit 13 is applied, a rising edge of the output pulse signal P is cut out to output a reset pulse signal RP.
[0026]
As shown in FIG. 5, instead of forming the pulse extracting circuit 14 with a one-shot multivibrator, bistable multivibrators 15 and 16 are vertically connected, and an output signal of the bistable multivibrators 15 and 16 is output to an AND circuit 17. Thus, the reset pulse signal RP can be obtained in the same manner as described above.
[0027]
In the above-described embodiment, a case has been described in which the pulse extraction circuit 14 outputs a reset pulse signal RP by extracting a pulse from a rising edge of the output pulse signal P from the latch circuit 13. When the reset pulse signal RP is output by cutting out the falling edge of the output pulse signal P, the reset pulse signal is output by cutting out both the rising edge and the falling edge of the output pulse signal P from the latch circuit 13. A similar protection circuit can be configured when RP is output.
[0028]
The operation of the present invention will be described. When the motor is driven (started), the operation state detection circuit 11 is set to the operation state. However, while the motor is rotating, the edges of the hall input signals IN1, IN2, and IN3 are generated from the motor circuit 10. Therefore, when the pulse signals PN1 and P23 obtained by arithmetically processing the hall input signals IN1, IN2 and IN3 in the hall signal arithmetic circuit 12 are applied to the latch circuit 13, a pulse signal RP is generated from the latch circuit 13 and a pulse cutout circuit Since the reset pulse signal RP is output from 14 and the operation state detection circuit 11 is reset one after another, the operation state detection circuit 11 does not reach a predetermined operation state, and the operation state detection circuit 11 does not generate the drive off signal OFF. Absent.
[0029]
Now, if the motor is restrained for some reason, the edges of the hall input signals IN1, IN2, and IN3 are not generated from the motor circuit 10, so that the hall signal calculation circuit 12 calculates the hall input signals IN1, IN2, and IN3. Since the states of the processed pulse signals PN1 and P23 do not change and the rising edge of the output pulse signal P from the latch circuit 13 does not occur, and therefore the reset pulse signal RP is not output from the pulse extraction circuit 14, The operation state detection circuit 11 keeps changing the operation state, reaches a predetermined operation state, generates a drive-off signal OFF, and makes the motor circuit 10 inoperative.
[0030]
As shown in FIG. 12, when the motor is locked at the rising edge of the hall input signal IN1 (around the rotation position at which the drive current is switched) from the rotating state of the motor, the hall input signal IN1 is Chattering occurs, and chattering also occurs in the pulse signal PN1 obtained by arithmetically processing the hall input signal IN1.
[0031]
However, since chattering does not occur in the hall input signals IN2 and IN3, chattering does not occur in the pulse signal P23 obtained by processing the hall input signals IN2 and IN3, and the pulse signal P23 remains at a low level. That is, even though the chattering pulse signal PN1 is applied to the input terminal of the latch circuit 13, the pulse signal P23 which remains at the low level is applied to the reset terminal of the latch circuit 13. As shown in (1), no chattering occurs in the output signal P from the latch circuit 13, and no erroneous reset pulse signal RP is output from the pulse extraction circuit 14. Therefore, even if chattering occurs in the hall input signal IN1, an erroneous reset pulse signal RP is not output from the pulse extraction circuit 14, so that the operation state detection circuit 11 keeps changing the operation state until the predetermined operation state is reached. Then, a drive-off signal OFF is generated, and the motor circuit 10 is deactivated.
[0032]
Further, if the motor is locked at the falling edge of the hall input signal IN2 or the rising edge of the hall input signal IN3 from the state of rotation of the motor, the chattering is performed on the hall input signal IN2 or IN3. Occurs, and chattering also occurs in the pulse signal P23 obtained by performing arithmetic processing on the hall input signals IN2 and IN3.
[0033]
However, since chattering does not occur in the hall input signal IN1, chattering does not occur in the pulse signal PN1 obtained by arithmetically processing the hall input signal IN1, and the pulse signal PN1 remains at the high level.
[0034]
That is, even though the chattering pulse signal P23 is applied to the reset terminal of the latch circuit 13, the input terminal of the latch circuit 13 receives the pulse signal PN1 which remains at the high level. No chattering occurs in the output signal P from the circuit 13, and no erroneous reset pulse signal RP is output from the pulse extraction circuit 14.
[0035]
Therefore, even if chattering occurs in the hall input signal IN2 or IN3, the erroneous reset pulse signal RP is not output from the pulse extraction circuit 14, so that the operation state detection circuit 11 keeps changing the operation state and the predetermined state. When the motor circuit 10 reaches the operating state, a drive-off signal OFF is generated, and the motor circuit 10 is deactivated.
[0036]
FIG. 2 shows another embodiment of the present invention, in which the operation state detection circuit 11 counts up a clock input signal by a counter 20, a latch circuit 21 which generates a drive off signal SD by a signal from the counter 20, It comprises an S / S circuit 22 for generating a start signal S in response to an / S input signal, and OR circuits 23 and 24.
[0037]
Now, when the motor is driven (started), the counter 20 starts counting up. However, the edges of the hall input signals IN1, IN2, and IN3 are generated from the motor circuit 10 while the motor is rotating as described above. When the pulse signals PN1 and P23, which are obtained by processing the hall input signals IN1, IN2 and IN3 in the hall signal calculation circuit 12, are applied to the latch circuit 13, a pulse signal P is generated from the latch circuit 13 and reset from the pulse extraction circuit 14. Since the pulse signal RP is output and the counter 20 is reset one after another, the counter 20 is not counted up to a predetermined count number, the latch circuit 21 remains at the low level, and the OR circuit 24 does not generate the drive off signal OFF. Absent.
[0038]
Now, if the motor is restrained for some reason, the edges of the hall input signals IN1, IN2, and IN3 are not generated from the motor circuit 10, so that the hall signal calculation circuit 12 calculates the hall input signals IN1, IN2, and IN3. Since the states of the processed pulse signals PN1 and P23 do not change and the rising edge of the output pulse signal P from the latch circuit 13 does not occur, and therefore the reset pulse signal RP is not output from the pulse extraction circuit 14, The counter 20 continues to count up and reaches a predetermined count, generates an output signal, and changes the output signal SD of the latch circuit 21 from low level to high level. 10 is turned off.
[0039]
As shown in FIG. 12, when the motor is locked at the rising edge of the hall input signal IN1 (around the rotation position at which the drive current is switched) from the rotating state of the motor, the hall input signal IN1 is Chattering occurs, and chattering also occurs in the pulse signal PN1 obtained by arithmetically processing the hall input signal IN1.
[0040]
However, since chattering does not occur in the hall input signals IN2 and IN3, chattering does not occur in the pulse signal P23 obtained by processing the hall input signals IN2 and IN3, and the pulse signal P23 remains at a low level.
[0041]
Therefore, even if chattering occurs in the hall input signal IN1, an erroneous reset pulse signal RP is not output from the pulse extraction circuit 14, so that the counter 20 keeps counting up and reaches a predetermined count number, and the output signal is Then, since the output signal SD of the latch circuit 21 is changed from the low level to the high level, the drive off signal OFF is generated from the OR circuit 24, and the motor circuit is made inoperative.
[0042]
Further, if the motor is locked at the falling edge of the hall input signal IN2 or the rising edge of the hall input signal IN3 from the state of rotation of the motor, the chattering is performed on the hall input signal IN2 or IN3. Occurs, and chattering also occurs in the pulse signal P23 obtained by performing arithmetic processing on the hall input signal IN2 or IN3.
[0043]
However, since chattering does not occur in the hole input signal IN1, chattering does not occur in the pulse signal PN1 obtained by arithmetically processing the hole input signal IN1, and the pulse signal PN1 remains at the high level.
[0044]
Therefore, even if a chattering signal is generated in the hall input signal IN2 or IN3, since the erroneous reset pulse signal RP is not output from the pulse extraction circuit 14, the counter 20 keeps counting up and reaches a predetermined count number. Since the output signal SD of the latch circuit 21 is changed from the low level to the high level, the drive off signal OFF is generated from the OR circuit 24, and the motor circuit is made inoperative.
[0045]
FIG. 3 shows an S / S circuit 22, OR circuits 23 and 24, a charging / discharging circuit 25, a capacitor 26 charged / discharged by the charging / discharging circuit 25, , And a comparator 27 for comparing the charging voltage with the reference voltage ref.
[0046]
When the S / S input signal is started (motor driving state), a start signal S is generated from the S / S circuit 22 and charging of the charge / discharge circuit 25 is started. Since the edges of the hall input signals IN1, IN2 and IN3 are generated from the motor circuit 10 while the motor is rotating, the pulse signals PN1 and P23 obtained by performing the arithmetic processing on the hall input signals IN1, IN2 and IN3 by the hall signal calculation circuit 12 are latched. When applied to the circuit 13, a pulse signal P is generated from the latch circuit 13, a reset pulse signal RP is output from the pulse extracting circuit 14, and the capacitor 26 is charged to a predetermined voltage in order to put the charging / discharging circuit 25 into a discharging state one after another. However, since the output signal SD of the comparator 27 remains at the low level, the drive-off signal OFF is not generated from the OR circuit 24.
[0047]
Now, if the motor is restrained for some reason, the edges of the hall input signals IN1, IN2, and IN3 are not generated from the motor circuit 10, so that the hall signal calculation circuit 12 calculates the hall input signals IN1, IN2, and IN3. The states of the processed pulse signals PN1 and P23 do not change, and the rising edge of the output pulse signal P from the latch circuit 13 does not occur.
[0048]
Accordingly, the reset pulse signal RP is not output from the pulse extraction circuit 14, and the capacitor 26 continues to be charged. When the charging voltage of the capacitor 26 becomes higher than the reference voltage ref, the output signal SD of the comparator 27 becomes high level, and the OR circuit 24 generates the drive-off signal OFF to make the motor circuit 10 inoperative.
[0049]
As shown in FIG. 12, when the motor is locked at the rising edge of the hall input signal IN1 (around the rotation position at which the drive current is switched) from the rotating state of the motor, the hall input signal IN1 is Chattering occurs, and chattering also occurs in the pulse signal PN1 obtained by arithmetically processing the hall input signal IN1.
[0050]
However, since chattering does not occur in the hall input signals IN2 and IN3, chattering does not occur in the pulse signal P23 obtained by processing the hall input signals IN2 and IN3, and the pulse signal P23 remains at a low level.
[0051]
Therefore, even if chattering occurs in the hall input signal IN1, the erroneous reset pulse signal RP is not output from the pulse extraction circuit 14, so that the capacitor 26 continues to charge and the charged voltage of the capacitor 26 becomes larger than the reference voltage ref. Then, the output signal SD of the comparator 27 is set to the high level to generate the drive off signal OFF, and the motor circuit 10 is made inoperative.
[0052]
Further, if the motor is locked at the falling edge of the hall input signal IN2 or the rising edge of the hall input signal IN3 from the state of rotation of the motor, the chattering is performed on the hall input signal IN2 or IN3. Occurs, and chattering also occurs in the pulse signal P23 obtained by performing arithmetic processing on the hall input signals IN2 and IN3.
[0053]
However, since chattering does not occur in the hall input signal IN1, chattering does not occur in the pulse signal PN1 obtained by arithmetically processing the hall input signal IN1, and the pulse signal PN1 remains at the high level.
[0054]
Therefore, even if chattering occurs in the hall input signal IN2 or IN3, the erroneous reset pulse signal RP is not output from the pulse extracting circuit 14, so that the capacitor 26 continues to be charged, and the charged voltage of the capacitor 26 becomes the reference voltage ref. When it becomes larger, the output signal SD of the comparator 27 is set to the high level to generate the drive-off signal OFF, and the motor circuit 10 is made inoperative.
[0055]
【The invention's effect】
The protection circuit of the brushless motor of the present invention adds different pulse signals obtained by processing the multi-phase pulse signals from the motor circuit to the input terminal and the reset terminal of the latch circuit for pulse signal generation. Even if a chattering signal is included in one phase of the pulse signal from the motor circuit, a pulse output signal is not generated from the pulse signal generation latch circuit, and therefore, a reset signal is not generated from the pulse extraction circuit. By continuously changing the state detection circuit, a drive-off signal is generated from the operation state detection circuit, and the motor circuit can be made inoperable.
If a counter is used for the operation state detection circuit, the operation is assured because the clock input signal is counted by the counter.
Further, if a capacitor charge / discharge circuit is used for the operation state detection circuit, the circuit configuration is simplified.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a protection circuit of a brushless motor according to the present invention.
FIG. 2 is a circuit diagram showing another embodiment of a brushless motor protection circuit according to the present invention.
FIG. 3 is a circuit diagram showing another embodiment of a brushless motor protection circuit according to the present invention.
FIG. 4 is a latch circuit diagram used in the protection circuit of the brushless motor of the present invention.
FIG. 5 is a pulse cutout circuit diagram used in a brushless motor protection circuit according to the present invention.
FIG. 6 is a circuit diagram showing an example of a motor circuit used in the present invention.
7 is a circuit diagram illustrating a conventional brushless motor protection circuit. FIG. 8 is another circuit diagram illustrating a conventional brushless motor protection circuit. FIG. 9 is a pulse signal of each part of the present invention. It is a waveform diagram.
FIG. 10 is a pulse signal waveform diagram of a pulse extracting circuit used in the present invention.
FIG. 11 is a signal waveform diagram of a latch circuit used in the present invention.
FIG. 12 is a signal waveform diagram of each part when the motor of the present invention is in a constrained state.
[Explanation of symbols]
Reference Signs List 10 Motor circuit 11 Operating state detection circuit 12 Hall signal operation circuit 13 Latch circuit for generating pulse signal 14 Pulse extraction circuit 20 Counter 21 Latch circuit for generating drive-off signal 22 S / S circuit 23 OR circuit 24 OR circuit 25 Charge / discharge Circuit 26 Capacitor 27 Comparator

Claims

A motor circuit for sequentially supplying a drive current to a drive coil and generating a multi-phase pulse signal in accordance with the rotation of the motor;
After the motor circuit starts to be driven , if the motor is restrained from a rotating state, the operation continues to change and the operation reaches a predetermined state, so that a drive-off signal for disabling the motor circuit. An operation state detection circuit that generates
A signal arithmetic circuit for arithmetically processing the multi-phase pulse signals from the motor circuit,
A pulse signal generated from the signal operation circuit and obtained by processing a pulse signal of a predetermined phase among the multi-phase pulse signals is added to an input terminal and set, and the multi-phase pulse generated from the signal operation circuit is generated. A latch circuit for generating a pulse signal to which another pulse signal obtained by performing an arithmetic process on a pulse signal of another phase different from the predetermined phase among the signals is added and reset,
A pulse cutout circuit that cuts out an edge portion of a pulse signal generated from when the latch circuit is set until reset, and generates a reset signal;
The motor holds the initial state of the operating state detection circuit by the reset signal in the normal operating state, the motor is allowed to continue to change the operating state detection circuit without the reset signal is generated to become constrained state the A protection circuit for a brushless motor, wherein a drive-off signal is generated to make the motor circuit inoperative.

A motor circuit for sequentially supplying a drive current to a drive coil and generating a multi-phase pulse signal in accordance with the rotation of the motor;
A counter for generating a drive-off signal for disabling the motor circuit by continuing to count up and reaching a predetermined number when the motor circuit is restrained from rotating after the motor circuit starts to drive; ,
A signal arithmetic circuit for arithmetically processing the multi-phase pulse signals from the motor circuit,
A pulse signal generated from the signal operation circuit, which is obtained by processing a pulse signal of a predetermined phase among the pulse signals of the plurality of phases, is added to an input terminal and is set, and the pulse of the plurality of phases is generated from the signal operation circuit. A latch circuit for generating a pulse signal to which another pulse signal obtained by performing an arithmetic process on a pulse signal of another phase different from the predetermined phase among the signals is added and reset,
A pulse cutout circuit that cuts out an edge portion of a pulse signal generated from when the latch circuit is set until reset, and generates a reset signal;
The motor to hold the counter resets the initial state in the reset signal in the normal operating state, the motor generates the driving OFF signal to count up the counter to become constrained state until the predetermined number, the A protection circuit for a brushless motor, wherein the motor circuit is disabled.

A motor circuit for sequentially supplying a drive current to a drive coil and generating a multi-phase pulse signal in accordance with the rotation of the motor;
After the motor circuit starts driving , when the motor is restrained from a rotating state, a charge / discharge circuit that keeps charging the capacitor in a charged state,
A comparator for comparing a charging voltage of the capacitor with a reference voltage,
A signal arithmetic circuit for arithmetically processing the multi-phase pulse signals from the motor circuit,
A pulse signal generated from the signal operation circuit, which is obtained by processing a pulse signal of a predetermined phase among the pulse signals of the plurality of phases, is added to an input terminal and is set, and the pulse of the plurality of phases is generated from the signal operation circuit. A latch circuit for generating a pulse signal to which another pulse signal obtained by performing an arithmetic processing on a pulse signal of another phase different from the predetermined phase among the signals is added and reset,
A pulse cutout circuit that cuts out an edge portion of a pulse signal generated from when the latch circuit is set until reset, and generates a reset signal;
The motor to charge and discharge states of the charging and discharging circuit at the reset signal in the normal operating state, the motor is only charged state the charging and discharging circuit to become constrained state, thereby charging the capacitor to the reference voltage or more the comparator to change the output signal of to generate the driving off signal, the protection circuit of the brushless motor, characterized in that for non-operation of the motor circuit.