JP3557223B2

JP3557223B2 - Electronic still camera

Info

Publication number: JP3557223B2
Application number: JP15410092A
Authority: JP
Inventors: 伸一加藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-05-22
Filing date: 1992-05-22
Publication date: 2004-08-25
Anticipated expiration: 2019-08-25
Also published as: JPH05328279A

Description

【０００１】
【産業上の利用分野】
本発明は、撮影された画像データを例えばいわゆるメモリカードやフロッピィディスク等の記録媒体に記録する電子スチルカメラに関するものである。
【０００２】
【従来の技術】
近年、いわゆる写真フィルムを用いて静止画の撮影を行う通常のカメラの他に、例えばＣＣＤ（チャージ・カップルド・デバイス）等の固体撮像素子で撮像した画像をフロッピィディスク等の磁気記録媒体に記録する電子スチルカメラが製品化されている。また、上記フロッピィディスク等に代わる記録媒体として例えばいわゆるＩＣメモリカードを使用することで装置を小型化した電子スチルカメラも存在する。
【０００３】
なお、上記記録媒体としていわゆるメモリカードを用いる従来の電子スチルカメラとしては、例えば特開平２−２０３６８４号公報に記載されたもの（電子カメラ）がある。この公報記載のカメラは、撮影された画像データを記録する記録手段が装着されてなる電子カメラにおいて、記録すべき画像データを圧縮するための手段と、この手段に対応して設けられた圧縮モードを選択するための手段と、この手段で選択された圧縮モードで圧縮された画像データを一旦記憶するメモリと、このメモリに記憶された画像データが前記記録手段に記録できるか否かを判定する判定手段とを有し、この手段により否と判断された際に、前記メモリに記憶された画像データは前記記録手段が記録可能な状態となるまでこのメモリに保存されてなることを特徴とするものである。
【０００４】
【発明が解決しようとする課題】
ところで、上記写真フィルムを用いる通常のカメラや上記電子スチルカメラのような静止画撮影用のカメラ（スチルカメラ）によって、任意の被写体を撮影する場合には、通常、上記被写体が撮影に最も好ましい状態となっている時（いわゆるシャッタチャンス）に撮影を行うことが望まれる。
【０００５】
しかし、上記従来のスチルカメラというものは、シャッタボタンを押した後に被写体の画像が撮影されるものである。したがって、当該カメラの使用者が、シャッタチャンスであると判断してシャッタを押した時には、上記被写体の撮影に最も好ましい状態を既に過ぎてしまっていて遅い場合がある。更に、シャッタを押す動作によって手振れを起こしてしまい、良好な撮影ができない場合もある。
【０００６】
また、上記写真フィルムを用いるカメラにおいては、シャッタボタンを１回押すだけで連続的に撮影が行われるいわゆる連写モードも存在するが、この場合も上記シャッタを押した時には上記シャッタチャンスを過ぎて既に遅くなっていることがあり、シャッタを押す動作により手振れが発生する虞れもある。
【０００７】
またさらに、上記メモリカードを使用する電子スチルカメラにおいては、上記メモリカードのメモリとして例えばいわゆるフラッシュＥＥＰＲＯＭが使用されている。このフラッシュＥＥＰＲＯＭは、書き込み速度が遅い（例えば画像１枚につき１分程度）ため、当該従来の電子スチルカメラは上記連写モードのような連続撮影を行うことができない。
【０００８】
そこで、本発明は、上述のような実情に鑑みて提案されたものであり、シャッタチャンスを逃さずに撮影を行うことができると共に、手振れを防止でき、更に連写も可能な電子スチルカメラを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る電子スチルカメラは、撮影して得た画像データを記録媒体に記録する電子スチルカメラにおいて、上記画像データを記憶するＮ個の１次メモリと、撮像動作をトリガするトリガ手段と、上記１次メモリへの上記画像データの書き込みを制御する制御手段（メモリコントローラ）とを有し、上記制御手段は、入力される画像データを上記Ｎ個の１次メモリのうちの（ｎ＋１）個の１次メモリに順次記憶する際、（ｎ＋１）個の１次メモリのいずれかの１次メモリに画像データを記憶している間に上記トリガ手段により撮像装置がトリガされた場合、上記記憶中の画像データを撮像画像データとして記憶中の１次メモリに保持し、上記トリガ動作以降の画像データを上記Ｎ個の１次メモリのうちの残りの（ｍ−１）個の１次メモリに順次記憶し、（ｎ＋１）個の１次メモリのいずれかの１次メモリに画像データを記憶する動作と次の１次メモリに画像データを記憶する記憶動作との間に上記トリガ手段により撮像動作がトリガされた場合、（ｎ＋１）個の１次メモリのうち時間的に最も古い画像データが記憶された１次メモリ及び上記Ｎ個の１次メモリのうちの残りの（ｍ−１）個の１次メモリに上記トリガ動作以降の画像データを順次記憶し、上記１次メモリに記憶されたトリガ動作以前までの画像データｎ個とトリガ動作以降の画像データｍ個とを上記記録媒体に記録することを特徴とするものである。
【００１２】
すなわち、本発明の電子スチルカメラは、電子シャッタの機能を有する固体撮像素子と、複数の１次メモリとを有し、上記固体撮像素子からの画像データが指定された間隔で順次１次メモリに記録されるようになっていると共に、レリーズスイッチが押される前と後の画像データがこれら１次メモリに記憶されるものである。なお、この電子スチルカメラにおける画像信号処理は、上記固体撮像素子からの画像信号をＡ／Ｄ（アナログ／ディジタル）変換する前にアナログ的に行う場合と、上記固体撮像素子からの画像信号をＡ／Ｄ変換した後で１次メモリへの書き込み前に行う場合と、上記固体撮像素子からの画像信号をＡ／Ｄ変換して１次メモリへ書き込んだ後この１次メモリから読み出した画像データに対して行う場合とが考えられる。
【００１３】
【作用】
本発明によれば、撮影された画像データを記憶可能なＮ個の１次メモリを有しており、トリガ動作前からこれらＮ個の１次メモリのうちｎ＋１の個の１次メモリに画像データを順次記憶し、更にトリガ動作後にｍ−１個の画像データを記憶することで、トリガ動作前ｎ個及びトリガ動作後ｍ個の画像データを取り出すことができ、トリガ前後に記憶した画像を得ることができる。
また、本発明によればｎ＋１個のうち何れかの１次メモリに画像データを記憶しているときトリガ動作が発生した場合には、現在記憶中の画像をトリガ動作時の撮像画像データとし、さらに（ｍ−１）枚の画像データをトリガ動作後の画像データとして記憶する処理を行う。また、（ｎ＋１）個の１次メモリのうちのある１次メモリへの記憶が終了し、次の１次メモリへの記憶が開始する前の移行期間に撮像動作がトリガされた場合には、上記（ｎ＋１）個の１次メモリのうち一番古い画像データが記憶された１次メモリにトリガ動作時の撮像画像データを記録し、その後（ｍ−１）個の１次メモリに画像データを記憶して、トリガ動作後の画像データをｍ枚記憶する処理を行うことでトリガ動作時点前後の画像データの識別をより正確に制御する。
【００１４】
【実施例】
以下、本発明の電子スチルカメラの実施例について図面を参照しながら説明する。
【００１５】
本発明の第１の実施例の電子スチルカメラは、図１に示す本発明の基本構成のように、撮影して得た画像データを例えばいわゆるＩＣメモリカードやフロッピィディスク等の記録媒体１０に記録する電子スチルカメラであって、上記撮影して得た画像データを記憶する１次メモリをＮ個（図１の例では３個の１次メモリＡ，Ｂ，Ｃ）有し、撮像動作をトリガするトリガ手段（例えばいわゆるレリーズスイッチ１１）でのトリガ動作前（レリーズスイッチのスイッチオン前）から上記Ｎ個（３個）の１次メモリのうちのｎ（Ｎ≧ｎ≧０）個の１次メモリ（図１の例では２個の１次メモリＡ，Ｂ）に画像データを順次記憶すると共に、上記レリーズスイッチ１１のスイッチオン以後の画像データを上記Ｎ個のうちの残りのｍ（Ｎ≧ｍ≧０）個の１次メモリ（図１の例では１個の１次メモリＣ）に記憶し、これら３個の１次メモリＡ，Ｂ，Ｃに記憶された画像データを上記記録媒体１０に記録するようにしたものである。
【００１６】
この図１において、被写体からの光が図示を省略するレンズ系や絞り，色フィルタ等を介してＣＣＤ（チャージ・カップルド・デバイス）１に入射することで当該ＣＣＤ１からは画像信号が得られる。この画像信号は、いわゆる相関２重標本化処理を行うＣＤＳ(correlated double sampling)回路２で相関２重サンプリングされ、信号処理回路１２で所定の信号処理が施された後、Ａ／Ｄ（アナログ／ディジタル）コンバータ３でディジタル信号（画像データ）に変換される。なお、本実施例では上記ＣＣＤ１を全画素読み出し可能なフレームインタライン（ＦＩＴ）型としている。また、タイミングジェネレータ４は、上記ＣＣＤ１を駆動する駆動パルスや上記ＣＤＳ回路２，信号処理回路１２での信号処理に必要なパルスを発生させ、更にこのタイミングジェネレータ４は後述する制御手段としてのメモリコントローラ８により制御されている。
【００１７】
上記信号処理回路１２を介した上記ＣＣＤ１からの例えば１フレーム毎の画像信号が上記Ａ／Ｄコンバータ３によりディジタル信号とされた画像データは、上記１次メモリＡ，Ｂ，Ｃに後述するように一旦書き込まれた後、上記記録媒体１０に記録される。
【００１８】
本発明実施例においては、上記１次メモリＡ，Ｂ，Ｃへの画像データの書き込みを例えば図２に示すようなタイミングで行うようにしている。
【００１９】
先ず、撮像動作をトリガするトリガ手段としての上記レリーズスイッチ１１のスイッチオン前には、上記画像データを例えば上記１次メモリＡと１次メモリＢに交互に書き込むようにする。このような上記１次メモリＡ，Ｂへの画像データの書き込み動作は、メモリコントローラ８からの書き込みパルスＰ_Ａ，Ｐ_Ｂに基づいて行われる。なお、上記Ａ／Ｄコンバータ３から出力される画像データは図２に示すフレーム期間Ｆのようなタイミングとなっており、したがって上記１次メモリへの画像データの書き込みは上記フレーム期間Ｆのフレームｆ単位で行われる。
【００２０】
上述したように、１次メモリＡ，Ｂへ交互に画像データが書き込まれている時、例えば図２のレリーズ出力Ｒに示すように上記レリーズスイッチ１１のスイッチオンに対応するパルスｒｐが上記メモリコントローラ８に供給されると、当該メモリコントローラ８は上記１次メモリＡと１次メモリＢへの書き込みパルスＰ_Ａ，Ｐ_Ｂの供給を停止して新たなフレーム画像データの書き込みを止めさせ、次のフレーム（或いはフィールド）の画像データについては書き込みパルスＰ_Ｃによって１次メモリＣに書き込むように制御する。その後、上記メモリコントローラ８は上記１次メモリＡ，Ｂ，Ｃへの画像データの書き込みを停止する。なお、この図２の例では、上記パルスｒｐが上記１次メモリＢへの画像データの書き込み途中に上記メモリコントローラ８に供給された場合を示している。
【００２１】
すなわち、上記１次メモリＡには図２のＷ_Ａに示すように上記レリーズスイッチ１１のオンに対応するパルスｒｐの前のフレームの画像データＤ_Ａが記憶され、上記１次メモリＢには図２のＷ_Ｂに示すように上記パルスｒｐ入力時のフレームの画像データＤ_Ｂが記憶され、上記１次メモリＣには図２のＷ_Ｃに示すように上記パルスｒｐの後のフレームの画像データＤ_Ｃが記憶されるようになる。
【００２２】
上述のようにして各１次メモリＡ，Ｂ，Ｃに書き込まれた画像データＤ_Ａ，Ｄ_Ｂ，Ｄ_Ｃは、上記メモリコントローラ８からの読み出し信号に基づいて読み出され、上記ＩＣメモリカード等の記録媒体１０に記録される。
【００２３】
以上の動作により、本実施例の電子スチルカメラにおいては、レリーズスイッチ１１がオンされる前とオンされた時とオンされた後の画像データが、記録媒体１０に記録されたことになる。なお、この記録媒体１０への記録も上記メモリコントローラ８が行っている。
【００２４】
ところで、本実施例の上述した図２には、レリーズスイッチ１１のオンに対応するパルスｒｐが１次メモリＢへの画像データの書き込み途中に供給された例を示したが、このパルスｒｐは１次メモリＡへの書き込み途中であっても、また、ブランキング期間ｂｋ中であってもよい。当該ブランキング期間ｂｋ途中に上記パルスｒｐが供給された場合は、例えば、当該ブランキング期間ｂｋの前の１フレームと当該ブランキング期間ｂｋ後の２フレーム分の画像を上記１次メモリに記憶させてこれを記録媒体１０に記録するようにすることができる。
【００２５】
また、図１の例では上記１次メモリを１次メモリＡ，Ｂ，Ｃの３種類としたが、当該１次メモリの個数をより多くしても良く、これにより上記レリーズスイッチ１１のスイッチオンの前後に上述した第１の実施例よりも多くのフレームの画像データを記憶することができる。さらに、本発明の電子スチルカメラは、撮影間隔（画像データの記録間隔）を、上述した図２の例のようにフレーム（或いはフィールド）毎に連続した間隔とするのみならず、このフレーム（或いはフィールド）間隔よりも長い撮影間隔でかつ当該撮影間隔を可変とすることもでき、レリーズスイッチ１１のオン前後でこの撮影間隔を変えることも可能となっている。また更に、レリーズスイッチ１１のオン前後で使用する１次メモリの個数も可変することができる。その他、記録媒体１０に記録する画像を、例えば１次メモリを２種のみとした場合には１次メモリＡとＢ、又はＢとＣ、又はＡとＣのように切り換えて記録することも可能である。
【００２６】
このようなことを実現するため、本発明の電子スチルカメラは、より具体的には、図３に示すような第２の実施例の構成となされるものである。なお、この図３には１次メモリとしてＡ，Ｂ，Ｃ，Ｄの４個を用いた例を示している。また、この図３において、図１と同じ構成要素には同一の指示符号を付し、その説明については省略する。
【００２７】
すなわち、この第２の実施例の電子スチルカメラは、上記第１の実施例の構成の他に、上記レリーズスイッチ１１のスイッチオン前の前記ｎ個の１次メモリへの画像データの書き込み間隔と上記レリーズスイッチ１１のスイッチオン以後の前記ｍ個の１次メモリへの画像データの書き込み間隔とを任意に設定すると共に、上記スイッチオン前の上記ｎ個の１次メモリの個数と上記スイッチオン以後の上記ｍ個の１次メモリの個数とを任意に設定する１次メモリ書き込み間隔設定手段及び１次メモリ個数設定手段としてのモード設定スイッチ（タイミング設定スイッチ）１３を有してなるものである。
【００２８】
この図３に示す第２の実施例において、Ａ／Ｄコンバータ３からのフレーム毎の画像データは、後述するように例えば４個の各１次メモリＡ，Ｂ，Ｃ，Ｄに送られ一旦記憶される。これら各１次メモリＡ，Ｂ，Ｃ，Ｄも上記メモリコントローラ８により制御されている。当該メモリコントローラ８は、マイクロコンピュータにより構成されており、各１次メモリＡ，Ｂ，Ｃ，Ｄへの画像データの記憶間隔や記憶される画像データのフレーム数（或いはフィールド数）を設定する上記モード設定スイッチ１３と上記レリーズスイッチ１１からの信号を入力とすることで、上記レリーズスイッチ１１のスイッチオン前後の１次メモリへの画像データの書き込み間隔の任意の制御と、上記スイッチオン前後に使用される１次メモリの個数の任意の制御とを可能としている。また、上記メモリコントローラ８は、上記各１次メモリＡ，Ｂ，Ｃ，Ｄの他に前記タイミングジェネレータ４やＡ／Ｄコンバータ３，記録媒体１０等をも制御している。
【００２９】
以下、この第２の実施例において、例えば、レリーズスイッチ１１のスイッチオン前の１フレーム、スイッチオン後（スイッチオン時も含む）の３フレームの画像データを記録媒体１０に記録する際のフローチャート（メモリコントローラ８の動作のフローチャート）を図４に示す。なお、この図４のフローチャートにおいては、上記レリーズスイッチ１１がオンされる前は、上記モード設定スイッチ１３で設定された書き込み間隔（例えば１フレームおきの間隔）で１次メモリＡ，Ｂ，Ｃに順次Ａ→Ｂ→Ａ→・・・の順で書き込みが行われる。
【００３０】
すなわち、この図４のフローチャートにおいて、ステップＳ１で上記モード設定スイッチ１３によりレリーズスイッチ１１のスイッチオン前（以下レリーズ前とする）に１フレーム分の画像データを記録するモードに設定される。
【００３１】
このステップＳ１の後、ステップＳ２では上記ステップＳ１で設定されたレリーズ前の設定間隔（１次メモリへの書き込み間隔）の書き込みパルスが上記メモリコントローラ８から発生される。次に、ステップＳ３では、上記レリーズスイッチ１１がスイッチオンされたか否か（前記パルスｒｐが供給されたか否か）の判断がなされ、スイッチオンされていないと判断した場合（Ｎｏ）はステップＳ２に戻り、スイッチオンされたと判断した場合（Ｙｅｓ）にはステップＳ４に進む。
【００３２】
上記ステップＳ４では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＡに画像データが書き込まれている途中か否か（１次メモリＡへの書き込みパルス出力中か否か）の判断が行われ、当該１次メモリＡに画像データが書き込まれている途中であると判断した場合（Ｙｅｓ）にはステップＳ５に進み、否と判断した場合（Ｎｏ）は後述するステップＳ７に進む。
【００３３】
上記ステップＳ５では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＡに画像データが書き込まれている途中であるのでこのフレームの画像データを当該１次メモリＡに書き込んだならば、次のブランキング期間で書き込みを禁止する。すなわち、上記メモリコントローラ８は、上記１次メモリＡ→Ｂ→Ａ→・・・の順で行われていた書き込みを上記ブランキング期間で停止させる。これにより、１次メモリＢに上記レリーズ前の１フレームの画像データが記憶されるようになる。
【００３４】
上記ステップＳ５の次のステップＳ６では、既に上記ステップＳ１で設定されたレリーズスイッチ１１のスイッチオン後（以下レリーズ後とする）の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＣとＤへの書き込みパルスがそれぞれ１回発生される。これにより、上記レリーズ以後のフレームの画像データは、上記１次メモリＡとＣとＤに記憶されるようになる。
【００３５】
なお、この場合、１次メモリＢとＡの書き込み間隔は上記ステップＳ１で設定したレリーズ前の書き込み間隔となり、１次メモリＡとＣとＤの書き込み間隔はレリーズ後の設定間隔となる。
【００３６】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、ステップＳ１２で上記記録媒体１０に送って記録する。
【００３７】
また、上記ステップＳ４で否（Ｎｏ）と判断されてステップＳ７に進むと、当該ステップＳ７では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＡと１次メモリＢへの書き込みパルスの間か否かの判断がなされる。当該ステップＳ７において上記スイッチオンのタイミングが上記１次メモリＡとＢへの書き込みパルスの間であると判断した場合（Ｙｅｓ）はステップＳ８に進み、否と判断した場合（Ｎｏ）は後述するステップＳ１０に進む。
【００３８】
上記ステップＳ７でＹｅｓと判断してステップＳ８に進むと、当該ステップＳ８では上記メモリコントローラ８が直ちに上記１次メモリＡ→Ｂ→Ａ→・・・の順で行われていた書き込みを停止させる。これにより、１次メモリＡに上記レリーズ前の１フレームの画像データが記憶されるようになる。
【００３９】
上記ステップＳ８の次のステップＳ９では、既に上記ステップＳ１で設定されたレリーズ後の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＣとＤへの書き込みパルスをそれぞれ１回発生する。これにより、上記レリーズ後のフレームの画像データは、上記１次メモリＢとＣとＤに記憶されるようになる。
【００４０】
なお、この場合、１次メモリＡとＢとＣとＤの書き込み間隔は上記ステップＳ４１で設定したレリーズ後の書き込み間隔となる。
【００４１】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、上記ステップＳ１２で上記記録媒体１０に送って記録する。
【００４２】
また、上記ステップＳ７で否（Ｎｏ）と判断されてステップＳ１０に進むと、当該ステップＳ１０では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＢに画像データが書き込まれている途中であるのでこのフレームの画像データを当該１次メモリＢに書き込んだならば、次のブランキング期間で書き込みを禁止する。すなわち、上記メモリコントローラ８は、上記１次メモリＡ→Ｂ→Ａ→・・・の順で行われていた書き込みを上記ブランキング期間で停止させる。これにより、１次メモリＡに上記レリーズ前の１フレームの画像データが記憶されるようになる。
【００４３】
上記ステップＳ１０の次のステップＳ１１では、既に上記ステップＳ１で設定されたレリーズ後の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＣとＤへの書き込みパルスをそれぞれ１回発生する。これにより、上記レリーズ以後のフレームの画像データは、上記１次メモリＢとＣとＤに記憶されるようになる。
【００４４】
なお、この場合、１次メモリＡとＢの書き込み間隔は上記ステップＳ１で設定したレリーズ前の書き込み間隔となり、１次メモリＢとＣとＤの書き込み間隔はレリーズ後の設定間隔となる。
【００４５】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、ステップＳ１２で上記記録媒体１０に送って記録する。
【００４６】
また、上記第２の実施例において、例えば、レリーズスイッチ１１のスイッチオン前の２フレーム、スイッチオン後（スイッチオン時も含む）の２フレームの画像データを記録媒体１０に記録する際のフローチャートを図５に示す。なお、この図５のフローチャートにおいては、上記レリーズスイッチ１１がオンされる前は、上記モード設定スイッチ１３で設定された書き込み間隔（例えば１フレームおきの間隔）で１次メモリＡ，Ｂ，Ｃに順次Ａ→Ｂ→Ｃ→Ａ→・・・の順で書き込みが行われる。
【００４７】
すなわち、この図５のフローチャートにおいて、ステップＳ４１で上記モード設定スイッチ１３によりレリーズスイッチ１１のスイッチオン前（レリーズ前）に２フレーム分の画像データを記録するモードに設定される。
【００４８】
このステップＳ４１の後、ステップＳ４２では上記ステップＳ４１で設定されたレリーズ前の設定間隔（１次メモリへの書き込み間隔）の書き込みパルスが上記メモリコントローラ８から発生される。次に、ステップＳ４３では、上記レリーズスイッチ１１がスイッチオンされたか否か（前記パルスｒｐが供給されたか否か）の判断がなされ、スイッチオンされていないと判断した場合（Ｎｏ）はステップＳ４２に戻り、スイッチオンされたと判断した場合（Ｙｅｓ）にはステップＳ４４に進む。
【００４９】
上記ステップＳ４４では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＡに画像データが書き込まれている途中か否か（１次メモリＡへの書き込みパルス出力中か否か）の判断が行われ、当該１次メモリＡに画像データが書き込まれている途中であると判断した場合（Ｙｅｓ）にはステップＳ４５に進み、否と判断した場合（Ｎｏ）は後述するステップＳ４７に進む。
【００５０】
上記ステップＳ４５では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＡに画像データが書き込まれている途中であるのでこのフレームの画像データを当該１次メモリＡに書き込んだならば、次のブランキング期間で書き込みを禁止する。すなわち、上記メモリコントローラ８は、上記１次メモリＡ→Ｂ→Ｃ→Ａ→・・・の順で行われていた書き込みを上記ブランキング期間で停止させる。これにより、１次メモリＢとＣに上記レリーズ前の２フレームの画像データが記憶されるようになる。
【００５１】
上記ステップＳ４５の次のステップＳ４６では、既に上記ステップＳ４１で設定されたレリーズスイッチ１１のスイッチオン後（レリーズ後）の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＤへの書き込みパルスが１回発生される。これにより、上記レリーズ以後のフレームの画像データは、上記１次メモリＡと１次メモリＤに記憶されるようになる。
【００５２】
なお、この場合、１次メモリＢとＣとＡの書き込み間隔は上記ステップＳ４１で設定したレリーズ前の書き込み間隔となり、１次メモリＡと１次メモリＤの書き込み間隔はレリーズ後の設定間隔となる。
【００５３】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、ステップＳ６１で上記記録媒体１０に送って記録する。
【００５４】
また、上記ステップＳ４４で否（Ｎｏ）と判断されてステップＳ４７に進むと、当該ステップＳ４７では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＡと１次メモリＢへの書き込みパルスの間か否かの判断がなされる。当該ステップＳ４７において上記スイッチオンのタイミングが上記１次メモリＡとＢへの書き込みパルスの間であると判断した場合（Ｙｅｓ）はステップＳ４８に進み、否と判断した場合（Ｎｏ）は後述するステップＳ５０に進む。
【００５５】
上記ステップＳ４７でＹｅｓと判断してステップＳ４８に進むと、当該ステップＳ４８では上記メモリコントローラ８が直ちに上記１次メモリＡ→Ｂ→Ｃ→Ａ→・・・の順で行われていた書き込みを停止させる。これにより、１次メモリＡとＣに上記レリーズ前の２フレームの画像データが記憶されるようになる。
【００５６】
上記ステップＳ４８の次のステップＳ４９では、既に上記ステップＳ４１で設定されたレリーズ後の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＢとＤへの書き込みパルスをそれぞれ１回発生する。これにより、上記レリーズ後のフレームの画像データは、上記１次メモリＢと１次メモリＤに記憶されるようになる。
【００５７】
なお、この場合、１次メモリＡとＣの書き込み間隔は上記ステップＳ４１で設定したレリーズ前の書き込み間隔となり、１次メモリＡとＢとＤの書き込み間隔はレリーズ後の設定間隔となる。
【００５８】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、上記ステップＳ６１で上記記録媒体１０に送って記録する。
【００５９】
また、上記ステップＳ４７で否（Ｎｏ）と判断されてステップＳ５０に進むと、当該ステップＳ５０では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＢに画像データが書き込まれている途中か否か（１次メモリＢへの書き込みパルス出力中か否か）の判断が行われ、当該１次メモリＢに画像データが書き込まれている途中であると判断した場合（Ｙｅｓ）にはステップＳ５１に進み、否と判断した場合（Ｎｏ）は後述するステップＳ５３に進む。
【００６０】
上記ステップＳ５１では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＢに画像データが書き込まれている途中であるのでこのフレームの画像データを当該１次メモリＢに書き込んだならば、次のブランキング期間で書き込みを禁止する。すなわち、上記メモリコントローラ８は、上記１次メモリＡ→Ｂ→Ｃ→Ａ→・・・の順で行われていた書き込みを上記ブランキング期間で停止させる。これにより、１次メモリＡとＣに上記レリーズ前の２フレームの画像データが記憶されるようになる。
【００６１】
上記ステップＳ５１の次のステップＳ５２では、既に上記ステップＳ４１で設定されたレリーズ後の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＤへの書き込みパルスを１回発生する。これにより、上記レリーズ以後のフレームの画像データは、上記１次メモリＢと１次メモリＤに記憶されるようになる。
【００６２】
なお、この場合、１次メモリＡとＣとＢの書き込み間隔は上記ステップＳ４１で設定したレリーズ前の書き込み間隔となり、１次メモリＢと１次メモリＤの書き込み間隔はレリーズ後の設定間隔となる。
【００６３】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、ステップＳ６１で上記記録媒体１０に送って記録する。
【００６４】
ここで、例えば上記ステップＳ５０でＹｅｓと判断された場合のこの第２の実施例における上記１次メモリＡ，Ｂ，Ｃ，Ｄへの画像データの書き込みは、図６に示すようなタイミングとなる。なお、この図６においては前述した図２と同一の符号を用いている。
【００６５】
すなわちこの図６のタイミングチャートにおいて、先ず、上記レリーズスイッチ１１のスイッチオン前の上記１次メモリＡ，Ｂ，Ｃへの画像データの書き込み動作は、上記メモリコントローラ８からのレリーズ前の書き込み間隔Ｓｂの書き込みパルスＰ_Ａ，Ｐ_Ｂ，Ｐ_Ｃに基づいて行われる。
【００６６】
上述したように、レリーズ前の書き込み間隔Ｓｂで１次メモリＡ，Ｂ，Ｃへ順次画像データが書き込まれている時、例えば上記レリーズスイッチ１１のスイッチオンに対応するパルスｒｐが上記メモリコントローラ８に供給されると、当該メモリコントローラ８は上記１次メモリＡとＢとＣへの書き込みパルスＰ_Ａ，Ｐ_Ｂ，Ｐ_Ｃの供給を停止して新たなフレーム画像データの書き込みを止めさせ、次のフレーム（或いはフィールド）の画像データについてはレリーズ後の書き込み間隔Ｓａの書き込みパルスＰ_Ｄによって１次メモリＤに書き込むように制御する。その後、上記メモリコントローラ８は上記１次メモリＡ，Ｂ，Ｃ，Ｄへの画像データの書き込みを停止する。
【００６７】
すなわち、上記１次メモリＡには図６のＷ_Ａに示すように上記レリーズスイッチ１１のオンに対応するパルスｒｐの前のフレームの画像データＤ_Ａが上記レリーズ前の書き込み間隔Ｓｂで記憶され、上記１次メモリＢには図６のＷ_Ｂに示すように上記パルスｒｐ入力時のフレームの画像データＤ_Ｂが上記レリーズ前の書き込み間隔Ｓｂで記憶され、上記１次メモリＣには図６のＷ_Ｃに示すように上記パルスｒｐの前のフレームの画像データＤ_Ｃが上記レリーズ前の書き込み間隔Ｓｂで記憶され、上記１次メモリＤには図６のＷ_Ｄに示すように上記パルスｒｐの後のフレームの画像データＤ_Ｄが上記レリーズ後の書き込み間隔Ｓａで記憶されるようになる。
【００６８】
上述のようにして各１次メモリＡ，Ｂ，Ｃに書き込まれた画像データＤ_Ａ，Ｄ_Ｂ，Ｄ_Ｃ，Ｄ_Ｄが、上記メモリコントローラ８からの読み出し信号に基づいて読み出され、上記ＩＣメモリカード等の記録媒体１０に記録される。
【００６９】
再び図５に戻って、上記ステップＳ５０で否（Ｎｏ）と判断されてステップＳ５３に進むと、当該ステップＳ５３では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＢと１次メモリＣへの書き込みパルスの間か否かの判断がなされる。当該ステップＳ５３において上記スイッチオンのタイミングが上記１次メモリＢとＣへの書き込みパルスの間であると判断した場合（Ｙｅｓ）はステップＳ５４に進み、否と判断した場合（Ｎｏ）は後述するステップＳ５６に進む。
【００７０】
上記ステップＳ５３でＹｅｓと判断してステップＳ５４に進むと、当該ステップＳ５４では上記メモリコントローラ８が直ちに上記１次メモリＡ→Ｂ→Ｃ→Ａ→・・・の順で行われていた書き込みを停止させる。これにより、１次メモリＡとＢに上記レリーズ前の２フレームの画像データが記憶されるようになる。
【００７１】
上記ステップＳ５４の次のステップＳ５５では、既に上記ステップＳ４１で設定されたレリーズ後の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＣとＤへの書き込みパルスをそれぞれ１回発生する。これにより、上記レリーズ後のフレームの画像データは、上記１次メモリＣと１次メモリＤに記憶されるようになる。
【００７２】
なお、この場合、１次メモリＡとＢの書き込み間隔は上記ステップＳ４１で設定したレリーズ前の書き込み間隔となり、１次メモリＢとＣとＤの書き込み間隔はレリーズ後の設定間隔となる。
【００７３】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、上記ステップＳ６１で上記記録媒体１０に送って記録する。
【００７４】
また、上記ステップＳ５３で否（Ｎｏ）と判断されてステップＳ５６に進むと、当該ステップＳ５６では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＣに画像データが書き込まれている途中か否か（１次メモリＣへの書き込みパルス出力中か否か）の判断が行われ、当該１次メモリＣに画像データが書き込まれている途中であると判断した場合（Ｙｅｓ）にはステップＳ５８に進み、否と判断した場合（Ｎｏ）は後述するステップＳ５９に進む。
【００７５】
上記ステップＳ５７では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＣに画像データが書き込まれている途中であるのでこのフレームの画像データを当該１次メモリＣに書き込んだならば、次のブランキング期間で書き込みを禁止する。すなわち、上記メモリコントローラ８は、上記１次メモリＡ→Ｂ→Ｃ→Ａ→・・・の順で行われていた書き込みを上記ブランキング期間で停止させる。これにより、１次メモリＡとＢに上記レリーズ前のフレームの画像データが記憶されるようになる。
【００７６】
上記ステップＳ５７の次のステップＳ５８では、既に上記ステップＳ４１で設定されたレリーズ後の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＤへの書き込みパルスを１回発生する。これにより、上記レリーズ以後のフレームの画像データは、上記１次メモリＣと１次メモリＤに記憶されるようになる。
【００７７】
なお、この場合、１次メモリＡとＢとＣの書き込み間隔は上記ステップＳ４１で設定したレリーズ前の書き込み間隔となり、１次メモリＣと１次メモリＤの書き込み間隔はレリーズ後の設定間隔となる。
【００７８】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、ステップＳ６１で上記記録媒体１０に送って記録する。
【００７９】
また、上記ステップＳ５６で否（Ｎｏ）と判断されてステップＳ５９に進むと、当該ステップＳ５９では、上記メモリコントローラ８が直ちに上記１次メモリＡ→Ｂ→Ｃ→Ａ→・・・の順で行われていた書き込みを停止させる。これにより、１次メモリＢとＣに上記レリーズ前の２フレームの画像データが記憶されるようになる。
【００８０】
上記ステップＳ５９の次のステップＳ６０では、既に上記ステップＳ４１で設定されたレリーズ後の設定間隔（１次メモリへの書き込み間隔）で、上記メモリコントローラ８から上記１次メモリＡとＤへの書き込みパルスをそれぞれ１回発生する。これにより、上記レリーズ後のフレームの画像データは、上記１次メモリＡと１次メモリＤに記憶されるようになる。
【００８１】
なお、この場合、１次メモリＢとＣの書き込み間隔は上記ステップＳ４１で設定したレリーズ前の書き込み間隔となり、１次メモリＣとＡとＤの書き込み間隔はレリーズ後の設定間隔となる。
【００８２】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、上記ステップＳ６１で上記記録媒体１０に送って記録する。
【００８３】
さらに、上記第２の実施例において、例えば、レリーズスイッチ１１のスイッチオン前のみの各フレームの画像データを記録媒体１０に記録する際のフローチャートを図７に示す。なお、この図７のフローチャートにおいて、上記レリーズスイッチ１１がオンされる前としては、上記モード設定スイッチ１３で設定された書き込み間隔（例えば１フレームおきの間隔）で、例えば、前述の図４の例のように２つの１次メモリＡ，ＢをＡ→Ｂ→Ａ→・・・のように交互に書き込みを行う場合と、前述の図５の例のように３つの１次メモリＡ，Ｂ，Ｃを順次Ａ→Ｂ→Ｃ→Ａ→・・・の順で書き込む場合と、４つの１次メモリＡ，Ｂ，Ｃ，Ｄを順次Ａ→Ｂ→Ｃ→Ｄ→Ａ・・・の順で書き込む場合とが考えられる。この図７のフローチャートの例では、上記４つの１次メモリＡ，Ｂ，Ｃ，Ｄを順次Ａ→Ｂ→Ｃ→Ｄ→Ａ→・・・の順で書き込む場合を例に挙げている。
【００８４】
すなわち、この図７のフローチャートにおいて、ステップＳ２１で上記モード設定スイッチ１３によりレリーズ前のフレームの画像のみを記録するモードに設定する。
【００８５】
このステップＳ２１の後、ステップＳ２２では上記ステップＳ２１で設定されたレリーズ前の設定間隔（１次メモリへの書き込み間隔）で上記メモリコントローラ８から各１次メモリＡ，Ｂ，Ｃ，Ｄへの書き込みパルスが発生される。次に、ステップＳ２３では、上記レリーズスイッチ１１がスイッチオンされたか否か（前記パルスｒｐが供給されたか否か）の判断がなされ、スイッチオンされていないと判断した場合（Ｎｏ）はステップＳ２２に戻り、スイッチオンされたと判断した場合（Ｙｅｓ）にはステップＳ２４に進む。
【００８６】
上記ステップＳ２４では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記１次メモリＡ，Ｂ，Ｃ，Ｄの何れかに画像データが書き込まれている途中か否か（１次メモリＡ，Ｂ，Ｃ，Ｄへの書き込みパルス出力中か否か）の判断が行われ、各１次メモリの何れかに画像データが書き込まれている途中であると判断した場合（Ｙｅｓ）にはステップＳ２５に進み、否と判断した場合（Ｎｏ）は後述するステップＳ２６に進む。
【００８７】
上記ステップＳ２５では、上記レリーズスイッチ１１のスイッチオンのタイミングが上記各１次メモリの何れかに画像データが書き込まれている途中であるのでこのフレームの画像データを当該１次メモリに書き込んだならば、次のブランキング期間で書き込みを禁止する。すなわち、上記メモリコントローラ８は、上記１次メモリＡ→Ｂ→Ｃ→Ｄ→Ａ→・・・の順で行われていた書き込みを上記ブランキング期間で停止させる。これにより、各１次メモリに上記レリーズ前の各フレームの画像データが上記ステップＳ２１で設定された書き込み間隔で記憶されるようになる。
【００８８】
また、上記ステップＳ２４で否（Ｎｏ）と判断されてステップＳ２６に進むと、当該ステップＳ２６では、上記メモリコントローラ８が直ちに上記１次メモリＡ→Ｂ→Ｃ→Ｄ→Ａ→・・・の順で行われていた書き込みを停止させる。これにより、各１次メモリに上記レリーズ前の各フレームの画像データが上記ステップＳ２１で設定された書き込み間隔で記憶されるようになる。
【００８９】
その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、ステップＳ２７で上記記録媒体１０に送って記録する。
【００９０】
またさらに、上記第２の実施例において、例えば、レリーズスイッチ１１のスイッチオン後のみの各フレームの画像データを記録媒体１０に記録する際のフローチャートを図８に示す。このようにレリーズ後のみ記録する場合には、レリーズ前に各１次メモリに画像データを記憶する必要はない。もちろん、レリーズ前に各１次メモリに画像データを記憶するように制御しておいても構わない。また、レリーズ後の各フレームの画像データが記憶される１次メモリとしては、１個，２個，３個，４個の何れでもよいが、この図８のフローチャートの例では、４個の１次メモリに書き込む場合を例に挙げている。
【００９１】
すなわち、この図８のフローチャートにおいて、ステップＳ３１で上記モード設定スイッチ１３によりレリーズ後のフレームの画像のみを記録するモードに設定する。
【００９２】
このステップＳ３１の後、ステップＳ３２では上記レリーズスイッチ１１がスイッチオンされたか否か（前記パルスｒｐが供給されたか否か）の判断がなされ、スイッチオンされていないと判断した場合（Ｎｏ）は当該ステップＳ３２の判断を繰り返し、スイッチオンされたと判断した場合（Ｙｅｓ）にはステップＳ３３に進む。
【００９３】
上記ステップＳ３３では、各１次メモリに上記レリーズ後の各フレームの画像データが上記ステップＳ３１で設定された書き込み間隔で記憶されるようになる。その後、各１次メモリＡ，Ｂ，Ｃ，Ｄに記憶された画像データを、ステップＳ３４で上記記録媒体１０に送って記録する。
【００９４】
上述したようなことから、本発明の各実施例の電子スチルカメラによれば、１次メモリを複数持つことにより、レリーズ前とレリーズ以後の画像データを記憶できるため、シャッタチャンスを逃さずに撮影を行うことができ、シャッタオン時の画像データを使わないようにすれば手振れ防止にもなる。また、撮影間隔を自由に設定でき、さらに、記録媒体１０が例えばフラッシュメモリ等の書き込み速度の遅いものであったとしても連写と同様の効果を得ることが可能となっている。
【００９５】
また、上述した各実施例では、上記信号処理回路１２をＡ／Ｄコンバータ３の前段に設けているが、例えば前述した図１の構成に対応する図９に示す第３の実施例のように、信号処理回路２２を１次メモリの後段に設けるようにすることも可能である。
【００９６】
更に、各実施例において、上記記録媒体１０に記録される画像データは、例えば圧縮したものとすることもできる。この場合、例えば当該記録媒体１０の前段にデータ圧縮回路を設けるようにする。これにより、記録媒体１０に記録される画像の枚数を多くすることが可能となる。
【００９７】
なお、上述した各実施例のＣＣＤ１は、フレームインタライン型（ＦＩＴ型）としているが、例えばインターライン型のＣＣＤを用い、フィールド画像として処理，記憶するようにしてもよい。また、このＣＣＤは単板であっても２板，３板等の多板であってもよい（シャッタ機能は電子シャッタとする）。
【００９８】
また、図１及び図３の信号処理回路１２は、例えば図示を省略したカメラ部をアナログカメラとして構成した場合にはガンマ補正，ホワイトバランス等のアナログ処理を行うものとする。また、前記図９のような場合は、上記信号処理回路２２は上記処理をディジタル的に処理するものとすることも可能である。
【００９９】
【発明の効果】
以上の説明からも明らかなように、本発明の電子スチルカメラによれば、上記画像データを記憶する１次メモリをＮ個有し、入力される画像データをこのＮ個の１次メモリのうちの（ｎ＋１）個の１次メモリに順次記憶する際、（ｎ＋１）個の１次メモリのいずれかの１次メモリに画像データを記憶している間に撮像動作がトリガされた場合、上記記憶中の画像データを撮像画像データとして記憶中の１次メモリに保持し、上記トリガ動作以降の画像データを上記Ｎ個の１次メモリのうちの（ｍ−１）個の１次メモリに順次記憶し、（ｎ＋１）個の１次メモリのいずれかの１次メモリに画像データを記憶する動作と次の１次メモリに画像データを記憶する記憶動作との間に撮像動作がトリガされた場合、（ｎ＋１）個の１次メモリのうち時間的に最も古い画像データが記憶された１次メモリにトリガ動作時の撮像画像データを記憶し、上記トリガ動作以降の画像データを上記Ｎ個の一次メモリのうちの（ｍ−１）個の１次メモリに順次記憶し、上記１次メモリに記憶されたトリガ動作以前までの画像データｎ個とトリガ動作以降の画像データｍ個とを上記記録媒体に記録するようにしたことにより、トリガ動作前後の任意の枚数の画像を取得することができるようになり、画像の連写が可能となるとともに、シャッターチャンスの合った画像や手ぶれの起きていない画像を選択することができるようになる。
また、本発明の電子スチルカメラは、トリガ動作発生時におけるメモリへの記憶状況を考慮して画像データの記憶手順を規定したため、トリガ動作時点前後の画像データの識別をより正確に制御することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の電子スチルカメラの基本構成を示すブロック回路図である。
【図２】第１の実施例の電子スチルカメラにおける１次メモリへの書き込みの一例を示すタイミングチャートである。
【図３】本発明の第２の実施例の電子スチルカメラの具体的構成を示すブロック回路図である。
【図４】レリーズ前に１フレームを記録する場合の動作を説明するためのフローチャートである。
【図５】レリーズ前に２フレームを記録する場合の動作を説明するためのフローチャートである。
【図６】図５のフローチャートにおける１次メモリへの書き込みの一例を示すタイミングチャートである。
【図７】レリーズ前のみ記録する場合の動作を説明するためのフローチャートである。
【図８】レリーズ後のみ記録する場合の動作を説明するためのフローチャートである。
【図９】本発明の第３の実施例の電子スチルカメラの具体的構成を示すブロック回路図である。
【符号の説明】
１・・・・・・ＣＣＤ
２・・・・・・ＣＤＳ回路
３・・・・・・Ａ／Ｄコンバータ
４・・・・・・タイミングジェネレータ
８・・・・・・メモリコントローラ
１０・・・・・記録媒体
１１・・・・・レリーズスイッチ
１２，２２・・信号処理回路
１３・・・・・モード設定スイッチ
Ａ，Ｂ，Ｃ，Ｄ・・・１次メモリ[0001]
[Industrial applications]
The present invention relates to an electronic still camera that records photographed image data on a recording medium such as a so-called memory card or floppy disk.
[0002]
[Prior art]
2. Description of the Related Art In recent years, in addition to a normal camera for photographing a still image using a so-called photographic film, an image captured by a solid-state imaging device such as a CCD (charge coupled device) is recorded on a magnetic recording medium such as a floppy disk. Electronic still cameras have been commercialized. There is also an electronic still camera in which the device is downsized by using, for example, a so-called IC memory card as a recording medium in place of the floppy disk or the like.
[0003]
As a conventional electronic still camera using a so-called memory card as the recording medium, for example, there is an electronic camera described in Japanese Patent Application Laid-Open No. Hei 2-203684. A camera described in this publication is a digital camera provided with a recording unit for recording photographed image data, a unit for compressing image data to be recorded, and a compression mode provided for the unit. A memory for temporarily storing the image data compressed in the compression mode selected by this means, and determining whether or not the image data stored in the memory can be recorded in the recording means. A determination unit, and when the determination is negative, the image data stored in the memory is stored in the memory until the recording unit is in a recordable state. Things.
[0004]
[Problems to be solved by the invention]
By the way, when an arbitrary subject is photographed by a normal camera using the photographic film or a camera (still camera) for photographing a still image such as the electronic still camera, usually, the object is in the most preferable state for photographing. It is desired that the photographing be performed at the time (so-called shutter chance).
[0005]
However, in the above-described conventional still camera, an image of a subject is captured after a shutter button is pressed. Therefore, when the user of the camera determines that it is a photo opportunity and presses the shutter, there is a case where the most preferable state for photographing the subject has already passed and the camera is late. Further, there is a case where a hand shake is caused by an operation of pressing the shutter, and good photographing cannot be performed.
[0006]
In a camera using the photographic film, there is also a so-called continuous shooting mode in which continuous photographing is performed only by pressing a shutter button once. In this case, too, when the shutter is pressed, the shutter chance is exceeded. In some cases, the camera is already slow, and there is a possibility that camera shake may occur due to the operation of pressing the shutter.
[0007]
Further, in an electronic still camera using the memory card, for example, a so-called flash EEPROM is used as a memory of the memory card. Since the flash EEPROM has a low writing speed (for example, about one minute per image), the conventional electronic still camera cannot perform continuous photographing as in the continuous photographing mode.
[0008]
Therefore, the present invention has been proposed in view of the above-described situation, and an electronic still camera that can shoot without missing a shutter chance, can prevent camera shake, and can perform continuous shooting. It is intended to provide.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, an electronic still camera according to the present invention is an electronic still camera that records image data obtained by shooting on a recording medium, wherein N primary memories that store the image data are provided; Trigger means for triggering an imaging operation, and control means (memory controller) for controlling writing of the image data to the primary memory, wherein the control means converts the input image data to the N number of ones. When the image data is sequentially stored in the (n + 1) primary memories of the next memories, while the image data is stored in any one of the (n + 1) primary memories, the image pickup apparatus is operated by the trigger means. Is triggered, the stored image data is held as captured image data in the stored primary memory, and the image data after the trigger operation is stored in the remaining one of the N primary memories. An operation of sequentially storing image data in (m-1) primary memories, storing image data in one of the (n + 1) primary memories, and storing image data in the next primary memory When the imaging operation is triggered by the trigger means during the operation, the primary memory storing the temporally oldest image data among the (n + 1) primary memories and the N primary memories The image data after the trigger operation is sequentially stored in the remaining (m-1) primary memories, and the image data after the trigger operation and the n image data before the trigger operation stored in the primary memory are sequentially stored. And m pieces of data are recorded on the recording medium.
[0012]
That is, the electronic still camera of the present invention has a solid-state imaging device having an electronic shutter function and a plurality of primary memories, and image data from the solid-state imaging device is sequentially transferred to the primary memory at specified intervals. The image data is recorded, and the image data before and after the release switch is pressed are stored in the primary memory. The image signal processing in the electronic still camera is performed in a case where the image signal from the solid-state imaging device is analog-converted before A / D (analog / digital) conversion, and the case where the image signal from the solid-state imaging device is converted into an A / D signal. A case where the conversion is performed before writing to the primary memory after the / D conversion, and a case where the image signal from the solid-state imaging device is A / D converted and written to the primary memory, and then the image data read from the primary memory is converted to the image data. It is conceivable that this is done for
[0013]
[Action]
According to the present invention, there are N primary memories capable of storing captured image data, and the image data is stored in (n + 1) primary memories of the N primary memories before the trigger operation. Are sequentially stored, and further, m-1 image data is stored after the trigger operation, so that n image data before the trigger operation and m image data after the trigger operation can be taken out, and images stored before and after the trigger are obtained. be able to.
Further, according to the present invention, when a trigger operation occurs when image data is stored in any of the (n + 1) primary memories, the currently stored image is taken as the captured image data at the time of the trigger operation, Further, a process of storing (m-1) image data as image data after the trigger operation is performed. Further, when the storage in one of the (n + 1) primary memories is completed and the imaging operation is triggered during a transition period before the storage in the next primary memory is started, The captured image data at the time of the trigger operation is recorded in the primary memory in which the oldest image data is stored among the (n + 1) primary memories, and then the image data is stored in the (m-1) primary memories. By performing processing of storing and storing m pieces of image data after the trigger operation, identification of image data before and after the trigger operation is more accurately controlled.
[0014]
【Example】
Hereinafter, embodiments of an electronic still camera according to the present invention will be described with reference to the drawings.
[0015]
The electronic still camera according to the first embodiment of the present invention records image data obtained by shooting on a recording medium 10 such as an IC memory card or a floppy disk, as in the basic configuration of the present invention shown in FIG. An electronic still camera that has N primary memories (three primary memories A, B, and C in the example of FIG. 1) for storing image data obtained by shooting, and triggers an imaging operation. From the trigger operation (before the release switch is turned on) by the trigger means (for example, the so-called release switch 11) to n (N ≧ n ≧ 0) primary memories of the N (3) primary memories. The image data is sequentially stored in a memory (two primary memories A and B in the example of FIG. 1), and the image data after the release switch 11 is turned on is stored in the remaining m of the N (m ≧ N ≧ N). m ≧ 0) 1 The image data is stored in a memory (in the example of FIG. 1, one primary memory C), and the image data stored in these three primary memories A, B, and C are recorded on the recording medium 10. is there.
[0016]
In FIG. 1, light from a subject enters a charge coupled device (CCD) 1 via a lens system (not shown), a diaphragm, a color filter, and the like, whereby an image signal is obtained from the CCD 1. This image signal is correlated double-sampled by a CDS (correlated double sampling) circuit 2 that performs a so-called correlated double sampling process, subjected to predetermined signal processing by a signal processing circuit 12, and then subjected to A / D (analog / analog) processing. It is converted into a digital signal (image data) by a (digital) converter 3. In this embodiment, the CCD 1 is of a frame interline (FIT) type capable of reading all pixels. The timing generator 4 generates a driving pulse for driving the CCD 1 and a pulse necessary for signal processing in the CDS circuit 2 and the signal processing circuit 12. The timing generator 4 further includes a memory controller as a control unit to be described later. 8.
[0017]
Image data from the CCD 1 via the signal processing circuit 12 and converted into digital signals by the A / D converter 3, for example, for each frame, is stored in the primary memories A, B and C as described later. After being written once, it is recorded on the recording medium 10.
[0018]
In the embodiment of the present invention, the writing of image data to the primary memories A, B, and C is performed, for example, at the timing shown in FIG.
[0019]
First, before the release switch 11 as a trigger unit for triggering an imaging operation is turned on, the image data is alternately written to the primary memory A and the primary memory B, for example. Such an operation of writing image data to the primary memories A and B is performed by a write pulse P _A , P _B It is performed based on. The image data output from the A / D converter 3 has a timing similar to that of the frame period F shown in FIG. Performed in units.
[0020]
As described above, when image data is alternately written to the primary memories A and B, for example, as shown by a release output R in FIG. 8, the memory controller 8 writes a write pulse P to the primary memory A and the primary memory B. _A , P _B Is stopped to stop writing new frame image data, and the writing pulse P is applied to the image data of the next frame (or field). _C Control to write to the primary memory C. Thereafter, the memory controller 8 stops writing image data to the primary memories A, B, and C. Note that the example of FIG. 2 shows a case where the pulse rp is supplied to the memory controller 8 during the writing of the image data to the primary memory B.
[0021]
That is, the primary memory A has W in FIG. _A As shown in the figure, the image data D of the frame before the pulse rp corresponding to the turning on of the release switch 11 _A Is stored in the primary memory B, as shown in FIG. _B As shown in the figure, the image data D of the frame when the pulse rp is input. _B Is stored in the primary memory C, as shown in FIG. _C , The image data D of the frame after the pulse rp _C Will be stored.
[0022]
The image data D written in each of the primary memories A, B, and C as described above _A , D _B , D _C Is read based on a read signal from the memory controller 8 and recorded on the recording medium 10 such as the IC memory card.
[0023]
By the above operation, in the electronic still camera of the present embodiment, the image data before, when, and after the release switch 11 is turned on is recorded on the recording medium 10. The recording on the recording medium 10 is also performed by the memory controller 8.
[0024]
2 shows an example in which the pulse rp corresponding to the turning on of the release switch 11 is supplied during the writing of the image data to the primary memory B. It may be during the writing to the next memory A or during the blanking period bk. When the pulse rp is supplied during the blanking period bk, for example, an image for one frame before the blanking period bk and an image for two frames after the blanking period bk are stored in the primary memory. This can be recorded on the recording medium 10.
[0025]
In the example of FIG. 1, the primary memories are three types of primary memories A, B, and C. However, the number of the primary memories may be increased, and the release switch 11 is turned on. , Image data of more frames than in the first embodiment described above can be stored. Further, the electronic still camera of the present invention not only sets the shooting interval (recording interval of image data) to a continuous interval for each frame (or field) as in the example of FIG. It is also possible to make the shooting interval longer than the (field) interval and to make the shooting interval variable, and it is also possible to change this shooting interval before and after the release switch 11 is turned on. Further, the number of primary memories used before and after the release switch 11 is turned on can also be changed. Alternatively, when the image to be recorded on the recording medium 10 is, for example, only two types of primary memories, it is also possible to switch and record the primary memories A and B, or B and C, or A and C. It is.
[0026]
In order to realize this, the electronic still camera of the present invention is more specifically configured as shown in FIG. 3 according to the second embodiment. FIG. 3 shows an example in which four primary memories A, B, C, and D are used. In FIG. 3, the same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
[0027]
That is, the electronic still camera according to the second embodiment has, in addition to the configuration of the first embodiment, the writing interval of the image data to the n primary memories before the release switch 11 is turned on. The writing interval of the image data to the m primary memories after the release switch 11 is turned on is set arbitrarily, and the number of the n primary memories before the switch is turned on and the number of the n primary memories after the switch is turned on And a mode setting switch (timing setting switch) 13 as primary memory writing interval setting means for arbitrarily setting the number of the primary memories and the number of primary memories.
[0028]
In the second embodiment shown in FIG. 3, image data for each frame from the A / D converter 3 is sent to, for example, four primary memories A, B, C, and D and temporarily stored therein, as described later. Is done. These primary memories A, B, C, and D are also controlled by the memory controller 8. The memory controller 8 is constituted by a microcomputer, and sets the storage interval of the image data in each of the primary memories A, B, C, and D and the number of frames (or the number of fields) of the stored image data. By inputting signals from the mode setting switch 13 and the release switch 11, any control of the writing interval of image data to the primary memory before and after the switch on of the release switch 11 and the use before and after the switch on Arbitrarily control of the number of primary memories to be performed. The memory controller 8 controls the timing generator 4, the A / D converter 3, the recording medium 10, and the like in addition to the primary memories A, B, C, and D.
[0029]
Hereinafter, in the second embodiment, for example, a flow chart for recording image data of one frame before the switch-on of the release switch 11 and three frames after the switch-on (including at the time of the switch-on) on the recording medium 10 ( FIG. 4 shows a flowchart of the operation of the memory controller 8). In the flowchart of FIG. 4, before the release switch 11 is turned on, the primary memories A, B, and C are written at the writing interval (for example, every other frame) set by the mode setting switch 13. Writing is performed in the order of A → B → A →.
[0030]
That is, in the flowchart of FIG. 4, in step S1, the mode setting switch 13 is set to a mode in which one frame of image data is recorded before the release switch 11 is turned on (hereinafter referred to as "before release").
[0031]
After step S1, in step S2, the memory controller 8 generates a write pulse at the set interval (write interval to the primary memory) before the release set in step S1. Next, in step S3, it is determined whether or not the release switch 11 has been turned on (whether or not the pulse rp has been supplied). If it is determined that the switch has not been turned on (No), the process proceeds to step S2. Returning, when it is determined that the switch is turned on (Yes), the process proceeds to step S4.
[0032]
In step S4, it is determined whether or not the switch-on timing of the release switch 11 is in the middle of writing image data to the primary memory A (whether or not a write pulse is being output to the primary memory A). The process proceeds to step S5 if it is determined that the image data is being written to the primary memory A (Yes), and to step S7 described below if it is not (No).
[0033]
In step S5, since the switch-on timing of the release switch 11 is in the middle of writing image data to the primary memory A, if the image data of this frame is written to the primary memory A, Write is prohibited during the blanking period. That is, the memory controller 8 stops the writing performed in the order of the primary memories A → B → A →... In the blanking period. As a result, the image data of one frame before the release is stored in the primary memory B.
[0034]
In step S6 following step S5, the memory controller 8 sets the interval (write interval to the primary memory) after the release switch 11 is already turned on in step S1 (hereinafter referred to as “after release”). , A write pulse to each of the primary memories C and D is generated once. As a result, the image data of the frame after the release is stored in the primary memories A, C and D.
[0035]
In this case, the writing interval between the primary memories B and A is the writing interval before the release set in step S1, and the writing interval between the primary memories A, C and D is the setting interval after the release.
[0036]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 for recording in step S12.
[0037]
Further, when the result of the determination in step S4 is NO (No), the process proceeds to step S7. In step S7, the switch-on timing of the release switch 11 is changed to the timing of the write pulse to the primary memory A and the primary memory B. A determination is made as to whether it is between. If it is determined in step S7 that the switch-on timing is between the write pulses to the primary memories A and B (Yes), the process proceeds to step S8. If it is determined that the switch-on timing is not (No), a step described later is performed. Proceed to S10.
[0038]
If the determination in step S7 is Yes and the process proceeds to step S8, the memory controller 8 immediately stops writing in the order of the primary memories A → B → A →... In step S8. As a result, the image data of one frame before the release is stored in the primary memory A.
[0039]
In step S9 following step S8, the write pulse from the memory controller 8 to the primary memories C and D is set at the set interval after the release already set in step S1 (write interval to the primary memory). Occurs once each. As a result, the image data of the frame after the release is stored in the primary memories B, C, and D.
[0040]
In this case, the writing interval between the primary memories A, B, C, and D is the writing interval after the release set in step S41.
[0041]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S12.
[0042]
If it is determined that the answer is NO (No) in step S7 and the process proceeds to step S10, the switch-on timing of the release switch 11 is determined in step S10 while image data is being written to the primary memory B. Therefore, if the image data of this frame is written in the primary memory B, the writing is prohibited in the next blanking period. That is, the memory controller 8 stops the writing performed in the order of the primary memories A → B → A →... In the blanking period. As a result, the image data of one frame before the release is stored in the primary memory A.
[0043]
In step S11 subsequent to step S10, the write pulse from the memory controller 8 to the primary memories C and D is set at the set interval after the release already set in step S1 (write interval to the primary memory). Occurs once each. As a result, the image data of the frame after the release is stored in the primary memories B, C and D.
[0044]
In this case, the writing interval between the primary memories A and B is the writing interval before the release set in step S1, and the writing interval between the primary memories B and C and D is the setting interval after the release.
[0045]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 for recording in step S12.
[0046]
In the second embodiment, for example, a flowchart for recording image data of two frames before the switch-on of the release switch 11 and two frames after the switch-on (including at the time of switch-on) on the recording medium 10 will be described. As shown in FIG. In the flowchart of FIG. 5, before the release switch 11 is turned on, the primary memories A, B, and C are written at the writing interval (for example, every other frame) set by the mode setting switch 13. Writing is performed in the order of A → B → C → A →.
[0047]
That is, in the flowchart of FIG. 5, in step S41, the mode setting switch 13 is set to a mode in which image data for two frames is recorded before the release switch 11 is turned on (before release).
[0048]
After step S41, in step S42, the memory controller 8 generates a write pulse at the set interval (write interval to the primary memory) before the release set in step S41. Next, in step S43, it is determined whether or not the release switch 11 has been turned on (whether or not the pulse rp has been supplied). If it is determined that the switch has not been turned on (No), the process proceeds to step S42. Returning, when it is determined that the switch is turned on (Yes), the process proceeds to step S44.
[0049]
In step S44, it is determined whether or not the switch-on timing of the release switch 11 is in the middle of writing image data to the primary memory A (whether or not a write pulse is being output to the primary memory A). The process proceeds to step S45 if it is determined that the image data is being written to the primary memory A (Yes), and to step S47 described later if it is not (No).
[0050]
In step S45, the switch-on timing of the release switch 11 is in the middle of writing image data to the primary memory A, so if the image data of this frame is written to the primary memory A, Write is prohibited during the blanking period. That is, the memory controller 8 stops the writing performed in the order of the primary memories A → B → C → A →... In the blanking period. As a result, the image data of the two frames before the release is stored in the primary memories B and C.
[0051]
In step S46 subsequent to step S45, the memory controller 8 sends the first data to the first memory at a set interval (write interval to the primary memory) after the release switch 11 is turned on (after release) already set in step S41. A write pulse to the next memory D is generated once. As a result, the image data of the frame after the release is stored in the primary memory A and the primary memory D.
[0052]
In this case, the writing interval between the primary memories B, C, and A is the writing interval before the release set in step S41, and the writing interval between the primary memories A and D is the setting interval after the release. .
[0053]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S61.
[0054]
When it is determined that the answer is NO (No) in the step S44 and the process proceeds to the step S47, the switch-on timing of the release switch 11 is changed to the timing of the write pulse to the primary memory A and the primary memory B in the step S47. A determination is made as to whether it is between. If it is determined in step S47 that the switch-on timing is between the write pulses to the primary memories A and B (Yes), the process proceeds to step S48, and if it is not (No), a step described later is performed. Proceed to S50.
[0055]
If the determination in step S47 is Yes and the process proceeds to step S48, in step S48, the memory controller 8 immediately stops writing in the primary memory A → B → C → A →. Let it. As a result, the image data of the two frames before the release is stored in the primary memories A and C.
[0056]
In step S49 following step S48, the write pulse from the memory controller 8 to the primary memories B and D is set at the set interval after the release already set in step S41 (write interval to the primary memory). Occurs once each. As a result, the image data of the frame after the release is stored in the primary memory B and the primary memory D.
[0057]
In this case, the writing interval between the primary memories A and C is the writing interval before the release set in step S41, and the writing interval between the primary memories A, B and D is the setting interval after the release.
[0058]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S61.
[0059]
If the determination in step S47 is NO (No), the process proceeds to step S50. In step S50, the switch-on timing of the release switch 11 determines whether image data is being written to the primary memory B. It is determined whether or not the image data is being written to the primary memory B (Yes or No) (step S51). If the determination is negative (No), the process proceeds to step S53 described later.
[0060]
In step S51, since the switch-on timing of the release switch 11 is in the middle of writing image data to the primary memory B, if the image data of this frame is written to the primary memory B, the next Write is prohibited during the blanking period. That is, the memory controller 8 stops the writing performed in the order of the primary memories A → B → C → A →... In the blanking period. As a result, the image data of the two frames before the release is stored in the primary memories A and C.
[0061]
In step S52 subsequent to step S51, the write pulse from the memory controller 8 to the primary memory D is set to 1 at the set interval after the release already set in step S41 (write interval to the primary memory). Occurs several times. As a result, the image data of the frame after the release is stored in the primary memory B and the primary memory D.
[0062]
In this case, the writing interval between the primary memories A, C, and B is the writing interval before the release set in step S41, and the writing interval between the primary memories B and D is the setting interval after the release. .
[0063]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S61.
[0064]
Here, for example, the writing of the image data to the primary memories A, B, C, and D in the second embodiment in the case where it is determined to be Yes in the step S50 has a timing as shown in FIG. . In FIG. 6, the same reference numerals as those in FIG. 2 are used.
[0065]
That is, in the timing chart of FIG. 6, first, the writing operation of the image data into the primary memories A, B and C before the release switch 11 is turned on is performed by the writing interval Sb from the memory controller 8 before the release. Write pulse P _A , P _B , P _C It is performed based on.
[0066]
As described above, when image data is sequentially written to the primary memories A, B, and C at the writing interval Sb before release, for example, a pulse rp corresponding to the switch-on of the release switch 11 is sent to the memory controller 8. When supplied, the memory controller 8 applies the write pulse P to the primary memories A, B and C. _A , P _B , P _C Is stopped to stop writing of new frame image data, and for the image data of the next frame (or field), the writing pulse P at the writing interval Sa after release is released. _D Control to write to the primary memory D. Thereafter, the memory controller 8 stops writing image data to the primary memories A, B, C, and D.
[0067]
That is, the primary memory A has W in FIG. _A As shown in the figure, the image data D of the frame before the pulse rp corresponding to the turning on of the release switch 11 _A Are stored at the writing interval Sb before the release, and the primary memory B has W in FIG. _B As shown in the figure, the image data D of the frame when the pulse rp is input. _B Is stored at the writing interval Sb before the release, and the W in FIG. _C As shown in the figure, the image data D of the frame before the pulse rp _C Are stored at the write interval Sb before the release, and the primary memory D has W in FIG. _D , The image data D of the frame after the pulse rp _D Is stored at the writing interval Sa after the release.
[0068]
The image data D written in each of the primary memories A, B, and C as described above _A , D _B , D _C , D _D Is read out based on a read signal from the memory controller 8 and recorded on the recording medium 10 such as the IC memory card.
[0069]
Returning to FIG. 5 again, if the determination in step S50 is negative (No) and the process proceeds to step S53, the switch-on timing of the release switch 11 is changed to the primary memory B and the primary memory C in step S53. It is determined whether or not it is during the write pulse to the. If it is determined in step S53 that the switch-on timing is between the write pulses to the primary memories B and C (Yes), the process proceeds to step S54, and if it is not (No), a step described later is performed. Proceed to S56.
[0070]
If the determination in step S53 is Yes and the process proceeds to step S54, in step S54, the memory controller 8 immediately stops the writing performed in the order of the primary memories A → B → C → A →. Let it. As a result, the image data of the two frames before the release is stored in the primary memories A and B.
[0071]
In the step S55 following the step S54, the write pulse from the memory controller 8 to the primary memories C and D is set at the set interval after the release already set in the step S41 (write interval to the primary memory). Occurs once each. As a result, the image data of the frame after the release is stored in the primary memory C and the primary memory D.
[0072]
In this case, the writing interval between the primary memories A and B is the writing interval before the release set in step S41, and the writing interval between the primary memories B and C and D is the setting interval after the release.
[0073]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S61.
[0074]
If the determination in step S53 is negative (No), the process proceeds to step S56. In step S56, the timing at which the release switch 11 is turned on is whether the image data is being written to the primary memory C or not. It is determined whether or not image data is being written to the primary memory C (Yes) (step S58). If the determination is negative (No), the process proceeds to step S59 described below.
[0075]
In the step S57, since the switch-on timing of the release switch 11 is in the middle of writing image data in the primary memory C, if the image data of this frame is written in the primary memory C, the next Write is prohibited during the blanking period. That is, the memory controller 8 stops the writing performed in the order of the primary memories A → B → C → A →... In the blanking period. As a result, the image data of the frame before the release is stored in the primary memories A and B.
[0076]
In step S58 subsequent to step S57, the write pulse from the memory controller 8 to the primary memory D is set to 1 at the set interval after the release already set in step S41 (write interval to the primary memory). Occurs several times. As a result, the image data of the frame after the release is stored in the primary memory C and the primary memory D.
[0077]
In this case, the writing interval between the primary memories A, B, and C is the writing interval before the release set in step S41, and the writing interval between the primary memories C and D is the setting interval after the release. .
[0078]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S61.
[0079]
If the determination at step S56 is negative (No) and the process proceeds to step S59, at step S59, the memory controller 8 immediately executes the primary memory A → B → C → A →. Stop the written write. As a result, the image data of the two frames before the release is stored in the primary memories B and C.
[0080]
In step S60 following step S59, the write pulse from the memory controller 8 to the primary memories A and D is set at the set interval after the release already set in step S41 (write interval to the primary memory). Occurs once each. As a result, the image data of the frame after the release is stored in the primary memory A and the primary memory D.
[0081]
In this case, the writing interval between the primary memories B and C is the writing interval before the release set in step S41, and the writing interval between the primary memories C and A and D is the setting interval after the release.
[0082]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S61.
[0083]
Further, in the second embodiment, for example, FIG. 7 shows a flowchart when recording the image data of each frame only before the release switch 11 is turned on on the recording medium 10. In the flowchart of FIG. 7, before the release switch 11 is turned on, the writing interval (for example, every other frame) set by the mode setting switch 13 is, for example, the above-described example of FIG. .. Are written alternately in the order of A → B → A →..., And the three primary memories A, B, When writing C sequentially in the order of A → B → C → A →... And writing the four primary memories A, B, C, D in the order of A → B → C → D → A. Writing is considered. In the example of the flowchart of FIG. 7, the case where the above four primary memories A, B, C, and D are sequentially written in the order of A → B → C → D → A →.
[0084]
That is, in the flowchart of FIG. 7, in step S21, the mode setting switch 13 is set to a mode for recording only the image of the frame before release.
[0085]
After step S21, in step S22, the writing from the memory controller 8 to each of the primary memories A, B, C, and D is performed at the set interval before the release set in step S21 (the writing interval to the primary memory). A pulse is generated. Next, in step S23, it is determined whether or not the release switch 11 has been turned on (whether or not the pulse rp has been supplied). If it is determined that the switch has not been turned on (No), the process proceeds to step S22. Returning, if it is determined that the switch has been turned on (Yes), the process proceeds to step S24.
[0086]
In step S24, it is determined whether the switch-on timing of the release switch 11 is in the middle of writing image data in any of the primary memories A, B, C, and D (primary memories A, B, and C). , D is being output), and if it is determined that image data is being written to any of the primary memories (Yes), the process proceeds to step S25. If it is determined that no (No), the process proceeds to step S26 described below.
[0087]
In step S25, since the switch-on timing of the release switch 11 is in the middle of writing image data to any of the primary memories, if the image data of this frame has been written to the primary memory, , Writing is prohibited in the next blanking period. That is, the memory controller 8 stops the writing performed in the order of the primary memories A → B → C → D → A →... In the blanking period. As a result, the image data of each frame before the release is stored in each primary memory at the write interval set in step S21.
[0088]
Further, when it is determined to be no (No) in step S24 and the process proceeds to step S26, in step S26, the memory controller 8 immediately proceeds to the primary memory A → B → C → D → A →. Stops the writing that was performed in. As a result, the image data of each frame before the release is stored in each primary memory at the write interval set in step S21.
[0089]
Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S27.
[0090]
Further, FIG. 8 shows a flowchart for recording the image data of each frame on the recording medium 10 only after the release switch 11 is turned on in the second embodiment. When recording is performed only after the release, it is not necessary to store the image data in each primary memory before the release. Of course, control may be performed so that the image data is stored in each primary memory before the release. The primary memory in which the image data of each frame after release is stored may be one, two, three, or four, but in the example of the flowchart of FIG. The case of writing to the next memory is taken as an example.
[0091]
That is, in the flowchart of FIG. 8, in step S31, the mode setting switch 13 is set to a mode for recording only the image of the released frame.
[0092]
After step S31, in step S32, it is determined whether or not the release switch 11 has been turned on (whether or not the pulse rp has been supplied). If it is determined that the switch has not been turned on (No), The determination in step S32 is repeated, and if it is determined that the switch is turned on (Yes), the process proceeds to step S33.
[0093]
In step S33, the image data of each frame after the release is stored in each primary memory at the writing interval set in step S31. Thereafter, the image data stored in each of the primary memories A, B, C, and D is sent to the recording medium 10 and recorded in step S34.
[0094]
As described above, according to the electronic still camera of each embodiment of the present invention, by having a plurality of primary memories, the image data before and after the release can be stored, so that the photographing can be performed without missing a photo opportunity. If image data at the time of shutter-on is not used, camera shake can also be prevented. Further, the photographing interval can be freely set, and even if the recording medium 10 has a low writing speed, such as a flash memory, the same effect as continuous shooting can be obtained.
[0095]
Further, in each of the above-described embodiments, the signal processing circuit 12 is provided in the preceding stage of the A / D converter 3. For example, as in the third embodiment shown in FIG. 9 corresponding to the configuration of FIG. It is also possible to provide the signal processing circuit 22 after the primary memory.
[0096]
Further, in each embodiment, the image data recorded on the recording medium 10 may be, for example, compressed data. In this case, for example, a data compression circuit is provided at a stage preceding the recording medium 10. Thus, the number of images recorded on the recording medium 10 can be increased.
[0097]
Although the CCD 1 in each of the above-described embodiments is of a frame interline type (FIT type), for example, an interline type CCD may be used to process and store a field image. The CCD may be a single plate or a multi-plate such as two or three plates (the shutter function is an electronic shutter).
[0098]
The signal processing circuit 12 in FIGS. 1 and 3 performs analog processing such as gamma correction and white balance when a camera unit (not shown) is configured as an analog camera. Further, in the case as shown in FIG. 9, the signal processing circuit 22 may digitally perform the above processing.
[0099]
【The invention's effect】
As is apparent from the above description, according to the electronic still camera of the present invention, N primary memories for storing the image data are provided, and the input image data is stored among the N primary memories. When the image capturing operation is triggered while the image data is stored in any one of the (n + 1) primary memories when sequentially storing the (n + 1) primary memories, The middle image data is held in the primary memory being stored as the captured image data, and the image data after the trigger operation is sequentially stored in (m-1) primary memories of the N primary memories. When an imaging operation is triggered between an operation of storing image data in any one of the (n + 1) primary memories and a storage operation of storing image data in the next primary memory, Time of (n + 1) primary memories The captured image data at the time of the trigger operation is stored in the primary memory in which the oldest image data is stored, and the image data after the trigger operation is stored in the (m-1) primary memories of the N primary memories. The image data is sequentially stored in the memory, and the n pieces of image data before the trigger operation and the m pieces of image data after the trigger operation stored in the primary memory are recorded on the recording medium. It is possible to acquire an arbitrary number of images, and it is possible to continuously shoot images, and it is also possible to select an image having a good photo opportunity and an image free from camera shake.
Further, in the electronic still camera of the present invention, the procedure for storing image data is defined in consideration of the state of storage in the memory when the trigger operation occurs, so that the identification of image data before and after the trigger operation can be controlled more accurately. It becomes possible.
[Brief description of the drawings]
FIG. 1 is a block circuit diagram showing a basic configuration of an electronic still camera according to a first embodiment of the present invention.
FIG. 2 is a timing chart illustrating an example of writing to a primary memory in the electronic still camera according to the first embodiment.
FIG. 3 is a block circuit diagram showing a specific configuration of an electronic still camera according to a second embodiment of the present invention.
FIG. 4 is a flowchart for explaining an operation when one frame is recorded before release.
FIG. 5 is a flowchart for explaining an operation when two frames are recorded before release.
6 is a timing chart showing an example of writing to a primary memory in the flowchart of FIG.
FIG. 7 is a flowchart for explaining an operation when recording is performed only before release.
FIG. 8 is a flowchart for explaining an operation when recording is performed only after release.
FIG. 9 is a block circuit diagram showing a specific configuration of an electronic still camera according to a third embodiment of the present invention.
[Explanation of symbols]
1 ... CCD
2 CDS circuit
3 ... A / D converter
4 Timing generator
8 Memory controller
10 ····· Recording medium
11 ... Release switch
12,22 ... Signal processing circuit
13 Mode switch
A, B, C, D: Primary memory

Claims

In an electronic still camera that records image data obtained by shooting on a recording medium,
N primary memories for storing the image data ,
Trigger means for triggering an imaging operation;
Control means for controlling the writing of the image data to the primary memory,
The control means includes:
When sequentially storing input image data in (n + 1) primary memories of the N primary memories,
When the imaging device is triggered by the trigger means while the image data is being stored in any of the (n + 1) primary memories, the stored image data is being stored as the captured image data. And the image data after the trigger operation is sequentially stored in the remaining (m-1) primary memories of the N primary memories,
The imaging operation is triggered by the trigger means between the operation of storing image data in any one of the (n + 1) primary memories and the operation of storing image data in the next primary memory. In the case, among the (n + 1) primary memories, the primary memory in which the temporally oldest image data is stored and the remaining (m-1) primary memories among the N primary memories The image data after the trigger operation is sequentially stored,
An electronic still camera, wherein n pieces of image data before the trigger operation and m pieces of image data after the trigger operation stored in the primary memory are recorded on the recording medium.