JP3509339B2 - Current generation circuit in signal processing IC - Google Patents
Current generation circuit in signal processing ICInfo
- Publication number
- JP3509339B2 JP3509339B2 JP29510795A JP29510795A JP3509339B2 JP 3509339 B2 JP3509339 B2 JP 3509339B2 JP 29510795 A JP29510795 A JP 29510795A JP 29510795 A JP29510795 A JP 29510795A JP 3509339 B2 JP3509339 B2 JP 3509339B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- converter
- signal processing
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、信号処理ＩＣにお
ける電流発生回路に関し、特に複数の信号処理系を持つ
信号処理ＩＣにおいて、これら信号処理系の電流源とし
て用いて好適な電流発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current generation circuit in a signal processing IC, and more particularly to a current generation circuit suitable for use as a current source of these signal processing systems in a signal processing IC having a plurality of signal processing systems.
【０００２】[0002]
【従来の技術】図５に、例えばフロッピーディスク・ド
ライブ（以下、ＦＤＤと称する）システムにおけるリー
ド系の信号処理ＩＣの基本的な構成を示す。図５におい
て、フロッピーディスクの磁気変化がライト／リードヘ
ッド３１によって電流変化として読み取られ、その読取
り電流はプリアンプ３２で増幅されてフィルタ３３に供
給される。このフィルタ３３では、高域のノイズをカッ
トする処理が行われるとともに、読取り信号のピークを
データとして検出するためにそのピーク部分を微分する
処理が行われる。フィルタ３３の特性は、ＩＣの外付抵
抗Ｒ３１に流れる基準電流によって決まる。2. Description of the Related Art FIG. 5 shows a basic configuration of a read system signal processing IC in a floppy disk drive (hereinafter referred to as FDD) system, for example. In FIG. 5, the magnetic change of the floppy disk is read as a current change by the write / read head 31, and the read current is amplified by the preamplifier 32 and supplied to the filter 33. The filter 33 performs a process of cutting high frequency noise and a process of differentiating a peak portion of the read signal in order to detect it as data. The characteristics of the filter 33 are determined by the reference current flowing through the external resistor R31 of the IC.
【０００３】フィルタ３３の出力信号は、アンプ３４に
供給されて互いに逆相の２つの信号となる。この２つの
信号は、ＤＣカット用コンデンサＣ３１，Ｃ３２を介し
てゼロクロスコンパレータ３５の２入力となる。ゼロク
ロスコンパレータ３５の２つの入力端（＋），（−）と
電源Ｖccとの間には、プルアップ抵抗Ｒ３２，Ｒ３３が
それぞれ接続されている。このゼロクロスコンパレータ
３５の出力信号は、Ｔ．Ｄ．Ｆ．(Time Domain Filter)
３６を経て読取りデータとなる。この読取りデータのパ
ルス幅は、Ｔ．Ｄ．Ｆ．３６において、ＩＣの外付抵抗
Ｒ３４に流れる基準電流によって決まる。The output signal of the filter 33 is supplied to the amplifier 34 and becomes two signals having opposite phases. These two signals become two inputs of the zero cross comparator 35 via the DC cutting capacitors C31 and C32. Pull-up resistors R32 and R33 are connected between the two input terminals (+) and (-) of the zero-cross comparator 35 and the power supply Vcc. The output signal of the zero-cross comparator 35 is T. D. F. (Time Domain Filter)
It becomes read data through 36. The pulse width of this read data is T. D. F. At 36, it is determined by the reference current flowing through the external resistor R34 of the IC.
【０００４】このＦＤＤシステムの信号処理ＩＣにおい
て、フィルタ３３など、精度や温度特性について厳しい
仕様が要求されている回路については、外付抵抗Ｒ３１
などを用い、この外付抵抗Ｒ３１によって温度依存性の
ない基準電流を発生する電流発生回路を構成し、この基
準電流によってフィルタ３３などの特性が決定される回
路構成を採っている。この際、モードごとの特性切換え
を可能とするために、図６に示すように、重み電流方式
Ｄ／Ａコンバータを用いて電流発生回路を構成する場合
がある。In the signal processing IC of this FDD system, the external resistor R31 is used for circuits such as the filter 33 that require strict specifications regarding accuracy and temperature characteristics.
A current generating circuit that generates a reference current having no temperature dependence is configured by using the external resistor R31, and the characteristics of the filter 33 and the like are determined by the reference current. At this time, in order to make it possible to switch the characteristics for each mode, as shown in FIG. 6, the current generation circuit may be configured using a weight current type D / A converter.
【０００５】すなわち、図６において、電源ＶccとＩＣ
端子６１との間には外付抵抗Ｒ６１が接続され、差動ア
ンプ６２の反転（−）入力端にはバンドギャップ電圧Ｖ
が印加されている。この差動アンプ６２の非反転（＋）
入力端はＩＣ端子６１に接続され、その出力端には重み
電流方式Ｄ／Ａコンバータ６３が接続されている。この
重み電流方式Ｄ／Ａコンバータ６３で設定された電流
Ｉ′がトランジスタＱ６１に流れる。That is, in FIG. 6, the power supply Vcc and the IC
An external resistor R61 is connected between the terminal 61 and the bandgap voltage V at the inverting (-) input terminal of the differential amplifier 62.
Is being applied. Non-inverting (+) of this differential amplifier 62
The input terminal is connected to the IC terminal 61, and the output terminal thereof is connected to the weight current type D / A converter 63. The current I'set by the weight current type D / A converter 63 flows through the transistor Q61.
【０００６】この重み電流方式Ｄ／Ａコンバータ６３を
用いて電流発生回路を構成した場合には、重み電流方式
Ｄ／Ａコンバータ６３がｎビット構成であるとすると、
２n通りの電流値を設定でき、その電流値を選定するこ
とによってモードごとにフィルタ３３などの特性を切り
換えることができる。また、重み電流方式Ｄ／Ａコンバ
ータ６３にカレントミラー回路を組み合わせることで、
基準電流に基づく別系統の電流を生成することができる
ため、この電流発生回路を他の回路の電流源としても使
用することができる。When a current generating circuit is constructed using this weight current type D / A converter 63, assuming that the weight current type D / A converter 63 has an n-bit configuration,
It is possible to set 2 n different current values, and by selecting the current value, the characteristics of the filter 33 and the like can be switched for each mode. Further, by combining the weight current type D / A converter 63 with a current mirror circuit,
Since a separate system current can be generated based on the reference current, this current generation circuit can also be used as a current source for other circuits.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上述し
たように、重み電流方式Ｄ／Ａコンバータ６３を用いた
従来の電流発生回路では、重み電流方式Ｄ／Ａコンバー
タ６３の設定により電流値自体が変わってしまう、即ち
当該Ｄ／Ａコンバータ６３の設定に基準電流が依存する
ため、Ｄ／Ａコンバータ６３の設定に依存して電流値が
変わっては困る他の回路にはその電流源として本電流発
生回路を使用することができず、各回路ごとに電流発生
回路を設けて基準電流を設定する必要があった。その結
果、各電流発生回路ごとに外付抵抗が必要となり、ＩＣ
のピン数が増えることになるため、ＩＣパッケージの小
型化、低コスト化の妨げとなっていた。However, as described above, in the conventional current generating circuit using the weighted current type D / A converter 63, the current value itself changes depending on the setting of the weighted current type D / A converter 63. That is, since the reference current depends on the setting of the D / A converter 63, it is difficult to change the current value depending on the setting of the D / A converter 63. Since the circuit cannot be used, it is necessary to provide a current generating circuit for each circuit to set the reference current. As a result, an external resistor is required for each current generation circuit, and the IC
Therefore, the number of pins is increased, which hinders the downsizing and cost reduction of the IC package.
【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、１本の外付抵抗に基
づいて相互に依存性のない電流を生成することが可能な
信号処理ＩＣにおける電流発生回路を提供することにあ
る。The present invention has been made in view of the above problems, and an object of the present invention is to perform signal processing capable of generating currents independent of each other based on one external resistor. It is to provide a current generation circuit in an IC.
【０００９】[0009]
【課題を解決するための手段】本発明による電流発生回
路は、ＩＣ端子に接続された１本の外付抵抗と、この外
付抵抗によって決まる第１の電流を発生する定電流源
と、ＩＣ端子と定電流源との間に接続されて第２の電流
を発生するカレントミラー回路とを備えた構成となって
いる。A current generating circuit according to the present invention includes an external resistor connected to an IC terminal, a constant current source for generating a first current determined by the external resistor, and an IC. A current mirror circuit that is connected between the terminal and the constant current source to generate a second current is provided.
【００１０】上記構成の電流発生回路において、定電流
源は外付抵抗によって決まる第１の電流を発生するのに
対し、カレントミラー回路は定電流源における電流設定
に依存しない第２の電流を発生する。これにより、第
１，第２の電流は相互に依存性のない電流となることか
ら、相互の電流に依存性があっては困る２つの回路の電
流源として、本電流発生回路を用いることが可能とな
る。In the current generating circuit having the above structure, the constant current source generates the first current determined by the external resistor, whereas the current mirror circuit generates the second current which does not depend on the current setting in the constant current source. To do. As a result, the first and second currents become currents that do not depend on each other. Therefore, the current generation circuit can be used as the current source for the two circuits that do not depend on the mutual currents. It will be possible.
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は、本発明の
一実施形態を示す回路図である。図１において、電源Ｖ
ccとＩＣ端子１１との間には外付抵抗Ｒ０が接続されて
いる。一方、差動アンプ１２の反転（−）入力端には、
バンドギャップ電圧Ｖが印加されている。この差動アン
プ１２の非反転（＋）入力端はＩＣ端子１１に接続さ
れ、その出力端には重み電流方式Ｄ／Ａコンバータ（以
下、単にＤ／Ａコンバータと称する）１３が可変電流源
として接続されている。そして、このＤ／Ａコンバータ
１３で設定された電流Ｉ′がトランジスタＱ１１に流れ
る。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention. In FIG. 1, the power source V
An external resistor R0 is connected between cc and the IC terminal 11. On the other hand, at the inverting (-) input terminal of the differential amplifier 12,
The bandgap voltage V is applied. A non-inverting (+) input terminal of the differential amplifier 12 is connected to the IC terminal 11, and a weight current type D / A converter (hereinafter simply referred to as a D / A converter) 13 serves as a variable current source at the output terminal thereof. It is connected. Then, the current I'set by the D / A converter 13 flows through the transistor Q11.
【００１２】また、ＩＣ端子１１とＤ／Ａコンバータ１
３との間には、ダイオード接続のトランジスタＱ１２が
接続されている。このトランジスタＱ１２は、トランジ
スタＱ１３とベースおよびエミッタが共通に接続されて
カレントミラー回路１４を構成している。ここで、外付
抵抗Ｒ０に電流Ｉ０が流れることによってその外付抵抗
Ｒ０の両端に電圧Ｖ０が発生し、この電圧Ｖ０は差動ア
ンプ１２の負帰還によってバンドギャップ電圧Ｖと等し
くなる。このとき、トランジスタＱ１２からトランジス
タＱ１３へのカレントミラーの折り返しにより、トラン
ジスタＱ１３に一定の電流Ｉが流れる。Further, the IC terminal 11 and the D / A converter 1
A diode-connected transistor Q12 is connected between 3 and 3. The transistor Q12 has a base and an emitter commonly connected to the transistor Q13 to form a current mirror circuit 14. Here, when the current I0 flows through the external resistor R0, a voltage V0 is generated across the external resistor R0, and this voltage V0 becomes equal to the bandgap voltage V due to the negative feedback of the differential amplifier 12. At this time, a constant current I flows through the transistor Q13 due to the return of the current mirror from the transistor Q12 to the transistor Q13.
【００１３】一方、Ｄ／Ａコンバータ１３には、（Ｉ０
＋Ｉ）なる電流がカレントミラー回路１４から供給され
る。このＤ／Ａコンバータ１３として、例えば４ビット
構成の場合の回路例を図２に示す。本回路例では、Ｒ，
２Ｒの抵抗回路網が使用されている。ここで、差動アン
プ１２の出力電圧をＶr 、トランジスタＱ２１，Ｑ２
２，Ｑ２３，Ｑ２４の各ベース‐エミッタ間電圧Ｖbeを
Ｖbe1,Ｖbe2,Ｖbe3,Ｖbe4 とし、Ｖbe1 ＝Ｖbe2 ＝Ｖbe
3 ＝Ｖbe4 とすると、On the other hand, the D / A converter 13 has (I0
The current + I) is supplied from the current mirror circuit 14. FIG. 2 shows a circuit example of the D / A converter 13 having a 4-bit configuration, for example. In this circuit example, R,
A 2R resistor network is used. Here, the output voltage of the differential amplifier 12 is Vr, and the transistors Q21 and Q2 are
2, the base-emitter voltage Vbe of Q23, Q24 is Vbe1, Vbe2, Vbe3, Vbe4, and Vbe1 = Vbe2 = Vbe
If 3 = Vbe4,
【００１４】[0014]
【数１】 Ｉ3 ＝（Ｖr −Ｖbe−Ｖ3)／２Ｒ＝Ｉ4 ＝Ｉ3 ′[Equation 1] I3 = (Vr-Vbe-V3) / 2R = I4 = I3 '
【数２】Ｉ2 ′＝Ｉ3 ＋Ｉ4 ＝２Ｉ3[Equation 2] I2 '= I3 + I4 = 2I3
【数３】Ｖ3 −Ｖ2 ＝Ｒ・Ｉ2 ′＝Ｒ・２Ｉ3[Formula 3] V3-V2 = R · I2 ′ = R · 2I3
【数４】Ｉ2 ＝（Ｖr −Ｖbe−Ｖ2)／２Ｒ## EQU4 ## I2 = (Vr-Vbe-V2) / 2R
【００１５】ここで、数３の式よりＶ2 を求め、数４の
式に代入すると、Here, when V2 is obtained from the equation (3) and substituted into the equation (4),
【数５】
Ｉ2 ＝（Ｖr −Ｖbe−Ｖ3 ＋２Ｒ・Ｉ3)／２Ｒ
＝（Ｖr −Ｖbe−Ｖ3)／２Ｒ＋Ｉ3
＝２Ｉ3 ＝Ｉ2 ′
となる。図２の回路において、トランジスタＱ２３の回
路とトランジスタＱ２４の回路は同一であるからＩ3 ＝
Ｉ4 となり、Ｉ2 ′＝２Ｉ3 となる。また、数５の式に
示したようにＩ2 ＝Ｉ2 ′＝２Ｉ3 となる。同様にし
て、Ｉ1 ＝２Ｉ2 ＝４Ｉ3 となって、２進の重み付けの
された定電流源が得られる。## EQU5 ## I2 = (Vr-Vbe-V3 + 2R.I3) / 2R = (Vr-Vbe-V3) / 2R + I3 = 2I3 = I2 '. In the circuit of FIG. 2, since the circuit of the transistor Q23 and the circuit of the transistor Q24 are the same, I3 =
I4 and I2 '= 2I3. Further, as shown in the equation (5), I2 = I2 '= 2I3. Similarly, I1 = 2I2 = 4I3, and a binary weighted constant current source is obtained.
【００１６】このＤ／Ａコンバータ１３にカレントミラ
ー回路１４から（Ｉ０＋Ｉ）なる電流が供給されたと
き、スイッチＳ１〜Ｓ４の全てがオン（閉）しているも
のとすると、トランジスタＱ１１に流れる電流Ｉ′は
Ｉ′＝（Ｉ０＋Ｉ）／８となる。また、例えばスイッチ
Ｓ１のみがオフ（開）になったとすると、トランジスタ
Ｑ１１に流れる電流Ｉ′はＩ′＝（Ｉ０＋Ｉ）／４とな
る。このように、Ｄ／Ａコンバータ１３においては、４
ビット構成の場合、スイッチＳ１〜Ｓ４のオン／オフの
組み合わせを選定することにより、外付抵抗Ｒ０によっ
て決まる基準電流Ｉ０に基づいて、電流Ｉ′として２4
通りの電流値を設定できる。When all the switches S1 to S4 are turned on (closed) when the current (I0 + I) is supplied from the current mirror circuit 14 to the D / A converter 13, the current I flowing through the transistor Q11 is obtained. ′ Becomes I ′ = (I0 + I) / 8. If, for example, only the switch S1 is turned off (open), the current I ′ flowing through the transistor Q11 becomes I ′ = (I0 + I) / 4. Thus, in the D / A converter 13, 4
In the case of the bit configuration, by selecting the on / off combination of the switches S1 to S4, the current I'is 2 4 based on the reference current I0 determined by the external resistor R0.
You can set the same current value.
【００１７】上述したように、外付抵抗Ｒ０によって基
準電流Ｉ０が決まる可変電流源としてＤ／Ａコンバータ
１３を用い、このＤ／Ａコンバータ１３の設定変更によ
ってモードごとの特性切換えを可能とした構成の電流発
生回路において、ＩＣ端子１１とＤ／Ａコンバータ１３
との間にカレントミラー回路１４を設けたことで、Ｄ／
Ａコンバータ１３の設定によって任意の電流Ｉ′を生成
できるとともに、カレントミラー回路１４によってＤ／
Ａコンバータ１３の設定に依存しない電流Ｉを生成する
ことができる。これにより、本電流発生回路を２つの回
路の電流源として共用できることになる。As described above, the D / A converter 13 is used as a variable current source whose reference current I0 is determined by the external resistor R0, and the characteristics can be switched for each mode by changing the setting of the D / A converter 13. In the current generation circuit of, the IC terminal 11 and the D / A converter 13
Since the current mirror circuit 14 is provided between
An arbitrary current I'can be generated by setting the A converter 13, and the current mirror circuit 14 allows D /
It is possible to generate the current I that does not depend on the setting of the A converter 13. As a result, the current generating circuit can be shared as a current source for the two circuits.
【００１８】なお、本実施形態では、基準電流Ｉ０に基
づいてＤ／Ａコンバータ１３によって生成される第１の
電流Ｉ′を１系統としたが、例えばカレントミラー回路
を組み合わせることにより、Ｄ／Ａコンバータ１３の設
定に依存するものの、第１の電流Ｉ′として複数系統の
電流を生成することが可能である。同様に、カレントミ
ラー回路１４においても、段数を増やして各トランジス
タのサイズなどを変えることにより、基準電流Ｉ０に基
づく第２の電流ＩとしてＤ／Ａコンバータ１３の設定に
依存しない複数系統の電流を生成することが可能であ
る。In this embodiment, the first current I'generated by the D / A converter 13 based on the reference current I0 is one system. However, for example, by combining a current mirror circuit, the D / A Although depending on the setting of the converter 13, it is possible to generate a plurality of currents as the first current I ′. Similarly, in the current mirror circuit 14 as well, by increasing the number of stages and changing the size of each transistor, a current of a plurality of systems that does not depend on the setting of the D / A converter 13 is set as the second current I based on the reference current I0. It is possible to generate.
【００１９】図３は、ＦＤＤシステムにおけるリード系
の信号処理ＩＣに適用された本発明の応用例を示す構成
図であり、図中、図５と同等部分には同一符号を付し、
その説明については重複するので省略するものとする。
図３において、フィルタ３３は図１におけるＤ／Ａコン
バータ１３およびトランジスタＱ１１を内蔵し、このト
ランジスタＱ１１に流れる電流Ｉ′によってその特性が
決まる構成となっている。一方、このフィルタ３３のＤ
／Ａコンバータ１３とＩＣ端子１１との間にカレントミ
ラー回路１４が接続され、このカレントミラー回路１４
によってＴ．Ｄ．Ｆ．３６からＩなる電流を引き込むよ
うになっている。FIG. 3 is a block diagram showing an application example of the present invention applied to a read system signal processing IC in an FDD system. In the figure, the same parts as those in FIG.
The description will be omitted because it is redundant.
In FIG. 3, the filter 33 incorporates the D / A converter 13 and the transistor Q11 shown in FIG. 1, and its characteristics are determined by the current I ′ flowing through the transistor Q11. On the other hand, D of this filter 33
A current mirror circuit 14 is connected between the / A converter 13 and the IC terminal 11, and the current mirror circuit 14
By T. D. F. A current I from 36 is drawn.
【００２０】すなわち、図１に示した本実施形態に係る
電流発生回路は、図３のＦＤＤシステムのリード系信号
処理ＩＣにおけるフィルタ３３およびＴ．Ｄ．Ｆ．３６
の電流源として共通に用いられている。そして、Ｄ／Ａ
コンバータ１３で生成された電流Ｉ′がフィルタ３３の
特性を決定し、カレントミラー回路１４で生成された電
流ＩがＴ．Ｄ．Ｆ．３６の出力パルスのパルス幅を決定
する。ここで、モードごとにフィルタ３３の特性切換え
を行うために、Ｄ／Ａコンバータ１３の設定を変えて電
流Ｉ′を変更したとしても、カレントミラー回路１４で
生成される電流Ｉは、Ｄ／Ａコンバータ１３の設定に依
存することなく一定となる。That is, the current generating circuit according to the present embodiment shown in FIG. 1 has the filter 33 and the T.S.T. in the read system signal processing IC of the FDD system shown in FIG. D. F. 36
It is commonly used as a current source of. And D / A
The current I'generated by the converter 13 determines the characteristic of the filter 33, and the current I'generated by the current mirror circuit 14 changes the T.V. D. F. Determine the pulse width of the 36 output pulses. Even if the current I ′ is changed by changing the setting of the D / A converter 13 in order to switch the characteristics of the filter 33 for each mode, the current I generated by the current mirror circuit 14 is D / A. It is constant regardless of the setting of the converter 13.
【００２１】このように、本実施形態に係る電流発生回
路を、フィルタ３３およびＴ．Ｄ．Ｆ．３６の電流源と
して共用できたことにより、図５の従来回路では、Ｔ．
Ｄ．Ｆ．３６の基準電流を設定するために外付抵抗Ｒ３
４を必要としてしたが、本発明によれば、この外付抵抗
が不要となるため、ＩＣのピン数を１つ削減できること
になる。As described above, the current generating circuit according to the present embodiment is provided with the filter 33 and the T.S. D. F. Since it can be shared as the current source of the T.36, the conventional circuit of FIG.
D. F. External resistor R3 to set 36 reference current
However, according to the present invention, the external resistor is not required, and the number of pins of the IC can be reduced by one.
【００２２】図４に、Ｔ．Ｄ．Ｆ．３６の具体的な構成
の一例を示す。なお、このＴ．Ｄ．Ｆ．３６は、フリッ
プフロップ４３を使った時定数回路構成となっている。
図４において、電流源１４は図１および図３におけるカ
レントミラー回路１４と同じものであり、Ｔ．Ｄ．Ｆ．
３６からＩなる電流を引き込む。この電流Ｉは、トラン
ジスタＱ４１，Ｑ４２および抵抗Ｒ４１，Ｒ４２からな
るカレントミラー回路４１にて折り返され、さらにトラ
ンジスタＱ４３〜Ｑ４５および抵抗Ｒ４３〜Ｒ４５から
なるカレントミラー回路４２にて折り返される。Referring to FIG. D. F. An example of a specific configuration of 36 is shown. In addition, this T. D. F. 36 has a time constant circuit configuration using a flip-flop 43.
4, the current source 14 is the same as the current mirror circuit 14 in FIG. 1 and FIG. D. F.
A current I is drawn from 36. This current I is reflected by the current mirror circuit 41 including the transistors Q41 and Q42 and the resistors R41 and R42, and further reflected by the current mirror circuit 42 including the transistors Q43 to Q45 and the resistors R43 to R45.
【００２３】このカレントミラー回路４２において、ト
ランジスタＱ４４のコレクタにはフリップフロップ４３
が接続されている。このフリップフロップ４３は、パル
ス幅ｔを決める時定数回路を構成している。トランジス
タＱ４４のコレクタにはさらに、エミッタが共通に接続
されたトランジスタＱ４６，Ｑ４７からなる差動スイッ
チ４４の一端（トランジスタＱ４６のコレクタ）が接続
されている。この差動スイッチ４４のエミッタ共通接続
点はトランジスタＱ４６のコレクタに接続されている。In the current mirror circuit 42, the flip-flop 43 is connected to the collector of the transistor Q44.
Are connected. The flip-flop 43 constitutes a time constant circuit that determines the pulse width t. The collector of the transistor Q44 is further connected to one end of the differential switch 44 (collector of the transistor Q46) including the transistors Q46 and Q47 whose emitters are commonly connected. The common connection point of the emitters of the differential switch 44 is connected to the collector of the transistor Q46.
【００２４】上記構成のＴ．Ｄ．Ｆ．３６において、フ
リップフロップ４３からは、電流源１４の電流Ｉに基づ
くＩ″なる電流が出力される。今、制御入力の極性に応
じて差動スイッチ４４のトランジスタＱ４７がオン状態
となったとすると、トランジスタＱ４６がオフ状態とな
ることから、Ｉ″＝Ｉとなる。一方、差動スイッチ４４
のトランジスタＱ４６がオン状態となった場合には、ト
ランジスタＱ４６にもＩなる電流が流れるため、Ｉ″＝
２Ｉとなる。その結果、フリップフロップ４３からは、
制御入力の極性に応じてＩ又は２Ｉの電流が出力される
ことになる。The T.S. D. F. At 36, the flip-flop 43 outputs a current I ″ based on the current I of the current source 14. Now, assuming that the transistor Q47 of the differential switch 44 is turned on according to the polarity of the control input. Since the transistor Q46 is turned off, I ″ = I. On the other hand, the differential switch 44
When the transistor Q46 of is turned on, a current I also flows in the transistor Q46, so that I ″ =
2I. As a result, from the flip-flop 43,
A current of I or 2I will be output depending on the polarity of the control input.
【００２５】ここで、フリップフロップ４３の時定数回
路の容量をＣとすると、電圧Ｖを一定とすると、パルス
幅ｔは、Here, when the capacitance of the time constant circuit of the flip-flop 43 is C, and the voltage V is constant, the pulse width t is
【数６】ｔ＝Ｃ・Ｖ／Ｉ″
なる式で決定されることから、制御入力の極性を制御
し、電流Ｉ″を変えることでパルス幅ｔが変化すること
になる。Since it is determined by the equation t = C · V / I ″, the pulse width t is changed by controlling the polarity of the control input and changing the current I ″.
【００２６】なお、本応用例では、ＦＤＤシステムにお
けるリード系の信号処理ＩＣに適用した場合について説
明したが、これに限定されるものではなく、本発明は、
外付抵抗によって温度依存性のない基準電流を設定する
定電流源を有する電流発生回路を用いた場合において、
その定電流源の電流設定に依存しない電流を必要とする
ような信号処理ＩＣ全般に適用し得るものである。In this application example, the case where the present invention is applied to the signal processing IC of the lead system in the FDD system has been described, but the present invention is not limited to this, and the present invention is not limited to this.
When using a current generation circuit with a constant current source that sets a reference current that does not depend on temperature with an external resistor,
The present invention can be applied to all signal processing ICs that require a current that does not depend on the current setting of the constant current source.
【００２７】[0027]
【発明の効果】以上説明したように、本発明による電流
発生回路によれば、外付抵抗によって基準電流が決まる
定電流源を設けるとともに、この定電流源とＩＣ端子と
の間にカレントミラー回路を接続した回路構成となって
いるので、定電流源によってその設定に依存する電流を
生成することができるとともに、カレントミラー回路に
よって定電流源の設定に依存しない電流を生成すること
ができる。As described above, according to the current generating circuit of the present invention, the constant current source whose reference current is determined by the external resistor is provided and the current mirror circuit is provided between the constant current source and the IC terminal. With the circuit configuration in which the constant current source is connected, the constant current source can generate a current that depends on the setting, and the current mirror circuit can generate the current that does not depend on the setting of the constant current source.
【００２８】その結果、本発明による電流発生回路を、
相互の電流に依存性があっては困る２つの回路の電流源
として用いることができる。これにより、従来は、各回
路ごとに電流発生回路を必要とすることに伴って、温度
依存性のない基準電流を設定するために各回路ごとに外
付抵抗を用いる必要があったが、本発明による電流発生
回路を用いることでその必要がなくなるため、ＩＣのピ
ン数を削減でき、それに伴ってＩＣパッケージの小型
化、低コスト化が可能となる。As a result, the current generating circuit according to the present invention is
It can be used as a current source for two circuits which are troubled if they have a mutual current dependency. As a result, conventionally, it was necessary to use an external resistor for each circuit in order to set a reference current having no temperature dependence, because a current generation circuit was required for each circuit. By using the current generating circuit according to the invention, this is not necessary, so that the number of pins of the IC can be reduced, and accordingly, the IC package can be downsized and the cost can be reduced.
【図１】本発明の一実施形態を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図２】重み電流方式Ｄ／Ａコンバータの構成の一例を
示す回路図である。FIG. 2 is a circuit diagram showing an example of a configuration of a weight current type D / A converter.
【図３】本発明の応用例を示す構成図である。FIG. 3 is a configuration diagram showing an application example of the present invention.
【図４】Ｔ．Ｄ．Ｆ．の構成の一例を示す回路図であ
る。FIG. D. F. 3 is a circuit diagram showing an example of the configuration of FIG.
【図５】ＦＤＤシステムにおけるリード系の信号処理Ｉ
Ｃの基本的な構成図である。FIG. 5: Signal processing I of the read system in the FDD system
It is a basic block diagram of C.
【図６】従来例を示す回路図である。FIG. 6 is a circuit diagram showing a conventional example.
１１ ＩＣ端子 １３ 重み電流方式Ｄ／Ａコンバータ １４ カレントミラー回路 ３３ フィルタ ３５ ゼロクロスコンパレータ ３６ Ｔ．Ｄ．Ｆ． Ｒ０ 外付抵抗 11 IC terminal 13 Weight current type D / A converter 14 Current mirror circuit 33 filters 35 Zero cross comparator 36 T.S. D. F. R0 external resistor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳留 史也 鹿児島県国分市野口北５番地１号 ソニ ー国分株式会社内 (56)参考文献 特開 平４−328614（ＪＰ，Ａ) 特開 平４−117709（ＪＰ，Ａ) 実開 昭59−192720（ＪＰ，Ｕ) 特公 昭57−16362（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 3/72 G05F 1/56,3/26 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Furuya Tokudome Inventor Fumiya Tokudome 1-5-5 Noguchikita, Kokubun-shi, Kagoshima Sony Kokubun Co., Ltd. (56) Reference JP-A-4-328614 (JP, A) JP-A 4-117709 (JP, A) Actual Development Sho 59-192720 (JP, U) Japanese Patent Sho 57-16362 (JP, B1) (58) Fields investigated (Int.Cl. 7 , DB name) H03F 1/00 -3/72 G05F 1 / 56,3 / 26
Claims (4)
と、 前記外付抵抗によって決まる第１の電流を発生する定電
流源と、 前記ＩＣ端子と前記定電流源との間に接続されて第２の
電流を発生するカレントミラー回路とを備えたことを特
徴とする信号処理ＩＣにおける電流発生回路。1. An external resistor connected to an IC terminal, a constant current source that generates a first current determined by the external resistor, and a resistor connected between the IC terminal and the constant current source. And a current mirror circuit configured to generate a second current, the current generating circuit in the signal processing IC.
値を任意に設定し得る可変電流源であることを特徴とす
る請求項１記載の信号処理ＩＣにおける電流発生回路。2. The current generation circuit in a signal processing IC according to claim 1, wherein the constant current source is a variable current source capable of arbitrarily setting a current value of the first current.
コンバータであることを特徴とする請求項２記載の信号
処理ＩＣにおける電流発生回路。3. The variable current source is a weighted current type D / A.
The current generating circuit in the signal processing IC according to claim 2, wherein the current generating circuit is a converter.
取り信号のピークを検出してパルス信号とする第１の処
理回路と、前記第１の処理回路から出力されるパルス信
号のパルス幅を決定する第２の処理回路とを有し、 前記定電流源は前記第１の処理回路の電流源として用い
られ、 前記カレントミラー回路は前記第２の処理回路の電流源
として用いられることを特徴とする請求項１記載の信号
処理ＩＣにおける電流発生回路。4. The signal processing IC detects a peak of a read signal from a recording medium to obtain a pulse signal, and a pulse width of a pulse signal output from the first processing circuit. A second processing circuit for determining, the constant current source is used as a current source of the first processing circuit, and the current mirror circuit is used as a current source of the second processing circuit. The current generating circuit in the signal processing IC according to claim 1 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29510795A JP3509339B2 (en) | 1995-11-14 | 1995-11-14 | Current generation circuit in signal processing IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29510795A JP3509339B2 (en) | 1995-11-14 | 1995-11-14 | Current generation circuit in signal processing IC |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139637A JPH09139637A (en) | 1997-05-27 |
| JP3509339B2 true JP3509339B2 (en) | 2004-03-22 |
Family
ID=17816393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29510795A Expired - Lifetime JP3509339B2 (en) | 1995-11-14 | 1995-11-14 | Current generation circuit in signal processing IC |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509339B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009284198A (en) * | 2008-05-22 | 2009-12-03 | Sony Corp | Imaging apparatus |
-
1995
- 1995-11-14 JP JP29510795A patent/JP3509339B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09139637A (en) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657906B2 (en) | Active termination circuit and method for controlling the impedance of external integrated circuit terminals | |
| US6359743B1 (en) | Apparatus and method for reducing thermal interference in MR heads in disk drives | |
| JPH10504436A (en) | Detection circuit with hysteresis proportional to peak input voltage | |
| JPH06180803A (en) | Data storage device | |
| JPH1027308A (en) | Preamplifier and magnetic head device | |
| JP2701652B2 (en) | Magnetic head drive circuit | |
| JP3509339B2 (en) | Current generation circuit in signal processing IC | |
| US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
| JPH0944989A (en) | Apparatus and method for calibration of time constant of circuit | |
| US4644253A (en) | Voltage reference source with true ground sensing and force-sense outputs referred thereto | |
| JP2760237B2 (en) | H-bridge circuit | |
| KR900000103B1 (en) | Differential amplifier | |
| KR100714212B1 (en) | Device for reading magnetic information | |
| JPH07321288A (en) | Semiconductor integrated circuit and regulator/ thermometer using it | |
| JP2971613B2 (en) | Comparator circuit | |
| JP2654380B2 (en) | Magnetic disk recording circuit | |
| JP3076323B1 (en) | Analog switch circuit | |
| JPS61170909A (en) | Semiconductor integrated circuit | |
| JPH04317580A (en) | Current sense amplifier | |
| JP3016152B2 (en) | Clip circuit | |
| JP2518906B2 (en) | Magnetic recording / reproducing device | |
| JPH07307627A (en) | Electronic switching circuit | |
| JP2000339603A (en) | Magnetic disk memory device | |
| JPH0588566B2 (en) | ||
| JPH08212503A (en) | Magnetic recording circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |