JP3494619B2 - 逆順バイト列循環シフト装置及びそのプログラム記録媒体 - Google Patents
逆順バイト列循環シフト装置及びそのプログラム記録媒体Info
- Publication number
- JP3494619B2 JP3494619B2 JP2000209799A JP2000209799A JP3494619B2 JP 3494619 B2 JP3494619 B2 JP 3494619B2 JP 2000209799 A JP2000209799 A JP 2000209799A JP 2000209799 A JP2000209799 A JP 2000209799A JP 3494619 B2 JP3494619 B2 JP 3494619B2
- Authority
- JP
- Japan
- Prior art keywords
- cyclic shift
- data
- byte
- input
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】この発明は、例えば主に暗号
技術、特に共通鍵ブロック暗号に用いられ、バイト列を
プロセッサのendian（データの並び順）と逆のendianで
解釈して循環シフトさせる装置及びプログラム記録媒体
に関するものである。
技術、特に共通鍵ブロック暗号に用いられ、バイト列を
プロセッサのendian（データの並び順）と逆のendianで
解釈して循環シフトさせる装置及びプログラム記録媒体
に関するものである。
【０００２】
【従来の技術】データを秘匿するためには暗号化技術が
有効である。暗号化の方法は共通鍵暗号と公開鍵暗号が
ある。共通鍵暗号では、暗号作成側と暗号復号側で同一
の鍵を用い、この鍵は秘密に管理されている。一方、公
開鍵暗号では暗号文作成の鍵と暗号文復号の鍵は異なっ
ており、暗号文作成のための鍵は公開しても、復号のた
めの鍵は現実的な時間内に求まらないと広く信じられて
いる。処理速度の観点からは共通鍵暗号の方が有利であ
る。
有効である。暗号化の方法は共通鍵暗号と公開鍵暗号が
ある。共通鍵暗号では、暗号作成側と暗号復号側で同一
の鍵を用い、この鍵は秘密に管理されている。一方、公
開鍵暗号では暗号文作成の鍵と暗号文復号の鍵は異なっ
ており、暗号文作成のための鍵は公開しても、復号のた
めの鍵は現実的な時間内に求まらないと広く信じられて
いる。処理速度の観点からは共通鍵暗号の方が有利であ
る。
【０００３】高速かつ安全な共通鍵暗号を構成するため
に、暗号化対象のデータを適当な長さのブロックに分割
し、そのブロック毎に暗号化する方法をブロック暗号と
呼ぶ。この様な暗号方式として代表的なＤＥＳ暗号の構
成は、例えば「Bruce Schneier:“Applied Cryptograph
y”，2nd Edition, pp.270-277, John Wiley & Sons,In
c., 1996」に示されている。暗号をソフトウェアで実装
する際に、仕様記述に用いられているendianと実装環境
のendianの違いは大きな問題となる。幸いにしてＤＥＳ
暗号の場合はビット毎の演算を基本に設計されているの
で、仕様通り実装する場合は実装する環境のendianの違
いによって、暗号化に必要となる命令数の違いはない。
しかしながら、多くの暗号は仕様で規定されているendi
anが本質的に問題となる構造を持っていることが多い。
に、暗号化対象のデータを適当な長さのブロックに分割
し、そのブロック毎に暗号化する方法をブロック暗号と
呼ぶ。この様な暗号方式として代表的なＤＥＳ暗号の構
成は、例えば「Bruce Schneier:“Applied Cryptograph
y”，2nd Edition, pp.270-277, John Wiley & Sons,In
c., 1996」に示されている。暗号をソフトウェアで実装
する際に、仕様記述に用いられているendianと実装環境
のendianの違いは大きな問題となる。幸いにしてＤＥＳ
暗号の場合はビット毎の演算を基本に設計されているの
で、仕様通り実装する場合は実装する環境のendianの違
いによって、暗号化に必要となる命令数の違いはない。
しかしながら、多くの暗号は仕様で規定されているendi
anが本質的に問題となる構造を持っていることが多い。
【０００４】
【発明が解決しようとする課題】仕様で規定されている
endianと異なるendianのプロセッサで実装する場合は、
endian変換処理が必要となり、必要となる命令数が増加
する。例えばメモリ内の４バイト列データが図１０Ａに
示すようにａ０，ｂ１，ｃ２，ｄ３であるが、これをメ
モリから読出してレジスタに格納すると、図１０Ｃに示
すように、ｄ３，ｃ２，ｂ１，ａ０となり、バイト配列
が逆となるプロセッサがある。このようにendianが逆と
なる現象が生じることがあるが、メモリ内のバイト列デ
ータを、図１０Ｂに示すように例えば１ビット左循環シ
フトしたバイト列データ０ｂ，１ｃ，２ｄ，３ａを得る
には、従来においてはレジスタ内のデータ配列ｄ３，ｃ
２，ｂ１，ａ０を、マスクしてデータを分離し、シフト
した後、合成するなどの処理を何回も行ってメモリ内の
データ配列ａ０，ｂ１，ｃ２，ｄ３と同順に変換後、そ
のデータを１ビット左循環シフトし、そのシフトしたデ
ータを同様に何回もの処理を行って、メモリに書込んだ
時に、データ配列が図１０Ｂに示す０ｂ，１ｃ，２ｄ，
３ａになるように図１０Ｄに示すデータ配列３ａ，２
ｄ，１ｃ，０ｂに変換していた。このようにendian変換
処理に多くの命令を必要とした。
endianと異なるendianのプロセッサで実装する場合は、
endian変換処理が必要となり、必要となる命令数が増加
する。例えばメモリ内の４バイト列データが図１０Ａに
示すようにａ０，ｂ１，ｃ２，ｄ３であるが、これをメ
モリから読出してレジスタに格納すると、図１０Ｃに示
すように、ｄ３，ｃ２，ｂ１，ａ０となり、バイト配列
が逆となるプロセッサがある。このようにendianが逆と
なる現象が生じることがあるが、メモリ内のバイト列デ
ータを、図１０Ｂに示すように例えば１ビット左循環シ
フトしたバイト列データ０ｂ，１ｃ，２ｄ，３ａを得る
には、従来においてはレジスタ内のデータ配列ｄ３，ｃ
２，ｂ１，ａ０を、マスクしてデータを分離し、シフト
した後、合成するなどの処理を何回も行ってメモリ内の
データ配列ａ０，ｂ１，ｃ２，ｄ３と同順に変換後、そ
のデータを１ビット左循環シフトし、そのシフトしたデ
ータを同様に何回もの処理を行って、メモリに書込んだ
時に、データ配列が図１０Ｂに示す０ｂ，１ｃ，２ｄ，
３ａになるように図１０Ｄに示すデータ配列３ａ，２
ｄ，１ｃ，０ｂに変換していた。このようにendian変換
処理に多くの命令を必要とした。
【０００５】 この発明は、仕様と異なるendianでendi
an変換を行なうことなく、循環シフトを行なうこと、つ
まりメモリやレジスタ等のendianを逆順に解釈して循環
シフトを行なうことを可能とするバイト列循環装置及び
そのプログラム記録媒体を提供することを目的とする。
an変換を行なうことなく、循環シフトを行なうこと、つ
まりメモリやレジスタ等のendianを逆順に解釈して循環
シフトを行なうことを可能とするバイト列循環装置及び
そのプログラム記録媒体を提供することを目的とする。
【０００６】
【課題を解決するための手段】仕様及びプロセッサの１
バイトがｂビット、１ワードがｗバイトとする。ここ
で、１ワードのデータＳをプロセッサのendianと逆のen
dianで解釈して、この発明では例えばｂｘ＋ｙ（０≦ｙ
＜ｂ）ビット左循環シフトを （（Ｓ∩Ｌ）Ｒｏｔbx-y）＋（（Ｓ∩Ｈ）Ｒｏｔ(x+2)b-y） （１） を演算することにより求める。但し、記号は以下の通り
定義する。
バイトがｂビット、１ワードがｗバイトとする。ここ
で、１ワードのデータＳをプロセッサのendianと逆のen
dianで解釈して、この発明では例えばｂｘ＋ｙ（０≦ｙ
＜ｂ）ビット左循環シフトを （（Ｓ∩Ｌ）Ｒｏｔbx-y）＋（（Ｓ∩Ｈ）Ｒｏｔ(x+2)b-y） （１） を演算することにより求める。但し、記号は以下の通り
定義する。
【０００７】ρ＝Σi=0 w-1２bi 図１０Ｅに示すように
各バイトごとに下位１ビット目に論理“１”が立つｗバ
イトのデータ ｑ＝Σi=0 b-y-1２i 図１０Ｆに示すように１バイト中
の下位ｂ−ｙビットが論理“１”のデータ Ｌ＝ρｑ 図１０Ｇに示すように各バイトごとに下位
ｂ−ｙビット（循環シフト方向からｂ−ｙビット数）だ
けが論理“１”のｗバイトのデータ Ｈ：Ｌのビット反転 Ｒｏｔi ：ｉビット右循環シフト（ｉ＜０の場合は−ｉ
ビット左循環シフトと解釈） >>i ：ｉビット論理右シフト（ｉ＜０の場合は−ｉビッ
ト左シフトと解釈） ∩：ビット毎の論理積 つまり式（１）の第１項は例えば図１０Ｃに示すデータ
Ｓと図１０Ｇに示すデータＬとの論理積を求め、その結
果をｂｘ−ｙビットだけ右循環シフトして求め、式
（１）の第２項は図１０Ｃに示すデータＳと図１０Ｇに
示すデータＬのビット反転したデータＨとの論理積を求
め、その結果を（ｘ＋２）ｂ−ｙビット右循環シフトし
て求めればよい。
各バイトごとに下位１ビット目に論理“１”が立つｗバ
イトのデータ ｑ＝Σi=0 b-y-1２i 図１０Ｆに示すように１バイト中
の下位ｂ−ｙビットが論理“１”のデータ Ｌ＝ρｑ 図１０Ｇに示すように各バイトごとに下位
ｂ−ｙビット（循環シフト方向からｂ−ｙビット数）だ
けが論理“１”のｗバイトのデータ Ｈ：Ｌのビット反転 Ｒｏｔi ：ｉビット右循環シフト（ｉ＜０の場合は−ｉ
ビット左循環シフトと解釈） >>i ：ｉビット論理右シフト（ｉ＜０の場合は−ｉビッ
ト左シフトと解釈） ∩：ビット毎の論理積 つまり式（１）の第１項は例えば図１０Ｃに示すデータ
Ｓと図１０Ｇに示すデータＬとの論理積を求め、その結
果をｂｘ−ｙビットだけ右循環シフトして求め、式
（１）の第２項は図１０Ｃに示すデータＳと図１０Ｇに
示すデータＬのビット反転したデータＨとの論理積を求
め、その結果を（ｘ＋２）ｂ−ｙビット右循環シフトし
て求めればよい。
【０００８】図１０Ｃ，Ｄに示す例ではｗ＝４，ｘ＝０
の場合であり、従って式（１）の第１項は（Ｓ∩Ｌ）Ｒ
ｏｔ-y、つまり（Ｓ∩Ｌ）>>-yとなり、図１０Ｃ中の各
バイト中のデータ３，２，１，０を図１０Ｄに示すよう
にｙビットだけ左にシフトさせ、式（１）の第２項はＳ
∩Ｈ、つまり、図１０Ｃ中のデータｄ，ｃ，ｂ，ａを図
１０Ｄに示すように２ｂ−ｙビット右循環シフトさせ
る。このように簡単な処理で図１０Ｄに示すデータ配列
が得られ、このデータをメモリに書込むと、図１０Ｂに
示すように、図１０Ａに示すデータをｂｘ＋ｙだけ左循
環シフトしたデータとなる。
の場合であり、従って式（１）の第１項は（Ｓ∩Ｌ）Ｒ
ｏｔ-y、つまり（Ｓ∩Ｌ）>>-yとなり、図１０Ｃ中の各
バイト中のデータ３，２，１，０を図１０Ｄに示すよう
にｙビットだけ左にシフトさせ、式（１）の第２項はＳ
∩Ｈ、つまり、図１０Ｃ中のデータｄ，ｃ，ｂ，ａを図
１０Ｄに示すように２ｂ−ｙビット右循環シフトさせ
る。このように簡単な処理で図１０Ｄに示すデータ配列
が得られ、このデータをメモリに書込むと、図１０Ｂに
示すように、図１０Ａに示すデータをｂｘ＋ｙだけ左循
環シフトしたデータとなる。
【０００９】データＳをｂｘ＋ｙビット右循環シフトさ
せる場合は、ｑ＝Σi=y b-1２i として式（１）を演算
し、シフト方向を逆にすればよい。なおこのときのｑの
データは図１０Ｈに示すように、１バイト中の上位ｂ−
ｙビット（循環シフト方向からｂ−ｙビット数）だけが
論理“１”のデータとなる。
せる場合は、ｑ＝Σi=y b-1２i として式（１）を演算
し、シフト方向を逆にすればよい。なおこのときのｑの
データは図１０Ｈに示すように、１バイト中の上位ｂ−
ｙビット（循環シフト方向からｂ−ｙビット数）だけが
論理“１”のデータとなる。
【００１０】
【発明の実施の形態】式（１）を計算するこの発明の装
置を用いて説明する。シフト量ｂｘ＋ｙは可変でも式
（１）は正しく動作するが、従来行っていたendian変換
をして循環シフトをして、またendian変換をして、元に
戻すよりｂｘ＋ｙを可変にした場合は一般的には効率が
悪いので以下ではシフト量ｂｘ＋ｙは装置固定とする。
従って、式（１）中のマスク値Ｌ，Ｈ、及びシフト量ｂ
ｘ−ｙ，（ｘ＋２）ｂ−ｙも固定値となることに注意さ
れたい。第１の実施例 図１にこの発明装置の第１の実施例を示す。この実施例
ではｂｘ＋ｙビット左循環シフトする場合を例とする。
記憶部１１にはｂｘ−ｙ，（ｘ＋２）ｂ−ｙ，Ｌ，Ｈが
格納されてあり、入力されたデータＳは論理積演算部１
２，１３でそれぞれＳとＬまたＳとＨの論理積が演算さ
れ、これら演算結果ｔ1 ，ｔ2 はそれぞれ循環シフト部
１４，１５に入力され、ｔ1 はｂｘ−ｙビット右循環シ
フトし、またｔ2 は（ｘ＋２）ｂ−ｙビット右循環シフ
トされる。これら循環シフト部１４，１５の各循環シフ
ト結果ｔ3 とｔ4 は和演算部１６で和演算がなされ、そ
の演算結果ｔ5 がこの装置の出力とされる。なお和演算
部１６はｔ3 とｔ4 の加算、論理和、排他的論理和の何
れでもよい。以下和演算はこのことを意味する。以上の
各部を動作させるための制御、その動作に必要なデータ
を記憶部１１から読出す処理などは制御部１７により行
われる。
置を用いて説明する。シフト量ｂｘ＋ｙは可変でも式
（１）は正しく動作するが、従来行っていたendian変換
をして循環シフトをして、またendian変換をして、元に
戻すよりｂｘ＋ｙを可変にした場合は一般的には効率が
悪いので以下ではシフト量ｂｘ＋ｙは装置固定とする。
従って、式（１）中のマスク値Ｌ，Ｈ、及びシフト量ｂ
ｘ−ｙ，（ｘ＋２）ｂ−ｙも固定値となることに注意さ
れたい。第１の実施例 図１にこの発明装置の第１の実施例を示す。この実施例
ではｂｘ＋ｙビット左循環シフトする場合を例とする。
記憶部１１にはｂｘ−ｙ，（ｘ＋２）ｂ−ｙ，Ｌ，Ｈが
格納されてあり、入力されたデータＳは論理積演算部１
２，１３でそれぞれＳとＬまたＳとＨの論理積が演算さ
れ、これら演算結果ｔ1 ，ｔ2 はそれぞれ循環シフト部
１４，１５に入力され、ｔ1 はｂｘ−ｙビット右循環シ
フトし、またｔ2 は（ｘ＋２）ｂ−ｙビット右循環シフ
トされる。これら循環シフト部１４，１５の各循環シフ
ト結果ｔ3 とｔ4 は和演算部１６で和演算がなされ、そ
の演算結果ｔ5 がこの装置の出力とされる。なお和演算
部１６はｔ3 とｔ4 の加算、論理和、排他的論理和の何
れでもよい。以下和演算はこのことを意味する。以上の
各部を動作させるための制御、その動作に必要なデータ
を記憶部１１から読出す処理などは制御部１７により行
われる。
【００１１】なお、記憶部１１にＨを記憶しておくこと
なく、破線で示すように、反転部１８によりＬをビット
反転して論理積部１３へ供給してもよい。逆にＬを記憶
しておくことなくＨをビット反転して論理積部１２へ供
給してもよい。論理積部１２，１３の一方を省略して、
Ｓ∩ＬとＳ∩Ｈの一方を行った後、他方を行ってもよ
い。循環シフト部１４，１５も同様に一方を省略して、
順次ｔ3 ，ｔ4 を得るようにしてもよい。
なく、破線で示すように、反転部１８によりＬをビット
反転して論理積部１３へ供給してもよい。逆にＬを記憶
しておくことなくＨをビット反転して論理積部１２へ供
給してもよい。論理積部１２，１３の一方を省略して、
Ｓ∩ＬとＳ∩Ｈの一方を行った後、他方を行ってもよ
い。循環シフト部１４，１５も同様に一方を省略して、
順次ｔ3 ，ｔ4 を得るようにしてもよい。
【００１２】この装置をコンピュータによりプログラム
を実行させて機能させることもできる。例えば図２に示
すように、入出力部２１、ｂｘ−ｙ，（ｘ＋２）ｂ−
ｙ，Ｌ，Ｈが格納された記憶部１１、この発明による逆
順バイト列循環シフトプログラムが格納されたメモリ２
３、プロセッサ２４はバス２５に接続されている。逆順
バイト列循環シフトプログラムはＣＤ−ＲＯＭ、磁気デ
ィスクなどの記録媒体からメモリ２３に予めインストー
ルされてある。
を実行させて機能させることもできる。例えば図２に示
すように、入出力部２１、ｂｘ−ｙ，（ｘ＋２）ｂ−
ｙ，Ｌ，Ｈが格納された記憶部１１、この発明による逆
順バイト列循環シフトプログラムが格納されたメモリ２
３、プロセッサ２４はバス２５に接続されている。逆順
バイト列循環シフトプログラムはＣＤ−ＲＯＭ、磁気デ
ィスクなどの記録媒体からメモリ２３に予めインストー
ルされてある。
【００１３】この装置は図３に示す手順に従って動作す
る。 Ｓｔｅｐ１：入出力部２１に入力された左循環シフトす
べきデータＳが入力されると記憶部１１に格納する。 Ｓｔｅｐ２：記憶部１１からＳとＬを取出し、これらの
論理積を演算し、その結果ｔ1 ←Ｓ∩Ｌを記憶部１１に
格納する。 Ｓｔｅｐ３：記憶部１１からＳとＨを取出し、これらの
論理積を演算し、その結果ｔ2 ←Ｓ∩Ｈを記憶部１１に
格納する。
る。 Ｓｔｅｐ１：入出力部２１に入力された左循環シフトす
べきデータＳが入力されると記憶部１１に格納する。 Ｓｔｅｐ２：記憶部１１からＳとＬを取出し、これらの
論理積を演算し、その結果ｔ1 ←Ｓ∩Ｌを記憶部１１に
格納する。 Ｓｔｅｐ３：記憶部１１からＳとＨを取出し、これらの
論理積を演算し、その結果ｔ2 ←Ｓ∩Ｈを記憶部１１に
格納する。
【００１４】Ｓｔｅｐ４：記憶部１１からｔ1 とｂｘ−
ｙを取出し、ｔ1 をｂｘ−ｙ右循環シフトし、その結果
ｔ3 ←ｔ1 Ｒｏｔbx-yを記憶部１１に格納する。 Ｓｔｅｐ５：記憶部１１からｔ2 と（ｘ＋２）ｂ−ｙを
取出し、ｔ2 を（ｘ＋２）ｂ−ｙ右循環シフトし、その
結果ｔ4 ←ｔ2 Ｒｏｔ(x+2)b-yを得、記憶部１１に格納
する。 Ｓｔｅｐ６：記憶部１１からｔ3 ，ｔ4 を取出し、これ
らを和演算する。
ｙを取出し、ｔ1 をｂｘ−ｙ右循環シフトし、その結果
ｔ3 ←ｔ1 Ｒｏｔbx-yを記憶部１１に格納する。 Ｓｔｅｐ５：記憶部１１からｔ2 と（ｘ＋２）ｂ−ｙを
取出し、ｔ2 を（ｘ＋２）ｂ−ｙ右循環シフトし、その
結果ｔ4 ←ｔ2 Ｒｏｔ(x+2)b-yを得、記憶部１１に格納
する。 Ｓｔｅｐ６：記憶部１１からｔ3 ，ｔ4 を取出し、これ
らを和演算する。
【００１５】Ｓｔｅｐ７：その和演算の結果ｔ5 ←ｔ3
＋ｔ4 を入出力部２１より外部へ出力する。 なお、上記実施例において、Ｓｔｅｐ２、３の順序、Ｓ
ｔｅｐ４、５の順序はそれぞれどちらを先に行ってもよ
い。また、プロセッサ２４によってはＳｔｅｐ２、４
と、Ｓｔｅｐ３、５を並列実行してもよい。更にプロセ
ッサ２４によってはＳとＬを入力して、Ｓ∩Ｈを一命令
で演算できるものがあり、それを利用する場合は、記憶
部１１にＨを記憶する必要はない。またよく知られてい
るように、循環シフトはシフトと論理和などの組合せに
より実現できることに注意されたい。
＋ｔ4 を入出力部２１より外部へ出力する。 なお、上記実施例において、Ｓｔｅｐ２、３の順序、Ｓ
ｔｅｐ４、５の順序はそれぞれどちらを先に行ってもよ
い。また、プロセッサ２４によってはＳｔｅｐ２、４
と、Ｓｔｅｐ３、５を並列実行してもよい。更にプロセ
ッサ２４によってはＳとＬを入力して、Ｓ∩Ｈを一命令
で演算できるものがあり、それを利用する場合は、記憶
部１１にＨを記憶する必要はない。またよく知られてい
るように、循環シフトはシフトと論理和などの組合せに
より実現できることに注意されたい。
【００１６】
（ｕ∩ｖ）Ｒｏｔz ＝ｕＲｏｔz ∩ｖＲｏｔz
が成立する。従ってこの関係を用いて、式（１）におい
てシフト循環を先に行った後、論理積を演算してもよ
い。この場合の装置機能構成例を図４に示す。この場合
は記憶部１１にＬ，Ｈの代りに、Ｌをｂｘ−ｙビット右
循環シフトした値ｄ 1 ←ＬＲｏｔbx-yと、Ｈを（ｘ＋
２）ｂ−ｙビット右循環シフトした値ｄ2 ←ＨＲｏｔ
(x+2)b-yを格納しておく。またこの場合に装置をコンピ
ュータにより処理させる場合の手順の例を図５に示す。
てシフト循環を先に行った後、論理積を演算してもよ
い。この場合の装置機能構成例を図４に示す。この場合
は記憶部１１にＬ，Ｈの代りに、Ｌをｂｘ−ｙビット右
循環シフトした値ｄ 1 ←ＬＲｏｔbx-yと、Ｈを（ｘ＋
２）ｂ−ｙビット右循環シフトした値ｄ2 ←ＨＲｏｔ
(x+2)b-yを格納しておく。またこの場合に装置をコンピ
ュータにより処理させる場合の手順の例を図５に示す。
【００１７】データＳが入力されると（Ｓｔｅｐ１）、
先ず循環シフト部１４，１５でそれぞれＳをｂｘ−ｙビ
ット右循環シフト、（ｘ＋２）ｂ−ｙビット右循環シフ
トし、ｔ1 ←ＳＲｏｔbx-y，ｔ2 ←ＳＲｏｔ(x+2)b-yを
求める（Ｓｔｅｐ２、３）。次にこれら循環シフト結果
ｔ1 ，ｔ2 と記憶部１１内のｄ1 ，ｄ2 との論理積を論
理積部１２，１３で演算し、演算結果ｔ3 ←ｔ1 ∩
ｄ1 ，ｔ4 ←ｔ2 ∩ｄ2を得る（Ｓｔｅｐ４、５）。
先ず循環シフト部１４，１５でそれぞれＳをｂｘ−ｙビ
ット右循環シフト、（ｘ＋２）ｂ−ｙビット右循環シフ
トし、ｔ1 ←ＳＲｏｔbx-y，ｔ2 ←ＳＲｏｔ(x+2)b-yを
求める（Ｓｔｅｐ２、３）。次にこれら循環シフト結果
ｔ1 ，ｔ2 と記憶部１１内のｄ1 ，ｄ2 との論理積を論
理積部１２，１３で演算し、演算結果ｔ3 ←ｔ1 ∩
ｄ1 ，ｔ4 ←ｔ2 ∩ｄ2を得る（Ｓｔｅｐ４、５）。
【００１８】これら論理積の結果ｔ3 とｔ4 を和演算部
１６で和演算ｔ3 ＋ｔ4 を行い、その演算結果ｔ5 を外
部に出力する（Ｓｔｅｐ６、７）。この場合もＳｔｅｐ
２、３の順、Ｓｔｅｐ４、５の順はどちらを先に行って
もよく、またそれぞれを並列演算してもよい。第２の実施例 シフト量ｂｘ＋ｙについて、ｘ＝０の場合、式（１）は
次のように書き換えられる。
１６で和演算ｔ3 ＋ｔ4 を行い、その演算結果ｔ5 を外
部に出力する（Ｓｔｅｐ６、７）。この場合もＳｔｅｐ
２、３の順、Ｓｔｅｐ４、５の順はどちらを先に行って
もよく、またそれぞれを並列演算してもよい。第２の実施例 シフト量ｂｘ＋ｙについて、ｘ＝０の場合、式（１）は
次のように書き換えられる。
【００１９】
（（Ｓ∩Ｌ）Ｒｏｔ-y）＋（（Ｓ∩Ｈ）Ｒｏｔ2b-y）
この式の第１項目は（Ｓ∩Ｌ）をｙビットだけ左循環シ
フトすることになる。図１０ＧからわかるようにＬは各
バイトの上位ｙビットは論理“０”であり、従ってＳ∩
Ｌもその各バイトの上位ｙビットは論理“０”であるか
ら、−ｙビット右循環シフトは、ただのｙビット左シフ
トで実現できる。つまり、 （（Ｓ∩Ｌ）>>-y）＋（（Ｓ∩Ｈ）Ｒｏｔ2b-y） を計算すればよい。循環シフトの効率が単なるシフトよ
り悪いプロセッサの場合には、この方法は有効である。
フトすることになる。図１０ＧからわかるようにＬは各
バイトの上位ｙビットは論理“０”であり、従ってＳ∩
Ｌもその各バイトの上位ｙビットは論理“０”であるか
ら、−ｙビット右循環シフトは、ただのｙビット左シフ
トで実現できる。つまり、 （（Ｓ∩Ｌ）>>-y）＋（（Ｓ∩Ｈ）Ｒｏｔ2b-y） を計算すればよい。循環シフトの効率が単なるシフトよ
り悪いプロセッサの場合には、この方法は有効である。
【００２０】この場合は図１中のシフト循環部１４が図
６Ａに示すようにｔ1 をｙビット左シフトさせるシフト
部１４′となり、シフト循環部１５の循環シフトのビッ
ト数が２ｂ−ｙとなり、また図３中のＳｔｅｐ４が図７
に示すようにｔ3←ｔ1 >>-yとなり、Ｓｔｅｐ５がｔ4
←ｔ2 Ｒｏｔ2b-yとなる。同様に図４中の循環シフト部
１４が図６Ｂに示すようにＳをｙビット左シフトさせて
シフト部１４′となり、シフト循環部１５の循環シフト
のビット数が２ｂ−ｙとなり、また図５中のＳｔｅｐ２
が図８に示すようにｔ1 ←Ｓ>>-yとなり、Ｓｔｅｐ３が
ｔ2 ←ＳＲｏｔ 2b-yとなる。
６Ａに示すようにｔ1 をｙビット左シフトさせるシフト
部１４′となり、シフト循環部１５の循環シフトのビッ
ト数が２ｂ−ｙとなり、また図３中のＳｔｅｐ４が図７
に示すようにｔ3←ｔ1 >>-yとなり、Ｓｔｅｐ５がｔ4
←ｔ2 Ｒｏｔ2b-yとなる。同様に図４中の循環シフト部
１４が図６Ｂに示すようにＳをｙビット左シフトさせて
シフト部１４′となり、シフト循環部１５の循環シフト
のビット数が２ｂ−ｙとなり、また図５中のＳｔｅｐ２
が図８に示すようにｔ1 ←Ｓ>>-yとなり、Ｓｔｅｐ３が
ｔ2 ←ＳＲｏｔ 2b-yとなる。
【００２１】また、ｙ＝１の場合は、>>-1の計算をすれ
ばよく、この計算は、シフト処理を行う代わりに、加算
処理を用いて ｔ3 ←ｔ1 ＋ｔ1 またはｔ１←Ｓ＋Ｓ と求めてもよい。つまり図６Ａ，Ｂの代りに加算部１
４″を用いてｔ1 ＋ｔ1 （又はＳ＋Ｓ）を計算してもよ
く、図７中のＳｔｅｐ４の処理をｔ3 ←ｔ1 ＋ｔ1とし
てもよく、図８中のＳｔｅｐ２をｔ1 ←Ｓ＋Ｓとしても
よい。プロセッサによってはシフト処理よりも加算処理
の方が効率よく実行できる場合があり、その場合は全体
としての演算処理を効率的に行える。第３の実施例 シフト量ｂｘ＋ｙについて、ｙ＝０の場合、ｑを求める
式から図１０Ｆには１バイト中の各ビットが論理“１”
となり、従ってＬの全てのビットは１かつＨ＝０である
から、式（１）は次のように書き換えられる。
ばよく、この計算は、シフト処理を行う代わりに、加算
処理を用いて ｔ3 ←ｔ1 ＋ｔ1 またはｔ１←Ｓ＋Ｓ と求めてもよい。つまり図６Ａ，Ｂの代りに加算部１
４″を用いてｔ1 ＋ｔ1 （又はＳ＋Ｓ）を計算してもよ
く、図７中のＳｔｅｐ４の処理をｔ3 ←ｔ1 ＋ｔ1とし
てもよく、図８中のＳｔｅｐ２をｔ1 ←Ｓ＋Ｓとしても
よい。プロセッサによってはシフト処理よりも加算処理
の方が効率よく実行できる場合があり、その場合は全体
としての演算処理を効率的に行える。第３の実施例 シフト量ｂｘ＋ｙについて、ｙ＝０の場合、ｑを求める
式から図１０Ｆには１バイト中の各ビットが論理“１”
となり、従ってＬの全てのビットは１かつＨ＝０である
から、式（１）は次のように書き換えられる。
【００２２】ＳＲｏｔbx
従って、左循環シフトは図９に示すようにシフト方向を
逆にするだけで実現できる。この装置は以下の通り動作
する。 Ｓｔｅｐ１：入出力部から循環シフトすべきデータＳが
入力されると、 Ｓｔｅｐ２：循環シフト部１４を使いＳをｂｘだけ右循
環シフトしてｔ←ＳＲｏｔbxを得る。
逆にするだけで実現できる。この装置は以下の通り動作
する。 Ｓｔｅｐ１：入出力部から循環シフトすべきデータＳが
入力されると、 Ｓｔｅｐ２：循環シフト部１４を使いＳをｂｘだけ右循
環シフトしてｔ←ＳＲｏｔbxを得る。
【００２３】Ｓｔｅｐ３：入出力部からｔを外部へ出力
する。 また、このｙ＝０の場合はシフト方向を逆にするだけで
実現できているので、ｘが固定されていなくても高速に
計算可能である。つまりｘを記憶部１１に記憶しておく
ことなく、外部から所望の値のｘを入力してもよい。先
に述べたようにＳをｂｘ＋ｙビット右循環シフトさせる
場合はｑの値をΣi= y b-1２i とすれば、その他の処理は
前記各実施例において循環シフト方向、シフト方向を逆
にして同様に行えばよい。また前述した左循環シフトを
利用してｂｘ’＋ｙ’ビット右循環シフトを行うにはｂ
ｗ−（ｂｘ’＋ｙ’）＝ｂ（ｗ−ｘ’＋１）＋（ｂ−
ｙ’）より、先の実施例においてｘ＝ｗ−ｘ’＋１と
し、ｙ＝ｂ−ｙ’とし処理してもよい。
する。 また、このｙ＝０の場合はシフト方向を逆にするだけで
実現できているので、ｘが固定されていなくても高速に
計算可能である。つまりｘを記憶部１１に記憶しておく
ことなく、外部から所望の値のｘを入力してもよい。先
に述べたようにＳをｂｘ＋ｙビット右循環シフトさせる
場合はｑの値をΣi= y b-1２i とすれば、その他の処理は
前記各実施例において循環シフト方向、シフト方向を逆
にして同様に行えばよい。また前述した左循環シフトを
利用してｂｘ’＋ｙ’ビット右循環シフトを行うにはｂ
ｗ−（ｂｘ’＋ｙ’）＝ｂ（ｗ−ｘ’＋１）＋（ｂ−
ｙ’）より、先の実施例においてｘ＝ｗ−ｘ’＋１と
し、ｙ＝ｂ−ｙ’とし処理してもよい。
【００２４】なおこの発明はメモリのendianとレジスタ
のendianとが異なる場合に限らず、要は仕様記述に用い
られているendianと実装環境のendianに違いがある場合
に、バイトごと配列が逆とされたデータを循環シフトす
る場合に適用できる。
のendianとが異なる場合に限らず、要は仕様記述に用い
られているendianと実装環境のendianに違いがある場合
に、バイトごと配列が逆とされたデータを循環シフトす
る場合に適用できる。
【００２５】
【発明の効果】以上述べたようにこの発明によれば、en
dian変換をせずに循環シフトが簡単に計算でき、高速に
処理することができる。
dian変換をせずに循環シフトが簡単に計算でき、高速に
処理することができる。
【図１】この発明の第１の実施例の機能構成例を示す
図。
図。
【図２】この発明装置をコンピュータにより構成する場
合の例を示す図。
合の例を示す図。
【図３】図１に示した装置の処理手順の例を示す流れ
図。
図。
【図４】この発明の第１の実施例の他の機能構成例を示
す図。
す図。
【図５】図４に示した装置の処理手順の例を示す流れ
図。
図。
【図６】この発明の第２の実施例の第１の実施例との異
なる部分の一部を示す図。
なる部分の一部を示す図。
【図７】この発明の第２の実施例の処理手順の例を示す
流れ図。
流れ図。
【図８】この発明の第２の実施例の処理手順の他の例を
示す流れ図。
示す流れ図。
【図９】この発明の第３の実施例の機能構成例を示す
図。
図。
【図１０】Ａ，Ｂはメモリ上のデータ配列例を、Ｃ，Ｄ
はレジスタ上のデータ配列例を、Ｅ〜Ｇはそれぞれρ，
ｑ，Ｌの各データ例を、Ｈは右循環シフトにおけるｑの
データ例をそれぞれ示す図である。
はレジスタ上のデータ配列例を、Ｅ〜Ｇはそれぞれρ，
ｑ，Ｌの各データ例を、Ｈは右循環シフトにおけるｑの
データ例をそれぞれ示す図である。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 神田雅透，盛合志帆，青木和麻呂，植
田広樹，大久保美也子，高嶋洋一，太田
和夫，松本勉，“128ビットブロック暗
号Ｅ２の提案”，電子情報通信学会技術
研究報告（ＩＳＥＣ98−10〜19），日
本，社団法人電子情報通信学会，1998年
７月30日，Ｖｏｌ．98，Ｎｏ．227,
ｐ．13−24
Claims (7)
- 【請求項１】 メモリからデータを読出してシフトレジ
スタに格納すると、データのバイト配列が逆となる装置
に設けられ、１バイトがｂビット、１ワードがｗバイト
で、バイトごとの配列が逆とされた１ワードデータＳが
入力されて、ｂｘ＋ｙ（０≦ｙ＜ｂ）ビット循環シフト
する装置であって、 ｂｘ−ｙ，（ｘ＋２）ｂ−ｙ，Ｌ（各バイトごとに上記
循環シフト方向からｂ−ｙビット数だけ論理“１”をも
つ１ワードのデータ）とその反転データＨが格納された
記憶手段と、 ＳとＬ、Ｈが入力されてＳとＬの論理積を演算してｔ1
を出力し、ＳとＨの論理積を演算してｔ2 を出力する論
理積手段と、 ｔ1 とｂｘ−ｙが入力されてｔ1 をｂｘ−ｙだけ、上記
循環シフト方向と逆方向に循環シフトしてｔ3 を出力
し、ｔ2 と（ｘ＋２）ｂ−ｙが入力されて、ｔ2 を（ｘ
＋２）ｂ−ｙだけ、上記逆方向に循環シフトしてｔ4 を
出力する循環シフト手段と、 ｔ3 とｔ4 が入力され、これらの和を演算してその演算
結果を装置より出力する和演算手段とよりなることを特
徴とする逆順バイト列循環シフト装置。 - 【請求項２】 メモリからデータを読出してシフトレジ
スタに格納すると、データのバイト配列が逆となる装置
に設けられ、１バイトがｂビット、１ワードがｗバイト
で、バイトごとの配列が逆とされた１ワードデータＳが
入力されて、ｂｘ＋ｙ（０≦ｙ＜ｂ）ビット循環シフト
する装置であって、 ｂｘ−ｙ，（ｘ＋２）ｂ−ｙ，Ｌ（各バイトごとに上記
循環シフト方向からｂ−ｙビット数だけ論理“１”をも
つ１ワードのデータ）を上記ビット循環シフトと逆方向
にｂｘ−ｙビット循環シフトしたデータｄ1 、Ｌをビッ
ト反転したデータを上記逆方向に（ｘ＋２）ｂ−ｙビッ
ト循環シフトしたデータｄ2 が格納された記憶手段と、 Ｓとｂｘ−ｙが入力されてＳをｂｘ−ｙだけ、上記逆方
向に循環シフトしてｔ1 を出力し、Ｓと（ｘ＋２）ｂ−
ｙが入力されて、ｔ2 を（ｘ＋２）ｂ−ｙだけ、上記逆
方向に循環シフトしてｔ3 を出力する循環シフト手段
と、 ｔ1 とｄ1 が入力されてｔ1 とｄ1 の論理積を演算して
ｔ3 を出力し、ｔ2 とｄ2 が入力されて、ｔ2 とｄ2 の
論理積を演算してｔ4 を出力する論理積手段と、 ｔ3 とｔ4 が入力され、これらの和を演算してその演算
結果を装置より出力する和演算手段とよりなることを特
徴とする逆順バイト列循環シフト装置。 - 【請求項３】 メモリからデータを読出してシフトレジ
スタに格納すると、データのバイト配列が逆となる装置
に設けられ、１バイトがｂビット、１ワードがｗバイト
で、バイトごとの配列が逆とされた１ワードデータＳが
入力されて、ｂｘ＋ｙ（０≦ｙ＜ｂ）ビット循環シフト
する装置であって、 ｂｘ−ｙ，（ｘ＋２）ｂ−ｙ，Ｌ（各バイトごとに上記
循環シフト方向からｂ−ｙビット数だけ論理“１”をも
つ１ワードのデータ）が格納された記憶手段と、 ＳとＬが入力されてＳとＬの論理積を演算してｔ1 を出
力し、ＳとＬの反転との論理積を演算してｔ2 を出力す
る論理積手段と、 ｔ1 とｂｘ−ｙが入力されてｔ1 をｂｘ−ｙだけ、上記
循環シフト方向と逆方向に循環シフトしてｔ3 を出力
し、ｔ2 と（ｘ＋２）ｂ−ｙが入力されて、ｔ2 を（ｘ
＋２）ｂ−ｙだけ、上記逆方向に循環シフトしてｔ4 を
出力する循環シフト手段と、 ｔ3 とｔ4 が入力され、これらの和を演算してその演算
結果を装置より出力する和演算手段とよりなることを特
徴とする逆順バイト列循環シフト装置。 - 【請求項４】 ｘ＝０であって、上記ｂｘ−ｙビット逆
方向循環シフト手段は上記ビット循環シフト方向と同一
方向にｙビットシフトする手段であることを特徴とする
請求項１乃至３の何れかに記載の逆順バイト列循環シフ
ト装置。 - 【請求項５】 ｙ＝１であって、 上記ｙビットシフト手段は、そのシフト対象データを２
つ加算してｙビットシフト結果を得る手段であることを
特徴とする請求項４記載のバイト列循環シフト装置。 - 【請求項６】 メモリからデータを読出してシフトレジ
スタに格納すると、データのバイト配列が逆となる装置
に設けられ、１バイトがｂビット、１ワードがｗバイト
で、バイトごとの配列が逆とされた１ワードデータＳが
入力されてｘビット循環シフトする装置であって、Ｓとｘが入力され、 Ｓをｂｘだけ、上記ビット循環シフ
ト方向と逆方向に循環シフトし、そのシフト結果を出力
する循環シフト手段を備えることを特徴とする逆順バイ
ト列循環シフト装置。 - 【請求項７】 請求項１乃至６の何れかに記載の逆順バ
イト列循環シフト装置としてコンピュータを実行させる
ためのプログラムを記録したコンピュータ読み取り可能
な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209799A JP3494619B2 (ja) | 2000-07-11 | 2000-07-11 | 逆順バイト列循環シフト装置及びそのプログラム記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209799A JP3494619B2 (ja) | 2000-07-11 | 2000-07-11 | 逆順バイト列循環シフト装置及びそのプログラム記録媒体 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002023631A JP2002023631A (ja) | 2002-01-23 |
| JP3494619B2 true JP3494619B2 (ja) | 2004-02-09 |
| JP2002023631A5 JP2002023631A5 (ja) | 2004-10-14 |
Family
ID=18706154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000209799A Expired - Lifetime JP3494619B2 (ja) | 2000-07-11 | 2000-07-11 | 逆順バイト列循環シフト装置及びそのプログラム記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3494619B2 (ja) |
-
2000
- 2000-07-11 JP JP2000209799A patent/JP3494619B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 神田雅透，盛合志帆，青木和麻呂，植田広樹，大久保美也子，高嶋洋一，太田和夫，松本勉，"１２８ビットブロック暗号Ｅ２の提案"，電子情報通信学会技術研究報告（ＩＳＥＣ９８−１０〜１９），日本，社団法人電子情報通信学会，１９９８年 ７月３０日，Ｖｏｌ．９８，Ｎｏ．２２７，ｐ．１３−２４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002023631A (ja) | 2002-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2003213318B2 (en) | Block cipher apparatus using auxiliary transformation | |
| JP3818263B2 (ja) | Ａｅｓ暗号処理装置、ａｅｓ復号処理装置、ａｅｓ暗号・復号処理装置、ａｅｓ暗号処理方法、ａｅｓ復号処理方法、および、ａｅｓ暗号・復号処理方法 | |
| US8340280B2 (en) | Using a single instruction multiple data (SIMD) instruction to speed up galois counter mode (GCM) computations | |
| JP4905000B2 (ja) | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム | |
| JP5055993B2 (ja) | 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム | |
| CA2319135C (en) | Data transformation device and recording medium having recorded thereon a program for implementing the same | |
| US8150031B2 (en) | Method and apparatus to perform redundant array of independent disks (RAID) operations | |
| JP2003015522A (ja) | 暗号回路 | |
| TW201105080A (en) | Processor instructions for improved AES encryption and decryption | |
| JP4025722B2 (ja) | データ暗号化のための方法および装置 | |
| JP3012732B2 (ja) | ブロック暗号処理装置 | |
| JP3494619B2 (ja) | 逆順バイト列循環シフト装置及びそのプログラム記録媒体 | |
| JP4515716B2 (ja) | 拡大鍵生成装置、暗号化装置および暗号化システム | |
| WO2004070510A2 (en) | Device and method of manipulating masked data | |
| KR100425956B1 (ko) | 동작 진행 중 라운드 키 계산 방식을 이용한 seed 암호 및 복호 회로 | |
| KR20020087331A (ko) | 부분 라운드간 파이프라인 기법을 이용한 AES Rijndael암호 및 복호 회로 | |
| JPH1124558A (ja) | 暗号装置 | |
| JP5354914B2 (ja) | 暗号処理装置及び復号処理装置及びプログラム | |
| JPH09251267A (ja) | 暗号化装置及び暗号化方法 | |
| KR102282363B1 (ko) | 비트 시리얼 hight 연산 장치 및 그 방법, 그 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함하는 컴퓨터 판독 가능한 기록매체 및 컴퓨터 프로그램 | |
| JP2003316260A (ja) | 演算装置、暗号化復号化演算装置およびデータ受信装置 | |
| JPH0744375A (ja) | 暗号化データ処理装置 | |
| JP3371981B2 (ja) | ブロック暗号作成装置 | |
| KR100840944B1 (ko) | 역믹스컬럼블록 장치 및 이를 이용한 곱셈연산방법 | |
| KR20030087893A (ko) | 라운드 키의 온라인 계산 기능을 갖는 모듈화 구조의 AESRijndael 라운드 키 생성 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3494619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |