JP3492105B2 - ハードウェア／ソフトウェア協調シミュレーション装置及びシミュレーション方法 - Google Patents
ハードウェア／ソフトウェア協調シミュレーション装置及びシミュレーション方法Info
- Publication number
- JP3492105B2 JP3492105B2 JP22962196A JP22962196A JP3492105B2 JP 3492105 B2 JP3492105 B2 JP 3492105B2 JP 22962196 A JP22962196 A JP 22962196A JP 22962196 A JP22962196 A JP 22962196A JP 3492105 B2 JP3492105 B2 JP 3492105B2
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- event
- event occurrence
- hardware
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ハードウェア／ソ
フトウェア協調シミュレータ及びその方法に係り、特に
ハードウェアとソフトウェアから構成される論理システ
ムを設計する場合に、ハードウェア部分の機能とソフト
ウェア部分の機能を同時に検証する協調シミュレーショ
ンを実現する装置の構成に関する。
フトウェア協調シミュレータ及びその方法に係り、特に
ハードウェアとソフトウェアから構成される論理システ
ムを設計する場合に、ハードウェア部分の機能とソフト
ウェア部分の機能を同時に検証する協調シミュレーショ
ンを実現する装置の構成に関する。
【０００２】
【従来の技術】近年、プロセッサの高性能化に伴い、従
来ハードウェアでしか性能を満足できなかった機能が、
ソフトウェアでも実現できるようになってきている。こ
のような機能を実現する場合、効率的にシステムを構築
するためには、ハードウェアとソフトウェアのトレード
オフを定量的に見ながら並行設計を行う必要がある。
来ハードウェアでしか性能を満足できなかった機能が、
ソフトウェアでも実現できるようになってきている。こ
のような機能を実現する場合、効率的にシステムを構築
するためには、ハードウェアとソフトウェアのトレード
オフを定量的に見ながら並行設計を行う必要がある。
【０００３】以上のような必要から、近年、ハードウェ
アとソフトウェアの協調設計への要求が高まっている。
特に、ハードウェアとソフトウェアの整合性まで含めた
システム全体の機能検証は、設計効率を向上させる上
で、非常に重要であり、このためにはハードウェア部分
の機能と、ソフトウェア部分の機能を同時にシミュレー
ションできる、ハードウェア・ソフトウェア協調シミュ
レータが必須となってくる。
アとソフトウェアの協調設計への要求が高まっている。
特に、ハードウェアとソフトウェアの整合性まで含めた
システム全体の機能検証は、設計効率を向上させる上
で、非常に重要であり、このためにはハードウェア部分
の機能と、ソフトウェア部分の機能を同時にシミュレー
ションできる、ハードウェア・ソフトウェア協調シミュ
レータが必須となってくる。
【０００４】従来のハードウェア・ソフトウェア協調シ
ミュレータは、ＶＨＤＬやＶｅｒｉｌｏｇ−ＨＤＬとい
ったハードウェア記述言語のシミュレータを、ハードウ
ェア部分のシミュレータとし、一方で、プロセッサの命
令レベルでの動作を、Ｃ言語などで記述したプログラム
を、ソフトウェア部分のシミュレータとし、これらの２
つの異なるシミュレータを同時に動作させながらシミュ
レーションを実行する形式のものが多い。この場合は、
もちろん双方のシミュレータを同期して動作させ、両者
の協調を取る必要がある。その理由は、双方のシミュレ
ータ間でやり取りするイベントが、何時発生するかが、
実際にシミュレーションを実行しないと判明せず、同期
がとれていないと、シミュレータの状態を過去のある時
点の状態まで戻す必要が発生し、そのためのオーバーヘ
ッドが非常に大きくなるためである。
ミュレータは、ＶＨＤＬやＶｅｒｉｌｏｇ−ＨＤＬとい
ったハードウェア記述言語のシミュレータを、ハードウ
ェア部分のシミュレータとし、一方で、プロセッサの命
令レベルでの動作を、Ｃ言語などで記述したプログラム
を、ソフトウェア部分のシミュレータとし、これらの２
つの異なるシミュレータを同時に動作させながらシミュ
レーションを実行する形式のものが多い。この場合は、
もちろん双方のシミュレータを同期して動作させ、両者
の協調を取る必要がある。その理由は、双方のシミュレ
ータ間でやり取りするイベントが、何時発生するかが、
実際にシミュレーションを実行しないと判明せず、同期
がとれていないと、シミュレータの状態を過去のある時
点の状態まで戻す必要が発生し、そのためのオーバーヘ
ッドが非常に大きくなるためである。
【０００５】２つのシミュレータを同期させる方法とし
ては、以下の方法が一般的な手法として知られている。 １）全体の時刻を管理する機能を持たせ、双方のシミュ
レータは、ここからの指示でシミュレーションを実行す
る。 ２）一方を、マスタとし、他方をスレーブとして、互い
のシミュレーション時刻情報をやり取りしながら、スレ
ーブ側がマスタ側を追いかけるようにシミュレーション
を実行する。
ては、以下の方法が一般的な手法として知られている。 １）全体の時刻を管理する機能を持たせ、双方のシミュ
レータは、ここからの指示でシミュレーションを実行す
る。 ２）一方を、マスタとし、他方をスレーブとして、互い
のシミュレーション時刻情報をやり取りしながら、スレ
ーブ側がマスタ側を追いかけるようにシミュレーション
を実行する。
【０００６】以上の各手法のなかで、１）の方法は、最
も簡単に同期を取ることが可能であるが、協調シミュレ
ータ全体として、ある一定の時間刻み単位で時刻が進む
ため、２つのシミュレータの両方に無駄な待ち時間が発
生する。
も簡単に同期を取ることが可能であるが、協調シミュレ
ータ全体として、ある一定の時間刻み単位で時刻が進む
ため、２つのシミュレータの両方に無駄な待ち時間が発
生する。
【０００７】一方、２）の方法は、２つのシミュレータ
が、それぞれ次のシミュレーション時刻情報をやり取り
するために、少なくともどちらか一方のシミュレータが
実行される時刻まで、一気にシミュレーション時刻を進
めることができるという利点があるが、依然として、一
方のシミュレータのみが実行している時には、その実行
が終了するまでの間、他方のシミュレータには無駄な待
ち時間が発生してしまうという問題点が残る。
が、それぞれ次のシミュレーション時刻情報をやり取り
するために、少なくともどちらか一方のシミュレータが
実行される時刻まで、一気にシミュレーション時刻を進
めることができるという利点があるが、依然として、一
方のシミュレータのみが実行している時には、その実行
が終了するまでの間、他方のシミュレータには無駄な待
ち時間が発生してしまうという問題点が残る。
【０００８】つまり、従来のシミュレータ装置は、複数
のシミュレータ間で協調シミュレーションを実行する場
合、各シミュレータを独立したプロセスとして実行さ
せ、シミュレータ間でのイベント情報のやり取りをプロ
セス間の通信で実行する場合が多いが、この場合、各シ
ミュレータは、常に他のシミュレータのシミュレーショ
ン時刻を監視しながら、自信のシミュレーション実行を
制御することになるため、全体の同期を取る必要がでて
くる。この場合のオーバーヘッドはかなり大きく、スピ
ード差の大きなシミュレータ間の協調シミュレーション
では、スピードの早いシミュレータは常にスピードの遅
いシミュレータを待つことになり、全体のスピードは、
常に最もスピードの遅いシミュレータに依存することに
なる。
のシミュレータ間で協調シミュレーションを実行する場
合、各シミュレータを独立したプロセスとして実行さ
せ、シミュレータ間でのイベント情報のやり取りをプロ
セス間の通信で実行する場合が多いが、この場合、各シ
ミュレータは、常に他のシミュレータのシミュレーショ
ン時刻を監視しながら、自信のシミュレーション実行を
制御することになるため、全体の同期を取る必要がでて
くる。この場合のオーバーヘッドはかなり大きく、スピ
ード差の大きなシミュレータ間の協調シミュレーション
では、スピードの早いシミュレータは常にスピードの遅
いシミュレータを待つことになり、全体のスピードは、
常に最もスピードの遅いシミュレータに依存することに
なる。
【０００９】
【発明が解決しようとする課題】以上述べたように、従
来のシミュレータ装置は、ハードウェアとソフトウェア
から構成される論理システムを設計する場合に、ハード
ウェア部分の機能と、ソフトウェア部分の機能を同時に
検証する目的で使用されるハードウェア・ソフトウェア
協調シミュレータにおいて、ハードウェア部分のシミュ
レータと、ソフトウェア部分のシミュレータの２つの異
なるシミュレータを、双方のシミュレーション時刻を同
期させながら、同時に実行させるように構成されている
ので、双方のシミュレーションの進行状況によっては、
一方のシミュレータに無駄な待ち時間が生じ、シミュレ
ーション時間が長くなってしまうという問題点がある。
来のシミュレータ装置は、ハードウェアとソフトウェア
から構成される論理システムを設計する場合に、ハード
ウェア部分の機能と、ソフトウェア部分の機能を同時に
検証する目的で使用されるハードウェア・ソフトウェア
協調シミュレータにおいて、ハードウェア部分のシミュ
レータと、ソフトウェア部分のシミュレータの２つの異
なるシミュレータを、双方のシミュレーション時刻を同
期させながら、同時に実行させるように構成されている
ので、双方のシミュレーションの進行状況によっては、
一方のシミュレータに無駄な待ち時間が生じ、シミュレ
ーション時間が長くなってしまうという問題点がある。
【００１０】本発明の目的は、上記のような従来技術の
問題点を解消し、ハードウェア部分のシミュレータと、
ソフトウェア部分のシミュレータの、２つのシミュレー
タの間で、イベントのやり取りの発生が予想される時刻
を予め求めておき、その時刻をそれぞれのシミュレータ
に通知することにより、お互いに相手の実行完了を無駄
に待つ時間を削減し、ハードウェア・ソフトウェアの協
調シミュレーションを効率良く実行できるハードウェア
／ソフトウェアの協調シミュレーション装置及びシミュ
レーション方法を提供することにある。
問題点を解消し、ハードウェア部分のシミュレータと、
ソフトウェア部分のシミュレータの、２つのシミュレー
タの間で、イベントのやり取りの発生が予想される時刻
を予め求めておき、その時刻をそれぞれのシミュレータ
に通知することにより、お互いに相手の実行完了を無駄
に待つ時間を削減し、ハードウェア・ソフトウェアの協
調シミュレーションを効率良く実行できるハードウェア
／ソフトウェアの協調シミュレーション装置及びシミュ
レーション方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ハードウェアとソフトウェアから構成さ
れる論理システムを設計する際に用いられる、ハードウ
ェア部分の機能とソフトウェア部分の機能を同時に検証
するハードウェア／ソフトウェア協調シミュレーション
装置であって、ハードウェア部分の動作記述をコンパイ
ルしてシミュレーション用データを生成する第１のコン
パイル手段と、前記第１のコンパイル手段が生成するシ
ミュレーション用データを入力してハードウェア部分の
シミュレーションを実行する第１のシミュレーション手
段と、ソフトウェア部分の動作記述をコンパイルして対
象プロセッサの機械語コードを生成する第２のコンパイ
ル手段と、前記第２のコンパイル手段が生成する機械語
コードを入力してソフトウェア部分のシミュレーション
を実行する第２のシミュレーション手段と、前記第１の
コンパイル手段が生成するシミュレーション用データを
解析して前記第１のシミュレーション手段から前記第２
のシミュレーション手段へ出力されるイベントの発生す
るイベント発生時刻情報を抽出する第１のイベント発生
時刻情報抽出手段と、前記第２のコンパイル手段が生成
する機械語コードを解析して前記第２のシミュレーショ
ン手段から前記第１のシミュレーション手段へ出力され
るイベントの発生する命令の位置からイベント発生時刻
情報を抽出する第２のイベント発生時刻情報抽出手段
と、前記第１のイベント発生時刻情報抽出手段により抽
出されたイベント発生時刻情報を元にイベント発生予定
時刻を計算して前記第２のシミュレーション手段に通知
する第１のイベント発生予定時刻通知手段と、前記第２
のイベント発生時刻情報抽出手段により抽出されたイベ
ント発生時刻情報を元にイベント発生予定時刻を計算し
て前記第１のシミュレーション手段に通知する第２のイ
ベント発生予定時刻通知手段と、を具備し、前記第１の
シミュレーション手段は、第２のイベント発生予定時刻
通知手段から通知されたイベント発生予定時刻になった
ら、前記第１のコンパイル手段が生成するシミュレーシ
ョン用データによるハードウェア部分のシミュレーショ
ンの実行状態から、前記第２のシミュレーション手段か
らのイベントを待つ状態に移行し、イベントが入力され
たらこれを処理する手段であり、前記第２のシミュレー
ション手段は、第１のイベント発生予定時刻通知手段か
ら通知されたイベント発生予定時刻になったら、前記第
２のコンパイル手段が生成する機械語コードによるソフ
トウェア部分のシミュレーションの実行状態から、前記
第１のシミュレーション手段からのイベントを待つ状態
に移行し、イベントが入力されたらこれを処理する手段
である、ことを特徴とするハードウェア／ソフトウェア
協調シミュレーション装置を提供するものである。さら
に、本発明は、ハードウェアとソフトウェアから構成さ
れる論理システムを設計する際に実行される、ハードウ
ェア部分の機能とソフトウェア部分の機能を同時に検証
するハードウェア／ソフトウェア協調シミュレーション
装置によるハードウェア／ソフトウェア協調シミュレー
ション方法であって、ハードウェア／ソフトウェア協調
シミュレーション装置における、第１のコンパイル手段
が、ハードウェア部分の動作記述をコンパイルしてシミ
ュレーション用データを生成するステップと、第２のコ
ンパイル手段が、ソフトウェア部分の動作記述をコンパ
イルして対象プロセッサの機械語コードを生成するステ
ップと、第１のイベント発生時刻情報抽出手段が、前記
第１のコンパイル手段が生成したシミュレーション用デ
ータを解析して、前記第１のコンパイル手段が生成する
シミュレーション用データを入力してハードウェア部分
のシミュレーションを実行する第１のシミュレーション
手段から、前記第２のコンパイル手段が生成する機械語
コードを入力してソフトウェア部分のシミュレーション
を実行する第２のシミュレーション手段へ出力されるイ
ベントのイベント発生時刻情報を抽出するステップと、
第２のイベント発生時刻情報抽出手段が、前記第２のコ
ンパイル手段が生成した機械語コードを解析して前記第
２のシミュレーション手段から前記第１のシミュレーシ
ョン手段へ出力されるイベントのイベント発生時刻情報
を抽出するステップと、第１のイベント発生予定時刻通
知手段が、前記第１のイベント発生時刻情報抽出手段が
抽出したイベント発生時刻情報を元にイベント発生予定
時刻を計算して前記第２のシミュレーション手段に通知
するステップと、第２のイベント発生予定時刻通知手段
が、前記第２のイベント発生時刻情報抽出手段が抽出し
たイベント発生時刻情報を元にイベント発生予定時刻を
計算して前記第１のシミュレーション手段に通知するス
テップと、前記第１のシミュレーション手段が、前記第
２のイベント発生予定時刻通知手段から通知されたイベ
ント発生予定時刻になったら、前記第１のコンパイル手
段が生成するシミュレーション用データによるハードウ
ェア部分のシミュレーションの実行状態から、前記第２
のシミュレーション手段からのイベントを待つ状態に移
行し、イベントが入力されたらこれを処理するステップ
と、前記第２のシミュレーション手段が、前記第１のイ
ベント発生予定時刻通知手段から通知されたイベント発
生予定時刻になったら、前記第２のコンパイル手段が生
成する機械語コードによるソフトウェア部分のシミュレ
ーションの実行状態から、前記第１のシミュレーション
手段からのイベントを待つ状態に移行し、イベントが入
力されたらこれを処理するステップと、を有することを
特徴とするハードウェア／ソフトウェア協調シミュレー
ション方法を提供するものである。
に、本発明は、ハードウェアとソフトウェアから構成さ
れる論理システムを設計する際に用いられる、ハードウ
ェア部分の機能とソフトウェア部分の機能を同時に検証
するハードウェア／ソフトウェア協調シミュレーション
装置であって、ハードウェア部分の動作記述をコンパイ
ルしてシミュレーション用データを生成する第１のコン
パイル手段と、前記第１のコンパイル手段が生成するシ
ミュレーション用データを入力してハードウェア部分の
シミュレーションを実行する第１のシミュレーション手
段と、ソフトウェア部分の動作記述をコンパイルして対
象プロセッサの機械語コードを生成する第２のコンパイ
ル手段と、前記第２のコンパイル手段が生成する機械語
コードを入力してソフトウェア部分のシミュレーション
を実行する第２のシミュレーション手段と、前記第１の
コンパイル手段が生成するシミュレーション用データを
解析して前記第１のシミュレーション手段から前記第２
のシミュレーション手段へ出力されるイベントの発生す
るイベント発生時刻情報を抽出する第１のイベント発生
時刻情報抽出手段と、前記第２のコンパイル手段が生成
する機械語コードを解析して前記第２のシミュレーショ
ン手段から前記第１のシミュレーション手段へ出力され
るイベントの発生する命令の位置からイベント発生時刻
情報を抽出する第２のイベント発生時刻情報抽出手段
と、前記第１のイベント発生時刻情報抽出手段により抽
出されたイベント発生時刻情報を元にイベント発生予定
時刻を計算して前記第２のシミュレーション手段に通知
する第１のイベント発生予定時刻通知手段と、前記第２
のイベント発生時刻情報抽出手段により抽出されたイベ
ント発生時刻情報を元にイベント発生予定時刻を計算し
て前記第１のシミュレーション手段に通知する第２のイ
ベント発生予定時刻通知手段と、を具備し、前記第１の
シミュレーション手段は、第２のイベント発生予定時刻
通知手段から通知されたイベント発生予定時刻になった
ら、前記第１のコンパイル手段が生成するシミュレーシ
ョン用データによるハードウェア部分のシミュレーショ
ンの実行状態から、前記第２のシミュレーション手段か
らのイベントを待つ状態に移行し、イベントが入力され
たらこれを処理する手段であり、前記第２のシミュレー
ション手段は、第１のイベント発生予定時刻通知手段か
ら通知されたイベント発生予定時刻になったら、前記第
２のコンパイル手段が生成する機械語コードによるソフ
トウェア部分のシミュレーションの実行状態から、前記
第１のシミュレーション手段からのイベントを待つ状態
に移行し、イベントが入力されたらこれを処理する手段
である、ことを特徴とするハードウェア／ソフトウェア
協調シミュレーション装置を提供するものである。さら
に、本発明は、ハードウェアとソフトウェアから構成さ
れる論理システムを設計する際に実行される、ハードウ
ェア部分の機能とソフトウェア部分の機能を同時に検証
するハードウェア／ソフトウェア協調シミュレーション
装置によるハードウェア／ソフトウェア協調シミュレー
ション方法であって、ハードウェア／ソフトウェア協調
シミュレーション装置における、第１のコンパイル手段
が、ハードウェア部分の動作記述をコンパイルしてシミ
ュレーション用データを生成するステップと、第２のコ
ンパイル手段が、ソフトウェア部分の動作記述をコンパ
イルして対象プロセッサの機械語コードを生成するステ
ップと、第１のイベント発生時刻情報抽出手段が、前記
第１のコンパイル手段が生成したシミュレーション用デ
ータを解析して、前記第１のコンパイル手段が生成する
シミュレーション用データを入力してハードウェア部分
のシミュレーションを実行する第１のシミュレーション
手段から、前記第２のコンパイル手段が生成する機械語
コードを入力してソフトウェア部分のシミュレーション
を実行する第２のシミュレーション手段へ出力されるイ
ベントのイベント発生時刻情報を抽出するステップと、
第２のイベント発生時刻情報抽出手段が、前記第２のコ
ンパイル手段が生成した機械語コードを解析して前記第
２のシミュレーション手段から前記第１のシミュレーシ
ョン手段へ出力されるイベントのイベント発生時刻情報
を抽出するステップと、第１のイベント発生予定時刻通
知手段が、前記第１のイベント発生時刻情報抽出手段が
抽出したイベント発生時刻情報を元にイベント発生予定
時刻を計算して前記第２のシミュレーション手段に通知
するステップと、第２のイベント発生予定時刻通知手段
が、前記第２のイベント発生時刻情報抽出手段が抽出し
たイベント発生時刻情報を元にイベント発生予定時刻を
計算して前記第１のシミュレーション手段に通知するス
テップと、前記第１のシミュレーション手段が、前記第
２のイベント発生予定時刻通知手段から通知されたイベ
ント発生予定時刻になったら、前記第１のコンパイル手
段が生成するシミュレーション用データによるハードウ
ェア部分のシミュレーションの実行状態から、前記第２
のシミュレーション手段からのイベントを待つ状態に移
行し、イベントが入力されたらこれを処理するステップ
と、前記第２のシミュレーション手段が、前記第１のイ
ベント発生予定時刻通知手段から通知されたイベント発
生予定時刻になったら、前記第２のコンパイル手段が生
成する機械語コードによるソフトウェア部分のシミュレ
ーションの実行状態から、前記第１のシミュレーション
手段からのイベントを待つ状態に移行し、イベントが入
力されたらこれを処理するステップと、を有することを
特徴とするハードウェア／ソフトウェア協調シミュレー
ション方法を提供するものである。
【００１２】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態を説明する。
明の実施の形態を説明する。
【００１３】図１は、本発明の実施例１に係るシミュレ
ータのブロック図である。
ータのブロック図である。
【００１４】図において示すように、協調シミュレータ
１は、ハードウェアとソフトウェアから構成される論理
システムのハードウェア部分の動作記述ａをコンパイル
して、シミュレーション用データｂを生成するコンパイ
ル手段２と、コンパイル手段２が生成するシミュレーシ
ョン用データｂを入力してハードウェア部分のシミュレ
ーションを実行するシミュレーション手段３と、ソフト
ウェア部分の動作記述ｃをコンパイルして対象プロセッ
サの機械語コードｄを生成するコンパイル手段４と、コ
ンパイル手段４が生成する機械語コードｄを入力してソ
フトウェア部分のシミュレーションを実行するシミュレ
ーション手段５と、コンパイル手段２が生成するシミュ
レーション用データｂを解析してシミュレーション手段
３からシミュレーション手段５へのイベント発生時刻情
報ｅを抽出するイベント発生予定時刻抽出手段６と、コ
ンパイル手段４が生成する機械語コードｄを解析してシ
ミュレーション手段５からシミュレーション手段３への
イベント発生時刻情報ｆを抽出するイベント発生予定時
刻抽出手段７と、シミュレーション手段３に付加し、イ
ベント発生予定時刻抽出手段６により抽出されたイベン
ト発生時刻情報ｅを基にイベント発生予定時刻を計算し
てシミュレーション手段５に通知するイベント時刻通知
手段８と、シミュレーション手段５に付加し、イベント
発生予定時刻抽出手段７により抽出されたイベント発生
時刻情報ｆを基にイベント発生予定時刻を計算してシミ
ュレーション手段３に通知するイベント時刻通知手段９
と、から構成されている。
１は、ハードウェアとソフトウェアから構成される論理
システムのハードウェア部分の動作記述ａをコンパイル
して、シミュレーション用データｂを生成するコンパイ
ル手段２と、コンパイル手段２が生成するシミュレーシ
ョン用データｂを入力してハードウェア部分のシミュレ
ーションを実行するシミュレーション手段３と、ソフト
ウェア部分の動作記述ｃをコンパイルして対象プロセッ
サの機械語コードｄを生成するコンパイル手段４と、コ
ンパイル手段４が生成する機械語コードｄを入力してソ
フトウェア部分のシミュレーションを実行するシミュレ
ーション手段５と、コンパイル手段２が生成するシミュ
レーション用データｂを解析してシミュレーション手段
３からシミュレーション手段５へのイベント発生時刻情
報ｅを抽出するイベント発生予定時刻抽出手段６と、コ
ンパイル手段４が生成する機械語コードｄを解析してシ
ミュレーション手段５からシミュレーション手段３への
イベント発生時刻情報ｆを抽出するイベント発生予定時
刻抽出手段７と、シミュレーション手段３に付加し、イ
ベント発生予定時刻抽出手段６により抽出されたイベン
ト発生時刻情報ｅを基にイベント発生予定時刻を計算し
てシミュレーション手段５に通知するイベント時刻通知
手段８と、シミュレーション手段５に付加し、イベント
発生予定時刻抽出手段７により抽出されたイベント発生
時刻情報ｆを基にイベント発生予定時刻を計算してシミ
ュレーション手段３に通知するイベント時刻通知手段９
と、から構成されている。
【００１５】図２は、図１の構成の動作を説明するため
のフローチャートであるが、次に、図２に基づいて、図
１の構成における協調シミュレータ１のハードウェア・
ソフトウェア協調シミュレーションの手順について説明
する。
のフローチャートであるが、次に、図２に基づいて、図
１の構成における協調シミュレータ１のハードウェア・
ソフトウェア協調シミュレーションの手順について説明
する。
【００１６】最初に、ステップＳ１において、コンパイ
ル手段２は、ハードウェア部分の動作記述ａをコンパイ
ルし、コンパイル手段４は、ソフトウェア部分の動作記
述ｃをコンパイルする。
ル手段２は、ハードウェア部分の動作記述ａをコンパイ
ルし、コンパイル手段４は、ソフトウェア部分の動作記
述ｃをコンパイルする。
【００１７】続いて、ステップＳ２において、イベント
発生予定時刻抽出手段６ならびに７は、ステップＳ１で
各コンパイル手段２および４が生成した機械語コードｂ
および機械語コードｄのそれぞれを使って、シミュレー
タ間でやり取りされるイベントのイベント発生時刻情報
ｅおよびｆを抽出する。なお、このイベント発生時刻抽
出の手法については後に説明する。
発生予定時刻抽出手段６ならびに７は、ステップＳ１で
各コンパイル手段２および４が生成した機械語コードｂ
および機械語コードｄのそれぞれを使って、シミュレー
タ間でやり取りされるイベントのイベント発生時刻情報
ｅおよびｆを抽出する。なお、このイベント発生時刻抽
出の手法については後に説明する。
【００１８】更に、ステップＳ３において、イベント発
生予定時刻抽出手段６および７は、それぞれステップＳ
２において抽出したイベント発生時刻情報ｅおよびｆか
ら、最初のイベント発生時刻を計算して、シミュレーシ
ョン手段３および５に通知する。なお、このイベント発
生予定時刻の計算方法についても後に説明する。
生予定時刻抽出手段６および７は、それぞれステップＳ
２において抽出したイベント発生時刻情報ｅおよびｆか
ら、最初のイベント発生時刻を計算して、シミュレーシ
ョン手段３および５に通知する。なお、このイベント発
生予定時刻の計算方法についても後に説明する。
【００１９】次に、ステップＳ４において、シミュレー
ション手段３および５は、それぞれシミュレーション用
データｂおよび機械語コードｄを読み込んで、１時刻分
のシミュレーションを実行する。この時、ステップＳ３
で通知したイベント発生予定時刻に変更が生じれば、新
たなイベント発生予定時刻を通知する。
ション手段３および５は、それぞれシミュレーション用
データｂおよび機械語コードｄを読み込んで、１時刻分
のシミュレーションを実行する。この時、ステップＳ３
で通知したイベント発生予定時刻に変更が生じれば、新
たなイベント発生予定時刻を通知する。
【００２０】しかる後に、ステップＳ５において、各シ
ミュレーション手段３および５は、それぞれのシミュレ
ーション時刻が、それぞれのシミュレーション終了時刻
になったか否かを検査する。この検査の結果、シミュレ
ーション時刻が終了時刻でない場合は、ステップＳ６に
移り、各シミュレーション手段３および５は、それぞれ
のシミュレーション時刻がステップＳ３で通知されたイ
ベント発生予定時刻になったか否かを検査する。そし
て、ステップＳ６の動作中に、イベント発生予定時刻に
なった場合、ステップＳ７に移行し、他のシミュレーシ
ョン手段からのイベントを待ち、イベントが入力された
らこれを処理し、ステップＳ３に戻って、新たに次のイ
ベント発生予定時刻を通知してシミュレーションを継続
する。
ミュレーション手段３および５は、それぞれのシミュレ
ーション時刻が、それぞれのシミュレーション終了時刻
になったか否かを検査する。この検査の結果、シミュレ
ーション時刻が終了時刻でない場合は、ステップＳ６に
移り、各シミュレーション手段３および５は、それぞれ
のシミュレーション時刻がステップＳ３で通知されたイ
ベント発生予定時刻になったか否かを検査する。そし
て、ステップＳ６の動作中に、イベント発生予定時刻に
なった場合、ステップＳ７に移行し、他のシミュレーシ
ョン手段からのイベントを待ち、イベントが入力された
らこれを処理し、ステップＳ３に戻って、新たに次のイ
ベント発生予定時刻を通知してシミュレーションを継続
する。
【００２１】なお、ステップＳ６で、イベント発生予定
時刻でない場合は、ステップＳ４に戻ってシミュレーシ
ョンを継続する。
時刻でない場合は、ステップＳ４に戻ってシミュレーシ
ョンを継続する。
【００２２】以上のようにして、ハードウェア・ソフト
ウェア協調シミュレーションを実行し、最終的に、ステ
ップＳ５でシミュレーション時刻が終了時刻になった場
合、ここでハードウェア・ソフトウェア協調シミュレー
ションの処理を終了する。
ウェア協調シミュレーションを実行し、最終的に、ステ
ップＳ５でシミュレーション時刻が終了時刻になった場
合、ここでハードウェア・ソフトウェア協調シミュレー
ションの処理を終了する。
【００２３】図３は、ソフトウェア部分の動作記述ｃ
を、コンパイル手段４でコンパイルして生成される機械
語コードｄの一例を示す説明図であり、対象プロセッサ
の命令２０１〜２０９の列で示している。
を、コンパイル手段４でコンパイルして生成される機械
語コードｄの一例を示す説明図であり、対象プロセッサ
の命令２０１〜２０９の列で示している。
【００２４】図３において、命令２０１は定数のセッ
ト、命令２０４、２０７、２０９はプロセッサ内部レジ
スタの演算、命令２０５、２０８は分岐命令であり、い
ずれもプロセッサ内部のみで処理が完了するが、命令２
０２、２０３は、メモリからのデータロード、命令２０
６は出力ポートへのデータ出力であり、シミュレーショ
ン手段３へのイベントが発生する。
ト、命令２０４、２０７、２０９はプロセッサ内部レジ
スタの演算、命令２０５、２０８は分岐命令であり、い
ずれもプロセッサ内部のみで処理が完了するが、命令２
０２、２０３は、メモリからのデータロード、命令２０
６は出力ポートへのデータ出力であり、シミュレーショ
ン手段３へのイベントが発生する。
【００２５】以上のように、機械語コードｄを解析する
ことにより、容易にシミュレーション手段３へのイベン
トが発生する命令の位置を抽出することができ、プロセ
ッサのクロック周期から、その時刻を特定することが可
能である。また、分岐および収斂の位置についても、同
様にして、容易に抽出可能である。
ことにより、容易にシミュレーション手段３へのイベン
トが発生する命令の位置を抽出することができ、プロセ
ッサのクロック周期から、その時刻を特定することが可
能である。また、分岐および収斂の位置についても、同
様にして、容易に抽出可能である。
【００２６】図４は、ハードウェア部分の動作記述ａ
を、シミュレーション手段３でシミュレーションする際
に与えるテストベクトルの例を示す説明図であり、信号
Ａ、Ｂ、Ｃに対してテストパターンを与える時刻および
値を指定している。
を、シミュレーション手段３でシミュレーションする際
に与えるテストベクトルの例を示す説明図であり、信号
Ａ、Ｂ、Ｃに対してテストパターンを与える時刻および
値を指定している。
【００２７】図４では、それぞれの時刻１００ｎｓｅ
ｃ、５２０ｎｓｅｃ、８９２ｎｓｅｃに、信号Ａ、Ｂ、
Ｃに対して、それぞれ（１、０、０）、（０、０、
１）、（１、１、１）を与えることを示している。そし
て、時刻１００ｎｓｅｃ、５２０ｎｓｅｃ、８９２ｎｓ
ｅｃでは、信号Ａ、Ｂ、Ｃに上記のそれぞれの値を設定
してシミュレーションを実行するため、その時刻、もち
ろん遅延がある場合は、その遅延分だけ遅れた時刻に、
シミュレーション手段５へのイベントが発生する可能性
がある。しかし、それ以外の時刻には、信号変化が生じ
ないため、シミュレーションは実行されずイベントが発
生することはない。したがって、テストベクトルを解析
し、指定されている時刻をイベント発生時刻情報ｅとし
て抽出すればよい。
ｃ、５２０ｎｓｅｃ、８９２ｎｓｅｃに、信号Ａ、Ｂ、
Ｃに対して、それぞれ（１、０、０）、（０、０、
１）、（１、１、１）を与えることを示している。そし
て、時刻１００ｎｓｅｃ、５２０ｎｓｅｃ、８９２ｎｓ
ｅｃでは、信号Ａ、Ｂ、Ｃに上記のそれぞれの値を設定
してシミュレーションを実行するため、その時刻、もち
ろん遅延がある場合は、その遅延分だけ遅れた時刻に、
シミュレーション手段５へのイベントが発生する可能性
がある。しかし、それ以外の時刻には、信号変化が生じ
ないため、シミュレーションは実行されずイベントが発
生することはない。したがって、テストベクトルを解析
し、指定されている時刻をイベント発生時刻情報ｅとし
て抽出すればよい。
【００２８】ただし、ハードウェア部分の動作記述ａに
内部クロックが含まれる場合、この内部クロックによっ
てもシミュレーションが実行され、シミュレーション手
段５へのイベントが発生する可能性がある。内部クロッ
クについては、ハードウェア部分の動作記述ａをコンパ
イル手段２でコンパイルして生成されるシミュレーショ
ン用データｂを解析することで、含まれるか否かを検査
でき、含む場合には、周期情報を抽出すればクロックイ
ベントが生じる時刻がわかるので、これもイベント発生
時刻情報ｅとして抽出しておけばよい。
内部クロックが含まれる場合、この内部クロックによっ
てもシミュレーションが実行され、シミュレーション手
段５へのイベントが発生する可能性がある。内部クロッ
クについては、ハードウェア部分の動作記述ａをコンパ
イル手段２でコンパイルして生成されるシミュレーショ
ン用データｂを解析することで、含まれるか否かを検査
でき、含む場合には、周期情報を抽出すればクロックイ
ベントが生じる時刻がわかるので、これもイベント発生
時刻情報ｅとして抽出しておけばよい。
【００２９】次に、ステップＳ３のイベント発生予定時
刻の計算方法について説明する。
刻の計算方法について説明する。
【００３０】イベント時刻通知手段８は、イベント発生
予定時刻抽出手段６で抽出したイベント発生時刻情報ｅ
を、そのままイベント発生予定時刻として、シミュレー
ション手段５に通知する。信号に遅延が生じる場合は、
イベント発生時刻情報ｅにこの遅延を加えた時刻をイベ
ント発生予定時刻として通知する。
予定時刻抽出手段６で抽出したイベント発生時刻情報ｅ
を、そのままイベント発生予定時刻として、シミュレー
ション手段５に通知する。信号に遅延が生じる場合は、
イベント発生時刻情報ｅにこの遅延を加えた時刻をイベ
ント発生予定時刻として通知する。
【００３１】一方、イベント時刻通知手段９は、イベン
ト発生予定時刻抽出手段７で抽出した命令の相対位置情
報にクロック周期および、その命令が使用するクロック
数を乗じることにより、イベント発生予定時刻を計算す
る。ここで、注意すべきは、イベント発生時刻情報ｆが
そのまま使えるのは、機械語コードｄに条件分岐や、ル
ープがない場合に限られるということである。
ト発生予定時刻抽出手段７で抽出した命令の相対位置情
報にクロック周期および、その命令が使用するクロック
数を乗じることにより、イベント発生予定時刻を計算す
る。ここで、注意すべきは、イベント発生時刻情報ｆが
そのまま使えるのは、機械語コードｄに条件分岐や、ル
ープがない場合に限られるということである。
【００３２】図５は、機械語コードｄに条件分岐や、ル
ープが含まれる場合の、イベント発生予定時刻の計算方
法についての説明図であり、白丸はプロセッサが内部で
処理完了する命令、黒丸はシミュレーション手段３への
イベントが発生する可能性のある命令を示している。な
お、図５（Ａ）は条件分岐が含まれる場合を、同図
（Ｂ）はループが含まれる場合をそれぞれ示している。
ープが含まれる場合の、イベント発生予定時刻の計算方
法についての説明図であり、白丸はプロセッサが内部で
処理完了する命令、黒丸はシミュレーション手段３への
イベントが発生する可能性のある命令を示している。な
お、図５（Ａ）は条件分岐が含まれる場合を、同図
（Ｂ）はループが含まれる場合をそれぞれ示している。
【００３３】まず、条件分岐が含まれる場合、シミュレ
ーションの初めの時点、つまり命令３０１を実行した時
点で、命令３１１を実行する時刻を計算し、イベント発
生予定時刻としてイベント時刻通知手段９からシミュレ
ーション手段３に通知しておく。命令３１１が実行され
ると、次のイベント発生予定時刻を通知する必要がある
が、命令３０２が条件分岐命令であり、命令３１２と命
令３１３のいずれが実行されるかは、この時点では不定
である。
ーションの初めの時点、つまり命令３０１を実行した時
点で、命令３１１を実行する時刻を計算し、イベント発
生予定時刻としてイベント時刻通知手段９からシミュレ
ーション手段３に通知しておく。命令３１１が実行され
ると、次のイベント発生予定時刻を通知する必要がある
が、命令３０２が条件分岐命令であり、命令３１２と命
令３１３のいずれが実行されるかは、この時点では不定
である。
【００３４】この場合、相対位置が命令３１１に近い方
の命令が実行される時刻をイベント発生予定時刻として
通知しておき、命令３０３が実行された時点で、分岐の
方向が予想と違っていたと判断し、命令３１３が実行さ
れる時刻をイベント発生予定時刻として通知し直すよう
にしておく。
の命令が実行される時刻をイベント発生予定時刻として
通知しておき、命令３０３が実行された時点で、分岐の
方向が予想と違っていたと判断し、命令３１３が実行さ
れる時刻をイベント発生予定時刻として通知し直すよう
にしておく。
【００３５】一方、ループが含まれる場合、シミュレー
ションの初めの時点、つまり命令命令３０４を実行した
時点で、命令３１４を実行する時刻をイベント発生予定
時刻としてイベント時刻通知手段９からシミュレーショ
ン手段３に通知しておく。命令３１４が実行されると、
次のイベント発生予定時刻を通知する必要があるが、命
令３０６で命令３０５に戻るようなループを構成してい
るため、仮に命令３１５の相対位置が近くても、命令３
１４が実行される時刻をイベント発生予定時刻として通
知する。
ションの初めの時点、つまり命令命令３０４を実行した
時点で、命令３１４を実行する時刻をイベント発生予定
時刻としてイベント時刻通知手段９からシミュレーショ
ン手段３に通知しておく。命令３１４が実行されると、
次のイベント発生予定時刻を通知する必要があるが、命
令３０６で命令３０５に戻るようなループを構成してい
るため、仮に命令３１５の相対位置が近くても、命令３
１４が実行される時刻をイベント発生予定時刻として通
知する。
【００３６】条件分岐とループが組み合わさった場合で
も、上述したそれぞれの方法を組み合わせることによ
り、イベント発生予定時刻を正しく計算することができ
る。
も、上述したそれぞれの方法を組み合わせることによ
り、イベント発生予定時刻を正しく計算することができ
る。
【００３７】以上説明してきたように、シミュレーショ
ン手段３および５は、相互の間でのイベントが発生する
時刻までは、それぞれ独立にシミュレーションを実行
し、しかも互いに相手のシミュレーションの実行状況に
より無駄に待たされることがなくなるため、結果的にシ
ミュレーション時間が短縮されるという効果がある。
ン手段３および５は、相互の間でのイベントが発生する
時刻までは、それぞれ独立にシミュレーションを実行
し、しかも互いに相手のシミュレーションの実行状況に
より無駄に待たされることがなくなるため、結果的にシ
ミュレーション時間が短縮されるという効果がある。
【００３８】図６は、本発明における効果の説明図であ
り、（Ａ）は従来の方式による場合を、（Ｂ）は本発明
による場合をそれぞれ示している。図は、上から下に向
かって時間の流れを示しており、実線はソフトウェアＳ
Ｗ、ハードウェアＨＷのそれぞれのシミュレーションの
実行中を示しており、破線はソフトウェアＳＷ、ハード
ウェアＨＷの待機中を示している。
り、（Ａ）は従来の方式による場合を、（Ｂ）は本発明
による場合をそれぞれ示している。図は、上から下に向
かって時間の流れを示しており、実線はソフトウェアＳ
Ｗ、ハードウェアＨＷのそれぞれのシミュレーションの
実行中を示しており、破線はソフトウェアＳＷ、ハード
ウェアＨＷの待機中を示している。
【００３９】図６（Ａ）に示すように、従来方式では、
ソフトウェアＳＷ、ハードウェアＨＷ共に、相互の処理
に基づくイベントを待ちながら、自己のシミュレーショ
ンを実行するために、ソフトウェアＳＷ、ハードウェア
ＨＷともにシミュレーションに待ち時間が発生し、無駄
な待ち時間が発生することが分かる。
ソフトウェアＳＷ、ハードウェアＨＷ共に、相互の処理
に基づくイベントを待ちながら、自己のシミュレーショ
ンを実行するために、ソフトウェアＳＷ、ハードウェア
ＨＷともにシミュレーションに待ち時間が発生し、無駄
な待ち時間が発生することが分かる。
【００４０】これに対して、図６（Ｂ）に示すように、
本発明の方式によれば、ソフトウェアＳＷ、ハードウェ
アＨＷ共に、イベントのやり取りがない限り、それぞれ
のシミュレーションを個別に実行するため、相手のシミ
ュレーションの実行完了をまつための無駄な時間が発生
せず、全体のシミュレーション時間が大幅に短縮され
る。
本発明の方式によれば、ソフトウェアＳＷ、ハードウェ
アＨＷ共に、イベントのやり取りがない限り、それぞれ
のシミュレーションを個別に実行するため、相手のシミ
ュレーションの実行完了をまつための無駄な時間が発生
せず、全体のシミュレーション時間が大幅に短縮され
る。
【００４１】なお、上記実施例では、ハードウェア・ソ
フトウェアの協調シミュレーションの場合を例示した
が、本発明の思想は、ハードウェア間の協調シミュレー
ションや、ソフトウェア間の協調シミュレーションに対
しても、同様に適用可能であることはもちろんである。
フトウェアの協調シミュレーションの場合を例示した
が、本発明の思想は、ハードウェア間の協調シミュレー
ションや、ソフトウェア間の協調シミュレーションに対
しても、同様に適用可能であることはもちろんである。
【００４２】また、上記実施例では、ハードウェアシミ
ュレータと、ソフトウェアシミュレータの２つのシミュ
レータの間の協調シミュレーションを例示したが、本発
明は、更に多くのハードウェアおよびソフトウェアのシ
ミュレータ間の協調シミュレーションにおいても同様に
適用可能である。
ュレータと、ソフトウェアシミュレータの２つのシミュ
レータの間の協調シミュレーションを例示したが、本発
明は、更に多くのハードウェアおよびソフトウェアのシ
ミュレータ間の協調シミュレーションにおいても同様に
適用可能である。
【００４３】
【発明の効果】以上述べたように、本発明によれば、予
めシミュレーションデータを解析して、複数の異なるシ
ミュレータ間で、イベント授受の発生が予想される時刻
を計算し、その時刻を予め他のシミュレータに通知する
ように構成したので、シミュレータ間でイベント授受が
発生しない間は、各シミュレータは常時他のシミュレー
タの進行状況に関係なく、それぞれ独立にシミュレーシ
ョンを実行することが可能になるため、他のシミュレー
タの実行を無駄に待つ時間を削減することが可能とな
り、ハードウェア・ソフトウェア協調シミュレーション
を効率的に実行することができるという効果がある。
めシミュレーションデータを解析して、複数の異なるシ
ミュレータ間で、イベント授受の発生が予想される時刻
を計算し、その時刻を予め他のシミュレータに通知する
ように構成したので、シミュレータ間でイベント授受が
発生しない間は、各シミュレータは常時他のシミュレー
タの進行状況に関係なく、それぞれ独立にシミュレーシ
ョンを実行することが可能になるため、他のシミュレー
タの実行を無駄に待つ時間を削減することが可能とな
り、ハードウェア・ソフトウェア協調シミュレーション
を効率的に実行することができるという効果がある。
【図１】本発明のシミュレータの実施形を示すブロック
図である。
図である。
【図２】図１の構成の動作を説明するためのフローチャ
ートである。
ートである。
【図３】ソフトウェア部分の記述動作を、コンパイルし
て生成される機械語コードの一部を示す説明図である。
て生成される機械語コードの一部を示す説明図である。
【図４】ハードウェア部分の記述動作を、シミュレーシ
ョンする際に与えるテストベクトルの一例の説明図であ
る。
ョンする際に与えるテストベクトルの一例の説明図であ
る。
【図５】機械語コードに分岐やループが含まれる場合の
イベント発生予定時刻の計算方法についての説明図であ
る。
イベント発生予定時刻の計算方法についての説明図であ
る。
【図６】本発明のシミュレータ装置による処理時間を、
従来例との比較において示す説明図である。
従来例との比較において示す説明図である。
１ 協調シミュレータ
２、４ コンパイル手段
３、５ シミュレーション手段
６、７ イベント発生予定時刻抽出手段
８、９ イベント時刻通知手段
フロントページの続き
(56)参考文献 松本幸則、外１名，バーチャルタイム
による並列論理シミュレーション，情報
処理学会論文誌，日本，社団法人情報処
理学会，1992年 ３月15日，第33巻 第
３号，387−396
世古忠、外１名，並列論理シミュレー
ションにおけるロールバックについて,
日本，情報処理学会研究報告，情報処理
学会，1993年12月17日，Ｖｏｌ．93，Ｎ
ｏ．111（ＡＲＣ−103，ＤＡ−69）,
ｐ．39−46
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 17/50 664
Claims (5)
- 【請求項１】ハードウェアとソフトウェアから構成され
る論理システムを設計する際に用いられる、ハードウェ
ア部分の機能とソフトウェア部分の機能を同時に検証す
るハードウェア／ソフトウェア協調シミュレーション装
置であって、 ハードウェア部分の動作記述をコンパイルしてシミュレ
ーション用データを生成する第１のコンパイル手段と、 前記第１のコンパイル手段が生成するシミュレーション
用データを入力してハードウェア部分のシミュレーショ
ンを実行する第１のシミュレーション手段と、 ソフトウェア部分の動作記述をコンパイルして対象プロ
セッサの機械語コードを生成する第２のコンパイル手段
と、 前記第２のコンパイル手段が生成する機械語コードを入
力してソフトウェア部分のシミュレーションを実行する
第２のシミュレーション手段と、 前記第１のコンパイル手段が生成するシミュレーション
用データを解析して前記第１のシミュレーション手段か
ら前記第２のシミュレーション手段へ出力されるイベン
トの発生するイベント発生時刻情報を抽出する第１のイ
ベント発生時刻情報抽出手段と、 前記第２のコンパイル手段が生成する機械語コードを解
析して前記第２のシミュレーション手段から前記第１の
シミュレーション手段へ出力されるイベントの発生する
命令の位置からイベント発生時刻情報を抽出する第２の
イベント発生時刻情報抽出手段と、 前記第１のイベント発生時刻情報抽出手段により抽出さ
れたイベント発生時刻情報を元にイベント発生予定時刻
を計算して前記第２のシミュレーション手段に通知する
第１のイベント発生予定時刻通知手段と、 前記第２のイベント発生時刻情報抽出手段により抽出さ
れたイベント発生時刻情報を元にイベント発生予定時刻
を計算して前記第１のシミュレーション手段に通知する
第２のイベント発生予定時刻通知手段と、を具備し、 前記第１のシミュレーション手段は、第２のイベント発
生予定時刻通知手段から通知されたイベント発生予定時
刻になったら、前記第１のコンパイル手段が生成するシ
ミュレーション用データによるハードウェア部分のシミ
ュレーションの実行状態から、前記第２のシミュレーシ
ョン手段からのイベントを待つ状態に移行し、イベント
が入力されたらこれを処理する手段であり、 前記第２のシミュレーション手段は、第１のイベント発
生予定時刻通知手段から通知されたイベント発生予定時
刻になったら、前記第２のコンパイル手段が生成する機
械語コードによるソフトウェア部分のシミュレーション
の実行状態から、前記第１のシミュレーション手段から
のイベントを待つ状態に移行し、イベントが入力された
らこれを処理する手段である、 ことを特徴とするハードウェア／ソフトウェア協調シミ
ュレーション装置。 - 【請求項２】前記第２のイベント発生時刻情報抽出手段
は、機械語コードの各命令を解析してプロセッサ内部で
処理が完了する命令と、プロセッサ外部に影響を及ぼす
命令とに分類し、プロセッサ外部に影響を及ぼす命令ど
うしの相対位置をイベント発生時刻情報として抽出する
手段であることを特徴とする、請求項１記載のハードウ
ェア／ソフトウェア協調シミュレーション装置。 - 【請求項３】前記第２のイベント発生時刻情報抽出手段
は、機械語コードの各命令を解析することによりプロセ
ッサ外部に影響を及ぼす命令どうしの相対位置に加え、
命令の分岐および収れんの相対位置をもイベント発生時
刻情報として抽出する手段であることを特徴とする請求
項２記載のハードウェア／ソフトウェア協調シミュレー
ション装置。 - 【請求項４】前記第１のイベント発生時刻情報抽出手段
は、シミュレーション用データに加えて前記第１のシミ
ュレーション手段に対して与えられたテストベクトルの
指定された時刻情報を解析し、前記テストベクトルが前
記第１のシミュレーション手段に対して与えられたこと
によって生じる前記第１のシミュレーション手段から前
記第２のシミュレーション手段へ出力されるイベントの
発生時刻をイベント発生時刻情報として抽出することを
特徴とする請求項１記載のハードウェア／ソフトウェア
協調シミュレーション装置。 - 【請求項５】ハードウェアとソフトウェアから構成され
る論理システムを設計する際に実行される、ハードウェ
ア部分の機能とソフトウェア部分の機能を同時に検証す
るハードウェア／ソフトウェア協調シミュレーション装
置によるハードウェア／ソフトウェア協調シミュレーシ
ョン方法であって、 ハードウェア／ソフトウェア協調シミュレーション装置
における、 第１のコンパイル手段が、ハードウェア部分の動作記述
をコンパイルしてシミュレーション用データを生成する
ステップと、 第２のコンパイル手段が、ソフトウェア部分の動作記述
をコンパイルして対象プロセッサの機械語コードを生成
するステップと、 第１のイベント発生時刻情報抽出手段が、前記第１のコ
ンパイル手段が生成したシミュレーション用データを解
析して、前記第１のコンパイル手段が生成するシミュレ
ーション用データを入力してハードウェア部分のシミュ
レーションを実行する第１のシミュレーション手段か
ら、前記第２のコンパイル手段が生成する機械語コード
を入力してソフトウェア部分のシミュレーションを実行
する第２のシミュレーション手段へ出力されるイベント
のイベント発生時刻情報を抽出するステップと、 第２のイベント発生時刻情報抽出手段が、前記第２のコ
ンパイル手段が生成した機械語コードを解析して前記第
２のシミュレーション手段から前記第１のシミュレーシ
ョン手段へ出力されるイベントのイベント発生時刻情報
を抽出するステップと、 第１のイベント発生予定時刻通知手段が、前記第１のイ
ベント発生時刻情報抽出手段が抽出したイベント発生時
刻情報を元にイベント発生予定時刻を計算して前記第２
のシミュレーション手段に通知するステップと、 第２のイベント発生予定時刻通知手段が、前記第２のイ
ベント発生時刻情報抽出手段が抽出したイベント発生時
刻情報を元にイベント発生予定時刻を計算して前記第１
のシミュレーション手段に通知するステップと、 前記第１のシミュレーション手段が、前記第２のイベン
ト発生予定時刻通知手段から通知されたイベント発生予
定時刻になったら、前記第１のコンパイル手段が生成す
るシミュレーション用データによるハードウェア部分の
シミュレーションの実行状態から、前記第２のシミュレ
ーション手段からのイベントを待つ状態に移行し、イベ
ントが入力されたらこれを処理するステップと、 前記第２のシミュレーション手段が、前記第１のイベン
ト発生予定時刻通知手段から通知されたイベント発生予
定時刻になったら、前記第２のコンパイル手段が生成す
る機械語コードによるソフトウェア部分のシミュレーシ
ョンの実行状態から、前記第１のシミュレーション手段
からのイベントを待つ状態に移行し、イベントが入力さ
れたらこれを処理するステップと、 を有することを特徴とするハードウェア／ソフトウェア
協調シミュレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22962196A JP3492105B2 (ja) | 1996-08-30 | 1996-08-30 | ハードウェア／ソフトウェア協調シミュレーション装置及びシミュレーション方法 |
| US08/919,779 US5987243A (en) | 1996-08-30 | 1997-08-29 | Hardware and software co-simulator and its method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22962196A JP3492105B2 (ja) | 1996-08-30 | 1996-08-30 | ハードウェア／ソフトウェア協調シミュレーション装置及びシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1074214A JPH1074214A (ja) | 1998-03-17 |
| JP3492105B2 true JP3492105B2 (ja) | 2004-02-03 |
Family
ID=16895068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22962196A Expired - Fee Related JP3492105B2 (ja) | 1996-08-30 | 1996-08-30 | ハードウェア／ソフトウェア協調シミュレーション装置及びシミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5987243A (ja) |
| JP (1) | JP3492105B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249880B1 (en) * | 1998-09-17 | 2001-06-19 | Bull Hn Information Systems Inc. | Method and apparatus for exhaustively testing interactions among multiple processors |
| CA2370283C (en) | 1999-04-16 | 2012-07-17 | Entelos, Inc. | Method and apparatus for conducting linked simulation operations utilizing a computer-based system model |
| US6272451B1 (en) | 1999-07-16 | 2001-08-07 | Atmel Corporation | Software tool to allow field programmable system level devices |
| US6470481B2 (en) * | 1999-07-29 | 2002-10-22 | Michael C. Brouhard | State management in a co-verification system |
| US6973417B1 (en) * | 1999-11-05 | 2005-12-06 | Metrowerks Corporation | Method and system for simulating execution of a target program in a simulated target system |
| US6879948B1 (en) * | 1999-12-14 | 2005-04-12 | Silicon Graphics, Inc. | Synchronization of hardware simulation processes |
| US6453450B1 (en) | 2000-02-02 | 2002-09-17 | International Business Machines Corporation | Timing diagram compiler and runtime environment for interactive generation of executable test programs for logic verification |
| US20010027387A1 (en) * | 2000-03-30 | 2001-10-04 | Hideaki Miyake | Debugging supporting apparatus, debugging supporting method and recording medium readable by computer with its programs recorded thereon |
| AU2001266660A1 (en) * | 2000-06-02 | 2001-12-17 | Virtio Corporation | Method and system for virtual prototyping |
| US20040143813A1 (en) * | 2001-05-30 | 2004-07-22 | Kentaro Hanma | System development supporting apparatus, system development supporting method, and computer-readable recorded medium |
| US6668312B2 (en) * | 2001-12-21 | 2003-12-23 | Celoxica Ltd. | System, method, and article of manufacture for dynamically profiling memory transfers in a program |
| US6993734B2 (en) * | 2003-02-20 | 2006-01-31 | International Business Machines Corporatioin | Use of time step information in a design verification system |
| US7519525B2 (en) * | 2004-05-11 | 2009-04-14 | International Business Machines Corporation | Post initial microcode load co-simulation method, system, and program product |
| JP4599266B2 (ja) * | 2005-09-27 | 2010-12-15 | 株式会社東芝 | シミュレーション装置及びシミュレーション方法 |
| US8473269B1 (en) * | 2007-02-27 | 2013-06-25 | Xilinx, Inc. | System-level hardware and software development and co-simulation system |
| US8265917B1 (en) * | 2008-02-25 | 2012-09-11 | Xilinx, Inc. | Co-simulation synchronization interface for IC modeling |
| JP5228552B2 (ja) * | 2008-03-18 | 2013-07-03 | 富士通セミコンダクター株式会社 | プロセス間通信機構 |
| JP5153465B2 (ja) * | 2008-06-09 | 2013-02-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション方法、システム及びプログラム |
| JP5460010B2 (ja) * | 2008-09-30 | 2014-04-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション方法、システム及びプログラム |
| JP4852629B2 (ja) * | 2009-06-02 | 2012-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション・システム、方法及びプログラム |
| JP5492704B2 (ja) * | 2010-08-27 | 2014-05-14 | 株式会社日立情報通信エンジニアリング | ハードウェア−ソフトウェア協調検証システム、方法、及びプログラム |
| JP5528294B2 (ja) * | 2010-10-20 | 2014-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション制御方法、システム及びプログラム |
| KR101818760B1 (ko) * | 2011-07-22 | 2018-01-15 | 삼성전자주식회사 | 시뮬레이션 장치 및 그의 시뮬레이션 방법 |
| JP6184217B2 (ja) * | 2013-07-19 | 2017-08-23 | サイプレス セミコンダクター コーポレーション | シミュレーション制御方法、シミュレーション制御プログラム、およびシミュレーション制御装置 |
| JP6249827B2 (ja) * | 2014-03-06 | 2017-12-20 | 三菱電機株式会社 | シミュレーション装置及びシミュレーションプログラム |
| JP6248820B2 (ja) * | 2014-06-16 | 2017-12-20 | 富士電機株式会社 | 連携シミュレーション装置 |
| JP6712934B2 (ja) * | 2016-08-31 | 2020-06-24 | 株式会社日立ソリューションズ | データ分析装置及びデータ分析方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3669223A (en) * | 1970-09-04 | 1972-06-13 | Carter H Arnold | Rope gripping device |
| US4951195A (en) * | 1988-02-01 | 1990-08-21 | International Business Machines Corporation | Condition code graph analysis for simulating a CPU processor |
| US5313614A (en) * | 1988-12-06 | 1994-05-17 | At&T Bell Laboratories | Method and apparatus for direct conversion of programs in object code form between different hardware architecture computer systems |
| US5493672A (en) * | 1994-05-16 | 1996-02-20 | Sun Microsystems, Inc. | Concurrent simulation of host system at instruction level and input/output system at logic level with two-way communication deadlock resolution |
-
1996
- 1996-08-30 JP JP22962196A patent/JP3492105B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-29 US US08/919,779 patent/US5987243A/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 世古忠、外１名，並列論理シミュレーションにおけるロールバックについて，日本，情報処理学会研究報告，情報処理学会，１９９３年１２月１７日，Ｖｏｌ．９３，Ｎｏ．１１１（ＡＲＣ−１０３，ＤＡ−６９），ｐ．３９−４６ |
| 松本幸則、外１名，バーチャルタイムによる並列論理シミュレーション，情報処理学会論文誌，日本，社団法人情報処理学会，１９９２年 ３月１５日，第３３巻 第３号，３８７−３９６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1074214A (ja) | 1998-03-17 |
| US5987243A (en) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3492105B2 (ja) | ハードウェア／ソフトウェア協調シミュレーション装置及びシミュレーション方法 | |
| KR100921314B1 (ko) | 검증결과 재활용 기법을 채용한 고성능 설계검증 장치 및이를 활용한 신속한 설계검증 방법 | |
| JPH10171847A (ja) | エミュレーションとシミュレーションを用いた設計検証のための方法および装置 | |
| US20070168893A1 (en) | System and method for generating a plurality of models at different levels of abstraction from a single master model | |
| US11734480B2 (en) | Performance modeling and analysis of microprocessors using dependency graphs | |
| Pérez et al. | A new optimized implementation of the SystemC engine using acyclic scheduling | |
| Williamson et al. | Synthesis of parallel hardware implementations from synchronous dataflow graph specifications | |
| JP2004013720A (ja) | 論理回路のタイミング制約モデル生成方法、論理回路のタイミング制約モデル生成プログラム、およびタイミング制約モデルを用いるタイミングドリブンレイアウト方法 | |
| Mishra et al. | Synthesis-driven exploration of pipelined embedded processors | |
| Emami et al. | Manticore: Hardware-accelerated RTL simulation with static bulk-synchronous parallelism | |
| Pellauer et al. | A-Ports: An efficient abstraction for cycle-accurate performance models on FPGAs | |
| CN117113890A (zh) | 一种cpu芯片设计方法及系统 | |
| Kim et al. | A new distributed event-driven gate-level HDL simulation by accurate prediction | |
| Pellauer et al. | A-port networks: Preserving the timed behavior of synchronous systems for modeling on fpgas | |
| Valderrama et al. | Automatic VHDL-C interface generation for distributed cosimulation: Application to large design examples | |
| George et al. | An Integrated Simulation Environment for Parallel and Distributed System Prototying | |
| JP2001290860A (ja) | ハードウエア／ソフトウエア協調シミュレータ | |
| Cheung et al. | Framework for fast and accurate performance simulation of multiprocessor systems | |
| Kupriyanov et al. | Efficient event-driven simulation of parallel processor architectures | |
| Lund | Design and Application of a Co-Simulation Framework for Chisel | |
| Ludwig et al. | Property-driven development of a RISC-V CPU | |
| KR102493046B1 (ko) | 예측데이터 가변화를 통한 예측기반 병렬 게이트수준 타이밍 로직 시뮬레이션에서의 성능 향상 방법 | |
| JPH0916642A (ja) | データ処理装置のアーキテクチャ評価方法 | |
| Lin et al. | A fast and accurate instruction-oriented processor simulation approach | |
| Famorzadeh et al. | Rapid prototyping of digital systems with cots/asic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |