JP3491724B2 - データ受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、物理層から上位へ
定義される、複数のプロトコル階層の任意のいずれかの
プロトコルに基づいたフレームデータをネットワークか
ら受信するデータ受信装置に係り、特に、受信するフレ
ームデータのプロトコルを定める複数のプロトコル階層
それぞれの処理や、その部分処理を、単純に能率よく、
又、相互に並行実行可能なようにすると共に、これらの
処理を行う装置を容易に且つ広範囲にハードウエアで構
成することができるデータ受信装置に関する。

【０００２】

【従来の技術】電話型公衆通信回線等の電話網や特定通
信回線等、音声による相互通信を目的として構築された
電話網は、データ通信に利用しようとすると伝送品質や
伝送速度の面で制約がある。このため、データトラフィ
ック特性等、データ通信特有の特性に、より適合したデ
ジタルデータ公衆網の構築が、日本を含め世界各国で進
められている。このデジタルデータ公衆網は、デジタル
信号用の伝送路及び交換機を用いたものであり、日本で
は、回線交換網やパケット交換網によるサービスが提供
されている。又、国際接続についても、ＣＣＩＴＴ（in
ternational telegraph and telephone consultative c
ommittee）によって国際標準化が進められ、現在、回線
交換方式、パケット交換方式、デジタル専用線等、新デ
ータ網関係の勧告（Ｘシリーズ勧告）としてほぼ整備さ
れている。

【０００３】一方、データベースなどの情報（データ）
や周辺機器の共有等を目的として、近年、ＬＡＮ（Ｌoc
al Ａrea Ｎetwork）と称するネットワークが広く用い
られるようになっている。このＬＡＮは、限定された所
定の構内、例えばオフィスや工場や研究所、又大学等の
限定された範囲内で、分散設置されたコンピュータや通
信端末機器等のデジタル機器を接続するものであり、あ
る種の交換機能を有している。このようなＬＡＮにおい
ても、ＩＥＥＥ（Ｉnstitute of ＥlectricalＥlectron
ics Ｅngineers）８０２委員会や、ＩＳＯ（Ｉnternat
ional Ｓtandardization Ｏrganization ；国際標準
化機構）等において、プロトコル等の標準化が行われて
いる。

【０００４】デジタルデータ公衆網で適用されているＯ
ＳＩ（Ｏpen Ｓystems Ｉnterconnection）参照モデル
や、ＩＥＥＥで標準化された前述のようなＬＡＮのプロ
トコルは、物理層から上位へ各階層がそれぞれ定義され
る、複数のプロトコル階層によって定義されている。
又、ＷＡＮ（Ｗide Ａrea Ｎetwork）や他のＬＡＮ等で
広く用いられるプロトコルについても、通常複数のプロ
トコル階層に従って定義されている。このように、大抵
のネットワークのプロトコルは、複数のプロトコル階層
に従って定義されている。

【０００５】又、ＬＡＮやＷＡＮあるいはデジタルデー
タ公衆網等、複数のネットワーク間を接続することが従
来から行われている。例えば、伝送するメッセージのプ
ロトコルを定義する複数のプロトコル階層のうち、少な
くとも幾つかの階層が相互に異なるネットワーク間で
も、従来からこのようなネットワーク間接続が行われて
いる。

【０００６】ここで、ＯＳＩ第２層のＭＡＣ（Ｍedia
Ａccess Ｃontrol）層が同一の２つのネットワークを第
２層で接続するネットワーク間中継装置は、ブリッジ等
と呼ばれている。ＯＳＩ第１層〜第７層が異なる複数の
ネットワークを接続するネットワーク間中継装置は、ゲ
ートウェイ等と呼ばれている。又、本願の後述する実施
形態として言及されているような、ＯＳＩ第１層〜第３
層が異なる複数のネットワークを第３層で接続するネッ
トワーク間中継装置は、ルータ等と呼ばれている。

【０００７】なお、本願発明が対象とするデータ受信装
置は、ＩＰ（Ｉnternet Ｐrotocol）ルータ等のルータ
に限定されるものではなく、例えば前述のブリッジやゲ
ートウェイ等のネットワーク間中継装置にも適用するこ
とができる。又、本発明のデータ受信装置は、このよう
なネットワーク間中継装置に限定されるものではなく、
ネットワークから何らかのフレームデータを受信する装
置であればよい。本発明が適用されたデータ受信装置が
接続するネットワークについても、前述した特定のＬＡ
Ｎに限定されるものではなく、種々のＬＡＮやＷＡＮ、
又デジタルデータ公衆網であってもよい。

【０００８】ここで、前述のブリッジ、ゲートウェイ、
又ルータ等のネットワーク間中継装置を含め、データ受
信装置においては、ネットワークから入力したフレーム
データに対して、以下の処理を行う。

【０００９】プロトコルを識別する処理Ａ１：各プロト
コル階層について、物理層側の下位プロトコル階層から
順に、各プロトコル階層で定義されるヘッダ内のプロト
コルタイプを示すパラメータが何であるかを識別する。

【００１０】ヘッダを解析する処理Ａ２：上記のプロト
コルの識別結果に従い、ヘッダ内に含まれるプロトコル
情報のパラメータを捜し出し、受信したフレームに対し
て行うべき処理を判断する。具体的には、ヘッダ内に含
まれるフレーム長、ヘッダ長、通信品質、発信元アドレ
スや送信先アドレス、フレームデータの送信経路指定
（送信経路指定はネットワーク間中継装置でのみ）等の
パラメータを捜し出し、見出されたパラメータに基づい
て、受信したフレームデータに対し何をすべきかを判断
する。

【００１１】ヘッダフレームを検証する処理Ａ３：ヘッ
ダ内に含まれるプロトコル情報に関する誤り制御の処理
を行う。例えば、ヘッダ内に含まれるチェックサムを用
いて、ヘッダ、もしくはフレームデータの正当性を検証
する。

【００１２】なお、データ受信装置がネットワーク間中
継装置である場合には、上記のＡ１からＡ３の処理に加
え、下記の処理を行う。

【００１３】送信先を決定する処理Ａ４：ヘッダ内に含
まれるプロトコル情報に基づいて、受信したフレームデ
ータをどこに送信するかを決定し、実際に該フレームデ
ータを送信する。具体的には、ヘッダ内に含まれる発信
元アドレスや送信先アドレス、又フレームデータ送信の
経路指定の情報（データ）等に基づいて、受信したフレ
ームデータをどこに送信するかを決定し、実際にそのフ
レームデータを送信する。

【００１４】上記の一連の処理は、受信したフレームデ
ータのそれぞれのプロトコル階層毎になされ、又それぞ
れのプロトコル階層の定義に応じてなされる。従って、
通常、プロトコル間で、又プロトコルを構成するそれぞ
れのプロトコル階層間で、行われる処理は相互に異な
る。又、プロトコル階層によっては、ヘッダにその有無
や長さが不定のオプションフィールドが存在する場合が
あるが、このような場合には同じプロトコル階層であっ
てもヘッダ長が一定とはならず、ヘッダに対する処理が
プロトコル階層間で相互に異なることもある。このた
め、従来では、データ受信装置の受信したフレームデー
タに対する処理は、柔軟性に富むソフトウェアで行うこ
とが一般的であった。

【００１５】

【発明が解決しようとする課題】しかしながら、このよ
うなデータ受信装置でなされる処理を、物理層側の下位
のプロトコル階層から順にそれぞれのヘッダ内のプロト
コル情報（パラメータ）を確認しながら進める作業は、
処理量が非常に大きく、大きなＣＰＵ（ＣentralＰroce
ssing Ｕnit ）パワーを必要とし、データ受信装置の処
理のボトルネックとなっている。データ受信装置でなさ
れる処理は基本的にリアルタイム性が求められるため、
対象となるネットワークがより高速となるにつれ、この
ような問題は、より顕著になっている。例えば、特に近
年の高速なネットワークを対象とするネットワーク間中
継装置の場合、一方のネットワークから他方のネットワ
ークへ中継する処理が遅れてしまうと、ネットワーク本
来が持つ通信速度が低下してしまい、高速性を活かすこ
とができず、従って、早急に解決すべき課題となってい
る。

【００１６】データ受信装置でなされる処理時間を短縮
するために、更に高性能なＣＰＵを使用することも考え
られる。しかしながら、たとえ高性能なＣＰＵを用いた
としても処理時間の短縮には限界がある。又、従来のデ
ータ受信装置でなされる処理は、ハードウェア化や複数
ＣＰＵを用いた並列処理化が困難であるという問題もあ
る。

【００１７】本発明は、前記従来の問題点を解決するべ
くなされたものであって、受信するフレームデータのプ
ロトコルを定める複数のプロトコル階層それぞれの処理
や、その部分処理を、単純に能率よく、又、相互に並行
実行可能なようにすると共に、これらの処理を行う装置
を、容易に且つ広範囲にハードウエアで構成できるよう
にすることを課題とする。

【００１８】

【課題を解決するための手段】本発明は、物理層から上
位へ定義される、複数のプロトコル階層の任意のいずれ
かのプロトコルに基づいたフレームデータをネットワー
クから受信するデータ受信装置において、前記フレーム
データを、その同期信号と共に前記ネットワーク側から
受信してレジスタに保持する入力データ制御回路と、前
記フレームデータを構成するプロトコル階層毎のヘッダ
に含まれるプロトコルタイプコード、ヘッダ長、フレー
ム長（ネットワーク層のみ）、発信元・送信先アドレス
又は発信元・送信先ポート番号若しくはソケット番号等
の情報を、プロトコル階層毎に記憶・保持するキャプチ
ャレジスタ回路と、該キャプチャレジスタ回路に記憶さ
れるプロトコルタイプコードから、各プロトコル階層の
プロトコルタイプを識別するプロトコル認識回路と、該
プロトコル認識回路の識別結果に従って、受信したフレ
ームデータの各プロトコル階層に対する処理を選択する
シーケンス選択信号を生成すると共に、ヘッダ終了信号
に従って該シーケンス選択信号を切り替えるシーケンス
選択回路と、前記フレームデータ同期信号のパルス信号
をカウントするシーケンスカウンタと、該シーケンスカ
ウンタの値及び前記シーケンス選択信号に従って動作
し、前記キャプチャレジスタ回路に対して、前記プロト
コル階層毎のヘッダに含まれる情報を記憶・保持するタ
イミングを指示すると共に、前記シーケンス選択信号に
より指定されている処理中のプロトコルが固定長のヘッ
ダを有する場合には、ヘッダの終了タイミングを指示す
る第２ヘッダ終了タイミングを出力する機能を有するシ
ーケンサと、前記シーケンスカウンタの値を、受信中の
プロトコル階層のヘッダ長と比較することで得られた第
１ヘッダ終了タイミング、及び、前記シーケンサが出力
する第２ヘッダ終了タイミングのいずれか一方を選択し
て前記ヘッダ終了信号を生成するヘッダ終了タイミング
検出回路と、を備えたことにより、前記課題を解決した
ものである。

【００１９】又、前記入力データ制御回路が、シフトレ
ジスタ状に接続された、パイプラインとして動作する複
数のレジスタを含み、前記フレームデータを、その同期
信号により、該レジスタの初段に入力し、各レジスタの
内容を前記キャプチャレジスタ回路に出力する機能を有
するようにしたものである。

【００２０】更に、前記シーケンサから出力されるフレ
ームカウンタ初期化信号により初期化された後に、前記
フレームデータ同期信号のパルス信号をカウントし、該
カウント値を前記フレーム長と比較することで、受信中
のフレームデータの終了タイミングを示す信号を生成す
るフレーム終了検出回路を備えた場合には、一般的なデ
ータ受信装置で通常必要となるフレームデータの終了タ
イミングを検出する処理を、その他の処理に対して独立
並行実行可能となり、処理能力を向上することができ
る。

【００２１】更に、前記ヘッダ終了タイミング検出回路
が生成するヘッダ終了信号、又は、前記フレーム終了検
出回路が生成するフレーム終了信号の入力時に、外部回
路に対して割り込み信号を発生するインタラプト生成回
路を備えた場合には、データ受信装置から出力されるフ
レームデータに基づく情報を用いる外部回路、例えばコ
ンピュータ等での処理の便宜を図ることができる。外部
コンピュータ等では、前記インタラプト生成回路からの
割り込み信号によって、ヘッダ終了に当たってなされる
処理やフレームデータ終了に当たってなされる処理を起
動させるようにすれば、そのソフトウェアの構造をより
簡潔にし、処理能率の向上等を図ることができる。

【００２２】又、前記入力データ制御回路が、前記シー
ケンサから出力される第１カットスルー信号の指示に従
って、前記フレームデータ同期信号を外部に出力する機
能を有していると共に、該第１カットスルー信号の指示
に従って、当該入力データ制御回路内の特定のレジスタ
の内容を、前記フレームデータ同期信号に同期させて外
部に出力する第１カットスルー回路を有している場合に
は、受信したデータフレームの各プロトコル階層のヘッ
ダに含まれる発信元・送信先アドレス等を選択的に取り
出して外部回路に出力することが可能となる。従って、
外部回路にＣＡＭ（Ｃontents Ａddressable Ｍemory
）、ＲＡＭ（Ｒandom Ａccess Ｍemory）等で構成する
検索テーブルを使用し、当該出力を検索のキーデータと
してテーブル検索を実行させることにより、受信したデ
ータフレームの中継先、あるいは中継処理に必要な情報
を高速に取り出すことが可能となる。

【００２３】又、前記キャプチャレジスタ回路が、前記
シーケンサから出力される第２カットスルー信号の指示
に従って、当該キャプチャレンジスタ回路内の特定のレ
ジスタの内容を、これに対する同期信号と共に外部に出
力する第２カットスルー回路を有している場合には、受
信したデータフレームの各プロトコル階層のヘッダに含
まれる発信元・送信先アドレス等を選択的に取り出して
外部回路に出力することが可能となる。従って、外部回
路にＣＡＭ、ＲＡＭ等で構成する検索テーブルを使用
し、当該出力を検索のキーデータとしてテーブル検索を
実行させることにより、受信したデータフレームの中継
先、あるいは中継処理に必要な情報を高速に取り出すこ
とが可能となる。又、複数のプロトコル階層のヘッダに
含まれる発信元・送信先アドレス、若しくはポート番
号、あるいはソケット番号等と、プロトコルコード等を
組み合わせて検索のキーデータを作成し、テーブル検索
を実行させることにより、ブリッジ、あるいはルータの
処理のみならず、Ｖ−ＬＡＮ（Ｖirtual ＬＡＮ）や、
情報へのアクセスを制限してセキュリティを高めるため
の、いわゆるファイヤウォール（Ｆire Ｗall ）に必要
な処理を、非常に高速に実行することが可能となる。

【００２４】更に、前記第１カットスルー回路又は前記
第２カットスルー回路が出力する信号の、いずれか一方
を選択して出力するカットスルー選択回路を備えた場合
には、カットスルーの方法を選択可能とすることができ
る。

【００２５】又、前記入力データ制御回路が、受信デー
タのプロトコル階層のヘッダから、送信先アドレスを切
り出し、これを外部回路へ送出するための構成を有して
いる場合には、マルチプロトコルに容易に対応できる。

【００２６】更に、前記キャプチャレジスタ回路に記憶
・保持される情報や、前記プロトコル認識回路が識別し
た各プロトコル階層のプロトコルを、外部回路へ読み出
し可能とした場合には、多様な機能を実現できる。

【００２７】又、前記入力データ制御回路が、受信デー
タフレームに対するチェックサムを検証する機能と、該
検証結果を外部回路に伝達する機能を備えており、前記
シーケンサが、該入力データ制御回路に対してチェック
サム演算の開始タイミングと、チェックサム演算の結果
を比較するタイミングを指示する機能を備えた場合に
は、簡単な構成でデータを検証することができる。

【００２８】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を詳細に説明する。

【００２９】図１は、本発明が適用された第１実施形態
のデータ受信装置の構成を示すブロック図である。

【００３０】図１に示される如く、本第１実施形態は基
本的に、入力データ制御回路２２と、キャプチャレジス
タ回路２４と、プロトコル認識回路２６と、シーケンス
選択回路２８と、シーケンスカウンタ３０と、シーケン
サ３２と、ヘッダ終了タイミング検出回路３６とを備え
る。又、本発明を適用するに当たってこれに限定される
ものではないが、本実施形態では更に、フレーム終了検
出回路３４と、インタラプト生成回路３８とを備えるよ
うにしている。なお、このように列挙した各構成要素に
ついてはそれぞれ種々の形態が考えられるが、例えば上
記入力データ制御回路２２を構成するパイプラインレジ
スタ（以下、単にパイプラインと称する）２２Ａの出側
に、図２に示すように第１カットスルー回路２３を備え
るようにしてもよく、更にキャプチャレジスタ回路２４
を構成するキャプチャレジスタ２４Ａの出側に、図３に
示すように第２カットスルー回路２５を備えるようにし
てもよい。図２において、２３Ａはマルチプレクサ（Ｍ
ＵＸ）、２３ＢはＯＲゲート、２３ＣはＡＮＤゲートで
ある。

【００３１】前記入力データ制御回路２２は、データ受
信装置の外部から送信されてくる、例えば１６ビット幅
のフレームデータＦＤ１を、同じく外部から送信されて
くるフレームデータ同期信号ＦＣＫに同期して入力す
る。

【００３２】該入力データ制御回路２２の本発明にかか
る部分は、図２に示した如く、主として、シフトレジス
タ状に接続された、例えば５個のレジスタからなる前記
パイプライン２２Ａと、前記プロトコル認識回路２６か
ら出力されるプロトコル識別コード信号ＰＴＮ３に基づ
いて、カプセル化されたデータを生成し、該パイプライ
ン２２Ａの各段に与えるカプセル化回路２２Ｂを有して
おり、入力されたフレームデータは、図４に基づいて、
フレームデータ同期信号ＦＣＫに同期して当該パイプラ
イン２２Ａを通過する。パイプライン２２Ａの各段の出
力ＦＤ２は、キャプチャレジスタ回路２４の入力に接続
されている。更に、入力データ制御回路２２の最終段の
レジスタの出力は、出力フレームデータ信号ＤＯとして
外部回路に出力されており、当該入力データ制御回路２
２内で、受信したデータフレームの一部データを書き換
えることによりカプセル化が施されたデータフレームを
出力することが可能な構成となっている。

【００３３】該入力データ制御回路２２は、更に、第１
カットスルー回路２３を備えており、前記パイプライン
２２Ａの各段の出力は、検索キーデータ信号ＳＫＤとし
て、コンピュータやＳＲＡＭ、ＣＡＭ等の外部回路４０
に出力される。又、フレームデータ同期信号ＦＣＫも、
後述するシーケンサ３２からの指示により、検索データ
同期信号ＳＣＫとして外部回路４０に出力される。これ
らの検索キーデータ信号ＳＫＤ及び検索データ同期信号
ＳＣＫは、受信したフレームデータの送信先アドレスを
外部回路４０に出力して、外部で種々の処理を行うため
に使用される。例えば本実施形態のデータ受信装置が、
ネットワーク内の一つのホストコンピュータから同一ネ
ットワーク内の別のコンピュータへと送信するデータフ
レームの中継を行うブリッジである場合には、検索キー
データ信号ＳＫＤには送信先のＭＡＣアドレスが出力さ
れる。又、前記外部回路４０として、図５に示される構
成の、中継すべきポート番号を示す８ビットのＰＩＤフ
ィールドと、４８ビットのＭＡＣアドレスのフィールド
と、３２ビットのＩＰアドレスのフィールドを有する検
索テーブルを備えたＣＡＭを用いる場合には、検索キー
データ信号ＳＫＤを検索キーデータとしてＭＡＣアドレ
スのフィールドを検索することにより、該検索テーブル
の各エントリの中で、ＭＡＣアドレスのフィールドに出
力された検索キーデータ信号ＳＫＤと同じ値を持つエン
トリを捜し出すことができ、当該エントリを読み出すこ
とにより、当該データフレームを送信すべきホストコン
ピュータが接続されているＰＩＤ（ポートＩＤ）を得る
ことがてきる。

【００３４】前記キャプチャレジスタ回路２４は、図３
に示した如く、発信元ＭＡＣアドレス、送信先ＭＡＣア
ドレス、ネットワーク層プロトコル、発信元ＩＰアドレ
ス、送信先ＩＰアドレス、トランスポート層プロトコ
ル、発信元ポート番号、送信先ポート番号、受信ポート
番号（ＰＩＤ）等用の複数のキャプチャレジスタ２４Ａ
で構成される。本発明を適用するに当たってこれに限定
されるものではないが、本実施形態では、ＭＡＣ層ヘッ
ダに含まれる情報を記憶・保持するレジスタとしては、
発信元ＭＡＣアドレスを記憶・保持する発信元（Ｓourc
e ）ＭＡＣレジスタと、送信先ＭＡＣアドレスを記憶・
保持する送信先（Ｄestination）ＭＡＣレジスタと、ネ
ットワーク層のプロトコルコードを記憶・保持するネッ
トワーク層プロトコル（Ｎetwork Ｐrotocol ）レジス
タとを備え、又ネットワーク層ヘッダに含まれる情報を
記憶・保持するレジスタとしては、フレーム長を記憶・
保持するフレーム長（Ｆrame Ｌength ）レジスタ（ネ
ットワーク層のみ）と、トランスポート層のプロトコル
コードを記憶・保持するトランスポート層プロトコル
（Ｔransport Ｐrotocol ）レジスタと、発信元ネット
ワークアドレスを記憶・保持する発信元ネットワークア
ドレス（Ｓource Ｎetwork Ａddress）レジスタと、
送信先ネットワークアドレスを記憶・保持する送信先ネ
ットワークアドレス（Ｄestination Ｎetwork Ａddre
ss）レジスタと、ネットワーク層ヘッダの長さを記憶・
保持するヘッダ長（Ｈeader Ｌength ）レジスタとを備
え、更にトランスポート層ヘッダに含まれる情報を記憶
・保持するレジスタとしては、発信元のポート番号を記
憶・保持する発信元ポート（Ｓource Ｐort ）レジス
タと、送信先のポート番号を記憶・保持する送信先ポー
ト（Ｄestination Ｐort ）レジスタとを備えている。

【００３５】該キャプチャレジスタ回路２４は、前記入
力データ制御回路２２の出力を、後述のシーケンサ３２
からの指示に従い所定のレジスタに格納する。これによ
って、受信するフレームデータのプロトコルタイプやプ
ロトコル階層の違いに柔軟に対応しながら、受信したフ
レームデータのヘッダ中のプロトコル情報（パラメー
タ）を、該キャプチャレジスタ２４Ａの中の、該パラメ
ータに対応するレジスタに正確に格納することができ
る。格納されたパラメータは、ＣＰＵバスを介して、外
部ＣＰＵが読み出すことができる。

【００３６】又、該キャプチャレジスタ回路２４は、前
述のように第２カットスルー回路２５を備えており、該
キャプチャレジスタ２４Ａ内の特定のレジスタが記憶・
保持しているデータは、検索キーデータ信号ＳＫＤ２と
して、当該検索キーデータ信号ＳＫＤ２に対する同期信
号ＳＣＫ２と共に、コンピュータやＳＲＡＭ、ＣＡＭ等
の外部回路４０に出力される。

【００３７】本実施形態における外部回路４０には、Ｃ
ＡＭを想定し、当該ＣＡＭと本実施形態における第２カ
ットスルー回路２５との入出力信号としては、検索キー
データ信号ＳＫＤ２と、これに対する同期信号のＳＣＫ
２だけでなく、当該ＣＡＭの動作を指示する検索チャネ
ル指示信号、及びＣＡＭからの出力信号で検索の結果一
致が検出されたか否かを示すＨＩＴ信号、及び検索の結
果一致が検出されたエントリの一部を読み出す検索結果
読み出し信号を有している。

【００３８】該第２カットスルー回路２５は、図３に示
した如く、キャプチャレンジスタ２４Ａの各レジスタの
出力を入力し、後述の検索シーケンサ２５Ｂが出力する
検索データ選択信号に従って、この中のどれかを選択し
て３２ビット幅のＳＫＤ２として出力するＭＵＸ２５Ａ
と、前記シーケンサ３２からの制御信号ＳＥＣにより起
動され、前記検索データ選択信号とＳＣＫ２を出力する
ことにより外部ＣＡＭ回路に対する検索動作を実施し、
又ＣＡＭからの出力であるＨＩＴ信号により検索のシー
ケンスを変更し、且つ検索結果保持信号を出力すること
により後述の検索結果レジスタ２５Ｃに対して検索結果
読み出し信号の記憶・保持を指示する検索シーケンサ２
５Ｂと、該検索シーケンサ２５Ｂからの指示により前記
検索結果読み出し信号を記憶・保持し、キャプチャレジ
スタ回路２４の一部として外部ＣＰＵからの読み出しが
可能な検索結果レジスタ２５Ｃとを有している。

【００３９】前記検索キーデータ信号ＳＤＫ２及び検索
データ同期信号ＳＣＫ２は、受信したフレームデータの
送信先アドレスを外部回路４０に出力して、外部で種々
の処理を行うために使用される。例えば本実施形態のデ
ータ受信装置が、ブリッジである場合には、検索キーデ
ータ信号ＳＫＤ２には送信先のＭＡＣアドレスが出力さ
れる。又、前記外部回路４０として図５に示した構成の
検索テーブルを有するＣＡＭを用いる場合には、検索キ
ーデータ信号ＳＫＤ２として送信先ＭＡＣアドレスを出
力することにより、該検索テーブルの各エントリの中
で、ＭＡＣアドレスのフィールドに、出力された該検索
キーデータ信号ＳＫＤ２と同じ値を持つエントリを捜し
出すことができ、当該エントリを読み出すことにより当
該データフレームを送信すべきホストコンピュータが接
続されているＰＩＤを得ることができる。又、検索キー
データ信号ＳＫＤ２として送信先ネットワークアドレス
を出力することにより、該検索テーブルの各エントリの
中で、ネットワークアドレスのフィールドに、出力され
た該検索キーデータ信号ＳＫＤ２と同じ値を持つエント
リを捜し出すことができ、当該エントリを読み出すこと
により当該データフレームを送信すべきホストコンピュ
ータが接続されているＰＩＤと、当該コンピュータのＭ
ＡＣアドレスを得ることができる。更に、前記外部回路
として図６に示される構成の検索テーブルを有するＣＡ
Ｍを用いる場合には、検索キーデータ信号ＳＫＤ２とし
てトランスポート層プロトコルコードと、トランスポー
ト層ポート番号と、発信元ネットワークアドレスと、送
信先ネットワークアドレスとを出力し、該テーブル内に
同一データを持つエントリが在るか否かを検索すること
により、当該データフレームを中継すべきか否かにつし
て判定して、前記ファイヤウォールを構成することが可
能となる。この判定においては、該テーブル内に同一デ
ータを持つエントリが在った場合に中継可能としても良
いし、逆に該テーブル内に同一データを持つエントリが
無かった場合に中継可能としても良い。

【００４０】前記第２カットスルー回路２５が、ブリッ
ジにおいて実行する一連の検索動作の例を図７に、各信
号の動きを図８乃至図１０に示す。図８乃至図１０は、
時間的に連続するものを作図の便宜上３分割したもので
ある。

【００４１】更に、前記第２カットスルー回路２５が、
ルータにおいて実行する一連の検索動作の例を図１１に
示す。

【００４２】前記プロトコル認識回路２６は、キャプチ
ャレジスタ回路２４から入力されるプロトコルタイプ信
号ＰＴで示されるプロトコルタイプ、あるいは入力デー
タ制御回路２２から出力されるフレームデータＦＤ２で
示されるプロトコルタイプと、予め設定されているプロ
トコルコードとの一致比較を行うことにより、各プロト
コル階層のプロトコルタイプを識別する。

【００４３】ここで、入力データ制御回路２２から直接
プロトコル認識回路２６に入力されるプロトコルタイプ
信号ＰＴは、ＭＡＣ層ヘッダに含まれるネットワーク層
プロトコルのタイプのみである。それ以上のプロトコル
階層のタイプを示すコード信号は、いったんキャプチャ
レジスタ２４Ａに格納されたものが、プロトコル認識回
路２６に入力される。これは、ネットワーク層プロトコ
ルを示すコードがＭＡＣヘッダの最終にあるためで、こ
れをキャプチャレジスタに２４Ａに格納した後では、ネ
ットワーク層ヘッダの処理が間に合わなくなるためであ
る。

【００４４】なお、該プロトコル認識回路２６によるプ
ロトコルタイプの認識結果は、プロトコル識別コード信
号ＰＴＮとして、シーケンス選択回路２８やヘッダ終了
タイミング検出回路３６へ出力されるとともに、プロト
コル識別コード信号ＰＴＮ２として、ＣＰＵバスを経て
コンピュータ等の外部回路へ出力される。

【００４５】前記シーケンス選択回路２８は、前記プロ
トコル認識回路２６が出力するプロトコルタイプの識別
結果に基づき、受信したフレームデータの各プロトコル
階層に対する処理を選択するシーケンス選択信号ＳＥＳ
を生成し、ヘッダ終了タイミング検出回路３６が出力す
るヘッダ終了信号ＰＨＥに従って、各プロトコル階層に
応じたシーケンス選択信号ＳＥＳに切り換える。

【００４６】該シーケンス選択回路２８は、ＭＡＣプロ
トコル階層のヘッダの処理に対しては、ＭＡＣ用のシー
ケンスをシーケンサ３２へ指示する。ヘッダ終了タイミ
ング検出回路３６によってＭＡＣプロトコル階層のヘッ
ダの終了タイミングが検出されると、次に、ネットワー
クプロトコル階層のプロトコルに対応したシーケンスを
シーケンサ３２に指示する。同様に、ネットワークプロ
トコル階層の終了タイミングで、トランスポートプロト
コル階層のプロトコルに対応したシーケンスをシーケン
サ３２に対して指示する。

【００４７】前記シーケンスカウンタ３０は、外部から
入力されるフレームデータ同期信号ＦＣＫのパルス信号
をカウントする。該シーケンスカウンタ３０は、外部か
ら入力されるフレームデータの開始タイミングを示すシ
ーケンス開始信号ＳＴと、ヘッダ終了タイミング検出回
路３６が出力するヘッダ終了信号ＰＨＥとにより初期化
され、フレームデータ同期信号ＦＣＫに同期してインク
リメントされる。該シーケンスカウンタ３０は、入力さ
れたデータが、受信中のヘッダの何ワード目に当たるか
を示すシーケンスカウンタ信号ＣＴを出力する。

【００４８】前記シーケンサ３２は、複数種類のプロト
コル階層の複数種類のプロトコルに対応する複数の処理
シーケンスを備えており、シーケンス選択回路２８が出
力するシーケンス選択信号ＳＥＳに従って、該複数の処
理シーケンスの中から１つを選択し、この選択されたシ
ーケンスを、シーケンスカウンタ３０が出力するシーケ
ンスカウンタ信号ＣＴに従って実行する。該シーケンサ
３２は、該選択されたシーケンスを実行してシーケンス
制御信号ＳＥＣを出力することにより、前記キャプチャ
レジスタ回路２４に対して、前記プロトコル階層毎のヘ
ッダに含まれるプロトコルタイプコーブと、ヘッダ長、
発信元・送信先アドレス、発信元・送信先ポート番号等
の情報を記憶・保持するタイミングを指示するととも
に、処理中のプロトコルが固定長のヘッダを有する場合
には、ヘッダの終了タイミングを指示する第２ヘッダ終
了タイミングを出力する。更に、該シーケンサ３２は、
該シーケンス制御信号ＳＥＣを出力することにより、入
力データ制御回路２２に対して当該回路内の特定のレジ
スタに格納されている値を検索キーデータ信号ＳＫＤと
して、該検索キーデータ信号ＳＫＤに対する同期信号Ｓ
ＣＫと共に、外部回路４０へ出力することを指示する。
更に、該シーケンサ３２は、該シーケンス制御信号ＳＥ
Ｃを出力することにより、キャプチャレジスタ回路２４
に対して、キャプチャレジスタ２４Ａ内の特定のレジス
タが記憶・保持しているデータを検索キーデータ信号Ｓ
ＫＤ２として、当該検索キーデータＳＫＤ２に対する同
期信号ＳＣＫ２と共に、外部回路４０に出力することを
指示する。

【００４９】前記ヘッダ終了タイミング検出回路３６
は、シーケンスカウンタ３０からのシーケンスカウンタ
信号ＣＴの値を、受信中のプロトコル階層のキャプチャ
レジスタ２４Ａのヘッダ長レジスタに記憶される値（ヘ
ッダ長信号ＰＨＬによる）と比較することで得られた第
１ヘッダ終了タイミング、及び、シーケンサ３２の処理
によって得られ、シーケンス制御信号ＳＥＣによって伝
達される第２ヘッダ終了タイミングのいずれか一方を選
択して、ヘッダ終了信号ＰＨＥを生成する。

【００５０】該ヘッダ終了タイミング検出回路３６で
は、このような第１ヘッダ終了タイミングを得る手段
と、第２ヘッダ終了タイミングを得る手段とを、独立し
て内部に備えるようにしてもよい。又、該ヘッダ終了タ
イミング検出回路３６では、ＭＡＣプロトコル階層のヘ
ッダや、ネットワークプロトコル階層の１プロトコルで
あるＩＰＸプロトコルのヘッダ等、固定長のヘッダにつ
いては、前述の第２ヘッダ終了タイミングを検出して用
いる。一方、ネットワークプロトコル階層の１プロトコ
ルであるＩＰプロトコルのヘッダのように、オプション
フィールドを有する可変長のヘッダについては、前記第
１ヘッダ終了タイミングを検出し採用する。

【００５１】なお、ヘッダ終了タイミングの対象となる
ヘッダのプロトコルの種類については、前記プロトコル
認識回路２６が出力するプロトコル識別コード信号ＰＴ
Ｎによって判別することができるので、第１ヘッダ終了
タイミングあるいは第２ヘッダ終了タイミングのいずれ
を用いるかは、このプロトコル識別コード信号ＰＴＮに
従って決定すればよい。

【００５２】前記フレーム終了検出回路３４は、シーケ
ンサ３２からのシーケンス制御信号ＳＥＣの１つの信号
によって初期化された後に、フレームデータ同期信号Ｆ
ＣＫのパルス信号をカウントし、該カウント値を、キャ
プチャレジスタ２４Ａに記憶・保持されたフレーム長の
値（フレーム長信号ＰＦＬによる）と比較することで、
受信中のフレームデータの終了タイミングを示すフレー
ム終了信号ＰＦＥを生成する。該フレーム終了検出回路
３４は、シーケンサ３２が示すプロトコル階層のヘッダ
の開始タイミングで初期化され、フレームデータ同期信
号ＦＣＫによりインクリメントされるカウンタを有して
いる。

【００５３】前記インタラプト生成回路３８は、前記ヘ
ッダ終了タイミング検出回路３６が生成するヘッダ終了
信号ＰＨＥ、又は前記フレーム終了検出回路３４が生成
するフレーム終了信号ＰＦＥの入力時に、コンピュータ
等の外部回路に対してインタラプト信号ＩＰＳ（割り込
み信号）を発生する。コンピュータ等の外部回路でなさ
れる処理は、受信中のフレームデータのヘッダ終了タイ
ミングやフレーム終了タイミングで処理が起動されるも
のであるため、このようなインタラプト信号ＩＰＳを出
力することで、外部回路でなされる処理の便宜を図るこ
とができる。

【００５４】前記第１カットスルー回路２３及び第２カ
ットスルー回路２５の働きは、前述したように、入力デ
ータ制御回路２２、もしくはキャプチャレジスタ回路２
４から、プロトコル階層毎のヘッダに含まれるプロトコ
ルタイプコード、発信元・送信先アドレス、発信元・送
信先ポート番号等の情報を外部回路４０に対して送出す
るものである。外部回路４０に送出されるべき情報は、
当該データ受信装置の機能により異なる。本発明の実施
において、これに限定されるものではないが、例えば、
当該データ受信装置がブリッジであれば、該情報は発信
元・送信先ＭＡＣアドレスである。又、当該データは受
信装置がルータであれば、該情報は発信元・送信先ネッ
トワークアドレスである。更に、当該データ受信装置が
ＭＡＣアドレスとネットワークアドレスの両方に基づい
て中継を行うマルチレイヤースイッチ（Ｍulti−Ｌayer
Ｓwitch ）であれば、該情報は発信元・送信先ＭＡＣ
アドレスと発信元・送信先ネットワークアドレスであ
る。更に、当該データ受信装置がファイヤウォール機能
を併せ持つマルチレイヤースイッチであれば、該情報は
プロトコルタイプコード、発信元・送信先アドレス、発
信元・送信先ポート番号である。

【００５５】本実施形態では、複数のシーケンスを実行
可能なシーケンサ３２と、プロトコル認識回路２６と、
認識したプロトコル階層に応じて複数のシーケンスから
１つを選択しシーケンサ３２に対して指示するシーケン
ス選択回路２８とを組み合わせて備えているので、多様
なプロトコルのプロトコル階層に対して柔軟に処理する
ことが可能となる。

【００５６】即ち、現在受信中のフレームデータのヘッ
ダには、その次に受け取るデータのプロトコル階層の種
類を示すパラメータが含まれており、シーケンサ３２
は、このパラメータがヘッダ中に現れるタイミングを示
す。シーケンサ３２の示すタイミングに従い、プロトコ
ル認識回路２６は、該パラメータが実際に示すプロトコ
ル階層の種類を識別し、識別結果をシーケンス選択回路
２８に通知する。シーケンス選択回路２８は、プロトコ
ル認識回路２６の識別結果に基づき、次に受け取るプロ
トコル階層のヘッダを処理するためのシーケンスを決定
し、現在処理中のヘッダが終了するタイミングでシーケ
ンサ３２に対して指示する。

【００５７】次に、本実施形態では、複数のレジスタか
ら構成され、シーケンサ３２の指示に従って、ヘッダ中
のパラメータを特定のレジスタに格納する機能を有する
キャプチャレジスタ回路２４を備えている。キャプチャ
レジスタ回路２４のレジスタに格納されたパラメータ
は、ＣＰＵバスを介して外部回路へ読み出すことが可能
である。又、このキャプチャレジスタ回路２４は、受信
したフレームデータのプロトコルやプロトコルを構成す
るプロトコル階層の違いによる、各パラメータのヘッダ
内での位置の相異にもかかわらず、所望のパラメータを
ソフトウェアが正しく読み出せるようにしている。

【００５８】更に、本実施形態においては、ヘッダ中の
送信先アドレスを示すパラメータの位置をシーケンサ３
２が検出し、このパラメータを、前述の検索キーデータ
信号ＳＫＤあるいは第２検索キーデータ信号ＳＫＤ２と
して、外部回路４０に送出する機能を有している。従っ
て、この送信先アドレスを示すパラメータから、送信先
に関する情報を取り出すテーブルを外部に設置すること
により、受信したフレームデータの送信の経路設定を高
速に実行することが可能である。

【００５９】又、入力データ制御回路２２では、シーケ
ンサ３２の制御に従って、それぞれのプロトコル階層の
ヘッダやフレームデータの、例えばチェックサムを用い
た誤り制御を行う機能を有している。このような誤り制
御は、対象となるプロトコルのいずれのプロトコル階層
についても、ヘッダ長やフレーム長が異なったとして
も、柔軟に対応可能となっている。

【００６０】又、前述のように本実施形態では、各プロ
トコル階層のヘッダ終了タイミング及びフレームデータ
の終了タイミングが検出された場合、外部コンピュータ
に対してインタラプト信号ＩＰＳを出力するためのイン
タラプト生成回路３８を有している。従って、本実施形
態をネットワーク間中継装置に用いるとともに、ヘッダ
の終了タイミングのインタラプト信号ＩＰＳにより、外
部コンピュータで送信動作を起動するようにした場合に
は、フレームデータの中継遅延の少ない処理が可能とな
る。又、本実施形態を同様にネットワーク間中継装置に
用い、フレームデータの終了タイミングのＩＤにより、
受信したフレームデータを中継するための送信動作を起
動した場合には、信頼性の高い中継動作が可能となる。

【００６１】以下、タイムチャートを用いながら、本実
施形態の作用を詳細に説明する。

【００６２】図１２〜図１５は、ＤＩＸ−ＩＰ−ＴＣＰ
のプロトコルのフレームデータを受信した際の本実施形
態の動作を示す一連のタイムチャートである。図１２〜
図１５は、時間的に連続するものを作図の便宜上４分割
したものである。

【００６３】図１２〜図１５及び後述する図１６〜図１
９において、ＤＩ、ＷＲ、ＳＴは、この順に、前述した
図１に示されるフレームデータＦＤ１、フレームデータ
同期信号ＦＣＫ、シーケンス開始信号ＳＴに相当する。
又、ＤＯ及びＳＢは、それぞれ、前記プロトコル認識回
路２６がネットワーク層のプロトコルを認識し、それに
対応するＬＬＣ／ＳＮＡＰヘッダを付加した時点から連
続して出力される出力フレームデータ信号及び出力デー
タ同期信号である。説明の便宜上、図１２〜図１５で
は、ＷＲは“１”〜“３２”〜“ｘ”のパルス番号が付
され（以降、ＷＲ１〜ＷＲ３２〜ＷＲｘと称する）、Ｓ
Ｂには“１”〜“２９”〜“ｘ”のパルス番号が付され
ている（以降、ＳＢ１〜ＳＢ２９〜ＳＢｘと称する）。
又、図１６〜図１９についても、ＷＲには“１”〜“３
５”〜“ｘ”のパルス番号が付され（以降、ＷＲ１〜Ｗ
Ｒ３５〜ＷＲｘと称する）、ＳＢには“１”〜“３２”
〜“ｘ”のパルス番号が付されている（以降、ＳＢ１〜
ＳＢ３２〜ＳＢｘと称する）。

【００６４】まず図１２〜図１５について、ＤＩＸ−Ｉ
Ｐ−ＴＣＰの場合について説明すると、ＷＲ１におい
て、フレームデータの受信が開始されたことに伴って、
外部からシーケンス開始信号ＳＴのパルスが入力され
る。この後、ＷＲ１〜ＷＲ７に従って、ＭＡＣヘッダデ
ータＭＡＨが受信される。このＭＡＣヘッダデータＭＡ
Ｈは、ＭＡＣアドレスデータＭＡＡとプロトコルタイプ
データＥＴとにより構成される。特に、プロトコルタイ
プデータＥＴによって、続くＩＰプロトコルの種類を識
別することができる。又、ＭＡＣアドレスデータＭＡＡ
及びプロトコルタイプデータＥＴによって、ＤＯのＭＡ
ＣカプセルデータＬＬ１が決定される。このＭＡＣカプ
セルデータＬＬ１は、ＳＢ１〜ＳＢ４に同期しながら出
力される。

【００６５】続いて、ＩＰヘッダデータＩＰＨは、ＩＰ
プロトコル情報ＩＰ１〜ＩＰ８で構成される。ここで、
ＩＰプロトコル情報ＩＰ１によってヘッダ長が示され、
ＩＰプロトコル情報ＩＰ２によってフレーム長が示さ
れ、ＩＰプロトコル情報ＩＰ６によって発信元のネット
ワークアドレスが示され、ＩＰプロトコル情報ＩＰ７に
よって送信先のネットワークアドレスが示される。ここ
で、ＩＰプロトコル情報ＩＰ８は、その有無又長さが自
由に設定することができるオプションフィールドであ
る。

【００６６】次に、ＷＲ２０〜ＷＲ３１に同期して受信
されるＴＣＰヘッダデータＴＣＰＨは、ＴＣＰプロトコ
ル情報ＴＣ１〜ＴＣ９を有する。ＴＣＰプロトコル情報
ＴＣ１によって、本実施形態のデータ受信装置を用いた
ネットワーク間中継装置の受信ポートが示され、ＴＣＰ
プロトコル情報ＴＣ２によって送信ポートが示される。
ＴＣＰプロトコル情報ＴＣ３によって、受信したフレー
ムデータの連番（シリアル番号）が示される。又、ＴＣ
ＰヘッダデータＴＣＰＨに続いて、ＴＣＰ送信データＴ
ＣＰＤが受信される。これらＴＣＰヘッダデータＴＣＰ
Ｈ及びＴＣＰ送信データＴＣＰＤは、ＴＣＰプロトコル
に基づいたものである。

【００６７】ここで、このＴＣＰプロトコルに基づいた
部分は、ＩＣＭＰプロトコルやＵＤＰプロトコルに基づ
いたものと置き換えることもできる。

【００６８】なお、ＩＰプロトコル情報ＩＰ１は、Ｖｅ
ｒｓｉｏｎ（４ビット）、ＩＨＬ（ヘッダ長、４ビッ
ト）、ＴＯＳ（Type of Service 、８ビット）のパラメ
ータから構成される。又、ＩＰプロトコル情報ＩＰ４
は、ＴＴＬ（Time to Live、８ビット）と、トランスポ
ート層のプロトコルを示すプロトコルコードとから構成
される。なお、ＴＣＰプロトコル情報ＴＣ４は受領連番
（アクノレッジ番号）であり、ＴＣＰプロトコル情報Ｔ
Ｃ５はオフセット／フラグであり、ＴＣＰプロトコル情
報ＴＣ６はウィンドウであり、ＴＣＰプロトコル情報Ｔ
Ｃ８は目的ポインタであり、ＴＣＰプロトコル情報ＴＣ
９はオプションフィールドである。

【００６９】ここで、以上で述べたＤＩＸ−ＩＰ−ＴＣ
Ｐのプロトコルでの本実施形態の動作をまとめると、下
記に示す動作Ｂ１〜Ｂ１８のとおりとなる。

【００７０】ＤＩＸ−ＩＰ−ＴＣＰのプロトコルにおけ
る動作Ｂ１〜Ｂ１８： 動作Ｂ１：ＷＲ７により、ＥＴがパイプライン２２Ａの
１段目に取り込まれる。プロトコル認識回路２６は、Ｗ
Ｒ８のタイミングで、シーケンサ３２の指示により、パ
イプライン２２Ａの１段目のデータを入力し、ネットワ
ーク層のプロトコルを認識する。又、これによりＬＬ１
を生成し、パイプライン２２Ａの２段目、３段目、４段
目、５段目にセットする。

【００７１】動作Ｂ２：ＷＲ７の立ち下がりから、パイ
プライン２２Ａの５段目の出力がＤＯとして出力され、
ＳＢの出力が開始される。

【００７２】動作Ｂ３：ＷＲ１２のタイミングで、シー
ケンサ３２はヘッダ終了を指示し、このタイミングで、
シーケンス選択信号ＳＥＳがＭＡＣヘッダ処理用のもの
からネットワーク層ヘッダ処理用のものに切り替わると
ともに、シーケンスカウンタ３０が初期化される。又同
時に、シーケンサ３２はフレーム終了検出回路３４に対
して初期化信号を送出する。又、このタイミングで、Ｃ
ＰＵに対してインタラプトが生成される。

【００７３】動作Ｂ４：ＷＲ１２により、ＩＰ１がパイ
プライン２２Ａの５段目に取り込まれる。ＷＲ１３のタ
イミングで、ＩＰ１に含まれるヘッダ長を示すデータ
が、パイプライン２２Ａの５段目の出力から、キャプチ
ャレジスタ２４Ａ内のヘッダ長レジスタに格納される。

【００７４】動作Ｂ５：ＷＲ１３により、ＩＰ２がパイ
プライン２２Ａの５段目に取り込まれる。又、ＷＲ１４
のタイミングで、ＩＰ２に含まれるフレーム長を示すデ
ータが、パイプライン２２Ａの５段目の出力から、キャ
プチャレジスタ２４Ａ内のフレーム長レジスタに格納さ
れる。

【００７５】動作Ｂ６：ＷＲ１６により、ＩＰ４がパイ
プライン２２Ａの５段目に取り込まれる。ＷＲ１７のタ
イミングで、ＩＰ４に含まれるトランスポート層のプロ
トコルを示すデータが、パイプライン２２Ａの５段目の
出力から、キャプチャレジスタ２４Ａ内のトランスポー
ト層プロトコルレジスタに格納される。

【００７６】動作Ｂ７：ＷＲ２０により、ＩＰ７がパイ
プライン２２Ａの４段目と５段目に取り込まれる。ＷＲ
２１のタイミングで、ＩＰ７に含まれる送信先アドレス
を示すデータが、パイプライン２２Ａの４段目と５段目
の出力から、キャプチャレジスタ２４Ａ内の送信先アド
レスレジスタに格納される。又同時に、パイプライン２
２Ａの４段目と５段目のデータが外部回路４０の検索テ
ーブルに出力される。

【００７７】動作Ｂ８：ＷＲ２２により、ＩＰ８がパイ
プライン２２Ａの４段目と５段目に取り込まれる。ＷＲ
２３のタイミングで、ＩＰ８に含まれるオプションデー
タが、パイプライン２２Ａの４段目と５段目の出力か
ら、キャプチャレジスタ２４Ａ内のオプションレジスタ
に格納される。又同時に、オプションデータが存在する
ことを示すフラグがセットされる。

【００７８】動作Ｂ９：ＷＲ２４のタイミングで、ヘッ
ダ終了タイミング検出回路３６は、ヘッダ長レジスタの
内容とシーケンスカウンタ３０の値の一致を検出し、こ
のタイミングで、シーケンス選択信号ＳＥＳがネットワ
ーク層ヘッダ処理用のものからトランスポート層ヘッダ
処理用のものに切り替わるとともに、シーケンスカウン
タ３０が初期化される。又、このタイミングで、外部Ｃ
ＰＵに対してインタラプトが生成される。

【００７９】動作Ｂ１０：ＷＲ２４により、ＴＣ１がパ
イプライン２２Ａの５段目に取り込まれる。ＷＲ２５の
タイミングで、ＴＣ１に含まれる発信元ポート番号を示
すデータが、パイプライン２２Ａの５段目の出力から、
キャプチャレジスタ２４Ａ内の発信元ポート番号レジス
タに格納される。

【００８０】動作Ｂ１１：ＷＲ２５により、ＴＣ２がパ
イプライン２２Ａの５段目に取り込まれる。ＷＲ２６の
タイミングで、ＴＣ２に含まれる送信先ポート番号を示
すデータが、パイプライン２２Ａの５段目の出力から、
キャプチャレジスタ２４Ａ内の送信先ポート番号レジス
タに格納される。

【００８１】動作Ｂ１２：ＷＲ２６により、ＴＣ３がパ
イプライン２２Ａの４段目と５段目に取り込まれる。Ｗ
Ｒ２７のタイミングで、ＴＣ３に含まれるシーケンス番
号を示すデータが、パイプライン２２Ａの４段目と５段
目の出力から、キャプチャレジスタ２４Ａ内のシーケン
ス番号レジスタに格納される。

【００８２】動作Ｂ１３：ＷＲ２８により、ＴＣ４がパ
イプライン２２Ａの４段目と５段目に取り込まれる。Ｗ
Ｒ２９のタイミングで、ＴＣ４に含まれるアクノーリッ
ジ番号を示すデータが、パイプライン２２Ａの４段目と
５段目の出力から、キャプチャレジスタ２４Ａ内のアク
ノーリッジ番号レジスタに格納される。

【００８３】動作Ｂ１４：ＷＲ３０により、ＴＣ５がパ
イプライン２２Ａの５段目に取り込まれる。ＷＲ３１の
タイミングで、ＴＣ５に含まれるオフセット／フラグを
示すデータが、パイプライン２２Ａの５段目の出力か
ら、キャプチャレジスタ２４Ａ内のオフセット／フラグ
レジスタに格納される。

【００８４】動作Ｂ１５：ＷＲ３１により、ＴＣ６がパ
イプライン２２Ａの５段目に取り込まれる。又、ＷＲ３
２のタイミングで、ＴＣ６に含まれるウィンドウを示す
データが、パイプライン２２Ａの５段目の出力から、キ
ャプチャレジスタ２４Ａ内のウィンドウレジスタに格納
される。

【００８５】動作Ｂ１６：ＷＲ３３により、ＴＣ８がパ
イプライン２２Ａの５段目に取り込まれる。ＷＲ３４の
タイミングで、ＴＣ８に含まれるアージェントポインタ
を示すデータが、パイプライン２２Ａの５段目の出力か
ら、キャプチャレジスタ２４Ａ内のアージェントポイン
タレジスタに格納される。

【００８６】動作Ｂ１７：ＷＲ３６のタイミングで、シ
ーケンサ３２はヘッダ終了を指示し、このタイミング
で、シーケンス選択番号がトランスポート層ヘッダ終了
用のものからアイドル用のものに切り替わるとともに、
シーケンスカウンタ３０が初期化される。又、このタイ
ミングで、ＣＰＵに対してインタラプトが生成される。

【００８７】動作Ｂ１８：ＳＢｘのタイミングで、フレ
ーム終了検出回路３４は、内部のカウンタとフレーム長
レジスタの出力との一致を検出し、フレーム処理を終了
する。又、このタイミングで、ＣＰＵに対してインタラ
プトが生成される。

【００８８】図１６〜図１９は、ＤＩＸ−ＩＰＸ−ＳＰ
Ｘのプロトコルのフレームデータを受信したときの本実
施形態の作用を示すタイムチャートである。図１６〜図
１９は、時間的に連続するタイムチャートを、作図の便
宜上４分割したものである。

【００８９】まず、ＷＲ１では、フレームデータの受信
の開始に伴って、外部からシーケンス開始信号ＳＴが入
力される。又、ＷＲ１〜ＷＲ７では、図１２〜図１５と
同様、ＭＡＣアドレスデータＭＡＡ及びプロトコルタイ
プデータＥＴで構成されるＭＡＣヘッダデータＭＡＨが
受信される。又、受信されたＭＡＣアドレスデータＭＡ
Ａ及びプロトコルタイプデータＥＴに従って決定される
ＭＡＣカプセルデータＬＬ１が、ＤＯとして、ＳＢ１〜
ＳＢ４に同期して出力される。

【００９０】次に、ＷＲ８〜ＷＲ２２に同期して、ＩＰ
ＸヘッダデータＩＰＸＨが受信される。該ＩＰＸヘッダ
データＩＰＸＨは、ＩＰＸプロトコル情報ＩＸ１〜ＩＸ
９によって構成されている。ここで、ＩＰＸプロトコル
情報ＩＸ１は、ＩＰＸヘッダデータＩＰＸＨのチェック
サムである。ＩＰＸプロトコル情報ＩＸ２はＩＰＸヘッ
ダデータＩＰＸＨのヘッダ長である。ＩＰＸプロトコル
情報ＩＸ３は、トランスポートコントロール／パケット
タイプである。ＩＰＸプロトコル情報ＩＸ４は送信先の
ネットワークアドレスであり、ＩＰＸプロトコル情報Ｉ
Ｘ５は送信先の端末があるノードのアドレスである。Ｉ
ＰＸプロトコル情報ＩＸ６は、送信先のソケットアドレ
スである。ＩＰＸプロトコル情報ＩＸ７は発信元のネッ
トワークアドレスであり、ＩＰＸプロトコル情報ＩＸ８
は発信元のノードアドレスである。ＩＰＸプロトコル情
報ＩＸ９は発信元のソケットアドレスである。

【００９１】続いて、ＷＲ２３〜ＷＲ２８のＷＲのパル
ス信号に同期して、ＳＰＸヘッダデータＳＰＸＨが受信
される。該ＳＰＸヘッダデータＳＰＸＨは、ＳＰＸプロ
トコル情報ＳＰ１〜ＳＰ６によって構成されている。こ
こで、ＳＰＸプロトコル情報ＳＰ１は、コネクションコ
ントロール／データタイプを示すデータである。ＳＰＸ
プロトコル情報ＳＰ２は発信元ＩＤ（identificationあ
るいはidentifier）であり、ＳＰＸプロトコル情報ＳＰ
３は送信先ＩＤである。ＳＰＸプロトコル情報ＳＰ４は
当該フレームデータの連番であり、ＳＰＸプロトコル情
報ＳＰ５は受領連番である。ＳＰＸプロトコル情報ＳＰ
６はアロケーション番号である。

【００９２】前記ＳＰＸヘッダデータＳＰＸＨに続い
て、ＳＰＸ送信データＳＰＸＤが受信される。これらＳ
ＰＸヘッダデータＳＰＸＨ及びＳＰＸ送信データＳＰＸ
Ｄは、１つのプロトコル階層によって定義されている。
図１９では、ＳＰＸ送信データＳＰＸＤはｎバイトとな
っている。

【００９３】ここで、以上で述べたＤＩＸ−ＩＰＸ−Ｓ
ＰＸのプロトコルでの本実施形態の動作をまとめると、
下記に示す動作Ｃ１〜Ｃ１４のとおりとなる。

【００９４】ＤＩＸ−ＩＰＸ−ＳＰＸのプロトコルにお
ける動作Ｃ１〜Ｃ１４：動作Ｃ１〜３は、前記動作Ｂ１
〜Ｂ３と同じであるので説明は省略する。

【００９５】動作Ｃ４：ＷＲ１３により、ＩＸ２がパイ
プライン２２Ａの５段目に取り込まれる。又、ＷＲ１４
のタイミングで、ＩＸ２に含まれるフレーム長を示すデ
ータが、パイプライン２２Ａの５段目の出力から、キャ
プチャレジスタ２４Ａ内のフレーム長レジスタに格納さ
れる。

【００９６】動作Ｃ５：ＷＲ１４により、ＩＸ３がパイ
プライン２２Ａの５段目に取り込まれる。ＷＲ１５のタ
イミングで、ＩＸ３に含まれるトランスポート層プロト
コルを示すデータが、パイプライン２２Ａの５段目の出
力から、キャプチャレジスタ２４Ａ内のトランスポート
層プロトコルレジスタに格納される。

【００９７】動作Ｃ６：ＷＲ１５により、ＩＸ４がパイ
プライン２２Ａの４段目と５段目に取り込まれる。ＷＲ
１６のタイミングで、ＩＰ４に含まれる送信先ネットワ
ークアドレスを示すデータが、パイプライン２２Ａの４
段目と５段目の出力から、キャプチャレジスタ２４Ａ内
の送信先アドレスレジスタに格納される。同時に、パイ
プライン２２Ａの４段目と５段目のデータが外部の検索
テーブルに出力される。

【００９８】動作Ｃ７：ＷＲ２０により、ＩＸ６がパイ
プライン２２Ａの５段目に取り込まれる。ＷＲ２１のタ
イミングで、ＩＸ６に含まれる送信先ソケット番号を示
すデータが、パイプライン２２Ａの５段目の出力から、
キャプチャレジスタ２４Ａ内の送信先ポート番号レジス
タに格納される。

【００９９】動作Ｃ８：ＷＲ２６により、ＩＸ９がパイ
プライン２２Ａの５段目に取り込まれる。ＷＲ２７のタ
イミングで、ＩＸ９に含まれる発信元ソケット番号が、
パイプライン２２Ａの５段目の出力から、キャプチャレ
ジスタ２４Ａ内の発信元ポート番号レジスタに格納され
る。

【０１００】動作Ｃ９：ＷＲ２７のタイミングで、シー
ケンサ３２はヘッダ終了を指示し、このタイミングで、
シーケンス選択信号ＳＥＳがネットワーク層ヘッダ処理
用の信号からトランスポート層ヘッダ処理用の信号に切
り替わるとともに、シーケンスカウンタ３０が初期化さ
れる。又、このタイミングで、ＣＰＵに対してインタラ
プトが生成される。

【０１０１】動作Ｃ１０：ＷＲ３０により、ＳＰ４がパ
イプライン２２Ａの５段目に取り込まれる。ＷＲ３１の
タイミングで、ＳＰ４に含まれるシーケンス番号を示す
データが、パイプライン２２Ａの５段目の出力から、キ
ャプチャレジスタ２４Ａ内のシーケンス番号レジスタに
格納される。

【０１０２】動作Ｃ１１：ＷＲ３１により、ＳＰ５がパ
イプライン２２Ａの５段目に取り込まれる。ＷＲ３２の
タイミングで、ＳＰ５に含まれるアクノーリッジ番号を
示すデータが、パイプライン２２Ａの５段目の出力か
ら、キャプチャレジスタ２４Ａ内のアクノーリッジ番号
レジスタに格納される。

【０１０３】動作Ｃ１２：ＷＲ３２により、ＳＰ６がパ
イプライン２２Ａの５段目に取り込まれる。ＷＲ３３の
タイミングで、ＳＰ６に含まれるアロケーションを示す
データが、パイプライン２２Ａの５段目の出力から、キ
ャプチャレジスタ２４Ａ内のオフセット／フラグレジス
タに格納される。

【０１０４】動作Ｃ１３：ＷＲ３３のタイミングで、シ
ーケンサ３２はヘッダ終了を指示し、このタイミング
で、シーケンス選択番号がトランスポート層ヘッダ処理
用のものからアイドル用のものに切り替わるとともに、
シーケンスカウンタ３０が初期化される。又、このタイ
ミングで、ＣＰＵに対してインタラプトが生成される。

【０１０５】動作Ｃ１４：ＳＢｘのタイミングで、フレ
ーム終了検出回路３４は、内部のカウンタとフレーム長
レジスタの出力との一致を検出し、フレーム処理を終了
する。又、このタイミングで、ＣＰＵに対してインタラ
プトが生成される。

【０１０６】本実施形態においては、入力データ制御回
路２２が５段のパイプライン２２Ａを備えているが、次
に、当該パイプライン２２Ａの動作とその効果について
詳細に説明する。

【０１０７】図２０〜図２１は、当該データ受信装置
が、ＤＩＸフォーマットでネットワーク層プロトコルが
ＩＰであるデータフレームを受信した場合の前記パイプ
ライン２２Ａの動作を示す概念図、図２２〜図２３は、
当該データ受信装置が、ＤＩＸフォーマットでネットワ
ーク層プロトコルがＩＰＸであるデータフレームを受信
した場合の前記パイプライン２２Ａの動作を示す概念
図、図２４〜図２３は、当該データ受信装置が、ＤＩＸ
フォーマットでネットワーク層プロトコルがアップルト
ーク（Ａpple Ｔalk ）であるデータフレームを受信し
た場合の前記パイプライン２２Ａの動作を示す概念図で
ある。

【０１０８】本実施形態における前記パイプラインは、
図２に示した如く、例えば１６ビットのデータ幅を有す
る５個のレジスタで構成されており、図４に示した如
く、フレームデータ同期信号ＦＣＫを動作クロックとし
て動作する。

【０１０９】まずフレームデータＦＤ１が１段目のレジ
スタに取り込まれ、同時に各段が保持していたデータが
次段のレジスタにシフトされる。５段目のレジスタの出
力は破棄される。

【０１１０】データフレームの受信を開始すると、図２
０に示す如く、当該パイプライン２２Ａは、まず送信先
ＭＡＣアドレス（図中ではＤ ＭＡＣと示す）を、続い
て発信元ＭＡＣアドレス（図中ではＳ ＭＡＣと示す）
を入力する。これらのＭＡＣアドレスは４８ビットであ
るため、フレームデータＦＤ１が１６ビットである本実
施形態においては、３回の同期信号ＦＣＫによりパイプ
ライン２２Ａ内に全てのビットが取り込まれる。本実施
形態における動作では、図２０において４回目の時点
で、４段目、３段目、２段目のパイプラインの出力がキ
ャプチャレジスタ２４Ａ内の送信先ＭＡＣアドレスを記
憶・保持するレジスタにロードされる。同様に、図２０
において７回目の時点で、４段目、３段目、２段目のパ
イプラインの出力が、キャプチャレジスタ２４Ａ内の発
信元ＭＡＣアドレスを記憶・保持するレジスタにロード
される。又、同様に、３２ビットであるＩＰアドレスに
ついては、図２１において１７回目の時点で、４段目、
３段目のパイプラインの出力が、キャプチャレジスタ２
４Ａ内の発信元ＩＰアドレス（図中ではＳ ＩＰと示
す）を記憶・保持するレジスタにロードされ、１９回目
の時点で、４段目、３段目のパイプラインの出力が、キ
ャプチャレジスタ２４Ａ内の送信先ＩＰアドレス（図中
ではＤ ＩＰと示す）を記憶・保持するレジスタにロー
ドされる。

【０１１１】このように、パイプライン２２Ａを設ける
ことにより、データの入力幅１６ビットより長いデータ
長４８ビットを持つパラメータをキャプチャレジスタ２
４Ａにロードする動作を、一度の動作だけで完了させる
ことができ、シーケンサ３２の動作を簡略化できる。

【０１１２】又、パイプラインによる処理は、ポート番
号（もしくはソケット番号）を処理する場合にも有効で
ある。ネットワーク層プロトコルがＩＰである場合は、
送信先・発信元ポート番号はそれぞれ１６ビットであ
る。又、ネットワーク層プロトコルがＩＰＸである場合
にも、送信先・発信元ソケット番号はそれぞれ１６ビッ
トである。これに対して、ネットワーク層プロトコルが
アップルトークである場合には、送信先・発信元ソケッ
ト番号はそれぞれ８ビットである。このデータ幅の違う
データをどのように処理するかについて、図面を参照し
て説明する。

【０１１３】本実施形態における動作で、ネットワーク
層プロトコルがＩＰである場合には、図２１において１
９回目の時点で、２段目のパイプラインの出力が、キャ
プチャレジスタ２４Ａ内の発信元ポート番号（図中では
Ｓ Ｐort ＃と示す）を記憶・保持するレジスタに、２
０回目の時点で、２段目のパイプラインの出力が、キャ
プチャレジスタ２４Ａ内の送信先ポート番号（図中では
Ｄ Ｐort ＃と示す）を記憶・保持するレジスタにロー
ドされる。

【０１１４】ネットワーク層プロトコルがＩＰＸである
場合には、図２３において１７回目の時点で、２段目の
パイプラインの出力が、キャプチャレジスタ２４Ａ内の
送信先ソケット番号（図中ではＤ Ｓocket と示す）を
記憶・保持するレジスタに、２３回目の時点で、２段目
のパイプラインの出力が、キャプチャレジスタ２４Ａ内
の発信元ソケット番号（図中ではＳ Ｓocket と示す）
を記憶・保持するレジスタにロードされる。

【０１１５】ネットワーク層プロトコルがアップルトー
クである場合には、図２５において１４回目の時点で、
２段目のパイプラインの出力の上位８ビットが、キャプ
チャレジスタ２４Ａ内の送信先ソケット番号（Ｄ Ｓoc
ket ）を記憶・保持するレジスタに、１５回目の時点
で、３段目のパイプラインの出力の下位８ビットが、キ
ャプチャレジスタ２４Ａ内の送信元ソケット番号（Ｓ
Ｓocket ）を記憶・保持するレジスタにロードされる。

【０１１６】このように、パイプラインを設けることに
より、プロトコルによってデータの長さに違いがある場
合でも、パイプライン内をデータが通過するまでの時間
を利用して、柔軟な処理を行うことが可能になってい
る。

【０１１７】又、パイプラインによる処理は、パイプラ
インの同一段に複数のデータフィールドが存在し、その
どちらに対しても処理を行う場合にも有効である。ネッ
トワーク層プロトコルがＩＰである場合は、図２１の１
２回目に示すように、ＴＴＬ（Time to Live）フィール
ドとトランスポート層プロトコル（Transport LayerPro
tocol）フィールドがパイプラインの同一段に入力され
る。ここでＴＴＬのフィールドに注目すると、ＩＰＸの
場合には、このフィールドに対応するトランスポート制
御（Ｔransport Ｃontrol）のフィールドは、図２２の
１０回目に示すように、パケットタイプ（Ｐacket Ｔyp
e ）のフィールドとパイプラインの同一段に入力され、
アップルトークの場合には、このフィールドに対応する
ＨＯＰフィールドは、図２４の８回目に示すように、フ
レーム長（Frame Length）とパイプラインの同一段に入
力される。これをパイプラインを用いずに処理するとす
れば、ＩＰの場合にはＴＴＬフィールドとトランスポー
ト層プロトコルのフィールドとを同時に処理するシーケ
ンスが、ＩＰＸの場合にはトランスポート制御のフィー
ルドとパケットタイプのフィールドとを同時に処理する
シーケンスが、アップルトークの場合にはＨＯＰフィー
ルドとフレーム長のフィールドとを同時に処理するシー
ケンスが、それぞれ必要となり、処理シーケンスが複雑
になる。これに対して、パイプラインを設けることによ
り、プロトコルに関わらず、同一フィールドに対する処
理を共用化できる。

【０１１８】更に、データのカプセル化を行う場合に
も、入力データ制御回路２２のパイプライン２２Ａは有
効である。この場合には、５段目のレジスタの出力を、
当該データ受信装置の出力として使用する。イーサネッ
トのデータフレームをＡＴＭ網に中継する場合は、まず
ＭＡＣ層のヘッダを取り除き、ＬＬＣ／ＳＮＡＰ、ある
いはＬＡＮエミュレーションヘッダ（Ｅmulation Ｈea
der ）を付加することにより、ＡＡＬ−５層のＣＰＣＳ
−ＰＤＵのペイロード部を作成する。ＬＬＣ／ＳＮＡＰ
は、ネットワーク層のプロトコルが何であるかを示す８
バイトのコードで、例えばＩＰの場合であれば“ＡＡ−
ＡＡ−０３−００−００−００−０８−００”となる。
図２２の８回目において、２段目のレジスタにイーサタ
イプ（Ｅther Ｔype ）である“０８−００”が保持さ
れている。このタイミングで５段目のレジスタに“ＡＡ
−ＡＡ”を、４段目のレジスタに“０３−００”を、３
段目のレジスタに“００−００”をロードすることによ
り、ＬＬＣ／ＳＮＡＰの生成は完了する。この処理の
後、８回目以後のタイミングにおいて、５段目のレジス
タの出力を当該データ受信装置の出力とすることによ
り、ＡＡＬ−５層のＣＰＣＳ−ＰＤＵのペイロード部を
容易に作成できる。

【０１１９】次に、図２６を参照して、本発明の第２実
施形態を説明する。

【０１２０】本第２実施形態では、前記第１カットスル
ー回路２３又は第２カットスルー回路２５が出力する信
号のいずれかを選択するカットスルー選択回路を、プロ
トコル認識回路２６の内部に備えている。

【０１２１】他の点に関しては、第１実施形態とほぼ同
じであるので説明は省略する。

【０１２２】この第２実施形態では、入力データ制御回
路２２及びキャプチャレジスタ回路２４は、このカット
スルー選択回路が出力するカットスルー選択信号ＣＳに
従って、第１カットスルー回路２３又は第２カットスル
ー回路２５の動作を有効あるいは無効にする。従って、
該カットスルー選択回路は、外部回路へ信号を出力する
ものとして、前記第１カットスルー回路又は前記第２カ
ットスルー回路のいずれかを選択するものである。又、
このような第１カットスルー回路、第２カットスルー回
路及びカットスルー選択回路を備えることで、コンピュ
ータ等の外部回路（図１ではＣＰＵとして示されるも
の）での処理の便宜を図ることができる。

【０１２３】

【実施例】図２７に、本発明をブリッジやルータ等の中
継機器に適用した場合の実施例を示す。

【０１２４】本実施例において、当該中継機器は、ポー
ト１からポート３の３つのポートと、中継制御処理装置
１１０を備えている。各ポートは、データフレームを受
信する入力ポート１０２と、データフレームを出力する
出力ポート１０４と、入力ポート１０２が受信したデー
タフレームを受信して、前記実施形態に示された動作を
行う、本発明に係るデータ受信装置１０６と、当該デー
タ受信装置１０６の前記第１カットスルー回路、及び第
２カットスルー回路により出力されたデータを検索のキ
ーデータとして、前述のテーブル検索を実行するＣＡＭ
１０８を有している。

【０１２５】前記中継制御処理装置１１０は、前記入力
ポート１０２から受信したデータフレームを格納するた
めの、メモリ、バッファ、バス、スイッチ等からなるデ
ータ格納部（メモリと総称する）１１２と、中継の可否
及び中継先の決定を行うための制御部１１４と、前記メ
モリ１１２に格納されたデータフレームを待ち行列に加
え、順番が来た時に中継先ポートの出力ポートに出力す
る送信キュー（Ｑueue）１１６とを有している。

【０１２６】次に、本実施例の動作について説明する。
入力ポート１０２からデータフレームが受信されると、
当該データフレームは、中継制御処理装置１１０のメモ
リ１１２内に格納されると同時に、データ受信装置１０
６へも入力され、当該データ受信装置１０６により、前
記実施形態に示された動作が実行される。当該動作にお
いて、本中継機器がブリッジである場合には、発信元・
送信先ＭＡＣアドレスがＣＡＭ１０８に出力され、図７
に示した検索動作が実行される。中継制御処理装置１１
０は、該データ受信装置１０６が発生するいずれかのイ
ンタラプト信号を用いて、キャプチャレジスタ回路２４
に置かれた、ＣＡＭ１０８による検索結果を記憶・保持
するレジスタ２５Ｃから検索結果を読み出す。中継制御
処理装置１１０は、読み出した当該検索結果により中継
先を決定すると、メモリ１１２内に受信されたデータフ
レームを、対応する出力ポート１０４に出力するための
処理を実行し、データフレームの中継動作を行う。本中
継動作のシーケンスを図２８に示す。

【０１２７】一方、本中継機器がルータである場合は、
発信元・送信先ネットワークアドレスがＣＡＭ１０８に
出力され、図１１に示した検索動作が実行される。中継
制御処理装置１１０は、該データ受信装置１０６が発生
するいずれかのインタプラト信号を用いて、キャプチャ
レジスタ装置２４に置かれた検索結果レジスタ２５Ｃか
ら検索結果を読み出す。中継制御処理装置１１０は、読
み出した当該検査結果により送信先ＭＡＣアドレスを書
き換える。更に、読み出した当該検索結果により中継先
を決定すると、メモリ１１２内に受信されたデータフレ
ームを、対応する出力ポート１０４に出力するための処
理を実行し、データフレームの中継動作を行う。本中継
動作のシーケンスを図２９に示す。

【０１２８】更に、本中継機器がファイヤウォール機能
付きのルータである場合は、上記動作に加えて、図１１
の下方に示されるファイヤウォール機能実現のための、
図６に示したようなファイヤウォール用テーブルの検索
が実行される。中継制御処理装置１１０は、本ファイヤ
ウォール検索の結果をＣＡＭ１０８から読み出し、中継
の可否を決定する。中継不可の決定が得られた場合、中
継制御処理装置１１０は、メモリ１１２内に格納された
データフレームを廃棄する。本中継動作のシーケンスを
図３０に示す。

【０１２９】なお、本実施例においては、ファイヤウォ
ール検索により一致が検出された場合に中継可と判断し
ているが、これとは逆に、ファイヤウォール検索により
一致が検出された場合に中継不可と判断しても良い。

【０１３０】

【発明の効果】本発明によれば、受信するフレームデー
タのプロトコルを定める複数のプロトコル階層それぞれ
の処理や、その部分処理を、単純に能率よく、相互に並
行実行可能となる。更に、これらの処理を行うデータ受
信装置を、容易に且つ広範囲にハードウエアにて構成可
能とすることができる。

【図面の簡単な説明】

【図１】本発明に係るデータ受信装置の第１実施形態の
構成を示すブロック図

【図２】前記第１実施形態で用いられている入力データ
制御回路の構成を示すブロック図

【図３】同じくキャプチャレジスタ回路の構成を示すブ
ロック図

【図４】前記入力データ制御回路の動作を示すタイムチ
ャート

【図５】前記第１実施形態に接続される外部回路のＣＡ
Ｍ内の検索テーブルの構成例を示す線図

【図６】同じくファイヤウォール用テーブルの構成例を
示す線図

【図７】前記キャプチャレジスタ回路内の第２カットス
ルー回路が、ブリッジにおいて実行する検索動作の例を
示すフローチャート

【図８】図７の検索動作における各信号波形の動きの例
の一部を示すタイムチャート

【図９】図８の続きを示すタイムチャート

【図１０】図９の続きを示すタイムチャート

【図１１】前記第２カットスルー回路が、ルータにおい
て実行する検索動作の例を示すフローチャート

【図１２】ＤＩＸ−ＩＰ−ＴＣＰのフレームデータを受
信した場合の前記第１実施形態の動作を示すタイムチャ
ート

【図１３】図１２の続きを示すタイムチャート

【図１４】図１３の続きを示すタイムチャート

【図１５】図１４の続きを示すタイムチャート

【図１６】ＤＩＸ−ＩＰＸ−ＳＰＸのフレームデータを
受信した場合の前記第１実施形態の動作を示すタイムチ
ャート

【図１７】図１６の続きを示すタイムチャート

【図１８】図１７の続きを示すタイムチャート

【図１９】図１８の続きを示すタイムチャート

【図２０】ＤＩＸフォーマットでネットワーク層プロト
コルがＩＰであるデータフレームを受信した場合の、前
記入力データ制御回路内のパイプラインの動作を示す概
念図

【図２１】図２０の続きを示す概念図

【図２２】ＤＩＸフォーマットでネットワーク層プロト
コルがＩＰＸであるデータフレームを受信した場合の、
前記パイプラインの動作を示す概念図

【図２３】図２２の続きを示す概念図

【図２４】ＤＩＸフォーマットでネットワーク層プロト
コルがアップルトークであるデータフレームを受信した
場合の、前記パイプラインの動作を示す概念図

【図２５】図２４の続きを示す概念図

【図２６】本発明に係るデータ受信装置の第２実施形態
の構成を示すブロック図

【図２７】本発明を中継機器に適用した場合の実施例を
示すブロック図

【図２８】前記中継機器がブリッジである場合の中継動
作のシーケンスを示すフローチャート

【図２９】同じくルータである場合の中継動作のシーケ
ンスを示すフローチャート

【図３０】同じくファイヤウォール機能付きのルータで
ある場合の中継動作のシーケンスを示すフローチャート

【符号の説明】

２２…入力データ制御回路 ２２Ａ…パイプラインレジスタ ２３…第１カットスルー回路 ２４…キャプチャレジスタ回路 ２４Ａ…キャプチャレジスタ ２５…第２カットスルー回路 ２５Ｂ…検索シーケンサ ２５Ｃ…検索結果レジスタ ２６…プロトコル認識回路 ２８…シーケンス選択回路 ３０…シーケンスカウンタ ３２…シーケンサ ３４…フレーム終了検出回路 ３６…ヘッダ終了タイミング検出回路 ３８…インタラプト生成回路 ＣＳ…カットスルー選択信号 ＣＴ…シーケンスカウンタ信号 ＥＴ…プロトコルタイプデータ ＦＣＫ…フレームデータ同期信号 ＦＤ１〜ＦＤ２…フレームデータ ＩＰＳ…インタラプト信号 ＩＰ１〜ＩＰ８…ＩＰプロトコル情報 ＩＰＨ…ＩＰヘッダデータ ＩＰＸＨ…ＩＰＸヘッダデータ ＩＸ１〜ＩＸ９…ＩＰＸプロトコル情報 ＬＬ１…ＭＡＣカプセルデータ ＭＡＡ…ＭＡＣアドレスデータ ＭＡＨ…ＭＡＣヘッダデータ ＰＦＥ…フレーム終了信号 ＰＦＬ…フレーム長信号 ＰＨＥ…ヘッダ終了信号 ＰＨＬ…ヘッダ長信号 ＰＴ…プロトコルタイプ信号 ＰＴＮ、ＰＴＮ２…プロトコル識別コード信号 ＳＣＫ…検索データ同期信号 ＳＥＣ…シーケンス制御信号 ＳＥＳ…シーケンス選択信号 ＳＫＤ、ＳＫＤ２…検索キーデータ信号 ＳＰ１〜ＳＰ６…ＳＰＸプロトコル情報 ＳＰＸＤ…ＳＰＸ送信データ ＳＰＸＨ…ＳＰＸヘッダデータ ＳＴ…シーケンス開始信号 ＴＣ１〜ＴＣ９…ＴＣＰプロトコル情報 ＴＣＰＤ…ＴＣＰ送信データ ＴＣＰＨ…ＴＣＰヘッダデータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 29/06

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】物理層から上位へ定義される、複数のプロ
   トコル階層の任意のいずれかのプロトコルに基づいたフ
   レームデータをネットワークから受信するデータ受信装
   置において、 前記フレームデータを、その同期信号と共に前記ネット
   ワーク側から受信してレジスタに保持する入力データ制
   御回路と、 前記フレームデータを構成するプロトコル階層毎のヘッ
   ダに含まれるプロトコルタイプコード、ヘッダ長、フレ
   ーム長、発信元・送信先アドレス又は発信元・送信先ポ
   ート番号若しくはソケット番号等の情報を、プロトコル
   階層毎に記憶・保持するキャプチャレジスタ回路と、 該キャプチャレジスタ回路に記憶されるプロトコルタイ
   プコードから、各プロトコル階層のプロトコルタイプを
   識別するプロトコル認識回路と、 該プロトコル認識回路の識別結果に従って、受信したフ
   レームデータの各プロトコル階層に対する処理を選択す
   るシーケンス選択信号を生成すると共に、ヘッダ終了信
   号に従って該シーケンス選択信号を切り替えるシーケン
   ス選択回路と、 前記フレームデータ同期信号のパルス信号をカウントす
   るシーケンスカウンタと、 該シーケンスカウンタの値及び前記シーケンス選択信号
   に従って動作し、前記キャプチャレジスタ回路に対し
   て、前記プロトコル階層毎のヘッダに含まれる情報を記
   憶・保持するタイミングを指示すると共に、前記シーケ
   ンス選択信号により指定されている処理中のプロトコル
   が固定長のヘッダを有する場合には、ヘッダの終了タイ
   ミングを指示する第２ヘッダ終了タイミングを出力する
   機能を有するシーケンサと、 前記シーケンスカウンタの値を、受信中のプロトコル階
   層のヘッダ長と比較することで得られた第１ヘッダ終了
   タイミング、及び、前記シーケンサが出力する第２ヘッ
   ダ終了タイミングのいずれか一方を選択して前記ヘッダ
   終了信号を生成するヘッダ終了タイミング検出回路と、
   を備えたことを特徴とするデータ受信装置。
2. 【請求項２】請求項１において、前記入力データ制御回
   路が、シフトレジスタ状に接続された、パイプラインと
   して動作する複数のレジスタを含み、前記フレームデー
   タを、その同期信号により、該レジスタの初段に入力
   し、各レジスタの内容を前記キャプチャレジスタ回路に
   出力する機能を有することを特徴とするデータ受信装
   置。
3. 【請求項３】請求項１において、更に、前記シーケンサ
   から出力されるフレームカウンタ初期化信号により初期
   化された後に、前記フレームデータ同期信号のパルス信
   号をカウントし、該カウント値を前記フレーム長と比較
   することで、受信中のフレームデータの終了タイミング
   を示す信号を生成するフレーム終了検出回路を備えたこ
   とを特徴とするデータ受信装置。
4. 【請求項４】請求項３において、更に、前記ヘッダ終了
   タイミング検出回路が生成するヘッダ終了信号、又は、
   前記フレーム終了検出回路が生成するフレーム終了信号
   の入力時に、外部回路に対して割り込み信号を発生する
   インタラプト生成回路を備えたことを特徴とするデータ
   受信装置。
5. 【請求項５】請求項１において、前記入力データ制御回
   路が、前記シーケンサから出力される第１カットスルー
   信号の指示に従って、前記フレームデータ同期信号を外
   部に出力する機能を有していると共に、該第１カットス
   ルー信号の指示に従って、当該入力データ制御回路内の
   特定のレジスタの内容を、前記フレームデータ同期信号
   に同期させて外部に出力する第１カットスルー回路を有
   していることを特徴とするデータ受信装置。
6. 【請求項６】請求項１において、前記キャプチャレジス
   タ回路が、前記シーケンサから出力される第２カットス
   ルー信号の指示に従って、当該キャプチャレンジスタ回
   路内の特定のレジスタの内容を、これに対する同期信号
   と共に外部に出力する第２カットスルー回路を有してい
   ることを特徴とするデータ受信装置。
7. 【請求項７】請求項５又は６において、更に、前記第１
   カットスルー回路又は前記第２カットスルー回路が出力
   する信号の、いずれか一方を選択して出力するカットス
   ルー選択回路を備えていることを特徴とするデータ受信
   装置。
8. 【請求項８】請求項１、２、５のいずれか一項におい
   て、前記入力データ制御回路が、受信データのプロトコ
   ル階層のヘッダから送信先アドレスを切り出し、これを
   外部回路へ送出するための構成を有していることを特徴
   とするデータ受信装置。
9. 【請求項９】請求項１又は６において、前記キャプチャ
   レジスタ回路に記憶・保持される情報が、外部回路へ読
   み出し可能とされていることを特徴とするデータ受信装
   置。
10. 【請求項１０】請求項１において、前記プロトコル認識
    回路が識別した各プロトコル階層のプロトコルが、外部
    回路へ読み出し可能とされていることを特徴とするデー
    タ受信装置。
11. 【請求項１１】請求項１、２、５、８のいずれか一項に
    おいて、前記入力データ制御回路が、受信データフレー
    ムに対するチェックサムを検証する機能と、該検証結果
    を外部回路に伝達する機能を備えており、 前記シーケンサが、該入力データ制御回路に対してチェ
    ックサム演算の開始タイミングと、チェックサム演算の
    結果を比較するタイミングを指示する機能を備えている
    ことを特徴とするデータ受信装置。