JP3488590B2 - Manufacturing method of metal thin film and thin film transistor, and semiconductor device using metal thin film - Google Patents

Manufacturing method of metal thin film and thin film transistor, and semiconductor device using metal thin film

Info

Publication number
JP3488590B2
JP3488590B2 JP4822897A JP4822897A JP3488590B2 JP 3488590 B2 JP3488590 B2 JP 3488590B2 JP 4822897 A JP4822897 A JP 4822897A JP 4822897 A JP4822897 A JP 4822897A JP 3488590 B2 JP3488590 B2 JP 3488590B2
Authority
JP
Japan
Prior art keywords
thin film
metal thin
plane
ray diffraction
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4822897A
Other languages
Japanese (ja)
Other versions
JPH10242473A (en
Inventor
弘喜 浜田
秀謙 尾方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sony Corp
Original Assignee
Sanyo Electric Co Ltd
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sony Corp filed Critical Sanyo Electric Co Ltd
Priority to JP4822897A priority Critical patent/JP3488590B2/en
Publication of JPH10242473A publication Critical patent/JPH10242473A/en
Application granted granted Critical
Publication of JP3488590B2 publication Critical patent/JP3488590B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
などの各種半導体装置に電極や配線として利用される金
属薄膜に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal thin film used as an electrode or wiring in various semiconductor devices such as thin film transistors.

【0002】[0002]

【従来の技術】従来より、液晶表示(LCD)装置とし
て、液晶の駆動制御に薄膜トランジスタ(TFT)を利
用したTFTLCDが広く利用されている。
2. Description of the Related Art Conventionally, as a liquid crystal display (LCD) device, a TFT LCD that uses a thin film transistor (TFT) for driving and controlling liquid crystal has been widely used.

【0003】このTFTLCDにおいて、ガラスなどの
透明基板上に金属薄膜からなるゲート電極を形成し、そ
の上方にトランジスタの能動層を形成するボトムゲート
型のTFTを使用するものがある。このボトムゲート型
のTFTでは、ゲート電極及びゲート配線の材料にアル
ミ(Al)などの低融点のものを使用することができ
ず、通常タンタル(Ta)や、クロム(Cr)などが利
用されている。
In some TFT LCDs, a bottom gate type TFT is used in which a gate electrode made of a metal thin film is formed on a transparent substrate such as glass and an active layer of the transistor is formed above the gate electrode. In this bottom gate type TFT, a material having a low melting point such as aluminum (Al) cannot be used for the material of the gate electrode and the gate wiring, and tantalum (Ta) or chromium (Cr) is usually used. There is.

【0004】[0004]

【発明が解決しようとする課題】ところが、このような
Taや、Crのゲート電極やその配線は、高温条件下の
使用時おいて、エレクトロマイグレーション現象などに
起因して、その抵抗値が上昇する傾向にある。そして、
このゲート電極またはその配線の抵抗値が高くなると、
TFTの動作特性が劣化し、LCDの表示特性が劣化す
るという問題点があった。
However, the resistance value of such Ta or Cr gate electrode and its wiring increases due to an electromigration phenomenon or the like during use under high temperature conditions. There is a tendency. And
If the resistance of this gate electrode or its wiring becomes high,
There is a problem that the operating characteristics of the TFT are deteriorated and the display characteristics of the LCD are deteriorated.

【0005】本発明は、上記問題点を解決することを課
題としてなされたものであり、ゲート電極などの金属薄
膜の高抵抗化を防止することができる金属薄膜の製造方
法およびこれを用いた半導体装置を提供することを目的
とする。
The present invention has been made to solve the above problems, and a method of manufacturing a metal thin film capable of preventing the resistance of a metal thin film such as a gate electrode from increasing and a semiconductor using the same. The purpose is to provide a device.

【0006】[0006]

【課題を解決するための手段】本発明に係る金属薄膜の
製造方法は、Crからなる金属薄膜の成膜後、前記金属
薄膜をレーザを用いてアニール処理することを特徴とす
る。このように、レーザによって、アニールすると、金
属薄膜はその結晶構造に変化が生じる。r薄膜では、
その最密稠密面である{110}配向のものが優先的に
成長する。そこで、この金属薄膜は比較的{110}に
配向した比較的粒径の大きな均質な構造となり、電流を
流通したときにエレクトロマイグレーションがおきにく
く、電極材料などに好適なものになる。
The method for producing a metal thin film according to the present invention is characterized in that after forming a metal thin film of Cr , the metal thin film is annealed by using a laser. Thus, when annealed by the laser, the crystal structure of the metal thin film changes. In the Cr thin film,
The {110} orientation, which is the closest packed surface, grows preferentially. Therefore, this metal thin film has a homogeneous structure in which the grain size is relatively oriented to {110} and has a relatively large grain size, and electromigration is less likely to occur when a current is passed through, which is suitable for an electrode material or the like.

【0007】 また、本発明に係る薄膜トランジスタの
製造方法は、透明基板上にゲート電極となるCrからな
金属薄膜を形成し、前記金属薄膜に対しレーザ光を用
いてアニール処理して、前記金属薄膜の金属結晶の最密
稠密面である{110}面配向させ、その後、前記金属
薄膜のパターン形成を行い、ゲート電極を形成し、前記
ゲート電極の上方に薄膜トランジスタの能動領域を形成
することを特徴とする。液晶表示装置においては、透明
基板上に薄膜トランジスタを形成する。そして、この薄
膜トランジスタの能動領域の下方には、能動領域に所望
の電界を印加するためにゲート電極が形成される。この
ゲート電極にレーザアニールした金属薄膜を利用するこ
とにより、薄膜トランジスタの動作特性を長期間安定し
てよいものに維持でき、高品位の液晶表示装置を得るこ
とができる。
Further, the method of manufacturing a thin film transistor according to the present invention comprises a transparent substrate made of Cr to be a gate electrode.
That the metal thin film is formed and annealed with against laser light to the metallic thin film, the close-packed metal crystal of the metal thin film
The {110} plane, which is a dense plane, is oriented, and then the metal
The thin film pattern is formed, the gate electrode is formed, and
The active region of the thin film transistor is formed above the gate electrode . In a liquid crystal display device, a thin film transistor is formed on a transparent substrate. A gate electrode is formed below the active region of the thin film transistor in order to apply a desired electric field to the active region. By using a laser-annealed metal thin film for this gate electrode, the operating characteristics of the thin film transistor can be maintained stable for a long period of time, and a high-quality liquid crystal display device can be obtained.

【0008】 また、本発明は、Crからなる金属薄膜
を用いた半導体装置であって、前記金属薄膜は、成膜後
レーザ光を用いたアニール処理により金属結晶の最密
稠密面である{110}面の配向性が強められたもので
あることを特徴とする。このような配向性の強い金属薄
膜を利用した半導体装置では、この金属薄膜の使用によ
る高抵抗化が抑制され、長期間動作特性を良好なものに
維持できる。
Further, the present invention is a semiconductor device using a metal thin film made of Cr , wherein the metal thin film is a densest close-packed surface of metal crystals by an annealing treatment using a laser beam after film formation. It is characterized in that the orientation of the 110} plane is strengthened. In a semiconductor device using such a metal thin film having a strong orientation, it is possible to suppress an increase in resistance due to the use of the metal thin film, and maintain good operating characteristics for a long time.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施の形態(以下
実施形態という)について、図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention (hereinafter referred to as embodiments) will be described below with reference to the drawings.

【0010】「製造方法」図1は、本発明に係る半導体
装置の製造方法を説明する図である。なお、図において
は、液晶表示装置の1画素に対応するトランジスタを部
分的に示した概略説明図である。
[Manufacturing Method] FIG. 1 is a diagram for explaining a manufacturing method of a semiconductor device according to the present invention. In addition, in the drawing, it is a schematic explanatory view partially showing a transistor corresponding to one pixel of the liquid crystal display device.

【0011】まず、ガラス基板10を用意し、その上全
面にCrの薄膜を形成する。そして、この状態で、Cr
の薄膜にエキシマレーザを照射し、エキシマレーザアニ
ール(ELA)を行う。このようなエキシマレーザアニ
ールにより、Crは、その結晶状態が変化し、そのほと
んどが{110}配向のものになる。
First, a glass substrate 10 is prepared, and a Cr thin film is formed on the entire surface thereof. And in this state, Cr
The thin film is irradiated with excimer laser to perform excimer laser annealing (ELA). By such an excimer laser annealing, the crystal state of Cr changes, and most of Cr becomes {110} oriented.

【0012】次に、得られたCr薄膜に対し、通常のパ
ターニング技術を用い、所定の部分を除去し、ゲート電
極12のパターンを形成する(図1(a))。
Next, a predetermined portion is removed from the obtained Cr thin film by using a normal patterning technique to form a pattern of the gate electrode 12 (FIG. 1 (a)).

【0013】このようにして、ゲート電極12が形成さ
れた場合には、この上に、SiO2膜およびSiN膜の
積層体からなるゲート絶縁層14を形成する(図1
(b))。そして、その上にアモルファスSi層(a−
Si)を積層形成し、これをアニールすることによっ
て、ポリSi層(Poly−Si)24を形成する(図
1(c))。
When the gate electrode 12 is thus formed, the gate insulating layer 14 made of a laminated body of the SiO 2 film and the SiN film is formed thereon (FIG. 1).
(B)). Then, an amorphous Si layer (a-
(Si) is laminated and annealed to form a poly-Si layer (Poly-Si) 24 (FIG. 1C).

【0014】次に、注入ストッパ30をゲート電極12
の上方に形成した後、上方から不純物の注入を行い、ポ
リSi層24にゲート電極12上のチャネル領域、その
両側のソース、ドレイン領域を形成する。さらに、その
上にSiO2の絶縁層50を形成し、その絶縁層50の
ソース領域の上方をエッチングで除去して、ここにAl
からなるソース電極70を形成する(図1(d)、
(e))。
Next, the injection stopper 30 is attached to the gate electrode 12.
Then, impurities are implanted from above to form the channel region on the gate electrode 12 and the source and drain regions on both sides thereof in the poly-Si layer 24. Furthermore, an insulating layer 50 of SiO 2 is formed on the insulating layer 50, and the upper part of the source region of the insulating layer 50 is removed by etching, and Al
To form a source electrode 70 (FIG. 1 (d),
(E)).

【0015】次に、平坦化膜52により、上部を覆い表
面を平坦化し、ドレイン領域の上方にコンタクトホール
を形成し、ドレイン領域と接続するとともに、平坦化膜
52の表面の画素部分に位置する透明電極60を形成す
る(図1(f))。なお、平坦化膜52はアクリル樹脂
などで形成し、また透明電極60はITOなど透明導電
材料を積層後、パターニングして形成する。
Next, a flattening film 52 is used to cover the upper surface to flatten the surface, form a contact hole above the drain region, connect the drain region, and locate the pixel portion on the surface of the flattening film 52. The transparent electrode 60 is formed (FIG. 1 (f)). The flattening film 52 is formed of acrylic resin, and the transparent electrode 60 is formed by stacking a transparent conductive material such as ITO and then patterning.

【0016】以上のようにして、基板10上にTFTお
よび画素電極が形成される。これら構成は、LCDの1
つの画素に対応するものであって、TFTLCDでは基
板10上に画素数分のTFTおよび画素電極がマトリク
ス上に形成される。そして、この上に液晶層を介し、コ
モン電極が形成されるため、TFTにより画素電極の電
位を制御することで、液晶への画素毎の電圧印加を制御
して表示が行われる。
As described above, the TFT and the pixel electrode are formed on the substrate 10. These configurations are 1 of LCD
In a TFT LCD, TFTs and pixel electrodes corresponding to the number of pixels are formed on a matrix in a matrix corresponding to one pixel. Since the common electrode is formed on the liquid crystal layer via the liquid crystal layer, the potential of the pixel electrode is controlled by the TFT to control the voltage application of each pixel to the liquid crystal for display.

【0017】ここで、このような液晶表示装置の使用に
おいて、TFTのオンオフのため、ゲート電極12に電
流が流れる。そして、この電流が流れる際の発熱やバッ
クライトの照射やその他各種の要因によって、ゲート電
極12は、かなりの高温下で動作することになる。ま
た、ゲート電極12は、薄膜で形成されている。そこ
で、ゲート電極12はその使用において、エレクトロマ
イグレーションを生じやすく、使用の継続に伴い、抵抗
値が増加しやすい。
In the use of such a liquid crystal display device, a current flows through the gate electrode 12 because the TFT is turned on and off. The gate electrode 12 operates at a considerably high temperature due to heat generation when the current flows, irradiation of the backlight, and various other factors. The gate electrode 12 is formed of a thin film. Therefore, when the gate electrode 12 is used, electromigration is likely to occur, and the resistance value is likely to increase with continued use.

【0018】しかし、本実施形態のゲート電極12は、
その形成の段階で、エキシマレーザを用いてエキシマレ
ーザアニールをしている。このようなエキシマレーザア
ニールを行うと、レーザはCr薄膜に効率よく吸収さ
れ、ここが非常に高温になる。そして、雰囲気はあまり
高温にならず、冷却速度が速い。このようなアニールに
より、Crの結晶構造が変化し、ほぼ全部{110}配
向のものになる。
However, the gate electrode 12 of this embodiment is
At the stage of its formation, excimer laser annealing is performed using an excimer laser. When such excimer laser annealing is performed, the laser is efficiently absorbed by the Cr thin film, and the temperature becomes extremely high. Then, the atmosphere does not become too high and the cooling rate is fast. By such annealing, the crystal structure of Cr is changed, and almost all of the crystals have a {110} orientation.

【0019】すなわち、ガラス基板10上に単に積層形
成されたCr薄膜は、その結晶構造として、{11
0}、{200}、{211}配向のものが混在し、そ
のうち{110}配向の割合γは、0.5〜0.6程度
である。ここで、γは、{110}面からのX線回折強
度をI{110}、{200}面からのX線回折強度を
I{200}、{211}面からのX線回折強度をI
{211}としたときに、 γ=I{110}/[I{110}+I{200}+I
{211}] により、計算したものである。
That is, the Cr thin film simply laminated on the glass substrate 10 has a crystal structure of {11
The 0}, {200}, and {211} orientations are mixed, and the ratio γ of the {110} orientation is about 0.5 to 0.6. Here, γ is I {110} for the X-ray diffraction intensity from the {110} plane, I {200} for the X-ray diffraction intensity from the {200} plane, and I for the X-ray diffraction intensity from the {211} plane.
When {211} is set, γ = I {110} / [I {110} + I {200} + I
{211}] is calculated.

【0020】そして、積層形成されたCr薄膜に対し、
エキシマレーザアニールを行うと、この{110}配向
の割合γが0.7〜1.0となり、{110}配向の割
合γが非常に大きくなる。そして、このように{11
0}配向がほとんど全部である薄膜においては、{11
0}配向の結晶径が十分な大きさに優先的に成長してお
り、結晶径の境界において発生しやすい、エレクトロマ
イグレーションを抑制できる。そこで、高温下で電流を
流しても、薄膜の抵抗値が上昇していくことを効果的に
防止できる。
Then, for the Cr thin films formed in layers,
When the excimer laser annealing is performed, the ratio γ of {110} orientation becomes 0.7 to 1.0, and the ratio γ of {110} orientation becomes very large. And like this, {11
In a thin film in which almost all the 0} orientation is {11
The crystal diameter of the 0} orientation preferentially grows to a sufficient size, and electromigration that tends to occur at the boundary of the crystal diameter can be suppressed. Therefore, it is possible to effectively prevent the resistance value of the thin film from increasing even when a current is applied at a high temperature.

【0021】これによって、画素駆動制御用のトランジ
スタ(TFT)のゲート電極における継続使用に伴う高
抵抗化が防止できる。そこで、使用の継続に伴うトラン
ジスタの動作特性が劣化することを防止することがで
き、高品位のLCD装置を得ることができる。このよう
な高品位のディスプレイは、例えば動作温度環境の厳し
い車載ナビゲーション装置用のディスプレイなどに特に
好適である。
As a result, it is possible to prevent the resistance of the gate electrode of the transistor (TFT) for pixel drive control from increasing due to continuous use. Therefore, it is possible to prevent the operating characteristics of the transistor from deteriorating with continued use, and it is possible to obtain a high-quality LCD device. Such a high-quality display is particularly suitable for, for example, a display for a vehicle-mounted navigation device having a severe operating temperature environment.

【0022】なお、金属薄膜は、LCDのゲート配線
や、LCDパネルにドライバを内蔵した場合にはそのド
ライバ部のゲート電極としても利用されるため、このゲ
ート電極でも高抵抗化が防止できる。
Since the metal thin film is used as the gate wiring of the LCD and also as the gate electrode of the driver portion when the driver is built in the LCD panel, it is possible to prevent the resistance increase even with this gate electrode.

【0023】図2に、使用の継続に伴う抵抗値の変化を
示してある。このように、レーザアニールを行っていな
いゲート電極12においては、200時間程度の使用か
ら抵抗値の増加がみられ、1500時間の使用では、4
割程度、抵抗値が増加している。一方、本実施形態のゲ
ート電極では、2000時間の使用によっても抵抗値の
増加はみられない。これより、本実施形態のゲート電極
は、継続使用による抵抗値の増加が抑制されていること
がわかる。なお、このデータは、幅3μm、長さ10c
m、厚さ100nmのCr薄膜について行ったものであ
る。なお、このエキシマレーザアニールは、E−met
er値1.8mJのエネルギーで行った。
FIG. 2 shows a change in resistance value with continued use. As described above, in the gate electrode 12 not subjected to the laser annealing, the resistance value increased after being used for about 200 hours, and after being used for 1500 hours, the resistance value was increased to 4
The resistance value is increasing. On the other hand, in the gate electrode of this embodiment, the resistance value does not increase even after being used for 2000 hours. From this, it is understood that the gate electrode of the present embodiment suppresses an increase in resistance value due to continuous use. This data is 3 μm wide and 10 c long.
This is done for a Cr thin film having a thickness of m and a thickness of 100 nm. In addition, this excimer laser annealing is performed by E-met.
The er value was 1.8 mJ.

【0024】また、図3には、エキシマレーザアニール
を行った金属薄膜のサンプルについてのX線回折試験の
結果である。このように、図におけるブラッグ角44°
近辺に大きな{110}面のピークがある。このサンプ
ルにおける各配向面における反射の強度は、 I{110}=690、I{200}=48、I{21
1}=51 であった。
Further, FIG. 3 shows the result of the X-ray diffraction test for the sample of the metal thin film which was subjected to the excimer laser annealing. Thus, the Bragg angle in the figure is 44 °
There is a large peak of {110} plane in the vicinity. The intensity of reflection on each orientation surface in this sample is as follows: I {110} = 690, I {200} = 48, I {21
1} = 51.

【0025】さらに、図4には、エキシマレーザアニー
ルを行う前の金属薄膜サンプルについてのX線回折試験
の結果を示してある。この場合の各配向面における反射
強度は、 I{110}=324、I{200}=70、I{21
1}=67 である。
Further, FIG. 4 shows the result of the X-ray diffraction test for the metal thin film sample before the excimer laser annealing. In this case, the reflection intensity on each orientation plane is I {110} = 324, I {200} = 70, I {21
1} = 67.

【0026】これより、エキシマレーザアニールによ
り、{110}配向性の強いCr薄膜が得られることが
理解される。
From this, it is understood that a Cr thin film having a strong {110} orientation can be obtained by excimer laser annealing.

【0027】「その他」 上述の実施形態においては、金属薄膜を構成する材料と
してCrについてのみ説明した。しかし、他の金属(例
えば、Taなど)においてもアニールによって、配向が
そろう傾向があり、本実施形態と同様の処理を行うこと
も好適である。また、液晶表示装置以外の半導体集積回
路などの金属配線にも好適に適用できる。
[Others] In the above embodiments, only Cr has been described as a material for forming the metal thin film . However , other metals (for example, Ta) also tend to have the same orientation due to annealing, and the same treatment as in the present embodiment should be performed.
Is also suitable . Further, it can be suitably applied to metal wirings such as semiconductor integrated circuits other than liquid crystal display devices.

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
金属薄膜をレーザアニールする。このため、金属薄膜に
おける電流流通に起因するエレクトロマイグレーション
の発生を抑制でき、高抵抗化を抑制することができる。
As described above, according to the present invention,
Laser annealing the metal thin film. Therefore, it is possible to suppress the occurrence of electromigration due to the current flow in the metal thin film, and it is possible to suppress the increase in resistance.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施形態に係る金属薄膜の製造方法を説明す
る図である。
FIG. 1 is a diagram illustrating a method of manufacturing a metal thin film according to an embodiment.

【図2】 抵抗変化率の経時変化を示す図である。FIG. 2 is a diagram showing a change with time of a resistance change rate.

【図3】 エキシマレーザアニールを行った金属薄膜の
サンプルについてのX線回折試験の結果を示す図であ
る。
FIG. 3 is a diagram showing a result of an X-ray diffraction test on a sample of a metal thin film that has been subjected to excimer laser annealing.

【図4】 エキシマレーザアニールを行う前の金属薄膜
サンプルについてのX線回折試験の結果を示す図であ
る。
FIG. 4 is a diagram showing a result of an X-ray diffraction test on a metal thin film sample before performing excimer laser annealing.

【符号の説明】[Explanation of symbols]

10 ガラス基板、12 ゲート電極、14 ゲート絶
縁層、24 ポリSi層、30 注入ストッパ、50
絶縁層、52 平坦化膜、60 透明電極、70 ソー
ス電極。
10 glass substrate, 12 gate electrode, 14 gate insulating layer, 24 poly-Si layer, 30 injection stopper, 50
Insulating layer, 52 flattening film, 60 transparent electrode, 70 source electrode.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−39536(JP,A) 特開 平1−225136(JP,A) 特開 平4−369229(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/28 H01L 21/3205 H01L 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-2-39536 (JP, A) JP-A-1-225136 (JP, A) JP-A-4-369229 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/28 H01L 21/3205 H01L 21/336

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 Crからなる金属薄膜の成膜後、前記金
属薄膜をレーザを用いてアニール処理して、前記金属薄
膜の金属結晶の最密稠密面である{110}面配向させ
ることを特徴とする金属薄膜の製造方法。
1. After forming a metal thin film of Cr , the metal thin film is annealed using a laser to orient the {110} plane which is the closest packed surface of the metal crystals of the metal thin film. And a method for producing a metal thin film.
【請求項2】 {110}面からのX線回折強度をI
{110}、{200}面からのX線回折強度をI{2
00}、{211}面からのX線回折強度をI{21
1}としたときに、γ=I{110}/[I{110}
+I{200}+I{211}]で表される前記金属薄
膜における{110}面の配向割合γが、0.7〜1.
0であることを特徴とする請求項1に記載の金属薄膜
製造方法。
2. The X-ray diffraction intensity from the {110} plane is I
The X-ray diffraction intensities from the {110} and {200} planes are I {2
X-ray diffraction intensity from the {00} and {211} planes is I {21
1}, γ = I {110} / [I {110}
+ I {200} + I {211}]
The orientation ratio γ of the {110} plane in the film is 0.7 to 1.
It is 0, The manufacturing method of the metal thin film of Claim 1 characterized by the above-mentioned .
【請求項3】 透明基板上にゲート電極となるCrから
なる金属薄膜を形成し、前記金属薄膜に対しレーザ光を
用いてアニール処理して、前記金属薄膜の金属結晶の最
密稠密面である{110}面配向させ、その後、前記金
属薄膜のパターン形成を行い、ゲート電極を形成し、 前記ゲート電極 の上方に薄膜トランジスタの能動領域を
形成することを特徴とする薄膜トランジスタの製造方
法。
3. A metal thin film made of Cr to be a gate electrode is formed on a transparent substrate, and the metal thin film is annealed by using a laser beam to obtain a densest dense surface of metal crystals of the metal thin film. {110} plane orientation, and then the gold
A method of manufacturing a thin film transistor , which comprises patterning a metal thin film, forming a gate electrode, and forming an active region of the thin film transistor above the gate electrode .
【請求項4】 {110}面からのX線回折強度をI
{110}、{200}面からのX線回折強度をI{2
00}、{211}面からのX線回折強度をI{21
1}としたときに、γ=I{110}/[I{110}
+I{200}+I{211}]で表される前記金属薄
膜における{110}面の配向割合γが、0.7〜1.
0であることを特徴とする請求項3に記載の薄膜トラン
ジスタの製造方法
4. The X-ray diffraction intensity from the {110} plane is I
The X-ray diffraction intensities from the {110} and {200} planes are I {2
X-ray diffraction intensity from the {00} and {211} planes is I {21
1}, γ = I {110} / [I {110}
+ I {200} + I {211}], the orientation ratio γ of the {110} plane in the metal thin film is 0.7 to 1.
4. The thin film transistor according to claim 3, which is 0.
Method of manufacturing the transistor .
【請求項5】 Crからなる金属薄膜を用いた半導体装
置であって、 前記金属薄膜は、成膜後のレーザ光を用いたアニール処
理により金属結晶の最密稠密面である{110}面の配
向性が強められたものであることを特徴とする金属薄膜
を用いた半導体装置。
5. A semiconductor device using a metal thin film made of Cr.
And the metal thin film is annealed using laser light after the film formation.
By reason, the orientation of the {110} plane, which is the densest dense surface of the metal crystal,
A semiconductor device using a metal thin film, which is characterized by having enhanced directivity .
【請求項6】 {110}面からのX線回折強度をI
{110}、{200}面からのX線回折強度をI{2
00}、{211}面からのX線回折強度をI{21
1}としたときに、γ=I{110}/[I{110}
+I{200}+I{211}]で表される前記金属薄
膜における{110}面の配向割合γが、0.7〜1.
0であることを特徴とする請求項5に記載の金属薄膜を
用いた半導体装置。
6. The X-ray diffraction intensity from the {110} plane is I
The X-ray diffraction intensities from the {110} and {200} planes are I {2
X-ray diffraction intensity from the {00} and {211} planes is I {21
1}, γ = I {110} / [I {110}
+ I {200} + I {211}]
The orientation ratio γ of the {110} plane in the film is 0.7 to 1.
It is 0, The metal thin film of Claim 5 characterized by the above-mentioned.
Used semiconductor device.
JP4822897A 1997-03-03 1997-03-03 Manufacturing method of metal thin film and thin film transistor, and semiconductor device using metal thin film Expired - Fee Related JP3488590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4822897A JP3488590B2 (en) 1997-03-03 1997-03-03 Manufacturing method of metal thin film and thin film transistor, and semiconductor device using metal thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4822897A JP3488590B2 (en) 1997-03-03 1997-03-03 Manufacturing method of metal thin film and thin film transistor, and semiconductor device using metal thin film

Publications (2)

Publication Number Publication Date
JPH10242473A JPH10242473A (en) 1998-09-11
JP3488590B2 true JP3488590B2 (en) 2004-01-19

Family

ID=12797585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4822897A Expired - Fee Related JP3488590B2 (en) 1997-03-03 1997-03-03 Manufacturing method of metal thin film and thin film transistor, and semiconductor device using metal thin film

Country Status (1)

Country Link
JP (1) JP3488590B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114562A (en) * 2009-02-06 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the semiconductor device
KR20190123805A (en) * 2009-09-16 2019-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513546B2 (en) * 2004-12-21 2010-07-28 パナソニック電工株式会社 Pressure wave generating element and manufacturing method thereof
CN107851668B (en) * 2015-07-27 2021-08-06 夏普株式会社 Semiconductor device and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160114562A (en) * 2009-02-06 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the semiconductor device
KR101813577B1 (en) * 2009-02-06 2017-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the semiconductor device
KR20190122628A (en) * 2009-02-06 2019-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the semiconductor device
KR102038438B1 (en) * 2009-02-06 2019-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the semiconductor device
KR102229569B1 (en) * 2009-02-06 2021-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method of manufacturing the semiconductor device
KR20190123805A (en) * 2009-09-16 2019-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR102246529B1 (en) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US11183597B2 (en) 2009-09-16 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11211499B2 (en) 2009-09-16 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11791417B2 (en) 2009-09-16 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH10242473A (en) 1998-09-11

Similar Documents

Publication Publication Date Title
US9395584B2 (en) Semiconductor device and method of fabricating the same
US7557412B2 (en) Semiconductor device and method of manufacturing the same
US6358766B1 (en) Method of fabricating a semiconductor device
US6777713B2 (en) Irregular semiconductor film, having ridges of convex portion
US7449376B2 (en) Method of manufacturing a semiconductor device
US7537972B2 (en) Semiconductor device and method of manufacturing the same
US6605496B1 (en) Method of fabricating a bottom-gate-type thin film transistor using a heat relaxation layer during laser crystallization
US7595849B2 (en) Display device and manufacturing method thereof
US6337235B1 (en) Semiconductor device and manufacturing method thereof
US5953085A (en) Liquid crystal display device having a storage capacitor
JPH08116065A (en) Thin film semiconductor device
JP2001144302A (en) Semiconductor device, manufacturing method for the same, and electronic device
JP3488590B2 (en) Manufacturing method of metal thin film and thin film transistor, and semiconductor device using metal thin film
JP4017240B2 (en) Thin film transistor manufacturing method
JPS6273658A (en) Thin-film transistor device and manufacture thereof
JP3610333B2 (en) Multilayer wiring connection method, display device connection method and manufacturing method
JPH10294469A (en) Manufacture of polycrystalline silicon film, manufacture of thin film transistor and annealing device therefor
JP4358527B2 (en) Method for manufacturing semiconductor device
JPH11212106A (en) Reflection electrode and its production
JPH1174529A (en) Manufacturing semiconductor element and liquid crystal display
JPH0730115A (en) Thin film transistor and its manufacture
JP2002299233A (en) Semiconductor thin-film forming method
JPH06230423A (en) Thin-film transistor substrate for liquid crystal panel
JPH07335889A (en) Thin film transistor and its manufacture, thin film transistor formed on thin film substrate and its manufacture, and liquid crystal display

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees