JP3488182B2 - Surface shape recognition sensor device - Google Patents
Surface shape recognition sensor deviceInfo
- Publication number
- JP3488182B2 JP3488182B2 JP2000171929A JP2000171929A JP3488182B2 JP 3488182 B2 JP3488182 B2 JP 3488182B2 JP 2000171929 A JP2000171929 A JP 2000171929A JP 2000171929 A JP2000171929 A JP 2000171929A JP 3488182 B2 JP3488182 B2 JP 3488182B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- surface shape
- sensor device
- shape recognition
- recognition sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、表面形状認識セン
サ装置に関し、特に人間の指紋や動物の鼻紋などの微細
な凹凸を感知する表面形状認識センサ装置に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface shape recognition sensor device, and more particularly to a surface shape recognition sensor device for detecting minute irregularities such as a human fingerprint or an animal nose print.
【０００２】[0002]
【従来の技術】表面形状認識センサ装置の応用例とし
て、指紋のパターンを検出する指紋センサが多数提案さ
れている（例えば、「ISSCC DIGEST OF TECHNICAL PAPE
RS」FEBRUARY 1998 pp.284〜285など参照）。これは、
ＬＳＩチップの上に２次元に配列されたセル（以下、セ
ンサセルと呼ぶ）の内部に設けられたセンサ電極とパシ
ベーション膜を介して触れた指の皮膚との間に形成され
る静電容量を検出して、指紋の凹凸パターンを感知する
ものである。指紋の凹凸により形成される容量の値が異
なるため、この容量差を検出することで指紋の凹凸を感
知することができる。2. Description of the Related Art As an application example of a surface shape recognition sensor device, many fingerprint sensors for detecting a fingerprint pattern have been proposed (for example, "ISSCC DIGEST OF TECHNICAL PAPE
RS "FEBRUARY 1998 pp.284-285 etc.). this is,
Detects the electrostatic capacitance formed between the sensor electrodes provided inside the cells (hereinafter referred to as sensor cells) arranged two-dimensionally on the LSI chip and the skin of the finger touched through the passivation film. Then, the uneven pattern of the fingerprint is sensed. Since the value of the capacitance formed by the unevenness of the fingerprint is different, the unevenness of the fingerprint can be sensed by detecting this capacitance difference.
【０００３】このような表面形状認識センサ装置で用い
られる従来の表面形状認識センサ装置のセンサセルの構
成図を図９に示す。検出素子１は、表面形状を電気信号
１Ａに変換するための素子である。センサ回路２は表面
形状により変化する検出素子１の電気量を測定する回路
である。従来例の具体的な実現例を図１０に示す。検出
素子１は絶縁層１６に形成されパシベーション膜１５に
覆われたセンサ電極１Ｂで実現され、電気信号として指
の皮膚１４とセンサ電極１Ｂの間に形成される静電容量
ＣFを用いている。センサ回路２は、ＰｃｈＭＯＳＦＥ
ＴＱ1、ＮｃｈＭＯＳＦＥＴＱ2，Ｑ3、定電流源Ｉおよ
び抵抗Ｒから構成されている。ＣP0は寄生容量である。FIG. 9 shows a configuration diagram of a sensor cell of a conventional surface shape recognition sensor device used in such a surface shape recognition sensor device. The detection element 1 is an element for converting the surface shape into an electric signal 1A. The sensor circuit 2 is a circuit that measures the amount of electricity of the detection element 1 that changes depending on the surface shape. A concrete implementation example of the conventional example is shown in FIG. The detection element 1 is realized by the sensor electrode 1B formed on the insulating layer 16 and covered with the passivation film 15, and uses the electrostatic capacitance C F formed between the finger skin 14 and the sensor electrode 1B as an electric signal. . The sensor circuit 2 is PchMOSFE.
It is composed of TQ 1 , Nch MOSFETs Q 2 and Q 3 , a constant current source I and a resistor R. C P0 is a parasitic capacitance.
【０００４】図１１に動作タイミングチャートを示す。
時刻Ｔ１以前では、センサ回路制御信号ＰＲＥ0が電源
電圧ＶDDに制御されてＱ1がＯＦＦし、センサ回路制御
信号ＲＥが電圧０Ｖに制御されてＱ2がＯＦＦしてお
り、節点Ｎ1は０Ｖである。時刻Ｔ１に信号ＰＲＥ0が０
Ｖに制御されてＱ1がＯＮし、節点Ｎ1はＶDDまで上昇す
る。そして時刻Ｔ２に信号ＰＲＥ0および信号ＲＥがＶ
DDへ制御されてＱ1がＯＦＦするとともにＱ2がＯＮす
る。これにより、静電容量ＣFに蓄積された電荷が放電
され、節点Ｎ1の電位は徐々に低下する。時刻Ｔ２から
Δｔだけ経過した時刻Ｔ３に信号ＲＥを０Ｖに制御して
Ｑ2をＯＦＦすると、その時点の節点Ｎ1の電位Ｖ DD−Δ
Ｖが維持されてＱ3から出力される。これにより、静電
容量ＣFの値に応じた電圧の出力信号２Ａを発生し、こ
の電圧信号の大きさを測定することにより、皮膚表面の
凹凸がわかる。FIG. 11 shows an operation timing chart.
Before the time T1, the sensor circuit control signal PRE0Power
Voltage VDDControlled by Q1Turns off, sensor circuit control
Signal RE is controlled to 0V and Q2Is off
, Node N1Is 0V. Signal PRE at time T10Is 0
Q controlled by V1Turns on and node N1Is VDDRise to
It Then, at time T2, the signal PRE0And the signal RE is V
DDControlled to Q1Turns off and Q2Turns on
It As a result, the capacitance CFCharge accumulated in the
And node N1Potential gradually decreases. From time T2
At time T3 when Δt has passed, the signal RE is controlled to 0V.
Q2When is turned off, the node N at that point1Potential V DD-Δ
V is maintained and Q3Is output from. This allows electrostatic
Capacity CFGenerates an output signal 2A with a voltage corresponding to the value of
By measuring the magnitude of the voltage signal of the
You can see the irregularities.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うな従来の表面形状認識センサ装置では、実際に指を置
いて測定しないかぎり、センサ回路の性能試験を行うこ
とができない。その結果、動作不良のセンサチップを選
別できず、全てのチップを組立て実装して試験を行って
から部品の良否選別をすることになる。このことは、製
造コストの上昇、および試験時間が長くなることによる
試験コストを上昇をもたらす。さらに、生産スループッ
トを悪化させるため、大量生産できないという問題を生
じる。特に、大量に安価に供給する場合、このことは大
きな問題になる。したがって、上記のように従来の表面
形状認識センサ装置では、センサ回路の性能試験を組立
てるまで行うことができないことにより、コストの上
昇、生産スループットの悪化させるというという問題が
ある。本発明はこのような課題を解決するためのもので
あり、組立て前にセンサ回路の性能を試験することがで
きる表面形状認識センサ装置を提供することを目的とし
ている。However, in such a conventional surface shape recognition sensor device, the performance test of the sensor circuit cannot be performed unless the finger is actually placed to perform the measurement. As a result, the malfunctioning sensor chip cannot be selected, and all the chips are assembled and mounted and tested, and then the quality of the component is selected. This leads to increased manufacturing costs and increased test costs due to longer test times. Further, since the production throughput is deteriorated, there arises a problem that mass production cannot be performed. This becomes a serious problem especially when a large amount of the material is supplied at low cost. Therefore, as described above, in the conventional surface shape recognition sensor device, there is a problem that the performance test of the sensor circuit cannot be performed until it is assembled, resulting in an increase in cost and a deterioration in production throughput. The present invention is intended to solve such problems, and an object thereof is to provide a surface shape recognition sensor device capable of testing the performance of a sensor circuit before assembly.
【０００６】[0006]
【課題を解決するための手段】このような目的を達成す
るために、本発明にかかる表面形状認識センサ装置は、
認識対象の表面形状に応じて変化する電気量を検出する
検出素子と、この電気量に応じた信号を出力するセンサ
回路とを有する複数のセンサセルを有し、２次元に配列
されたこれらセンサセルの出力に基づき表面形状の凹凸
を感知する表面形状認識センサ装置であって、検出素子
からの電気量を模擬して出力するダミー信号発生回路か
らなり、センサ回路の検査時に検査用の電気量をセンサ
回路へ供給する検査回路と、検出素子およびセンサ回路
の接続点と検査回路とを、接続および非接続のいずれか
の状態に切り替えるスイッチとを設け、検査回路を、セ
ンサ回路に対して検出素子と並列的に接続するようにし
たものである。In order to achieve such an object, a surface shape recognition sensor device according to the present invention comprises:
A plurality of sensor cells having a detection element that detects an electric quantity that changes according to the surface shape of the recognition target and a sensor circuit that outputs a signal that corresponds to this electric quantity, and these sensor cells are arranged two-dimensionally. a surface shape recognition sensor device for sensing irregularities based-out front surface shape at the output consists of a dummy signal generation circuit configured to simulate the electric quantity from the detection element, electricity for inspection during inspection of the sensor circuit Circuit for supplying quantity to sensor circuit , detection element and sensor circuit
Connection point and inspection circuit, either connected or unconnected
Switch to switch to the state of
Sensor circuit in parallel with the detector element.
It is a thing.
【０００７】 また、本発明にかかる他の表面形状認識
センサ装置は、認識対象の表面形状に応じて変化する電
気量を検出する検出素子と、この電気量に応じた信号を
出力するセンサ回路とを有する複数のセンサセルを有
し、２次元に配列されたこれらセンサセルの出力に基づ
き表面形状の凹凸を感知する表面形状認識センサ装置で
あって、検出素子からの電気量を模擬して出力するダミ
ー信号発生回路からなり、センサ回路の検査時に検査用
の電気量をセンサ回路へ供給する検査回路と、検査回路
を活性状態および非活性状態のいずれかに切り替えるス
イッチとを設け、検査回路を、センサ回路に対して検出
素子と並列的に接続するようにしたものである。 Further, another surface shape recognition sensor device according to the present invention is an electronic device that changes according to the surface shape of the recognition target.
A detection element that detects the amount of electricity and a signal that corresponds to this amount of electricity
A plurality of sensor cells having a sensor circuit for outputting
Based on the outputs of these two-dimensionally arrayed sensor cells
With a surface shape recognition sensor device that detects unevenness of the surface shape
There is a dummy that simulates and outputs the amount of electricity from the detection element.
-Consists of a signal generation circuit, and is used for inspection during sensor circuit inspection
Circuit that supplies the amount of electricity of the sensor to the sensor circuit, and the inspection circuit
Switch between active and inactive states.
Switch to detect the inspection circuit against the sensor circuit
The device is connected in parallel.
【０００８】 検査回路については、少なくとも２つ以
上のダミー信号発生回路から構成してもよい。また、検
査用の電気量を任意に設定できるダミー信号発生回路で
構成してもよい。ダミー信号発生回路については、ＭＯ
Ｓ容量を用いた容量素子、ＭＯＳ抵抗を用いた抵抗素
子、抵抗素子の電圧分割回路を用いた電圧源、飽和領域
で動作するＭＯＳＦＥＴを用いた電流源のいずれかで構
成してもよい。 At least two inspection circuits are required.
You may comprise from the said dummy signal generation circuit. Also, the inspection
With a dummy signal generation circuit that can arbitrarily set the amount of electricity for inspection
You may comprise. For the dummy signal generation circuit, see MO
Capacitance element using S capacitance , resistance element using MOS resistance, voltage source using voltage division circuit of resistance element , saturation region
It may be configured by any of the current sources using the MOSFET that operates in the above .
【０００９】検査回路については、２つ以上のセンサ回
路へ検査用の電気量を供給するようにしてもよい。ま
た、表面形状認識センサ装置を検査する際には検査回路
とセンサ回路とを電気的に接続状態とし、表面形状認識
センサ装置で検出動作する際には検査回路とセンサ回路
とを電気的に非接続状態とする制御手段をさらに設けて
もよい。With respect to the inspection circuit, an electric quantity for inspection may be supplied to two or more sensor circuits. Further, when the surface shape recognition sensor device is inspected, the inspection circuit and the sensor circuit are electrically connected, and when the surface shape recognition sensor device performs a detection operation, the inspection circuit and the sensor circuit are electrically disconnected. You may further provide the control means which makes it a connection state.
【００１０】[0010]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の一実施の形
態にかかる表面形状認識センサ装置を示す外観図であ
る。この表面形状認識センサ装置は、例えば微細な凹凸
を有する認識対象の照合対象表面の形状と照合データと
比較照合することにより認識対象の認証を行う表面形状
認識装置において、認識対象の表面形状を検出する回路
装置として用いられる。図１に示すように、表面形状認
識センサ装置１０は、２次元（アレイ状や格子状）に配
置された多数のセンサセル１１から構成されている。こ
の表面形状認識センサ装置１０のセンサ面１２に指１３
など認識対象を接触させることにより、その認識対象表
面ここでは指紋１４の凹凸形状がそれぞれのセンサセル
１１で個別に検出され、認識対象の表面形状を示す２次
元データが出力される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is an external view showing a surface shape recognition sensor device according to an embodiment of the present invention. This surface shape recognition sensor device detects the surface shape of the recognition target in the surface shape recognition device that authenticates the recognition target by comparing and collating the shape of the matching target surface of the recognition target having fine irregularities with the matching data. It is used as a circuit device. As shown in FIG. 1, the surface shape recognition sensor device 10 is composed of a large number of sensor cells 11 arranged two-dimensionally (in an array or a grid). A finger 13 is placed on the sensor surface 12 of the surface shape recognition sensor device 10.
By bringing the recognition target into contact with the recognition target surface, the uneven shape of the fingerprint 14 is individually detected by each sensor cell 11 here, and two-dimensional data indicating the surface shape of the recognition target is output.
【００１１】図２にセンサセルの機能ブロック図を示
す。各センサセル１１は、それぞれ同一構成をなしてお
り、図２に示すように、検出素子１と検査回路３および
センサ回路２で構成されている。前述した従来のセンサ
セル（図９参照）と比較して、検査回路３が設けられて
いる点が最も大きな相違点である。この検査回路３は、
検出素子１からの検出信号１Ａと同等のダミー信号３Ａ
をセンサ回路２へ出力する。このセンサセル１１の動作
を簡単に説明すると、表面形状認識センサ装置１を例え
ば表面形状認識装置などへ組み込む前に、表面形状認識
センサ装置１単体の試験時において検査回路３を用いて
センサ回路２を動作させ、組立て前の性能試験を行い、
通常使用時は検査回路３を非活性状態にして検出素子を
用いて表面形状を検出する。なお、検出素子１やセンサ
回路２としては、例えば前述した図１０のような回路を
用いてもよい。FIG. 2 shows a functional block diagram of the sensor cell. Each of the sensor cells 11 has the same configuration, and as shown in FIG. 2, it is composed of a detection element 1, an inspection circuit 3 and a sensor circuit 2. The greatest difference is that the inspection circuit 3 is provided as compared with the above-described conventional sensor cell (see FIG. 9). This inspection circuit 3
Dummy signal 3A equivalent to detection signal 1A from detection element 1
Is output to the sensor circuit 2. The operation of the sensor cell 11 will be briefly described. Before the surface shape recognition sensor device 1 is incorporated into a surface shape recognition device, for example, the inspection circuit 3 is used to test the sensor circuit 2 when testing the surface shape recognition sensor device 1 alone. Operate, perform performance test before assembly,
During normal use, the inspection circuit 3 is deactivated and the surface shape is detected using the detection element. As the detection element 1 and the sensor circuit 2, for example, the circuit as shown in FIG. 10 described above may be used.
【００１２】図２に示したセンサセルの第１の実施の形
態を図３に示す。検出素子１と検査回路３およびセンサ
回路２とスイッチ４から構成される。切替制御信号ＳＷ
はスイッチを制御する信号である。検査回路３はダミー
信号発生回路３０で構成される。ダミー信号発生回路３
０は、検出素子１から検出される検出信号１Ａを模擬す
る回路である。試験時にはスイッチ４により検査回路３
とセンサ回路２を接続して性能評価を行う。通常時はス
イッチを検出素子１とセンサ回路２を接続し、検査回路
３をセンサ回路２から切り離す。スイッチ４は図４に示
すようにＭＯＳＦＥＴのようなトランジスタで実現で
き、信号ＳＷにより導通および非導通を制御できる。こ
こでは、ＮｃｈＭＯＳＦＥＴを用いたが、ＰｃｈＭＯＳ
ＦＥＴでもよいし、両方用いていもよい。A first embodiment of the sensor cell shown in FIG. 2 is shown in FIG. It is composed of a detection element 1, an inspection circuit 3, a sensor circuit 2 and a switch 4. Switching control signal SW
Is a signal for controlling the switch. The inspection circuit 3 includes a dummy signal generation circuit 30. Dummy signal generation circuit 3
Reference numeral 0 is a circuit simulating the detection signal 1A detected from the detection element 1. At the time of test, switch 4 is used to inspect
And the sensor circuit 2 are connected to perform performance evaluation. Normally, the switch connects the detection element 1 and the sensor circuit 2 and disconnects the inspection circuit 3 from the sensor circuit 2. The switch 4 can be realized by a transistor such as a MOSFET as shown in FIG. 4, and its conduction and non-conduction can be controlled by the signal SW. Although an Nch MOSFET is used here, a PchMOS is used.
The FET may be used, or both may be used.
【００１３】図５にダミー信号発生回路の実現例を示
す。ダミー信号発生回路３０は、検出素子１の検出する
検出信号（容量値や抵抗値や電圧値または電流値等）に
応じて、検出素子１と同様の信号を模擬して出力する回
路で実現する。図１０に示されているように、認識対象
の表面形状が検出素子１により容量値の変化として検出
される場合は、ダミー信号発生回路３０として容量素子
を用いればよく、ＰＩＰ容量やＭＩＭ容量または図５
（ａ）に示したＭＯＳ容量で実現できる。また、表面形
状が検出素子１により抵抗値の変化として検出される場
合は、ダミー信号発生回路３０として抵抗素子を用いれ
ばよく、ポリシリコン抵抗等の抵抗素子や図５（ｂ）に
示したＭＯＳ抵抗で実現できる。FIG. 5 shows an implementation example of the dummy signal generation circuit. The dummy signal generation circuit 30 is realized by a circuit that simulates and outputs a signal similar to that of the detection element 1 according to a detection signal (capacitance value, resistance value, voltage value, current value, etc.) detected by the detection element 1. . As shown in FIG. 10, when the surface shape of the recognition target is detected by the detection element 1 as a change in the capacitance value, a capacitance element may be used as the dummy signal generation circuit 30, and the PIP capacitance or the MIM capacitance or Figure 5
It can be realized by the MOS capacitance shown in (a). Further, when the surface shape is detected by the detection element 1 as a change in resistance value, a resistance element may be used as the dummy signal generating circuit 30, and a resistance element such as a polysilicon resistance or the MOS shown in FIG. Can be realized with resistance.
【００１４】一方、表面形状が検出素子１により電圧値
の変化として検出される場合は、ダミー信号発生回路３
０として電圧源を用いればよく、例えば電源電圧やＧＮ
Ｄ（接地電位）、あるいは図５（ｃ）に示したようなＲ
1，Ｒ2抵抗分割による電圧発生回路でも実現できる。こ
のときの抵抗の実現方法は、上記した抵抗の実現例と同
様である。さらに、表面形状が検出素子１により電流値
の変化として検出される場合は、ダミー信号発生回路３
０として電流源を用いればよく、図５（ｄ）に示したよ
うなＭＯＳＦＥＴの飽和領域で動作させることで定電流
源を実現できる。また、簡略化して高抵抗素子を用いる
こともできる。図５ではＮｃｈＭＯＳＦＥＴを用いて説
明したが、もちろんＰｃｈＭＯＳＦＥＴを用いてもよ
い。On the other hand, when the surface shape is detected by the detecting element 1 as a change in voltage value, the dummy signal generating circuit 3
A voltage source may be used as 0, for example, power supply voltage or GN.
D (ground potential) or R as shown in FIG. 5 (c)
It can also be realized by a voltage generation circuit with 1 and R 2 resistance division. The method of realizing the resistance at this time is the same as the above-described example of realizing the resistance. Further, when the surface shape is detected by the detection element 1 as a change in current value, the dummy signal generation circuit 3
A current source may be used as 0, and a constant current source can be realized by operating in the MOSFET saturation region as shown in FIG. Further, a high resistance element can be simplified and used. In FIG. 5, the description is given using the Nch MOSFET, but of course the Pch MOSFET may be used.
【００１５】図１に示したセンサセルの第２の実施の形
態を図６に示す。検出素子１と検査回路３およびセンサ
回路２とスイッチ４から構成される。信号ＳＷはスイッ
チ４を制御する信号である。検査回路３はダミー信号発
生回路３０で構成される。ダミー信号発生回路３０は、
検出素子１から検出される検出信号１Ａを模擬する回路
である。第１の実施の形態とはスイッチ４の接続関係が
異なる。試験時にはスイッチ４を導通状態にして検査回
路３と検出素子１とセンサ回路２を接続しで性能評価を
行う。通常時はスイッチ４を非導通にして検査回路３を
センサ回路２から切り離す。スイッチ４およびダミー信
号発生回路３０は第１の実施の形態と同様である。スイ
ッチ４をこのように接続することで、試験時に検出素子
１と検査回路３の両方がセンサ回路２に接続されるた
め、検出素子１の寄生効果を含めたセンサ回路２の性能
評価ができる。例えば、検出素子１が容量型の場合、実
際には寄生容量も発生するため、これを含めたセンサ回
路２の動作性能を評価できる。したがって、第１の実施
の形態よりも精度のよい評価ができる効果がある。A second embodiment of the sensor cell shown in FIG. 1 is shown in FIG. It is composed of a detection element 1, an inspection circuit 3, a sensor circuit 2 and a switch 4. The signal SW is a signal for controlling the switch 4. The inspection circuit 3 includes a dummy signal generation circuit 30. The dummy signal generation circuit 30 is
It is a circuit that simulates a detection signal 1A detected from the detection element 1. The connection relationship of the switch 4 is different from that of the first embodiment. During the test, the switch 4 is turned on and the inspection circuit 3, the detection element 1, and the sensor circuit 2 are connected to perform performance evaluation. Normally, the switch 4 is made non-conductive to disconnect the inspection circuit 3 from the sensor circuit 2. The switch 4 and the dummy signal generation circuit 30 are the same as those in the first embodiment. By connecting the switch 4 in this way, both the detection element 1 and the inspection circuit 3 are connected to the sensor circuit 2 during the test, so that the performance evaluation of the sensor circuit 2 including the parasitic effect of the detection element 1 can be performed. For example, when the detection element 1 is a capacitive type, a parasitic capacitance is actually generated, so that the operating performance of the sensor circuit 2 including the parasitic capacitance can be evaluated. Therefore, there is an effect that the evaluation can be performed with higher accuracy than in the first embodiment.
【００１６】図１に示したセンサセルの第３の実施の形
態を図７に示す。検出素子１と検査回路３およびセンサ
回路２から構成される。検査回路３は活性化制御可能な
ダミー信号発生回路３１で構成され、信号ＳＷによりダ
ミー信号発生回路３１を活性状態にしたり、非活性状態
に制御する。ダミー信号発生回路３１は、検出素子から
検出される検出信号１Ａを模擬する回路である。第２の
実施の形態とはスイッチ４がないところが異なる。試験
時にはダミー信号発生回路３１を活性状態にして検査回
路３と検出素子１とセンサ回路２を接続して性能評価を
行う。通常時はダミー信号発生回路３１を非活性状態に
して検査回路３をセンサ回路２から切り離す。このよう
にすることで、スイッチ４の寄生容量や寄生抵抗がセン
サ回路２に接続されることを防ぐことができる。すなわ
ち、試験時にスイッチ４の寄生容量や寄生抵抗がセンサ
回路２に接続されないため、通常時と同じ状態でセンサ
回路２の性能を評価できる。したがって、第２の実施の
形態よりも精度のよい評価ができる効果がある。A third embodiment of the sensor cell shown in FIG. 1 is shown in FIG. It is composed of a detection element 1, an inspection circuit 3 and a sensor circuit 2. The inspection circuit 3 is composed of a dummy signal generating circuit 31 whose activation can be controlled, and controls the dummy signal generating circuit 31 to an active state or an inactive state by a signal SW. The dummy signal generation circuit 31 is a circuit that simulates the detection signal 1A detected by the detection element. The difference from the second embodiment is that the switch 4 is not provided. During the test, the dummy signal generation circuit 31 is activated and the inspection circuit 3, the detection element 1, and the sensor circuit 2 are connected to perform performance evaluation. Normally, the dummy signal generating circuit 31 is inactivated and the inspection circuit 3 is separated from the sensor circuit 2. By doing so, it is possible to prevent the parasitic capacitance and the parasitic resistance of the switch 4 from being connected to the sensor circuit 2. That is, since the parasitic capacitance and the parasitic resistance of the switch 4 are not connected to the sensor circuit 2 during the test, the performance of the sensor circuit 2 can be evaluated in the same state as in the normal state. Therefore, there is an effect that the evaluation can be performed with higher accuracy than in the second embodiment.
【００１７】図８に活性化制御可能なダミー信号発生回
路３１の実現例を示す。ダミー信号発生回路３１は、検
出素子１の検出する検出信号（容量値や抵抗値や電圧値
または電流値等）１Ａに応じて、検出素子１と同様の信
号を模擬する回路で実現する。容量の場合は、図８
（ａ）に示したＭＯＳ容量のゲート端子またはソースと
ドレイン端子をＳＷ信号で制御することで実現できる。
抵抗の場合は、図８（ｂ）に示したＭＯＳ抵抗のゲート
端子をＳＷ信号で制御することで実現できる。電圧の場
合は、図８（ｃ）に示したように電圧発生回路の抵抗を
図８（ｂ）で示すような活性化制御可能な抵抗を用いる
ことで実現できる。電流の場合は、図８（ｄ）に示した
ような飽和領域で動作させるＭＯＳＦＥＴのゲート端子
をＳＷ信号で制御することで実現できる。FIG. 8 shows an implementation example of the dummy signal generating circuit 31 whose activation can be controlled. The dummy signal generation circuit 31 is realized by a circuit that simulates a signal similar to that of the detection element 1 according to the detection signal (capacitance value, resistance value, voltage value, current value, etc.) 1A detected by the detection element 1. Figure 8 for capacity
This can be realized by controlling the gate terminal or the source and drain terminals of the MOS capacitor shown in (a) with the SW signal.
In the case of a resistor, it can be realized by controlling the gate terminal of the MOS resistor shown in FIG. 8B with the SW signal. In the case of the voltage, it can be realized by using the resistance of the voltage generating circuit as shown in FIG. 8C and the activation controllable resistance as shown in FIG. 8B. In the case of current, it can be realized by controlling the gate terminal of the MOSFET operated in the saturation region as shown in FIG. 8D with the SW signal.
【００１８】本発明の第４の実施の形態は、第１の実施
の形態の検査回路３を２つ以上の複数のダミー信号発生
回路で構成したものである。第１の実施の形態とは、検
査回路３を２つ以上の複数のダミー信号発生回路で構成
しているところが異なる。図は容易に類推できるので省
略する。第１の実施の形態に比べて、検査回路３を２つ
以上の複数のダミー信号発生回路で構成したことにより
複数のダミー信号を発生させることができるため、より
精度の高い試験をおこなうことができる効果がある。In the fourth embodiment of the present invention, the inspection circuit 3 of the first embodiment is composed of two or more dummy signal generating circuits. The difference from the first embodiment is that the inspection circuit 3 is composed of two or more dummy signal generation circuits. The figure is omitted because it can be easily analogized. As compared with the first embodiment, since the inspection circuit 3 is composed of two or more dummy signal generation circuits, it is possible to generate a plurality of dummy signals, so that a more accurate test can be performed. There is an effect that can be done.
【００１９】本発明の第５の実施の形態は、第２の実施
の形態の検査回路３を２つ以上の複数のダミー信号発生
回路で構成したものである。第２の実施の形態とは、検
査回路３を２つ以上の複数のダミー信号発生回路３０で
構成しているところが異なる。図は容易に類推できるの
で省略する。第２の実施の形態に比べて、検査回路３を
２つ以上の複数のダミー信号発生回路で構成したことに
より複数のダミー信号を発生させることができるため、
より精度の高い試験をおこなうことができる効果があ
る。In the fifth embodiment of the present invention, the inspection circuit 3 of the second embodiment is composed of two or more dummy signal generating circuits. The difference from the second embodiment is that the inspection circuit 3 is composed of two or more dummy signal generation circuits 30. The figure is omitted because it can be easily analogized. As compared with the second embodiment, since the inspection circuit 3 is composed of two or more dummy signal generation circuits, it is possible to generate a plurality of dummy signals.
There is an effect that a more accurate test can be performed.
【００２０】本発明の第６の実施の形態は、第３の実施
の形態の検査回路３を２つ以上の複数のダミー信号発生
回路で構成したものである。第３の実施の形態とは、検
査回路３を２つ以上の複数のダミー信号発生回路で構成
しているところが異なる。図は容易に類推できるので省
略する。第３の実施の形態に比べて、検査回路３を２つ
以上の複数のダミー信号発生回路で構成したことにより
複数のダミー信号を発生させることができるため、より
精度の高い試験をおこなうことができる効果がある。In the sixth embodiment of the present invention, the inspection circuit 3 of the third embodiment is composed of two or more dummy signal generating circuits. It differs from the third embodiment in that the inspection circuit 3 is composed of two or more dummy signal generation circuits. The figure is omitted because it can be easily analogized. As compared with the third embodiment, since the inspection circuit 3 is composed of two or more dummy signal generation circuits, a plurality of dummy signals can be generated, so that a more accurate test can be performed. There is an effect that can be done.
【００２１】本発明の第７の実施の形態は、第４の実施
の形態の検査回路３を、ダミー信号（容量、抵抗、電
圧、電流）の値を任意に設定できるダミー信号発生回路
で構成したものである。第４の実施の形態とは、１つダ
ミー信号発生回で複数の値のダミー信号を発生できるの
ところが異なる。このことは図５のダミー信号発生回路
の実現例の回路で示したＭＯＳＦＥＴのゲート端子やソ
ースおよびドレイン端子に印加する電圧（例えばＶB）
を制御することで実現できる。図は容易に類推できるの
で省略する。第４の実施の形態に比べて、検査回路３を
構成するダミー信号発生回路を１つにできるのでセンサ
セルの面積を小型化できる効果がある。In the seventh embodiment of the present invention, the inspection circuit 3 of the fourth embodiment is constructed by a dummy signal generation circuit capable of arbitrarily setting the values of dummy signals (capacitance, resistance, voltage, current). It was done. This is different from the fourth embodiment in that a dummy signal having a plurality of values can be generated in one dummy signal generation time. This means that the voltage (for example, V B ) applied to the gate terminal and the source and drain terminals of the MOSFET shown in the circuit of the implementation example of the dummy signal generation circuit of FIG.
It can be realized by controlling. The figure is omitted because it can be easily analogized. Compared to the fourth embodiment, the number of dummy signal generating circuits that form the inspection circuit 3 can be reduced to one, so that the area of the sensor cell can be reduced.
【００２２】本発明の第８の実施の形態は、第５の実施
の形態の検査回路３を、ダミー信号（容量、抵抗、電
圧、電流）の値を任意に設定できるダミー信号発生回路
で構成したものである。第５の実施の形態とは、１つダ
ミー信号発生回路で複数の値のダミー信号を発生できる
のところが異なる。このことは図５のダミー信号発生回
路の実現例の回路で示したＭＯＳＦＥＴのゲート端子や
ソースおよびドレイン端子に印加する電圧（例えば
ＶB）を制御することで実現できる。図は容易に類推で
きるので省略する。第５の実施の形態に比べて、検査回
路３を構成するダミー信号発生回路を１つにできるので
センサセルの面積を小型化できる効果がある。In the eighth embodiment of the present invention, the inspection circuit 3 of the fifth embodiment is composed of a dummy signal generation circuit capable of arbitrarily setting the values of dummy signals (capacitance, resistance, voltage, current). It was done. It differs from the fifth embodiment in that one dummy signal generating circuit can generate dummy signals of a plurality of values. This can be realized by controlling the voltage (for example, V B ) applied to the gate terminal and the source and drain terminals of the MOSFET shown in the circuit of the example of implementation of the dummy signal generating circuit in FIG. The figure is omitted because it can be easily analogized. Compared with the fifth embodiment, the number of dummy signal generating circuits forming the inspection circuit 3 can be reduced to one, so that the area of the sensor cell can be reduced.
【００２３】本発明の第９の実施の形態は、第６の実施
の形態の検査回路３を、ダミー信号（容量、抵抗、電
圧、電流）の値を任意に設定できるダミー信号発生回路
で構成したものである。第６の実施の形態とは、１つダ
ミー信号発生回で複数の値のダミー信号を発生できるの
ところが異なる。このことは図５のダミー信号発生回路
の実現例の回路で示したＭＯＳＦＥＴのゲート端子やソ
ースおよびドレイン端子に印加する電圧（例えばＶB）
を制御することで実現できる。図は容易に類推できるの
で省略する。第６の実施の形態に比べて、検査回路３を
構成するダミー信号発生回を１つにできるのでセンサセ
ルの面積を小型化できる効果がある。In the ninth embodiment of the present invention, the inspection circuit 3 of the sixth embodiment is configured by a dummy signal generation circuit capable of arbitrarily setting the values of dummy signals (capacitance, resistance, voltage, current). It was done. The sixth embodiment is different from the sixth embodiment in that a dummy signal having a plurality of values can be generated at one dummy signal generation time. This means that the voltage (for example, V B ) applied to the gate terminal and the source and drain terminals of the MOSFET shown in the circuit of the implementation example of the dummy signal generation circuit of FIG.
It can be realized by controlling. The figure is omitted because it can be easily analogized. Compared with the sixth embodiment, the number of dummy signal generation times forming the inspection circuit 3 can be reduced to one, so that the area of the sensor cell can be reduced.
【００２４】本発明の第１０の実施の形態は、第１また
は第４または第７の実施の形態の検査回路３を２つ以上
の複数のセルで共有したものである。第１または第４ま
たは第７の実施の形態とは、検査回路３を共有している
ところが異なる。図は容易に類推できるので省略する。
第１または第４または第７の実施の形態に比べて、検査
回路３を共有化することによりセンサセルの面積を小型
化できる効果がある。The tenth embodiment of the present invention is one in which the inspection circuit 3 of the first, fourth or seventh embodiment is shared by two or more cells. The difference from the first, fourth, or seventh embodiment is that the inspection circuit 3 is shared. The figure is omitted because it can be easily analogized.
Compared with the first, fourth, or seventh embodiment, sharing the inspection circuit 3 has the effect of reducing the area of the sensor cell.
【００２５】本発明の第１１の実施の形態は、第２また
は第５または第８の実施の形態の検査回路３を２つ以上
の複数のセルで共有したものである。第２または第５ま
たは第８の実施の形態とは、検査回路３を共有している
ところが異なる。図は容易に類推できるので省略する。
第２または第５または第８の実施の形態に比べて、検査
回路３を共有化することによりセンサセルの面積を小型
化できる効果がある。The eleventh embodiment of the present invention is one in which the inspection circuit 3 of the second, fifth or eighth embodiment is shared by two or more cells. The difference from the second, fifth, or eighth embodiment is that the inspection circuit 3 is shared. The figure is omitted because it can be easily analogized.
Compared to the second, fifth, or eighth embodiment, sharing the inspection circuit 3 has the effect of reducing the area of the sensor cell.
【００２６】[0026]
【発明の効果】以上説明したように、本発明は、検出素
子からの電気量を模擬して出力するダミー信号発生回路
からなる検査回路を設け、スイッチで、検出素子および
センサ回路の接続点と検査回路とを接続および非接続の
いずれかの状態に切り替えることにより、あるいは検査
回路を活性状態および非活性状態のいずれかに切り替え
ることにより、センサ回路に対して検出素子と並列的に
接続して、検査用の電気量をセンサ回路へ供給するよう
にしたので、この検査回路を用いて組立て前にセンサ回
路の性能を試験することができる。したがって、表面形
状認識センサ装置に本発明のセンサを適用すれば、組立
て前に動作不良の表面形状認識センサ装置を選別できる
ため、組立てコストを低減できる効果がある。また、組
立て後の試験時間も短縮できるため試験コストも低減で
きる効果がある。さらに、この結果として生産スループ
ットも向上できる効果がある。特に、安価で大量生産を
必要とする表面形状認識センサ装置に本発明の技術を適
用すれば、コストの低減、生産スループットの向上がで
き効果大である。また、検出素子の寄生効果を含めたセ
ンサ回路の動作性能を評価でき、精度のよい評価を実現
できる。 As described above, according to the present invention, an inspection circuit including a dummy signal generating circuit for simulating and outputting the amount of electricity from the detecting element is provided, and the switch is used to detect the detecting element and
Connect and disconnect the connection point of the sensor circuit and the inspection circuit
By switching to either state, or inspection
Switch circuit between active and inactive states
This allows the sensor circuit to be connected in parallel with the detection element.
Since the connection is made to supply the electric quantity for inspection to the sensor circuit, the performance of the sensor circuit can be tested before assembly by using this inspection circuit. Therefore, when the sensor of the present invention is applied to the surface shape recognition sensor device, the malfunctioning surface shape recognition sensor device can be selected before assembling, so that the assembling cost can be reduced. Further, since the test time after assembly can be shortened, the test cost can be reduced. Further, as a result, there is an effect that the production throughput can be improved. In particular, if the technique of the present invention is applied to a surface shape recognition sensor device that is inexpensive and needs to be mass-produced, the cost can be reduced and the production throughput can be improved, which is effective. In addition, the security effect including the parasitic effect of the detection element
The operating performance of the sensor circuit can be evaluated, and accurate evaluation is realized.
it can.
【図１】 本発明の一実施の形態にかかる表面形状認識
センサ装置を示す外観図である。FIG. 1 is an external view showing a surface shape recognition sensor device according to an embodiment of the present invention.
【図２】 第１の実施の形態にかかるセンサセルの機能
ブロック図である。FIG. 2 is a functional block diagram of a sensor cell according to the first embodiment.
【図３】 スイッチの構成例である。FIG. 3 is a configuration example of a switch.
【図４】 ダミー信号発生回路の構成例である。FIG. 4 is a configuration example of a dummy signal generation circuit.
【図５】 第２の実施の形態にかかるセンサセルの機能
ブロック図である。FIG. 5 is a functional block diagram of a sensor cell according to a second embodiment.
【図６】 第３の実施の形態にかかるセンサセルの機能
ブロック図である。FIG. 6 is a functional block diagram of a sensor cell according to a third embodiment.
【図７】 活性化制御可能なダミー信号発生回路の構成
例である。FIG. 7 is a configuration example of a dummy signal generation circuit whose activation can be controlled.
【図８】 図７のダミー信号発生回路の構成例である。8 is a configuration example of the dummy signal generation circuit of FIG.
【図９】 従来の表面形状認識センサ装置のセンサセル
を示す機能ブロック図である。FIG. 9 is a functional block diagram showing a sensor cell of a conventional surface shape recognition sensor device.
【図１０】 図９のセンサセルの構成例を示す回路図で
ある。FIG. 10 is a circuit diagram showing a configuration example of the sensor cell of FIG.
【図１１】 図１０のセンサセルの動作タイミングチャ
ートである。11 is an operation timing chart of the sensor cell of FIG.
１…検出素子、１Ａ…検出信号、１Ｂ…センサ電極、２
…センサ回路、２Ａ…出力信号、３…検査回路、３０，
３１…ダミー信号発生回路、３Ａ…ダミー信号、１０…
表面形状認識センサ装置、１１…センサセル、１２…セ
ンサ面、１３…指、１４…指紋、１５…パシベーション
膜、１６…絶縁層、Ｒ…抵抗、Ｃ…容量、Ｒ1，Ｒ2…抵
抗、Ｖ…電圧源、Ｉ…電流源、ＳＷ…切替制御信号、Ｖ
B…バイアス電圧、ＶDD…電源電圧、ＧＮＤ…接地電
位、ＣF…検出容量、ＣP0…寄生容量、Ｑ1…ＰｃｈＭＯ
ＳＦＥＴ、Ｑ2，Ｑ3…ＮｃｈＭＯＳＦＥＴ、ＲＥ，ＰＲ
Ｅ0…センサ回路制御信号、Ｎ1…節点。1 ... Detection element, 1A ... Detection signal, 1B ... Sensor electrode, 2
... sensor circuit, 2A ... output signal, 3 ... inspection circuit, 30,
31 ... Dummy signal generating circuit, 3A ... Dummy signal, 10 ...
Surface shape recognition sensor device, 11 ... Sensor cell, 12 ... Sensor surface, 13 ... Finger, 14 ... Fingerprint, 15 ... Passivation film, 16 ... Insulating layer, R ... Resistor, C ... Capacitance, R 1 , R 2 ... Resistor, V ... voltage source, I ... current source, SW ... switching control signal, V
B ... Bias voltage, V DD ... Power supply voltage, GND ... Ground potential, C F ... Detection capacitance, C P0 ... Parasitic capacitance, Q 1 ... PchMO
SFET, Q 2 , Q 3 ... Nch MOSFET, RE, PR
E 0 ... sensor circuit control signal, N 1 ... node.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久良木 億 東京都千代田区大手町二丁目３番１号 日本電信電話株式会社内 (56)参考文献 特開 平８−189845（ＪＰ，Ａ) 特開 平６−315112（ＪＰ，Ａ) 特開 平11−258074（ＪＰ，Ａ) 特開 昭63−75919（ＪＰ，Ａ) 特開2000−28311（ＪＰ，Ａ) 特開2000−18901（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01B 7/28 A61B 5/117 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor, Tsuyoshi Kuragi, 2-3-1, Otemachi, Chiyoda-ku, Tokyo, Nippon Telegraph and Telephone Corporation (56) Reference JP-A-8-189845 (JP, A) Kaihei 6-315112 (JP, A) JP 11-258074 (JP, A) JP 63-75919 (JP, A) JP 2000-28311 (JP, A) JP 2000-18901 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G01B 7/28 A61B 5/117
Claims (10)
気量を検出する検出素子と、この電気量に応じた信号を
出力するセンサ回路とを有する複数のセンサセルを有
し、２次元に配列されたこれらセンサセルの出力に基づ
き前記表面形状の凹凸を感知する表面形状認識センサ装
置であって、 前記検出素子からの電気量を模擬して出力するダミー信
号発生回路からなり、前記センサ回路の検査時に検査用
の電気量を前記センサ回路へ供給する検査回路と、 前記検出素子および前記センサ回路の接続点と前記検査
回路とを、接続および非接続のいずれかの状態に切り替
えるスイッチとを備え、 前記検査回路は、前記センサ回路に対して前記検出素子
と並列的に接続される ことを特徴とする表面形状認識セ
ンサ装置。1. A two-dimensional array having a plurality of sensor cells each having a detection element for detecting an electric quantity that varies according to the surface shape of a recognition target and a sensor circuit for outputting a signal corresponding to the electric quantity. A surface shape recognition sensor device for sensing the unevenness of the surface shape based on the output of these sensor cells, which comprises a dummy signal generation circuit for simulating and outputting an electric quantity from the detection element, and an inspection of the sensor circuit. and at test circuit for supplying a quantity of electricity for inspection to said sensor circuit, said test and a connection point of the sensing element and the sensor circuit
Switch circuit to either connected or disconnected state
And a switch that enables the detection circuit to detect the detection element with respect to the sensor circuit.
A surface shape recognition sensor device characterized by being connected in parallel with the surface shape recognition sensor device.
気量を検出する検出素子と、この電気量に応じた信号を
出力するセンサ回路とを有する複数のセンサセルを有
し、２次元に配列されたこれらセンサセルの出力に基づ
き前記表面形状の凹凸を感知する表面形状認識センサ装
置であって、 前記検出素子からの電気量を模擬して出力するダミー信
号発生回路からなり、前記センサ回路の検査時に検査用
の電気量を前記センサ回路へ供給する検査回路と、 前記検査回路を活性状態および非活性状態のいずれかに
切り替えるスイッチとを備え、 前記検査回路は、前記センサ回路に対して前記検出素子
と並列的に接続される ことを特徴とする表面形状認識セ
ンサ装置。2. An electric power that changes according to the surface shape of a recognition target.
A detection element that detects the amount of electricity and a signal that corresponds to this amount of electricity
A plurality of sensor cells having a sensor circuit for outputting
Based on the outputs of these two-dimensionally arrayed sensor cells
A surface shape recognition sensor device for detecting the irregularities of the surface shape.
A location, a dummy signal to be output to simulate the electrical quantity from the detection element
Signal generator circuit for inspection when inspecting the sensor circuit
Circuit for supplying the sensor circuit with the electric quantity of
A switch for switching, the inspection circuit, the detection element to the sensor circuit
A surface shape recognition sensor device characterized by being connected in parallel with the surface shape recognition sensor device.
センサ装置おいて、前記検査回路は、少なくとも２つ以上の前記ダミー信号
発生回路からなる ことを特徴とする表面形状認識センサ
装置。3. The surface shape recognition sensor device according to claim 1 , wherein the inspection circuit includes at least two dummy signals.
A surface shape recognition sensor device comprising a generating circuit .
センサ装置おいて、前記検査回路は、前記検査用の電気量を任意に設定でき
るダミー信号発生回路からなる ことを特徴とする表面形
状認識センサ装置。4. The surface shape recognition sensor device according to claim 1 or 2 , wherein the inspection circuit can arbitrarily set an electric quantity for the inspection.
A surface shape recognition sensor device comprising a dummy signal generating circuit .
状認識センサ装置において、前記ダミー信号発生回路は、ＭＯＳ容量を用いた容量素
子からなる ことを特徴とする表面形状認識センサ装置。5. The surface shape recognition sensor device according to claim 1 , wherein the dummy signal generating circuit uses a MOS capacitor.
A surface shape recognition sensor device comprising a child .
状認識センサ装置において、前記ダミー信号発生回路は、ＭＯＳ抵抗を用いた抵抗素
子からなる ことを特徴とする表面形状認識センサ装置。6. The surface shape recognition sensor device according to claim 1 , wherein the dummy signal generating circuit is a resistor element using a MOS resistor.
A surface shape recognition sensor device comprising a child .
状認識センサ装置において、前記ダミー信号発生回路は、抵抗素子の電圧分割回路を
用いた電圧源からなる ことを特徴とする表面形状認識セ
ンサ装置。7. The surface shape recognition sensor device according to claim 1 , wherein the dummy signal generating circuit includes a voltage dividing circuit of a resistance element.
A surface shape recognition sensor device characterized by comprising the voltage source used .
状認識センサ装置において、前記ダミー信号発生回路は、飽和領域で動作するＭＯＳ
ＦＥＴを用いた電流源からなる ことを特徴とする表面形
状認識センサ装置。8. The surface shape recognition sensor device according to claim 1 , wherein the dummy signal generating circuit is a MOS operating in a saturation region.
A surface shape recognition sensor device comprising a current source using an FET .
置において、前記検査回路は、２つ以上のセンサ回路へ前記検査用の
電気量を供給する ことを特徴とする表面形状認識センサ
装置。9. The surface shape recognition sensor device according to claim 1 , wherein the inspection circuit is provided to two or more sensor circuits for the inspection.
A surface shape recognition sensor device characterized by supplying an electric quantity .
形状認識センサ装置において、表面形状認識センサ装置を検査する際には前記検査回路
と前記センサ回路とを電気的に接続状態とし、表面形状
認識センサ装置で検出動作する際には前記検査回路と前
記センサ回路とを電気的に非接続状態とする制御手段を
備える ことを特徴とする表面形状認識センサ装置。10. The surface shape recognition sensor device according to claim 1, wherein the inspection circuit is used when inspecting the surface shape recognition sensor device.
And the sensor circuit are electrically connected, and the surface shape is
When the detection operation is performed by the recognition sensor device,
Control means for electrically disconnecting the sensor circuit
Surface shape recognition sensor device, characterized in that it comprises.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171929A JP3488182B2 (en) | 2000-06-08 | 2000-06-08 | Surface shape recognition sensor device |
| DE60125097T DE60125097T8 (en) | 2000-06-08 | 2001-06-07 | Capacitive sensor for detecting small patterns |
| EP01250205A EP1162564B1 (en) | 2000-06-08 | 2001-06-07 | Small shape recognizing capacitive sensor device |
| US09/877,829 US6556935B2 (en) | 2000-06-08 | 2001-06-08 | Small shape recognizing capacitive sensor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171929A JP3488182B2 (en) | 2000-06-08 | 2000-06-08 | Surface shape recognition sensor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001349701A JP2001349701A (en) | 2001-12-21 |
| JP3488182B2 true JP3488182B2 (en) | 2004-01-19 |
Family
ID=18674415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000171929A Expired - Lifetime JP3488182B2 (en) | 2000-06-08 | 2000-06-08 | Surface shape recognition sensor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3488182B2 (en) |
-
2000
- 2000-06-08 JP JP2000171929A patent/JP3488182B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001349701A (en) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556935B2 (en) | Small shape recognizing capacitive sensor device | |
| US4429413A (en) | Fingerprint sensor | |
| US7256589B2 (en) | Capacitive sensor system with improved capacitance measuring sensitivity | |
| JP3498318B2 (en) | Capacitance detection system and method | |
| JPH11164824A (en) | Static charge protection of capacity type finger mark detecting array | |
| KR20040029048A (en) | Sensor for inspection instrument and inspection instrument | |
| JPH02233007A (en) | Apparatus and method for detecting current of mos transistor | |
| JPH1139898A (en) | Semiconductor device | |
| US6870373B2 (en) | Circuit configuration and method for assessing capacitances in matrices | |
| TW498157B (en) | Inspection apparatus and sensor | |
| US7259573B2 (en) | Surface capacitance sensor system using buried stimulus electrode | |
| JP3488182B2 (en) | Surface shape recognition sensor device | |
| JP6035344B2 (en) | Sensor system and method for reducing settling time of a sensor system | |
| TW201011308A (en) | Circuit for measuring capacitor and method thereof | |
| JP2001083214A (en) | Semiconductor integrated circuit and method for its characteristic | |
| JP3425944B2 (en) | Surface shape recognition sensor device | |
| US7129712B1 (en) | Attofarad capacitance measurement | |
| JP3333959B2 (en) | Sensor circuit for surface shape recognition | |
| CN112599060A (en) | VT test circuit, system, method, display panel and display device | |
| JP3270927B2 (en) | Sensor circuit for surface shape recognition | |
| JP3643050B2 (en) | Fine shape detection sensor device | |
| JP2009053074A (en) | Electric field detection device | |
| JP3670597B2 (en) | Fine shape detection sensor device | |
| JP3425945B2 (en) | Surface shape recognition sensor device | |
| Brandolini et al. | Silicon strategies to increase performance of piezoelectric sensors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3488182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |