JP3487074B2 - Video signal clamping apparatus and method - Google Patents
Video signal clamping apparatus and methodInfo
- Publication number
- JP3487074B2 JP3487074B2 JP11566096A JP11566096A JP3487074B2 JP 3487074 B2 JP3487074 B2 JP 3487074B2 JP 11566096 A JP11566096 A JP 11566096A JP 11566096 A JP11566096 A JP 11566096A JP 3487074 B2 JP3487074 B2 JP 3487074B2
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- signal
- error
- video signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、アナログ映像信号
をクランプする装置及び方法に関し、詳細にはアナログ
映像信号をＡ／Ｄ変換する際の基準レベルを高精度に作
成できるクランプ装置及び方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for clamping an analog video signal, and more particularly to a clamping apparatus and a method for creating a reference level with high accuracy when A / D converting an analog video signal.
【０００２】[0002]
【従来の技術】アナログ映像信号をＡ／Ｄ変換して記録
／再生するビデオテープレコーダ（以下デジタルＶＴＲ
という）におけるＡ／Ｄ変換の量子化レベルはＣＣＩＲ
ＲＥＣ−６０１に規定されている。この規定によれ
ば、輝度信号（以下Ｙ信号という）を８ビット（０〜２
５５）に量子化するときにはペデスタルレベルを“１
６”に、白ピークレベルを“２３５”にすることが定め
られている。また、ＲとＢの色差信号（以下ＣＲ信号、
ＣＢ信号という）については、ペデスタルレベルを“１
２８”に、最大レベルを“２４０”に、最小レベルを
“１６”にすることが定められている。2. Description of the Related Art Video tape recorders (hereinafter referred to as digital VTRs) for A / D converting analog video signals to record / reproduce.
The quantization level of A / D conversion in
Specified in REC-601. According to this regulation, a luminance signal (hereinafter referred to as a Y signal) has 8 bits (0 to 2).
55) when quantizing to pedestal level "1
6 ", the white peak level is set to" 235 ". Further, the color difference signals of R and B (hereinafter, CR signal,
For C that B signals), the pedestal level "1
28 ", the maximum level is set to" 240 ", and the minimum level is set to" 16 ".
【０００３】[0003]
【発明が解決しようとする課題】前記ＣＣＩＲ ＲＥＣ
−６０１に規定されている仕様は非常に厳しいものであ
る。特に、フルレベル時の上下のマージンが殆どないた
め、アナログ入力される映像信号にダイナミックな変動
（ＡＰＬ変動、入力切り換え等）が生じた場合、Ａ／Ｄ
変換のダイナミックレンジから外れてしまう可能性があ
った。また、Ｙ信号のクランプレベルが“１６”、ＣR
信号とＣB 信号のクランプレベルが“１２８”に規定さ
れているため、正確にクランプすることが困難であっ
た。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
The specifications stipulated in -601 are very strict. In particular, since there is almost no vertical margin at the full level, if there is a dynamic fluctuation (APL fluctuation, input switching, etc.) in the analog input video signal, A / D
There was a possibility that it would fall outside the dynamic range of conversion. Also, the clamp level of the Y signal is "16", C R
Since the clamp level of the signal and C B signals are defined in the "128", it is difficult to accurately clamp.
【０００４】本発明はこのような問題点に鑑みてなされ
たものであって、アナログコンポーネントビテオ信号を
高精度にクランプできる映像信号クランプ装置及び方法
を提供することを目的とする。The present invention has been made in view of the above problems, and an object of the present invention is to provide a video signal clamping device and method capable of accurately clamping an analog component video signal.
【０００５】[0005]
【課題を解決するための手段】前記課題を解決するため
に、本発明に係る映像信号クランプ装置は、アナログ映
像信号のペデスタルを所定のクランプ電圧にクランプす
る第１の手段と、前記第１の手段の出力をデジタルデー
タに変換する第２の手段と、前記第２の手段の出力とし
て得られたデジタルデータをエラー制御領域内に制限し
て映像信号の１フィールド期間に亘って積分し、映像信
号の１フィールド毎に、所定数のライン毎の所定数のサ
ンプルのエラーを平均することにより、前記デジタルデ
ータの量子化ステップ以下の精度を持つクランプエラー
電圧を生成する第３の手段と、クランプ基準電圧を発生
する第４の手段と、第４の手段の出力に第３の手段の出
力を合成して、前記所定のクランプ電圧を作成する第５
の手段とを備え、入力されるアナログ映像信号はアナロ
グコンポーネントビデオ信号であり、上記アナログコン
ポーネントビデオ信号の輝度信号及び色差信号に対し
て、第１の手段、第２の手段、第３の手段、及び第５の
手段を個別に設け、第４の手段は共通にしたことを特徴
とする。In order to solve the above problems, a video signal clamping device according to the present invention comprises first means for clamping a pedestal of an analog video signal to a predetermined clamp voltage, and the first means. Second means for converting the output of the means into digital data, and limiting the digital data obtained as the output of the second means within the error control area to integrate the video data for one field period of the video signal, Third means for generating a clamp error voltage having an accuracy equal to or less than the quantization step of the digital data by averaging the errors of a predetermined number of samples for a predetermined number of lines for each field of the signal; A fifth means for generating a predetermined clamp voltage by combining a fourth means for generating a reference voltage and the output of the third means with the output of the fourth means.
And the input analog video signal is an analog component video signal, and the first means, the second means, the third means, with respect to the luminance signal and the color difference signal of the analog component video signal, And the fifth means are individually provided, and the fourth means is common.
【０００６】また、本発明に係る映像信号クランプ方法
は、入力されるアナログコンポーネントビデオ信号の輝
度信号及び色差信号それぞれに対して、ペデスタルを所
定のクランプ電圧にクランプして得られるクランプ出力
をデジタルデータに変換し、前記デジタルデータをエラ
ー制御領域内に制限して映像信号の１フィールド期間に
亘って積分し、映像信号の１フィールド毎に、所定数の
ライン毎の所定数のサンプルのエラーを平均することに
より、前記デジタルデータの量子化ステップ以下の精度
を持つクランプエラー電圧を生成し、クランプ基準電圧
に前記クランプエラー電圧を合成して前記所定のクラン
プ電圧を生成することにより、前記クランプエラー電圧
を前記クランプ電圧にフィードバックすることを特徴と
する。Further, according to the video signal clamping method of the present invention, the clamp output obtained by clamping the pedestal to a predetermined clamp voltage is digital data for each of the luminance signal and the color difference signal of the input analog component video signal. And the digital data is limited to within the error control region and integrated over one field period of the video signal, and an error of a predetermined number of samples per predetermined number of lines is averaged for each field of the video signal. By generating a clamp error voltage having an accuracy equal to or less than the quantization step of the digital data, and combining the clamp error voltage with a clamp reference voltage to generate the predetermined clamp voltage, the clamp error voltage is generated. Is fed back to the clamp voltage.
【０００７】本発明によれば、アナログ映像信号のペデ
スタルが第１の手段により所定のクランプ電圧にクラン
プされる。そして、クランプされたアナログ映像信号は
第２の手段によりデジタル化され、第３の手段により、
前記デジタルデータの量子化ステップ以下の精度を持つ
クランプエラー電圧が生成される。このクランプエラー
電圧は、第５の手段において、第４の手段が発生するク
ランプ基準電圧に合成される。According to the present invention, the pedestal of the analog video signal is clamped to the predetermined clamp voltage by the first means. Then, the clamped analog video signal is digitized by the second means, and by the third means.
A clamp error voltage having an accuracy equal to or less than the quantization step of the digital data is generated. This clamp error voltage is combined with the clamp reference voltage generated by the fourth means in the fifth means.
【０００８】[0008]
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら、
〔１〕映像信号クランプ装置の構成及び概略動作
（１）映像信号クランプ装置の構成
（２）映像信号クランプ装置の概略動作
〔２〕映像信号クランプ装置の各部の詳細
（１）高精度基準電圧発生回路
（２）量子化レベル及びクランプエラー割り付け
（３）インターフェース部
（４）エラーデータのフィードバック
の順序で詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described with reference to the drawings. [1] Configuration and outline operation of video signal clamp device (1) Configuration of video signal clamp device (2) Video signal clamp device General operation [2] Details of each part of the video signal clamp device (1) High-accuracy reference voltage generation circuit (2) Quantization level and clamp error allocation (3) Interface part (4) Detailed description in the order of error data feedback To do.
【０００９】〔１〕映像信号クランプ装置の構成及び概
略動作
（１）映像信号クランプ装置の構成
図１は本発明を適用した映像信号クランプ装置の構成を
示すブロック図である。この図に示すように、本発明を
適用した映像信号クランプ装置は、入力されるアナログ
コンポジットビデオ信号からＹ信号、ＣR 信号、及びＣ
B 信号をデコードするデコーダ１と、デコードされたＹ
信号、ＣR 信号、及びＣB 信号のそれぞれのペデスタル
を所定のクランプ電圧にクランプし、さらにクランプし
た信号のＡ／Ｄ変換を行うＹ信号処理部２，ＣR 信号処
理部３，及びＣB 信号処理部４と、これらの信号処理部
２，３，４の出力であるデジタルＹ（ＤＹ）信号、デジ
タルＣR （ＤＣR ）信号、及びデジタルＣB （ＤＣB ）
信号を図示されていない記録系へ送ると共に、それぞれ
の信号のクランプエラーを生成し、シリアルデータとし
て出力するインターフェース部５と、インターフェース
部５から送られてくるクランプエラーをＤ／Ａコンバー
タ７へ送るモード処理マイクロコンピュータ（以下モー
ドコンという）６と、モードコン６から送られてくるク
ランプエラーをアナログ化し、Ｙ信号処理部２，ＣR 信
号処理部３，及びＣB 信号処理部４へ時分割で与えるＤ
／Ａコンバータ７と、Ｙ信号処理部２，ＣR 信号処理部
３，及びＣB 信号処理部４へクランプの基準電圧
ＶCLP 、及びＡ／Ｄ変換の基準電圧ＶB ，ＶT を供給す
る高精度基準電圧発生回路８とから構成されている。[1] Configuration of Video Signal Clamping Device and General Operation (1) Configuration of Video Signal Clamping Device FIG. 1 is a block diagram showing the configuration of a video signal clamping device to which the present invention is applied. As shown in this figure, the video signal clamp device to which the present invention is applied is configured such that a Y signal, a C R signal, and a C signal are input from an input analog composite video signal.
Decoder 1 for decoding B signal and decoded Y
Y signal processing unit 2, C R signal processing unit 3, and C B for clamping the pedestals of the signal, the C R signal, and the C B signal to a predetermined clamp voltage and performing A / D conversion of the clamped signal. The signal processing unit 4, the digital Y (DY) signal, the digital C R (DC R ) signal, and the digital C B (DC B ) output from the signal processing units 2, 3, and 4.
The signals are sent to a recording system (not shown), and a clamp error of each signal is generated and output as serial data. An interface unit 5 and a clamp error sent from the interface unit 5 are sent to the D / A converter 7. A mode processing microcomputer (hereinafter referred to as “mode controller”) 6 and a clamp error sent from the mode controller 6 are converted into analog signals and time-divided into a Y signal processing unit 2, a C R signal processing unit 3, and a C B signal processing unit 4. Given by D
The clamp reference voltage V CLP and the A / D conversion reference voltages V B and V T are supplied to the A / A converter 7, the Y signal processing unit 2, the C R signal processing unit 3, and the C B signal processing unit 4. It is composed of a high precision reference voltage generating circuit 8.
【００１０】Ｙ信号処理部２，ＣR 信号処理部３，及び
ＣB 信号処理部４は、基本的に同じ構成を持っているの
で、Ｙ信号処理部２のみ内部のブロックを記載した。す
なわち、ペデスタルクランプ回路１１と、ペデスタルク
ランプ回路１１の出力をデジタル化するＡ／Ｄコンバー
タ１２と、Ｄ／Ａコンバータ７から与えられるクランプ
エラーを平均化するローパスフィルタ１３と、高精度基
準電圧発生回路８から供給されるクランプ電圧ＶCLP に
ローパスフィルタ１３から出力されるクランプエラー電
圧を合成するエラー制御回路１４とから構成されてい
る。Since the Y signal processing unit 2, the C R signal processing unit 3, and the C B signal processing unit 4 have basically the same configuration, only the Y signal processing unit 2 is described as an internal block. That is, the pedestal clamp circuit 11, the A / D converter 12 that digitizes the output of the pedestal clamp circuit 11, the low-pass filter 13 that averages the clamp error given from the D / A converter 7, and the high-accuracy reference voltage generation circuit. The error control circuit 14 synthesizes the clamp error voltage output from the low-pass filter 13 with the clamp voltage V CLP supplied from the control circuit 8.
【００１１】（２）映像信号クランプ装置の概略動作
次に図１に示した映像信号クランプ装置全体の概略動作
を説明する。デコーダ１に入力されたアナログコンポジ
ットビデオ信号はここでＹ信号、ＣR 信号，及びＣB 信
号にデコードされ、それぞれＹ信号処理部２、ＣR 信号
処理部３，及びＣB 信号処理部４へ送られる。(2) General Operation of Video Signal Clamping Device The general operation of the video signal clamping device shown in FIG. 1 will be described below. The analog composite video signal input to the decoder 1 is decoded into a Y signal, a C R signal, and a C B signal here, and is then sent to the Y signal processing unit 2, the C R signal processing unit 3, and the C B signal processing unit 4, respectively. Sent.
【００１２】Ｙ信号処理部２へ送られたＹ信号は、ペデ
スタルクランプ回路１１において、まずシャントレギュ
レータで構成された高精度基準電圧発生回路８が出力す
るクランプ電圧ＶCLP にクランプされる。このとき、ペ
デスタルクランプ回路１１にはクランプのタイミングを
指定するクランプパルスＣＰが供給される。クランプさ
れたＹ信号はＡ／Ｄコンバータ１２により８ビットで量
子化され、インターフェース部５に送られる。デコーダ
１からＣR 信号処理部３及びＣB 信号処理部４へ送られ
たＣR 信号及びＣB 信号も同様に処理される。The Y signal sent to the Y signal processing section 2 is first clamped in the pedestal clamp circuit 11 to the clamp voltage V CLP output from the high precision reference voltage generating circuit 8 composed of a shunt regulator. At this time, the pedestal clamp circuit 11 is supplied with a clamp pulse CP that specifies the clamp timing. The clamped Y signal is quantized by the A / D converter 12 into 8 bits and sent to the interface unit 5. C R signal and C B signal sent from the decoder 1 to C R signal processing unit 3 and C B signal processing unit 4 are similarly processed.
【００１３】インターフェース部５においては、デジタ
ルＹ信号、デジタルＣR 信号、及びデジタルＣB 信号が
後段の記録系に送られると共に、Ｙ信号、ＣR 信号、及
びＣB 信号の各々のクランプエラーが生成される。In the interface section 5, the digital Y signal, the digital C R signal, and the digital C B signal are sent to the recording system in the subsequent stage, and the clamping errors of the Y signal, the C R signal, and the C B signal are generated. Is generated.
【００１４】このクランプエラーはシリアルデータとし
てモードコン６を経由してＤ／Ａコンバータ７へ送られ
る。そして、Ｄ／Ａコンバータ７において、それぞれの
信号のクランプエラーがアナログ電圧に変換され、Ｙ信
号のクランプエラーはＹ信号処理部２内のローパスフィ
ルタ１３に、ＣR 信号及びＣB 信号のクランプエラーも
それぞれＣR 信号処理部３及びＣB 信号処理部４内のロ
ーパスフィルタ（図示せず）に与えられる。This clamp error is sent as serial data to the D / A converter 7 via the mode controller 6. Then, in the D / A converter 7, the clamp error of each signal is converted into an analog voltage, and the clamp error of the Y signal is applied to the low-pass filter 13 in the Y signal processing unit 2 by the clamp error of the C R signal and the C B signal. Are also applied to low-pass filters (not shown) in the C R signal processing unit 3 and the C B signal processing unit 4, respectively.
【００１５】ローパスフィルタ１３に供給されたクラン
プエラー電圧はここで平均化され、エラー制御回路１４
へ供給される。そして、エラー制御回路１４において、
固定のクランプ基準電圧ＶCLP に合成される。これによ
り、クランプエラーを補正することができる。The clamp error voltage supplied to the low-pass filter 13 is averaged here, and the error control circuit 14
Is supplied to. Then, in the error control circuit 14,
It is combined with a fixed clamp reference voltage V CLP . Thereby, the clamp error can be corrected.
【００１６】〔２〕映像信号クランプ装置の各部の詳細
次に図１に示した映像信号クランプ装置の各部の詳細に
ついて説明する。[2] Details of Each Part of Video Signal Clamping Device Next, details of each part of the video signal clamping device shown in FIG. 1 will be described.
【００１７】（１）高精度基準電圧発生回路
高精度基準電圧発生回路８は、図２に示すようにツェナ
ーダイオードを用いたシャントレギュレータにより、Ａ
／Ｄコンバータ１２へ供給する基準電圧ＶT とＶB を作
成し、ＶT とＶB の間の抵抗ブリーダとボリュームによ
りクランプ基準電圧ＶCLP を作成している。つまり、Ｖ
T 、ＶB 、及びＶCLP が同一規準で作成され、さらにシ
ャントレギュレータの精度も加わるので、この回路だけ
でかなり高精度のクランプが行える。(1) High-precision reference voltage generating circuit The high-precision reference voltage generating circuit 8 uses a shunt regulator using a Zener diode as shown in FIG.
The reference voltages V T and V B to be supplied to the / D converter 12 are created, and the clamp reference voltage V CLP is created by the resistance bleeder and the volume between V T and V B. That is, V
Since T , V B , and V CLP are created under the same standard, and the accuracy of the shunt regulator is added, a very high accuracy clamping can be performed by this circuit alone.
【００１８】（２）量子化レベル及びクランプエラー割
り付け
図３はＹ信号の量子化レベル及びクランプエラー割りつ
けを示す。この図において左端のスケール（０〜２５
５）は量子化レベルである。前述したように、ペデスタ
ルレベルが“１６”に、１００ＩＲＥレベルが“２３
５”に量子化される。また、この図において右端のスケ
ールはクランプエラーの割り付けを示す。したがって、
量子化レベルの“０”がクランプエラーの“２５５”に
対応し、量子化レベルの“６４”がクランプエラーの
“０”に対応する。(2) Quantization level and clamp error allocation FIG. 3 shows the quantization level and clamp error allocation of the Y signal. In this figure, the leftmost scale (0-25
5) is the quantization level. As described above, the pedestal level is “16” and the 100IRE level is “23”.
Quantized to 5 ″. Also, the scale at the right end in this figure shows the allocation of the clamp error.
The quantization level "0" corresponds to the clamp error "255", and the quantization level "64" corresponds to the clamp error "0".
【００１９】図４はＣR 信号及びＣB 信号の量子化レベ
ル及びクランプエラー割りつけを示す。この図において
も左端のスケール（０〜２５５）は量子化レベルであ
る。前述したように、ペテスタルレベルを“１２８”
に、最大レベルを“２４０”に、最小レベルを“１６”
にする。また、この図において右端のスケールはクラン
プエラーの割り付けを示す。したがって、量子化レベル
の“９６”がクランプエラーの“２５５”に対応し、量
子化レベルの“１６０”がクランプエラーの“０”に対
応する。FIG. 4 shows the quantization level and clamp error allocation for the C R and C B signals. Also in this figure, the leftmost scale (0 to 255) is the quantization level. As mentioned above, the petal level is "128".
, The maximum level is "240" and the minimum level is "16"
To Further, in this figure, the scale at the right end shows the allocation of the clamp error. Therefore, the quantization level "96" corresponds to the clamp error "255", and the quantization level "160" corresponds to the clamp error "0".
【００２０】（３）インターフェース部
図５にインターフェース部５内のエラー電圧を生成する
部分の構成を示す。インターフェース部５内には、デジ
タルＹ信号、デジタルＣR 信号、及びデジタルＣB 信号
のそれぞれのエラー電圧を生成する３系統のエラー信号
生成部２１，２２，２３がある。各部の基本構成と同一
であるため、ここではデジタルＹ信号を処理する部分２
１のみ内部構成を示した。エラー信号生成部２１，２
２，２３の出力はマイコンインターフェース２４に入力
される。マイコンインターフェース２４は、入力された
３系統のクランプエラーをシリアルデータとしてモード
コン６へ送る。(3) Interface Unit FIG. 5 shows the structure of a portion for generating an error voltage in the interface unit 5. In the interface unit 5, there are three systems of error signal generation units 21, 22, and 23 that generate error voltages of the digital Y signal, the digital C R signal, and the digital C B signal, respectively. Since the basic configuration of each part is the same, here, the part 2 for processing the digital Y signal is used.
Only 1 has shown the internal structure. Error signal generators 21 and 2
The outputs of 2 and 23 are input to the microcomputer interface 24. The microcomputer interface 24 sends the input three-system clamp error as serial data to the mode controller 6.
【００２１】次にエラー信号生成部２１の動作を説明す
る。エラー信号生成部２１に入力された８ビットのデジ
タルＹ信号はリミッタ３１に入力される。デジタルＹ信
号のレベルに図３のエラー制御領域を越えている部分が
ある場合には、リミッタ３１が作用し、越えている部分
をエラー制御領域の上限（＝“６４”）又は下限（＝
“０”）に固定する。このようにして、リミッタ３１か
ら６４ステップ（＝６ビット）のデータが出力される。
リミッタ３１の出力は１フィールド積分回路３２へ入力
される。Next, the operation of the error signal generator 21 will be described. The 8-bit digital Y signal input to the error signal generator 21 is input to the limiter 31. When the level of the digital Y signal has a portion exceeding the error control area of FIG. 3, the limiter 31 operates and the upper limit (= “64”) or the lower limit (=) of the error control area is exceeded.
Fixed to "0"). In this way, the limiter 31 outputs data of 64 steps (= 6 bits).
The output of the limiter 31 is input to the 1-field integration circuit 32.
【００２２】１フィールド積分回路３２は、部分的なノ
イズの影響を除去するため、図６に示すように、画面中
央部の１２８ラインの各々に対してＹ信号のバックポー
チのペデスタル部分を１６個ずつサンプルし、それらを
加算する。この結果、１６サンプル×１２８ライン×６
４ステップ＝１３１０７２サンプル（＝２17）となるか
ら、１フィールド積分回路３２の出力は１７ビット相当
のデータとなる。In order to remove the influence of partial noise, the 1-field integration circuit 32 includes 16 pedestal portions of the back porch of the Y signal for each of 128 lines in the center of the screen, as shown in FIG. Sample each and add them. As a result, 16 samples x 128 lines x 6
Since 4 steps = 131072 samples (= 2 17 ), the output of the 1-field integration circuit 32 becomes data corresponding to 17 bits.
【００２３】この１７ビット相当データはビットシフト
回路３３に入力される。ビットシフト回路３３は、１フ
ィールド積分回路３２において加算されたデータの平均
値を算出するため、入力データを１６サンプル×１２８
ライン＝２０４８サンプル（＝２11）、つまり１１ビッ
トで割る。そして、下位８ビットを切り捨てることによ
り、８ビットのデータとする。さらに、エラーデータと
するため、全ビットを反転する。図３に示したように、
このようにして生成されたエラーデータは元のＹ信号の
量子化レベルの６４ステップから２５５ステップのエラ
ーデータを得ているから、元のＹ信号に対して１／４Ｌ
ＳＢ（量子化ステップの１／４）、つまり１０ビット相
当の精度を持つことになる。This 17-bit data is input to the bit shift circuit 33. Since the bit shift circuit 33 calculates the average value of the data added in the 1-field integration circuit 32, the input data is 16 samples × 128.
Line = 2048 samples (= 2 11 ), that is, divided by 11 bits. Then, the lower 8 bits are truncated to form 8-bit data. Further, all bits are inverted to make error data. As shown in FIG.
The error data generated in this way obtains 255 steps of error data from 64 steps of the quantization level of the original Y signal, so 1 / 4L of the original Y signal is obtained.
The accuracy is equivalent to SB (1/4 of the quantization step), that is, 10 bits.
【００２４】以上Ｙ信号について説明した。ＣR 信号と
ＣB 信号についても基本的に同じなので相違点を中心に
説明する。デジタル化されたＣR 信号とＣB 信号は、そ
れぞれエラー信号生成部２２及び２３内のリミッタ（図
示せず）により、図４のエラー制御領域に制限される。
そして、それぞれの１フィールド積分回路（図示せず）
により、図６に示すように、画面中央部の１２８ライン
の各々に対してＹ信号のシンクチップに相当するタイミ
ングで１６個ずつサンプルし、それらを加算する。この
結果、ＣR 信号とＣB 信号のそれぞれについても１７ビ
ット相当のデータが得られ、これをビットシフトし、反
転することにより８ビットずつのエラーデータが生成さ
れる。The Y signal has been described above. Since the C R signal and the C B signal are basically the same, the difference will be mainly described. The digitized C R signal and C B signal are limited to the error control area of FIG. 4 by limiters (not shown) in the error signal generators 22 and 23, respectively.
Then, each one-field integration circuit (not shown)
Thus, as shown in FIG. 6, 16 lines are sampled for each of the 128 lines in the center of the screen at a timing corresponding to the sync tip of the Y signal, and these are added. As a result, data corresponding to 17 bits is obtained for each of the C R signal and the C B signal, and 8 bits of error data are generated by bit-shifting and inverting the data.
【００２５】（４）エラーデータのフィードバック
エラーデータ生成部２１，２２，２３により生成された
各々８ビットのエラーデータはマイコンインターフェー
ス２４により、シリアルデータに変換され、各フィール
ドに１回ずつモードコン６へ送られる。モードコン６で
は、電源オン時の基準データの設定等のイニシャライズ
処理が施され、入力されたシリアルデータがＤ／Ａコン
バータ７へシリアル出力される。Ｄ／Ａコンバータ７は
１フィールド毎に１回ずつＹ→ＣR →ＣB の順にアナロ
グのエラー電圧を生成する。アナログのエラー電圧はそ
れぞれＹ信号処理部２、ＣR 信号処理部３及びＣB 信号
処理部４へ送らる。Ｙ信号処理部２では、ローパスフィ
ルタ１３によりアナログのエラー電圧を平均化し、エラ
ー制御回路１４においてクランプ基準電圧ＶCLP と合成
する。したがって、クランプエラーが存在する場合に
は、クランプエラー電圧によりクランプ基準電圧ＶCLP
がシフトされる。ＣR 信号及びＣB 信号についても同様
である。(4) Feedback of error data The 8-bit error data generated by the error data generators 21, 22, and 23 are converted into serial data by the microcomputer interface 24, and once in each field, the mode converter 6 is used. Sent to. In the mode converter 6, initialization processing such as setting reference data when the power is turned on is performed, and the input serial data is serially output to the D / A converter 7. D / A converter 7 generates an error voltage of the analog in the order of Y → C R → C B once for each field. The analog error voltage is sent to the Y signal processing unit 2, the C R signal processing unit 3 and the C B signal processing unit 4, respectively. In the Y signal processing unit 2, the low-pass filter 13 averages the analog error voltage, and the error control circuit 14 synthesizes it with the clamp reference voltage V CLP . Therefore, when there is a clamp error, the clamp reference voltage V CLP depends on the clamp error voltage.
Is shifted. The same applies to the C R signal and the C B signal.
【００２６】以上説明したように、この映像信号クラン
プ装置では、Ｙ信号及び色差信号を１０ビット相当の高
精度でクランプすることができる。As described above, this video signal clamping device can clamp the Y signal and the color difference signal with high precision equivalent to 10 bits.
【００２７】なお、この映像信号クランプ装置では、原
理的にエラーはリアルタイムで伝達できず、原信号のエ
ラー電圧がフィードバックされるまでには数フィールド
期間を要するが、もともと高精度基準電圧発生回路８が
発生するクランプ基準電圧ＶCLP により高精度にクラン
プされているので、クランプエラーがあっても数フィー
ルド期間の遅れであれば視覚上全く問題はない。In this video signal clamp device, an error cannot be transmitted in real time in principle, and several field periods are required until the error voltage of the original signal is fed back. However, the high precision reference voltage generation circuit 8 is originally used. Since it is clamped with a high precision by the clamp reference voltage V CLP, which is generated, there is no visual problem even if there is a clamp error as long as it is delayed by several field periods.
【００２８】また、この映像信号クランプ装置では、元
の信号の１／４ＬＳＢの精度を持つエラーデータを生成
しているが、エラーデータは元の信号の量子化ステップ
より小さければよく、例えば１／２ＬＳＢの精度を持つ
ようにしてもよい。エラーデータの精度の設定は、図６
におけるサンプルライン数や１ライン当たりのサンプル
数を変化させることにより行うことができる。Further, in this video signal clamping device, error data having an accuracy of 1/4 LSB of the original signal is generated, but the error data may be smaller than the quantization step of the original signal, for example, 1 / The accuracy may be 2 LSB. The error data accuracy setting is shown in Fig. 6.
Can be performed by changing the number of sample lines and the number of samples per line.
【００２９】[0029]
【発明の効果】以上詳細に説明したように、本発明によ
れば、アナログコンポーネントビデオ信号を高精度にク
ランプすることができる。特に、従来困難であった色差
信号に対しても、ベクトルスコープ上の原点が玉割しな
くなる程度の高精度のクランプが行える。したがって、
本発明をアナログ入力端子を有するデジタルＶＴＲのア
ナログ入力回路に適用した場合に、記録するデジタル映
像信号、特に色差信号の品位の向上に多大の効果を奏す
る。As described in detail above, according to the present invention, an analog component video signal can be clamped with high precision. In particular, even with respect to a color difference signal, which has been difficult in the past, it is possible to perform clamping with high accuracy to the extent that the origin on the vectorscope does not cleave. Therefore,
When the present invention is applied to an analog input circuit of a digital VTR having an analog input terminal, it produces a great effect in improving the quality of a digital video signal to be recorded, particularly a color difference signal.
【図１】本発明を適用した映像信号クランプ装置の構成
を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a video signal clamp device to which the present invention is applied.
【図２】図１の高精度基準電圧発生回路の構成を示す回
路図である。FIG. 2 is a circuit diagram showing a configuration of a high precision reference voltage generating circuit of FIG.
【図３】Ｙ信号の量子化レベル及びクランプエラー割り
つけを示す図である。FIG. 3 is a diagram showing a quantization level and a clamp error allocation of a Y signal.
【図４】ＣR 信号及びＣB 信号の量子化レベル及びクラ
ンプエラー割りつけを示す図である。FIG. 4 is a diagram showing quantization levels and clamp error allocation of C R and C B signals.
【図５】インターフェース部内のエラー電圧を生成する
部分の構成を示すブロック図である。FIG. 5 is a block diagram showing a configuration of a portion that generates an error voltage in the interface unit.
【図６】エラーデータの生成領域を示す図である。FIG. 6 is a diagram showing a generation area of error data.
５…インターフェース部、８…高精度基準電圧発生回
路、１１…ペデスタルクランプ回路、１２…Ａ／Ｄコン
バータ、１４…エラー制御回路5 ... Interface part, 8 ... High precision reference voltage generating circuit, 11 ... Pedestal clamp circuit, 12 ... A / D converter, 14 ... Error control circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−201823（ＪＰ，Ａ) 特開 平４−310072（ＪＰ，Ａ) 特開 平４−299670（ＪＰ，Ａ) 特開 平４−271668（ＪＰ，Ａ) 特開 平６−133184（ＪＰ，Ａ) 特開 平６−334522（ＪＰ，Ａ) 特開 昭62−142497（ＪＰ，Ａ) 特開 平６−113170（ＪＰ，Ａ) 特開 昭63−61562（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/14 - 5/217 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-3-201823 (JP, A) JP-A-4-310072 (JP, A) JP-A-4-299670 (JP, A) JP-A-4- 271668 (JP, A) JP-A-6-133184 (JP, A) JP-A-6-334522 (JP, A) JP-A-62-142497 (JP, A) JP-A-6-113170 (JP, A) JP-A-63-61562 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04N 5/14-5/217
Claims (3)
定のクランプ電圧にクランプする第１の手段と、 （ｂ）前記第１の手段の出力をデジタルデータに変換す
る第２の手段と、 （ｃ）前記第２の手段の出力として得られたデジタルデ
ータをエラー制御領域内に制限して映像信号の１フィー
ルド期間に亘って積分し、映像信号の１フィールド毎
に、所定数のライン毎の所定数のサンプルのエラーを平
均することにより、前記デジタルデータの量子化ステッ
プ以下の精度を持つクランプエラー電圧を生成する第３
の手段と、 （ｄ）クランプ基準電圧を発生する第４の手段と、 （ｅ）第４の手段の出力に第３の手段の出力を合成し
て、前記所定のクランプ電圧を作成する第５の手段と、を備え、 入力されるアナログ映像信号はアナログコンポーネント
ビデオ信号であり、上記アナログコンポーネントビデオ
信号の輝度信号及び色差信号に対して、第１の手段、第
２の手段、第３の手段、及び第５の手段を個別に設け、
第４の手段は共通にした ことを特徴とする映像信号クラ
ンプ装置。1. A first means for clamping the pedestal of an analog video signal to a predetermined clamp voltage, and a second means for converting the output of the first means into digital data. c) the digital data obtained as the output of said second means
The video signal is limited to one within the error control area.
Field over 1 field of the video signal
Error for a given number of samples per given number of lines.
A third step of generating a clamp error voltage having an accuracy equal to or less than the quantization step of the digital data by averaging.
And (d) fourth means for generating a clamp reference voltage, and (e) an output of the fourth means for combining with the output of the third means to create the predetermined clamp voltage. and means of the analog video signal to be inputted analog component
Video signal, above analog component video
The first means and the first means for the luminance signal and the color difference signal of the signal
The second means, the third means, and the fifth means are individually provided,
The fourth means is common to the video signal clamping device.
り構成されている請求項１に記載の映像信号クランプ装
置。2. The video signal clamp device according to claim 1, wherein the fourth means is constituted by a shunt regulator.
オ信号の輝度信号及び色差信号それぞれに対して、ペデ
スタルを所定のクランプ電圧にクランプして得られるク
ランプ出力をデジタルデータに変換し、 前記デジタルデータをエラー制御領域内に制限して映像
信号の１フィールド期間に亘って積分し、映像信号の１
フィールド毎に、所定数のライン毎の所定数のサンプル
のエラーを平均することにより、前記デジタルデータの
量子化ステップ以下の精度を持つクランプエラー電圧を
生成し、クランプ基準電圧に前記クランプエラー電圧を合成して
前記所定のクランプ電圧を生成することにより、前記 ク
ランプエラー電圧を前記クランプ電圧にフィードバック
することを特徴とする映像信号クランプ方法。3. An input analog component bidet.
For each of the luminance signal and the color difference signal of the
The clamp is obtained by clamping the stall to a specified clamp voltage.
The lamp output is converted into digital data, and the digital data is limited within the error control area to display the image.
The signal is integrated over one field period,
A given number of samples per given number of lines per field
Error is averaged to generate a clamp error voltage having an accuracy equal to or less than the quantization step of the digital data, and the clamp reference voltage is combined with the clamp error voltage.
A method of clamping a video signal, wherein the clamp error voltage is fed back to the clamp voltage by generating the predetermined clamp voltage .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11566096A JP3487074B2 (en) | 1996-04-12 | 1996-04-12 | Video signal clamping apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11566096A JP3487074B2 (en) | 1996-04-12 | 1996-04-12 | Video signal clamping apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09284595A JPH09284595A (en) | 1997-10-31 |
| JP3487074B2 true JP3487074B2 (en) | 2004-01-13 |
Family
ID=14668156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11566096A Expired - Fee Related JP3487074B2 (en) | 1996-04-12 | 1996-04-12 | Video signal clamping apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487074B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030092582A (en) * | 2002-05-30 | 2003-12-06 | 삼성전자주식회사 | Apparatus of clamping chrominance signal stably in video decoder and method for controlling clamping level thereof |
| KR100571781B1 (en) * | 2002-08-13 | 2006-04-18 | 삼성전자주식회사 | Apparatus and method for ??? conversion in a digital video system |
| JP4574144B2 (en) | 2003-09-09 | 2010-11-04 | キヤノン株式会社 | DIGITAL CLAMP DEVICE, DIGITAL CLAMP METHOD, PROGRAM, AND STORAGE MEDIUM |
-
1996
- 1996-04-12 JP JP11566096A patent/JP3487074B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09284595A (en) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411330B1 (en) | Method and a circuit for detecting the presence of a television or other device on the output of a video digital to analog converter | |
| JP3277984B2 (en) | Video signal processing device | |
| US4095259A (en) | Video signal converting system having quantization noise reduction | |
| JP3487074B2 (en) | Video signal clamping apparatus and method | |
| US20060197872A1 (en) | Method for video signal process and method for signal processing apparatus calibration | |
| US5296929A (en) | Automatic correction apparatus for video signal of digital VTR | |
| US5008749A (en) | Method and apparatus for generating an auxiliary timing signal in the horizontal blanking interval of a video signal | |
| JPH01226284A (en) | Automatic gain control device | |
| US4750051A (en) | Color difference line sequential circuit in a magnetic recording system | |
| JP2572975B2 (en) | DC component regeneration circuit | |
| JPH07203485A (en) | A/d converter for video signal | |
| JP3006291B2 (en) | Analog / Digital Converter for Television Camera | |
| JP2568056Y2 (en) | Automatic gain control device for television signals. | |
| JPH04363974A (en) | Input circuit for a/d converter | |
| JP2549666Y2 (en) | White balance correction circuit for inset screen | |
| KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
| JPS59193619A (en) | Picture processing circuit | |
| JPH05236497A (en) | Video signal processing circuit | |
| JPH06276410A (en) | Level correction device | |
| JPS63318871A (en) | Black level correcting circuit for video signal | |
| JPH0946552A (en) | Video signal clamp system | |
| JPH11146231A (en) | Signal processor | |
| JPH10257519A (en) | Composite video signal processing unit | |
| JPH06113170A (en) | A/d conversion method for television signal and its device | |
| JPS6354886A (en) | Digitized picture signal recording and reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |