JP3484411B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP3484411B2
JP3484411B2 JP2000386278A JP2000386278A JP3484411B2 JP 3484411 B2 JP3484411 B2 JP 3484411B2 JP 2000386278 A JP2000386278 A JP 2000386278A JP 2000386278 A JP2000386278 A JP 2000386278A JP 3484411 B2 JP3484411 B2 JP 3484411B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
laser light
crystal semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000386278A
Other languages
Japanese (ja)
Other versions
JP2001237432A (en
Inventor
光文 小玉
美樹雄 金花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000386278A priority Critical patent/JP3484411B2/en
Publication of JP2001237432A publication Critical patent/JP2001237432A/en
Application granted granted Critical
Publication of JP3484411B2 publication Critical patent/JP3484411B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は非単結晶半導体薄膜
を用いた薄膜トランジスタ(以下にTFT ともいう)及び
その製造方法に関するものであり、特に液晶ディスプレ
ー,イメージセンサー等に適用可能な高速応答性を持つ
薄膜トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (hereinafter also referred to as a TFT) using a non-single-crystal semiconductor thin film and a manufacturing method thereof, and particularly to a high-speed response applicable to a liquid crystal display, an image sensor and the like. The present invention relates to a thin film transistor.

【0002】[0002]

【従来の技術】最近、化学的気相法等によって、作製さ
れた非単結晶半導体薄膜を利用した薄膜トランジスタが
注目されている。この薄膜トランジスタは、絶縁性基板
上に前述の如く化学的気相法等を用いて形成されるの
で、その作製雰囲気温度が最高で450 ℃程度と低温で形
成でき、安価なソーダガラス, ホウケイ酸ガラス等を基
板として用いることができる。
2. Description of the Related Art Recently, a thin film transistor using a non-single crystal semiconductor thin film produced by a chemical vapor deposition method or the like has been receiving attention. Since this thin film transistor is formed on the insulating substrate by the chemical vapor deposition method as described above, it can be formed at a low production ambient temperature of about 450 ° C., and is inexpensive soda glass or borosilicate glass. Etc. can be used as the substrate.

【0003】この薄膜トランジスタは電界効果型であ
り、いわゆるMOSFETと同様の機能を有しているが、前述
の如く安価な絶縁性基板上に低温で形成でき、さらにそ
の作製する最大面積は薄膜半導体を形成する装置の寸法
にのみ限定されるもので、容易に大面積基板上にトラン
ジスタを作製できるという利点を持っていた。このため
多量の画素を持つマトリクス構造の液晶ディスプレーの
スイッチング素子や一次元又は二次元のイメージセンサ
等のスイッチング素子として極めて有望である。
This thin film transistor is of the field effect type and has a function similar to that of a so-called MOSFET, but as described above, it can be formed on an inexpensive insulating substrate at a low temperature, and the maximum area to be formed is a thin film semiconductor. The size of the device to be formed is limited, and it has an advantage that a transistor can be easily formed on a large-area substrate. Therefore, it is extremely promising as a switching element for a liquid crystal display having a matrix structure having a large number of pixels and a switching element for a one-dimensional or two-dimensional image sensor.

【0004】また、この薄膜トランジスタを作製するに
はすでに確立された技術であるフォトリソグラフィーが
応用可能で、いわゆる微細加工が可能であり、IC等と同
様に集積化を図ることも可能であった。
Further, in order to manufacture this thin film transistor, photolithography, which is a well-established technique, can be applied, so-called microfabrication is possible, and it is possible to achieve integration like an IC or the like.

【0005】この従来より知られたTFT の代表的な構造
を図2に概略的に示す。(20)はガラスよりなる絶縁性
基板であり、(21)は非単結晶半導体よりなる薄膜半導
体、(22)、(23)はソースドレイン領域で、(24)、
(25)はソースドレイン電極、(26)はゲート絶縁膜で
(27)はゲート電極であります。このように構成された
薄膜トランジスタはゲート電極(27)に電圧を加えるこ
とにより、ソースドレイン(22)、(23)間に流れる電
流を調整するものであります。
A typical structure of this conventionally known TFT is schematically shown in FIG. (20) is an insulating substrate made of glass, (21) is a thin film semiconductor made of a non-single crystal semiconductor, (22) and (23) are source / drain regions, (24),
(25) is a source / drain electrode, (26) is a gate insulating film, and (27) is a gate electrode. The thin film transistor thus configured adjusts the current flowing between the source and drain (22) and (23) by applying a voltage to the gate electrode (27).

【0006】この時、この薄膜トランジスタの応答速度
は次式で与えられる。 S=μ・V/L2 ここでLはチャネル長,μはキャリアの移動度,Vはゲ
ート電圧。
At this time, the response speed of this thin film transistor is given by the following equation. S = μ · V / L 2 where L is the channel length, μ is the carrier mobility, and V is the gate voltage.

【0007】この薄膜トランジスタに用いられる非単結
晶半導体層は半導体層中に多量の結晶粒界等を含んでお
り、これらが原因で単結晶の半導体に比べてキャリアの
移動度が非常に小さく上式より判るようにトランジスタ
の応答速度が非常に遅いという問題が発生していた。特
にアモルファスシリコン半導体を用いた時その移動度は
だいたい0.1 〜1 (cm2/V・Sec )程度で、ほとんどTF
T として動作しない程度のものであった。
The non-single-crystal semiconductor layer used in this thin film transistor contains a large amount of crystal grain boundaries in the semiconductor layer, and due to these, the mobility of carriers is very small as compared with a single crystal semiconductor, and the above formula As can be seen, there was a problem that the response speed of the transistor was very slow. Especially when amorphous silicon semiconductor is used, its mobility is about 0.1 to 1 (cm 2 / V · Sec), which is almost TF.
It didn't work as T.

【0008】このような問題を解決するには上式より明
らかなようにチャネル長を短くすることと、キャリアの
移動度を大きくすることが知られ、種々の改良が行われ
ている。
In order to solve such a problem, it is known that the channel length is shortened and the carrier mobility is increased as is clear from the above equation, and various improvements have been made.

【0009】特にチャネル長Lを短くすると、その2乗
で応答速度に影響するので非常に有効な手段である。
しかしながらTFT の特徴である大面積基板上に素子を形
成する場合、フォトリソグラフィー技術を用いて、ソー
スドレイン間の間隔(だいたいのチャネル長に対応す
る)を10μm 以下にすることは、その加工精度,歩留ま
り,生産コスト等の面から明らかに困難であり、TFT の
チャネル長を短くする手段として、フォトリソグラフィ
ー技術を使用しない手段が求められている。その一つの
答えとして、図3に示すように縦チャネル構造のTFT が
提案されている。これは基板上にソース(30)活性領域
(31)ドレイン(32)よりなる非単結晶半導体層を積層
したのち、ゲート絶縁膜(33)を形成しその上にゲート
電極(34)を有するものである。
In particular, when the channel length L is shortened, the square of the channel length affects the response speed, which is a very effective means.
However, when forming a device on a large-area substrate, which is a feature of TFT, it is important to set the distance between the source and drain (corresponding to the approximate channel length) to 10 μm or less by using photolithography technology. It is obviously difficult in terms of yield and production cost, and there is a need for a method that does not use photolithography technology as a means of shortening the TFT channel length. As one answer, a TFT with a vertical channel structure as shown in Fig. 3 has been proposed. This is one in which a non-single-crystal semiconductor layer consisting of a source (30) active region (31) and a drain (32) is laminated on a substrate, then a gate insulating film (33) is formed and a gate electrode (34) is formed thereon. Is.

【0010】この構造の場合、そのチャネル長はほぼ活
性領域(31)の厚みに対応し、活性領域の厚みを調節す
ることにより容易にチャネル長を可変できるものであっ
た。
In the case of this structure, the channel length substantially corresponds to the thickness of the active region (31), and the channel length can be easily changed by adjusting the thickness of the active region.

【0011】しかしながら、この構造のTFTは非単結晶
半導体層を複数層積層するので、ソースドレイン間の電
流が流れる方向に多数の界面を有していることになり、
良好なTFT 特性が得られない。また、電流の流れる方向
の断面積が大きいのでオフ電流が増大するという問題が
発生し、縦型TFTは本質的な問題解決とはなっていな
い。
However, since the TFT of this structure is formed by laminating a plurality of non-single-crystal semiconductor layers, it has a large number of interfaces in the direction of current flow between the source and drain,
Good TFT characteristics cannot be obtained. In addition, since the cross-sectional area in the direction of current flow is large, there is a problem that the off current increases, and the vertical TFT is not an essential solution to the problem.

【0012】一方、移動度を向上させることは、従来よ
り種々の方法によって行われていた。代表的には、非単
結晶半導体をアニールして、単結晶化又は多結晶のグレ
インサイズを大きくすることが行われていた。
On the other hand, improving the mobility has been conventionally performed by various methods. Typically, a non-single crystal semiconductor is annealed to increase the grain size of single crystal or polycrystal.

【0013】これら従来例では、高温下でアニールする
ために、高価な耐熱性基板を使用しなければならなかっ
たり、基板上全面の半導体層を単結晶化又は多結晶化す
るため、処理時間が長くなるという問題が発生してい
た。
In these conventional examples, an expensive heat-resistant substrate must be used for annealing at a high temperature, or the semiconductor layer on the entire surface of the substrate is monocrystallized or polycrystallized. There was a problem of becoming long.

【0014】[0014]

【発明が解決しようとする課題】本発明は、前述の如き
問題を解決するものであり、従来より知られたTFT に比
べて、高速で動作するTFTを複雑な工程がなく、再現性
よく作製する方法を提供することをその目的とするもの
であります。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned problems, and produces a TFT that operates at a high speed with high reproducibility compared with a conventionally known TFT, without complicated steps. Its purpose is to provide a method of doing so.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、基板上に薄膜トランジスタ素子を整列して
複数個形成する場合において、レーザーを照射すること
により、N又はP型の導電型を有する低抵抗の非単結晶
半導体を切断し、ソース、ドレイン領域を作製する工程
と、選択的にレーザー光を照射して、前記高抵抗の非単
結晶半導体層の、レーザー光が照射された部分の結晶化
を助長せしめ、その部分が複数個の薄膜トランジスタの
チャネル部になるように作製することを特徴とする。
In order to achieve the above object, the present invention provides an N or P type conductivity type by irradiating a laser when a plurality of thin film transistor elements are aligned and formed on a substrate. A step of cutting a low-resistance non-single-crystal semiconductor having a source and a drain region, and selectively irradiating laser light to the high-resistance non-single-crystal semiconductor layer It is characterized in that the crystallization of a portion is promoted and that portion is formed so as to serve as a channel portion of a plurality of thin film transistors.

【0016】本発明では、レーザー光を用いて低抵抗の
非単結晶半導体を切断し、ソース、ドレイン領域を作製
するために、レーザー光を絞るための光学系を用いるこ
とにより、ソース、ドレイン領域の間隔(ほぼチャネル
長に相当する。)を数μm程度にすることが可能であ
り、従来のフォトリソグラフィー法では困難であったチ
ャネル長の短縮を可能にすることができる。
In the present invention, the source and drain regions are formed by cutting the low-resistance non-single-crystal semiconductor with laser light and using an optical system for focusing the laser light to form the source and drain regions. Can be set to about several μm (approximately equivalent to the channel length), and the channel length can be shortened, which was difficult with the conventional photolithography method.

【0017】また、レーザー光照射により高抵抗の非単
結晶半導体層の結晶化を助長するため、TFTのキャリア
移動度を増大させ、前に述べた応答速度を増大せしめ、
その結果従来適用できなかった液晶ディスプレー、イメ
ージセンサー等に非単結晶半導体を用いた薄膜トランジ
スタ素子を適用可能ならしめるものである。
Further, by irradiating the laser beam to promote crystallization of the high resistance non-single-crystal semiconductor layer, the carrier mobility of the TFT is increased and the response speed described above is increased.
As a result, it is possible to apply a thin film transistor element using a non-single crystal semiconductor to a liquid crystal display, an image sensor and the like which could not be applied conventionally.

【0018】さらに本発明においては、基板上の整列し
た複数の部分に直線状或いはドット状にレーザー光を照
射するため、従来の方法に比較して、直線状に照射する
場合には直線部分の結晶化の促進或いは非単結晶半導体
の切断を同時に行うことができ、非単結晶半導体薄膜の
複数の部分の結晶化、非単結晶半導体の切断を短時間で
行うことができる。またドット状に照射する場合におい
ても1ヶ所に照射した後の基板の移動のためのプログラ
ムが、整列した部分への照射のために簡単であるうえ、
工程上も、非単結晶半導体薄膜の複数の部分の結晶化、
非単結晶半導体の切断を短時間で行うことができる。
Further, in the present invention, since a plurality of aligned portions on the substrate are irradiated with the laser beam in a straight line or in a dot shape, in the case of linear irradiation, a straight line portion is irradiated as compared with the conventional method. The crystallization can be promoted or the non-single-crystal semiconductor can be cut at the same time, and a plurality of portions of the non-single-crystal semiconductor thin film can be crystallized and the non-single-crystal semiconductor can be cut in a short time. In addition, when irradiating in a dot shape, the program for moving the substrate after irradiating in one place is simple for irradiating the aligned portions, and
Even in the process, crystallization of multiple parts of the non-single crystal semiconductor thin film,
The non-single-crystal semiconductor can be cut in a short time.

【0019】さらに本発明においては、エッチングの際
も、レーザー光を照射した部分は照射しない部分に比較
してエッチングしにくいため、エッチング時の歩留りが
上昇し、コストダウンにもなり得る。
Further, in the present invention, the portion irradiated with the laser beam is less likely to be etched than the unirradiated portion even during etching, so that the yield at the time of etching may be increased and the cost may be reduced.

【0020】特に作製しようとする薄膜トランジスタが
コプレナー型、逆スタガード型の場合には、低抵抗の非
単結晶半導体薄膜を切断する工程と、高抵抗の非単結晶
半導体薄膜の結晶化を同時に行うことができ、特に工程
に要する時間を短縮することができる。
Particularly when the thin film transistor to be manufactured is a coplanar type or an inverted staggered type, the step of cutting the low resistance non-single crystal semiconductor thin film and the crystallization of the high resistance non-single crystal semiconductor thin film are performed simultaneously. It is possible to shorten the time required for the process.

【0021】さらに、例えばスタガード型の薄膜トラン
ジスタを作製する場合には、真空装置内においてN型の
非単結晶半導体膜を作製した後、その真空装置内に基板
をセットした状態で真空装置内にレーザー光を導いてN
型の半導体薄膜を切断してソース、ドレイン領域を作製
し、その状態で高抵抗の(I型)非単結晶半導体薄膜を
成膜して、再びレーザー光を照射することによりI型の
半導体層を結晶化し、その後絶縁膜を作製することがで
きる。つまり、N型の半導体層の作製から絶縁膜の作製
まで基板に手を触れることなく行うことができる。従っ
て確実にN型の半導体層の切断した部分とI型の半導体
層の結晶化する部分とが一致する、つまりチャネル領域
のみ結晶化することができる。さらに、I型の半導体薄
膜を作製しながらレーザー光を照射して結晶化の進んだ
半導体薄膜を作製した場合には、薄膜作製、結晶化と2
回にわけて行われていた工程を1回の工程で行うことが
でき、工程に要する時間の短縮が実現できる。そのう
え、前に述べた複数の箇所の結晶化或いは切断と組み合
わせれば、さらに工程時間の短縮が実現できる。以下に
実施例により本発明を詳しく説明する。
Further, for example, in the case of manufacturing a staggered thin film transistor, after manufacturing an N-type non-single crystal semiconductor film in a vacuum device, a laser is set in the vacuum device with the substrate set therein. Guide the light N
Type semiconductor thin film is cut to form source and drain regions, a high resistance (I type) non-single-crystal semiconductor thin film is formed in that state, and laser light is irradiated again to form an I type semiconductor layer. Can be crystallized, and then an insulating film can be formed. That is, it is possible to perform the process from the N-type semiconductor layer production to the insulating film production without touching the substrate. Therefore, the cut portion of the N-type semiconductor layer and the crystallized portion of the I-type semiconductor layer are sure to coincide with each other, that is, only the channel region can be crystallized. Further, when a semiconductor thin film with advanced crystallization is produced by irradiating laser light while forming an I-type semiconductor thin film, thin film production, crystallization and
The steps that have been performed separately can be performed in one step, and the time required for the steps can be shortened. In addition, if combined with the crystallization or cutting at a plurality of points described above, the process time can be further shortened. The present invention will be described in detail below with reference to examples.

【0022】[0022]

【発明の実施の形態】DETAILED DESCRIPTION OF THE INVENTION

【0023】[0023]

【実施例】『実施例1』本実施例においては、液晶ディ
スプレイに用いるためのコプレナー型の薄膜トランジス
タの作製について示す。本実施例に対応する薄膜トラン
ジスタの概略的な作製工程を図1(a)〜(g)に示
す。
EXAMPLES Example 1 In this example, production of a coplanar type thin film transistor for use in a liquid crystal display will be described. Schematic manufacturing steps of a thin film transistor corresponding to this example are shown in FIGS.

【0024】まず、基板(11)として、透明導電膜とし
てパターニングされたITO電極(画素電極)(18)を
有する300mm×300mmのソーダガラスを用い、この基板
(11)上に公知のプラズマCVD法にて高抵抗半導体層
としてI型の非単結晶珪素膜(13)を形成する。この時
の作製条件は以下の通りであった。 基板温度 250℃ 反応圧力 0.05Torr Rfパワー(13.56MHz) 150W 使用ガス SiH4 膜厚 6000Å
First, as the substrate (11), a 300 mm × 300 mm soda glass having an ITO electrode (pixel electrode) (18) patterned as a transparent conductive film is used, and a known plasma CVD method is used on the substrate (11). The I-type non-single crystal silicon film (13) is formed as a high resistance semiconductor layer. The manufacturing conditions at this time were as follows. Substrate temperature 250 ℃ Reaction pressure 0.05Torr Rf Power (13.56MHz) 150W Working gas SiH 4 film thickness 6000Å

【0025】そして同様にプラズマCVD法により低抵
抗非単結晶半導体としてN型の導電型を有する非単結晶
珪素膜(12)を形成する。(図1(a))この非単結晶
珪素膜(12)の作製条件は非単結晶珪素膜(13)の時と
ほぼ同じであるが、使用ガスがSiH4+PH3で膜厚は2000
Åとした。
Similarly, a non-single crystal silicon film (12) having N-type conductivity is formed as a low resistance non-single crystal semiconductor by plasma CVD. (FIG. 1 (a)) The conditions for manufacturing the non-single crystal silicon film (12) are almost the same as those for the non-single crystal silicon film (13), but the gas used is SiH 4 + PH 3 and the film thickness is 2000.
Å

【0026】このN型の非単結晶珪素膜(12)は、その
形成時にH2ガスを多量に導入し、Rfパワーを高くし
て、微結晶化して電気抵抗を下げたものを使用しても良
い。次に、公知のフォトリソグラフィー技術を用いて、
この非単結晶珪素膜(12)、(13)をソース、ドレイン
領域の所定の外形パターンにマスキングを行い、CF 4
スを用いてドライエッチングを行い、図1(b)の状態
を得た。
This N-type non-single crystal silicon film (12) is
H when formed2Introduce a large amount of gas to increase the Rf power
Therefore, it is possible to use one that has been microcrystallized to reduce the electrical resistance.
Yes. Next, using a known photolithography technique,
This non-single crystal silicon film (12), (13)
Mask the specified external pattern of the area and use CF FourMoth
Dry etching is performed using
Got

【0027】次に、公知のスパッタリング法を用いてモ
リブデン薄膜を成膜し、エッチングしてソース、ドレイ
ン電極(50)、(51)を作製した。(図1(c))
Next, a molybdenum thin film was formed by a known sputtering method and etched to form source and drain electrodes (50) and (51). (Fig. 1 (c))

【0028】次に、この非単結晶珪素膜(12)に対し、
長さ300mm巾2.5μmの細長い長方形の照射断面となるよ
うに、光学系によって集光された波長248.7nmのエキシ
マレーザー光(15)を図1(d)に示す様に照射し、非
単結晶珪素膜(12)を切断し、続けて高抵抗の非単結晶
珪素膜(13)のレーザー光を照射した部分の結晶度を増
大せしめた。ここで注意しなければいけないことは、非
単結晶珪素膜(13)を切断しないようにレーザー光のエ
ネルギーを調節することである。
Next, with respect to the non-single crystal silicon film (12),
Irradiation of excimer laser light (15) with a wavelength of 248.7 nm focused by an optical system as shown in Fig. 1 (d) to form an elongated rectangular irradiation cross section with a length of 300 mm and a width of 2.5 µm, and non-single crystal. The silicon film (12) was cut, and subsequently the crystallinity of the portion of the high resistance non-single crystal silicon film (13) irradiated with laser light was increased. What must be noted here is to adjust the energy of the laser light so as not to cut the non-single crystal silicon film (13).

【0029】普通、レーザー光は中心部が強く、端のほ
うは弱くなっていて、強度において、ガウス分布を呈す
る。従って、この光の状態のまま照射すると光の中心部
のみ結晶化が進んでしまうので、本実施例においては、
光学系を用いて、光の強度を均一にして照射を行った。
Usually, the laser light is strong at the center and weaker at the edges, and exhibits a Gaussian distribution in intensity. Therefore, if irradiation is performed in this light state as it is, crystallization proceeds only in the central portion of the light.
Irradiation was performed by using an optical system to make the light intensity uniform.

【0030】そして図1(e)の状態を得た。ただし、
図1(e)においては直線状にレーザー光を照射して、
結晶度の増大した部分のみを示す。本実施例においての
レーザー光の照射条件は最初パワー密度1J/cm2、パル
ス巾15μsecで、3パルス照射し、続けてパワー密度0.3
J/cm2、パルス巾12μsecで、2パルス照射した。
Then, the state of FIG. 1 (e) was obtained. However,
In FIG. 1 (e), laser light is radiated linearly,
Only the portion of increased crystallinity is shown. In the present embodiment, the laser light irradiation conditions are as follows: power density is 1 J / cm 2 , pulse width is 15 μsec, and 3 pulses are irradiated, and then power density is 0.3.
Two pulses were irradiated with J / cm 2 and a pulse width of 12 μsec.

【0031】本実施例の場合、最初の3パルスは低抵抗
の非単結晶珪素膜を切断するために、後の2パルスは高
抵抗の非単結晶珪素膜を結晶化させるために照射した。
この照射回数及びレーザーの条件は被加工物によって異
なり本実施例の場合は予備実験を行って前述の条件を出
してその条件を用いた。
In the case of this embodiment, the first three pulses were used for cutting the low resistance non-single crystal silicon film, and the latter two pulses were used for crystallizing the high resistance non-single crystal silicon film.
The number of times of irradiation and the conditions of the laser differ depending on the object to be processed, and in the case of this example, a preliminary experiment was conducted to obtain the above-mentioned conditions and used the conditions.

【0032】次に、プラズマCVD法で窒化珪素膜を10
0Å形成し、パターニングを行いゲイト絶縁膜(16)と
した。
Next, a silicon nitride film is formed by plasma CVD to a thickness of 10 nm.
It was formed as 0Å and patterned to form a gate insulating film (16).

【0033】そして、公知のスパッタリング法にて、モ
リブデン膜を成膜し、パターニングを行い、ゲイト電極
(17)を形成し、図1(f)に示すような、薄膜トラン
ジスタ(10)を整列して配置した基板を完成させた。
(図1(g))
Then, a molybdenum film is formed and patterned by a known sputtering method to form a gate electrode (17), and a thin film transistor (10) as shown in FIG. 1 (f) is aligned. The arranged substrate is completed.
(Fig. 1 (g))

【0034】そして絶縁膜を形成した後、配向膜塗布工
程、スペーサー散布工程、貼り合わせ工程、液晶注入工
程を通過して、液晶セルが完成した。
After forming the insulating film, the liquid crystal cell was completed by passing through an alignment film coating process, a spacer spraying process, a bonding process and a liquid crystal injecting process.

【0035】以上のようにして、光学系を用いて断面を
直線状にしたレーザー光を用いて、複数の薄膜トランジ
スタに対応する低抵抗の非単結晶珪素膜の切断を同時に
行うことができ、さらに複数の薄膜トランジスタに対応
する高抵抗の非単結晶珪素膜の結晶化の促進を同時に行
うことができる。そのうえ前記2つの工程の、切断、結
晶化を続けて行うことができるため、ソース、ドレイン
領域間つまりチャネル部のみ結晶化を行うことができ、
リーク電流を非常に少なく押さえることができ、さら
に、液晶ディスプレイに用いるような大型の基板に複数
のTFTを整列して作製する場合に特に短時間で加工がで
き、有効である。
As described above, it is possible to simultaneously cut a low-resistance non-single-crystal silicon film corresponding to a plurality of thin film transistors by using a laser beam having a linear cross section by using an optical system. Crystallization of a high-resistance non-single-crystal silicon film corresponding to a plurality of thin film transistors can be promoted at the same time. In addition, since the cutting and crystallization of the above two steps can be continuously performed, it is possible to perform crystallization only between the source and drain regions, that is, the channel portion.
The leak current can be suppressed to a very low level, and it is particularly effective because it can be processed in a short time when a plurality of TFTs are aligned on a large substrate used for a liquid crystal display.

【0036】『実施例2』本実施例においては、実施例
1と同様に本発明を液晶ディスプレイの作製時に用いた
場合について示す。ただし、スタガード型の薄膜トラン
ジスタを作製する場合について述べる。
[Embodiment 2] In this embodiment, the case where the present invention is used in the production of a liquid crystal display as in Embodiment 1 will be described. However, the case of manufacturing a staggered thin film transistor will be described.

【0037】まず、実施例1で用いたものと同じ基板上
に、実施例1と同様な方法でモリブデン膜を形成し、パ
ターニングを行ってソース、ドレイン電極とする。
First, a molybdenum film is formed on the same substrate as that used in Example 1 by the same method as in Example 1 and patterned to form source and drain electrodes.

【0038】次に、実施例1と同様な方法でN型の導電
性を有する非単結晶半導体薄膜を形成する。
Next, a non-single-crystal semiconductor thin film having N-type conductivity is formed by the same method as in Example 1.

【0039】そして、N型の半導体薄膜を作製した真空
装置内にレーザー光を導き、N型の半導体薄膜を切断す
る。
Then, a laser beam is introduced into the vacuum device in which the N-type semiconductor thin film is produced, and the N-type semiconductor thin film is cut.

【0040】そして、N型の半導体薄膜を切断後、その
状態で、実施例1と同様な方法で高抵抗の(I型)非単
結晶半導体層を成膜し、再びレーザー光を照射してI型
の非単結晶半導体層を結晶化する。
Then, after cutting the N-type semiconductor thin film, a high-resistance (I-type) non-single-crystal semiconductor layer was formed in the same manner as in Example 1 and irradiated with laser light again. The I-type non-single-crystal semiconductor layer is crystallized.

【0041】本実施例においては、巾5μm長さ2.5μ
mの長方形の照射断面となるように光学系によって集光
された波長1.06μmのYAGレーザー光を図4に示す様
に点状に照射し、一箇所の照射ごとに基板をX、或いは
Y方向に一定の長さだけ動かして次の箇所の照射を行っ
た。
In this embodiment, the width is 5 μm and the length is 2.5 μ.
A YAG laser beam with a wavelength of 1.06 μm focused by an optical system so as to form a rectangular irradiation cross section of m is irradiated pointwise as shown in FIG. 4, and the substrate is irradiated in the X or Y direction at each irradiation. It was moved for a certain length to irradiate the next part.

【0042】この時のレーザー光の照射条件はパワー密
度1J/cm2、繰り返し周波数10kHzで1.5秒間照射し
た後、パワー密度0.5J/cm2、繰り返し周波数10kHz
で0.5秒間照射した。この場合、最初の1.5秒間はN型の
半導体層の切断のため、後の0.5秒間はI型の半導体層
の結晶化のために照射した。
The irradiation conditions of the laser beam at this time are as follows: irradiation with a power density of 1 J / cm 2 and a repetition frequency of 10 kHz for 1.5 seconds, and then a power density of 0.5 J / cm 2 and a repetition frequency of 10 kHz.
For 0.5 seconds. In this case, irradiation was performed for cutting the N-type semiconductor layer for the first 1.5 seconds, and for crystallizing the I-type semiconductor layer for the second 0.5 seconds.

【0043】この照射回数及びレーザーの条件は被加工
物によって異なり、本実施例の場合は予備実験を行って
前述の条件を出してその条件を用いた。
The number of times of irradiation and the conditions of the laser differ depending on the object to be processed, and in the case of this example, a preliminary experiment was conducted to obtain the above-mentioned conditions and the conditions were used.

【0044】本実施例においても実施例1と同様に、レ
ーザー光を均一にするために光学系を用いた。
Also in this example, as in Example 1, an optical system was used to make the laser light uniform.

【0045】そして、レーザー光照射後、同一の真空装
置内で窒化珪素膜を100Å成膜し、ゲート絶縁膜とし
た。
After the laser irradiation, a silicon nitride film having a thickness of 100 Å was formed in the same vacuum device as a gate insulating film.

【0046】そして、公知のフォトリソグラフィー技術
を用いて、N型、I型の半導体層、さらにゲート絶縁膜
をパターニングした。
Then, the N-type and I-type semiconductor layers and the gate insulating film were patterned by using a known photolithography technique.

【0047】その後、モリブデン膜を作製、パターニン
グしてゲート電極として、薄膜トランジスタが完成し
た。
After that, a molybdenum film was formed and patterned to complete a thin film transistor as a gate electrode.

【0048】そして、絶縁膜を成膜した後、液晶配向膜
塗布工程、スペーサー散布工程、貼り合わせ工程、液晶
注入工程を経由して液晶セルが完成した。
After forming the insulating film, a liquid crystal cell was completed through a liquid crystal alignment film coating process, a spacer spraying process, a bonding process and a liquid crystal injecting process.

【0049】このようにして、整列して形成される複数
個の薄膜トランジスタの、非単結晶珪素膜のチャネル部
に相当する部分のみにレーザー光を照射し、結晶化を促
進することによって、応答速度の大きい薄膜トランジス
タを作製することができ、そのうえ、レーザー光を部分
的に照射するため、従来のように全面に照射する方法に
比較して、短時間での結晶化が可能である。
As described above, by irradiating only a portion corresponding to the channel portion of the non-single-crystal silicon film of the plurality of thin film transistors formed in alignment with the laser light to promote crystallization, the response speed is increased. It is possible to manufacture a thin film transistor having a large size, and since the laser light is partially irradiated, crystallization can be performed in a short time as compared with the conventional method of irradiating the entire surface.

【0050】本実施例においては、実施例1以上に必要
な部分のみの照射であるため、非単結晶珪素膜のエッチ
ングの際、かりに微妙に残渣が残ってしまった場合でも
不必要な部分は結晶化が進んでいないので、リーク電流
を少なくすることができる。
In the present embodiment, since the irradiation is performed only on the portions necessary for the first and above embodiments, unnecessary portions are left unetched even if a slight residue remains when the non-single crystal silicon film is etched. Since crystallization has not progressed, the leak current can be reduced.

【0051】さらに、N型半導体層作製から絶縁膜作製
までの工程を同一の真空装置内で、基板を1度も動かさ
ずに行ったので、N型半導体の切断した部分とI型半導
体の結晶化した部分とが一致し、余分なリーク電流を削
減することができたうえに、工程に要する時間も短縮で
きる。
Further, since the steps from the N-type semiconductor layer production to the insulating film production were performed in the same vacuum apparatus without moving the substrate even once, the cut portion of the N-type semiconductor and the crystal of the I-type semiconductor were performed. In addition to being able to reduce the excess leak current, the time required for the process can be shortened.

【0052】そのうえレーザー光照射を真空装置内で行
ったため、レーザー光照射によりN型半導体が気化した
結果生ずるガスをすばやく真空ポンプで引いてしまうた
め、一度気化したガスが再び基板表面に吸着されること
がなく、切断面が非常に清浄な状態になる結果、薄膜ト
ランジスタの性能が非常に安定したものとなった。
In addition, since the laser light irradiation is performed in a vacuum apparatus, the gas generated as a result of vaporization of the N-type semiconductor by the laser light irradiation is quickly drawn by a vacuum pump, so that the vaporized gas is adsorbed again on the substrate surface. As a result, the cut surface became very clean, and as a result, the performance of the thin film transistor became very stable.

【0053】本実施例は、スタガード型の薄膜トランジ
スタんの作製に関するものであったが、例えば逆スタガ
ード型の場合工程としては、ゲート電極作製→ゲート絶
縁膜作製→I型半導体層作製→結晶化→N型半導体層作
製→電極薄膜作製→N型半導体層電極切断の順になる
が、このうちゲート絶縁膜作製からN型半導体層作製ま
で基板を動かさずに行なえるので、やはりN型半導体層
の切断部分とI型半導体層の結晶化部分が一致して前に
述べた効果が得られるものである。さらに他の型の薄膜
トランジスタ作製の際も同様な効果が得られる。
This example relates to the production of a staggered type thin film transistor. For example, in the case of the inverted staggered type, the steps are: gate electrode production → gate insulating film production → I-type semiconductor layer production → crystallization → N-type semiconductor layer production → electrode thin film production → N-type semiconductor layer electrode cutting are performed in this order. However, since it is possible to perform the steps from gate insulating film production to N-type semiconductor layer production without moving the substrate, cutting of N-type semiconductor layer is also required. The part and the crystallized part of the I-type semiconductor layer coincide with each other, and the effect described above is obtained. Further, similar effects can be obtained when manufacturing other types of thin film transistors.

【0054】『実施例3』本実施例においては、本発明
をイメージセンサーの作製時に用いた場合について示
す。
[Embodiment 3] In this embodiment, the case where the present invention is used in the production of an image sensor will be described.

【0055】まず、ガラス基板上に、実施例1と同様な
方法で、モリブデン膜を形成した後、N型の導電型を有
する非単結晶珪素膜を形成する。
First, a molybdenum film is formed on a glass substrate in the same manner as in Example 1, and then a non-single-crystal silicon film having N-type conductivity is formed.

【0056】次に、公知のフォトリソグラフィー技術を
用いて、実施例1と同様に非単結晶珪素膜を所定の外形
パターンにマスキングを行い、CF4ガスを用いてドライ
エッチングを行う。
Next, a known photolithography technique is used to mask the non-single-crystal silicon film into a predetermined outer shape pattern in the same manner as in Example 1, and dry etching is performed using CF 4 gas.

【0057】次に、この非単結晶珪素膜に対し、巾5μ
m長さ230mm(基板の長さに対応する。)のほぼ直線状
の照射断面となるように光学系によって集光された波長
248.7nmのエキシマレーザー光を照射して、光を照射し
た部分の非単結晶珪素膜を切断して、ソース、ドレイン
領域を作製する。
Next, a width of 5 μm is applied to this non-single-crystal silicon film.
m wavelength of 230 mm (corresponding to the length of the substrate)
Irradiation with 248.7 nm excimer laser light is performed to cut off the non-single-crystal silicon film in the light-irradiated portion to form source and drain regions.

【0058】次に、実施例1と同様に高抵抗半導体層と
してI型の非単結晶珪素膜を形成する。
Next, as in the first embodiment, an I-type non-single crystal silicon film is formed as a high resistance semiconductor layer.

【0059】再び巾5μm長さ230mm(基板の長さに対
応する。)のほぼ直線状の照射断面となるように光学系
によって集光された波長248.7nmのエキシマレーザー光
を照射して、I型の非単結晶珪素膜を結晶化した。
The excimer laser beam having a wavelength of 248.7 nm focused by the optical system is irradiated again so as to form a substantially linear irradiation cross section having a width of 5 μm and a length of 230 mm (corresponding to the length of the substrate), and I The type non-single-crystal silicon film was crystallized.

【0060】ここまでのレーザー光の照射条件はパワー
密度1J/cm2、パルス巾15μsecで3パルス照射した
後、パワー密度0.5J/cm2、パルス巾10μsecで2パルス
照射した。最初の3パルスはN型の非単結晶珪素膜を切
断する際に用い、後の2パルスはI型の非単結晶珪素膜
を切断する際の用いた。
The irradiation conditions of the laser light so far were such that three pulses were irradiated with a power density of 1 J / cm 2 and a pulse width of 15 μsec, and then two pulses were irradiated with a power density of 0.5 J / cm 2 and a pulse width of 10 μsec. The first three pulses were used for cutting the N-type non-single-crystal silicon film, and the latter two pulses were used for cutting the I-type non-single-crystal silicon film.

【0061】この照射回数及びレーザーの条件は被加工
物によって異なり、本実施例の場合は予備実験を行って
前述の条件を出してその条件を用いた。
The number of times of irradiation and the conditions of the laser differ depending on the object to be processed, and in the case of the present embodiment, the above-mentioned conditions were obtained by performing a preliminary experiment and used.

【0062】本実施例においても実施例1と同様に、レ
ーザー光が均一になるように光学系を用いている。
Also in this embodiment, as in the first embodiment, an optical system is used so that the laser light becomes uniform.

【0063】次に、このI型の珪素膜上にプラズマCV
D法で窒化珪素膜を100Å形成し、ゲイト絶縁膜とし
た。
Next, plasma CV is formed on the I-type silicon film.
A silicon nitride film having a thickness of 100 Å was formed by the D method to form a gate insulating film.

【0064】これらを所定のパターンにパターニング
後、公知のスパッタリング法にて、モリブデン膜を蒸着
し、パターニングを行い、ゲイト電極を形成し、その後
絶縁膜を作製して薄膜トランジスタを完成させた。
After patterning these into a predetermined pattern, a molybdenum film was deposited and patterned by a known sputtering method to form a gate electrode, and then an insulating film was formed to complete a thin film transistor.

【0065】このようにして、一直線上に整列して形成
される複数個の薄膜トランジスタを作製する際に、断面
がほぼ直線状のレーザー光を用いたため半導体層の切
断、結晶化を1回の工程で行うことができた。
In this way, when a plurality of thin film transistors formed in a straight line are manufactured, a semiconductor layer is cut and crystallized in one step because a laser beam having a substantially linear cross section is used. Could be done in.

【0066】[0066]

【発明の効果】レーザー光を用いて複数の部分を同時に
加工することにより、整列して形成される薄膜トランジ
スタのチャネル長の短縮とチャネル部の結晶度の増大を
短時間で行うことができた。これにより、従来ではキャ
リアの移動度が小さいためにディスプレー装置、イメー
ジセンサー等のスイッチング素子として使用できなかっ
た非単結晶半導体を用いた薄膜トランジスタを使用する
ことが可能になった。
By simultaneously processing a plurality of portions using laser light, it is possible to shorten the channel length and increase the crystallinity of the channel portions of thin film transistors formed in alignment. As a result, it has become possible to use a thin film transistor using a non-single-crystal semiconductor, which has been conventionally unusable as a switching element of a display device, an image sensor or the like because of its low carrier mobility.

【0067】また、チャネル部の結晶度を増大させるた
めにレーザー加工技術を用いたので、大面積化されても
加工精度上の問題はなく、良好な特性を有する薄膜トラ
ンジスタを大面積基板上に多数形成することが非常に容
易になった。
Since the laser processing technique is used to increase the crystallinity of the channel portion, there is no problem in processing accuracy even if the area is increased, and a large number of thin film transistors having good characteristics are provided on a large area substrate. Very easy to form.

【0068】さらには、レーザー加工を直線状、ドット
状などの必要な部分にのみ行っているので、エッチング
時の歩留りが上昇し、さらにリーク電流を低減すること
ができた。
Furthermore, since the laser processing is performed only on the necessary portions such as the linear shape and the dot shape, the yield at the time of etching is increased and the leak current can be further reduced.

【0069】そのうえ、真空装置内にレーザー光を導い
て本発明の構成を用いれば、さらに工程時間を短縮する
ことができ、そのうえ、切断部と結晶化の部分が一致し
てリーク電流をさらに減らすことができる。
Moreover, if the laser light is guided into the vacuum apparatus and the structure of the present invention is used, the process time can be further shortened, and further, the cut portion and the crystallized portion coincide with each other to further reduce the leak current. be able to.

【0070】なお、本明細書の実施例においては、低抵
抗半導体層としてN型のみ示したが、本発明の技術思想
からP型の半導体層を有する薄膜トランジスタの場合に
も、本発明が極めて有効であることは明らかである。
Although only the N-type is shown as the low-resistance semiconductor layer in the embodiments of the present specification, the present invention is also extremely effective in the case of a thin film transistor having a P-type semiconductor layer from the technical idea of the present invention. It is clear that

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例について薄膜トランジスタの作
製工程を示す。
FIG. 1 shows a manufacturing process of a thin film transistor according to an embodiment of the present invention.

【図2】従来の薄膜トランジスタの断面の概略図を示
す。
FIG. 2 shows a schematic view of a cross section of a conventional thin film transistor.

【図3】従来の薄膜トランジスタの断面の概略図を示
す。
FIG. 3 shows a schematic view of a cross section of a conventional thin film transistor.

【図4】本発明の実施例について薄膜トランジスタの作
製工程を示す。
FIG. 4 shows a manufacturing process of a thin film transistor for an example of the present invention.

【符号の説明】[Explanation of symbols]

10・・・薄膜トランジスタ 11・・・基板 12・・・低抵抗非単結晶半導体層 13・・・高抵抗非単結晶半導体層 14・・・結晶度の増大した部分 15・・・レーザー光 16・・・ゲート絶縁膜 17・・・ゲート電極 18・・・ITO電極 50、51・・・ソース、ドレイン電極 10 ... Thin film transistor 11 ... Substrate 12 ... Low resistance non-single crystal semiconductor layer 13 ... High-resistance non-single-crystal semiconductor layer 14 ・ ・ ・ Parts with increased crystallinity 15 ... laser light 16 ... Gate insulating film 17 ... Gate electrode 18 ... ITO electrode 50, 51 ... Source and drain electrodes

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−245124(JP,A) 特開 昭63−299174(JP,A) 特開 昭61−105884(JP,A) 特開 昭59−195871(JP,A) 特開 昭58−127318(JP,A) 特開 昭63−25913(JP,A) 特開 昭55−68652(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/336 G02F 1/1368 H01L 21/20 H01L 29/786 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-60-245124 (JP, A) JP-A-63-299174 (JP, A) JP-A-61-105884 (JP, A) JP-A-59- 195871 (JP, A) JP 58-127318 (JP, A) JP 63-25913 (JP, A) JP 55-68652 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/336 G02F 1/1368 H01L 21/20 H01L 29/786

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁表面上にゲート電極を形成し、 前記ゲート電極上にゲート絶縁膜を形成し、 前記ゲート絶縁膜上にI型の第1の非単結晶半導体膜を
形成し、 前記第1の非単結晶半導体膜上にN型またはP型の第2
の非単結晶半導体膜を形成し、 照射断面が線状のレーザー光を照射することにより、
ース領域およびドレイン領域を形成するように前記第2
の非単結晶半導体膜切断し、続けて前記第1の非単結
晶半導体膜において、前記第2の非単結晶半導体膜を切
断することにより表面が露出されたチャネル部となる
域を結晶化することを特徴とする薄膜トランジスタの作
製方法。
1. A gate electrode is formed on an insulating surface, a gate insulating film is formed on the gate electrode, an I-type first non-single-crystal semiconductor film is formed on the gate insulating film, N-type or P-type second on the non-single-crystal semiconductor film of No. 1
Non-single crystal semiconductor film is formed, by irradiation sectional illuminates the linear laser beam, Seo
The second region to form a drain region and a drain region .
Cutting the non-single-crystal semiconductor film, and subsequently cutting the second non-single-crystal semiconductor film in the first non-single-crystal semiconductor film to form a channel portion whose surface is exposed. A method for manufacturing a thin film transistor, which comprises crystallizing a region.
【請求項2】請求項1において、前記レーザー光は減圧
下にて照射されたことを特徴とする薄膜トランジスタの
作製方法。
2. The method of manufacturing a thin film transistor according to claim 1, wherein the laser light is applied under reduced pressure.
【請求項3】請求項1または請求項2において、前記レ
ーザー光は、パルス照射されたことを特徴とする薄膜ト
ランジスタの作製方法。
3. The method for manufacturing a thin film transistor according to claim 1 or 2, wherein the laser light is pulse-irradiated.
【請求項4】請求項1乃至請求項3のいずれか一におい
て、前記レーザー光は、エキシマレーザー光であること
を特徴とする薄膜トランジスタの作製方法。
4. The method of manufacturing a thin film transistor according to claim 1, wherein the laser light is excimer laser light.
【請求項5】請求項1乃至請求項3のいずれか一におい
て、前記レーザー光は、YAGレーザー光であることを
特徴とする薄膜トランジスタの作製方法。
5. The method for manufacturing a thin film transistor according to claim 1, wherein the laser light is YAG laser light.
【請求項6】請求項1乃至請求項5のいずれか一に記載
された方法によって作製されたことを特徴とする薄膜ト
ランジスタ。
6. A thin film transistor manufactured by the method according to any one of claims 1 to 5.
【請求項7】請求項1乃至請求項5のいずれか一に記載
された方法によって作製された薄膜トランジスタを用い
たことを特徴とするディスプレイ。
7. A display using a thin film transistor manufactured by the method according to claim 1. Description:
【請求項8】請求項1乃至請求項5のいずれか一に記載
された方法によって作製された薄膜トランジスタを画素
のスイッチング素子に用いたことを特徴とするディスプ
レイ。
8. A display using a thin film transistor manufactured by the method according to claim 1 for a switching element of a pixel.
【請求項9】請求項1乃至請求項5のいずれか一に記載
された方法によって作製された薄膜トランジスタを用い
たことを特徴とするセンサー。
9. A sensor using a thin film transistor manufactured by the method according to claim 1. Description:
【請求項10】請求項1乃至請求項5のいずれか一に記
載された方法によって作製された薄膜トランジスタを画
素のスイッチング素子に用いたことを特徴とするセンサ
ー。
10. A sensor using a thin film transistor manufactured by the method according to claim 1 for a switching element of a pixel.
JP2000386278A 2000-12-20 2000-12-20 Method for manufacturing thin film transistor Expired - Fee Related JP3484411B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000386278A JP3484411B2 (en) 2000-12-20 2000-12-20 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000386278A JP3484411B2 (en) 2000-12-20 2000-12-20 Method for manufacturing thin film transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP33324398A Division JP3207813B2 (en) 1998-11-24 1998-11-24 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JP2001237432A JP2001237432A (en) 2001-08-31
JP3484411B2 true JP3484411B2 (en) 2004-01-06

Family

ID=18853399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000386278A Expired - Fee Related JP3484411B2 (en) 2000-12-20 2000-12-20 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3484411B2 (en)

Also Published As

Publication number Publication date
JP2001237432A (en) 2001-08-31

Similar Documents

Publication Publication Date Title
JP2979227B2 (en) Method for manufacturing thin film transistor
JP3535459B2 (en) Method for manufacturing thin film transistor
JP3478806B2 (en) Method for manufacturing thin film transistor
JP2844342B2 (en) Method for manufacturing thin film transistor
JP2535610B2 (en) Method of manufacturing thin film transistor
JP3484411B2 (en) Method for manufacturing thin film transistor
JP3479508B2 (en) Method for manufacturing thin film transistor
JP2775458B2 (en) Method for manufacturing thin film transistor
JP2775457B2 (en) Method for manufacturing thin film transistor
JP2001244471A (en) Thin film transistor
JP3207813B2 (en) Method for manufacturing thin film transistor
JP2847376B2 (en) Thin film transistor
JP2805321B2 (en) Method for manufacturing thin film transistor
JP2764425B2 (en) Method for manufacturing thin film transistor
JP2775459B2 (en) Method for manufacturing thin film transistor
JP2001237431A (en) Thin-film transistor
JP2847375B2 (en) Thin film transistor
JP2893453B2 (en) Method for manufacturing thin film transistor
JP2841205B2 (en) Method for manufacturing thin film transistor
JP2847374B2 (en) Thin film transistor
JP2847373B2 (en) Thin film transistor
JP2764423B2 (en) Method for manufacturing thin film transistor
JP3290973B2 (en) Semiconductor device
KR101686242B1 (en) Method for manufacturing of Thin Film Transistor
JP2764424B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees