JP3480259B2 - Power supply - Google Patents

Power supply

Info

Publication number
JP3480259B2
JP3480259B2 JP23481197A JP23481197A JP3480259B2 JP 3480259 B2 JP3480259 B2 JP 3480259B2 JP 23481197 A JP23481197 A JP 23481197A JP 23481197 A JP23481197 A JP 23481197A JP 3480259 B2 JP3480259 B2 JP 3480259B2
Authority
JP
Japan
Prior art keywords
circuit
inductor
current
switching element
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23481197A
Other languages
Japanese (ja)
Other versions
JPH1175373A (en
Inventor
裕 岩堀
博市 新堀
務 塩見
晋二 日妻
俊朗 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP23481197A priority Critical patent/JP3480259B2/en
Publication of JPH1175373A publication Critical patent/JPH1175373A/en
Application granted granted Critical
Publication of JP3480259B2 publication Critical patent/JP3480259B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y02B70/126

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、複数の電力変換を
行うスイッチング回路がスイッチング素子を共用する電
源装置に関するものであり、さらに詳しくはチョッパ回
路により交流電源からの入力歪みを改善するとともに負
荷回路には交流電源に同期した低周波出力を供給するイ
ンバータ回路を備える電源装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device in which a switching circuit that performs a plurality of power conversions shares a switching element, and more specifically, a chopper circuit improves input distortion from an AC power supply and a load circuit. Relates to a power supply device including an inverter circuit that supplies a low frequency output synchronized with an AC power supply.

【0002】[0002]

【従来の技術】[Prior art]

(従来例1)図24は従来の電源装置(特願平1−10
5181号,特開平2−282809号公報)の回路図
である。この回路では、スイッチング素子Q1、Q2と
インダクタL1及びダイオードD5、D6による入力電
流歪み改善用の昇圧チョッパ回路と、スイッチング素子
Q1〜Q4とインダクタL2による負荷電流限流用の降
圧チョッパ回路とを備えている。以下、その回路構成に
ついて説明する。
(Conventional Example 1) FIG. 24 shows a conventional power supply device (Japanese Patent Application No. 1-10).
5181 and JP-A-2-282809). This circuit includes a step-up chopper circuit for improving input current distortion by switching elements Q1 and Q2, an inductor L1 and diodes D5 and D6, and a step-down chopper circuit for load current limiting by switching elements Q1 to Q4 and an inductor L2. There is. The circuit configuration will be described below.

【0003】平滑コンデンサCと並列に、ダイオードD
1、D2の直列回路、ダイオードD3、D4の直列回
路、ダイオードD5、D6の直列回路、スイッチング素
子Q1、Q2の直列回路、スイッチング素子Q3、Q4
の直列回路が接続されている。スイッチング素子Q1、
Q2の接続点とダイオードD1、D2の接続点は接続さ
れている。また、スイッチング素子Q3、Q4の接続点
とダイオードD3、D4の接続点は接続されている。ス
イッチング素子Q1、Q2の接続点とスイッチング素子
Q3、Q4の接続点との間には、インダクタL2と負荷
回路Zの直列回路が接続されている。ダイオードD5、
D6の接続点とスイッチング素子Q1、Q2の接続点と
の間には、フィルタ回路Fを介して接続された交流電源
Pと、インダクタL1が直列回路を構成して接続されて
いる。
In parallel with the smoothing capacitor C, a diode D
1, D2 series circuit, diodes D3, D4 series circuit, diodes D5, D6 series circuit, switching elements Q1, Q2 series circuit, switching elements Q3, Q4
The series circuit of is connected. Switching element Q1,
The connection point of Q2 and the connection points of the diodes D1 and D2 are connected. Further, the connection point of the switching elements Q3 and Q4 and the connection point of the diodes D3 and D4 are connected. A series circuit of the inductor L2 and the load circuit Z is connected between the connection point of the switching elements Q1 and Q2 and the connection point of the switching elements Q3 and Q4. Diode D5,
Between the connection point of D6 and the connection point of the switching elements Q1 and Q2, an AC power supply P connected via a filter circuit F and an inductor L1 are connected in a series circuit.

【0004】ここで、図示しない制御回路がスイッチン
グ素子Q1〜Q4のゲート電極にオン/オフ信号を出力
して、スイッチング素子Q1〜Q4のオン/オフを制御
しており、交流電源が正の半サイクルでは、スイッチン
グ素子Q1が交互にオン/オフされ、スイッチング素子
Q2,Q3はオフ、スイッチング素子Q4はオンされて
いる。一方、交流電源が負の半サイクルでは、スイッチ
ング素子Q2が交互にオン/オフされ、スイッチング素
子Q1,Q4はオフ、スイッチング素子Q3はオンされ
ている。
Here, a control circuit (not shown) outputs an ON / OFF signal to the gate electrodes of the switching elements Q1 to Q4 to control the ON / OFF of the switching elements Q1 to Q4, and the AC power source is a positive half. In the cycle, the switching element Q1 is alternately turned on / off, the switching elements Q2 and Q3 are turned off, and the switching element Q4 is turned on. On the other hand, in the negative half cycle of the AC power supply, the switching element Q2 is alternately turned on / off, the switching elements Q1 and Q4 are turned off, and the switching element Q3 is turned on.

【0005】図24の従来例回路の動作を図25に示し
説明する。まず、交流電源Pが正の半サイクルにおい
て、スイッチング素子Q1、Q4がオン、スイッチング
素子Q2、Q3がオフのときには、図25(a)に示す
ように、交流電源P、フィルタ回路F、ダイオードD
5、スイッチング素子Q1、インダクタL1の経路で電
流が流れて、インダクタL1にエネルギーが蓄積され
る。また、平滑コンデンサCからスイッチング素子Q
1、インダクタL2、負荷回路Z、スイッチング素子Q
4の経路で電流が流れて、平滑コンデンサCの電圧がイ
ンダクタL2により降圧されて負荷回路Zに供給され
る。また、インダクタL2に流れる電流により、インダ
クタL2にはエネルギーが蓄積される。
The operation of the conventional circuit shown in FIG. 24 will be described with reference to FIG. First, in a positive half cycle of the AC power supply P, when the switching elements Q1 and Q4 are on and the switching elements Q2 and Q3 are off, as shown in FIG. 25 (a), the AC power supply P, the filter circuit F, and the diode D.
5, current flows through the path of the switching element Q1 and the inductor L1, and energy is stored in the inductor L1. In addition, the smoothing capacitor C to the switching element Q
1, inductor L2, load circuit Z, switching element Q
A current flows through the path of No. 4, the voltage of the smoothing capacitor C is stepped down by the inductor L2, and is supplied to the load circuit Z. Energy is stored in the inductor L2 due to the current flowing through the inductor L2.

【0006】次に、スイッチング素子Q1のみがオフに
なると、インダクタL1の蓄積エネルギーによりインダ
クタL1の両端に電圧が発生し、この電圧が交流電源P
の電圧に重畳されて、ダイオードD2を介して平滑コン
デンサCに充電される。つまり、図25(b)に示すよ
うに、交流電源P、フィルター回路F、ダイオードD
5、平滑コンデンサC、ダイオードD2、インダクタL
1の経路で電流が流れて、インダクタL1のエネルギー
が放出される。これにより、交流電源Pからは、常に高
周波の電流が流れていることになり、これをフィルタ回
路Fにより波形整形することにより、入力電流歪が改善
される。また、平滑コンデンサCには、交流電源Pのピ
ーク値よりも高い電圧が得られる。さらに、インダクタ
L2の蓄積エネルギーによる回生電流がインダクタL
2、負荷回路Z、スイッチング素子Q4、ダイオードD
2の経路で流れる。以下、スイッチング素子Q1が高周
波でオンオフすることにより、図25(a)、(b)の
動作を繰り返し、負荷回路Zには一方向の直流電圧が供
給される。
Next, when only the switching element Q1 is turned off, a voltage is generated across the inductor L1 due to the energy stored in the inductor L1, and this voltage is generated by the AC power source P.
Is superposed on the voltage of and the smoothing capacitor C is charged through the diode D2. That is, as shown in FIG. 25B, the AC power supply P, the filter circuit F, and the diode D.
5, smoothing capacitor C, diode D2, inductor L
A current flows through the path of No. 1, and the energy of the inductor L1 is released. As a result, a high-frequency current constantly flows from the AC power supply P, and the input circuit distortion is improved by shaping the waveform of the high-frequency current by the filter circuit F. Further, the smoothing capacitor C can obtain a voltage higher than the peak value of the AC power source P. Furthermore, the regenerative current due to the energy stored in the inductor L2 is
2, load circuit Z, switching element Q4, diode D
It flows in the route of 2. Thereafter, the switching element Q1 is turned on and off at a high frequency to repeat the operations of FIGS. 25A and 25B, and the load circuit Z is supplied with a unidirectional DC voltage.

【0007】次に、交流電源Pが負の半サイクルにおい
て、スイッチング素子Q1、Q4がオフ、スイッチング
素子Q2、Q3がオンのときには、図25(c)に示す
ように、交流電源P、フィルタ回路F、インダクタL
1、スイッチング素子Q2、ダイオードD6の経路で電
流が流れて、インダクタL1にエネルギーが蓄積され
る。また、平滑コンデンサCからスイッチング素子Q
3、負荷回路Z、インダクタL2、スイッチング素子Q
2の経路で電流が流れて、平滑コンデンサCの電圧がイ
ンダクタL2により降圧されて負荷回路Zに供給され
る。また、インダクタL2に流れる電流により、インダ
クタL2にはエネルギーが蓄積される。
Next, in the negative half cycle of the AC power supply P, when the switching elements Q1 and Q4 are off and the switching elements Q2 and Q3 are on, as shown in FIG. 25 (c), the AC power supply P and the filter circuit. F, inductor L
1, a current flows through the path of the switching element Q2 and the diode D6, and energy is stored in the inductor L1. In addition, the smoothing capacitor C to the switching element Q
3, load circuit Z, inductor L2, switching element Q
A current flows through the second path, the voltage of the smoothing capacitor C is stepped down by the inductor L2 and is supplied to the load circuit Z. Energy is stored in the inductor L2 due to the current flowing through the inductor L2.

【0008】次に、スイッチング素子Q2のみがオフに
なると、インダクタL1の蓄積エネルギーによりインダ
クタL1の両端に電圧が発生し、この電圧が交流電源P
の電圧に重畳されて、ダイオードD1を介して平滑コン
デンサCに充電される。つまり、図25(d)に示すよ
うに、交流電源P、フィルタ回路F、インダクタL1、
ダイオードD1、平滑コンデンサC、ダイオードD6の
経路で電流が流れて、インダクタL1のエネルギーが放
出される。これにより、交流電源Pからは、常に高周波
の電流が流れていることになり、これをフィルタ回路F
により波形整形することにより、入力電流歪みが改善さ
れる。また、平滑コンデンサCには、交流電源Pのピー
ク値よりも高い電圧が得られる。さらに、インダクタL
2の蓄積エネルギーによる回生電流がインダクタL2、
ダイオードD1、スイッチング素子Q3、負荷回路Zの
経路で流れる。以下、スイッチング素子Q2が高周波で
オンオフすることにより、図25(c)、(d)の動作
を繰り返し、負荷回路Zには逆方向の直流電圧が供給さ
れる。以上の動作により、負荷回路Zには、交流電源P
の各半サイクルに同期して極性が反転する矩形波電圧が
供給される。
Next, when only the switching element Q2 is turned off, a voltage is generated across the inductor L1 due to the energy stored in the inductor L1, and this voltage is applied to the AC power source P.
Is superposed on the voltage of and is charged in the smoothing capacitor C via the diode D1. That is, as shown in FIG. 25D, the AC power supply P, the filter circuit F, the inductor L1,
A current flows through the path of the diode D1, the smoothing capacitor C, and the diode D6, and the energy of the inductor L1 is released. As a result, a high-frequency current is always flowing from the AC power supply P, and this is filtered by the filter circuit F.
The input current distortion is improved by performing the waveform shaping by. Further, the smoothing capacitor C can obtain a voltage higher than the peak value of the AC power source P. Furthermore, inductor L
The regenerative current due to the stored energy of 2 is inductor L2,
It flows in the path of the diode D1, the switching element Q3, and the load circuit Z. Thereafter, the switching element Q2 is turned on and off at a high frequency to repeat the operations shown in FIGS. By the above operation, the load circuit Z is connected to the AC power source P
A rectangular wave voltage whose polarity is inverted is supplied in synchronization with each half cycle of.

【0009】以上のように、交流電源が正の半サイクル
では、スイッチング素子Q1がチョッパ回路のスイッチ
ング素子と、インバータ回路のスイッチング素子とを兼
ねて動作する。一方、交流電源が負の半サイクルでは、
スイッチング素子Q2がチョッパ回路のスイッチング素
子と、インバータ回路のスイッチング素子とを兼ねて動
作している。
As described above, in the positive half cycle of the AC power supply, the switching element Q1 operates as both the switching element of the chopper circuit and the switching element of the inverter circuit. On the other hand, in the half cycle when the AC power supply is negative,
The switching element Q2 operates as both the switching element of the chopper circuit and the switching element of the inverter circuit.

【0010】(従来例2)図24の従来例が入力歪み改
善用の昇圧チョッパ回路と負荷電流限流用の降圧チョッ
パを備えているのに対し、図19のように、スイッチン
グ素子Q1、Q2とインダクタL1およびダイオードD
1、D2、D5〜D10による入力歪み改善用の昇降圧
チョッパ回路と、スイッチング素子Q1〜Q4とインダ
クタL2による負荷電流限流用の降圧チョッパ回路とを
備える電源装置が従来例として考えられる。以下、その
回路構成について説明する。図19の従来例は、ダイオ
ードD1、D2の直列回路とダイオードD3、D4の直
列回路が平滑コンデンサCと逆並列に接続され、スイッ
チング素子Q3、Q4の直列回路が平滑コンデンサCと
並列に接続されている。ダイオードD5、D6の直列回
路とスイッチング素子Q1、Q2の直列回路が逆並列接
続され、ダイオードD7、スイッチング素子Q1、Q
2、ダイオードD8の順に直列接続された回路と、ダイ
オードD9、D10の直列回路が前記平滑コンデンサC
と逆並列に接続されている。また、ダイオードD1、D
2の接続点とスイッチング素子Q1、Q2の接続点とが
接続され、ダイオードD3、D4の接続点とスイッチン
グ素子Q3、Q4の接続点とが接続されている。そし
て、スイッチング素子Q1、Q2の接続点とダイオード
D9、D10との接続点との間にインダクタL1が接続
され、スイッチング素子Q1、Q2の接続点とスイッチ
ング素子Q3、Q4の接続点との間にインダクタL2及
び負荷回路Zからなる直列回路が接続され、ダイオード
D5、D6の接続点とダイオードD9、D10の接続点
との間に交流電源Pが接続されている。
(Conventional Example 2) The conventional example of FIG. 24 is provided with a step-up chopper circuit for improving the input distortion and a step-down chopper for limiting the load current, whereas as shown in FIG. 19, switching elements Q1 and Q2 are provided. Inductor L1 and diode D
As a conventional example, a power supply device including a step-up / down chopper circuit for improving input distortion by 1, D2, D5 to D10 and a step-down chopper circuit for limiting a load current by switching elements Q1 to Q4 and an inductor L2 can be considered. The circuit configuration will be described below. In the conventional example of FIG. 19, a series circuit of diodes D1 and D2 and a series circuit of diodes D3 and D4 are connected in antiparallel with a smoothing capacitor C, and a series circuit of switching elements Q3 and Q4 is connected in parallel with a smoothing capacitor C. ing. The series circuit of the diodes D5 and D6 and the series circuit of the switching elements Q1 and Q2 are connected in antiparallel, and the diode D7 and the switching elements Q1 and Q2 are connected.
2. The circuit in which the diode D8 is connected in series in this order and the series circuit of the diodes D9 and D10 are the smoothing capacitor C.
Are connected in anti-parallel with. Also, the diodes D1 and D
The connection point of 2 and the connection points of the switching elements Q1 and Q2 are connected, and the connection point of the diodes D3 and D4 and the connection point of the switching elements Q3 and Q4 are connected. The inductor L1 is connected between the connection point of the switching elements Q1 and Q2 and the connection point of the diodes D9 and D10, and between the connection point of the switching elements Q1 and Q2 and the connection point of the switching elements Q3 and Q4. A series circuit including an inductor L2 and a load circuit Z is connected, and an AC power supply P is connected between a connection point of the diodes D5 and D6 and a connection point of the diodes D9 and D10.

【0011】図19の従来例回路の動作を図26と図2
7に示し説明する。まず、交流電源Pが正の半サイクル
において、スイッチング素子Q1、Q4がオン、スイッ
チング素子Q2、Q3がオフのときには、図26(a)
に示すように、交流電源P、フィルタ回路F、ダイオー
ドD5、スイッチング素子Q1、インダクタL1の経路
で電流が流れて、インダクタL1にエネルギーが蓄積さ
れる。また、平滑コンデンサCからダイオードD7、ス
イッチング素子Q1、インダクタL2、負荷回路Z、ス
イッチング素子Q4の経路で電流が流れて、平滑コンデ
ンサCの電圧がインダクタL2により降圧されて負荷回
路Zに供給される。また、インダクタL2に流れる電流
により、インダクタL2にはエネルギーが蓄積される。
次に、スイッチング素子Q1のみがオフになると、イ
ンダクタL1の蓄積エネルギーによりインダクタL1の
両端に電圧が発生し、ダイオードD9を介して平滑コン
デンサCに充電される。つまり、図26(b)に示すよ
うに、インダクタL1、ダイオードD9、平滑コンデン
サC、ダイオードD2、インダクタL1の経路で電流が
流れて、インダクタL1のエネルギーが放出される。こ
れにより、交流電源Pからの電流が直接平滑コンデンサ
Cに流れることはなく、一旦、インダクタL1に流れた
電流がエネルギーとして蓄積され、その蓄積エネルギー
による回生電流が平滑コンデンサCに流れるので、交流
電源Pの投入時の突入電流を防止できる。また、平滑コ
ンデンサCには、交流電源Pのピーク値よりも低い電圧
も得られる。さらに、インダクタL2の蓄積エネルギー
による回生電流がインダクタL2、負荷回路Z、スイッ
チング素子Q4、ダイオードD2の経路で流れる。以
下、スイッチング素子Q1が高周波でオンオフすること
により、図26(a)、(b)の動作を繰り返し、負荷
回路Zには一方向の直流電圧が供給される。
The operation of the conventional circuit shown in FIG. 19 is shown in FIGS.
7 will be described. First, in the positive half cycle of the AC power supply P, when the switching elements Q1 and Q4 are on and the switching elements Q2 and Q3 are off, FIG.
As shown in, a current flows through the path of the AC power supply P, the filter circuit F, the diode D5, the switching element Q1, and the inductor L1, and energy is stored in the inductor L1. Further, a current flows from the smoothing capacitor C through the path of the diode D7, the switching element Q1, the inductor L2, the load circuit Z, and the switching element Q4, and the voltage of the smoothing capacitor C is stepped down by the inductor L2 and supplied to the load circuit Z. . Energy is stored in the inductor L2 due to the current flowing through the inductor L2.
Next, when only the switching element Q1 is turned off, a voltage is generated across the inductor L1 due to the energy stored in the inductor L1, and the smoothing capacitor C is charged via the diode D9. That is, as shown in FIG. 26B, a current flows through the path of the inductor L1, the diode D9, the smoothing capacitor C, the diode D2, and the inductor L1, and the energy of the inductor L1 is released. As a result, the current from the AC power source P does not flow directly into the smoothing capacitor C, but the current that once flows in the inductor L1 is accumulated as energy, and the regenerative current due to the accumulated energy flows into the smoothing capacitor C. Inrush current when P is turned on can be prevented. Further, the smoothing capacitor C can also obtain a voltage lower than the peak value of the AC power source P. Furthermore, the regenerative current due to the energy stored in the inductor L2 flows through the route of the inductor L2, the load circuit Z, the switching element Q4, and the diode D2. Thereafter, the switching element Q1 is turned on and off at a high frequency to repeat the operations shown in FIGS. 26A and 26B, and the load circuit Z is supplied with a unidirectional DC voltage.

【0012】次に、交流電源Pが負の半サイクルにおい
て、スイッチング素子Q1、Q4がオフ、スイッチング
素子Q2、Q3がオンのときには、図27(c)に示す
ように、交流電源P、フィルタ回路F、インダクタL
1、スイッチング素子Q2、ダイオードD6の経路で電
流が流れて、インダクタL1にエネルギーが蓄積され
る。また、平滑コンデンサCからスイッチング素子Q
3、負荷回路Z、インダクタL2、スイッチング素子Q
2、ダイオードD8の経路で電流が流れて、平滑コンデ
ンサCの電圧がインダクタL2により降圧されて負荷回
路Zに供給される。また、インダクタL2に流れる電流
により、インダクタL2にはエネルギーが蓄積される。
Next, in the negative half cycle of the AC power supply P, when the switching elements Q1 and Q4 are off and the switching elements Q2 and Q3 are on, as shown in FIG. 27 (c), the AC power supply P and the filter circuit. F, inductor L
1, a current flows through the path of the switching element Q2 and the diode D6, and energy is stored in the inductor L1. In addition, the smoothing capacitor C to the switching element Q
3, load circuit Z, inductor L2, switching element Q
2. A current flows through the path of the diode D8, the voltage of the smoothing capacitor C is stepped down by the inductor L2, and is supplied to the load circuit Z. Energy is stored in the inductor L2 due to the current flowing through the inductor L2.

【0013】次に、スイッチング素子Q2のみがオフに
なると、インダクタL1の蓄積エネルギーによりインダ
クタL1の両端に電圧が発生し、ダイオードD1を介し
て平滑コンデンサCに充電される。つまり、図27
(d)に示すように、インダクタL1、ダイオードD
1、平滑コンデンサC、ダイオードD10の経路で電流
が流れて、インダクタL1のエネルギーが放出される。
これにより、交流電源Pからの電流が直接平滑コンデン
サCに流れることはなく、一旦、インダクタL1に流れ
た電流がエネルギーとして蓄積され、その蓄積エネルギ
ーによる回生電流が平滑コンデンサCに流れるので、交
流電源Pの投入時の突入電流を防止できる。また、平滑
コンデンサCには、交流電源Pのピーク値よりも低い電
圧も得られる。さらに、インダクタL2の蓄積エネルギ
ーによる回生電流がインダクタL2、ダイオードD1、
スイッチング素子Q3、負荷回路Zの経路で流れる。以
下、スイッチング素子Q2が高周波でオンオフすること
により、図27(c)、(d)の動作を繰り返し、負荷
回路Zには逆方向の直流電圧が供給される。以上の動作
により、負荷回路Zには、交流電源Pの各半サイクルに
同期して極性が反転する矩形波電圧が供給される。
Next, when only the switching element Q2 is turned off, a voltage is generated across the inductor L1 due to the energy stored in the inductor L1, and the smoothing capacitor C is charged via the diode D1. That is, FIG.
As shown in (d), inductor L1 and diode D
1, a current flows through the path of the smoothing capacitor C and the diode D10, and the energy of the inductor L1 is released.
As a result, the current from the AC power source P does not flow directly into the smoothing capacitor C, but the current that once flows in the inductor L1 is accumulated as energy, and the regenerative current due to the accumulated energy flows into the smoothing capacitor C. Inrush current when P is turned on can be prevented. Further, the smoothing capacitor C can also obtain a voltage lower than the peak value of the AC power source P. Furthermore, the regenerative current due to the energy stored in the inductor L2 causes the inductor L2, the diode D1,
It flows in the path of the switching element Q3 and the load circuit Z. Thereafter, the switching element Q2 is turned on and off at a high frequency to repeat the operations shown in FIGS. Through the above operation, the load circuit Z is supplied with the rectangular wave voltage whose polarity is inverted in synchronization with each half cycle of the AC power supply P.

【0014】[0014]

【発明が解決しようとする課題】上述の従来例1では、
スイッチング素子を昇圧チョッパ回路と降圧チョッパ回
路とで兼用しているが、兼用化されたスイッチング素子
には、昇圧チョッパ回路の電流と降圧チョッパ回路の電
流が重畳して流れるので、電流耐量が増大し、兼用化に
より素子数が減少したことによるコストダウン効果が薄
れてしまう。また、スイッチング素子の制御信号も兼用
されているので、各々の回路に対する制御の独立性が失
われ、例えば、出力電力を一定にするように制御するよ
うな場合、入力電力が出力電力よりも過大であったり、
あるいは、過小となる場合が生じる。入力電力が出力電
力に対して過大となると、余剰エネルギーは平滑コンデ
ンサに蓄積されて、平滑コンデンサの両端電圧が上昇
し、部品に印加される電圧が増大して、場合によっては
部品にストレスが加わることになる。
In the above-mentioned conventional example 1,
The switching element is shared between the boost chopper circuit and the step-down chopper circuit.However, since the current of the boost chopper circuit and the current of the step-down chopper circuit are superimposed and flow in the switching element that has a dual function, the current withstand amount increases. The cost reduction effect is diminished due to the decrease in the number of elements due to the dual use. In addition, since the control signal of the switching element is also used, the independence of control for each circuit is lost. For example, when controlling to keep the output power constant, the input power is larger than the output power. Or
Alternatively, it may be too small. When the input power becomes excessive with respect to the output power, excess energy is stored in the smoothing capacitor, the voltage across the smoothing capacitor rises, the voltage applied to the component increases, and stress is added to the component in some cases. It will be.

【0015】このような現象は、例えば、従来例回路
を、高圧放電灯の点灯装置に適用した場合に、高圧放電
灯の始動過程において、負荷のインピーダンスが低く、
且つ負荷に対して大電流を流す必要が生じるので、特に
顕著なものとなる。つまり、出力電流を流すために一定
のオン・デューティを設けなければならないが、負荷の
インピーダンスが低いため、出力電力は少ない。これに
対して、入力電力はオン・デューティに応じた量となる
ため、入力電力が過大となってしまう。
Such a phenomenon is caused, for example, when the conventional circuit is applied to a lighting device for a high pressure discharge lamp, the impedance of the load is low in the starting process of the high pressure discharge lamp,
In addition, a large current needs to flow to the load, which is particularly remarkable. That is, a constant on-duty must be provided in order to pass the output current, but the output impedance is low because the load impedance is low. On the other hand, since the input power is an amount according to the on-duty, the input power becomes excessive.

【0016】一方、従来例2では、スイッチング素子を
昇降圧チョッパ回路と降圧チョッパ回路とで兼用してい
るため、平滑コンデンサの電圧を電源電圧より低く設定
することも可能となり、さらに電源投入時の突入電流を
防止できる利点がある。しかし、従来例1の欠点でもあ
る、兼用素子の電流耐量が増大するため、コストダウン
は図れず、各々の回路に対する制御の独立性も有するこ
とができない。
On the other hand, in the conventional example 2, since the switching element is shared by the step-up / step-down chopper circuit and the step-down chopper circuit, the voltage of the smoothing capacitor can be set lower than the power supply voltage, and further, when the power is turned on. There is an advantage that inrush current can be prevented. However, since the current withstanding capability of the dual-purpose element increases, which is also a drawback of Conventional Example 1, cost reduction cannot be achieved, and independence of control for each circuit cannot be achieved.

【0017】本発明は、このような課題を解決しようと
するものであり、その目的とするところは、チョッパ回
路やインバータ回路等の2つの電源回路に兼用されるス
イッチング素子に流れるスイッチング電流の増加を抑制
するとともに、チョッパ回路とインバータ回路の制御の
独立性を保った電源装置を提供することにある。また、
スイッチング素子を兼用化した昇降圧チョッパ回路と降
圧チョッパ回路を用いることにより、電源電圧に対する
平滑コンデンサ電圧の設定自由度を高くすることがで
き、電源投入時の突入電流を防止できるのみならず、各
々の回路に対する独立性を有しながら昇降圧チョッパ回
路の電流と降圧チョッパ回路の電流を打ち消す動作をさ
せ、スイッチング素子の電流耐量を低減する電源装置を
提供するものである。
The present invention is intended to solve such a problem, and an object thereof is to increase a switching current flowing in a switching element which is also used as two power supply circuits such as a chopper circuit and an inverter circuit. Another object of the present invention is to provide a power supply device in which the control of the chopper circuit and the inverter circuit is maintained independent of each other. Also,
By using a buck-boost chopper circuit and a step-down chopper circuit that also function as switching elements, it is possible to increase the degree of freedom in setting the smoothing capacitor voltage with respect to the power supply voltage and prevent not only the inrush current at power-on, but also each. The present invention provides a power supply device that has an independence from the circuit of (1) and operates to cancel the current of the step-up / down chopper circuit and the current of the step-down chopper circuit to reduce the current withstanding capacity of the switching element.

【0018】[0018]

【課題を解決するための手段】本発明では、上記目的を
達成するために、各々が少なくとも1つのスイッチング
素子若しくは整流素子を有して成る電力変換回路を少な
くとも2つ有し、上記スイッチング素子若しくは整流素
子のうち少なくとも1つが少なくとも2つの異なる電力
変換回路を構成する要素として兼用され、上記の兼用さ
れたスイッチング素子若しくは整流素子に流入する異な
る電力変換回路からの電流のうち、少なくとも1つの電
力変換回路から流入する電流が、他の少なくとも1つの
電力変換回路から流入する電流と逆極性となり、互いに
打ち消す方向に流れる期間を少なくとも備えた制御手段
を具備することを特徴とするものである。これにより、
本発明では、複数のスイッチング回路に兼用されたスイ
ッチング素子に流れる電流を低減することができる。ま
た、複数のスイッチング回路の制御の独立性を持たせる
ことができる。
In order to achieve the above object, the present invention has at least two power conversion circuits each having at least one switching element or rectifying element. At least one of the rectifying elements is also used as an element constituting at least two different power converting circuits, and at least one of the currents from the different power converting circuits flowing into the combined switching element or rectifying element is at least one power converting element. The present invention is characterized by comprising a control means having at least a period in which a current flowing in from a circuit has a polarity opposite to that of a current flowing in from at least one other power conversion circuit and flows in directions canceling each other. This allows
According to the present invention, it is possible to reduce the current flowing through the switching element that is also used for the plurality of switching circuits. In addition, control of a plurality of switching circuits can be made independent.

【0019】[0019]

【発明の実施の形態】図1は本発明の好ましい実施の形
態を示しており、逆方向通電要素をそれぞれ並列に備え
る第1及び第2のスイッチング素子Q1,Q2を順方向
が一致するように直列に接続した回路と、逆方向通電要
素をそれぞれ並列に備える第3及び第4のスイッチング
素子Q3,Q4を順方向が一致するように直列に接続し
た回路とを同じ極性でコンデンサECと並列に接続し、
第1及び第2の整流素子D5,D6を直列に接続した回
路を前記第1乃至第4のスイッチング素子Q1〜Q4に
並列に備える通電要素と同じ極性で第1の整流素子D1
の一端が第1、第3のスイッチング素子Q1,Q3の一
端と一致するように、前記コンデンサECに並列接続
し、前記2つの整流素子D5,D6の接続点と第1及び
第2のスイッチング素子の接続点Q1,Q2との間に、
図示しないフィルタを介した交流電源ACと第1のイン
ダクタL1の直列回路を接続し、前記第1及び第2のス
イッチング素子Q1,Q2の接続点と第3及び第4のス
イッチング素子Q3,Q4の接続点との間に、負荷回路
Lと第2のインダクタL2の直列回路を接続した回路構
成を備えている。交流電源ACと第1のインダクタL1
の直列回路は、交流電源AC側を第1及び第2のスイッ
チング素子Q1,Q2の接続点に接続され、負荷回路L
と第2のインダクタL2の直列回路は、負荷回路L側を
第1及び第2のスイッチング素子Q1,Q2の接続点に
接続されており、この方が負荷回路Lの電位が高周波的
に安定するが、動作上は逆であっても構わない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a preferred embodiment of the present invention, in which the first and second switching elements Q1 and Q2, which are respectively equipped with reverse conducting elements in parallel, are arranged in the same forward direction. A circuit connected in series and a circuit in which third and fourth switching elements Q3 and Q4 each having a reverse-direction energization element in parallel are connected in series so that their forward directions match with each other are connected in parallel with the capacitor EC. connection,
A first rectifying element D1 having the same polarity as an energizing element provided with a circuit in which first and second rectifying elements D5 and D6 are connected in series with the first to fourth switching elements Q1 to Q4 in parallel.
Is connected in parallel to the capacitor EC such that one end of the two rectifiers matches one end of the first and third switching elements Q1 and Q3, and the connection point of the two rectifying elements D5 and D6 and the first and second switching elements. Between the connection points Q1 and Q2 of
An AC power supply AC via a filter (not shown) and a series circuit of the first inductor L1 are connected to each other, and the connection point of the first and second switching elements Q1 and Q2 and the third and fourth switching elements Q3 and Q4 are connected. A circuit configuration is provided in which a series circuit of the load circuit L and the second inductor L2 is connected between the connection point and the connection point. AC power supply AC and first inductor L1
Is connected to the connection point of the first and second switching elements Q1 and Q2 on the AC power supply AC side, and the load circuit L
In the series circuit of the second inductor L2 and the second inductor L2, the load circuit L side is connected to the connection point of the first and second switching elements Q1 and Q2, which stabilizes the potential of the load circuit L at high frequencies. The operation may be reversed.

【0020】図11は本発明の別の実施の形態を示して
おり、逆方向通電要素をそれぞれ並列に備える第1及び
第2のスイッチング素子Q1,Q2を順方向が一致する
ように直列に接続した回路と、逆方向通電要素をそれぞ
れ並列に備える第3及び第4のスイッチング素子Q3,
Q4を順方向が一致するように直列に接続した回路と、
逆方向通電要素をそれぞれ並列に備える第5及び第6の
スイッチング素子Q5,Q6を順方向が一致するように
直列に接続した回路とを同じ極性でコンデンサECと並
列に接続し、前記第1及び第2のスイッチング素子Q
1,Q2の接続点と第5及び第6のスイッチング素子Q
3,Q4の接続点との間に、交流電源ACと第1のイン
ダクタL1の直列回路を接続し、前記第1及び第2のス
イッチング素子Q1,Q2の接続点と第3及び第4のス
イッチング素子Q3,Q4の接続点との間に、負荷回路
Lと第2のインダクタL2の直列回路を接続した回路構
成を備えている。
FIG. 11 shows another embodiment of the present invention, in which first and second switching elements Q1 and Q2 each having a reverse current-carrying element in parallel are connected in series so that their forward directions coincide with each other. And the third and fourth switching elements Q3, which are provided with the reverse-direction energizing element in parallel, respectively.
A circuit in which Q4 is connected in series so that the forward directions match,
A circuit in which fifth and sixth switching elements Q5 and Q6, each of which has a reverse current-carrying element in parallel, are connected in series so that their forward directions coincide with each other, is connected in parallel to the capacitor EC with the same polarity, Second switching element Q
Connection point of 1, Q2 and fifth and sixth switching elements Q
A series circuit of an AC power supply AC and a first inductor L1 is connected between the connection point of the third and fourth switching elements Q3 and Q4, and the connection point of the first and second switching elements Q1 and Q2 and the third and fourth switching elements. A circuit configuration is provided in which a series circuit of the load circuit L and the second inductor L2 is connected between the connection point of the elements Q3 and Q4.

【0021】いずれの回路構成を採用する場合でも、逆
方向通電要素をそれぞれ並列に備えるスイッチング素子
は、それぞれ逆方向の寄生ダイオードを有する電界効果
トランジスタによって構成されていることが好ましい。
また、バイポーラトランジスタにダイオードを逆並列接
続しても構わない。これらの回路構成における電流ルー
プについて、好ましい実施の形態を以下に列挙するが、
その前に今後反復して登場する汎用的な電流ループが生
じる期間について予め定義しておく。
Regardless of which circuit configuration is adopted, it is preferable that the switching elements having the reverse-direction energization elements arranged in parallel are field-effect transistors each having a reverse-direction parasitic diode.
Further, a diode may be connected in antiparallel to the bipolar transistor. Preferred embodiments of the current loops in these circuit configurations will be listed below.
Before that, the period during which a general-purpose current loop that repeatedly appears in the future occurs will be defined in advance.

【0022】A1)第1の電力変換回路の電流が、第1
のインダクタ、第5の整流素子、キャパシタ、第2の電
界効果トランジスタ、及び電源、から成る閉ループを構
成する状態と、第2の電力変換回路の電流が、キャパシ
タ、第3の電界効果トランジスタ、第2のインダクタ、
負荷回路、及び第2の電界効果トランジスタから成る閉
ループを構成する状態とが、同時に成立する期間を少な
くとも有する期間。以下の説明では、この期間を単に
[A1]と記述する。
A1) The current of the first power conversion circuit is the first
Of a closed loop composed of the inductor, the fifth rectifying element, the capacitor, the second field effect transistor, and the power supply, and the current of the second power conversion circuit is the capacitor, the third field effect transistor, and the third field effect transistor. 2 inductors,
A period in which at least a period in which a closed circuit including the load circuit and the second field effect transistor is formed is satisfied at the same time. In the following description, this period is simply referred to as [A1].

【0023】A2)第1の電力変換回路の電流が、第1
のインダクタ、電源、第1の電界効果トランジスタ、キ
ャパシタ、及び第6の整流素子、から成る閉ループを構
成する状態と、第2の電力変換回路の電流が、キャパシ
タ、第1の電界効果トランジスタ、負荷回路、第2のイ
ンダクタ、及び第4の電界効果トランジスタから成る閉
ループを構成する状態とが、同時に成立する期間を少な
くとも有する期間。以下の説明では、この期間を単に
[A2]と記述する。
A2) The current of the first power conversion circuit is the first
Forming a closed loop composed of the inductor, the power supply, the first field effect transistor, the capacitor, and the sixth rectifying element, and the current of the second power conversion circuit, the capacitor, the first field effect transistor, and the load. A period having at least a period in which a closed loop including the circuit, the second inductor, and the fourth field effect transistor is simultaneously established. In the following description, this period is simply described as [A2].

【0024】B1)第1の電力変換回路の電流が、電
源、第1のインダクタ、第5の整流素子、及び第1の電
界効果トランジスタから成る閉ループを構成する状態
と、第2の電力変換回路の電流が、第2のインダクタ、
負荷回路、第1の電界効果トランジスタ、及び第3の電
界効果トランジスタから成る閉ループを構成する状態と
が、同時に成立する期間を少なくとも有する期間。以下
の説明では、この期間を単に[B1]と記述する。
B1) A state in which the current of the first power conversion circuit forms a closed loop composed of a power supply, a first inductor, a fifth rectifying element, and a first field effect transistor, and a second power conversion circuit. Current of the second inductor,
A period having at least a period in which a closed loop including the load circuit, the first field effect transistor, and the third field effect transistor is simultaneously established. In the following description, this period will be simply referred to as [B1].

【0025】B2)第1の電力変換回路の電流が、電
源、第2の電界効果トランジスタ、第6の整流素子、及
び第1のインダクタ、から成る閉ループを構成する状態
と、第2の電力変換回路の電流が、第2のインダクタ、
第4の電界効果トランジスタ、第2の電界効果トランジ
スタ、及び負荷回路から成る閉ループを構成する状態と
が、同時に成立する期間を少なくとも有する期間。以下
の説明では、この期間を単に[B2]と記述する。
B2) A state in which the current of the first power conversion circuit forms a closed loop composed of a power supply, a second field effect transistor, a sixth rectifying element, and a first inductor, and a second power conversion. The current in the circuit is the second inductor,
A period having at least a period in which a closed loop including the fourth field-effect transistor, the second field-effect transistor, and the load circuit is simultaneously established. In the following description, this period is simply described as [B2].

【0026】C1)第1の電力変換回路の電流が、第1
のインダクタ、第5の整流素子、キャパシタ、及び第2
の電界効果トランジスタ、電源から成る閉ループを構成
する状態と、第2の電力変換回路の電流が、第2のイン
ダクタ、負荷回路、第2の電界効果トランジスタ、及び
第4の電界効果トランジスタから成る閉ループを構成す
る状態とが、同時に成立する期間を少なくとも有する期
間。以下の説明では、この期間を単に[C1]と記述す
る。
C1) The current of the first power conversion circuit is the first
Inductor, fifth rectifying element, capacitor, and second
Forming a closed loop composed of a field effect transistor and a power source, and a current in the second power conversion circuit is a closed loop composed of a second inductor, a load circuit, a second field effect transistor, and a fourth field effect transistor. And a state that constitutes a period that has at least a period that is satisfied at the same time. In the following description, this period is simply described as [C1].

【0027】C2)第1の電力変換回路の電流が、第1
のインダクタ、電源、第lの電界効果トランジスタ、キ
ャパシタ、第6の整流素子、及び第1のインダクタ、か
ら成る閉ループを構成する状態と、第2の電力変換回路
の電流が、第2のインダクタ、第3の電界効果トランジ
スタ、第1の電界効果トランジスタ、及び負荷回路から
成る閉ループを構成する状態とが、同時に成立する期間
を少なくとも有する期間。以下の説明では、この期間を
単に[C2]と記述する。
C2) The current of the first power conversion circuit is the first
Of the second power conversion circuit, a state of forming a closed loop including the inductor, the power supply, the l-th field effect transistor, the capacitor, the sixth rectifying element, and the first inductor, A period having at least a period in which a closed loop including the third field effect transistor, the first field effect transistor, and the load circuit is simultaneously established. In the following description, this period is simply described as [C2].

【0028】D1)第1の電力変換回路の電流が、電
源、第1のインダクタ、第5の整流素子、及び第1の電
界効果トランジスタから或る閉ループを構成する状態
と、第2の電力変換回路の電流が、第2のインダクタ、
負荷回路、第1の電界効果トランジスタ、キャパシタ、
及び第4の電界効果トランジスタから成る閉ループを構
成する状態とが、同時に成立する期間を少なくとも有す
る期間。以下の説明では、この期間を単に[D1]と記
述する。
D1) A state in which the current of the first power conversion circuit forms a certain closed loop from the power supply, the first inductor, the fifth rectifying element, and the first field effect transistor, and the second power conversion. The current in the circuit is the second inductor,
Load circuit, first field effect transistor, capacitor,
And a state that forms a closed loop including the fourth field effect transistor at least simultaneously. In the following description, this period will be simply referred to as [D1].

【0029】D2)第1の電力変換回路の電流が、電
源、第2の電界効果トランジスタ、第6の整流素子、及
び第1のインダクタ、から成る閉ループを構成する状態
と、第2の電力変換回路の電流が、第2のインダクタ、
第3の電界効果トランジスタ、キャパシタ、第2の電界
効果トランジスタ、及び負荷回路から或る閉ループを構
成する状態とが、同時に成立する期間を少なくとも有す
る期間。以下の説明では、この期間を単に[D2]と記
述する。
D2) A state in which the current of the first power conversion circuit forms a closed loop consisting of a power supply, a second field effect transistor, a sixth rectifying element, and a first inductor, and a second power conversion. The current in the circuit is the second inductor,
A period having at least a period in which a state forming a certain closed loop from the third field effect transistor, the capacitor, the second field effect transistor, and the load circuit is simultaneously established. In the following description, this period is simply described as [D2].

【0030】以上の定義を前提として、以下に列挙する
各実施の形態(α1)〜(α3)、(β1)〜(β6)
は図12の電流ループに、(γ1)〜(γ6)、(δ
1)〜(δ6)は図13の電流ループにそれぞれ対応し
ている。また、以下の記述において、“電源の極性が負
のとき”とは「電源の第1と第2のSW素子Q1,Q2
の接続点側の極性が負のとき」を意味しており、“電源
の極性が正のとき”とは「電源の第1と第2のSW素子
Q1,Q2の接続点側の極性が正のとき」を意味してい
るものとする。なお、以下の各制御装置を備える実施の
形態は、図1の回路にも図11の回路にも適用すること
ができる。
Based on the above definition, each of the following embodiments (α1) to (α3) and (β1) to (β6)
In the current loop of FIG. 12, (γ1) to (γ6),
1) to (δ6) correspond to the current loops of FIG. 13, respectively. In the following description, "when the polarity of the power supply is negative" means "the first and second SW elements Q1 and Q2 of the power supply".
When the polarity of the connection point side of the power source is positive, the phrase "when the polarity of the power source is positive" means that the polarity of the connection point side of the first and second SW elements Q1 and Q2 of the power source is positive. "When". The embodiment including the following control devices can be applied to the circuit of FIG. 1 and the circuit of FIG. 11.

【0031】(α1)電源の極性が負のときは[A1]
→[B1]の順に動作し、電源の極性が正のときは[A
2]→[B2]の順に動作するように構成された制御装
置を備える実施の形態。 (α2)電源の極性が負のときは[A1]→[C1]の
順に動作し、電源の極性が正のときは[A2]→[C
2]の順に動作するように構成された制御装置を備える
実施の形態。 (α3)電源の極性が負のときは[A1]→[D1]の
順に動作し、電源の極性が正のときは[A2]→[D
2]の順に動作するように構成された制御装置を備える
実施の形態。
(Α1) When the polarity of the power source is negative, [A1]
→ Operates in the order of [B1], and when the polarity of the power supply is positive, [A
2] → [B2] An embodiment including a control device configured to operate in this order. (Α2) When the polarity of the power source is negative, the operation is performed in the order of [A1] → [C1], and when the polarity of the power source is positive, [A2] → [C2]
2] An embodiment including a control device configured to operate in the order of [2]. (Α3) When the polarity of the power source is negative, the operation is performed in the order of [A1] → [D1], and when the polarity of the power source is positive, [A2] → [D
2] An embodiment including a control device configured to operate in the order of [2].

【0032】(β1)電源の極性が負のときは[A1]
→[B1]→[C1]の順に動作し、電源の極性が正の
ときは[A2]→[B2]→[C2]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (β2)電源の極性が負のときは[A1]→[B1]→
[D1]の順に動作し、電源の極性が正のときは[A
2]→[B2]→[D2]の順に動作するように構成さ
れた制御装置を備える実施の形態。 (β3)電源の極性が負のときは[A1]→[C1]→
[B1]の順に動作し、電源の極性が正のときは[A
2]→[C2]→[B2]の順に動作するように構成さ
れた制御装置を備える実施の形態。 (β4)電源の極性が負のときは[A1]→[C1]→
[D1]の順に動作し、電源の極性が正のときは[A
2]→[C2]→[D2]の順に動作するように構成さ
れた制御装置を備える実施の形態。 (β5)電源の極性が負のときは[A1]→[D1]→
[B1]の順に動作し、電源の極性が正のときは[A
2]→[D2]→[B2]の順に動作するように構成さ
れた制御装置を備える実施の形態。 (β6)電源の極性が負のときは[A1]→[D1]→
[C1]の順に動作し、電源の極性が正のときは[A
2]→[D2]→[C2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(Β1) When the polarity of the power source is negative, [A1]
An embodiment provided with a control device configured to operate in the order of [B1] → [C1] and to operate in the order of [A2] → [B2] → [C2] when the polarity of the power source is positive. (Β2) When the polarity of the power source is negative, [A1] → [B1] →
It operates in the order of [D1], and when the polarity of the power source is positive, [A
2] → [B2] → [D2] in this order, an embodiment including a control device configured to operate. (Β3) When the polarity of the power source is negative, [A1] → [C1] →
It operates in the order of [B1], and when the polarity of the power source is positive, [A
2]->[C2]-> [B2]. (Β4) When the polarity of the power supply is negative, [A1] → [C1] →
It operates in the order of [D1], and when the polarity of the power source is positive, [A
2]->[C2]-> [D2]. (Β5) When the polarity of the power source is negative, [A1] → [D1] →
It operates in the order of [B1], and when the polarity of the power source is positive, [A
2]->[D2]-> [B2]. (Β6) When the polarity of the power source is negative, [A1] → [D1] →
It operates in the order of [C1], and when the polarity of the power supply is positive, [A
2]->[D2]-> [C2].

【0033】(γ1)電源の極性が負のときは[A1]
→[B1]→[C1]→[D1]の順に動作し、電源の
極性が正のときは[A2]→[B2]→[C2]→[D
2]の順に動作するように構成された制御装置を備える
実施の形態。 (γ2)電源の極性が負のときは[A1]→[B1]→
[D1]→[C1]の順に動作し、電源の極性が正のと
きは[A2]→[B2]→[D2]→[C2]の順に動
作するように構成された制御装置を備える実施の形態。 (γ3)電源の極性が負のときは[A1]→[C1]→
[B1]→[D1]の順に動作し、電源の極性が正のと
きは[A2]→[C2]→[B2]→[D2]の順に動
作するように構成された制御装置を備える実施の形態。 (γ4)電源の極性が負のときは[A1]→[C1]→
[D1]→[B1]の順に動作し、電源の極性が正のと
きは[A2]→[C2]→[D2]→[B2]の順に動
作するように構成された制御装置を備える実施の形態。 (γ5)電源の極性が負のときは[A1]→[D1]→
[B1]→[C1]の順に動作し、電源の極性が正のと
きは[A2]→[D2]→[B2]→[C2]の順に動
作するように構成された制御装置を備える実施の形態。 (γ6)電源の極性が負のときは[A1]→[D1]→
[C1]→[B1]の順に動作し、電源の極性が正のと
きは[A2]→[D2]→[C2]→[B2]の順に動
作するように構成された制御装置を備える実施の形態。
(Γ1) When the polarity of the power source is negative, [A1]
→ [B1] → [C1] → [D1], and when the power supply polarity is positive, [A2] → [B2] → [C2] → [D
2] An embodiment including a control device configured to operate in the order of [2]. (Γ2) When the polarity of the power source is negative, [A1] → [B1] →
An embodiment provided with a controller configured to operate in the order of [D1] → [C1] and to operate in the order of [A2] → [B2] → [D2] → [C2] when the polarity of the power source is positive. Form. (Γ3) When the polarity of the power source is negative, [A1] → [C1] →
[B1] → [D1] in order, and when the polarity of the power source is positive, [A2] → [C2] → [B2] → [D2] Form. (Γ4) When the polarity of the power source is negative, [A1] → [C1] →
An embodiment provided with a controller configured to operate in the order of [D1] → [B1] and to operate in the order of [A2] → [C2] → [D2] → [B2] when the polarity of the power source is positive. Form. (Γ5) When the polarity of the power source is negative, [A1] → [D1] →
An embodiment provided with a controller configured to operate in the order of [B1] → [C1] and to operate in the order of [A2] → [D2] → [B2] → [C2] when the polarity of the power source is positive. Form. (Γ6) When the polarity of the power source is negative, [A1] → [D1] →
An embodiment provided with a control device configured to operate in the order of [C1] → [B1] and to operate in the order of [A2] → [D2] → [C2] → [B2] when the polarity of the power source is positive. Form.

【0034】(δ1)電源の極性が負のときは[A1]
→[B1]→[C1]→[B2]の順に動作し、電源の
極性が正のときは[A2]→[B2]→[C2]→[B
2]の順に動作するように構成された制御装置を備える
実施の形態。 (δ2)電源の極性が負のときは[A1]→[B1]→
[D1]→[B1]の順に動作し、電源の極性が正のと
きは[A2]→[B2]→[D2]→[B2]の順に動
作するように構成された制御装置を備える実施の形態。 (δ3)電源の極性が負のときは[A1]→[C1]→
[B1]→[C1]の順に動作し、電源の極性が正のと
きは[A2]→[C2]→[B2]→[C2]の順に動
作するように構成された制御装置を備える実施の形態。 (δ4)電源の極性が負のときは[A1]→[C1]→
[D1]→[C1]の順に動作し、電源の極性が正のと
きは[A2]→[C2]→[D2]→[C2]の順に動
作するように構成された制御装置を備える実施の形態。 (δ5)電源の極性が負のときは[A1]→[D1]→
[B1]→[D1]の順に動作し、電源の極性が正のと
きは[A2]→[D2]→[B2]→[D2]の順に動
作するように構成された制御装置を備える実施の形態。 (δ6)電源の極性が負のときは[A1]→[D1]→
[C1]→[D1]の順に動作し、電源の極性が正のと
きは[A2]→[D2]→[C2]→[D2]の順に動
作するように構成された制御装置を備える実施の形態。
(Δ1) When the polarity of the power source is negative, [A1]
→ [B1] → [C1] → [B2] operates in this order, and when the polarity of the power source is positive, [A2] → [B2] → [C2] → [B
2] An embodiment including a control device configured to operate in the order of [2]. (Δ2) When the polarity of the power source is negative, [A1] → [B1] →
An embodiment provided with a control device configured to operate in the order of [D1] → [B1] and to operate in the order of [A2] → [B2] → [D2] → [B2] when the polarity of the power source is positive. Form. (Δ3) When the polarity of the power source is negative, [A1] → [C1] →
[B1] → [C1] in order, and when the polarity of the power source is positive, [A2] → [C2] → [B2] → [C2] Form. (Δ4) When the power supply polarity is negative, [A1] → [C1] →
An embodiment provided with a control device configured to operate in the order of [D1] → [C1] and to operate in the order of [A2] → [C2] → [D2] → [C2] when the polarity of the power source is positive. Form. (Δ5) When the polarity of the power source is negative, [A1] → [D1] →
[B1] → [D1] in order, and when the polarity of the power source is positive, [A2] → [D2] → [B2] → [D2] Form. (Δ6) When the polarity of the power supply is negative, [A1] → [D1] →
An embodiment provided with a control device configured to operate in the order of [C1] → [D1] and to operate in the order of [A2] → [D2] → [C2] → [D2] when the polarity of the power source is positive. Form.

【0035】次に、具体的なスイッチングの手順につい
て、好ましい実施の形態を以下に列挙するが、その前に
今後反復して登場する汎用的なスイッチング期間につい
て予め定義しておく。 a1)第2の電界効果トランジスタQ1及び第3の電界
効果トランジスタQ3をONする期間。以下の説明で
は、この期間を単に[a1]と記述する。 a2)第1の電界効果トランジスタQ1及び第4の電界
効果トランジスタQ4をONする期間。以下の説明で
は、この期間を単に[a2]と記述する。 b1)第1の電界効果トランジスタQ1及び第3の電界
効果トランジスタQ3をONする期間。以下の説明で
は、この期間を単に[b1]と記述する。 b2)第2の電界効果トランジスタQ2及び第4の電界
効果トランジスタQ4をONする期間。以下の説明で
は、この期間を単に[b2]と記述する。 c1)第1の電界効果トランジスタQ1をONする期
間。以下の説明では、この期間を単に[c1]と記述す
る。 c2)第2の電界効果トランジスタQ2をONする期
間。以下の説明では、この期間を単に[c2]と記述す
る。 d1)第2の電界効果トランジスタQ2をONする期
間。以下の説明では、この期間を単に[d1]と記述す
る。 d2)第1の電界効果トランジスタQ1をONする期
間。以下の説明では、この期間を単に[d2]と記述す
る。 e1)第3の電界効果トランジスタQ3をONする期
間。以下の説明では、この期間を単に[e1]と記述す
る。 e2)第4の電界効果トランジスタQ4をONする期
間。以下の説明では、この期間を単に[e2]と記述す
る。 f)第1乃至第4の電界効果トランジスタQ1〜Q4を
OFFする期間。以下の説明では、この期間を単に
[f]と記述する。
Next, preferred embodiments of the specific switching procedure will be listed below, but before that, a general-purpose switching period that will repeatedly appear in the future will be defined in advance. a1) A period in which the second field effect transistor Q1 and the third field effect transistor Q3 are turned on. In the following description, this period is simply described as [a1]. a2) A period in which the first field effect transistor Q1 and the fourth field effect transistor Q4 are turned on. In the following description, this period is simply described as [a2]. b1) A period in which the first field effect transistor Q1 and the third field effect transistor Q3 are turned on. In the following description, this period will be simply referred to as [b1]. b2) A period in which the second field effect transistor Q2 and the fourth field effect transistor Q4 are turned on. In the following description, this period is simply described as [b2]. c1) A period in which the first field effect transistor Q1 is turned on. In the following description, this period is simply referred to as [c1]. c2) A period in which the second field effect transistor Q2 is turned on. In the following description, this period is simply described as [c2]. d1) A period in which the second field effect transistor Q2 is turned on. In the following description, this period is simply described as [d1]. d2) A period in which the first field effect transistor Q1 is turned on. In the following description, this period is simply described as [d2]. e1) A period during which the third field effect transistor Q3 is turned on. In the following description, this period is simply described as [e1]. e2) A period in which the fourth field effect transistor Q4 is turned on. In the following description, this period is simply referred to as [e2]. f) A period in which the first to fourth field effect transistors Q1 to Q4 are turned off. In the following description, this period is simply referred to as [f].

【0036】以上の定義を前提として、以下に列挙する
各実施の形態は図14〜図18に対応している。また、
以下の記述においても、“電源の極性が負のとき”とは
「電源の第1と第2のSW素子Q1,Q2の接続点側の
極性が負のとき」を意味しており、“電源の極性が正の
とき”とは「電源の第1と第2のSW素子Q1,Q2の
接続点側の極性が正のとき」を意味しているものとす
る。なお、以下の各制御装置を備える実施の形態は、図
1の回路にも図11の回路にも適用することができる。
On the premise of the above definitions, the respective embodiments listed below correspond to FIGS. 14 to 18. Also,
In the following description, "when the polarity of the power source is negative" means "when the polarity of the connection point side of the first and second SW elements Q1 and Q2 of the power source is negative". "When the polarity of is positive" means "when the polarity of the connection point side of the first and second SW elements Q1 and Q2 of the power source is positive". The embodiment including the following control devices can be applied to the circuit of FIG. 1 and the circuit of FIG. 11.

【0037】(3A)電源の極性が負のときは[a1]
→[e1]の順に動作し、電源の極性が正のときは[a
2]→[e2]の順に動作するように構成された制御装
置を備える実施の形態。 (3B)電源の極性が負のときは[a1]→[b1]の
順に動作し、電源の極性が正のときは[a2]→[b
2]の順に動作するように構成された制御装置を備える
実施の形態。
(3A) When the polarity of the power source is negative, [a1]
→ Operates in the order of [e1], and when the polarity of the power supply is positive, [a
2] → [e2] Embodiment provided with the control device comprised so that it may operate | move in order. (3B) When the polarity of the power source is negative, the operation proceeds in the order of [a1] → [b1], and when the polarity of the power source is positive, [a2] → [b
2] An embodiment including a control device configured to operate in the order of [2].

【0038】(4C)電源の極性が負のときは[a1]
→[b1]→[e1]の順に動作し、電源の極性が正の
ときは[a2]→[b2]→[e2]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (4J)電源の極性が負のときは[a1]→[e1]→
[b1]の順に動作し、電源の極性が正のときは[a
2]→[e2]→[b2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(4C) When the polarity of the power source is negative, [a1]
An embodiment provided with a control device configured to operate in the order of [b1] → [e1] and to operate in the order of [a2] → [b2] → [e2] when the polarity of the power source is positive. (4J) When the polarity of the power supply is negative, [a1] → [e1] →
It operates in the order of [b1], and when the polarity of the power supply is positive, [a
2]->[e2]-> [b2].

【0039】(1)電源の極性が負のときは[a1]→
[f]の順に動作し、電源の極性が正のときは[a2]
→[f]の順に動作するように構成された制御装置を備
える実施の形態。 (3C)電源の極性が負のときは[a1]→[c1]の
順に動作し、電源の極性が正のときは[a2]→[c
2]の順に動作するように構成された制御装置を備える
実施の形態。
(1) When the polarity of the power source is negative, [a1] →
Operates in the order of [f], and when the polarity of the power source is positive, [a2]
-> Embodiment provided with the control device comprised so that it may operate | move in order of [f]. (3C) When the polarity of the power source is negative, the operation proceeds in the order of [a1] → [c1], and when the polarity of the power source is positive, [a2] → [c
2] An embodiment including a control device configured to operate in the order of [2].

【0040】(3C’)電源の極性が負のときは[a
1]→[c1]→[f]の順に動作し、電源の極性が正
のときは[a2]→[c2]→[f]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (3C”)電源の極性が負のときは[a1]→[f]→
[c1]の順に動作し、電源の極性が正のときは[a
2]→[f]→[c2]の順に動作するように構成され
た制御装置を備える実施の形態。
(3C ') When the polarity of the power source is negative, [a
1] → [c1] → [f], and when the polarity of the power source is positive, the controller is configured to operate in the order of [a2] → [c2] → [f] . (3C ") When the polarity of the power supply is negative, [a1] → [f] →
It operates in the order of [c1], and when the polarity of the power source is positive, [a
2]->[f]-> [c2] Embodiment which equips with a control device comprised so that it may operate | move in order.

【0041】(4B)電源の極性が負のときは[a1]
→[b1]→[d1]の順に動作し、電源の極性が正の
ときは[a2]→[b2]→[d2]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (4K)電源の極性が負のときは[a1]→[e1]→
[d1]の順に動作し、電源の極性が正のときは[a
2]→[e2]→[d2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(4B) When the polarity of the power source is negative, [a1]
An embodiment provided with a control device configured to operate in the order of [b1] → [d1] and to operate in the order of [a2] → [b2] → [d2] when the polarity of the power source is positive. (4K) When the polarity of the power supply is negative, [a1] → [e1] →
It operates in the order of [d1], and when the polarity of the power source is positive, [a
2]->[e2]-> [d2].

【0042】(3A’)電源の極性が負のときは[a
1]→[e1]→[f]の順に動作し、電源の極性が正
のときは[a2]→[e2]→[f]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (3B’)電源の極性が負のときは[a1]→[b1]
→[f]の順に動作し、電源の極性が正のときは[a
2]→[b2]→[f]の順に動作するように構成され
た制御装置を備える実施の形態。
(3A ') When the polarity of the power source is negative, [a
1] → [e1] → [f], and when the polarity of the power source is positive, the controller is configured to operate in the order of [a2] → [e2] → [f] . (3B ') [a1] → [b1] when the polarity of the power supply is negative
→ Operates in the order of [f], and when the polarity of the power supply is positive, [a
2] → [b2] → [f] An embodiment including a control device configured to operate in this order.

【0043】(4A)電源の極性が負のときは[a1]
→[b1]→[c1]の順に動作し、電源の極性が正の
ときは[a2]→[b2]→[c2]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (4L)電源の極性が負のときは[a1]→[e1]→
[c1]の順に動作し、電源の極性が正のときは[a
2]→[e2]→[c2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(4A) [a1] when the polarity of the power supply is negative
An embodiment including a control device configured to operate in the order of [b1] → [c1] and to operate in the order of [a2] → [b2] → [c2] when the polarity of the power source is positive. (4L) When the polarity of the power supply is negative, [a1] → [e1] →
It operates in the order of [c1], and when the polarity of the power source is positive, [a
2] → [e2] → [c2] An embodiment including a control device configured to operate in this order.

【0044】(4A1)電源の極性が負のときは[a
1]→[b1]→[c1]→[f]の順に動作し、電源
の極性が正のときは[a2]→[b2]→[c2]→
[f]の順に動作するように構成された制御装置を備え
る実施の形態。 (4A2)電源の極性が負のときは[a1]→[b1]
→[f]→[c1]の順に動作し、電源の極性が正のと
きは[a2]→[b2]→[f]→[c2]の順に動作
するように構成された制御装置を備える実施の形態。
(4A1) When the polarity of the power supply is negative, [a
1] → [b1] → [c1] → [f], and when the power supply polarity is positive, [a2] → [b2] → [c2] →
An embodiment including a control device configured to operate in the order of [f]. (4A2) [a1] → [b1] when the polarity of the power supply is negative
→ [f] → [c1] in order, and when the polarity of the power source is positive, [a2] → [b2] → [f] → [c2] Form of.

【0045】(4C1)電源の極性が負のときは[a
1]→[b1]→[e1]→[f]の順に動作し、電源
の極性が正のときは[a2]→[b2]→[e2]→
[f]の順に動作するように構成された制御装置を備え
る実施の形態。 (4J1)電源の極性が負のときは[a1]→[e1]
→[b1]→[f]の順に動作し、電源の極性が正のと
きは[a2]→[e2]→[b2]→[f]の順に動作
するように構成された制御装置を備える実施の形態。
(4C1) When the polarity of the power source is negative, [a
1] → [b1] → [e1] → [f], and when the power supply polarity is positive, [a2] → [b2] → [e2] →
An embodiment including a control device configured to operate in the order of [f]. (4J1) [a1] → [e1] when the polarity of the power supply is negative
->[B1]-> [f] operates in this order, and a control device configured to operate in the order of [a2]->[e2]->[b2]-> [f] when the polarity of the power supply is positive Form of.

【0046】(4L1)電源の極性が負のときは[a
1]→[e1]→[c1]→[f]の順に動作し、電源
の極性が正のときは[a2]→[e2]→[c2]→
[f]の順に動作するように構成された制御装置を備え
る実施の形態。 (4L2)電源の極性が負のときは[a1]→[e1]
→[f]→[c1]の順に動作し、電源の極性が正のと
きは[a2]→[e2]→[f]→[c2]の順に動作
するように構成された制御装置を備える実施の形態。
(4L1) When the polarity of the power source is negative, [a
1] → [e1] → [c1] → [f], and when the power supply polarity is positive, [a2] → [e2] → [c2] →
An embodiment including a control device configured to operate in the order of [f]. (4L2) [a1] → [e1] when the polarity of the power supply is negative
->[F]-> [c1] are operated in this order, and when the polarity of the power source is positive, a control device configured to operate in the order of [a2]->[e2]->[f]-> [c2] is implemented. Form of.

【0047】(4D)電源の極性が負のときは[a1]
→[d1]→[e1]の順に動作し、電源の極性が正の
ときは[a2]→[d2]→[e2]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (4F)電源の極性が負のときは[a1]→[d1]→
[b1]の順に動作し、電源の極性が正のときは[a
2]→[d2]→[b2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(4D) When the polarity of the power source is negative, [a1]
An embodiment comprising a control device configured to operate in the order of [d1] → [e1], and to operate in the order of [a2] → [d2] → [e2] when the polarity of the power source is positive. (4F) When the polarity of the power source is negative, [a1] → [d1] →
It operates in the order of [b1], and when the polarity of the power supply is positive, [a
2]->[d2]-> [b2].

【0048】(2A)電源の極性が負のときは[a1]
→[d1]→[f]の順に動作し、電源の極性が正のと
きは[a2]→[d2]→[f]の順に動作するように
構成された制御装置を備える実施の形態。 (4E)電源の極性が負のときは[a1]→[d1]→
[c1]の順に動作し、電源の極性が正のときは[a
2]→[d2]→[c2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(2A) When the polarity of the power source is negative, [a1]
An embodiment provided with a control device configured to operate in the order of [d1] → [f] and to operate in the order of [a2] → [d2] → [f] when the power supply polarity is positive. (4E) When the polarity of the power source is negative, [a1] → [d1] →
It operates in the order of [c1], and when the polarity of the power source is positive, [a
2]->[d2]-> [c2].

【0049】(4E1)電源の極性が負のときは[a
1]→[d1]→[c1]→[f]の順に動作し、電源
の極性が正のときは[a2]→[d2]→[c2]→
[f]の順に動作するように構成された制御装置を備え
る実施の形態。 (4E2)電源の極性が負のときは[a1]→[d1]
→[f]→[c1]の順に動作し、電源の極性が正のと
きは[a2]→[d2]→[f]→[c2]の順に動作
するように構成された制御装置を備える実施の形態。
(4E1) When the polarity of the power source is negative, [a
1] → [d1] → [c1] → [f], and when the power supply polarity is positive, [a2] → [d2] → [c2] →
An embodiment including a control device configured to operate in the order of [f]. (4E2) [a1] → [d1] when the polarity of the power supply is negative
->[F]-> [c1] are operated in this order, and when the polarity of the power supply is positive, a control device configured to operate in the order of [a2]->[d2]->[f]-> [c2] is implemented. Form of.

【0050】(3A”)電源の極性が負のときは[a
1]→[f]→[e1]の順に動作し、電源の極性が正
のときは[a2]→[f]→[e2]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (3B”)電源の極性が負のときは[a1]→[f]→
[b1]の順に動作し、電源の極性が正のときは[a
2]→[f]→[b2]の順に動作するように構成され
た制御装置を備える実施の形態。
(3A ") When the polarity of the power source is negative, [a
1] → [f] → [e1], and a control device configured to operate in the order of [a2] → [f] → [e2] when the polarity of the power source is positive. . (3B ") When the polarity of the power supply is negative, [a1] → [f] →
It operates in the order of [b1], and when the polarity of the power supply is positive, [a
2]->[f]-> [b2].

【0051】(4G)電源の極性が負のときは[a1]
→[c1]→[e1]の順に動作し、電源の極性が正の
ときは[a2]→[c2]→[e2]の順に動作するよ
うに構成された制御装置を備える実施の形態。 (4I)電源の極性が負のときは[a1]→[c1]→
[b1]の順に動作し、電源の極性が正のときは[a
2]→[c2]→[b2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(4G) When the polarity of the power source is negative, [a1]
An embodiment provided with a control device configured to operate in the order of [c1] → [e1] and to operate in the order of [a2] → [c2] → [e2] when the polarity of the power source is positive. (4I) When the polarity of the power source is negative, [a1] → [c1] →
It operates in the order of [b1], and when the polarity of the power supply is positive, [a
2]->[c2]-> [b2].

【0052】(4C3)電源の極性が負のときは[a
1]→[f]→[b1]→[e1]の順に動作し、電源
の極性が正のときは[a2]→[f]→[b2]→[e
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4G2)電源の極性が負のときは[a1]→[c1]
→[f]→[e1]の順に動作し、電源の極性が正のと
きは[a2]→[c2]→[f]→[e2]の順に動作
するように構成された制御装置を備える実施の形態。
(4C3) When the polarity of the power source is negative, [a
1] → [f] → [b1] → [e1], and when the power supply polarity is positive, [a2] → [f] → [b2] → [e
2] An embodiment including a control device configured to operate in the order of [2]. (4G2) [a1] → [c1] when the polarity of the power supply is negative
→ [f] → [e1] in order, and when the polarity of the power source is positive, a control device is configured to operate in the order of [a2] → [c2] → [f] → [e2]. Form of.

【0053】(4G3)電源の極性が負のときは[a
1]→[f]→[c1]→[e1]の順に動作し、電源
の極性が正のときは[a2]→[f]→[c2]→[e
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4I2)電源の極性が負のときは[a1]→[c1]
→[f]→[b1]の順に動作し、電源の極性が正のと
きは[a2]→[c2]→[f]→[b2]の順に動作
するように構成された制御装置を備える実施の形態。
(4G3) When the polarity of the power source is negative, [a
1] → [f] → [c1] → [e1], and when the power supply polarity is positive, [a2] → [f] → [c2] → [e
2] An embodiment including a control device configured to operate in the order of [2]. (4I2) [a1] → [c1] when the power supply polarity is negative
->[F]-> [b1] in order, and when the polarity of the power source is positive, [a2]->[c2]->[f]-> [b2] Form of.

【0054】(4I3)電源の極性が負のときは[a
1]→[f]→[c1]→[b1]の順に動作し、電源
の極性が正のときは[a2]→[f]→[c2]→[b
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4J3)電源の極性が負のときは[a1]→[f]→
[e1]→[b1]の順に動作し、電源の極性が正のと
きは[a2]→[f]→[e2]→[b2]の順に動作
するように構成された制御装置を備える実施の形態。
(4I3) When the polarity of the power source is negative, [a
1] → [f] → [c1] → [b1], and when the power supply polarity is positive, [a2] → [f] → [c2] → [b
2] An embodiment including a control device configured to operate in the order of [2]. (4J3) When the power supply polarity is negative, [a1] → [f] →
An embodiment provided with a control device configured to operate in the order of [e1] → [b1] and to operate in the order of [a2] → [f] → [e2] → [b2] when the polarity of the power source is positive. Form.

【0055】(2B)電源の極性が負のときは[a1]
→[f]→[d1]の順に動作し、電源の極性が正のと
きは[a2]→[f]→[d2]の順に動作するように
構成された制御装置を備える実施の形態。 (4H)電源の極性が負のときは[a1]→[c1]→
[d1]の順に動作し、電源の極性が正のときは[a
2]→[c2]→[d2]の順に動作するように構成さ
れた制御装置を備える実施の形態。
(2B) When the polarity of the power source is negative, [a1]
An embodiment including a control device configured to operate in the order of [f] → [d1] and to operate in the order of [a2] → [f] → [d2] when the polarity of the power source is positive. (4H) When the polarity of the power source is negative, [a1] → [c1] →
It operates in the order of [d1], and when the polarity of the power source is positive, [a
2]->[c2]-> [d2].

【0056】(4H2)電源の極性が負のときは[a
1]→[c1]→[f]→[d1]の順に動作し、電源
の極性が正のときは[a2]→[c2]→[f]→[d
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4H3)電源の極性が負のときは[a1]→[f]→
[c1]→[d1]の順に動作し、電源の極性が正のと
きは[a2]→[f]→[c2]→[d2]の順に動作
するように構成された制御装置を備える実施の形態。
(4H2) When the polarity of the power supply is negative, [a
1] → [c1] → [f] → [d1], and when the power supply polarity is positive, [a2] → [c2] → [f] → [d
2] An embodiment including a control device configured to operate in the order of [2]. (4H3) When the polarity of the power source is negative, [a1] → [f] →
An embodiment provided with a control device configured to operate in the order of [c1] → [d1] and to operate in the order of [a2] → [f] → [c2] → [d2] when the polarity of the power source is positive. Form.

【0057】(4B1)電源の極性が負のときは[a
1]→[b1]→[d1]→[f]の順に動作し、電源
の極性が正のときは[a2]→[b2]→[d2]→
[f]の順に動作するように構成された制御装置を備え
る実施の形態。 (4K1)電源の極性が負のときは[a1]→[e1]
→[d1]→[f]の順に動作し、電源の極性が正のと
きは[a2]→[e2]→[d2]→[f]の順に動作
するように構成された制御装置を備える実施の形態。
(4B1) When the polarity of the power source is negative, [a
1] → [b1] → [d1] → [f], and when the power supply polarity is positive, [a2] → [b2] → [d2] →
An embodiment including a control device configured to operate in the order of [f]. (4K1) [a1] → [e1] when the polarity of the power supply is negative
->[D1]-> [f] is operated in order, and a control device configured to operate in the order of [a2]->[e2]->[d2]-> [f] when the polarity of the power supply is positive is provided. Form of.

【0058】(4B2)電源の極性が負のときは[a
1]→[b1]→[f]→[d1]の順に動作し、電源
の極性が正のときは[a2]→[b2]→[f]→[d
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4K2)電源の極性が負のときは[a1]→[e1]
→[f]→[d1]の順に動作し、電源の極性が正のと
きは[a2]→[e2]→[f]→[d2]の順に動作
するように構成された制御装置を備える実施の形態。
(4B2) When the polarity of the power source is negative, [a
1] → [b1] → [f] → [d1], and when the power supply polarity is positive, [a2] → [b2] → [f] → [d
2] An embodiment including a control device configured to operate in the order of [2]. (4K2) [a1] → [e1] when the polarity of the power supply is negative
->[F]-> [d1] in order, and when the polarity of the power source is positive, [a2]->[e2]->[f]-> [d2] Form of.

【0059】(4D1)電源の極性が負のときは[a
1]→[d1]→[e1]→[f]の順に動作し、電源
の極性が正のときは[a2]→[d2]→[e2]→
[f]の順に動作するように構成された制御装置を備え
る実施の形態。 (4F1)電源の極性が負のときは[a1]→[d1]
→[b1]→[f]の順に動作し、電源の極性が正のと
きは[a2]→[d2]→[b2]→[f]の順に動作
するように構成された制御装置を備える実施の形態。
(4D1) When the polarity of the power supply is negative, [a
1] → [d1] → [e1] → [f], and when the power supply polarity is positive, [a2] → [d2] → [e2] →
An embodiment including a control device configured to operate in the order of [f]. (4F1) [a1] → [d1] when the polarity of the power supply is negative
->[B1]-> [f] are operated in this order, and a control device configured to operate in the order of [a2]->[d2]->[b2]-> [f] when the polarity of the power supply is positive. Form of.

【0060】(4D2)電源の極性が負のときは[a
1]→[d1]→[f]→[e1]の順に動作し、電源
の極性が正のときは[a2]→[d2]→[f]→[e
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4F2)電源の極性が負のときは[a1]→[d1]
→[f]→[b1]の順に動作し、電源の極性が正のと
きは[a2]→[d2]→[f]→[b2]の順に動作
するように構成された制御装置を備える実施の形態。
(4D2) When the polarity of the power source is negative, [a
1] → [d1] → [f] → [e1], and when the power supply polarity is positive, [a2] → [d2] → [f] → [e
2] An embodiment including a control device configured to operate in the order of [2]. (4F2) [a1] → [d1] when the polarity of the power supply is negative
->[F]-> [b1] are operated in this order, and a control device configured to operate in the order of [a2]->[d2]->[f]-> [b2] when the polarity of the power supply is positive Form of.

【0061】(4B3)電源の極性が負のときは[a
1]→[f]→[b1]→[d1]の順に動作し、電源
の極性が正のときは[a2]→[f]→[b2]→[d
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4K3)電源の極性が負のときは[a1]→[f]→
[e1]→[d1]の順に動作し、電源の極性が正のと
きは[a2]→[f]→[e2]→[d2]の順に動作
するように構成された制御装置を備える実施の形態。
(4B3) When the polarity of the power supply is negative, [a
1] → [f] → [b1] → [d1], and when the power supply polarity is positive, [a2] → [f] → [b2] → [d
2] An embodiment including a control device configured to operate in the order of [2]. (4K3) When the power supply polarity is negative, [a1] → [f] →
An embodiment provided with a control device configured to operate in the order of [e1] → [d1] and to operate in the order of [a2] → [f] → [e2] → [d2] when the polarity of the power source is positive. Form.

【0062】(4D3)電源の極性が負のときは[a
1]→[f]→[d1]→[e1]の順に動作し、電源
の極性が正のときは[a2]→[f]→[d2]→[e
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4F3)電源の極性が負のときは[a1]→[f]→
[d1]→[b1]の順に動作し、電源の極性が正のと
きは[a2]→[f]→[d2]→[b2]の順に動作
するように構成された制御装置を備える実施の形態。
(4D3) When the polarity of the power source is negative, [a
1] → [f] → [d1] → [e1], and when the power supply polarity is positive, [a2] → [f] → [d2] → [e
2] An embodiment including a control device configured to operate in the order of [2]. (4F3) When the polarity of the power supply is negative, [a1] → [f] →
An embodiment provided with a control device configured to operate in the order of [d1] → [b1] and to operate in the order of [a2] → [f] → [d2] → [b2] when the polarity of the power source is positive. Form.

【0063】(4C2)電源の極性が負のときは[a
1]→[b1]→[f]→[e1]の順に動作し、電源
の極性が正のときは[a2]→[b2]→[f]→[e
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4J2)電源の極性が負のときは[a1]→[e1]
→[f]→[b1]の順に動作し、電源の極性が正のと
きは[a2]→[e2]→[f]→[b2]の順に動作
するように構成された制御装置を備える実施の形態。
(4C2) When the polarity of the power source is negative, [a
1] → [b1] → [f] → [e1], and when the polarity of the power source is positive, [a2] → [b2] → [f] → [e
2] An embodiment including a control device configured to operate in the order of [2]. (4J2) [a1] → [e1] when the polarity of the power supply is negative
→ [f] → [b1] in order, and when the polarity of the power source is positive, [a2] → [e2] → [f] → [b2] Form of.

【0064】(4A3)電源の極性が負のときは[a
1]→[f]→[b1]→[c1]の順に動作し、電源
の極性が正のときは[a2]→[f]→[b2]→[c
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4G1)電源の極性が負のときは[a1]→[c1]
→[e1]→[f]の順に動作し、電源の極性が正のと
きは[a2]→[c2]→[e2]→[f]の順に動作
するように構成された制御装置を備える実施の形態。
(4A3) When the polarity of the power source is negative, [a
1] → [f] → [b1] → [c1], and when the power supply polarity is positive, [a2] → [f] → [b2] → [c
2] An embodiment including a control device configured to operate in the order of [2]. (4G1) [a1] → [c1] when the polarity of the power supply is negative
->[E1]-> [f] are operated in this order, and a control device configured to operate in the order of [a2]->[c2]->[e2]-> [f] when the power supply polarity is positive is implemented. Form of.

【0065】(4I1)電源の極性が負のときは[a
1]→[c1]→[b1]→[f]の順に動作し、電源
の極性が正のときは[a2]→[c2]→[b2]→
[f]の順に動作するように構成された制御装置を備え
る実施の形態。 (4L3)電源の極性が負のときは[a1]→[f]→
[e1]→[c1]の順に動作し、電源の極性が正のと
きは[a2]→[f]→[e2]→[c2]の順に動作
するように構成された制御装置を備える実施の形態。
(4I1) When the polarity of the power source is negative, [a
1] → [c1] → [b1] → [f], and when the power supply polarity is positive, [a2] → [c2] → [b2] →
An embodiment including a control device configured to operate in the order of [f]. (4L3) When the power supply polarity is negative, [a1] → [f] →
An embodiment provided with a control device configured to operate in the order of [e1] → [c1] and to operate in the order of [a2] → [f] → [e2] → [c2] when the polarity of the power source is positive. Form.

【0066】(4E3)電源の極性が負のときは[a
1]→[f]→[d1]→[c1]の順に動作し、電源
の極性が正のときは[a2]→[f]→[d2]→[c
2]の順に動作するように構成された制御装置を備える
実施の形態。 (4H1)電源の極性が負のときは[a1]→[c1]
→[d1]→[f]の順に動作し、電源の極性が正のと
きは[a2]→[c2]→[d2]→[f]の順に動作
するように構成された制御装置を備える実施の形態。 また、電源の極性が負のときのスイッチング素子Q4の
寄生ダイオードを電流が流れる期間、及び、電源の極性
が正のときのスイッチング素子Q3の寄生ダイオードを
電流が流れる期間の当該素子のゲート・ソース間に電圧
を印加しても良い。
(4E3) When the polarity of the power source is negative, [a
1] → [f] → [d1] → [c1], and when the power supply polarity is positive, [a2] → [f] → [d2] → [c
2] An embodiment including a control device configured to operate in the order of [2]. (4H1) [a1] → [c1] when the power supply polarity is negative
->[D1]-> [f] is operated in this order, and when the polarity of the power supply is positive, a control device configured to operate in the order of [a2]->[c2]->[d2]-> [f] is implemented. Form of. Further, the gate / source of the element during the period when current flows through the parasitic diode of the switching element Q4 when the polarity of the power source is negative and during the period when current flows through the parasitic diode of the switching element Q3 when the polarity of the power source is positive. A voltage may be applied between them.

【0067】以上の各実施の形態において、負荷への出
力は電源に同期した低周波の矩形波とすることが好まし
い。また、負荷としては放電灯を使用することができる
が、これに限定するものではない。
In each of the above embodiments, the output to the load is preferably a low frequency rectangular wave synchronized with the power supply. A discharge lamp can be used as the load, but the load is not limited to this.

【0068】[0068]

【実施例】【Example】

(第1の実施例)図1に第1の実施例を示す。この電源
装置は、第1、第2の電界効果トランジスタQ1、Q2
の直列回路と、第3、第4の電界効果トランジスタQ
1、Q2の直列回路と、2つの整流素子D5、D6の直
列回路を、キャパシタC1と並列に接続し、第1、第2
の電界効果トランジスタQ1、Q2の接続点と、2つの
整流素子D5、D6の接続点との間に、図示しないフィ
ルタを介して接続された電源AC及び第1のインダクタ
L1からなる直列回路を接続し、第1、第2の電界効果
トランジスタQ1、Q2の接続点と、第3、第4の電界
効果トランジスタQ3、Q4の接続点との間に、負荷回
路L及び第2のインダクタL2からなる直列回路を接続
したものである。電源ACの一端は第1、第2の電界効
果トランジスタQ1、Q2の接続点と一致するように接
続されており、負荷回路Lの一端は第1、第2の電界効
果トランジスタQ1、Q2の接続点と一致するように接
続されている。
(First Embodiment) FIG. 1 shows a first embodiment. This power supply device includes first and second field effect transistors Q1 and Q2.
Series circuit and third and fourth field effect transistors Q
A series circuit of 1 and Q2 and a series circuit of two rectifying elements D5 and D6 are connected in parallel with the capacitor C1, and the first and second
A series circuit composed of a power supply AC and a first inductor L1 connected via a filter (not shown) is connected between the connection point of the field effect transistors Q1 and Q2 and the connection point of the two rectifying elements D5 and D6. A load circuit L and a second inductor L2 are provided between the connection point of the first and second field effect transistors Q1 and Q2 and the connection point of the third and fourth field effect transistors Q3 and Q4. A series circuit is connected. One end of the power supply AC is connected so as to coincide with the connection point of the first and second field effect transistors Q1 and Q2, and one end of the load circuit L is connected to the first and second field effect transistors Q1 and Q2. Connected to match the points.

【0069】各電界効果トランジスタQ1〜Q4は制御
装置から与えられるオン/オフ信号により以下のように
スイッチング駆動される。まず、電源ACの極性が、図
2に示すように、第1、第2の電界効果トランジスタQ
1、Q2の接続点側が負のときには、第2及び第3の電
界効果トランジスタQ2、Q3をONする期間(図2
(a)参照)、第1及び第3の電界効果トランジスタQ
1、Q3をONする期間(図2(b)参照)、第1、第
2、第3、及び第4の電界効果トランジスタQ1、Q
2、Q3、Q4をOFFする期間(図2(c)参照)の
順に動作し、また、電源ACの極性が、図3に示すよう
に、第1、第2の電界効果トランジスタQ1、Q2の接
続点側が正のときには、第1及び第4の電界効果トラン
ジスタQ1、Q4をONする期間(図3(a)参照)、
第2及び第4の電界効果トランジスタQ2、Q4をON
する期間(図3(b)参照)、第1、第2、第3、及び
第4の電界効果トランジスタQ1、Q2、Q3、Q4を
OFFする期間(図3(c)参照)の順に動作するよう
に構成された制御装置CNTを具備する。
Each of the field effect transistors Q1 to Q4 is switching-driven as follows by an on / off signal given from the control device. First, as shown in FIG. 2, the polarity of the power supply AC is the first and second field effect transistors Q.
When the connection point side of 1 and Q2 is negative, the period during which the second and third field effect transistors Q2 and Q3 are turned on (see FIG. 2).
(See (a)), first and third field effect transistors Q
1 and Q3 are turned on (see FIG. 2B), first, second, third and fourth field effect transistors Q1 and Q
2, Q3, Q4 are turned off (see FIG. 2 (c)) in this order, and the polarity of the power supply AC is as shown in FIG. 3 for the first and second field effect transistors Q1, Q2. When the connection point side is positive, the period during which the first and fourth field effect transistors Q1 and Q4 are turned on (see FIG. 3A),
Turning on the second and fourth field effect transistors Q2 and Q4
During the period (see FIG. 3B), the period during which the first, second, third, and fourth field effect transistors Q1, Q2, Q3, and Q4 are turned off (see FIG. 3C). The controller CNT configured as described above is provided.

【0070】この電源装置は、昇圧チョッパ回路を構成
する第1の電力変換回路と、降圧チョッパ回路を構成す
る第2の電力変換回路から構成されており、第1、第2
の電界効果トランジスタQ1、Q2が第1及び第2の電
力変換回路に兼用されている。電源ACの極性が、図2
に示すように、第1、第2の電界効果トランジスタQ
1、Q2の接続点側が負のときの動作を、昇圧チョッパ
回路を構成する第1の電力変換回路と、降圧チョッパ回
路を構成する第2の電力変換回路に関して説明する。
This power supply device is composed of a first power conversion circuit which constitutes a step-up chopper circuit and a second power conversion circuit which constitutes a step-down chopper circuit.
The field effect transistors Q1 and Q2 are also used for the first and second power conversion circuits. The polarity of the power supply AC is
, The first and second field effect transistors Q
The operation when the connection point side of 1 and Q2 is negative will be described with respect to the first power conversion circuit forming the step-up chopper circuit and the second power conversion circuit forming the step-down chopper circuit.

【0071】まず、昇圧チョッパ回路を構成する第1の
電力変換回路に関して、第1及び第3の電界効果トラン
ジスタQ1、Q3をONする期間(図2(b)参照)
は、昇圧チョッパのチョークとして作用する、第1のイ
ンダクタL1にエネルギーを充電する期間であり、第
1、第2、第3、及び第4の電界効果トランジスタQ
1、Q2、Q3、Q4をOFFする期間(図2(c)参
照)、及び第2及び第3の電界効果トランジスタQ2、
Q3をONする期間(図2(a)参照)は、第1のイン
ダクタL1に蓄えられたエネルギーを放出する期間であ
る。
First, with respect to the first power conversion circuit that constitutes the boost chopper circuit, a period during which the first and third field effect transistors Q1 and Q3 are turned on (see FIG. 2B).
Is a period for charging the first inductor L1 with energy, which acts as a choke of the boost chopper, and includes the first, second, third, and fourth field-effect transistors Q.
A period in which 1, Q2, Q3, and Q4 are turned off (see FIG. 2C), and second and third field effect transistors Q2,
The period in which Q3 is turned on (see FIG. 2A) is a period in which the energy stored in the first inductor L1 is discharged.

【0072】次に、降圧チョッパ回路を構成する第2の
電力変換回路に関して、第2及び第3の電界効果トラン
ジスタQ2、Q3をONする期間(図2(a)参照)
は、降圧チョッパのチョークとして作用する、第2のイ
ンダクタL2にエネルギーを充電する期間であり、第1
及び第3の電界効果トランジスタQ1、Q3をONする
期間(図2(b)参照)、及び第1、第2、第3、及び
第4の電界効果トランジスタQ1、Q2、Q3、Q4を
OFFする期間(図2(c)参照)は、第2のインダク
タL2に蓄えられたエネルギーを放出する期間である。
Next, regarding the second power conversion circuit which constitutes the step-down chopper circuit, the period during which the second and third field effect transistors Q2 and Q3 are turned on (see FIG. 2A).
Is a period during which the second inductor L2, which acts as the choke of the step-down chopper, is charged with energy.
And a period in which the third field effect transistors Q1 and Q3 are turned on (see FIG. 2B), and the first, second, third, and fourth field effect transistors Q1, Q2, Q3, and Q4 are turned off. The period (see FIG. 2C) is a period for discharging the energy stored in the second inductor L2.

【0073】電流のループに着目してこれらを説明する
と、第2及び第3の電界効果トランジスタQ2、Q3を
ONする期間(図2(a)参照)は、第1の電力変換回
路CNV1の電流が、第1のインダクタL1、第1の整
流素子D5、キャパシタEC、第2の電界効果トランジ
スタQ2、及び電源ACから成る閉ループを構成する状
態と、第2の電力変換回路CNV2の電流が、キャパシ
タEC、第3の電界効果トランジスタQ3、第2のイン
ダクタL2、負荷回路L、及び第2の電界効果トランジ
スタQ2から成る閉ループを構成する状態とが同時に成
立する期間(この期間をT1とする)である。また、第
1及び第3の電界効果トランジスタQ1、Q3をONす
る期間(図2(b)参照)は、第1の電力変換回路CN
V1の電流が、電源AC、第1のインダクタL1、第1
の整流素子D5、及び第1の電界効果トランジスタQ1
から成る閉ループを構成する状態と、第2の電力変換回
路CNV2の電流が、第2のインダクタL2、負荷回路
L、第1の電界効果トランジスタQ1、及び第3の電界
効果トランジスタQ3から成る閉ループを構成する状態
とが同時に成立する期間(この期間をT2とする)であ
る。さらに、第1、第2、第3、及び第4の電界効果ト
ランジスタQ1、Q2、Q3、Q4をOFFする期間
(図2(c)参照)は、第1の電力変換回路CNV1の
電流が、第1のインダクタL1、第1の整流素子D5、
キャパシタEC、及び第2の電界効果トランジスタQ
2、電源ACから成る閉ループを構成する状態と、第2
の電力変換回路CNV2の電流が、第2のインダクタL
2、負荷回路L、第2の電界効果トランジスタQ2、及
び第4の電界効果トランジスタQ4から成る閉ループを
構成する状態とが同時に成立する期間(この期間をT3
とする)である。
The current loop of the first power conversion circuit CNV1 will be described during the period in which the second and third field effect transistors Q2 and Q3 are turned on (see FIG. 2A). Is a closed loop composed of the first inductor L1, the first rectifying element D5, the capacitor EC, the second field effect transistor Q2, and the power supply AC, and the current of the second power conversion circuit CNV2 is In a period in which the EC, the third field effect transistor Q3, the second inductor L2, the load circuit L, and the state forming the closed loop including the second field effect transistor Q2 are simultaneously established (this period is referred to as T1). is there. In addition, during the period in which the first and third field effect transistors Q1 and Q3 are turned on (see FIG. 2B), the first power conversion circuit CN
The current of V1 is the power supply AC, the first inductor L1, the first
Rectifying element D5 and first field effect transistor Q1
And a current of the second power conversion circuit CNV2 causes a closed loop composed of the second inductor L2, the load circuit L, the first field effect transistor Q1 and the third field effect transistor Q3. This is a period in which the constituent states are simultaneously established (this period is referred to as T2). Furthermore, during the period in which the first, second, third, and fourth field effect transistors Q1, Q2, Q3, and Q4 are turned off (see FIG. 2C), the current of the first power conversion circuit CNV1 is A first inductor L1, a first rectifying element D5,
Capacitor EC and second field effect transistor Q
2. a state of forming a closed loop composed of a power supply AC, and a second
Current of the power conversion circuit CNV2 of the second inductor L
2, a load circuit L, a second field effect transistor Q2 and a fourth field effect transistor Q4 and a state forming a closed loop at the same time (this period is T3
It is).

【0074】上記T1の期間では、第2の電界効果トラ
ンジスタQ2に流入する第2の電力変換回路CNV2に
よる正方向の電流と第1の電力変換回路CNV1による
逆方向の電流が重畳されることにより、第2の電界効果
トランジスタQ2を流れる電流は低減され、スイッチン
グロスが減少する効果を奏する。上記T2の期間では、
第1の電界効果トランジスタQ1に流入する第1の電力
変換回路CNV1による正方向の電流と第2の電力変換
回路CNV2による逆方向の電流が重畳されることによ
り、第1の電界効果トランジスタQ1を流れる電流は低
減され、スイッチングロスが減少する効果を奏する。上
記T3の期間では、第2の電界効果トランジスタQ2に
流入する第2の電力変換回路CNV2による正方向の電
流と第1の電力変換回路CNV1による逆方向の電流が
重畳されることにより、第2の電界効果トランジスタQ
2を流れる電流は低減され、スイッチングロスが減少す
る効果を奏する。
During the period of T1, the forward current due to the second power conversion circuit CNV2 flowing into the second field effect transistor Q2 and the reverse current due to the first power conversion circuit CNV1 are superposed. , The current flowing through the second field effect transistor Q2 is reduced, and the switching loss is reduced. In the period of T2 above,
By superimposing the current in the positive direction by the first power conversion circuit CNV1 flowing into the first field effect transistor Q1 and the current in the reverse direction by the second power conversion circuit CNV2, the first field effect transistor Q1 is The flowing current is reduced, and the switching loss is reduced. During the period of T3, the current in the positive direction by the second power conversion circuit CNV2 flowing into the second field effect transistor Q2 and the current in the reverse direction by the first power conversion circuit CNV1 are superposed, so that the second current is generated. Field effect transistor Q
The current flowing through 2 is reduced, and switching loss is reduced.

【0075】電源ACの極性が逆極性のときの動作を図
3に示す。また、各部の波形を図8に示す。図中、IL
1は第1のインダクタL1に流れる電流、IL2は第2
のインダクタL2に流れる電流、IL2−IL1は第2
のインダクタL2に流れる電流と第1のインダクタL1
に流れる電流の差、IQ1は第1の電界効果トランジス
タQ1に流れる電流、IQ2は第2の電界効果トランジ
スタQ2に流れる電流、IQ3は第3の電界効果トラン
ジスタQ3に流れる電流、IQ4は第4の電界効果トラ
ンジスタQ4に流れる電流、VQ1GS〜VQ4GSは
それぞれ第1〜第4の電界効果トランジスタQ1〜Q4
のゲート・ソース間に供給されるドライブ信号である。
図8にはスイッチングの1周期分の波形を示しており、
t0〜t1の期間がT1、t1〜t2の期間がT2、t
2〜t3(=t0)の期間がT3に相当する。
The operation when the polarity of the power supply AC is opposite is shown in FIG. The waveform of each part is shown in FIG. IL in the figure
1 is the current flowing through the first inductor L1 and IL2 is the second
Current flowing in the inductor L2, IL2-IL1 is the second
Current flowing in the inductor L2 of the first inductor L1
Of the current flowing through the first field effect transistor Q1, IQ2 is the current flowing through the second field effect transistor Q2, IQ3 is the current flowing through the third field effect transistor Q3, and IQ4 is the fourth current flowing through the third field effect transistor Q3. Currents flowing in the field effect transistor Q4 and VQ1GS to VQ4GS are respectively the first to fourth field effect transistors Q1 to Q4.
Is a drive signal supplied between the gate and source of the.
Figure 8 shows the waveform for one cycle of switching.
The period from t0 to t1 is T1, the period from t1 to t2 is T2, t
The period of 2 to t3 (= t0) corresponds to T3.

【0076】(第2の実施例)第2の実施例として、電
源電圧が低い場合や、第1のインダクタL1が大きい場
合等の動作を説明する。回路構成及びスイッチングの動
作については第1の実施例と同じであるが、電流ループ
が一部異なる。電源ACの極性が、図4に示すように、
第1、第2の電界効果トランジスタQ1、Q2の接続点
側が負のときの電流ループについて説明する。まず、第
2及び第3の電界効果トランジスタQ2、Q3をONす
る期間(図4(a)参照)は、第2の電力変換回路CN
V2の電流が、キャパシタEC、第3の電界効果トラン
ジスタQ3、第2のインダクタL2、負荷回路L、及び
第2の電界効果トランジスタQ2から成る閉ループを構
成する状態が成立する期間(この期間をT1とする)で
ある。次に、第1及び第3の電界効果トランジスタQ
1、Q3をONする期間(図4(b)参照)は、第1の
電力変換回路の電流が、電源AC、第1のインダクタL
1、第1の整流素子D5、及び第1の電界効果トランジ
スタQ1から成る閉ループを構成する状態と、第2の電
力変換回路の電流が、第2のインダクタL2、負荷回路
L、第1の電界効果トランジスタQ1、及び第3の電界
効果トランジスタQ3から成る閉ループを構成する状態
とが同時に成立する期間(この期間をT2とする)であ
る。また、第1、第2、第3、及び第4の電界効果トラ
ンジスタQ1、Q2、Q3、Q4をOFFする期間(図
4(c)又は(d)参照)は、第1のインダクタL1に
流れる電流と、第2のインダクタL2に流れる電流との
大小関係によって、次の2つの状態が存在する。
(Second Embodiment) As a second embodiment, the operation when the power supply voltage is low or when the first inductor L1 is large will be described. The circuit configuration and the switching operation are the same as those in the first embodiment, but the current loop is partially different. The polarity of the power supply AC is, as shown in FIG.
The current loop when the connection point side of the first and second field effect transistors Q1 and Q2 is negative will be described. First, during the period in which the second and third field effect transistors Q2 and Q3 are turned on (see FIG. 4A), the second power conversion circuit CN is
A period in which the current of V2 forms a closed loop composed of the capacitor EC, the third field effect transistor Q3, the second inductor L2, the load circuit L, and the second field effect transistor Q2 (this period is T1. It is). Next, the first and third field effect transistors Q
During the period in which 1 and Q3 are turned on (see FIG. 4B), the current of the first power conversion circuit is the power supply AC and the first inductor L.
1, the first rectifying element D5 and the first field effect transistor Q1 form a closed loop, and the current of the second power conversion circuit changes the second inductor L2, the load circuit L, and the first electric field. This is a period (this period is referred to as T2) in which a state forming a closed loop including the effect transistor Q1 and the third field effect transistor Q3 is simultaneously established. Further, during the period in which the first, second, third, and fourth field effect transistors Q1, Q2, Q3, Q4 are turned off (see FIG. 4 (c) or (d)), the current flows through the first inductor L1. There are the following two states depending on the magnitude relation between the current and the current flowing through the second inductor L2.

【0077】第1のインダクタL1の電流の絶対値が、
第2のインダクタL2の電流の絶対値よりも小さい場合
(図4(c)参照)には、第1の電力変換回路CNV1
の電流が、電源AC、第1のインダクタL1、第1の整
流素子D5、及び第1の電界効果トランジスタQ1から
成る閉ループを構成する状態と、第2の電力変換回路C
NV2の電流が、第2のインダクタL2、負荷回路L、
第1の電界効果トランジスタQ1、キャパシタEC、及
び第4の電界効果トランジスタQ4から成る閉ループを
構成する状態とが同時に成立する期間(この期間をT3
とする)となる。また、第1のインダクタL1の電流の
絶対値が、第2のインダクタL2の電流の絶対値に一致
する(図4(d)参照)と、第1の電力変換回路CNV
1及び第2の電力変換回路CNV2からの電流が互いに
打ち消された結果、兼用されたSW素子に流入する電流
の総和が0となり、事実上、各々の電力変換回路内部
で、上記の兼用されたSW素子を経る電流の閉ループが
構成されず、第1のインダクタL1、第1の整流素子D
5、キャパシタEC、第4の電界効果トランジスタQ
4、第2のインダクタL2、負荷回路L、及び電源AC
から成る閉ループを構成する状態が成立する期間(この
期間をT4とする)となる。
The absolute value of the current of the first inductor L1 is
When it is smaller than the absolute value of the current of the second inductor L2 (see FIG. 4C), the first power conversion circuit CNV1
Current of the power supply AC, the first inductor L1, the first rectifying element D5, and the first field effect transistor Q1 to form a closed loop, and the second power conversion circuit C
The current of NV2 is the second inductor L2, the load circuit L,
A period in which a closed loop including the first field effect transistor Q1, the capacitor EC, and the fourth field effect transistor Q4 is simultaneously established (this period is referred to as T3
And). Further, when the absolute value of the current of the first inductor L1 matches the absolute value of the current of the second inductor L2 (see FIG. 4D), the first power conversion circuit CNV
As a result of the currents from the first and second power conversion circuits CNV2 being canceled by each other, the sum of the currents flowing into the dual-purpose SW elements becomes 0, and the above-mentioned dual-purpose is actually used in each power conversion circuit. The closed loop of the current passing through the SW element is not formed, and the first inductor L1 and the first rectifying element D
5, capacitor EC, fourth field effect transistor Q
4, second inductor L2, load circuit L, and power supply AC
Is a period (this period is referred to as T4) in which the state forming the closed loop consisting of is established.

【0078】以上の各期間T1〜T4を、昇圧チョッパ
回路を構成する第1の電力変換回路と、降圧チョッパ回
路を構成する第2の電力変換回路に関して説明すると、
昇圧チョッパ回路を構成する第1の電力変換回路に関し
て、T2及びT3の期間は、昇圧チョッパのチョークと
して作用する、第1のインダクタL1にエネルギーを充
電する期間であり、T4の期間は、第1のインダクタL
1に蓄えられたエネルギーを放出する期間である。ま
た、降圧チョッパ回路を構成する第2の電力変換回路に
関して、T1の期間は、降圧チョッパのチョークとして
作用する、第2のインダクタL2にエネルギーを充電す
る期間であり、T2、T3及びT4期間は、第2のイン
ダクタL2に蓄えられたエネルギーを放出する期間であ
る。
Each of the above periods T1 to T4 will be described with respect to the first power conversion circuit forming the step-up chopper circuit and the second power conversion circuit forming the step-down chopper circuit.
Regarding the first power conversion circuit that constitutes the step-up chopper circuit, the period of T2 and T3 is the period of charging the energy in the first inductor L1 that acts as the choke of the step-up chopper, and the period of T4 is the first period. Inductor L
It is a period for releasing the energy stored in 1. Further, regarding the second power conversion circuit that constitutes the step-down chopper circuit, the period T1 is a period in which the second inductor L2 that acts as a choke of the step-down chopper is charged with energy, and the periods T2, T3, and T4 are , The period during which the energy stored in the second inductor L2 is released.

【0079】T2の期間では、第1の電界効果トランジ
スタQ1に流入する第1の電力変換回路CNV1による
正方向の電流と第2の電力変換回路CNV2による逆方
向の電流が重畳されることにより、第1の電界効果トラ
ンジスタQ1を流れる電流は低減され、電力損失が減少
する効果を奏する。T3の期間では、第2の電界効果ト
ランジスタQ2に流入する第2の電力変換回路CNV2
による正方向の電流と第1の電力変換回路CNV1によ
る逆方向の電流が重畳されることにより、第2の電界効
果トランジスタQ2を流れる電流は低減され、電力損失
が減少する効果を奏する。T4の期間では、第1の電力
変換回路CNV1及び、第2の電力変換回路CNV2か
らの電流が互いに打ち消された結果、兼用されたSW素
子に流入する電流の総和が0となり、事実上、各々の電
力変換回路内部で、上記の兼用されたSW素子を経る電
流の閉ループが構成されないため、電力変換回路が動作
しているにもかかわらず、第1の電界効果トランジスタ
Q1及び、第2の電界効果トランジスタQ2に全く電流
が流れないため、電力損失が生じないといった効果を奏
する。
During the period of T2, the forward current due to the first power conversion circuit CNV1 flowing into the first field effect transistor Q1 and the reverse current due to the second power conversion circuit CNV2 are superposed, so that The current flowing through the first field effect transistor Q1 is reduced, and the power loss is reduced. During the period of T3, the second power conversion circuit CNV2 flowing into the second field effect transistor Q2.
By superimposing the current in the positive direction and the current in the reverse direction by the first power conversion circuit CNV1, the current flowing through the second field effect transistor Q2 is reduced, and the power loss is reduced. During the period of T4, the currents from the first power conversion circuit CNV1 and the second power conversion circuit CNV2 are canceled by each other, and as a result, the sum of the currents flowing into the dual-purpose SW element becomes 0, and in fact, Since the closed loop of the current passing through the dual-purpose SW element is not formed inside the power conversion circuit, the first field effect transistor Q1 and the second electric field are generated even though the power conversion circuit is operating. Since no current flows through the effect transistor Q2, there is an effect that no power loss occurs.

【0080】電源ACの極性が逆極性のときの動作を図
5に示す。また、各部の波形を図9に示す。図中、IL
1は第1のインダクタL1に流れる電流、IL2は第2
のインダクタL2に流れる電流、IL2−IL1は第2
のインダクタL2に流れる電流と第1のインダクタL1
に流れる電流の差、IQ1は第1の電界効果トランジス
タQ1に流れる電流、IQ2は第2の電界効果トランジ
スタQ2に流れる電流、IQ3は第3の電界効果トラン
ジスタQ3に流れる電流、IQ4は第4の電界効果トラ
ンジスタQ4に流れる電流、VQ1GS〜VQ4GSは
それぞれ第1〜第4の電界効果トランジスタQ1〜Q4
のゲート・ソース間に供給されるドライブ信号である。
図9にはスイッチングの1周期分の波形を示しており、
t0〜t1の期間がT1、t1〜t2の期間がT2、t
2〜t3の期間がT3、t3〜t4(=t0)の期間が
T4に相当する。
FIG. 5 shows the operation when the polarity of the power supply AC is opposite. Further, the waveform of each part is shown in FIG. IL in the figure
1 is the current flowing through the first inductor L1 and IL2 is the second
Current flowing in the inductor L2, IL2-IL1 is the second
Current flowing in the inductor L2 of the first inductor L1
Of the current flowing through the first field effect transistor Q1, IQ2 is the current flowing through the second field effect transistor Q2, IQ3 is the current flowing through the third field effect transistor Q3, and IQ4 is the fourth current flowing through the third field effect transistor Q3. Currents flowing in the field effect transistor Q4 and VQ1GS to VQ4GS are respectively the first to fourth field effect transistors Q1 to Q4.
Is a drive signal supplied between the gate and source of the.
Figure 9 shows the waveform for one cycle of switching.
The period from t0 to t1 is T1, the period from t1 to t2 is T2, t
The period from 2 to t3 corresponds to T3, and the period from t3 to t4 (= t0) corresponds to T4.

【0081】(第3の実施例)第3の実施例の回路構成
を図11に示す。回路構成上、第1の実施例と相違する
のは、キャパシタC1と並列に接続された、2つの整流
素子D5、D6の直列回路の代わりに、第5、第6の電
界効果トランジスタQ5、Q6の直列回路を有する点で
ある。各電界効果トランジスタQ1〜Q6は制御装置か
ら与えられるオン/オフ信号により以下のようにスイッ
チング駆動される。
(Third Embodiment) FIG. 11 shows the circuit configuration of the third embodiment. In terms of circuit configuration, what is different from the first embodiment is that instead of a series circuit of two rectifying elements D5 and D6 connected in parallel with a capacitor C1, fifth and sixth field effect transistors Q5 and Q6 are used. It has a series circuit of. Each of the field effect transistors Q1 to Q6 is switching-driven as follows by an on / off signal given from the control device.

【0082】まず、電源ACの極性が、図6に示すよう
に、第1、第2の電界効果トランジスタQ1、Q2の接
続点側が負のときには、第2、第3及び第6の電界効果
トランジスタQ2、Q3、Q6をONする期間(図6
(a)参照)、第3の電界効果トランジスタQ3をON
する期間(図6(b)又は(c)参照)、第1、第2、
第3、第4、第5、及び第6の電界効果トランジスタQ
1、Q2、Q3、Q4、Q5、Q6をOFFする期間
(図6(d)参照)の順に動作し、電源ACの極性が、
図7に示すように、第1、第2の電界効果トランジスタ
Q1、Q2の接続点側が正のときには、第1、第4及び
第5の電界効果トランジスタQ1、Q4、Q5をONす
る期間(図7(a)参照)、第2及び第4の電界効果ト
ランジスタQ2、Q4をONする期間(図7(b)又は
(c)参照)、第1、第2、第3、第4、第5、及び第
6の電界効果トランジスタQ1、Q2、Q3、Q4、Q
5、Q6をOFFする期間(図7(d)参照)の順に動
作する。
First, when the polarity of the power supply AC is negative on the connection point side of the first and second field effect transistors Q1 and Q2, as shown in FIG. 6, the second, third and sixth field effect transistors are formed. The period during which Q2, Q3, and Q6 are turned on (Fig. 6
(See (a)), the third field effect transistor Q3 is turned on.
Period (see FIG. 6 (b) or (c)), first, second,
Third, fourth, fifth and sixth field effect transistors Q
1, Q2, Q3, Q4, Q5, and Q6 operate in the order of the OFF period (see FIG. 6D), and the polarity of the power supply AC is
As shown in FIG. 7, when the connection point side of the first and second field effect transistors Q1 and Q2 is positive, the period during which the first, fourth and fifth field effect transistors Q1, Q4 and Q5 are turned on (see FIG. 7 (a)), a period during which the second and fourth field effect transistors Q2, Q4 are turned on (see FIG. 7 (b) or (c)), first, second, third, fourth, fifth , And a sixth field effect transistor Q1, Q2, Q3, Q4, Q
5 and Q6 are turned off in this order (see FIG. 7D).

【0083】第1、第2の実施例と同様、電源ACの極
性が、第1、第2の電界効果トランジスタQ1、Q2の
接続点側が負のときの動作を電流のループに着目して説
明すると、まず、第2、第3及び第6の電界効果トラン
ジスタQ2、Q3、Q6をONする期間(図6(a)参
照)は、第1の電力変換回路CNV1の電流が、電源A
C、第1のインダクタL1、第6の電界効果トランジス
タQ6、及び第2の電界効果トランジスタQ2から成る
閉ループを構成する状態と、第2の電力変換回路CNV
2の電流が、キャパシタEC、第3の電界効果トランジ
スタQ3、第2のインダクタL2、負荷回路L、及び第
2の電界効果トランジスタQ2から成る閉ループを構成
する状態とが同時に成立する期間(この期間をT1とす
る)である。次に、第3の電界効果トランジスタQ3を
ONする期間(図6(b)又は(c)参照)は、第1の
インダクタL1に流れる電流と、第2のインダクタL2
に流れる電流との大小関係によって、2つの状態が存在
する。
Similar to the first and second embodiments, the operation when the polarity of the power supply AC is negative on the connection point side of the first and second field effect transistors Q1 and Q2 will be described by focusing on the current loop. Then, first, during the period in which the second, third, and sixth field effect transistors Q2, Q3, and Q6 are turned on (see FIG. 6A), the current of the first power conversion circuit CNV1 changes to the power supply A.
C, a first inductor L1, a sixth field effect transistor Q6, and a second field effect transistor Q2, and a state forming a closed loop, and a second power conversion circuit CNV.
A period in which the current of No. 2 and the state of forming the closed loop including the capacitor EC, the third field effect transistor Q3, the second inductor L2, the load circuit L, and the second field effect transistor Q2 are simultaneously established (this period Is T1). Next, during the period in which the third field effect transistor Q3 is turned on (see FIG. 6B or 6C), the current flowing through the first inductor L1 and the second inductor L2
There are two states, depending on the magnitude relationship with the current flowing through.

【0084】第1のインダクタL1の電流の絶対値が第
2のインダクタL2の電流の絶対値よりも小さい場合
(図6(b)参照)は、第1の電力変換回路CNV1の
電流が、電源AC、第1のインダクタL1、第5の電界
効果トランジスタQ5、及び第1の電界効果トランジス
タQ1から或る閉ループを構成する状態と、第2の電力
変換回路CNV2の電流が、第2のインダクタL2、負
荷回路L、第1の電界効果トランジスタQ1、及び第3
の電界効果トランジスタQ3から成る閉ループを構成す
る状態とが同時に成立する期間(この期間をT2とす
る)となる。また、第1のインダクタL1の電流の絶対
値が第2のインダクタL2の電流の絶対値に一致する
(図6(c)参照)と、第1の電力変換回路CNV1及
び第2の電力変換回路CNV2からの電流が互いに打ち
消された結果、兼用されたSW素子に流入する電流の総
和が0となり、事実上、各々の電力変換回路内部で、上
記の兼用されたSW素子を経る電流の閉ループが構成さ
れず、第1のインダクタL1、第5の電界効果トランジ
スタQ5、第3の電界効果トランジスタQ3、第2のイ
ンダクタL2、負荷回路L、及び電源ACから成る閉ル
ープを構成する状態が成立する期間(この期間をT3と
する)となる。
When the absolute value of the current of the first inductor L1 is smaller than the absolute value of the current of the second inductor L2 (see FIG. 6 (b)), the current of the first power conversion circuit CNV1 is the power source. AC, the first inductor L1, the fifth field effect transistor Q5, and the state of forming a certain closed loop from the first field effect transistor Q1 and the current of the second power conversion circuit CNV2, the second inductor L2 , Load circuit L, first field effect transistor Q1, and third
And a state of forming a closed loop composed of the field effect transistor Q3 is simultaneously established (this period is referred to as T2). Further, when the absolute value of the current of the first inductor L1 matches the absolute value of the current of the second inductor L2 (see FIG. 6C), the first power conversion circuit CNV1 and the second power conversion circuit As a result of the currents from the CNV2 being canceled each other, the total sum of the currents flowing into the dual-purpose SW elements becomes 0, and in fact, the closed loop of the currents passing through the dual-purpose SW elements is internally generated in each power conversion circuit. A period in which a closed loop including the first inductor L1, the fifth field effect transistor Q5, the third field effect transistor Q3, the second inductor L2, the load circuit L, and the power supply AC is formed without being configured. (This period is T3).

【0085】また、第1、第2、第3、第4、第5、及
び第6の電界効果トランジスタQ1、Q2、Q3、Q
4、Q5、Q6をOFFする期間(図6(d)参照)
は、第1の電力変換回路CNV1及び第2の電力変換回
路CNV2からの電流が互いに打ち消された結果、兼用
されたSW素子に流入する電流の総和が0となり、事実
上、各々の電力変換回路内部で、上記の兼用されたSW
素子を経る電流の閉ループが構成されず、第1のインダ
クタL1、第5の電界効果トランジスタQ5、キャパシ
タEC、第4の電界効果トランジスタQ4、第2のイン
ダクタL2、負荷回路L、及び電源ACから成る閉ルー
プを構成する状態が成立する期間(この期間をT4とす
る)である。
Further, the first, second, third, fourth, fifth and sixth field effect transistors Q1, Q2, Q3, Q.
Period for turning off Q4, Q5, and Q6 (see FIG. 6 (d))
Is a result of the currents from the first power conversion circuit CNV1 and the second power conversion circuit CNV2 being canceled each other, and as a result, the sum of the currents flowing into the dual-purpose SW elements is 0, and in fact, each power conversion circuit Internally, the combined SW
The closed loop of the current passing through the element is not formed, and the first inductor L1, the fifth field effect transistor Q5, the capacitor EC, the fourth field effect transistor Q4, the second inductor L2, the load circuit L, and the power supply AC are connected. Is a period (this period is referred to as T4) in which the state forming the closed loop is established.

【0086】各期間T1〜T4での作用を、昇圧チョッ
パ回路を構成する第1の電力変換回路と、降圧チョッパ
回路を構成する第2の電力変換回路に関して説明する。
まず、昇圧チョッパ回路を構成する第1の電力変換回路
に関して、T1及びT2の期間は、昇圧チョッパのチョ
ークとして作用する、第1のインダクタL1にエネルギ
ーを充電する期間であり、T3及びT4の期間は、第1
のインダクタL1に蓄えられたエネルギーを放出する期
間である。また、降圧チョッパ回路を構成する第2の電
力変換回路に関して、T1の期間は、降圧チョッパのチ
ョークとして作用する、第2のインダクタL2にエネル
ギーを充電する期間であり、T2、T3及びT4期間
は、第2のインダクタL2に蓄えられたエネルギーを放
出する期間である。
The operation in each of the periods T1 to T4 will be described with respect to the first power conversion circuit forming the step-up chopper circuit and the second power conversion circuit forming the step-down chopper circuit.
First, regarding the first power conversion circuit forming the step-up chopper circuit, the periods T1 and T2 are the periods for charging the energy in the first inductor L1, which acts as the choke of the step-up chopper, and the periods T3 and T4. Is the first
Is a period during which the energy stored in the inductor L1 is released. Further, regarding the second power conversion circuit that constitutes the step-down chopper circuit, the period T1 is a period in which the second inductor L2 that acts as a choke of the step-down chopper is charged with energy, and the periods T2, T3, and T4 are , The period during which the energy stored in the second inductor L2 is released.

【0087】T1の期間では、第2の電界効果トランジ
スタQ2に流入する第2の電力変換回路CNV2による
正方向の電流と第1の電力変換回路CNV1による逆方
向の電流が重畳されることにより、第2の電界効果トラ
ンジスタQ2を流れる電流は低減され、スイッチングロ
スが減少する効果を奏する。T2の期間では、第1の電
界効果トランジスタQ1に流入する第1の電力変換回路
CNV1による正方向の電流と第2の電力変換回路CN
V2による逆方向の電流が重畳されることにより、第1
の電界効果トランジスタQ1を流れる電流は低減され、
スイッチングロスが減少する効果を奏する。
During the period of T1, the forward current flowing into the second field effect transistor Q2 by the second power conversion circuit CNV2 and the reverse current flowing by the first power conversion circuit CNV1 are superimposed, so that The current flowing through the second field effect transistor Q2 is reduced, and the switching loss is reduced. In the period of T2, the current in the positive direction by the first power conversion circuit CNV1 flowing into the first field effect transistor Q1 and the second power conversion circuit CNV
Due to the superposition of currents in the opposite direction due to V2, the first
Current flowing through the field effect transistor Q1 of
This has the effect of reducing switching loss.

【0088】T3の期間では、第1の電力変換回路CN
V1及び、第2の電力変換回路CNV2からの電流が互
いに打ち消された結果、兼用されたSW素子に流入する
電流の総和が0となり、事実上、各々の電力変換回路内
部で、上記の兼用されたSW素子を経る電流の閉ループ
が構成されないため、電力変換回路が動作しているにも
かかわらず、第1の電界効果トランジスタQ1及び、第
2の電界効果トランジスタQ2に全く電流が流れないた
め、電力損失が生じないといった効果を奏する。
In the period of T3, the first power conversion circuit CN
As a result of the currents from V1 and the second power conversion circuit CNV2 canceling each other out, the sum of the currents flowing into the combined SW elements becomes 0, and in practice, the above-mentioned combined use is made inside each power conversion circuit. Since a closed loop of the current passing through the SW element is not formed, no current flows through the first field effect transistor Q1 and the second field effect transistor Q2 even though the power conversion circuit is operating. This has the effect that no power loss occurs.

【0089】T4の期間では、第1の電力変換回路CN
V1及び、第2の電力変換回路CNV2からの電流が互
いに打ち消された結果、兼用されたSW素子に流入する
電流の総和が0となり、事実上、各々の電力変換回路内
部で、上記の兼用されたSW素子を経る電流の閉ループ
が構成されないため、電力変換回路が動作しているにも
かかわらず、第1の電界効果トランジスタQ1及び第2
の電界効果トランジスタQ2に全く電流が流れないた
め、電力損失が生じないといった効果を奏する。
In the period of T4, the first power conversion circuit CN
As a result of the currents from V1 and the second power conversion circuit CNV2 canceling each other out, the sum of the currents flowing into the dual-purpose SW elements becomes 0, and the above-mentioned dual-purpose is practically used inside each power conversion circuit. Since the closed loop of the current passing through the SW element is not configured, the first field effect transistor Q1 and the second field effect transistor Q1 are activated even though the power conversion circuit is operating.
Since no current flows through the field effect transistor Q2, the power loss does not occur.

【0090】電源ACの極性が逆極性のときの動作を図
7に示す。また、各部の波形を図10に示す。図中、I
L1は第1のインダクタL1に流れる電流、IL2は第
2のインダクタL2に流れる電流、IL2−IL1は第
2のインダクタL2に流れる電流と第1のインダクタL
1に流れる電流の差、IQ1〜IQ6はそれぞれ第1〜
第6の電界効果トランジスタQ1〜Q6に流れる電
流、、VQ1GS〜VQ6GSはそれぞれ第1〜第6の
電界効果トランジスタQ1〜Q6のゲート・ソース間に
供給されるドライブ信号である。図10にはスイッチン
グの1周期分の波形を示しており、t0〜t1の期間が
T1、t1〜t2の期間がT2、t2〜t3の期間がT
3、t3〜t4(=t0)の期間がT4に相当する。
FIG. 7 shows the operation when the polarity of the power supply AC is opposite. Further, the waveform of each part is shown in FIG. In the figure, I
L1 is a current flowing through the first inductor L1, IL2 is a current flowing through the second inductor L2, and IL2-IL1 is a current flowing through the second inductor L2 and the first inductor L.
1 to IQ6 are the first to the sixth differences, respectively.
The currents flowing through the sixth field effect transistors Q1 to Q6 and VQ1GS to VQ6GS are drive signals supplied between the gates and sources of the first to sixth field effect transistors Q1 to Q6, respectively. FIG. 10 shows a waveform for one cycle of switching. The period from t0 to t1 is T1, the period from t1 to t2 is T2, and the period from t2 to t3 is T.
3, the period from t3 to t4 (= t0) corresponds to T4.

【0091】(第4の実施例)第4の実施例は請求項2
2に対応している。本実施例の回路構成については、従
来例2のところで説明した通りである。図19の回路動
作の具体例を図20(a)〜(c)と図21(d)〜
(f)に示し説明する。交流電源Pが正の半サイクルに
おいて、スイッチング素子Q1、Q3がオン、スイッチ
ング素子Q2、Q4がオフのときには、図20(a)に
示すように、交流電源Pを電流源としてダイオードD
5、スイッチング素子Q1、インダクタL1の経路で電
流が流れて、インダクタL1にエネルギーが蓄積され
る。また、インダクタL2の蓄積エネルギーによる回生
電流が、インダクタL2を電流源としてダイオードD
1、スイッチング素子Q3、負荷回路Zの経路で電流が
流れる。
(Fourth Embodiment) The fourth embodiment is claim 2
Corresponds to 2. The circuit configuration of this embodiment is as described in the second conventional example. Specific examples of the circuit operation of FIG. 19 are shown in FIGS. 20 (a) to 20 (c) and FIGS.
It is shown and described in (f). In the positive half cycle of the AC power supply P, when the switching elements Q1 and Q3 are on and the switching elements Q2 and Q4 are off, as shown in FIG.
5, current flows through the path of the switching element Q1 and the inductor L1, and energy is stored in the inductor L1. In addition, the regenerative current due to the stored energy of the inductor L2 uses the inductor L2 as a current source to generate the diode D.
1, a current flows through the path of the switching element Q3 and the load circuit Z.

【0092】次に、スイッチング素子Q2、Q3がオ
ン、スイッチング素子Q1、Q4がオフのときには、イ
ンダクタL1の蓄積エネルギーによる回生電流がインダ
クタL1を流れ、平滑コンデンサCを電流源とする電流
がインダクタL2を流れる。ここで、インダクタL1を
流れる電流値が、インダクタL2を流れる電流値より大
きい場合、図20(b)に示すように、インダクタL1
を電流源としてダイオードD9、平滑コンデンサC、ダ
イオードD2の経路で電流が流れて、平滑コンデンサC
が充電される。また、インダクタL1を電流源とする電
流ループにより、ダイオードD2に順方向電流が流れて
いる間は、ダイオードD2には、その特性上、逆方向に
も電流が流れるため、平滑コンデンサCを電流源として
スイッチング素子Q3、負荷回路Z、インダクタL2、
ダイオードD2の経路で電流が流れて、平滑コンデンサ
Cの電圧がインダクタL2によって降圧されて負荷回路
Zに供給される。このとき、ダイオードD2において、
インダクタL1を電流源とする電流ループの電流と、平
滑コンデンサCを電流源とする電流ループの電流とが互
いに逆向きに流れて打ち消し合い、ダイオードD2に流
れる電流値が小さくなる。
Next, when the switching elements Q2 and Q3 are on and the switching elements Q1 and Q4 are off, the regenerative current due to the energy stored in the inductor L1 flows through the inductor L1, and the current using the smoothing capacitor C as a current source is the inductor L2. Flowing through. Here, when the current value flowing through the inductor L1 is larger than the current value flowing through the inductor L2, as shown in FIG.
As a current source, a current flows through the path of the diode D9, the smoothing capacitor C, and the diode D2, and the smoothing capacitor C
Is charged. In addition, due to the characteristics of the diode D2, a current flows in the reverse direction while a forward current flows in the diode D2 due to the current loop using the inductor L1 as a current source. As switching element Q3, load circuit Z, inductor L2,
A current flows through the path of the diode D2, the voltage of the smoothing capacitor C is stepped down by the inductor L2, and the voltage is supplied to the load circuit Z. At this time, in the diode D2,
The current in the current loop using the inductor L1 as the current source and the current in the current loop using the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the current value flowing in the diode D2 becomes small.

【0093】一方、インダクタL1を流れる電流値が、
インダクタL2を流れる電流値より小さい場合、図20
(c)に示すように、インダクタL1を電流源としてダ
イオードD9、平滑コンデンサC、ダイオードD8、ス
イッチング素子Q2の経路で電流が流れて、平滑コンデ
ンサCが充電される。また、平滑コンデンサCを電流源
としてスイッチング素子Q3、負荷回路Z、インダクタ
L2、スイッチング素子Q2、ダイオードD8の経路で
電流が流れて、平滑コンデンサCの電圧がインダクタL
2によって降圧されて負荷回路Zに供給される。このと
き、スイッチング素子Q2とダイオードD8において、
インダクタL1を電流源とする電流ループの電流と、平
滑コンデンサCを電流源とする電流ループの電流とが互
いに逆向きに流れて打ち消し合い、スイッチング素子Q
2とダイオードD8に流れる電流値が小さくなる。以
下、高周波でスイッチング素子Q1、Q3がオン、スイ
ッチング素子Q2、Q4がオフのときと、スイッチング
素子Q2、Q3がオン、スイッチング素子Q1、Q4が
オフのとき(図20(a)、(b)もしくは図20
(a)、(c))を繰り返し、負荷回路Zには一方向の
直流電圧が供給される。
On the other hand, the value of the current flowing through the inductor L1 is
If the current value is smaller than the value of the current flowing through the inductor L2, FIG.
As shown in (c), current flows through the path of the diode D9, the smoothing capacitor C, the diode D8, and the switching element Q2 using the inductor L1 as a current source, and the smoothing capacitor C is charged. In addition, current flows through the path of the switching element Q3, the load circuit Z, the inductor L2, the switching element Q2, and the diode D8 with the smoothing capacitor C as a current source, and the voltage of the smoothing capacitor C changes to the inductor L.
It is stepped down by 2 and supplied to the load circuit Z. At this time, in the switching element Q2 and the diode D8,
The current of the current loop having the inductor L1 as the current source and the current of the current loop having the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the switching element Q
2 and the current value flowing through the diode D8 becomes smaller. Hereinafter, when the switching elements Q1 and Q3 are on and the switching elements Q2 and Q4 are off at a high frequency, and when the switching elements Q2 and Q3 are on and the switching elements Q1 and Q4 are off (FIGS. 20A and 20B). Alternatively, FIG.
By repeating (a) and (c), a unidirectional DC voltage is supplied to the load circuit Z.

【0094】次に、交流電源Pが負の半サイクルにおい
て、スイッチング素子Q2、Q4がオン、スイッチング
素子Q1、Q3がオフのときには、図21(d)に示す
ように、交流電源Pを電流源としてインダクタL1、ス
イッチング素子Q2、ダイオードD6の経路で電流が流
れて、インダクタL1にエネルギーが蓄積される。ま
た、インダクタL2の蓄積エネルギーによる回生電流
が、インダクタL2を電流源として負荷回路Z、スイッ
チング素子Q4、ダイオードD2の経路で電流が流れ
る。
Next, in the negative half cycle of the AC power supply P, when the switching elements Q2 and Q4 are on and the switching elements Q1 and Q3 are off, as shown in FIG. As a result, a current flows through the path of the inductor L1, the switching element Q2, and the diode D6, and energy is stored in the inductor L1. Further, the regenerative current due to the energy stored in the inductor L2 flows through the route of the load circuit Z, the switching element Q4, and the diode D2 with the inductor L2 as the current source.

【0095】次に、スイッチング素子Q1、Q4がオ
ン、スイッチング素子Q2、Q3がオフのときには、イ
ンダクタL1の蓄積エネルギーによる回生電流がインダ
クタL1を流れ、平滑コンデンサCを電流源とする電流
がインダクタL2を流れる。ここで、インダクタL1を
流れる電流値が、インダクタL2を流れる電流値より大
きい場合、図21(e)に示すように、インダクタL1
を電流源としてダイオードD1、平滑コンデンサC、ダ
イオードD10の経路で電流が流れて、平滑コンデンサ
Cが充電される。また、平滑コンデンサCを電流源とし
てダイオードD1、インダクタL2、負荷回路Z、スイ
ッチング素子Q4の経路で電流が流れて、平滑コンデン
サCの電圧がインダクタL2によって降圧されて負荷回
路Zに供給される。このとき、ダイオードD1におい
て、インダクタL1を電流源とする電流ループの電流
と、平滑コンデンサCを電流源とする電流ループの電流
とが互いに逆向きに流れて打ち消し合い、ダイオードD
1に流れる電流値が小さくなる。
Next, when the switching elements Q1 and Q4 are on and the switching elements Q2 and Q3 are off, the regenerative current due to the energy stored in the inductor L1 flows through the inductor L1, and the current using the smoothing capacitor C as the current source is the inductor L2. Flowing through. Here, when the value of the current flowing through the inductor L1 is larger than the value of the current flowing through the inductor L2, as shown in FIG.
As a current source, a current flows through the path of the diode D1, the smoothing capacitor C, and the diode D10 to charge the smoothing capacitor C. A current flows through the path of the diode D1, the inductor L2, the load circuit Z, and the switching element Q4 with the smoothing capacitor C as a current source, and the voltage of the smoothing capacitor C is stepped down by the inductor L2 and supplied to the load circuit Z. At this time, in the diode D1, the current of the current loop having the inductor L1 as the current source and the current of the current loop having the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the diode D1
The value of the current flowing through 1 becomes smaller.

【0096】一方、インダクタL1を流れる電流値が、
インダクタL2を流れる電流値より小さい場合、図21
(f)に示すように、インダクタL1を電流源としてス
イッチング素子Q1、ダイオードD7、平滑コンデンサ
C、ダイオードD10の経路で電流が流れて、平滑コン
デンサCが充電される。また、平滑コンデンサCを電流
源としてダイオードD7、スイッチング素子Q1、イン
ダクタL2、負荷回路Z、スイッチング素子Q4の経路
で電流が流れて、平滑コンデンサCの電圧がインダクタ
L2によって降圧されて負荷回路Zに供給される。この
とき、ダイオードD7とスイッチング素子Q1におい
て、インダクタL1を電流源とする電流ループの電流
と、平滑コンデンサCを電流源とする電流ループの電流
とが互いに逆向きに流れて打ち消し合い、ダイオードD
7とスイッチング素子Q1に流れる電流値が小さくな
る。以下、高周波でスイッチング素子Q2、Q4がオ
ン、スイッチング素子Q1、Q3がオフのときと、スイ
ッチング素子Q1、Q4がオン、スイッチング素子Q
2、Q3がオフのとき(図21(d)、(e)もしくは
図21(d)、(f))を繰り返し、負荷回路Zには逆
方向の直流電圧が供給される。以上の動作により、負荷
回路Zには、交流電源Pの各半サイクルに同期して極性
が反転する矩形波電圧が供給される。
On the other hand, the value of the current flowing through the inductor L1 is
If the current value is smaller than the value of the current flowing through the inductor L2, FIG.
As shown in (f), current flows through the path of the switching element Q1, the diode D7, the smoothing capacitor C, and the diode D10 using the inductor L1 as a current source, and the smoothing capacitor C is charged. In addition, current flows through the path of the diode D7, the switching element Q1, the inductor L2, the load circuit Z, and the switching element Q4 using the smoothing capacitor C as a current source, and the voltage of the smoothing capacitor C is stepped down by the inductor L2 to the load circuit Z. Supplied. At this time, in the diode D7 and the switching element Q1, the current of the current loop having the inductor L1 as the current source and the current of the current loop having the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the diode D7
7 and the current value flowing through the switching element Q1 become smaller. Hereinafter, when the switching elements Q2 and Q4 are turned on and the switching elements Q1 and Q3 are turned off at a high frequency, and when the switching elements Q1 and Q4 are turned on and the switching element Q is turned on.
2 and Q3 are off (FIG. 21 (d), (e) or FIG. 21 (d), (f)), the load circuit Z is supplied with a reverse DC voltage. Through the above operation, the load circuit Z is supplied with the rectangular wave voltage whose polarity is inverted in synchronization with each half cycle of the AC power supply P.

【0097】つまり、本実施例にあっては、昇降圧チョ
ッパ回路と降圧チョッパ回路を兼用した、スイッチング
素子Q1、ダイオードD7、ダイオードD1、もしくは
スイッチング素子Q2、ダイオードD8、ダイオードD
2において、インダクタL1を流れる電流値とインダク
タL2を流れる電流値の各々の大きさに関わらず、図2
0(b)、(c)、図21(e)、(f)に示すよう
に、インダクタL1側の電流ループの電流とインダクタ
L2側の電流が互いに逆向きに流れて打ち消し合うた
め、電流耐量を低減することが出来るので、兼用化され
たスイッチング素子およびダイオードの耐圧を下げられ
る点より、コストダウンを図ることができるという利点
がある。また、昇降圧チョッパ動作と降圧チョッパ動作
を独立して行なうことができるので、出力電力を一定に
制御する場合に、出力電力に合わせて入力電力をコント
ロールすることができるという利点がある。これによ
り、本実施例を高圧放電灯の点灯装置に適用した場合、
高圧放電灯の始動過程において、負荷のインピーダンス
が低い状態でも、入力電力を出力電力に対して過大とせ
ずに、負荷に大電流を流すことができる。
That is, in this embodiment, the switching element Q1, the diode D7, the diode D1 or the switching element Q2, the diode D8, and the diode D, which also function as the buck-boost chopper circuit and the step-down chopper circuit, are used.
2, regardless of the magnitude of each of the current value flowing through the inductor L1 and the current value flowing through the inductor L2,
0 (b), (c), and FIGS. 21 (e) and (f), the current in the current loop on the inductor L1 side and the current on the inductor L2 side flow in opposite directions to cancel each other, so Since it is possible to reduce the breakdown voltage, it is possible to reduce the breakdown voltage of the dual-purpose switching element and diode, and there is an advantage that the cost can be reduced. Further, since the step-up / step-down chopper operation and the step-down chopper operation can be performed independently, there is an advantage that the input power can be controlled according to the output power when the output power is controlled to be constant. As a result, when the present embodiment is applied to a high pressure discharge lamp lighting device,
In the starting process of the high-pressure discharge lamp, even if the impedance of the load is low, a large current can flow through the load without making the input power excessive with respect to the output power.

【0098】また、本実施例の制御手法を用いると、負
荷のインピーダンスが低い状態においても、図20、図
21に示すように、降圧チョッパ回路側の電流が平滑コ
ンデンサ側に戻ることがなく、エネルギーが負荷回路Z
で消費されるので、平滑コンデンサの両端電圧の過昇圧
を防ぐことができ、また、エネルギーを負荷側で有効に
利用できるという利点がある。
When the control method of this embodiment is used, the current on the step-down chopper circuit side does not return to the smoothing capacitor side even when the load impedance is low, as shown in FIGS. Energy is load circuit Z
Since it is consumed by, it is possible to prevent over-boosting of the voltage across the smoothing capacitor, and it is possible to effectively use energy on the load side.

【0099】(第5の実施例)第5の実施例は請求項2
2に対応している。本実施例の回路構成については、従
来例2のところで説明した通りである。図19の回路動
作の具体例を図22(a)〜(c)と図23(d)〜
(f)に示し説明する。交流電源Pが正の半サイクルに
おいて、スイッチング素子Q1がオン、スイッチング素
子Q2、Q3、Q4がオフのときには、図22(a)に
示すように、交流電源Pを電流源としてダイオードD
5、スイッチング素子Q1、インダクタL1の経路で電
流が流れて、インダクタL1にエネルギーが蓄積され
る。また、インダクタL2の蓄積エネルギーによる回生
電流が、インダクタL2を電流源としてダイオードD
1、平滑コンデンサC、ダイオードD4、負荷回路Zの
経路で電流が流れる。
(Fifth Embodiment) The fifth embodiment is claim 2
Corresponds to 2. The circuit configuration of this embodiment is as described in the second conventional example. 22 (a) to 22 (c) and 23 (d) to 23 (d).
It is shown and described in (f). In the positive half cycle of the AC power supply P, when the switching element Q1 is on and the switching elements Q2, Q3, Q4 are off, as shown in FIG.
5, current flows through the path of the switching element Q1 and the inductor L1, and energy is stored in the inductor L1. In addition, the regenerative current due to the stored energy of the inductor L2 uses the inductor L2 as a current source to generate the diode D.
1, a current flows through the path of the smoothing capacitor C, the diode D4, and the load circuit Z.

【0100】次に、スイッチング素子Q2、Q3がオ
ン、スイッチング素子Q1、Q4がオフのときには、イ
ンダクタL1の蓄積エネルギーによる回生電流がインダ
クタL1を流れ、平滑コンデンサCを電流源とする電流
がインダクタL2を流れる。ここで、インダクタL1を
流れる電流値が、インダクタL2を流れる電流値より大
きい場合、図22(b)に示すように、インダクタL1
を電流源としてダイオードD9、平滑コンデンサC、ダ
イオードD2の経路で電流が流れて、平滑コンデンサC
が充電される。また、平滑コンデンサCを電流源として
スイッチング素子Q3、負荷回路Z、インダクタL2、
ダイオードD2の経路で電流が流れて、平滑コンデンサ
Cの電圧がインダクタL2によって降圧されて負荷回路
Zに供給される。このとき、ダイオードD2において、
インダクタL1を電流源とする電流ループの電流と、平
滑コンデンサCを電流源とする電流ループの電流とが互
いに逆向きに流れて打ち消し合い、ダイオードD2に流
れる電流値が小さくなる。一方、インダクタL1を流れ
る電流値が、インダクタL2を流れる電流値より小さい
場合、図22(c)に示すように、インダクタL1を電
流源としてダイオードD9、平滑コンデンサC、ダイオ
ードD8、スイッチング素子Q2の経路で電流が流れ
て、平滑コンデンサCが充電される。また、平滑コンデ
ンサCを電流源としてスイッチング素子Q3、負荷回路
Z、インダクタL2、スイッチング素子Q2、ダイオー
ドD8の経路で電流が流れて、平滑コンデンサCの電圧
がインダクタL2によって降圧されて負荷回路Zに供給
される。このとき、スイッチング素子Q2とダイオード
D8において、インダクタL1を電流源とする電流ルー
プの電流と、平滑コンデンサCを電流源とする電流ルー
プの電流とが互いに逆向きに流れて打ち消し合い、スイ
ッチング素子Q2とダイオードD8に流れる電流値が小
さくなる。以下、高周波でスイッチング素子Q1がオ
ン、スイッチング素子Q2、Q3、Q4がオフのとき
と、スイッチング素子Q2、Q3がオン、スイッチング
素子Q1、Q4がオフのとき(図22(a)、(b)も
しくは図22(a)、(c))を繰り返し、負荷回路Z
には一方向の直流電圧が供給される。
Next, when the switching elements Q2 and Q3 are on and the switching elements Q1 and Q4 are off, the regenerative current due to the energy stored in the inductor L1 flows through the inductor L1, and the current using the smoothing capacitor C as a current source is the inductor L2. Flowing through. Here, when the current value flowing through the inductor L1 is larger than the current value flowing through the inductor L2, as shown in FIG.
As a current source, a current flows through the path of the diode D9, the smoothing capacitor C, and the diode D2, and the smoothing capacitor C
Is charged. Further, with the smoothing capacitor C as a current source, the switching element Q3, the load circuit Z, the inductor L2,
A current flows through the path of the diode D2, the voltage of the smoothing capacitor C is stepped down by the inductor L2, and the voltage is supplied to the load circuit Z. At this time, in the diode D2,
The current in the current loop using the inductor L1 as the current source and the current in the current loop using the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the current value flowing in the diode D2 becomes small. On the other hand, when the value of the current flowing through the inductor L1 is smaller than the value of the current flowing through the inductor L2, as shown in FIG. 22C, the inductor L1 is used as a current source for the diode D9, the smoothing capacitor C, the diode D8, and the switching element Q2. A current flows through the path and the smoothing capacitor C is charged. In addition, a current flows through the path of the switching element Q3, the load circuit Z, the inductor L2, the switching element Q2, and the diode D8 using the smoothing capacitor C as a current source, and the voltage of the smoothing capacitor C is stepped down by the inductor L2 to the load circuit Z. Supplied. At this time, in the switching element Q2 and the diode D8, the current of the current loop having the inductor L1 as the current source and the current of the current loop having the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the switching element Q2 And the value of the current flowing through the diode D8 becomes smaller. Hereinafter, when the switching element Q1 is on and the switching elements Q2, Q3, and Q4 are off at high frequency, and when the switching elements Q2 and Q3 are on and the switching elements Q1 and Q4 are off (FIGS. 22A and 22B). 22 (a) and 22 (c)) are repeated, and the load circuit Z
Is supplied with a unidirectional DC voltage.

【0101】次に、交流電源Pが負の半サイクルにおい
て、スイッチング素子Q2がオン、スイッチング素子Q
1、Q3、Q4がオフのときには、図23(d)に示す
ように、交流電源Pを電流源としてインダクタL1、ス
イッチング素子Q2、ダイオードD6の経路で電流が流
れて、インダクタL1にエネルギーが蓄積される。ま
た、インダクタL2の蓄積エネルギーによる回生電流
が、インダクタL2を電流源として負荷回路Z、ダイオ
ードD3、平滑コンデンサC、スイッチング素子Q2の
経路で電流が流れる。
Next, in the negative half cycle of the AC power supply P, the switching element Q2 is turned on and the switching element Q2 is turned on.
When 1, Q3 and Q4 are off, as shown in FIG. 23 (d), a current flows through the path of the inductor L1, the switching element Q2 and the diode D6 using the AC power source P as a current source, and energy is accumulated in the inductor L1. To be done. In addition, a regenerative current due to the energy stored in the inductor L2 flows through the load circuit Z, the diode D3, the smoothing capacitor C, and the switching element Q2 with the inductor L2 as a current source.

【0102】次に、スイッチング素子Q1、Q4がオ
ン、スイッチング素子Q2、Q3がオフのときには、イ
ンダクタL1の蓄積エネルギーによる回生電流がインダ
クタL1を流れ、平滑コンデンサCを電流源とする電流
がインダクタL2を流れる。ここで、インダクタL1を
流れる電流値が、インダクタL2を流れる電流値より大
きい場合、図23(e)に示すように、インダクタL1
を電流源としてダイオードD1、平滑コンデンサC、ダ
イオードD10の経路で電流が流れて、平滑コンデンサ
Cが充電される。また、平滑コンデンサCを電流源とし
てダイオードD1、インダクタL2、負荷回路Z、スイ
ッチング素子Q4の経路で電流が流れて、平滑コンデン
サCの電圧がインダクタL2によって降圧されて負荷回
路Zに供給される。このとき、ダイオードD1におい
て、インダクタL1を電流源とする電流ループの電流
と、平滑コンデンサCを電流源とする電流ループの電流
とが互いに逆向きに流れて打ち消し合い、ダイオードD
1に流れる電流値が小さくなる。
Next, when the switching elements Q1 and Q4 are on and the switching elements Q2 and Q3 are off, a regenerative current due to the energy stored in the inductor L1 flows through the inductor L1, and a current using the smoothing capacitor C as a current source is the inductor L2. Flowing through. Here, when the value of the current flowing through the inductor L1 is larger than the value of the current flowing through the inductor L2, as shown in FIG.
As a current source, a current flows through the path of the diode D1, the smoothing capacitor C, and the diode D10 to charge the smoothing capacitor C. A current flows through the path of the diode D1, the inductor L2, the load circuit Z, and the switching element Q4 with the smoothing capacitor C as a current source, and the voltage of the smoothing capacitor C is stepped down by the inductor L2 and supplied to the load circuit Z. At this time, in the diode D1, the current of the current loop having the inductor L1 as the current source and the current of the current loop having the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the diode D1
The value of the current flowing through 1 becomes smaller.

【0103】一方、インダクタL1を流れる電流値が、
インダクタL2を流れる電流値より小さい場合、図23
(f)に示すように、インダクタL1を電流源としてス
イッチング素子Q1、ダイオードD7、平滑コンデンサ
C、ダイオードD10の経路で電流が流れて、平滑コン
デンサCが充電される。また、平滑コンデンサCを電流
源としてダイオードD7、スイッチング素子Q1、イン
ダクタL2、負荷回路Z、スイッチング素子Q4の経路
で電流が流れて、平滑コンデンサCの電圧がインダクタ
L2によって降圧されて負荷回路Zに供給される。この
とき、ダイオードD7とスイッチング素子Q1におい
て、インダクタL1を電流源とする電流ループの電流
と、平滑コンデンサCを電流源とする電流ループの電流
とが互いに逆向きに流れて打ち消し合い、ダイオードD
7とスイッチング素子Q1に流れる電流値が小さくな
る。以下、高周波でスイッチング素子Q2がオン、スイ
ッチング素子Q1、Q3、Q4がオフのときと、スイッ
チング素子Q1、Q4がオン、スイッチング素子Q2、
Q3がオフのとき(図23(d)、(e)もしくは図2
3(d)、(f)を繰り返し、負荷回路Zには逆方向の
直流電圧が供給される。以上の動作により、負荷回路Z
には、交流電源Pの各半サイクルに同期して極性が反転
する矩形波電圧が供給される。
On the other hand, the value of the current flowing through the inductor L1 is
If the current value is smaller than the current value flowing through the inductor L2, FIG.
As shown in (f), current flows through the path of the switching element Q1, the diode D7, the smoothing capacitor C, and the diode D10 using the inductor L1 as a current source, and the smoothing capacitor C is charged. In addition, current flows through the path of the diode D7, the switching element Q1, the inductor L2, the load circuit Z, and the switching element Q4 using the smoothing capacitor C as a current source, and the voltage of the smoothing capacitor C is stepped down by the inductor L2 to the load circuit Z. Supplied. At this time, in the diode D7 and the switching element Q1, the current of the current loop having the inductor L1 as the current source and the current of the current loop having the smoothing capacitor C as the current source flow in opposite directions to cancel each other, and the diode D7
7 and the current value flowing through the switching element Q1 become smaller. Hereinafter, when the switching element Q2 is on and the switching elements Q1, Q3, Q4 are off at high frequency, and when the switching elements Q1, Q4 are on, the switching element Q2,
When Q3 is off (Fig. 23 (d), (e) or Fig. 2)
By repeating 3 (d) and (f), the DC voltage in the reverse direction is supplied to the load circuit Z. By the above operation, the load circuit Z
Is supplied with a rectangular wave voltage whose polarity is inverted in synchronization with each half cycle of the AC power supply P.

【0104】本実施例にあっては、実施例4と同様に、
昇降圧チョッパ回路と降圧チョッパ回路を兼用した、ス
イッチング素子Q1、ダイオードD7、ダイオードD
1、もしくはスイッチング素子Q2、ダイオードD8、
ダイオードD2において、電流耐量を低減することが出
来るという利点と、昇降圧チョッパ動作と降圧チョッパ
動作を独立して行なうことができるという利点がある。
In this embodiment, as in the fourth embodiment,
Switching element Q1, diode D7, and diode D that also function as a buck-boost chopper circuit and a step-down chopper circuit
1, or switching element Q2, diode D8,
In the diode D2, there are advantages that the current withstand amount can be reduced and that the buck-boost chopper operation and the step-down chopper operation can be performed independently.

【0105】[0105]

【発明の効果】本発明によれば、第1の電力変換回路と
第2の電力変換回路を構成する要素として兼用されるス
イッチング素子若しくは整流素子に、第1の電力変換回
路から流入する電流と、第2の電力変換回路から流入す
る電流とが、互いに打ち消す方向に流れるように制御す
ることにより、各々の回路に対する独立性を有しなが
ら、上記スイッチング素子若しくは整流素子の電流耐量
を低減することができるという効果がある。また、第1
の電力変換回路に昇降圧チョッパ回路を用いることによ
り、電源電圧に対する平滑コンデンサ電圧の設定自由度
を高くすることができ、電源投入時の突入電流を防止で
きるという効果もある。
According to the present invention, a current flowing from the first power conversion circuit to a switching element or a rectifying element that is also used as an element forming the first power conversion circuit and the second power conversion circuit is provided. , The current flowing from the second power conversion circuit is controlled so as to flow in a direction to cancel each other, thereby reducing the current withstanding amount of the switching element or the rectifying element while having independence to each circuit. There is an effect that can be. Also, the first
By using the step-up / step-down chopper circuit for the power converter circuit, it is possible to increase the degree of freedom in setting the smoothing capacitor voltage with respect to the power supply voltage, and to prevent an inrush current when the power is turned on.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の好ましい実施の形態を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a preferred embodiment of the present invention.

【図2】本発明の第1の実施例の一方の電源極性時の動
作を示す回路図である。
FIG. 2 is a circuit diagram showing an operation of the first embodiment of the present invention when one power source has a polarity.

【図3】本発明の第1の実施例の他方の電源極性時の動
作を示す回路図である。
FIG. 3 is a circuit diagram showing an operation of the first embodiment of the present invention when the other power source is polarized.

【図4】本発明の第2の実施例の一方の電源極性時の動
作を示す回路図である。
FIG. 4 is a circuit diagram showing an operation of the second embodiment of the present invention when one power source has a polarity.

【図5】本発明の第2の実施例の他方の電源極性時の動
作を示す回路図である。
FIG. 5 is a circuit diagram showing an operation of the second embodiment of the present invention when the other power source is polarized.

【図6】本発明の第3の実施例の一方の電源極性時の動
作を示す回路図である。
FIG. 6 is a circuit diagram showing an operation of the third embodiment of the present invention when one power source has a polarity.

【図7】本発明の第3の実施例の他方の電源極性時の動
作を示す回路図である。
FIG. 7 is a circuit diagram showing an operation of the third embodiment of the present invention when the other power source is polarized.

【図8】本発明の第1の実施例の各部の動作波形を示す
波形図である。
FIG. 8 is a waveform diagram showing operation waveforms of various parts of the first embodiment of the present invention.

【図9】本発明の第2の実施例の各部の動作波形を示す
波形図である。
FIG. 9 is a waveform diagram showing operation waveforms of various parts of the second embodiment of the present invention.

【図10】本発明の第3の実施例の各部の動作波形を示
す波形図である。
FIG. 10 is a waveform diagram showing operation waveforms of various parts of the third embodiment of the present invention.

【図11】本発明の別の実施の形態を示す回路図であ
る。
FIG. 11 is a circuit diagram showing another embodiment of the present invention.

【図12】本発明の電流ループに着目した第1群の実施
の形態を示す説明図である。
FIG. 12 is an explanatory diagram showing an embodiment of a first group focusing on the current loop of the present invention.

【図13】本発明の電流ループに着目した第2群の実施
の形態を示す説明図である。
FIG. 13 is an explanatory diagram showing an embodiment of a second group focusing on the current loop of the present invention.

【図14】本発明のスイッチ動作に関する第1群の実施
の形態を示す説明図である。
FIG. 14 is an explanatory diagram showing a first group of embodiments relating to a switch operation of the present invention.

【図15】本発明のスイッチ動作に関する第2群の実施
の形態を示す説明図である。
FIG. 15 is an explanatory diagram showing a second group of embodiments relating to the switch operation of the present invention.

【図16】本発明のスイッチ動作に関する第3群の実施
の形態を示す説明図である。
FIG. 16 is an explanatory diagram showing an embodiment of a third group relating to the switch operation of the present invention.

【図17】本発明のスイッチ動作に関する第4群の実施
の形態を示す説明図である。
FIG. 17 is an explanatory diagram showing a fourth group of embodiments relating to the switch operation of the present invention.

【図18】本発明のスイッチ動作に関する第5群の実施
の形態を示す説明図である。
FIG. 18 is an explanatory diagram showing an embodiment of a fifth group relating to the switch operation of the present invention.

【図19】請求項22の電源装置の構成を示す回路図で
ある。
FIG. 19 is a circuit diagram showing a configuration of a power supply device according to claim 22.

【図20】本発明の第4の実施例の一方の電源極性時の
動作を示す回路図である。
FIG. 20 is a circuit diagram showing an operation of the fourth embodiment of the present invention when one power source has a polarity.

【図21】本発明の第4の実施例の他方の電源極性時の
動作を示す回路図である。
FIG. 21 is a circuit diagram showing an operation of the fourth embodiment of the present invention when the other power source is polarized.

【図22】本発明の第5の実施例の一方の電源極性時の
動作を示す回路図である。
FIG. 22 is a circuit diagram showing an operation of the fifth embodiment of the present invention when one power source has a polarity.

【図23】本発明の第5の実施例の他方の電源極性時の
動作を示す回路図である。
FIG. 23 is a circuit diagram showing an operation of the fifth embodiment of the present invention when the other power source is polarized.

【図24】従来例1の電源装置の構成を示す回路図であ
る。
FIG. 24 is a circuit diagram showing a configuration of a power supply device of Conventional Example 1.

【図25】従来例1の動作を示す回路図である。FIG. 25 is a circuit diagram showing an operation of Conventional Example 1.

【図26】従来例2の一方の電源極性時の動作を示す回
路図である。
FIG. 26 is a circuit diagram showing an operation of the conventional example 2 when one power source has a polarity.

【図27】従来例2の他方の電源極性時の動作を示す回
路図である。
FIG. 27 is a circuit diagram showing an operation when the other power supply polarity in Conventional Example 2 is changed.

【符号の説明】[Explanation of symbols]

Q1〜Q4 スイッチング素子 D5、D6 ダイオード EC コンデンサ L1 第1のインダクタ L2 第2のインダクタ AC 交流電源 L 負荷回路 Q1-Q4 switching elements D5, D6 diode EC capacitor L1 First inductor L2 second inductor AC AC power supply L load circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 日妻 晋二 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)発明者 中村 俊朗 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 平2−282809(JP,A) 特開 平3−86084(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/48 H02M 7/5387 H05B 41/24 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Shinji Hizuma, 1048, Kadoma, Kadoma City, Osaka Prefecture, Matsushita Electric Works, Ltd. (72) Toshiro Nakamura, 1048, Kadoma, Kadoma City, Osaka Matsushita Electric Works, Ltd. (56) References JP-A-2-282809 (JP, A) JP-A-3-86084 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 7/48 H02M 7 / 5387 H05B 41/24

Claims (25)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 各々が少なくとも1つのスイッチング
素子若しくは整流素子を有して成る電力変換回路を少な
くとも2つ有し、上記スイッチング素子若しくは整流素
子のうち少なくとも1つが、少なくとも2つの異なる電
力変換回路を構成する要素として兼用され、上記の兼用
されたスイッチング素子若しくは整流素子に流入する異
なる電力変換回路からの電流のうち、少なくとも1つの
電力変換回路から流入する電流が、他の少なくとも1つ
の電力変換回路から流入する電流と逆極性となり、互い
に打ち消す方向に流れる期間を少なくとも有するように
構成された制御手段を具備することを特徴とする電源装
置。
1. At least two power conversion circuits each comprising at least one switching element or rectifying element, at least one of said switching elements or rectifying elements comprising at least two different power conversion circuits. Among the currents from different power conversion circuits that also serve as constituent elements and that flow into the dual-purpose switching element or rectifying element, the current that flows from at least one power conversion circuit is another at least one power conversion circuit. A power supply device comprising: a control unit configured to have at least a period in which the currents have a polarity opposite to that of the currents that flow in and the currents flow in directions to cancel each other.
【請求項2】 請求項1における、少なくとも2つの
異なる電力変換回路のうち、第1の電力変換回路が、上
記の兼用されたスイッチング素子若しくは整流素子と、
電源及びインダクタを少なくとも有して成る閉ループを
少なくとも有して構成され、第2の電力変換回路が、上
記の兼用されたスイッチング素子若しくは整流素子と、
負荷回路、インダクタ及びコンデンサを少なくとも有し
て成る閉ループを少なくとも有して構成されることを特
徴とする電源装置。
2. The at least two different power conversion circuits according to claim 1, wherein the first power conversion circuit is the switching element or the rectifying element that also functions as the above-mentioned.
A second power conversion circuit configured to have at least a closed loop including at least a power supply and an inductor, and the switching element or the rectifying element that also serves as the above
A power supply device comprising at least a closed loop including at least a load circuit, an inductor and a capacitor.
【請求項3】 請求項2において、第1の電力変換回
路が昇圧チョッパ回路若しくは昇降圧チョッパ回路とし
て構成され、第2の電力変換回路が降圧チョッパ回路と
して構成されることを特徴とする電源装置。
3. The power supply device according to claim 2, wherein the first power conversion circuit is configured as a step-up chopper circuit or a step-up / step-down chopper circuit, and the second power conversion circuit is configured as a step-down chopper circuit. .
【請求項4】 請求項3において、第1の電力変換回
路の昇圧チョッパ回路若しくは昇降圧チョッパ回路は電
源を入力とし、第2の電力変換回路のコンデンサを出力
として構成され、第2の電力変換回路の降圧チョッパ回
路は第2の電力変換回路のコンデンサを入力とし、負荷
回路を出力として構成されることを特徴とする電源装
置。
4. The booster chopper circuit or the step-up / down chopper circuit of the first power conversion circuit according to claim 3, wherein the power supply is an input and the capacitor of the second power conversion circuit is an output. A power supply device characterized in that the step-down chopper circuit of the circuit is configured with the capacitor of the second power conversion circuit as an input and the load circuit as an output.
【請求項5】 請求項2乃至4のいずれかにおいて、
第1の電力変換回路から上記の兼用されたスイッチング
素子若しくは整流素子に流入する電流は上記電源のエネ
ルギーを供給源とし、第2の電力変換回路から上記の兼
用されたスイッチング素子に流入する電流は上記第2の
電力変換回路内のインダクタのエネルギーを供給源とす
る期間を少なくとも有することを特徴とする電源装置。
5. The method according to claim 2, wherein
The current flowing from the first power conversion circuit into the dual-purpose switching element or rectifying element uses the energy of the power source as a supply source, and the current flowing from the second power conversion circuit into the dual-purpose switching element is A power supply device having at least a period in which the energy of the inductor in the second power conversion circuit is used as a supply source.
【請求項6】 請求項2乃至4のいずれかにおいて、
第1の電力変換回路から上記の兼用されたスイッチング
素子に流入する電流は上記電源のエネルギーを供給源と
し、第2の電力変換回路から上記の兼用されたスイッチ
ング素子に流入する電流は上記コンデンサのエネルギー
を供給源とする期間を少なくとも有することを特徴とす
る電源装置。
6. The method according to any one of claims 2 to 4,
The current flowing from the first power conversion circuit to the dual-purpose switching element uses the energy of the power source as a supply source, and the current flowing from the second power conversion circuit to the dual-purpose switching element is the capacitor. A power supply device having at least a period in which energy is used as a supply source.
【請求項7】 請求項2乃至4のいずれかにおいて、
第1の電力変換回路から上記の兼用されたスイッチング
素子に流入する電流は上記電源及び上記第1の電力変換
回路内のインダクタのエネルギーを供給源とし、第2の
電力変換回路から上記の兼用されたスイッチング素子に
流入する電流は上記コンデンサのエネルギーを供給源と
する期間を少なくとも有することを特徴とする電源装
置。
7. The method according to any one of claims 2 to 4,
The current flowing from the first power conversion circuit to the dual-purpose switching element uses the energy of the power source and the inductor in the first power conversion circuit as a supply source, and the second power conversion circuit also performs the dual function. The power supply device, wherein the current flowing into the switching element has at least a period in which the energy of the capacitor is used as a supply source.
【請求項8】 請求項2乃至4のいずれかにおいて、
第1の電力変換回路から上記の兼用されたスイッチング
素子に流入する電流は上記電源及び上記第1の電力変換
回路内のインダクタのエネルギーを供給源とし、第2の
電力変換回路から上記の兼用されたスイッチング素子に
流入する電流は上記第2の電力変換回路内のインダクタ
のエネルギーを供給源とする期間を少なくとも有するこ
とを特徴とする電源装置。
8. The method according to claim 2, wherein
The current flowing from the first power conversion circuit to the dual-purpose switching element uses the energy of the power source and the inductor in the first power conversion circuit as a supply source, and the second power conversion circuit also performs the dual function. The power supply device, wherein the current flowing into the switching element has at least a period in which the energy of the inductor in the second power conversion circuit is used as a supply source.
【請求項9】 請求項1乃至8のいずれかにおいて、
各々の電力変換回路からの電流が互いに打ち消された結
果、兼用されたスイッチング素子に流入する電流の総和
が0となり、事実上、各々の電力変換回路内部で、上記
の兼用されたスイッチング素子を経る電流の閉ループが
構成されず、複数の電力変換回路に及ぶ電流の閉ループ
が構成される期間を有することを特徴とする電源装置。
9. The method according to claim 1, wherein
As a result of the currents from the respective power conversion circuits being canceled by each other, the total sum of the currents flowing into the dual-purpose switching elements becomes 0, and, in effect, the dual-purpose switching elements are passed through in the respective power conversion circuits. A power supply device characterized by having a period in which a closed loop of current is not configured and a closed loop of current extending to a plurality of power conversion circuits is configured.
【請求項10】 請求項1乃至9のいずれかにおい
て、逆方向通電要素をそれぞれ並列に備える第1及び第
2のスイッチング素子を順方向が一致するように直列に
接続した回路と、逆方向通電要素をそれぞれ並列に備え
る第3及び第4のスイッチング素子を順方向が一致する
ように直列に接続した回路とを同じ極性でコンデンサと
並列に接続し、第1及び第2の整流素子を直列に接続し
た回路を前記第1乃至第4のスイッチング素子に並列に
備える通電要素と同じ極性で第1の整流素子の一端が第
1、第3のスイッチング素子の一端と一致するように、
前記コンデンサに並列接続し、前記2つの整流素子の接
続点と第1及び第2のスイッチング素子の接続点との間
に、フィルタを介した交流電源と第1のインダクタの直
列回路を接続し、前記第1及び第2のスイッチング素子
の接続点と第3及び第4のスイッチング素子の接続点と
の間に、負荷回路と第2のインダクタの直列回路を接続
した回路構成を備えることを特徴とする電源装置。
10. The circuit according to claim 1, wherein the first and second switching elements, each having a reverse-direction energization element in parallel, are connected in series so that their forward directions coincide with each other, and a reverse-direction energization. A circuit in which third and fourth switching elements each having elements in parallel are connected in series so that their forward directions are matched is connected in parallel with a capacitor with the same polarity, and first and second rectifying elements are connected in series. In order that one end of the first rectifying element matches one end of the first and third switching elements with the same polarity as the energizing element provided with the connected circuit in parallel with the first to fourth switching elements,
Connected in parallel to the capacitor, between the connection point of the two rectifying elements and the connection point of the first and second switching elements, connect a series circuit of an AC power source and a first inductor via a filter, A circuit configuration in which a load circuit and a series circuit of a second inductor are connected between the connection point of the first and second switching elements and the connection point of the third and fourth switching elements. Power supply.
【請求項11】 請求項10において、逆方向通電要
素をそれぞれ並列に備える第1乃至第4のスイッチング
素子が、それぞれ逆方向の寄生ダイオードを有する第1
乃至第4の電界効果トランジスタによって構成されてい
ることを特徴とする電源装置。
11. The first to fourth switching elements according to claim 10, wherein the first to fourth switching elements are respectively provided with the reverse-direction conducting elements in parallel, and the first to fourth switching elements respectively include reverse-direction parasitic diodes.
To a fourth field effect transistor, the power supply device.
【請求項12】 請求項10又は11において、交流
電源と第1のインダクタの直列回路は、交流電源側を第
1及び第2のスイッチング素子の接続点に接続され、負
荷回路と第2のインダクタの直列回路は、負荷回路側を
第1及び第2のスイッチング素子の接続点に接続されて
いることを特徴とする電源装置。
12. The series circuit of an AC power supply and a first inductor according to claim 10, wherein the AC power supply side is connected to a connection point of the first and second switching elements, and the load circuit and the second inductor are connected. The power supply device is characterized in that the load circuit side is connected to the connection point of the first and second switching elements.
【請求項13】 請求項1乃至9のいずれかにおい
て、逆方向通電要素をそれぞれ並列に備える第1及び第
2のスイッチング素子を順方向が一致するように直列に
接続した回路と、逆方向通電要素をそれぞれ並列に備え
る第3及び第4のスイッチング素子を順方向が一致する
ように直列に接続した回路と、逆方向通電要素をそれぞ
れ並列に備える第5及び第6のスイッチング素子を順方
向が一致するように直列に接続した回路とを同じ極性で
コンデンサと並列に接続し、前記第1及び第2のスイッ
チング素子の接続点と第5及び第6のスイッチング素子
の接続点との間に、交流電源と第1のインダクタの直列
回路を接続し、前記第1及び第2のスイッチング素子の
接続点と第3及び第4のスイッチング素子の接続点との
間に、負荷回路と第2のインダクタの直列回路を接続し
た回路構成を備えることを特徴とする電源装置。
13. The circuit according to claim 1, wherein the first and second switching elements, each having a reverse-direction energization element in parallel, are connected in series so that the forward directions coincide with each other, and the reverse-direction energization. A circuit in which third and fourth switching elements each including elements in parallel are connected in series so that their forward directions match, and fifth and sixth switching elements each including reverse-direction energization elements in parallel are connected in the forward direction. A circuit connected in series so as to be coincident with each other is connected in parallel with a capacitor with the same polarity, and between the connection point of the first and second switching elements and the connection point of the fifth and sixth switching elements, A series circuit of an AC power supply and a first inductor is connected, and between the connection point of the first and second switching elements and the connection point of the third and fourth switching elements, the load circuit and the second circuit are connected. A power supply device comprising a circuit configuration in which a series circuit of inductors is connected.
【請求項14】 請求項13において、逆方向通電要
素をそれぞれ並列に備える第1乃至第6のスイッチング
素子が、それぞれ逆方向の寄生ダイオードを有する第1
乃至第6の電界効果トランジスタによって構成されてい
ることを特徴とする電源装置。
14. The first to sixth switching elements according to claim 13, wherein the reverse-direction energization elements are respectively provided in parallel, and the first to sixth switching elements each have a reverse-direction parasitic diode.
To a sixth field effect transistor, a power supply device.
【請求項15】 請求項10乃至14のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第1の電力変換回路の電流が、電源、第
1のインダクタ、第1の整流素子又は第5のスイッチン
グ素子の逆方向通電要素、及び第1のスイッチング素子
から成る閉ループを構成する状態と、第2の電力変換回
路の電流が、第2のインダクタ、負荷回路、第1のスイ
ッチング素子、及び第3のスイッチング素子から成る閉
ループを構成する状態とが同時に成立する期間を少なく
とも有し、 電源の第1及び第2のスイッチング素子の接続側の極性
が正のとき、第1の電力変換回路の電流が、電源、第2
のスイッチング素子、第2の整流素子又は第6のスイッ
チング素子の逆方向通電要素、及び第1のインダクタか
ら成る閉ループを構成する状態と、第2の電力変換回路
の電流が、第2のインダクタ、第4のスイッチング素
子、第2のスイッチング素子、及び負荷回路から成る閉
ループを構成する状態とが同時に成立する期間を少なく
とも有することを特徴とする電源装置。
15. The current according to claim 10, wherein when the polarity of the connection point side of the first and second switching elements of the power supply is negative, the current of the first power conversion circuit is Of the inductor, the first rectifying element or the reverse current-carrying element of the fifth switching element, and the state of forming a closed loop composed of the first switching element, and the current of the second power conversion circuit is the second inductor, The load circuit, the first switching element, and the third switching element constitute a closed loop at least at the same time, and the polarity of the connection side of the first and second switching elements of the power supply is positive. When the current of the first power conversion circuit is
Of the switching element, the second rectifying element or the reverse current-carrying element of the sixth switching element, and the state in which a closed loop is formed, and the current of the second power conversion circuit is the second inductor, A power supply device characterized by having at least a period in which a state forming a closed loop composed of a fourth switching element, a second switching element, and a load circuit is simultaneously established.
【請求項16】 請求項10乃至14のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第1の電力変換回路の電流が、電源、第
1のインダクタ、第1の整流素子又は第5のスイッチン
グ素子の逆方向通電要素、及び第1のスイッチング素子
から成る閉ループを構成する状態と、第2の電力変換回
路の電流が、第2のインダクタ、負荷回路、第1のスイ
ッチング素子、コンデンサ、及び第4のスイッチング素
子から成る閉ループを構成する状態とが同時に成立する
期間を少なくとも有し、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1の電力変換回路の電流が、電源、第
2のスイッチング素子、第2の整流素子又は第6のスイ
ッチング素子の逆方向通電要素、及び第1のインダクタ
から成る閉ループを構成する状態と、第2の電力変換回
路の電流が、第2のインダクタ、第3のスイッチング素
子、コンデンサ、第2のスイッチング素子、及び負荷回
路から成る閉ループを構成する状態とが同時に成立する
期間を少なくとも有することを特徴とする電源装置。
16. The current according to claim 10, wherein when the polarity of the connection point side of the first and second switching elements of the power supply is negative, the current of the first power conversion circuit is the power supply, the first Of the inductor, the first rectifying element or the reverse current-carrying element of the fifth switching element, and the state of forming a closed loop composed of the first switching element, and the current of the second power conversion circuit is the second inductor, A load circuit, a first switching element, a capacitor, and a state forming a closed loop composed of a fourth switching element are at least simultaneously established, and the connection point side of the first and second switching elements of the power supply When the polarity is positive, the current of the first power conversion circuit is the power source, the second switching element, the reverse rectifying element of the second rectifying element or the sixth switching element, and the first switching element. A closed loop composed of a inductor and a state in which the current of the second power conversion circuit forms a closed loop composed of a second inductor, a third switching element, a capacitor, a second switching element, and a load circuit. The power supply device is characterized in that it has at least a period in which both are established at the same time.
【請求項17】 請求項13又は14のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第1の電力変換回路の電流が、電源、第
1のインダクタ、第6のスイッチング素子、及び第2の
スイッチング素子から成る閉ループを構成する状態と、
第2の電力変換回路の電流が、コンデンサ、第3のスイ
ッチング素子、第2のインダクタ、負荷回路、及び第2
のスイッチング素子から成る閉ループを構成する状態と
が同時に成立する期間を少なくとも有し、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1の電力変換回路の電流が、電源、第
1のスイッチング素子、第5のスイッチング素子、第1
のインダクタから成る閉ループを構成する状態と、第2
の電力変換回路の電流が、コンデンサ、第1のスイッチ
ング素子、負荷回路、第2のインダクタ、及び第4のス
イッチング素子から成る閉ループを構成する状態とが同
時に成立する期間を少なくとも有することを特徴とする
電源装置。
17. The method according to claim 13, wherein when the polarity of the connection point side of the first and second switching elements of the power source is negative, the current of the first power conversion circuit is the power source, the first A closed loop composed of the inductor, the sixth switching element, and the second switching element,
The current of the second power conversion circuit changes to the capacitor, the third switching element, the second inductor, the load circuit, and the second
Current of the first power conversion circuit when the polarity of the connection point side of the first and second switching elements of the power source is positive, which has at least a period in which a closed loop state of the switching elements of , Power supply, first switching element, fifth switching element, first
The state of forming a closed loop composed of the inductor of
The electric current of the power conversion circuit has at least a period in which a state forming a closed loop including a capacitor, a first switching element, a load circuit, a second inductor, and a fourth switching element is simultaneously established. Power supply.
【請求項18】 請求項10乃至14のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第1の電力変換回路の電流が、第1のイ
ンダクタ、第1の整流素子又は第5のスイッチング素子
の逆方向通電要素、コンデンサ、及び第2のスイッチン
グ素子、電源から成る閉ループを構成する状態と、第2
の電力変換回路の電流が、第2のインダクタ、負荷回
路、第2のスイッチング素子、及び第4のスイッチング
素子から成る閉ループを構成する状態とが同時に成立す
る期間を少なくとも有し、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1の電力変換回路の電流が、第1のイ
ンダクタ、電源、第1のスイッチング素子、コンデン
サ、第2の整流素子又は第6のスイッチング素子の逆方
向通電要素、及び第1のインダクタから成る閉ループを
構成する状態と、第2の電力変換回路の電流が、第2の
インダクタ、第3のスイッチング素子、第1のスイッチ
ング素子、及び負荷回路から成る閉ループを構成する状
態とが同時に成立する期間を少なくとも有することを特
徴とする電源装置。
18. The current of the first power conversion circuit according to claim 10, when the polarity of the connection point side of the first and second switching elements of the power supply is negative. A state forming a closed loop including a reverse current-carrying element of the first rectifying element or the fifth switching element, a capacitor, a second switching element, and a power source;
The power converter circuit current has at least a period in which a current forming a closed loop including the second inductor, the load circuit, the second switching element, and the fourth switching element is simultaneously established, And the polarity of the connection point side of the second switching element is positive, the current of the first power conversion circuit causes the first inductor, the power supply, the first switching element, the capacitor, the second rectifying element or the sixth A state forming a closed loop composed of the reverse current-carrying element of the switching element and the first inductor, and the current of the second power conversion circuit is the second inductor, the third switching element, the first switching element, A power supply device having at least a period in which a closed loop including a load circuit and a state forming a closed circuit are simultaneously established.
【請求項19】 請求項10乃至14のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第1の電力変換回路の電流が、第1のイ
ンダクタ、第1の整流素子又は第5のスイッチング素子
の逆方向通電要素、コンデンサ、第2のスイッチング素
子、及び電源から成る閉ループを構成する状態と、第2
の電力変換回路の電流が、コンデンサ、第3のスイッチ
ング素子、第2のインダクタ、負荷回路、及び第2のス
イッチング素子から成る閉ループを構成する状態とが同
時に成立する期間を少なくとも有し、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1の電力変換回路の電流が、第1のイ
ンダクタ、電源、第1のスイッチング素子、コンデン
サ、及び第2の整流素子又は第6のスイッチング素子の
逆方向通電要素から成る閉ループを構成する状態と、第
2の電力変換回路の電流が、コンデンサ、第1のスイッ
チング素子、負荷回路、第2のインダクタ、及び第4の
スイッチング素子から成る閉ループを構成する状態とが
同時に成立する期間を少なくとも有することを特徴とす
る電源装置。
19. The current according to claim 10, wherein when the polarity of the connection point side of the first and second switching elements of the power source is negative, the current of the first power conversion circuit is the first inductor. A state forming a closed loop including a reverse current-carrying element of the first rectifying element or the fifth switching element, a capacitor, a second switching element, and a power supply;
The current of the power conversion circuit of at least has a period in which at least a state of forming a closed loop composed of a capacitor, a third switching element, a second inductor, a load circuit, and a second switching element is satisfied, When the polarity of the connection point side of the first and second switching elements is positive, the current of the first power conversion circuit causes the first inductor, the power supply, the first switching element, the capacitor, and the second rectifying element. Alternatively, the state of forming a closed loop including the reverse-direction energization element of the sixth switching element and the current of the second power conversion circuit causes the capacitor, the first switching element, the load circuit, the second inductor, and the fourth A power supply device having at least a period in which a state forming a closed loop including switching elements is simultaneously established.
【請求項20】 請求項10乃至14のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第1のインダクタ、第1の整流素子又は
第5のスイッチング素子の逆方向通電要素、第3のスイ
ッチング素子、第2のインダクタ、負荷回路、及び電源
から成る閉ループを構成する状態が成立する期間を少な
くとも有し、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1のインダクタ、電源、負荷回路、第
2のインダクタ、第4のスイッチング素子、及び第2の
整流素子又は第6のスイッチング素子の逆方向通電要素
から成る閉ループを構成する状態が成立する期間を少な
くとも有することを特徴とする電源装置。
20. The first inductor, the first rectifying element, or the fifth rectifier according to claim 10, wherein when the polarity of the connection point side of the first and second switching elements of the power source is negative. The first and second switching elements of the power source have at least a period during which a state forming a closed loop including the reverse-direction energization element of the switching element, the third switching element, the second inductor, the load circuit, and the power source is established. When the polarity of the connection point side of is positive, from the first inductor, the power supply, the load circuit, the second inductor, the fourth switching element, and the reverse directional element of the second rectifying element or the sixth switching element. A power supply device having at least a period during which a state forming a closed loop is formed.
【請求項21】 請求項10乃至14のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第1のインダクタ、第1の整流素子又は
第5のスイッチング素子の逆方向通電要素、コンデン
サ、第4のスイッチング素子、第2のインダクタ、負荷
回路、及び電源から成る閉ループを構成する状態が成立
する期間を少なくとも有し、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1のインダクタ、電源、負荷回路、第
2のインダクタ、第3のスイッチング素子、コンデン
サ、及び第2の整流素子又は第6のスイッチング素子の
逆方向通電要素から成る閉ループを構成する状態が成立
する期間を少なくとも有することを特徴とする電源装
置。
21. The first inductor, the first rectifying element, or the fifth rectifier according to claim 10, wherein when the polarity of the connection point side of the first and second switching elements of the power source is negative. There is at least a period during which a state forming a closed loop consisting of the reverse-direction energizing element of the switching element, the capacitor, the fourth switching element, the second inductor, the load circuit, and the power supply is established, and the first and second power supplies When the polarity on the connection point side of the switching element is positive, the first inductor, the power supply, the load circuit, the second inductor, the third switching element, the capacitor, and the reverse of the second rectifying element or the sixth switching element. A power supply device characterized in that it has at least a period during which a state forming a closed loop composed of directional energization elements is established.
【請求項22】 請求項1乃至9のいずれかにおい
て、第1、第2の整流素子の直列回路と、第3、第4の
整流素子の直列回路をコンデンサと逆並列に接続し、第
3、第4のスイッチング素子の直列回路をコンデンサと
並列に接続し、第5、第6の整流素子の直列回路と、第
1、第2のスイッチング素子の直列回路を逆並列に接続
し、第7の整流素子、第1、第2のスイッチング素子、
第8の整流素子の順に直列接続された回路と、第9、第
10の整流素子の直列回路を前記コンデンサと逆並列に
接続し、第1、第2の整流素子の接続点と、第1、第2
のスイッチング素子の接続点とを接続し、第3、第4の
整流素子の接続点と、第3、第4のスイッチング素子の
接続点とを接続し、第1、第2のスイッチング素子の接
続点と、第9、第10の整流素子の接続点との間に、第
1のインダクタを接続し、第1、第2のスイッチング素
子の接続点と、第3、第4のスイッチング素子の接続点
との間に、第2のインダクタ及び負荷回路からなる直列
回路を接続し、第5、第6の整流素子の接続点と、第
9、第10の整流素子の接続点との間に、フィルタ回路
を介して交流電源を接続した回路構成を備えることを特
徴とする電源装置。
22. The series circuit according to claim 1, wherein the series circuit of the first and second rectifying elements and the series circuit of the third and fourth rectifying elements are connected in antiparallel with a capacitor, and a third circuit is provided. A series circuit of the fourth switching element is connected in parallel with the capacitor, a series circuit of the fifth and sixth rectifying elements and a series circuit of the first and second switching elements are connected in antiparallel, Rectifying element, first and second switching elements,
A circuit in which the eighth rectifying element is connected in series in this order and a series circuit of the ninth and tenth rectifying elements are connected in antiparallel with the capacitor, and a connection point of the first and second rectifying elements and a first rectifying element are connected. , Second
Connected to the connection point of the switching element, the connection point of the third and fourth rectifying elements and the connection point of the third and fourth switching elements, and the connection of the first and second switching elements. The first inductor is connected between the connection point and the connection point of the ninth and tenth rectifying elements, and the connection point of the first and second switching elements and the connection of the third and fourth switching elements. A series circuit including a second inductor and a load circuit is connected between the connection point and the point, and between the connection point of the fifth and sixth rectifying elements and the connection point of the ninth and tenth rectifying elements, A power supply device comprising a circuit configuration in which an AC power supply is connected via a filter circuit.
【請求項23】 請求項10乃至21のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第2及び第3のスイッチング素子をON
する期間、第1及び第3のスイッチング素子をONする
期間、第1乃至第4のスイッチング素子をOFFする期
間の順、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1及び第4のスイッチング素子をON
する期間、第2及び第4のスイッチング素子をONする
期間、第1乃至第4のスイッチング素子をOFFする期
間の順に、各スイッチング素子を電源周波数よりも高い
周波数でスイッチングする状態を少なくとも有するよう
に構成された制御手段を具備することを特徴とする電源
装置。
23. In any one of claims 10 to 21, when the polarity of the connection point side of the first and second switching elements of the power source is negative, the second and third switching elements are turned on.
During which the first and third switching elements are turned on, the first to fourth switching elements are turned off, and the polarity of the connection point side of the first and second switching elements of the power supply is positive. At this time, the first and fourth switching elements are turned on
The switching element is turned on, the second and fourth switching elements are turned on, and the first to fourth switching elements are turned off in this order, so that each switching element is switched at a frequency higher than the power supply frequency. A power supply device comprising the configured control means.
【請求項24】 請求項10乃至21のいずれかにお
いて、 電源の第1及び第2のスイッチング素子の接続点側の極
性が負のとき、第2及び第3のスイッチング素子をON
する期間、第2のスイッチング素子のみをONする期
間、第1乃至第4のスイッチング素子をOFFする期間
の順、 電源の第1及び第2のスイッチング素子の接続点側の極
性が正のとき、第1及び第4のスイッチング素子をON
する期間、第1のスイッチング素子のみをONする期
間、第1乃至第4のスイッチング素子をOFFする期間
の順に、各スイッチング素子を電源周波数よりも高い周
波数でスイッチングする状態を少なくとも有するように
構成された制御手段を具備することを特徴とする電源装
置。
24. In any one of claims 10 to 21, when the polarity of the connection point side of the first and second switching elements of the power source is negative, the second and third switching elements are turned on.
During the period of turning on, the period of turning on only the second switching element, the period of turning off the first to fourth switching elements, when the polarity of the connection point side of the first and second switching elements of the power source is positive, Turn on the first and fourth switching elements
Is configured to have at least a state in which each switching element is switched at a frequency higher than the power supply frequency in the order of a period during which the switching element is turned on, a period during which only the first switching element is turned on, and a period during which the first to fourth switching elements are turned off. A power supply device comprising:
【請求項25】 請求項2乃至24のいずれかにおい
て、負荷回路が少なくとも放電灯を含む回路で構成さ
れ、放電灯に出力される電流が低周波の略矩形波状であ
ることを特徴とする電源装置。
25. The power supply according to claim 2, wherein the load circuit is composed of a circuit including at least a discharge lamp, and the current output to the discharge lamp has a low-frequency substantially rectangular wave shape. apparatus.
JP23481197A 1996-09-09 1997-08-29 Power supply Expired - Fee Related JP3480259B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23481197A JP3480259B2 (en) 1996-09-09 1997-08-29 Power supply

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP23825596 1996-09-09
JP8-238255 1997-06-25
JP16918497 1997-06-25
JP9-169184 1997-06-25
JP23481197A JP3480259B2 (en) 1996-09-09 1997-08-29 Power supply

Publications (2)

Publication Number Publication Date
JPH1175373A JPH1175373A (en) 1999-03-16
JP3480259B2 true JP3480259B2 (en) 2003-12-15

Family

ID=27323133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23481197A Expired - Fee Related JP3480259B2 (en) 1996-09-09 1997-08-29 Power supply

Country Status (1)

Country Link
JP (1) JP3480259B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844977A (en) * 2010-04-14 2012-12-26 日产自动车株式会社 Power converting apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844977A (en) * 2010-04-14 2012-12-26 日产自动车株式会社 Power converting apparatus
CN102844977B (en) * 2010-04-14 2015-02-25 日产自动车株式会社 Power converting apparatus

Also Published As

Publication number Publication date
JPH1175373A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
US7663898B2 (en) Switching power supply with direct conversion off AC power source
JPH03226276A (en) Power supply
JP2006187115A (en) Switching power supply device and control method therefor
JP2000278943A (en) Switching power supply
JP2000003798A (en) Discharge lamp lighting device and lighting system
JP3480259B2 (en) Power supply
US6111392A (en) Power source device including a plurality of switching circuit for power conversion with switching elements used in common
CN112202356B (en) Boost-based quasi-Z-source single-stage isolation inverter topology circuit
JP2690042B2 (en) Inverter device
JP2002112555A (en) Inverter
JP3085703B2 (en) Inverter device
TWI762415B (en) Buck-boost bidirectional DC-DC resonant converter and control method thereof
JPH0947024A (en) Step-down type high efficiency converter
JPH1066351A (en) Power unit
JP2003348834A (en) Single-phase step-up/down converter
JP3329910B2 (en) Power supply
JP2001128461A (en) Power supply
JP3400592B2 (en) Power supply
JP2906056B2 (en) Discharge lamp lighting circuit
JP3248198B2 (en) Power supply
JP3538339B2 (en) Inverter device
JP3427238B2 (en) Inverter device
JP2000100586A (en) Discharge lamp lighting device
JPH11121186A (en) Inverter device for discharge lamp
JPH01143195A (en) Discharge lamp lighting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081010

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091010

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101010

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees