JP3469574B2 - Power supply device and power supply circuit control method - Google Patents
Power supply device and power supply circuit control methodInfo
- Publication number
- JP3469574B2 JP3469574B2 JP2002227674A JP2002227674A JP3469574B2 JP 3469574 B2 JP3469574 B2 JP 3469574B2 JP 2002227674 A JP2002227674 A JP 2002227674A JP 2002227674 A JP2002227674 A JP 2002227674A JP 3469574 B2 JP3469574 B2 JP 3469574B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- output
- supply device
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＤＣ出力を生成す
る電源回路を備える電源装置に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device including a power supply circuit that generates a DC output.
【０００２】[0002]
【従来の技術】ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコン
バータ、充電器などの電源装置は、様々な分野で広く使
われている。電源装置は、一般に、その損失が小さいこ
とが要求される。特に、近年急速に普及してきているノ
ード型のパーソナルコンピュータや移動体通信における
端末などにおいては、電源装置の損失を低減することは
非常に重要である。2. Description of the Related Art Power supply devices such as AC / DC converters, DC / DC converters, and chargers are widely used in various fields. The power supply device is generally required to have low loss. In particular, it is very important to reduce the loss of the power supply device in a node type personal computer, a terminal for mobile communication, etc., which has rapidly spread in recent years.
【０００３】ところで、パーソナルコンピュータ等は、
通常、互いに異なる複数の電圧を要求する。したがっ
て、電源装置は、この要求に応じるために、互いに異な
る複数の電圧を生成できるようになっているものが多
い。また、各種携帯型の電子機器は、通常、バッテリに
より駆動されるので、充電機能を備えた電源装置も数多
く知られている。By the way, personal computers and the like are
Usually, a plurality of different voltages are required. Therefore, many power supply devices are capable of generating a plurality of different voltages in order to meet this demand. Further, since various portable electronic devices are usually driven by a battery, many power supply devices having a charging function are known.
【０００４】図１９は、従来の電源装置の一例の構成図
である。この電源装置は、不図示のバッテリを充電する
ための充電器５０１、および不図示の負荷に電流を供給
する複数のＤＣ電源５０２−１〜５０２−４を備える。FIG. 19 is a block diagram of an example of a conventional power supply device. This power supply device includes a charger 501 for charging a battery (not shown) and a plurality of DC power supplies 502-1 to 502-4 that supply current to a load (not shown).
【０００５】プロセッサ（ＭＰＵ）５０３は、この電源
装置の動作を制御するための演算処理装置であり、ＲＯ
Ｍ５０４に格納されているプログラムに従って、上位機
器との通信、シーケンス制御、バッテリ管理、状態監視
／表示などを実行する。上位機器は、例えば、この電源
装置がコンピュータに搭載される場合、そのコンピュー
タのＣＰＵ（メインプロセッサ）である。プロセッサ５
０３は、たとえば、上位機器から電圧レベルの変更指示
などを受信すると、その旨を対応するＤＣ電源に通知す
る。シーケンス制御は、複数のＤＣ電源５０２−１〜５
０２−４を所定の順番に従って投入していく処理、また
は所定の順番に従って切断していく処理である。バッテ
リ管理は、バッテリの残量をモニタする処理等である。
状態監視／表示は、たとえば、この電源装置への入力電
圧や周囲温度を監視し、必要に応じてそれらを表示する
機能である。A processor (MPU) 503 is an arithmetic processing unit for controlling the operation of this power supply unit, and is an RO unit.
According to the program stored in M504, communication with a higher-level device, sequence control, battery management, status monitoring / display, etc. are executed. The host device is, for example, a CPU (main processor) of the computer when the power supply device is installed in the computer. Processor 5
Upon receiving a voltage level change instruction or the like from a higher-level device, 03 notifies the corresponding DC power supply to that effect. Sequence control is performed by a plurality of DC power sources 502-1 to 50-5.
02-4 is a process of inserting in a predetermined order or a process of disconnecting in a predetermined order. Battery management is a process of monitoring the remaining amount of the battery, and the like.
The status monitoring / display is a function of monitoring the input voltage to the power supply device and the ambient temperature, and displaying them as necessary.
【０００６】図２０は、従来の電源装置に設けられてい
る充電器またはＤＣ電源の構成図である。充電器および
ＤＣ電源は、基本的には同じ構成であり、それぞれ電力
変換部５１０、アナログ回路部５２０、および信号送受
信部５３０を備える。なお、ＤＣ電源は、ここでは、Ｄ
Ｃ／ＤＣコンバータである。FIG. 20 is a configuration diagram of a charger or a DC power source provided in a conventional power supply device. The charger and the DC power source have basically the same configuration, and each include a power conversion unit 510, an analog circuit unit 520, and a signal transmission / reception unit 530. The DC power source is D here.
It is a C / DC converter.
【０００７】電力変換部５１０は、ＰＷＭ制御回路５２
４からの指示に従って制御されるスイッチング素子（Ｍ
ＯＳＦＥＴ）、整流用ダイオード、エネルギーを蓄積／
放出するためのインダクタ、インダクタ電流または出力
電流を検出するための抵抗、および出力を平滑化するた
めの出力コンデンサを備える。スイッチング素子がオン
状態の期間は、インダクタ電流がランプアップしてゆ
き、負荷に電流が供給されると共に、余った電荷は出力
コンデンサに蓄積される。一方、スイッチング素子がオ
フ状態の期間は、インダクタ電流がランプダウンしてゆ
き、必要に応じて出力コンデンサに蓄積されている電荷
を放出しながら負荷へ電流を供給する。The power converter 510 includes a PWM control circuit 52.
A switching element (M
OSFET), rectifying diode, energy storage /
An inductor for discharging, a resistor for detecting an inductor current or an output current, and an output capacitor for smoothing the output are provided. While the switching element is in the ON state, the inductor current ramps up, the current is supplied to the load, and excess charge is accumulated in the output capacitor. On the other hand, while the switching element is in the OFF state, the inductor current is ramped down, and the current is supplied to the load while discharging the electric charge accumulated in the output capacitor as necessary.
【０００８】アナログ回路部５２０は、インダクタ電流
を増幅するアンプ５２１、アンプ５２１の出力と参照電
圧Ｖref1との差を増幅するアンプ５２２、出力電圧と参
照電圧Ｖref2との差を増幅するアンプ５２３、これらの
アンプの出力等に従ってスイッチング素子を制御するた
めのＰＷＭ信号を生成するＰＷＭ制御回路５２４、およ
びＰＷＭ制御回路５２４に所定周波数のクロックを供給
する発振器（ＯＳＣ）５２５を備える。The analog circuit section 520 includes an amplifier 521 for amplifying the inductor current, an amplifier 522 for amplifying the difference between the output of the amplifier 521 and the reference voltage Vref1, an amplifier 523 for amplifying the difference between the output voltage and the reference voltage Vref2, and these. A PWM control circuit 524 that generates a PWM signal for controlling the switching element according to the output of the amplifier of FIG. 1 and an oscillator (OSC) 525 that supplies a clock of a predetermined frequency to the PWM control circuit 524.
【０００９】ＰＷＭ制御回路５２４は、出力電圧が参照
電圧Ｖref2よりも低下すると、スイッチング素子へ供給
するＰＷＭ信号のデューティを大きくすることにより、
インダクタ電流を増加させて出力電圧を上昇させる。反
対に、出力電圧が参照電圧Ｖref2よりも高くなると、Ｐ
ＷＭ制御回路５２４は、上記ＰＷＭ信号のデューティを
小さくすることにより、インダクタ電流を減少させて出
力電圧を低下させる。出力電圧は、このようにして一定
の値に保持される。また、ＰＷＭ制御回路５２４は、ア
ンプ５２２の出力に基づいて過電流を検出すると、上記
ＰＷＭ信号のデューティを小さくしたり、或いはスイッ
チング素子を強制的にターンオフしたりする。When the output voltage becomes lower than the reference voltage Vref2, the PWM control circuit 524 increases the duty of the PWM signal supplied to the switching element.
Increase the inductor current to increase the output voltage. On the contrary, when the output voltage becomes higher than the reference voltage Vref2, P
The WM control circuit 524 reduces the duty of the PWM signal to reduce the inductor current and reduce the output voltage. The output voltage is thus held at a constant value. When the PWM control circuit 524 detects an overcurrent based on the output of the amplifier 522, the PWM control circuit 524 reduces the duty of the PWM signal or forcibly turns off the switching element.
【００１０】信号送受信部５３０は、出力電圧が極端に
低下したことを検出してアラーム信号を発生させるコン
パレータ等を備える。また、信号送受信部５３０は、Ｉ
／Ｏ回路を介して上位機器から入力される信号を受信す
る機能を備える。The signal transmitting / receiving unit 530 includes a comparator which detects that the output voltage has dropped extremely and generates an alarm signal. In addition, the signal transmitting / receiving unit 530
It has a function of receiving a signal input from a higher-level device via the / O circuit.
【００１１】このように、プロセッサ等を使用して電源
装置の動作を管理・制御する構成は従来から知られてい
た。しかしながら、従来は、電源装置が備える充電器あ
るいは各ＤＣ電源は、それぞれ独立してアナログ制御に
よりその出力が調整されていた。As described above, the configuration for managing and controlling the operation of the power supply device by using the processor or the like has been conventionally known. However, conventionally, the output of the charger or each DC power source included in the power supply device has been independently adjusted by analog control.
【００１２】[0012]
【発明が解決しようとする課題】上述したような従来の
電源装置は、以下の点が問題となっていた。
(1) デジタル技術が急速に進歩し、プロセッサの性能が
飛躍的に向上した。このため、低価格で高性能のプロセ
ッサを容易に入手できるようになった。ところが、上述
したような従来の電源装置における使用法では、そのプ
ロセッサの負荷（処理量）は小さい。したがって、高性
能なプロセッサを使用すると、その性能を有効に利用で
きないことになる。The conventional power supply device as described above has the following problems. (1) Digital technology has advanced rapidly, and processor performance has dramatically improved. Therefore, it has become possible to easily obtain a high-performance processor at a low price. However, in the usage of the conventional power supply device as described above, the load (processing amount) of the processor is small. Therefore, when a high performance processor is used, the performance cannot be effectively used.
【００１３】(2) アナログ技術の進歩のスピードは低下
してきており、今後、損失を減少させたり、或いは回路
規模を小さくすることは難しいと推測される。また、ア
ナログ回路を使用していると、電源装置の仕様を変更す
る場合には、部品を変更する必要が生じたり、場合によ
っては回路の配線パターン等をも変更しなければならな
い。(2) The speed of progress in analog technology is decreasing, and it is presumed that it will be difficult to reduce loss or reduce the circuit scale in the future. Further, when an analog circuit is used, when the specifications of the power supply device are changed, it is necessary to change the parts, and in some cases, the wiring pattern of the circuit must be changed.
【００１４】(3) 電源装置内において、プロセッサと他
の回路との間での信号伝達のためのＩ／Ｏ回路またはＩ
／Ｆ回路が多く、小型化および低価格化が困難である。
(4) 電力変換部およびアナログ回路部は、互いに独立し
て製造されることが多い。このことも、製造コストが高
くなる要因の１つである。(3) In the power supply device, an I / O circuit or I for signal transmission between the processor and other circuits
Since there are many / F circuits, downsizing and cost reduction are difficult. (4) The power conversion unit and the analog circuit unit are often manufactured independently of each other. This is also one of the factors that increase the manufacturing cost.
【００１５】本発明は、上述の問題を解決するものであ
る。すなわち、本発明の課題は、仕様変更が容易であ
り、且つ損失の低い電源装置を提供することである。本
発明の他の課題は、電源装置の小型化および低コスト化
を計ることである。本発明のさらに他の課題は、搭載さ
れたプロセッサの性能を有効に利用する電源装置を提供
することである。The present invention solves the above problems. That is, an object of the present invention is to provide a power supply device in which the specifications can be easily changed and the loss is low. Another object of the present invention is to reduce the size and cost of a power supply device. Still another object of the present invention is to provide a power supply device that effectively utilizes the performance of the installed processor.
【００１６】[0016]
【課題を解決するための手段】本発明の電源装置は、プ
ロセッサを備える構成と前提とし、それぞれＤＣ出力を
生成する複数の電源回路と、上記複数の電源回路の各出
力に係わるパラメータをそれぞれデジタルデータに変換
する変換手段とを有する。そして、上記変換手段により
得られたデジタルデータに基づいて上記複数の電源回路
の出力を制御する処理を上記プロセッサに実行させる。A power supply device of the present invention is premised on a configuration including a processor, and a plurality of power supply circuits for respectively generating DC outputs and parameters relating to respective outputs of the plurality of power supply circuits are respectively digitalized. And conversion means for converting the data. Then, the processor is caused to execute a process of controlling the outputs of the plurality of power supply circuits based on the digital data obtained by the conversion means.
【００１７】上記構成によれば、従来はアナログ回路で
実現していた機能を、プロセッサを用いたソフトウェア
処理で置き換えることができる。このため、電源装置と
しての回路規模が小さくなる。According to the above configuration, the function conventionally realized by an analog circuit can be replaced by software processing using a processor. Therefore, the circuit scale of the power supply device is reduced.
【００１８】本発明の他の態様の電源装置は、与えられ
るパルス信号に基づいてＤＣ出力を生成する電源回路
と、上記電源回路の出力に係わる出力パラメータをデジ
タルデータに変換する変換手段と、上記変換手段により
得られるデジタルデータと基準値との差を増幅する演算
手段と、上記演算手段の出力に基づいて上記電源回路に
与えるパルス信号を生成する生成手段を有する。According to another aspect of the present invention, there is provided a power supply device which generates a DC output based on a pulse signal applied thereto, a conversion means which converts output parameters related to the output of the power supply circuit into digital data, and It has arithmetic means for amplifying the difference between the digital data obtained by the converting means and the reference value, and generating means for generating a pulse signal to be applied to the power supply circuit based on the output of the arithmetic means.
【００１９】上記構成において、上記基準値は、電源回
路の出力を定義する値であり、変換手段により変換され
るパラメータに対応するデジタル値である。したがっ
て、演算手段および生成手段は、デジタル処理を実行す
る。このデジタル処理は、プロセッサ等を用いてソフト
ウェアプログラムを実行することにより実現される。In the above structure, the reference value is a value that defines the output of the power supply circuit, and is a digital value corresponding to the parameter converted by the conversion means. Therefore, the calculation means and the generation means perform digital processing. This digital processing is realized by executing a software program using a processor or the like.
【００２０】演算手段は、たとえば、ＩＩＲフィルタま
たはＦＩＲフィルタ等のデジタルフィルタで実現する。
また、電源回路のＤＣ出力をＰＷＭ方式で制御する場合
は、変換手段により得られるデジタルデータと上記基準
値との差に基づいてその電源回路に与えるパルス信号の
デューティが決定される。このデューティを決定する処
理も、ソフトウェアプログラムを実行することによるデ
ジタル処理である。The calculation means is realized by a digital filter such as an IIR filter or an FIR filter.
When the DC output of the power supply circuit is controlled by the PWM method, the duty of the pulse signal given to the power supply circuit is determined based on the difference between the digital data obtained by the conversion means and the reference value. The processing for determining the duty is also digital processing by executing a software program.
【００２１】[0021]
【発明の実施の形態】本実施形態の電源装置は、パーソ
ナルコンピュータ等の装置に搭載され、その装置が備え
るバッテリを充電するための充電器、およびその装置に
おいて使用される複数のＤＣ電圧をそれぞれ生成する複
数のＤＣ電源を含む。尚、以下では、これらの充電器お
よびＤＣ電源を総称して「電源回路」と呼ぶことがあ
る。BEST MODE FOR CARRYING OUT THE INVENTION A power supply device according to the present embodiment is mounted on a device such as a personal computer, and a charger for charging a battery included in the device, and a plurality of DC voltages used in the device, respectively. It includes a plurality of DC power supplies to generate. In the following, these chargers and DC power supplies may be collectively referred to as "power supply circuit".
【００２２】各電源回路は、ＰＷＭ（パルス幅変調）に
より各出力電圧をそれぞれ一定の値に保持する。出力電
圧を制御するためのＰＷＭ制御では、通常、電源回路の
出力電圧と基準電圧との差に従ってその電源回路に供給
するパルス信号のデューティが変更される。そして、電
源回路は、そのパルス信号に従って出力電圧を調整す
る。すなわち、フィードバック制御が実行される。本実
施形態では、電源装置が備えるプロセッサがこのフィー
ドバック制御を実行する。Each power supply circuit holds each output voltage at a constant value by PWM (pulse width modulation). In the PWM control for controlling the output voltage, the duty of the pulse signal supplied to the power supply circuit is usually changed according to the difference between the output voltage of the power supply circuit and the reference voltage. Then, the power supply circuit adjusts the output voltage according to the pulse signal. That is, feedback control is executed. In the present embodiment, the processor included in the power supply device executes this feedback control.
【００２３】図１は、本実施形態の電源装置の構成図で
ある。充電器１０は、この電源装置を搭載する本体装置
（パーソナルコンピュータ等）が備える不図示のバッテ
リを充電する。ＤＣ電源２０−１〜２０−ｎは、それぞ
れ互いに異なるＤＣ電圧を生成して負荷に供給する。
尚、充電器１０およびＤＣ電源２０−１〜２０−ｎは、
それぞれ基本的に互いに同じ構成であり、ＰＷＭ部１１
および電力変換部１２を備える。FIG. 1 is a block diagram of the power supply device of this embodiment. The charger 10 charges a battery (not shown) included in a main body device (personal computer or the like) equipped with the power supply device. The DC power supplies 20-1 to 20-n generate different DC voltages and supply them to the load.
The charger 10 and the DC power supplies 20-1 to 20-n are
The PWM units 11 have basically the same configuration as each other.
And a power converter 12.
【００２４】Ｉ／Ｏ部３１は、この電源装置を搭載する
本体装置が備えるスイッチからのオン／オフ信号を受信
してプロセッサ（ＭＰＵ）４１に通知する。Ａ／Ｄ変換
部３２は、充電器１０により充電されるバッテリに係わ
る情報（たとえば、バッテリ残量）をデジタルデータに
変換してプロセッサ４１に渡す。シリアルＩ／Ｆ部３３
は、プロセッサ４１と上位機器との間の情報の送受信を
制御する。上位機器とは、たとえば、この電源装置を搭
載する本体装置が備えるＣＰＵ（メインプロセッサ）の
ことである。この場合、上位機器は、例えば、その動作
モードを通常モードからレジュームモードに切り換える
際に、電源装置に対してその出力電圧を低下させること
を指示する信号を送る。The I / O unit 31 receives an on / off signal from a switch provided in the main body device having this power supply device and notifies the processor (MPU) 41 of the signal. The A / D conversion unit 32 converts information related to the battery charged by the charger 10 (for example, remaining battery capacity) into digital data and passes it to the processor 41. Serial I / F section 33
Controls the transmission and reception of information between the processor 41 and the host device. The host device is, for example, a CPU (main processor) included in a main body device in which the power supply device is mounted. In this case, for example, when switching the operation mode from the normal mode to the resume mode, the host device sends a signal instructing the power supply device to reduce its output voltage.
【００２５】多重化部（ＭＵＸ）３４は、各電源回路
（充電器１０およびＤＣ電源２０−１〜２０−ｎ）が備
える電力変換部１２からのフィードバック信号、および
各電源回路へ供給される入力電圧を受信し、プロセッサ
４１からの指示に従ってその中から所定の１つを選択し
て出力する。電力変換部１２からのフィードバック信号
は、電源回路の出力に係わるパラメータであり、たとえ
ば、各電源回路の出力電圧や出力電流である。Ａ／Ｄ変
換部３５は、多重化部３４の出力をデジタルデータに変
換する。Ａ／Ｄ変換部３５により変換されたデジタルデ
ータは、プロセッサ４１により読み取られる。セグメン
トコントローラ（ＳＥＧ）３６は、プロセッサ４１から
の指示に従って、バッテリ残量等を不図示の表示装置に
表示するための信号を出力する。The multiplexer (MUX) 34 is provided with a feedback signal from the power converter 12 included in each power supply circuit (charger 10 and DC power supplies 20-1 to 20-n) and an input supplied to each power supply circuit. The voltage is received, and a predetermined one is selected and output according to an instruction from the processor 41. The feedback signal from the power converter 12 is a parameter relating to the output of the power supply circuit, and is, for example, the output voltage or output current of each power supply circuit. The A / D converter 35 converts the output of the multiplexer 34 into digital data. The digital data converted by the A / D converter 35 is read by the processor 41. The segment controller (SEG) 36 outputs a signal for displaying the remaining battery level and the like on a display device (not shown) according to an instruction from the processor 41.
【００２６】プロセッサ４１は、ＲＡＭ４３を使用しな
がらＲＯＭ４２に格納されているプログラムを実行す
る。プロセッサ４１により実行されるプログラムには、
Ｉ／Ｏ部３１、Ａ／Ｄ変換部３２、シリアルＩ／Ｆ部３
３、およびＡ／Ｄ変換部３５からのデジタルデータに従
ってこの電源装置の動作を制御するための処理手順が記
述されている。なお、このプログラムは、図１において
はＲＯＭ領域に格納されているが、書き換えことができ
るようにしておいてもよい。また、プロセッサ４１とし
て、ＤＳＰ（Digital Signal Processor）を用いてもよ
い。The processor 41 uses the RAM 43 to execute the programs stored in the ROM 42. The program executed by the processor 41 includes
I / O unit 31, A / D conversion unit 32, serial I / F unit 3
3 and the processing procedure for controlling the operation of the power supply device in accordance with the digital data from the A / D converter 35. Although this program is stored in the ROM area in FIG. 1, it may be rewritable. A DSP (Digital Signal Processor) may be used as the processor 41.
【００２７】上記構成において、プロセッサ４１は、従
来の技術として上述したシーケンス制御、バッテリ管
理、状態監視／表示などを実行すると共に、電源回路の
出力電圧を一定の値に保持するための制御の実行する。
なお、この電源装置は、更に、クロック信号を生成する
クロック生成部４４、およびタイマ４５を備える。In the above configuration, the processor 41 executes the sequence control, the battery management, the status monitoring / display, etc. described above as the prior art, and the control for keeping the output voltage of the power supply circuit at a constant value. To do.
The power supply device further includes a clock generation unit 44 that generates a clock signal and a timer 45.
【００２８】図２は、電力変換部１２の構成図である。
電力変換部１２は、基本的に、図２０に示した従来の電
力変換部と同じである。すなわち、電力変換部１２は、
ＰＷＭ部１１からの指示に従って制御されるスイッチン
グ素子（図２では、ＭＯＳＦＥＴ）１３、整流用ダイオ
ードＤ、エネルギーを蓄積／放出するためのインダクタ
Ｌ、インダクタ電流または出力電流を検出するための抵
抗Ｒ、および出力を平滑化するための出力コンデンサＣ
out を備える。また、電力変換部１２は、ＰＷＭ部１１
からのパルス信号を増幅してスイッチング素子１３を駆
動するドライバ（駆動回路）１４を備える。なお、上記
整流用ダイオードＤをＭＯＳトランジスタ等に置き換え
てもよい。この場合、２つのＭＯＳトランジスタは、同
時にオン状態にならないように、互いに逆位相のスイッ
チング制御信号によりオン／オフが行われる。FIG. 2 is a block diagram of the power converter 12.
The power converter 12 is basically the same as the conventional power converter shown in FIG. That is, the power conversion unit 12 is
A switching element (MOSFET in FIG. 2) 13 controlled according to an instruction from the PWM unit 11, a rectifying diode D, an inductor L for storing / releasing energy, a resistor R for detecting an inductor current or an output current, And an output capacitor C for smoothing the output
with out. In addition, the power conversion unit 12 includes the PWM unit 11
A driver (driving circuit) 14 that amplifies the pulse signal from the device and drives the switching element 13 is provided. The rectifying diode D may be replaced with a MOS transistor or the like. In this case, the two MOS transistors are turned on / off by switching control signals having opposite phases so that they are not turned on at the same time.
【００２９】ＤＣ入力は、たとえば、ＡＣ／ＤＣコンバ
ータまたはＤＣ／ＤＣコンバータにより生成される。Ｄ
Ｃ出力は、負荷（バッテリを含む）に供給される。上記
構成において、スイッチング素子１３がオン状態の期間
は、インダクタ電流がランプアップしてゆき、負荷に電
流が供給されるとともに、余った電荷は出力コンデンサ
Ｃout に蓄積される。一方、スイッチング素子１３がオ
フ状態の期間は、インダクタ電流がランプダウンしてゆ
き、必要に応じて出力コンデンサＣout に蓄積されてい
る電荷を放出しながら負荷へ電流を供給する。したがっ
て、電力変換部１２の出力電圧、すなわち各電源回路の
出力電圧は、スイッチング素子１３のオン時間とオフ時
間との比率に応じて変化させることができる。The DC input is generated by, for example, an AC / DC converter or a DC / DC converter. D
The C output is supplied to the load (including the battery). In the above configuration, while the switching element 13 is in the ON state, the inductor current ramps up, the current is supplied to the load, and the excess charge is accumulated in the output capacitor Cout. On the other hand, while the switching element 13 is in the OFF state, the inductor current is ramped down, and the current is supplied to the load while discharging the electric charge accumulated in the output capacitor Cout as necessary. Therefore, the output voltage of the power conversion unit 12, that is, the output voltage of each power supply circuit can be changed according to the ratio of the ON time and the OFF time of the switching element 13.
【００３０】ところで、スイッチング素子１３のオン／
オフ状態は、ＰＷＭ部１１により生成されるパルス信号
に従って制御される。本実施例では、パルス信号の
「Ｈ」をスイッチング素子１３のオン状態に対応させ、
そのパルス信号の「Ｌ」をオフ状態に対応させる。した
がって、電源回路の出力電圧は、そのパルス信号の
「Ｈ」時間と「Ｌ」時間との比率に従って変化させるこ
とができる。On / off of the switching element 13
The off state is controlled according to the pulse signal generated by the PWM unit 11. In this embodiment, “H” of the pulse signal is made to correspond to the ON state of the switching element 13,
The "L" of the pulse signal is made to correspond to the off state. Therefore, the output voltage of the power supply circuit can be changed according to the ratio of the “H” time and the “L” time of the pulse signal.
【００３１】ここで、ＰＷＭにおいては、一般に、スイ
ッチング素子１３を制御するためのパルス信号の周期は
一定である。したがって、そのパルス信号のデューティ
を指定するためには、そのパルス信号の１周期内の
「Ｈ」時間または「Ｌ」時間を指定すればよい。本実施
形態では、パルス信号の周期および「Ｈ」の時間を指定
することにより、デューティを指定する。なお、以下で
は、パルス信号の「Ｈ」をスイッチング素子１３のオン
状態に対応させるので、パルス信号が「Ｈ」である時間
を「オン時間Ｔon」を呼ぶことがある。Here, in PWM, the period of the pulse signal for controlling the switching element 13 is generally constant. Therefore, in order to specify the duty of the pulse signal, "H" time or "L" time within one cycle of the pulse signal may be specified. In the present embodiment, the duty is specified by specifying the period of the pulse signal and the time of “H”. In the following, since "H" of the pulse signal corresponds to the ON state of the switching element 13, the time when the pulse signal is "H" may be referred to as "ON time Ton".
【００３２】電力変換部１２は、この電源回路の出力に
係わるパラメータをフィードバック信号として多重化部
３４へを送る。この実施例で使用されるパラメータは、
出力端子の電圧（出力電圧Ｖout ）、およびインダクタ
Ｌと抵抗Ｒとの接続点の電圧（電圧Ｖs ）である。これ
らのパラメータは、上述したように、Ａ／Ｄ変換部３５
によりデジタルデータに変換されてプロセッサ４１に送
られる。プロセッサ４１は、このデジタルデータによ
り、出力電圧Ｖout を検出すると共に、「（電圧Ｖs −
出力電圧Ｖout ）／Ｒ」を演算することにより、出力電
流を検出する。The power conversion unit 12 sends the parameter relating to the output of the power supply circuit to the multiplexing unit 34 as a feedback signal. The parameters used in this example are
It is the voltage at the output terminal (output voltage Vout) and the voltage at the connection point between the inductor L and the resistor R (voltage Vs). As described above, these parameters are stored in the A / D conversion unit 35.
It is converted into digital data by and is sent to the processor 41. The processor 41 detects the output voltage Vout based on this digital data, and at the same time, displays “(voltage Vs −
The output current is detected by calculating the output voltage Vout) / R ".
【００３３】図３は、本実施形態における出力電圧制御
について説明する図である。ここでは、図１に示す充電
器１０およびＤＣ電源２０−１〜２０−ｎの中の任意の
１つの電源回路に着目して説明する。なお、図３におい
ては、この着目する電源回路を識別する番号を「ｉ」と
している。また、図３では、出力電圧制御に直接的には
関係していない要素については省略している。FIG. 3 is a diagram for explaining the output voltage control in this embodiment. Here, an explanation will be given focusing on any one power supply circuit in the charger 10 and the DC power supplies 20-1 to 20-n shown in FIG. In FIG. 3, the number for identifying the power supply circuit of interest is designated as "i". Further, in FIG. 3, elements that are not directly related to output voltage control are omitted.
【００３４】演算部５１は、電力変換部１２からＡ／Ｄ
変換部３５を介して受信するパラメータに基づいて、電
力変換部１２のスイッチング素子１３を制御するための
パルス信号のパルス幅（即ち、そのパルス信号のデュー
ティ）を演算する。使用するパラメータは、ここでは、
電力変換部１２の出力電圧である。したがって、演算部
５１は、出力電圧をデジタルデータに変換した値である
Ｖout を受け取る。なお、この演算部５１は、ＲＯＭ４
２に格納されている所定のプログラムがプロセッサ４１
によって実行されることにより実現される。The calculation unit 51 is provided with an A / D converter from the power conversion unit 12.
The pulse width of the pulse signal (that is, the duty of the pulse signal) for controlling the switching element 13 of the power conversion unit 12 is calculated based on the parameter received via the conversion unit 35. The parameters used here are
It is the output voltage of the power converter 12. Therefore, the arithmetic unit 51 receives Vout which is a value obtained by converting the output voltage into digital data. It should be noted that this calculation unit 51 is
2 is a predetermined program stored in the processor 41
It is realized by being executed by.
【００３５】演算部５１は、デジタルフィルタ５２およ
びパルス幅計算部５３を備える。デジタルフィルタ５２
は、後述詳しく説明するが、出力電圧Ｖout と参照値Ｖ
refとの差を増幅して出力する。この参照値Ｖref は、
この電源回路が保持すべき出力電圧の代用値である。た
とえば、この電源回路が保持すべき出力電圧を２．５Ｖ
とすると、参照値Ｖref は、「２．５Ｖ」がＡ／Ｄ変換
部３５に入力されたならば得られるであろうデジタルデ
ータである。なお、充電器１０およびＤＣ電源２０−１
〜２０−ｎの各出力電圧を制御する処理を記述したプロ
グラムは、基本的には互いに同じであるが、異なる出力
電圧を得るためにこの参照値Ｖref の値を互いに変えて
いる。The calculation unit 51 includes a digital filter 52 and a pulse width calculation unit 53. Digital filter 52
Will be described later in detail, the output voltage Vout and the reference value V
The difference from ref is amplified and output. This reference value Vref is
This is a substitute value for the output voltage that this power supply circuit should hold. For example, the output voltage that this power supply circuit should hold is 2.5V.
Then, the reference value Vref is digital data that would be obtained if “2.5V” was input to the A / D conversion unit 35. The charger 10 and the DC power source 20-1
The programs that describe the processing for controlling the output voltages of .about.20-n are basically the same as each other, but the values of the reference value Vref are changed to obtain different output voltages.
【００３６】パルス幅計算部５３は、後述詳しく説明す
るが、デジタルフィルタ５２の出力に基づいて「オン時
間Ｔon」を算出する。このオン時間は、スイッチング素
子１３のスイッチング周期内においてそのスイッチング
素子１３をオン状態にする時間である。パルス幅計算部
５３は、このオン時間をＰＷＭ部１１のオン時間レジス
タ６２に書き込む。The pulse width calculator 53 calculates the “on time Ton” based on the output of the digital filter 52, which will be described in detail later. This on-time is the time during which the switching element 13 is turned on within the switching cycle of the switching element 13. The pulse width calculation unit 53 writes this ON time in the ON time register 62 of the PWM unit 11.
【００３７】ＰＷＭ部１１は、周期レジスタ６１、オン
時間レジスタ６２、タイマ６３、およびパルス生成部６
４を備える。周期レジスタ６１は、出力するパルス信号
の周期を格納する記憶領域である。このパルス信号の周
期は、スイッチング素子１３のスイッチング周期であ
り、この電源装置の初期設定シーケンスにおいて周期レ
ジスタ６１に書き込まれる。オン時間レジスタ６２は、
演算部５１により算出されたオン時間を格納する記憶領
域である。タイマ６３は、パルス信号の立上りエッジま
たは立下りエッジからの経過時間を計時する。パルス生
成部６４は、タイマ６３を使用し、周期レジスタ６１に
格納されている周期およびオン時間レジスタ６２に格納
されているオン時間に従ってパルス信号を生成する。The PWM section 11 includes a period register 61, an on-time register 62, a timer 63, and a pulse generating section 6.
4 is provided. The cycle register 61 is a storage area for storing the cycle of the pulse signal to be output. The cycle of this pulse signal is the switching cycle of the switching element 13, and is written in the cycle register 61 in the initialization sequence of this power supply device. The on-time register 62 is
This is a storage area for storing the on-time calculated by the calculation unit 51. The timer 63 measures the elapsed time from the rising edge or the falling edge of the pulse signal. The pulse generator 64 uses the timer 63 to generate a pulse signal in accordance with the cycle stored in the cycle register 61 and the ON time stored in the ON time register 62.
【００３８】ＰＷＭ部１１の出力は、上述したように、
電力変換部１２においてスイッチング素子１３を制御す
るスイッチング信号として使用される。このように、本
実施形態の電源装置は、従来の電源装置のアナログ部の
機能を演算部５１およびＰＷＭ部１１により実行させる
ので、回路規模が小さくなる。また、本実施形態では、
アナログ回路をデジタル回路に置き換えるためにＡ／Ｄ
変換器が必要になるが、多重化部３４を用いることによ
り、複数の電源回路が１つのＡ／Ｄ変換器を共用するの
で、回路規模はさほど大きくならない。さらに、本実施
形態の電源装置では、電力制御部１２以外の部分をすべ
てＬＳＩ化することができるので、小型化、低コスト
化、および高機能化に寄与する。さらに、本実施形態
は、従来の電源装置のアナログ部をソフトウェアプログ
ラムで記述した構成である。したがって、従来のアナロ
グ回路により提供されていた機能を変更する必要が生じ
た場合であっても、プログラムを書き換えるだけで簡単
に対処できる。The output of the PWM section 11 is, as described above,
It is used as a switching signal for controlling the switching element 13 in the power conversion unit 12. As described above, in the power supply device of the present embodiment, the function of the analog unit of the conventional power supply device is executed by the arithmetic unit 51 and the PWM unit 11, so that the circuit scale is reduced. Further, in this embodiment,
A / D to replace analog circuits with digital circuits
Although a converter is required, since the plurality of power supply circuits share one A / D converter by using the multiplexing unit 34, the circuit scale does not become so large. Furthermore, in the power supply device according to the present embodiment, all parts other than the power control unit 12 can be integrated into an LSI, which contributes to downsizing, cost reduction, and high functionality. Furthermore, the present embodiment has a configuration in which the analog part of the conventional power supply device is described by a software program. Therefore, even if the function provided by the conventional analog circuit needs to be changed, it can be easily dealt with by simply rewriting the program.
【００３９】次に、演算部５１の実現方法について説明
する。デジタルフィルタ５２は、基本的には、図２０に
示した従来の電源装置において使用されていたアンプ５
２３の特性（特に、Ｇ−Φ特性）をそのままインプリメ
ントするように設計する。従来の電源装置において使用
されていたアンプ５２３の具体的な回路の一例を図４
(a) に示す。このアンプの伝達関数は、下式の通りであ
る。Next, a method of realizing the arithmetic unit 51 will be described. The digital filter 52 is basically the amplifier 5 used in the conventional power supply device shown in FIG.
It is designed so that the characteristics of 23 (in particular, the G-Φ characteristics) are directly implemented. An example of a specific circuit of the amplifier 523 used in the conventional power supply device is shown in FIG.
Shown in (a). The transfer function of this amplifier is as follows.
【００４０】[0040]
【数１】 [Equation 1]
【００４１】デジタルフィルタとしては、例えば、ＦＩ
Ｒ（finite impulse response ）フィルタおよびＩＩＲ
（infinite impulse response ）フィルタが広く知られ
ている。デジタルフィルタ５２は、いずれのデジタルフ
ィルタを用いても実現できるが、この実施例では、ＩＩ
Ｒフィルタを用いるものとする。As the digital filter, for example, FI
R (finite impulse response) filter and IIR
(Infinite impulse response) filters are widely known. The digital filter 52 can be realized by using any digital filter, but in this embodiment, II
An R filter is used.
【００４２】アナログアンプ（アナログフィルタ）の特
性をそのままＩＩＲフィルタに持たせるためには、ｓ−
ｚ変換を用いる。ｓ−ｚ変換は、ｓ領域におけるアナロ
グフィルタの伝達関数Ｇ(s) をｚ領域へ変換する方法で
ある。To give the IIR filter the characteristics of the analog amplifier (analog filter) as it is, s-
Use z-transform. The s-z conversion is a method of converting the transfer function G (s) of the analog filter in the s domain into the z domain.
【００４３】ＩＩＲを用いて作成した図４(a) に示すア
ンプ（アナログフィルタ）と等価なデジタルフィルタを
図４(b) に示す。このデジタルフィルタは、加算器７
１、係数乗算器７２〜７４、および単位遅延素子７５〜
７６を有する。図４(a) に示すアンプを図４(b) に示す
デジタルフィルタに置き換える方法は既知であるが、以
下に示しておく。FIG. 4 (b) shows a digital filter equivalent to the amplifier (analog filter) shown in FIG. 4 (a) created by using IIR. This digital filter has an adder 7
1, coefficient multipliers 72-74, and unit delay element 75-
Has 76. Although a method of replacing the amplifier shown in FIG. 4 (a) with the digital filter shown in FIG. 4 (b) is known, it will be described below.
【００４４】ｚ領域における伝達関数は、以下の通りで
ある。The transfer function in the z domain is as follows.
【００４５】[0045]
【数２】 [Equation 2]
【００４６】上記(1) 式、および(2) 式により、以下が
得られる。From the above equations (1) and (2), the following is obtained.
【００４７】[0047]
【数３】 [Equation 3]
【００４８】上記(3) 式により、図４(b) に示す構成が
得られる。また、係数乗算器７２〜７４に設定される係
数は、それぞれ上記(4) 式〜(6) 式により表される。上
記(3) 式（(4) 式〜(6) 式を含む）は、ソフトウェアプ
ログラム内に記述され、プロセッサ４１がそのプログラ
ムを実行することによりデジタルフィルタ５２が実現さ
れる。このように、本実施形態では、従来の電源装置に
おいて使用されていたアナログアンプの動作および特性
をソフトウェアプログラムで記述し、そのプログラムを
実行することによってそのアナログアンプと同じ動作を
提供する。したがって、アナログアンプの特性を変更す
る際には、そのプログラムを書き換えるだけでよいので
簡単である。From the equation (3), the configuration shown in FIG. 4 (b) is obtained. The coefficients set in the coefficient multipliers 72 to 74 are expressed by the above equations (4) to (6), respectively. The expressions (3) (including the expressions (4) to (6)) are described in a software program, and the processor 41 executes the program to realize the digital filter 52. As described above, in the present embodiment, the operation and characteristics of the analog amplifier used in the conventional power supply device are described by a software program, and the program is executed to provide the same operation as the analog amplifier. Therefore, when changing the characteristics of the analog amplifier, it is only necessary to rewrite the program, which is easy.
【００４９】図５は、演算部５１の動作を説明するフロ
ーチャートである。ここでは、図３に係わる説明と同様
に、充電器１０およびＤＣ電源２０−１〜２０−ｎの中
の任意の１つの電源回路に着目して説明する。また、参
照値Ｖref は予め設定されているものとする。なお、こ
のフローチャートの処理は、タイマ割込などにより所定
間隔ごとに実行される。FIG. 5 is a flow chart for explaining the operation of the arithmetic unit 51. Here, similar to the description related to FIG. 3, the description will be given focusing on any one power supply circuit in the charger 10 and the DC power supplies 20-1 to 20-n. Further, the reference value Vref is set in advance. The process of this flowchart is executed at predetermined intervals by a timer interrupt or the like.
【００５０】ステップＳ１では、出力電圧Ｖout を取得
する。具体的には、まず、プロセッサ４１が、複数の電
源回路の中から１つの電源回路を指定し、その指定した
電源回路を多重化部３４に通知する。多重化部３４に
は、複数の電源回路の出力電圧が入力されている。多重
化部３４は、上記プロセッサ４１からの通知に従って、
指定された電源回路の出力電圧をＡ／Ｄ変換部３５へ出
力する。そして、プロセッサ４１がこのＡ／Ｄ変換部３
５による変換結果であるデジタルデータ（出力電圧Ｖou
t ）を読み込む。In step S1, the output voltage Vout is acquired. Specifically, first, the processor 41 specifies one power supply circuit from a plurality of power supply circuits and notifies the multiplexing unit 34 of the specified power supply circuit. Output voltages of a plurality of power supply circuits are input to the multiplexing unit 34. The multiplexing unit 34, according to the notification from the processor 41,
The output voltage of the designated power supply circuit is output to the A / D conversion unit 35. Then, the processor 41 uses the A / D converter 3
Digital data (output voltage Vou
t) is read.
【００５１】ステップＳ２では、参照値Ｖref を取得す
る。ステップＳ３では、ステップＳ１で取得した出力電
圧Ｖout とステップＳ２で取得した参照値Ｖref との差
を算出する。そして、ステップＳ４においてデジタルフ
ィルタ演算を実行する。この処理は、ステップＳ３の算
出結果を図４(b) に示したデジタルフィルタに入力する
処理である。具体的には、ステップＳ３の算出結果を上
記(3) 式に代入する演算である。In step S2, the reference value Vref is acquired. In step S3, the difference between the output voltage Vout acquired in step S1 and the reference value Vref acquired in step S2 is calculated. Then, in step S4, a digital filter calculation is executed. This process is a process of inputting the calculation result of step S3 to the digital filter shown in FIG. Specifically, it is an operation for substituting the calculation result of step S3 into the equation (3).
【００５２】ステップＳ５では、デジタルフィルタ演算
の結果に基づいて、ＰＷＭ部１１において生成するパル
ス信号のデューティを算出する。ここで、パルス信号の
デューティについて図６を参照しながら簡単に説明して
おく。In step S5, the duty of the pulse signal generated in the PWM unit 11 is calculated based on the result of the digital filter calculation. Here, the duty of the pulse signal will be briefly described with reference to FIG.
【００５３】パルス信号は、アナログ回路においては、
一般に、三角波を用いて生成することが多い。三角波を
用いるとすると、ステップＳ５は、三角波のレベルとデ
ジタルフィルタ演算の結果とを比較する処理に相当す
る。この場合、デジタルフィルタ５２の出力をＶamp 、
三角波の周期をＴ、三角波の最大値をＶmax とすると、
生成されるパルス信号のデューティは下記の式で表され
る。
Ｄ ＝ Ｔon／Ｔ ＝ （Ｖmax −Ｖamp ）／Ｖmax ・・・(7)
したがって、本実施形態では、三角波の最大値Ｖmax を
予め設定しておき、デジタルフィルタ５２の出力を上記
(7) 式に代入することにより、パルス信号のデューティ
を得る。In an analog circuit, the pulse signal is
Generally, it is often generated using a triangular wave. If a triangular wave is used, step S5 corresponds to the process of comparing the level of the triangular wave with the result of the digital filter calculation. In this case, the output of the digital filter 52 is Vamp,
If the period of the triangular wave is T and the maximum value of the triangular wave is Vmax,
The duty of the generated pulse signal is represented by the following formula. D = Ton / T = (Vmax-Vamp) / Vmax (7) Therefore, in the present embodiment, the maximum value Vmax of the triangular wave is set in advance, and the output of the digital filter 52 is set to the above value.
By substituting in equation (7), the duty of the pulse signal is obtained.
【００５４】ステップＳ６では、ステップＳ５で求めた
デューティが予め決められている最大設定値以下である
か否かを調べる。ステップＳ５で求めたデューティが予
め決められている最大設定値以下であれば、ステップＳ
７において、そのデューティを用いて上記(7) 式に従っ
てオン時間Ｔonを求める。すなわち、Ｔon＝Ｄ・Ｔを演
算する。一方、ステップＳ５で求めたデューティが予め
決められている最大設定値よりも大きかった場合には、
ステップＳ８において、ステップＳ５で求めたデューテ
ィＤの代わりに最大設定値Ｄmax を用いてオン時間Ｔon
を求める。すなわち、Ｔon＝Ｄmax ・Ｔを演算する。In step S6, it is checked whether the duty obtained in step S5 is less than or equal to a predetermined maximum set value. If the duty obtained in step S5 is less than or equal to the predetermined maximum set value, step S5
In 7, the on-time Ton is calculated according to the above equation (7) using the duty. That is, Ton = D · T is calculated. On the other hand, when the duty obtained in step S5 is larger than the predetermined maximum set value,
In step S8, the maximum set value Dmax is used instead of the duty D obtained in step S5, and the ON time Ton
Ask for. That is, Ton = Dmax · T is calculated.
【００５５】ステップＳ９では、上記ステップＳ７また
はＳ８において算出されたオン時間をＰＷＭ部１１のオ
ン時間レジスタ６２に書き込む。上記ステップＳ１〜Ｓ
９は、所定間隔ごとに繰り返し実行される。このため、
オン時間レジスタ６２には、電源回路の出力電圧に概ね
リアルタイムに対応したオン時間が常に書き込まれてい
ることになる。また、上記処理は、複数の電源回路に対
してサイクリックに実行され、各演算結果は、対応する
ＰＷＭ部１１のオン時間レジスタ６２に書き込まれる。In step S9, the on-time calculated in step S7 or S8 is written in the on-time register 62 of the PWM section 11. Steps S1 to S above
9 is repeatedly executed at predetermined intervals. For this reason,
In the on-time register 62, the on-time corresponding to the output voltage of the power supply circuit almost in real time is always written. Further, the above processing is cyclically executed for the plurality of power supply circuits, and the respective calculation results are written in the corresponding on-time register 62 of the PWM unit 11.
【００５６】図７は、図５に示した処理の変形例であ
る。図５に示した処理では、オン時間を算出する毎にオ
ン時間レジスタ６２を更新する。これに対して、図７に
示す処理では、新たに算出したオン時間がすでにオン時
間レジスタ６２に書き込まれている場合には、プロセッ
サ４１からオン時間レジスタ６２へのアクセスを省略す
る。FIG. 7 is a modification of the process shown in FIG. In the process shown in FIG. 5, the on-time register 62 is updated every time the on-time is calculated. On the other hand, in the processing shown in FIG. 7, when the newly calculated on-time is already written in the on-time register 62, the access from the processor 41 to the on-time register 62 is omitted.
【００５７】オン時間を算出する処理は、図５に示した
ステップＳ１〜Ｓ８と同じである。ステップＳ１１およ
びＳ１２では、新たに算出したオン時間と、以前の演算
により得られてＲＡＭ４３に保持してあるオン時間とを
比較する。これら２つのオン時間が互いに一致した場合
には、新たに算出したオン時間は既にＰＷＭ部１１のオ
ン時間レジスタ６２に書き込まれているものとみなし、
ＰＷＭ部１１へアクセスすることなく処理を終了する。
一方、上記２つのオン時間が互いに一致しなかった場合
には、ステップＳ９において、その新たに算出したオン
時間でオン時間レジスタ６２を更新する。なお、この場
合、その新たに算出したオン時間をＲＡＭ４３に格納
し、ＲＡＭ４３に先に保持してあったオン時間を消去す
る。The process for calculating the on-time is the same as steps S1 to S8 shown in FIG. In steps S11 and S12, the newly calculated on-time is compared with the on-time obtained by the previous calculation and stored in the RAM 43. If these two on-times match each other, it is considered that the newly calculated on-time has already been written in the on-time register 62 of the PWM unit 11,
The process ends without accessing the PWM unit 11.
On the other hand, if the two on-times do not match each other, the on-time register 62 is updated with the newly calculated on-time in step S9. In this case, the newly calculated ON time is stored in the RAM 43, and the ON time previously held in the RAM 43 is deleted.
【００５８】上記処理により、プロセッサ４１とＰＷＭ
部１１との間の信号の伝送を減らすことができる。ここ
で、パルス信号のデューティを算出するために用いた三
角波を決定する方法を説明しておく。ＰＷＭ方式でスイ
ッチング素子のオン／オフ状態を制御することによって
電源回路の出力電圧を調整する場合、一般に、パルス信
号のデューティは、下式により近似される。ここで、Ｖ
INは、電源回路へのＤＣ入力電圧であり、ＶOUT は、電
源回路の出力電圧である。By the above processing, the processor 41 and the PWM
It is possible to reduce the transmission of signals to and from the unit 11. Here, a method of determining the triangular wave used to calculate the duty of the pulse signal will be described. When the output voltage of the power supply circuit is adjusted by controlling the on / off state of the switching element by the PWM method, the duty of the pulse signal is generally approximated by the following equation. Where V
IN is a DC input voltage to the power supply circuit, and VOUT is an output voltage of the power supply circuit.
【００５９】Ｄ＝ＶOUT ／ＶIN ・・・(8)
したがって、上記(7) 式、および(8) 式により、三角波
の最大値Ｖmax は、以下のように表される。D = VOUT / VIN (8) Therefore, the maximum value Vmax of the triangular wave is expressed by the following equations (7) and (8) as follows.
【００６０】
Ｖmax ＝ Ｖamp ・ＶIN／（ＶIN−ＶOUT ） ・・・(9）
ここで、デジタルフィルタ５２の出力であるＶamp は、
電源回路に供給される入力電圧ＶINに依存して変化す
る。すなわち、Ｖamp は、ＶINが大きくなると、それに
伴って大きくなる。したがって、Ｖamp の中心値をデジ
タルフィルタ５２の出力範囲の中心に一致させておくこ
とが望ましい。Vmax = Vamp · VIN / (VIN−VOUT) (9) Here, Vamp which is the output of the digital filter 52 is
It changes depending on the input voltage VIN supplied to the power supply circuit. That is, Vamp increases as VIN increases. Therefore, it is desirable to match the center value of Vamp with the center of the output range of the digital filter 52.
【００６１】一例を示す。デジタルフィルタ５２の出力
範囲を５ｖ、入力電圧＝１２．５ｖとすると、保持すべ
き電圧が２．５ｖの電源回路のための三角波は、これら
の値を上記(9) 式に代入することにより、Ｖmax ＝３．
１２５ｖが得られる。An example is shown. Assuming that the output range of the digital filter 52 is 5v and the input voltage is 12.5v, the triangular wave for the power supply circuit whose voltage to be held is 2.5v is obtained by substituting these values into the equation (9). Vmax = 3.
125v is obtained.
【００６２】次に、ＰＷＭ部１１の処理を説明する。Ｐ
ＷＭ部１１は、周期レジスタ６１に格納されている周期
Ｔ、およびオン時間レジスタ６２に格納されているオン
時間Ｔonに従ってパルス信号を生成する。Next, the processing of the PWM unit 11 will be described. P
The WM unit 11 generates a pulse signal according to the cycle T stored in the cycle register 61 and the on-time Ton stored in the on-time register 62.
【００６３】図８(a) は、パルス生成部６４の動作を説
明するフローチャートである。ステップＳ２１では、タ
イマ６３を起動する。ステップＳ２２では、そのタイマ
起動と同時にＰＷＭ部１１の出力を「Ｌ」から「Ｈ」に
切り換える。ステップＳ２３およびＳ２４では、タイマ
６３を起動した時からの経過時間がオン時間レジスタ６
２に格納されているオン時間Ｔonに達するまで、ＰＷＭ
部１１の出力を「Ｈ」に保持する。FIG. 8A is a flow chart for explaining the operation of the pulse generator 64. In step S21, the timer 63 is started. In step S22, the output of the PWM unit 11 is switched from "L" to "H" at the same time when the timer is started. In steps S23 and S24, the elapsed time from the time when the timer 63 is started is the on-time register 6
PWM until the ON time Ton stored in 2 is reached
The output of the section 11 is held at "H".
【００６４】ステップＳ２１のタイマ起動からの経過時
間がオン時間Ｔonに達すると、ステップＳ２５におい
て、ＰＷＭ部１１の出力を「Ｈ」から「Ｌ」に切り換え
る。ステップＳ２６およびＳ２７では、タイマ６３を起
動した時からの経過時間が周期レジスタ６１に格納され
ている周期Ｔに達するまでの間、ＰＷＭ部１１の出力を
「Ｌ」に保持する。そして、ステップＳ２１のタイマ起
動からの経過時間が周期Ｔに達すると、ステップＳ２１
に戻ってタイマ６３を再起動する。When the time elapsed after the timer is started in step S21 reaches the on time Ton, the output of the PWM section 11 is switched from "H" to "L" in step S25. In steps S26 and S27, the output of the PWM unit 11 is held at "L" until the time elapsed from the time when the timer 63 is activated reaches the cycle T stored in the cycle register 61. Then, when the time elapsed from the timer starting in step S21 reaches the cycle T, step S21
Then, the timer 63 is restarted.
【００６５】上記処理を繰り返し実行することにより、
図８(b) に示すパルス信号が生成されることになる。そ
して、このパルス信号に従って、電力変換部１２のスイ
ッチング素子１３が制御される。By repeating the above processing,
The pulse signal shown in FIG. 8 (b) will be generated. Then, according to this pulse signal, the switching element 13 of the power conversion unit 12 is controlled.
【００６６】このように、本実施形態の電源装置は、ス
イッチング素子１３を制御するためのパルス信号をソフ
トウェア処理により生成する。したがって、プログラム
の書き換えにより、各電源回路の出力電圧の設定、スイ
ッチング素子１３のスイッチング周波数、応答特性など
を容易に変更できる。例えば、出力電圧の設定は、参照
値Ｖref の設定により決めることができる。また、スイ
ッチング周波数は、三角波の周波数により決まる。さら
に、応答特性は、デジタルフィルタの係数により変更可
能である。As described above, the power supply device of this embodiment generates the pulse signal for controlling the switching element 13 by software processing. Therefore, it is possible to easily change the setting of the output voltage of each power supply circuit, the switching frequency of the switching element 13, the response characteristic, and the like by rewriting the program. For example, the setting of the output voltage can be determined by setting the reference value Vref. Moreover, the switching frequency is determined by the frequency of the triangular wave. Furthermore, the response characteristic can be changed by the coefficient of the digital filter.
【００６７】図３に示した実施例では、電源回路の出力
に係わるパラメータとしてその出力電圧を用いていた
が、出力電流に基づいて電力変換部の動作を制御するこ
とも可能である。In the embodiment shown in FIG. 3, the output voltage is used as the parameter relating to the output of the power supply circuit, but it is also possible to control the operation of the power converter based on the output current.
【００６８】図９は、過電流保護機能を持った電源装置
の構成図である。ここでは、電力変換部１２は、出力に
係わるパラパータとして、インダクタＬと出力端子との
間に設けられている抵抗Ｒの両端の各電位（Ｖout 、Ｖ
s ）を出力する。これらの電位は、それぞれ多重化部３
４に入力される。FIG. 9 is a block diagram of a power supply device having an overcurrent protection function. Here, the power conversion unit 12 serves as a parameter related to the output, and the potentials (Vout, Vout) at both ends of the resistor R provided between the inductor L and the output terminal.
s) is output. These potentials are respectively applied to the multiplexer 3
4 is input.
【００６９】演算部８１は、抵抗Ｒの両端の各電位に基
づいて電源回路の出力電流を見積もり、過電流を検出し
た場合には、スイッチング素子１３を介して流れる電流
を強制的に小さくするか、或いはスイッチング素子１３
を強制的にオフ状態にする。なお、演算部８１は、図３
に示した演算部５１と同様に、ＲＯＭ４２に格納されて
いる所定のプログラムがプロセッサ４１によって実行さ
れることにより実現される。The arithmetic unit 81 estimates the output current of the power supply circuit on the basis of the respective potentials across the resistor R, and if an overcurrent is detected, forcibly reduces the current flowing through the switching element 13. Alternatively, the switching element 13
Is forcibly turned off. The calculation unit 81 is similar to that of FIG.
Similar to the calculation unit 51 shown in FIG. 3, it is realized by the processor 41 executing a predetermined program stored in the ROM 42.
【００７０】図１０は、演算部８１の動作を説明するフ
ローチャートである。ステップＳ３１およびＳ３２で
は、抵抗Ｒの両端の各電位を取得する。続いて、ステッ
プＳ３３では、これら２つの電位の差、および抵抗Ｒの
抵抗値に基づいて、出力電流を算出する。そして、ステ
ップＳ３４では、この出力電流が予め決められている上
限電流を越えているか否かを調べる。FIG. 10 is a flow chart for explaining the operation of the arithmetic unit 81. In steps S31 and S32, each potential of both ends of the resistor R is acquired. Then, in step S33, the output current is calculated based on the difference between these two potentials and the resistance value of the resistor R. Then, in step S34, it is checked whether or not the output current exceeds a predetermined upper limit current.
【００７１】もし、算出した出力電流が上限電流を越え
ていた場合には、ステップＳ３５において、過電流保護
処理を実行する。過電流保護は、たとえば、以下のよう
な処理である。If the calculated output current exceeds the upper limit current, an overcurrent protection process is executed in step S35. Overcurrent protection is, for example, the following processing.
【００７２】(1) オン時間レジスタ６２に強制的に
「０」、または演算部５１により算出されたオン時間よ
りも小さい値を書き込む。
(2) スイッチング素子１３を強制的にオフ状態にするた
めの信号を電力変換部１２へ送る。(1) Forcibly write "0" or a value smaller than the on-time calculated by the arithmetic unit 51 to the on-time register 62. (2) A signal for forcibly turning off the switching element 13 is sent to the power conversion unit 12.
【００７３】このような処理を実行することにより、ス
イッチング素子１３および負荷を過電流から保護するこ
とができる。なお、ステップＳ３４において、算出した
出力電流が上限電流を越えていなかった場合には、過電
流保護処理を実行することなく処理を終了する。この場
合、オン時間レジスタ６２には、図３に示した演算部５
１により算出されたオン時間がそのまま書き込まれる。By performing such processing, the switching element 13 and the load can be protected from overcurrent. In step S34, if the calculated output current does not exceed the upper limit current, the process ends without executing the overcurrent protection process. In this case, the on-time register 62 includes the arithmetic unit 5 shown in FIG.
The on-time calculated by 1 is written as it is.
【００７４】上記実施例の電源回路は、出力電圧を一定
の値に保持するためのフィードバック信号として出力電
圧を使用する構成であるが、本発明は、この構成に限定
されるものではない。本発明は、たとえば、出力電流
（または、インダクタ電流）をフィードバック信号とし
て、或いは出力電流（または、インダクタ電流）および
出力電圧をフィードバック信号としてを電源回路の出力
を制御する構成にも適用可能である。Although the power supply circuit of the above-mentioned embodiment has a structure in which the output voltage is used as a feedback signal for holding the output voltage at a constant value, the present invention is not limited to this structure. The present invention is also applicable to a configuration in which the output of the power supply circuit is controlled by using the output current (or inductor current) as a feedback signal or the output current (or inductor current) and the output voltage as feedback signals. .
【００７５】図１１は、出力電流に応じて電源回路の動
作を制御する電源装置の構成図である。この電源装置
は、図３に示した電源装置に図９に示したアイデアを導
入することによって実現できる。FIG. 11 is a block diagram of a power supply device for controlling the operation of the power supply circuit according to the output current. This power supply device can be realized by introducing the idea shown in FIG. 9 into the power supply device shown in FIG.
【００７６】図１１に示す電源装置においては、演算部
５１は、抵抗Ｒの両端の各電位の差を算出する減算部５
４を備える。そして、デジタルフィルタ５２は、この減
算部５４の出力と予め設定されている基準値との差を増
幅する。パルス幅計算部５３の処理は基本的に図３を参
照しながら説明した通りである。すなわち、パルス幅計
算部５３は、デジタルフィルタ５２の出力に基づいてオ
ン時間を算出し、その算出したオン時間をオン時間レジ
スタ６２に書き込む。In the power supply device shown in FIG. 11, the arithmetic unit 51 has a subtracting unit 5 for calculating the difference between the potentials at both ends of the resistor R.
4 is provided. Then, the digital filter 52 amplifies the difference between the output of the subtraction unit 54 and the preset reference value. The processing of the pulse width calculation unit 53 is basically as described with reference to FIG. That is, the pulse width calculation unit 53 calculates the on-time based on the output of the digital filter 52 and writes the calculated on-time in the on-time register 62.
【００７７】上記構成によれば、演算部５１に対応する
プログラムの記述により、所望の特性を容易にえること
ができる。たとえば、出力電流の設定、垂下特性の定義
が容易である。According to the above configuration, the desired characteristic can be easily obtained by the description of the program corresponding to the arithmetic unit 51. For example, it is easy to set the output current and define the drooping characteristic.
【００７８】次に、電源回路の状態制御について説明す
る。本実施形態の電源装置が備える各電源回路（充電器
１０、及びＤＣ電源２０−１〜２０−ｎ）は、それぞれ
「ＯＮ状態」、「ＯＮシーケンス」、「ＯＦＦ状態」、
「ＯＦＦシーケンス」からなる４つの動作状態の中のい
ずれか１つに属する。「ＯＮ状態」および「ＯＦＦ状
態」は、それぞれ作動中状態、および停止状態である。
「ＯＮシーケンス」は、「ＯＦＦ状態」から「ＯＮ状
態」への移行過程状態であり、反対に、「ＯＦＦシーケ
ンス」は、「ＯＮ状態」から「ＯＦＦ状態」への移行過
程状態である。Next, the state control of the power supply circuit will be described. Each power supply circuit (charger 10 and DC power supplies 20-1 to 20-n) included in the power supply device of the present embodiment has an “ON state”, an “ON sequence”, an “OFF state”,
It belongs to any one of the four operation states consisting of the "OFF sequence". The “ON state” and the “OFF state” are an operating state and a stopped state, respectively.
The "ON sequence" is a transition process state from the "OFF state" to the "ON state", while the "OFF sequence" is a transition process state from the "ON state" to the "OFF state".
【００７９】本実施形態の電源装置では、電源回路毎
に、入力電圧、出力電圧、出力電流、負荷電流、温度、
などをモニタし、それらに基づいて各電源回路の動作状
態の遷移を制御する。この制御は、プロセッサ４１によ
り実行される。In the power supply device of this embodiment, the input voltage, output voltage, output current, load current, temperature,
Etc. are monitored and the transition of the operating state of each power supply circuit is controlled based on them. This control is executed by the processor 41.
【００８０】本実施形態では、各電源回路の状態制御の
ために、図１２に示す項目Ａ〜項目Ｊをモニタする。項
目Ｂおよび項目Ｆに係わるデータは、Ｉ／Ｏ部３１を介
してプロセッサ４１に通知される。項目Ｃおよび項目Ｇ
に係わるデータは、各電源回路に供給される入力電圧が
Ａ／Ｄ変換部３５により変換されてプロセッサ４１に通
知される。他の項目に係わるデータは、各電源回路から
出力され、Ａ／Ｄ変換部３５により変換されてプロセッ
サ４１に通知される。In the present embodiment, items A to J shown in FIG. 12 are monitored in order to control the state of each power supply circuit. The data related to the items B and F are notified to the processor 41 via the I / O unit 31. Item C and item G
With respect to the data related to (1), the input voltage supplied to each power supply circuit is converted by the A / D conversion unit 35 and is notified to the processor 41. Data relating to other items is output from each power supply circuit, converted by the A / D conversion unit 35, and notified to the processor 41.
【００８１】なお、電源回路がある状態から他の状態に
遷移する必要があるか否かは、上記項目Ａ〜項目Ｊの判
断に従うが、図１２に示すように、各状態ごとにすべて
の項目について判断を要するわけではない。たとえば、
ある電源回路が、現在、ＯＮ状態に属しているとする
と、項目Ａ〜項目Ｄ、および項目Ｊのみをモニタすれば
よい。Whether or not the power supply circuit needs to transit from one state to another state depends on the judgments of the above items A to J. However, as shown in FIG. It doesn't need to be judged. For example,
Assuming that a certain power supply circuit is currently in the ON state, only item A to item D and item J need be monitored.
【００８２】図１３は、各項目の判定結果を格納する状
態管理テーブルを模式的に示した図である。この状態管
理テーブルは、たとえば、ＲＡＭ４３の所定領域に設け
られる。状態管理テーブルは、各電源回路ごとに作成さ
れている。そして、電源回路ごとに、当該電源回路の現
在の状態、および当該電源回路についての各項目ごとの
判定結果が格納される。判定結果は、フラグとして格納
される。ここでは、該当する項目の条件が満たされてい
る場合が「０」、条件が満たされていない場合が「１」
に対応するものとする。図１３に示す例では、電源回路
が「ＯＮ状態」に属しており、且つ、その電源回路にお
いて過電流が発生していることを示している。FIG. 13 is a diagram schematically showing a state management table that stores the determination result of each item. This state management table is provided in a predetermined area of the RAM 43, for example. The state management table is created for each power supply circuit. Then, for each power supply circuit, the current state of the power supply circuit and the determination result for each item regarding the power supply circuit are stored. The determination result is stored as a flag. Here, “0” indicates that the condition of the corresponding item is satisfied, and “1” indicates that the condition is not satisfied.
Shall correspond to. The example shown in FIG. 13 indicates that the power supply circuit belongs to the “ON state” and that an overcurrent is occurring in the power supply circuit.
【００８３】なお、状態管理テーブルは、プロセッサ４
１により随時更新される。即ち、プロセッサ４１は、た
とえば、所定間隔毎に入力電圧、出力電圧、出力電流、
負荷電流、温度、などをモニタし、その都度、各項目の
条件を満たすか否かを判断する。そして、状態管理テー
ブルは、その判断結果により更新される。また、後述す
る方法により電源回路の状態遷移が検出されたときも、
状態管理テーブルは更新される。The state management table is the processor 4
It is updated at any time by 1. That is, the processor 41 may, for example, input voltage, output voltage, output current,
The load current, temperature, etc. are monitored, and each time it is determined whether or not the conditions of each item are satisfied. Then, the state management table is updated according to the determination result. Also, when the state transition of the power supply circuit is detected by the method described later,
The state management table is updated.
【００８４】図１４は、電源回路の状態遷移を説明する
図である。電源回路の状態は、図１４に示す判定式１〜
判定式１４により決定される。例えば、現在の状態が
「ＯＮ状態」であった場合には、判定式１〜判定式３が
実行される。現在の状態は、状態管理テーブルを参照し
て認識する。また、実行する判定式に必要な情報は、状
態管理テーブルから読み出す。FIG. 14 is a diagram for explaining the state transition of the power supply circuit. The state of the power supply circuit is determined by the judgment formulas 1 to 1 shown in FIG.
It is determined by the judgment formula 14. For example, when the current state is the “ON state”, the judgment formulas 1 to 3 are executed. The current state is recognized by referring to the state management table. In addition, the information necessary for the determination formula to be executed is read from the state management table.
【００８５】各判定式は、図１４では、論理式で記述し
ている。たとえば、判定式１は、項目Ａとして過電圧、
項目Ｄとして過電流、項目Ｊとして短絡検出に関する判
定結果を状態管理テーブルから読み出し、それらの論理
和を演算する。もし、これら３つの項目の中の少なくと
も１つの項目において異常が検出されると、論理和演算
の結果が「１」となり、「ＯＮ状態」から「ＯＦＦ状
態」に遷移すべきであると判断する。Each judgment expression is described by a logical expression in FIG. For example, the judgment formula 1 is overvoltage as the item A,
The determination result regarding the overcurrent as the item D and the short-circuit detection as the item J is read from the state management table, and their logical sum is calculated. If an abnormality is detected in at least one of these three items, the result of the OR operation becomes "1", and it is determined that the "ON state" should be changed to the "OFF state". .
【００８６】理解を深めるために、判定式２についても
説明しておく。判定式２は、「この電源装置を搭載する
本体装置の主スイッチがオフ状態であるか、或いは入力
電圧が所定の範囲外である」という条件と、「過電圧、
過電流、および短絡がいずれも発生していない」という
２つの条件が同時に得られたときに、その演算結果が
「１」になる。判定式２の演算結果が「１」になったと
きには、電源回路の状態は、「ＯＮ状態」から「ＯＦＦ
シーケンス」に遷移する。To deepen the understanding, the judgment formula 2 will also be explained. The determination formula 2 is a condition that "the main switch of the main body device in which this power supply device is mounted is in an off state or the input voltage is outside a predetermined range", and "overvoltage,
When the two conditions "overcurrent and short circuit have not occurred" are obtained at the same time, the operation result is "1". When the calculation result of the judgment formula 2 becomes "1", the state of the power supply circuit is changed from "ON state" to "OFF state".
Sequence ”.
【００８７】このように、本実施形態では、各電源回路
の動作状態を把握するために必要な情報を統括して管理
するので、すべての電源回路の状態制御を確実に行うこ
とができる。また、上記情報は、判定項目ごとにフラグ
として格納してあり、簡単な論理式にそのフラグの値を
代入することで状態遷移を判断するので、各電源回路の
状態制御を迅速に且つ確実に行うことができる。As described above, in this embodiment, since the information necessary for grasping the operating state of each power supply circuit is centrally managed, it is possible to surely control the state of all the power supply circuits. Further, the above information is stored as a flag for each determination item, and the state transition is determined by substituting the value of the flag into a simple logical expression, so the state control of each power supply circuit can be performed quickly and reliably. It can be carried out.
【００８８】図１５は、電源回路を制御するプログラム
の構成図である。図１６は、図１５に示すプログラムの
動作を説明する図である。ここでは、２つの電源回路
（3.4V用ＤＣ電源、および2.5V用ＤＣ電源）を制御する
例を示す。また、これらの電源回路の動作の制御に際し
て、各電源回路ごとの出力電圧、各電源回路ごとの出力
電流、および各電源回路への入力電圧が使用される。そ
して、多重化部３４の入力チャネルＣＨ１〜ＣＨ５に、
それぞれ、3.4V用ＤＣ電源の出力電圧、3.4V用ＤＣ電源
の出力電流、2.5V用ＤＣ電源の出力電圧、2.5V用ＤＣ電
源の出力電流、およびこれらの電源回路への入力電圧が
入力されている。FIG. 15 is a block diagram of a program for controlling the power supply circuit. FIG. 16 is a diagram for explaining the operation of the program shown in FIG. Here, an example of controlling two power supply circuits (a DC power supply for 3.4 V and a DC power supply for 2.5 V) is shown. In controlling the operation of these power supply circuits, the output voltage of each power supply circuit, the output current of each power supply circuit, and the input voltage to each power supply circuit are used. Then, in the input channels CH1 to CH5 of the multiplexing unit 34,
The output voltage of the DC power supply for 3.4V, the output current of the DC power supply for 3.4V, the output voltage of the DC power supply for 2.5V, the output current of the DC power supply for 2.5V, and the input voltage to these power supply circuits are input, respectively. ing.
【００８９】電源回路を制御するプログラムは、図１５
に示すメインプログラムの他に、図１６に示すように、
Ａ／Ｄ変換割込サブルーチン、およびタイマ割込サブル
ーチンを含む。メインプログラムには、各電源回路の状
態制御に係わる処理、ＰＷＭ制御のパルス信号を生成す
る処理などが記述されている。Ａ／Ｄ変換割込サブルー
チンには、多重化部３４の入力チャネルを指定してその
入力チャネルに対応するデジタルデータをＡ／Ｄ変換部
３５から読み込む処理などが記述されている。タイマ割
込サブルーチンは、所定時間ごとに発生するタイムアウ
ト割込を検出したときにメインプログラムを再実行する
プログラムである。The program for controlling the power supply circuit is shown in FIG.
In addition to the main program shown in, as shown in FIG.
It includes an A / D conversion interrupt subroutine and a timer interrupt subroutine. The main program describes the processing related to the state control of each power supply circuit, the processing for generating a pulse signal for PWM control, and the like. The A / D conversion interrupt subroutine describes a process of designating an input channel of the multiplexing unit 34 and reading digital data corresponding to the input channel from the A / D conversion unit 35. The timer interrupt subroutine is a program that re-executes the main program when a timeout interrupt that occurs every predetermined time is detected.
【００９０】以下、上記プログラムを具体的に説明す
る。「初期設定」は、各種レジスタの初期化、タイマの
設定（図１６に示すサンプリング周期の設定）、割込処
理の設定、ＰＷＭ部１１の設定などを含む。ＰＷＭ部１
１の設定としては、周期レジスタ６１に所定の値を書き
込む処理、およびＯＮ時間レジスタをリセットする処理
を含む。「タイマスタート」は、「初期設定」において
設定されたタイマを起動する処理である。The above program will be specifically described below. “Initial setting” includes initialization of various registers, setting of timer (setting of sampling period shown in FIG. 16), setting of interrupt processing, setting of PWM unit 11, and the like. PWM section 1
The setting of 1 includes a process of writing a predetermined value in the period register 61 and a process of resetting the ON time register. "Timer start" is a process of activating the timer set in "initial setting".
【００９１】「データ読込」は、多重化部３４に対して
入力チャネルを指示する処理、およびその指示に対応す
るデジタルデータをＡ／Ｄ変換部３５から読み込む処理
を含む。なお、本実施例では、サンプリング周期ごとに
複数のデータを読み込む構成であるが、第１回目のデー
タ読込処理はメインプログラムに記述され、２回目以降
の処理はＡ／Ｄ変換割込サブルーチンに記述されてい
る。ここで、Ａ／Ｄ変換割込サブルーチンは、多重化部
３４の入力チャネルが指定されてからＡ／Ｄ変換部３５
による変換処理に要する時間が経過したときに呼び出さ
れる。そして、Ａ／Ｄ変換割込サブルーチンは、入力チ
ャネルの指定およびデータの読込を実行すると、処理を
メインプログラムに戻す。The "data reading" includes a process of instructing the multiplexing unit 34 about an input channel and a process of reading digital data corresponding to the instruction from the A / D conversion unit 35. In this embodiment, a plurality of data is read in every sampling cycle, but the first data reading process is described in the main program, and the second and subsequent processes are described in the A / D conversion interrupt subroutine. Has been done. Here, in the A / D conversion interrupt subroutine, the A / D conversion unit 35 is operated after the input channel of the multiplexing unit 34 is designated.
It is called when the time required for the conversion processing by has passed. Then, when the A / D conversion interrupt subroutine executes the designation of the input channel and the reading of the data, the process is returned to the main program.
【００９２】たとえば、期間Ｔ1 〜Ｔ2 において、多重
化部３４の入力チャネルＣＨ２を指定すると共に、前回
指定した入力チャネルＣＨ１からのデータを読み込む
と、処理をメインプログラムに渡す。プロセッサ４１
は、期間Ｔ2 〜Ｔ3 は、メインプログラムを実行する。
この期間は、図１５に示す処理などが実行される。ま
た、この期間は、Ａ／Ｄ変換部３５がそこに入力される
アナログデータをデジタルデータに変換するのに十分な
時間である。したがって、時刻Ｔ3 までには、Ａ／Ｄ変
換部３５は、入力チャネルＣＨ２を介して入力されたア
ナログデータに対する変換処理を終了している。続い
て、時刻Ｔ3 において、割込によりＡ／Ｄ変換割込サブ
ルーチンが呼び出される。そして、期間Ｔ3 〜Ｔ4 にお
いて、多重化部３４の入力チャネルＣＨ２から入力され
てＡ／Ｄ変換部３５により変換されたデジタルデータを
読み込む。また、このとき、次の入力チャネルを指定
し、その後に処理をメインプログラムに戻す。この処理
は、各入力チャネルに対して実行される。For example, when the input channel CH2 of the multiplexing unit 34 is designated and the data from the previously designated input channel CH1 is read in the periods T1 to T2, the process is passed to the main program. Processor 41
Executes the main program during the period T2 to T3.
During this period, the processing shown in FIG. 15 and the like are executed. Further, this period is a time sufficient for the A / D conversion unit 35 to convert the analog data input thereto into digital data. Therefore, by the time T3, the A / D converter 35 has finished the conversion process for the analog data input via the input channel CH2. Then, at time T3, the A / D conversion interrupt subroutine is called by the interrupt. Then, in the periods T3 to T4, the digital data input from the input channel CH2 of the multiplexing unit 34 and converted by the A / D conversion unit 35 is read. At this time, the next input channel is designated, and then the process is returned to the main program. This process is executed for each input channel.
【００９３】「次の状態判定」は、図１２〜図１４を参
照しながら説明した処理である。すなわち、図１３に示
す状態管理テーブルを参照し、電源回路ごとの現在の動
作状態を検出すると共に、検出した動作状態に対応する
項目のフラグを取り出す。そして、取り出した複数のフ
ラグに基づいて、他の動作状態に遷移すべきか否かを判
断する。The "next state determination" is the process described with reference to FIGS. That is, referring to the state management table shown in FIG. 13, the current operating state of each power supply circuit is detected, and the flag of the item corresponding to the detected operating state is taken out. Then, based on the plurality of extracted flags, it is determined whether or not to transit to another operating state.
【００９４】「ＯＮ状態の処理」は、図５のステップＳ
１〜Ｓ８に対応する処理である。すなわち、出力電圧を
検出し、デジタルフィルタ演算を実行し、その演算結果
に基づいてスイッチング素子１３のオン時間を決定す
る。The "processing in the ON state" is the step S in FIG.
This is processing corresponding to 1 to S8. That is, the output voltage is detected, the digital filter calculation is executed, and the ON time of the switching element 13 is determined based on the calculation result.
【００９５】「ＯＮシーケンスの処理」は、電源回路の
出力電圧を徐々に上昇させるための処理である。この動
作を実現するため、デジタルフィルタ５２に与えられる
参照値を時間経過に従って大きくしていく処理が実行さ
れる。具体的には、デジタルフィルタ５２に与えられる
参照値を格納するための不図示のレジスタを更新する処
理である。そして、参照値が更新されるごとに、図５の
ステップＳ１〜Ｓ８に対応する処理が実行され、スイッ
チング素子１３のオン時間が決定される。The "ON sequence process" is a process for gradually increasing the output voltage of the power supply circuit. In order to realize this operation, a process of increasing the reference value given to the digital filter 52 over time is executed. Specifically, it is a process of updating a register (not shown) for storing the reference value given to the digital filter 52. Then, each time the reference value is updated, the processing corresponding to steps S1 to S8 of FIG. 5 is executed, and the ON time of the switching element 13 is determined.
【００９６】「ＯＦＦ状態の処理」は、スイッチング素
子１３をオフ状態に保持する処理である。なお、整流用
ダイオードＤをトランジスタに置き換えた電源回路にお
いては、そのトランジスタもオフ状態に保持する。The "OFF state process" is a process for holding the switching element 13 in the OFF state. In the power supply circuit in which the rectifying diode D is replaced with a transistor, the transistor is also kept in the off state.
【００９７】「ＯＦＦシーケンスの処理」は、電源回路
の出力電圧を徐々に下降させるための処理である。この
動作を実現するため、デジタルフィルタ５２に与えられ
る参照値を時間経過に従って小さくしていく処理が実行
される。具体的には、デジタルフィルタ５２に与えられ
る参照値を格納するための不図示のレジスタを更新する
処理である。そして、参照値が更新されるごとに、図５
のステップＳ１〜Ｓ８に対応する処理が実行され、スイ
ッチング素子１３のオン時間が決定される。The "OFF sequence process" is a process for gradually decreasing the output voltage of the power supply circuit. In order to realize this operation, a process of decreasing the reference value given to the digital filter 52 with the lapse of time is executed. Specifically, it is a process of updating a register (not shown) for storing the reference value given to the digital filter 52. Then, each time the reference value is updated, FIG.
The processing corresponding to steps S1 to S8 is executed to determine the ON time of the switching element 13.
【００９８】「ＰＷＭ出力」は、「ＯＮ状態の処理」
「ＯＮシーケンスの処理」または「ＯＦＦシーケンスの
処理」により残出されたオン時間をオン時間レジスタ６
２に書き込む処理である。なお、「ＯＦＦ状態の処理」
の場合には、オン時間レジスタ６２に「０」を書き込む
ようにしてもよい。"PWM output" means "processing in ON state"
The ON time left by the “ON sequence processing” or the “OFF sequence processing” is set to the ON time register 6
This is the process of writing to 2. In addition, "OFF state processing"
In this case, “0” may be written in the on-time register 62.
【００９９】「データ条件判定」は、図１２に示した各
項目についての判定を行い、図１３に示す状態管理テー
ブルにその判定結果を格納する処理である。上記各処理
が終了すると、「タイマスタート」により起動されたタ
イマのタイムアウトを待つ。そして、タイムアウトを検
出すると、「タイマスタート」に戻り、「データ読込」
から「データ条件判定」の処理を繰り返す。The "data condition judgment" is a process of making a judgment for each item shown in FIG. 12 and storing the judgment result in the state management table shown in FIG. When the above processes are completed, the timer started by "timer start" is timed out. When a time-out is detected, it returns to "Timer start" and "Read data"
The processing of “data condition determination” is repeated.
【０１００】上記構成において、各電源回路ためのプロ
グラムは、定数として与えられる参照値や係数などを電
源回路ごとに変更する必要があるが、基本的には互いに
同じ記述でよい。したがって、電源回路の数を増加させ
る場合であっても、プログラムの追加・修正は容易であ
る。In the above structure, the program for each power supply circuit needs to change the reference value, coefficient, etc. given as a constant for each power supply circuit, but basically the description may be the same. Therefore, even if the number of power supply circuits is increased, it is easy to add / modify programs.
【０１０１】上記実施例は、ＰＷＭにより出力電圧を一
定の値に保持する構成の電源回路を採り上げたが、本発
明はこれに限定されるものではない。本発明は、例え
ば、ＰＦＭ（パルス周波数変調）により出力電圧を制御
する構成の電源回路にも適用可能である。In the above embodiment, the power supply circuit having a structure in which the output voltage is held at a constant value by PWM is adopted, but the present invention is not limited to this. The present invention is also applicable to, for example, a power supply circuit configured to control an output voltage by PFM (pulse frequency modulation).
【０１０２】図１７は、ＰＦＭ制御の電源装置の構成図
である。この電源装置の基本構成は図３に示した電源装
置と同じである。ただし、ＰＷＭ部１１の代わりに、Ｐ
ＦＭ部９１が設けられている。ＰＦＭ部９１は、オフ時
間レジスタ９２およびオン時間レジスタ９３を備える。FIG. 17 is a block diagram of a PFM-controlled power supply device. The basic configuration of this power supply device is the same as that of the power supply device shown in FIG. However, instead of the PWM unit 11, P
The FM unit 91 is provided. The PFM unit 91 includes an off time register 92 and an on time register 93.
【０１０３】ＰＦＭでは、一般に、パルス信号のオン時
間またはオフ時間を一定の値に固定しておき、オン時間
を固定した場合にはオフ時間を変化させることにより、
オフ時間を固定した場合にはオン時間を変化させること
によりパルス信号のデューティを変化させる。図１８に
示す例では、オフ時間を固定している。In the PFM, generally, the ON time or OFF time of the pulse signal is fixed to a fixed value, and when the ON time is fixed, the OFF time is changed.
When the off time is fixed, the duty of the pulse signal is changed by changing the on time. In the example shown in FIG. 18, the off time is fixed.
【０１０４】オフ時間が固定されたパルス信号を生成す
る場合、予め決められたオフ時間が初期設定時にオフ時
間レジスタ９２に設定される。また、オン時間レジスタ
９３は、演算部９４によりオン時間が計算される毎に更
新される。そして、ＰＦＭ部９１は、これらのレジスタ
の設定に従ってパルス信号を生成する。なお、デジタル
フィルタ９５の係数、およびオン時間計算部９６におい
て用いる計算式は、デジタルフィルタ５２の係数、およ
びパルス幅計算部５３において用いる計算式とは必ずし
も同じではない。When a pulse signal having a fixed off time is generated, a predetermined off time is set in the off time register 92 at the time of initial setting. The on-time register 93 is updated every time the on-time is calculated by the calculation unit 94. Then, the PFM unit 91 generates a pulse signal according to the settings of these registers. Note that the coefficient of the digital filter 95 and the calculation formula used in the on-time calculation unit 96 are not necessarily the same as the coefficient of the digital filter 52 and the calculation formula used in the pulse width calculation unit 53.
【０１０５】[0105]
【発明の効果】電源回路の出力の制御をソフトウェアで
処理するので、従来のアナログ回路が不要になり、回路
規模が小さくなる。また、ソフトウェア処理なので、電
源回路の出力電圧を一定に保持する制御だけでなく、高
度な制御が容易に実現できる。さらに、複数の電源回路
を統括的に扱うことができるので、電源回路の数の変更
の際の作業が簡単である。Since the output control of the power supply circuit is processed by software, the conventional analog circuit becomes unnecessary and the circuit scale is reduced. Further, since it is software processing, not only control for keeping the output voltage of the power supply circuit constant but also advanced control can be easily realized. Furthermore, since it is possible to handle a plurality of power supply circuits as a whole, it is easy to change the number of power supply circuits.
【図１】本実施形態の電源装置の構成図である。FIG. 1 is a configuration diagram of a power supply device according to an embodiment.
【図２】電力変換部の構成図である。FIG. 2 is a configuration diagram of a power conversion unit.
【図３】本実施形態における出力電圧制御について説明
する図である。FIG. 3 is a diagram illustrating output voltage control according to the present embodiment.
【図４】(a) は、従来の電源装置において使用されてい
たアンプの具体的な回路図である。(b) は、ＩＩＲを用
いて作成した図４(a) に示すアンプと等価なデジタルフ
ィルタである。FIG. 4A is a specific circuit diagram of an amplifier used in a conventional power supply device. (b) is a digital filter equivalent to the amplifier shown in FIG. 4 (a) created using IIR.
【図５】演算部の動作を説明するフローチャートであ
る。FIG. 5 is a flowchart illustrating an operation of a calculation unit.
【図６】パルス信号のデューティを説明する図である。FIG. 6 is a diagram illustrating the duty of a pulse signal.
【図７】図５に示した処理の変形例である。FIG. 7 is a modification of the process shown in FIG.
【図８】(a) は、パルス生成部の動作を説明するフロー
チャートである。(b) は、生成されるパルス信号の例で
ある。FIG. 8A is a flowchart illustrating an operation of the pulse generation unit. (b) is an example of the generated pulse signal.
【図９】過電流保護機能を持った電源装置の構成図であ
る。FIG. 9 is a configuration diagram of a power supply device having an overcurrent protection function.
【図１０】演算部の動作を説明するフローチャートであ
る。FIG. 10 is a flowchart illustrating an operation of a calculation unit.
【図１１】出力電流に基づいて電力変換部を制御する電
源装置の構成図である。FIG. 11 is a configuration diagram of a power supply device that controls a power conversion unit based on an output current.
【図１２】電源回路の状態制御の判定条件をまとめた図
表である。FIG. 12 is a table summarizing determination conditions for controlling the state of a power supply circuit.
【図１３】状態管理テーブルの一例を示す図である。FIG. 13 is a diagram showing an example of a state management table.
【図１４】電源回路の状態遷移について説明する図であ
る。FIG. 14 is a diagram illustrating a state transition of a power supply circuit.
【図１５】電源回路を制御するプログラムの構成図であ
る。FIG. 15 is a configuration diagram of a program for controlling a power supply circuit.
【図１６】図１５に示すプログラムの動作を説明する図
である。16 is a diagram for explaining the operation of the program shown in FIG.
【図１７】ＰＦＭ制御の電源装置の構成図である。FIG. 17 is a configuration diagram of a PFM-controlled power supply device.
【図１８】ＰＦＭによるパルス信号を示す図である。FIG. 18 is a diagram showing a pulse signal by PFM.
【図１９】従来の電源装置の一例の構成図である。FIG. 19 is a configuration diagram of an example of a conventional power supply device.
【図２０】従来の電源装置に設けられている充電器また
はＤＣ電源の構成図である。FIG. 20 is a configuration diagram of a charger or a DC power source provided in a conventional power supply device.
１０ 充電器 １１ ＰＷＭ部 １２ 電力変換部 １３ スイッチング素子 ２０−１〜２０−ｎ ＤＣ電源 ４１ プロセッサ（ＭＰＵ） ４２ ＲＯＭ ５１ 演算部 ５２ デジタルフィルタ ５３ パルス幅計算部 ６１ 周期レジスタ ６２ オン時間レジスタ ６３ タイマ ６４ パルス生成部 10 charger 11 PWM section 12 Power converter 13 switching elements 20-1 to 20-n DC power supply 41 Processor (MPU) 42 ROM 51 arithmetic unit 52 Digital Filter 53 Pulse width calculator 61 cycle register 62 On-time register 63 timer 64 pulse generator
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−22453（ＪＰ，Ａ) 特開 平７−322616（ＪＰ，Ａ) 特開 平４−125707（ＪＰ，Ａ) 特開 平４−334971（ＪＰ，Ａ) 特開 昭54−129456（ＪＰ，Ａ) 特開 昭63−3561（ＪＰ，Ａ) 特開 昭60−62866（ＪＰ，Ａ) 特公 平１−17334（ＪＰ，Ｂ２) 特許2724167（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155 G05F 1/10 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-6-22453 (JP, A) JP-A-7-322616 (JP, A) JP-A-4-125707 (JP, A) JP-A-4- 334971 (JP, A) JP-A 54-129456 (JP, A) JP-A 63-3561 (JP, A) JP-A 60-62866 (JP, A) JP-B-1-17334 (JP, B2) Patent 2724167 (JP, B2) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 3/155 G05F 1/10
Claims (5)
力を生成する電源回路と、 上記電源回路の出力に係わる出力パラメータをデジタル
データに変換する変換手段と、 上記変換手段により得られるデジタルデータと基準値と
の差を増幅する演算手段と、 上記演算手段の出力に基づいて上記電源回路に与えるパ
ルス信号を生成する生成手段と、を有し、 上記演算手段は、プロセッサを用いて予め記述されたソ
フトウェアプログラムを所定間隔ごとに実行することに
より実現されるデジタルフィルタであって、新たに入力
された上記デジタルデータと上記基準値との差、過去に
入力された上記デジタルデータと上記基準値との差、お
よび過去に当該演算手段が出力した演算結果に基づい
て、次の演算結果を出力する ことを特徴とする 電源装
置。1. A DC output based on a given pulse signal.
Power supply circuit that generates force and output parameters related to the output of the power supply circuit
Conversion means for converting to data, digital data and reference value obtained by the conversion means
Of the power supply circuit based on the output of the arithmetic means.
Generating means for generating a pulse signal, and the arithmetic means is a so-called pre-described source using a processor.
To execute the software program at predetermined intervals
It is a digital filter that is more realized and newly input
Difference between the digital data and the reference value
The difference between the input digital data and the reference value,
And based on the calculation results output by the calculation means in the past
The power supply device is characterized by outputting the following calculation result .
力電圧である請求項１に記載の電源装置。2. The power supply device according to claim 1 , wherein the output parameter is an output voltage of the power supply circuit.
力電流である請求項１に記載の電源装置。3. The power supply device according to claim 1 , wherein the output parameter is an output current of the power supply circuit.
またはＦＩＲフィルタである請求項１に記載の電源装
置。4. The power supply device according to claim 1 , wherein the digital filter is an IIR filter or an FIR filter.
の電源回路が、作動中状態、停止状態、作動中状態から
停止状態への移行過程状態、および停止状態から作動中
状態への移行過程状態の中のいずれか１つの動作状態に
属する構成の電源装置であって、 上記電源回路の出力電圧、上記電源回路の出力電流、上
記電源回路に供給される入力電圧、および上記電源回路
の負荷電流の中の少なくとも１つをデジタルデータに変
換する変換手段と、 上記変換手段により得られるデジタルデータが予め決め
られた複数の条件をそ れぞれ満たすか否かを判定する判
定手段と、 上記判定手段により得られる複数の判定結果に基づいて
上記電源回路を制御する制御手段と、を有し、 上記制御手段が、上記判定手段による複数の判定結果の
中の１以上の判定結果をそれぞれ使用する複数の条件式
の中から、上記電源回路の現在の動作状態に対応する１
または複数の条件式を選択し、その選択した１または複
数の条件式を満たしているか否かに応じて、その電源回
路が次に遷移すべき動作状態を認識し、その認識結果に
従った制御を実行することを特徴とする電源装置。 5. A power supply circuit for generating a DC output is provided,
The power supply circuit of the operating state, stop state, operating state
Transition process state to stop state and operating from stop state
Transition process to any one of the operating states
A power supply device having a configuration to which the output voltage of the power supply circuit, the output current of the power supply circuit,
Input voltage supplied to the power supply circuit, and the above power supply circuit
Convert at least one of the load currents of the
The conversion means to be converted and the digital data obtained by the conversion means are predetermined.
Was-size determines whether a plurality of conditions its Re respectively satisfy
Based on the determination means and the plurality of determination results obtained by the determination means
A control means for controlling the power supply circuit, wherein the control means controls the plurality of determination results by the determination means.
Conditional expressions that use one or more judgment results in
Corresponding to the current operating state of the power supply circuit
Or select multiple conditional expressions and select the selected one or
Number of power supplies depending on whether or not the
It recognizes the operating state that the road should transition to next and
A power supply device characterized by executing compliant control.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002227674A JP3469574B2 (en) | 2002-08-05 | 2002-08-05 | Power supply device and power supply circuit control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002227674A JP3469574B2 (en) | 2002-08-05 | 2002-08-05 | Power supply device and power supply circuit control method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10072723A Division JPH11272344A (en) | 1998-03-20 | 1998-03-20 | Power supply device and method for controlling power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003079136A JP2003079136A (en) | 2003-03-14 |
| JP3469574B2 true JP3469574B2 (en) | 2003-11-25 |
Family
ID=19196218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002227674A Expired - Fee Related JP3469574B2 (en) | 2002-08-05 | 2002-08-05 | Power supply device and power supply circuit control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3469574B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4494106B2 (en) * | 2004-07-14 | 2010-06-30 | 日本電信電話株式会社 | Power supply device, power supply control method, and power supply control program |
| JP2006340438A (en) | 2005-05-31 | 2006-12-14 | Toshiba Corp | Power unit, information processor, and power control method |
| JP2012095379A (en) * | 2010-10-25 | 2012-05-17 | Aisin Seiki Co Ltd | Voltage control device |
| JP2012186916A (en) * | 2011-03-04 | 2012-09-27 | Fuji Electric Co Ltd | Circuit and method for controlling dc-dc converter |
| JP2014107879A (en) * | 2012-11-22 | 2014-06-09 | Renesas Electronics Corp | Power supply controller and power supply control method |
| JP7004143B2 (en) * | 2017-10-06 | 2022-01-21 | 株式会社デンソー | Motor control device |
-
2002
- 2002-08-05 JP JP2002227674A patent/JP3469574B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003079136A (en) | 2003-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11272344A (en) | Power supply device and method for controlling power supply circuit | |
| JP3702091B2 (en) | Power supply device and method for controlling power supply circuit | |
| JP3744680B2 (en) | Power supply device and method for controlling power supply circuit | |
| EP2495633B1 (en) | Method and apparatus for low standby current switching regulator | |
| EP1745536B1 (en) | Method and system for communicating filter compensation coefficients for a digital power control system | |
| US9564772B2 (en) | Charging system with adaptive power management | |
| JP6013846B2 (en) | Switching regulator and electronic equipment | |
| JP5584824B2 (en) | PWM signal generation circuit and processor system | |
| JP4944208B2 (en) | Capacitive voltage divider / buck converter / battery charger integrated voltage converter | |
| US20110062926A1 (en) | System and method for controlling a voltage supply | |
| JP2004096982A (en) | Dc-dc converter | |
| JP2013192422A (en) | Switching regulator | |
| JP2012249433A (en) | Switching regulator | |
| JP6023468B2 (en) | Switching power supply | |
| KR20140109023A (en) | Bidirectional voltage positioning circuit, voltage converter and power supply device including the same | |
| JP2014531192A (en) | Switch mode power supply controller | |
| KR20190024710A (en) | Systems and methods for generating a feedback current in a dc-dc converter | |
| JP2011199993A (en) | Charge controller, load driver | |
| JP3469574B2 (en) | Power supply device and power supply circuit control method | |
| CN104052282B (en) | The internal compensation of power management integrated circuit | |
| JP2016032320A (en) | Switching power supply device | |
| US7489975B2 (en) | Power supply device, information processing apparatus, and power control method | |
| US20080258699A1 (en) | Converter Circuit with Improved Efficiency | |
| CN213305259U (en) | Control circuit, multiphase converter device and multiphase converter circuit | |
| EP4199296A1 (en) | Voltage regulation circuit, device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |