JP3468105B2 - Multilayer ceramic electronic component and method of manufacturing the same - Google Patents

Multilayer ceramic electronic component and method of manufacturing the same

Info

Publication number
JP3468105B2
JP3468105B2 JP18813998A JP18813998A JP3468105B2 JP 3468105 B2 JP3468105 B2 JP 3468105B2 JP 18813998 A JP18813998 A JP 18813998A JP 18813998 A JP18813998 A JP 18813998A JP 3468105 B2 JP3468105 B2 JP 3468105B2
Authority
JP
Japan
Prior art keywords
ceramic
cutting
laminated
electronic component
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18813998A
Other languages
Japanese (ja)
Other versions
JP2000012378A (en
Inventor
美歌 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP18813998A priority Critical patent/JP3468105B2/en
Publication of JP2000012378A publication Critical patent/JP2000012378A/en
Application granted granted Critical
Publication of JP3468105B2 publication Critical patent/JP3468105B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本願発明は、セラミック電子
部品に関し、詳しくは、セラミック中に多数の内部電極
がセラミック層を介して配設された積層構造を有する積
層セラミック電子部品及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic electronic component, and more particularly, to a multilayer ceramic electronic component having a laminated structure in which a large number of internal electrodes are arranged in a ceramic with ceramic layers interposed therebetween, and a method for manufacturing the same.

【0002】[0002]

【従来の技術及び発明が解決しようとする課題】例え
ば、代表的な積層セラミック電子部品の一つであるチッ
プ型の積層セラミックコンデンサは、例えば、図7(a)
〜(c)に示すように、複数の内部電極51が、セラミッ
クコンデンサ素子(チップ)61を構成するセラミック
層52を介して互いに対向するように配設され、かつ、
内部電極51が交互に逆側の端面53a,53bに引き
出されて外部電極54a,54bと接続された構造を有
している。なお、図7(a)は斜視図、(b)は正面断面
図、(c)は側面断面図である。
2. Description of the Related Art For example, a chip type monolithic ceramic capacitor, which is one of typical monolithic ceramic electronic components, is disclosed in, for example, FIG.
As shown in (c), the plurality of internal electrodes 51 are arranged so as to face each other with the ceramic layer 52 forming the ceramic capacitor element (chip) 61 interposed therebetween, and
The internal electrode 51 has a structure in which it is alternately drawn out to the opposite end faces 53a and 53b and connected to the external electrodes 54a and 54b. 7A is a perspective view, FIG. 7B is a front sectional view, and FIG. 7C is a side sectional view.

【0003】このような積層セラミックコンデンサは、
通常、以下に説明するような工程を経て製造されてい
る。
Such a monolithic ceramic capacitor is
Usually, it is manufactured through the steps described below.

【0004】(1)個々の誘電体層(セラミック層)とな
るセラミックグリーンシートを、ドクターブレード法な
どの方法で形成する。(2) それから、このセラミックグリーンシートの表面に
内部電極となる導電ペーストを印刷して電極印刷シート
を形成する。(3) そして、この電極印刷シートを所定枚数積層すると
ともに、その上下両面側に導電ペーストの印刷されてい
ないセラミックグリーンシート(カバーシート)を積層
し、圧着することにより、積層圧着体を形成する。(4) 次に、この積層圧着体を焼成する。(5) その後、焼成された積層圧着体(セラミックコンデ
ンサ素子)の所定の位置に、内部電極と導通する外部電
極を形成し、図7に示すような積層セラミックコンデン
サを得る。
(1) A ceramic green sheet to be an individual dielectric layer (ceramic layer) is formed by a method such as a doctor blade method. (2) Then, a conductive paste to be internal electrodes is printed on the surface of the ceramic green sheet to form an electrode printed sheet. (3) Then, a predetermined number of the electrode printing sheets are laminated, and ceramic green sheets (cover sheets) on which no conductive paste is printed are laminated on the upper and lower surfaces of both sides and pressure-bonded to form a laminated pressure-bonded body. . (4) Next, the laminated pressure-bonded body is fired. (5) After that, external electrodes that are electrically connected to the internal electrodes are formed at predetermined positions of the fired laminated crimp body (ceramic capacitor element) to obtain a laminated ceramic capacitor as shown in FIG.

【0005】なお、通常、積層圧着体は、まとめて多数
のセラミックコンデンサ素子(チップ)を製造すること
ができるように、多数の内部電極パターンをマトリック
ス状に配設したセラミックグリーンシートを積層、圧着
することにより形成されており、この積層圧着体(マザ
ー積層圧着体)を所定の位置でカットして個々の素子を
切り出した後、焼成するようにしている。
Usually, in the laminated pressure-bonded body, ceramic green sheets having a large number of internal electrode patterns arranged in a matrix are laminated and pressure-bonded so that a large number of ceramic capacitor elements (chips) can be manufactured collectively. The laminated pressure-bonded body (mother laminated pressure-bonded body) is cut at a predetermined position to cut out individual elements and then fired.

【0006】ところで、上記のようにして製造される積
層セラミックコンデンサにおいては、取得静電容量の増
大を図るためにセラミックグリーンシート(誘電体層)
の積層数を増やすことが行われる。しかし、積層数が増
大すると、内部電極の厚みの影響により、図8に示すよ
うに、積層セラミックコンデンサ(チップ61)の上面
61aの、内部電極51とセラミック層52が重なった
部分に対応する領域62と、内部電極51が配設されて
いないセラミック層52だけが積層された部分に対応す
る領域63との間に、無視できない段差Uが生じる。
By the way, in the monolithic ceramic capacitor manufactured as described above, in order to increase the acquired capacitance, the ceramic green sheet (dielectric layer) is used.
The number of stacked layers is increased. However, as the number of stacked layers increases, the thickness of the internal electrodes affects the area of the upper surface 61a of the multilayer ceramic capacitor (chip 61) corresponding to the portion where the internal electrodes 51 and the ceramic layers 52 overlap, as shown in FIG. A non-negligible step U occurs between 62 and a region 63 corresponding to a portion where only the ceramic layer 52 where the internal electrode 51 is not disposed is laminated.

【0007】その結果、積層セラミックコンデンサを回
路基板などに実装する場合に、図9に示すように、真空
吸着ノズル64により積層セラミックコンデンサ61を
上面61a側から真空吸着しようとすると、真空吸着ノ
ズル64の先端の吸引口と積層セラミックコンデンサの
間に隙間Gが形成され、吸引漏れが生じて積層セラミッ
クコンデンサを確実に吸着することができなくなるとい
う問題点がある。
As a result, when the monolithic ceramic capacitor 61 is mounted on a circuit board or the like, when the monolithic ceramic capacitor 61 is attempted to be vacuum adsorbed from the upper surface 61a side by the vacuum adsorption nozzle 64, as shown in FIG. There is a problem in that a gap G is formed between the suction port at the tip of the device and the monolithic ceramic capacitor, and a suction leak occurs so that the monolithic ceramic capacitor cannot be reliably adsorbed.

【0008】そこで、このような問題点を解消するた
め、積層セラミックコンデンサの方向を選別して、段差
Uが生じた上面61a以外の面を吸着面とする方法が提
案されているが、この方法の場合、方向選別の負荷が大
きく、生産性の向上を妨げる要因になるという問題点が
ある。
In order to solve such a problem, therefore, a method has been proposed in which the direction of the monolithic ceramic capacitor is selected and the surface other than the upper surface 61a having the step U is used as the suction surface. In the case of, there is a problem that the load of direction selection is large, which becomes a factor that hinders the improvement of productivity.

【0009】また、内部電極の厚みに起因する段差の発
生を抑制するために、内部電極の厚みを小さくする方法
も考えられるが、内部電極の厚みを薄くすると、内部電
極の連続性が低下し、静電容量の大幅な低下の原因にな
るという問題点がある。
Further, a method of reducing the thickness of the internal electrode may be considered in order to suppress the occurrence of a step due to the thickness of the internal electrode. However, if the thickness of the internal electrode is reduced, the continuity of the internal electrode deteriorates. However, there is a problem that it causes a large decrease in electrostatic capacity.

【0010】なお、上記問題点は、積層セラミックコン
デンサに限らず、積層バリスタ、積層LC複合部品、な
どの他の積層セラミック電子部品にも当てはまるもので
ある。
The above-mentioned problems are not limited to the monolithic ceramic capacitors, but also apply to other monolithic ceramic electronic components such as a monolithic varistor and a monolithic LC composite component.

【0011】本願発明は、上記問題点を解決するもので
あり、真空吸着ノズルにより、確実に真空吸着すること
が可能で、かつ、静電容量の低下を招くことのない積層
セラミック電子部品及びその製造方法を提供することを
目的とする。
The present invention solves the above-mentioned problems, and it is possible to surely perform vacuum suction with a vacuum suction nozzle, and a multilayer ceramic electronic component that does not cause a decrease in electrostatic capacitance, and the same. It is intended to provide a manufacturing method.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
に、本願発明(請求項1)の積層セラミック電子部品の
製造方法は、セラミック層を介して互いに対向するよう
に複数の内部電極が配設された積層構造を有し、真空吸
着法によりピックアップされる積層セラミック電子部品
の製造方法であって、セラミック層と内部電極の積層体
を圧着する工程で、真空吸着法によりピックアップされ
る際における吸着面となる面に形成された150μmを
超える段差を切削研磨して、真空吸着される吸着面に1
50μmを超える段差が形成されないようにする切削研
工程を備えており、かつ、 前記切削研磨工程が、セラ
ミック層と内部電極の積層体を焼成する前の段階で実施
されることを特徴としている。
In order to achieve the above object, in the method for manufacturing a laminated ceramic electronic component according to the present invention (claim 1) , a plurality of internal electrodes are arranged so as to face each other with a ceramic layer interposed therebetween. A method of manufacturing a laminated ceramic electronic component having a laminated structure provided and picked up by a vacuum adsorption method, comprising a laminated body of a ceramic layer and an internal electrode.
In the process of crimping the
150 μm formed on the surface that becomes the adsorption surface when
Cut and polish oversteps, and attach to the vacuum suction surface 1
Cutting grinding to prevent the formation of steps exceeding 50 μm
It has a polishing process , and the cutting and polishing process is
Conducted before the firing of the laminated body of the Mick layer and the internal electrode
It is characterized by being done.

【0013】セラミック層と内部電極の積層体を圧着す
る工程で、真空吸着法によりピックアップされる際にお
ける吸着面となる面に形成された150μmを超える段
差を切削研磨して、吸着面となる面(例えば、内部電極
配設面と平行な上面)に150μmを超える段差が形成
されないようにすることにより、真空吸着ノズルにより
確実に真空吸着することが可能になり、実装信頼性を向
上させることができる。また、吸着面の切削研磨を焼成
前に行うことにより、効率よく切削研磨を行うことが可
能になる。また、個々のチップに分割する前の、マザー
積層圧着体の段階で切削研磨を行うことにより、さらに
効率よく切削研磨を行うことが可能になり、生産性を向
上させることができる。
Crimping the laminated body of the ceramic layer and the internal electrode
When picking up by the vacuum adsorption method in the process of
Step over 150 μm formed on the surface that becomes the suction surface
By cutting and polishing the difference, surface to be the suction surface (e.g., inner electrode arrangement surface parallel to the top surface) by such step more than 150μm to is not formed, it can be reliably vacuum suction by the vacuum suction nozzle This makes it possible to improve the mounting reliability. Also, the cutting and polishing of the adsorption surface is baked.
By doing it before, it is possible to perform cutting and polishing efficiently.
Become Noh. Also, before dividing into individual chips, the mother
By cutting and polishing at the stage of laminated pressure-bonded body,
Improves productivity by enabling efficient cutting and polishing.
Can be raised.

【0014】また、請求項2の積層セラミック電子部品
の製造方法は、前記内部電極間に介在するセラミック層
の厚みが10μm以下であり、前記セラミック層の積層
数が100以上であることを特徴としている。
The method for manufacturing a laminated ceramic electronic component according to a second aspect is characterized in that the thickness of the ceramic layer interposed between the internal electrodes is 10 μm or less, and the number of laminated ceramic layers is 100 or more. There is.

【0015】上述のように、セラミック層の厚みが10
μm以下で、セラミック層の積層数が100以上の積層
セラミック電子部品の場合、内部電極の厚みの影響で大
きな段差が生じやすいが、吸着面となる面に、150μ
mを超える段差が形成されないように切削研磨加工を施
すことにより、真空吸着ノズルを用いて確実に真空吸着
することが可能になり、実装信頼性を向上させることが
できる。
As described above, the thickness of the ceramic layer is 10
μm or less, the laminated number of stacked ceramic layers is 100 or greater
In the case of ceramic electronic parts, a large step is likely to occur due to the influence of the thickness of the internal electrodes,
By performing the cutting and polishing process so that a step exceeding m is not formed, it is possible to reliably perform vacuum suction using the vacuum suction nozzle, and it is possible to improve mounting reliability.

【0016】また、請求項3の積層セラミック電子部品
の製造方法は、切削研磨される前記吸着面が、内部電極
とセラミック層の積層体の、内部電極配設面に平行な面
であることを特徴としている。
Further, in the method for manufacturing a monolithic ceramic electronic component according to a third aspect of the present invention, the suction surface to be cut and polished is a surface parallel to the internal electrode arrangement surface of the laminated body of the internal electrodes and the ceramic layer. It has a feature.

【0017】セラミック層の厚みが小さく、積層数の多
い電子部品の場合、内部電極の厚みの影響で、内部電極
配設面と平行な一対の面に大きな段差が生じやすいが、
前記一対の面のうち、吸着面となる面に、150μmを
超える段差が形成されないように切削研磨加工を施すこ
とにより、真空吸着ノズルを用いて確実に真空吸着する
ことが可能になり、本願発明を実効あらしめることがで
きる。また、内部電極の厚みの影響で段差が大きくなる
ことを防止するために、内部電極の厚みを制約すること
が不要になることから、内部電極の連続性の低下による
取得静電容量の減少を防止して、所望の静電容量を得る
ことが可能になる。
In the case of an electronic component having a small ceramic layer thickness and a large number of laminated layers, a large step is likely to occur on a pair of surfaces parallel to the internal electrode mounting surface due to the influence of the internal electrode thickness.
Of the pair of surfaces, the surface serving as the suction surface is subjected to cutting and polishing so as not to form a step of more than 150 μm, so that vacuum suction can be reliably performed using the vacuum suction nozzle. Can be effectively described. In addition, since it is not necessary to limit the thickness of the internal electrode in order to prevent the step from becoming large due to the influence of the thickness of the internal electrode, it is possible to reduce the acquired capacitance due to the decrease in the continuity of the internal electrode. It is possible to prevent it and obtain a desired capacitance.

【0018】また、請求項の積層セラミック電子部品
の製造方法は、前記吸着面を切削研磨する方法として、
ラップ盤に押し当てる方法、カット刃によりカットする
方法、研磨粒を吹付ける方法から選ばれる少なくとも1
種の方法を用いることを特徴としている。
In the method for manufacturing a monolithic ceramic electronic component according to a fourth aspect of the present invention, the method for cutting and polishing the adsorption surface is as follows.
At least one selected from a method of pressing against a lapping machine, a method of cutting with a cutting blade, and a method of spraying abrasive grains
It is characterized by using a seed method.

【0019】吸着面を切削研磨する方法として、ラップ
盤に押し当てる方法、カット刃によりカットする方法、
研磨粒を吹付ける方法を用いることにより、効率よく吸
着面を切削研磨することが可能になり、本願発明をさら
に実効あらしめることができる。
As a method of cutting and polishing the adsorption surface, a method of pressing against a lapping machine, a method of cutting with a cutting blade,
By using the method of spraying abrasive grains, the adsorption surface can be efficiently cut and polished, and the present invention can be further effectively demonstrated.

【0020】また、本願発明(請求項)の積層セラミ
ック電子部品は、セラミック層を介して互いに対向する
ように複数の内部電極が配設された構造を有し、真空吸
着法によりピックアップされる積層セラミック電子部品
であって、セラミック層と内部電極の積層体を圧着する
工程で、真空吸着法によりピック アップされる際におけ
る吸着面となる面に形成された150μmを超える段差
が、セラミック層と内部電極の積層体を焼成する前の段
階で切削研磨されており、真空吸着される吸着面に
50μm以上の段差が形成されていないことを特徴とし
ている。
Further, the multilayer ceramic electronic component of the present invention (claim 5 ) has a structure in which a plurality of internal electrodes are arranged so as to face each other with a ceramic layer interposed therebetween, and is picked up by a vacuum adsorption method. It is a monolithic ceramic electronic component, in which a laminate of a ceramic layer and an internal electrode is pressure bonded.
In step, it puts upon being picked up by a vacuum adsorption method
Steps exceeding 150 μm formed on the surface that becomes the suction surface
However, before firing the laminated body of ceramic layers and internal electrodes
It has been cut and polished on the floor and the suction surface that is vacuum-sucked has 1
The feature is that no step of 50 μm or more is formed.

【0021】本願発明の積層セラミック電子部品は、吸
着面に、150μmを超える段差が形成されないように
切削研磨加工が施されているため、真空吸着ノズルによ
り、確実に真空吸着することが可能になり、実装信頼性
を向上させることができる。
In the multilayer ceramic electronic component of the present invention, the suction surface is subjected to the cutting and polishing process so as not to form a step exceeding 150 μm, so that the vacuum suction nozzle can surely perform vacuum suction. The mounting reliability can be improved.

【0022】また、請求項の積層セラミック電子部品
は、前記内部電極間に介在するセラミック層の厚みが1
0μm以下であり、前記セラミック層の積層数が100
以上であることを特徴としている。
Further, the laminated ceramic electronic component according to claim 6, the thickness of the ceramic layers interposed between the internal electrodes 1
0 μm or less, and the number of laminated ceramic layers is 100
It is characterized by the above.

【0023】上述のように、セラミック層の厚みが10
μm以下で、セラミック層の積層数が100以上の電子
部品の場合、内部電極の厚みの影響で大きな段差が生じ
やすいが、吸着面となる面に、150μmを超える段差
が形成されないように切削研磨加工が施されているた
め、真空吸着ノズルにより、確実に真空吸着することが
可能になり、さらに実装信頼性を向上させることができ
る。
As mentioned above, the thickness of the ceramic layer is 10
In the case of electronic components with a ceramic layer thickness of 100 μm or less and a thickness of 100 μm or less, a large step is likely to occur due to the influence of the thickness of the internal electrodes, but cutting and polishing are performed so that the step that exceeds 150 μm is not formed on the suction surface. Since the processing is performed, the vacuum suction nozzle can surely perform the vacuum suction, and the mounting reliability can be further improved.

【0024】また、請求項の積層セラミック電子部品
は、切削研磨されている前記吸着面が、内部電極とセラ
ミック層の積層体の、内部電極配設面に平行な面である
ことを特徴としている。
Further, the laminated ceramic electronic component according to claim 7 is characterized in that the suction surface, which has been cut and polished, is a surface parallel to the internal electrode arrangement surface of the laminated body of the internal electrode and the ceramic layer. There is.

【0025】セラミック層の厚みが小さく、積層数の多
い電子部品の場合、内部電極の厚みの影響で、内部電極
配設面と平行な面に大きな段差が生じやすいが、前記面
のうち、吸着面となる面に、150μmを超える段差が
形成されないように切削研磨加工を施した場合、真空吸
着ノズルにより吸着面を確実に真空吸着することが可能
になり、本願発明をより実効あらしめることができる。
また、内部電極の厚みの影響で段差が大きくなることを
防止するために、内部電極の厚みを制約することが不要
になることから、内部電極の連続性の低下による取得静
電容量の減少を防止して、所望の静電容量を得ることが
可能になる。
In the case of an electronic component in which the thickness of the ceramic layer is small and the number of laminated layers is large, a large step is likely to occur on the surface parallel to the internal electrode arrangement surface due to the thickness of the internal electrode. When cutting and polishing is performed on the surface to be formed so as not to form a step difference of more than 150 μm, the suction surface can be surely vacuum-sucked by the vacuum suction nozzle, and the present invention can be more effectively realized. it can.
In addition, since it is not necessary to limit the thickness of the internal electrode in order to prevent the step from becoming large due to the influence of the thickness of the internal electrode, it is possible to reduce the acquired capacitance due to the decrease in the continuity of the internal electrode. It is possible to prevent it and obtain a desired capacitance.

【0026】[0026]

【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。
なお、以下の実施形態では、積層セラミック電子部品と
して、積層セラミックコンデンサを例にとって説明す
る。
BEST MODE FOR CARRYING OUT THE INVENTION The features of the present invention will be described below in more detail with reference to the embodiments of the present invention.
In the following embodiments, a laminated ceramic capacitor will be described as an example of the laminated ceramic electronic component.

【0027】この実施形態の積層セラミックコンデンサ
は、図1(a)〜(c)に示すように、複数の内部電極1
が、例えば厚みが10μm以下(この実施形態では6μ
m)のセラミック層2を介して互いに対向するように配
設され、かつ、各内部電極1が交互にセラミックコンデ
ンサ素子(チップ)11の逆側の端面3a,3bに引き
出されて外部電極4a,4bと接続された構造を有して
いる。なお、この実施形態の積層セラミックコンデンサ
において、セラミック層の積層数は230層となってい
る。
As shown in FIGS. 1A to 1C, the laminated ceramic capacitor of this embodiment has a plurality of internal electrodes 1
However, for example, the thickness is 10 μm or less (6 μm in this embodiment).
m) are arranged so as to face each other with the ceramic layer 2 interposed therebetween, and the internal electrodes 1 are alternately drawn out to the opposite end faces 3a, 3b of the ceramic capacitor element (chip) 11 so that the external electrodes 4a, It has a structure connected to 4b. In the laminated ceramic capacitor of this embodiment, the number of laminated ceramic layers is 230.

【0028】また、この積層セラミックコンデンサの、
内部電極1が配設された面と略平行な一対の面のうちの
上側の面(吸着面)11aには、段差Uの大きさ(高い
位置と低い位置の高低差)が150μm以上にならない
ように切削研磨加工が施されている。
Further, in this laminated ceramic capacitor,
On the upper surface (adsorption surface) 11a of the pair of surfaces substantially parallel to the surface on which the internal electrode 1 is arranged, the size of the step U (the height difference between the high position and the low position) does not exceed 150 μm. The cutting and polishing process is applied.

【0029】次に、この積層セラミックコンデンサの製
造方法について説明する。(1) まず、厚みが6μmのセラミックグリーンシートを
ドクターブレード法により形成するとともに、このセラ
ミックグリーンシートに、ニッケルの導電ペーストを、
スクリーン印刷法により、厚みが1〜1.5μmとなる
ように印刷して、複数の内部電極パターンが所定の位置
に配設されたセラミックグリーンシート(電極印刷シー
ト)を作製した。(2) 次に、内部電極パターンが印刷されていないカバー
シートとなるセラミックグリーンシートを積み重ね、そ
の上に、電極印刷シートを所定枚数積層するとともに、
さらにその上に導電ペーストの印刷されていないセラミ
ックグリーンシート(カバーシート)を積層した。な
お、カバーシートは、圧着後の切削研磨量を見込んでそ
の厚みを設定した。(3) 次に、この積層体をプレス用の金型に挿入し、加圧
して圧着した。このとき、積層体の内部電極配設面に平
行な一方の面を弾性体シートで覆い、他方の面及び側面
には、剛体が当接するようにして圧着を行い、図2に示
すように、内部にセラミック層2を介して複数の内部電
極1が互いに対向するように配設された積層圧着体(マ
ザー積層圧着体)13を得た。なお、上記のような方法
で圧着した場合、弾性体からなるシートで覆った方の面
の塑性変形量が大きくなり、他の面では変形量が小さい
ため、大きな段差Uは、積層圧着体13の一方の面11
aにだけ形成されることになる。(4) それから、このようにして得られた積層圧着体13
を個々の素子にカットする前に、図3に示すように、積
層圧着体13の面11aを、段差Uが150μm以下に
なるように切削研磨した。なお、切削研磨は、例えば、
ラップ盤に押し当てる方法、カット刃によりカットする
方法、研磨粒を吹付ける方法などにより実施することが
可能であり、さらにその他の方法を用いることも可能で
ある。(5) 次に、積層圧着体13をカットして、個々の素子
(チップ)を切り出し、所定の条件で焼成した後、外部
電極を形成することにより、図1に示すような積層セラ
ミックコンデンサを得た。
Next, a method of manufacturing this laminated ceramic capacitor will be described. (1) First, a ceramic green sheet having a thickness of 6 μm is formed by a doctor blade method, and a nickel conductive paste is added to the ceramic green sheet.
By a screen printing method, printing was performed to a thickness of 1 to 1.5 μm to prepare a ceramic green sheet (electrode printed sheet) in which a plurality of internal electrode patterns were arranged at predetermined positions. (2) Next, a ceramic green sheet that is a cover sheet on which the internal electrode pattern is not printed is stacked, and a predetermined number of electrode printed sheets are stacked on it, and
Further thereon, a ceramic green sheet (cover sheet) on which no conductive paste was printed was laminated. The thickness of the cover sheet was set in consideration of the amount of cutting and polishing after pressure bonding. (3) Next, this laminated body was inserted into a press die, and pressure was applied to the laminate for pressure bonding. At this time, one surface parallel to the internal electrode arrangement surface of the laminated body is covered with an elastic sheet, and the other surface and side surface are crimped so that a rigid body abuts, and as shown in FIG. A laminated pressure-bonded body (mother laminated pressure-bonded body) 13 in which a plurality of internal electrodes 1 were arranged so as to face each other with a ceramic layer 2 interposed therebetween was obtained. When pressure-bonded by the above method, the amount of plastic deformation of the surface covered with the sheet made of an elastic body is large, and the amount of deformation is small on the other surface. One side 11
It will be formed only in a. (4) Then, the laminated pressure-bonded body 13 thus obtained
Before cutting into individual elements, as shown in FIG. 3, the surface 11a of the laminated pressure-bonded body 13 was cut and polished so that the step U was 150 μm or less. Incidentally, the cutting and polishing is, for example,
It can be carried out by a method of pressing it against a lapping machine, a method of cutting with a cutting blade, a method of spraying abrasive grains, and the like, and it is also possible to use other methods. (5) Next, the laminated pressure-bonded body 13 is cut, individual elements (chips) are cut out, and after firing under predetermined conditions, external electrodes are formed to obtain a laminated ceramic capacitor as shown in FIG. Obtained.

【0030】上記のようにして得た積層セラミックコン
デンサは、面(吸着面)11aに150μmを超える段
差がないため、真空吸着ノズルにより確実に真空吸着す
ることが可能になる。
In the monolithic ceramic capacitor obtained as described above, since the surface (adsorption surface) 11a does not have a step exceeding 150 μm, it is possible to surely perform vacuum adsorption by the vacuum adsorption nozzle.

【0031】また、段差が大きくなることを防止する目
的で、内部電極の厚みを制約することが不要になるた
め、内部電極の連続性の低下による取得静電容量の減少
を防止して、所望の静電容量を得ることが可能になる。
Further, since it is not necessary to limit the thickness of the internal electrode for the purpose of preventing the step difference from becoming large, it is possible to prevent the decrease of the acquired capacitance due to the decrease of the continuity of the internal electrode, and to reduce the desired capacitance. It is possible to obtain the capacitance of.

【0032】また、切削研磨を、焼成前に、かつ、個々
のチップに分割する前に行うようにしているので、方向
選別が不要で、しかも、容易に切削研磨を行うことが可
能になり、生産性を向上させることができる。
Further, since the cutting and polishing are performed before firing and before dividing into individual chips, it is possible to easily perform the cutting and polishing without the need for direction selection. Productivity can be improved.

【0033】また、上記実施形態の積層セラミックコン
デンサについて、積層圧着体13の面11aの切削研磨
量を変えて、段差の大きさを変化させた場合の、実装時
の吸着不良の発生率(不良率)を表1及び図4に示す。
Further, in the laminated ceramic capacitor of the above-described embodiment, when the amount of cutting and polishing of the surface 11a of the laminated pressure-bonded body 13 is changed to change the size of the step, the rate of occurrence of suction failure during mounting (failure) The rate) is shown in Table 1 and FIG.

【0034】[0034]

【表1】 [Table 1]

【0035】この吸着不良の発生率の測定は、部品を長
尺テープに保持し、内部電極の引出し方向に平行な4つ
の面(上面・下面及び両側面)に関しては、その方向性
を識別せずに真空吸着ノズルで真空吸着することにより
行った。
To measure the rate of occurrence of this suction failure, hold the parts on a long tape, and identify the directionality of the four surfaces (upper surface / lower surface and both side surfaces) parallel to the pull-out direction of the internal electrodes. Instead, it was carried out by vacuum suction with a vacuum suction nozzle.

【0036】なお、表1において、不良率は、長尺テー
プによる保持状態から、真空吸着ノズルにより吸着し
て、基板のランド上に載置することができなかった積層
セラミックコンデンサの数の全試料数に対する割合であ
る(ただし、全試料数n=1×10個)。
In Table 1, the defective rate is the number of laminated ceramic capacitors that cannot be mounted on the land of the substrate after being sucked by the vacuum suction nozzle from the holding state by the long tape. It is a ratio to the number (however, the total number of samples n = 1 × 10 5 pieces).

【0037】また、切削研磨量Yは、図5(a)に示すよ
うに、焼成前の積層圧着体13の厚み方向の切削研磨量
を示している。さらに、段差の大きさXは、図5(b)に
示すように、焼成後の製品である積層セラミックコンデ
ンサの上面11aの中央部の最も高い位置から肩部まで
の距離を示している。
The cutting and polishing amount Y indicates the cutting and polishing amount in the thickness direction of the laminated pressure-bonded body 13 before firing, as shown in FIG. 5 (a). Further, as shown in FIG. 5B, the size X of the step indicates the distance from the highest position of the center of the upper surface 11a of the laminated ceramic capacitor, which is a product after firing, to the shoulder.

【0038】なお、セラミックコンデンサ素子(チッ
プ)11の面11a以外の、圧着時に剛体で覆った面
(下面)の段差は約64μm、カットすることにより形
成される側面の段差は約69μmであった。
The level difference on the surface (lower surface) covered with a rigid body during pressure bonding except the surface 11a of the ceramic capacitor element (chip) 11 was about 64 μm, and the level difference on the side surface formed by cutting was about 69 μm. .

【0039】それゆえ、上記の条件で吸着不良率を測定
する場合、圧着時に弾性体シートで覆った面11aを真
空吸着ノズルで吸着することになる確率が25%とな
る。そして、この面11aの段差Uの大きさにより吸着
不良が生じたり生じなかったりする。一方、面11a以
外の面は、圧着時に剛体と接した状態で圧着されるた
め、ほぼ平坦になっており、吸着不良は発生しない。
Therefore, when measuring the adsorption failure rate under the above conditions, the probability that the surface 11a covered with the elastic sheet at the time of pressure bonding will be sucked by the vacuum suction nozzle is 25%. Then, depending on the size of the step U on the surface 11a, a suction failure may or may not occur. On the other hand, since the surfaces other than the surface 11a are crimped in a state of being in contact with the rigid body at the time of crimping, they are substantially flat and no suction failure occurs.

【0040】したがって、表1の吸着不良率が10%で
ある場合、面11aを吸着した25%のうちの10%に
不良が発生したことになり、実際の不良率は40%
((10/25)×100=40)となる。
Therefore, if the adsorption failure rate in Table 1 is 10%, it means that 10% of the 25% of the surface 11a adsorbed has a failure, and the actual failure rate is 40%.
((10/25) × 100 = 40).

【0041】かかる見地から、表1を見た場合、切削研
磨をまったく行わなかった試料番号1の場合、段差が2
00μm以上で、吸着不良率が14.6%となってお
り、実際の不良率は、(14.6/25)×100=5
8.4%となる。
From this point of view, when looking at Table 1, in the case of Sample No. 1 in which cutting and polishing were not performed at all, the level difference was 2
When it is 00 μm or more, the adsorption failure rate is 14.6%, and the actual failure rate is (14.6 / 25) × 100 = 5.
It will be 8.4%.

【0042】一方、切削研磨を行い、段差を204.6
μmとした試料番号2では、吸着の不良率はいくらか減
少するが、それでも不良率が10.4%(実際の不良率
は41.6%)となっている。
On the other hand, cutting and polishing were carried out to obtain a step difference of 204.6.
In the case of Sample No. 2 having μm, the adsorption failure rate is somewhat reduced, but the failure rate is still 10.4% (actual failure rate is 41.6%).

【0043】これに対して、段差を150μm以下の1
48.1μmとした試料番号3の場合には、吸着の不良
率が0.36%(実際の不良率は1.44%)と大幅に
減少しており、段差をそれより小さくした試料番号4〜
6では、吸着不良の発生は認められなかった。
On the other hand, if the step is 150 μm or less,
In the case of Sample No. 3 with 48.1 μm, the defective rate of adsorption was greatly reduced to 0.36% (actual defective rate was 1.44%), and Sample No. 4 with a smaller step was used. ~
In No. 6, no defective adsorption was observed.

【0044】この結果から、吸着不良の発生率を大幅に
低減するためには、段差を150μm以下にすることが
必要であることがわかる。
From this result, it is understood that the step must be 150 μm or less in order to significantly reduce the occurrence rate of the suction failure.

【0045】なお、上記実施形態では、積層セラミック
コンデンサを例にとって説明したが、本願発明は、積層
セラミックコンデンサに限らず、積層バリスタ、積層L
C複合部品などの他の積層セラミック電子部品にも適用
することが可能であり、その場合にも同様の効果を得る
ことができる。
In the above embodiment, a laminated ceramic capacitor has been described as an example, but the present invention is not limited to a laminated ceramic capacitor, and a laminated varistor and laminated L capacitor.
It can be applied to other monolithic ceramic electronic parts such as C composite parts, and in that case, the same effect can be obtained.

【0046】また、上記実施形態では、未焼成の積層圧
着体を切削研磨するようにした場合を例にとって説明し
たが、焼成後の段階で切削研磨することも可能である。
In the above embodiment, the case where the unfired laminated pressure-bonded body is cut and polished has been described as an example, but it is also possible to perform the cutting and polishing at a stage after firing.

【0047】なお、吸着不良は、図6に示すように、真
空吸着ノズル14が、吸着面(上面)11aの平坦部1
5からずれて、隙間Gから真空漏れが起こることにより
発生するものであることから、吸着面(上面)11aに
は、できるだけ広い平坦部15が形成されていることが
好ましい。具体的には、例えば、吸着面11aの60%
以上に平坦面15が形成されるようにすることにより、
吸着不良を大幅に低減させることが可能になる。
As for the suction failure, as shown in FIG. 6, the vacuum suction nozzle 14 causes the flat portion 1 of the suction surface (upper surface) 11a.
It is preferable that the suction surface (upper surface) 11a be formed with a flat portion 15 that is as wide as possible because it is generated by a vacuum leak from the gap G that is deviated from 5. Specifically, for example, 60% of the suction surface 11a
By forming the flat surface 15 as described above,
Adsorption failure can be significantly reduced.

【0048】本願発明は、さらにその他の点において
も、上記実施形態に限定されるものではなく、セラミッ
ク層の厚みや、積層数、内部電極の厚みなどに関し、発
明の要旨の範囲内において、種々の応用、変形を加える
ことが可能である。
The invention of the present application is not limited to the above-mentioned embodiment in other respects as well, and it is possible to change the thickness of the ceramic layers, the number of laminated layers, the thickness of the internal electrodes, etc. within the scope of the invention. It is possible to add applications and modifications of.

【0049】[0049]

【発明の効果】上述のように、本願発明(請求項1)の
積層セラミック電子部品の製造方法は、セラミック層と
内部電極の積層体を圧着する工程で、真空吸着法により
ピックアップされる際における吸着面となる面に形成さ
れた150μmを超える段差を切削研磨して、吸着面
なる面(例えば、内部電極配設面と平行な面)に15
0μmを超える段差が形成されないようにすることによ
り、真空吸着ノズルにより確実に真空吸着することが可
能になり、実装信頼性を向上させることが可能になる。
また、吸着面となる面の切削研磨を焼成前に行うことに
より、効率よく切削研磨を行うことが可能になる。ま
た、個々のチップに分割する前の、マザー積層圧着体の
段階で切削研磨を行うことにより、さらに効率よく切削
研磨を行うことが可能になり、生産性を向上させること
ができる。
As described above, the method for manufacturing a laminated ceramic electronic component according to the present invention (Claim 1) comprises a ceramic layer and a ceramic layer.
In the process of pressure-bonding the laminated body of internal electrodes, the vacuum adsorption method is used.
Formed on the surface that becomes the suction surface when picked up.
The step difference of more than 150 μm is cut and polished to form a suction surface .
Comprising a surface (e.g., inner electrode arrangement surface parallel to the upper surface) 15
That the difference in level of more than 0μm is prevented from being formed
Therefore , the vacuum suction nozzle can surely perform the vacuum suction, and the mounting reliability can be improved.
In addition, it is necessary to perform cutting and polishing of the surface that becomes the adsorption surface before firing.
Therefore, it becomes possible to perform cutting and polishing efficiently. Well
Of the mother laminated crimp body before dividing it into individual chips
Cutting more efficiently by cutting and polishing in stages
To be able to polish and improve productivity
You can

【0050】また、セラミック層の厚みが10μm以下
で、セラミック層の積層数が100以上の電子部品の場
合、内部電極の厚みの影響で大きな段差が生じやすい
が、請求項2の積層セラミック電子部品の製造方法のよ
うに、吸着面となる面に、150μmを超える段差が形
成されないように切削研磨加工を施すことにより、真空
吸着ノズルを用いて確実に真空吸着することが可能にな
り、実装信頼性を向上させることができる。
Further, in the case of an electronic component in which the thickness of the ceramic layer is 10 μm or less and the number of laminated ceramic layers is 100 or more, a large step is likely to occur due to the influence of the thickness of the internal electrodes. As in the manufacturing method of 1), by performing cutting and polishing on the surface that will be the suction surface so that steps not exceeding 150 μm are not formed, it is possible to reliably perform vacuum suction using the vacuum suction nozzle. It is possible to improve the sex.

【0051】また、セラミック層の厚みが小さく、積層
数の多い電子部品の場合、内部電極の厚みの影響で、内
部電極配設面と平行な面に大きな段差が生じやすいが、
請求項3の積層セラミック電子部品の製造方法のよう
に、吸着面となる面に、150μmを超える段差が形成
されないように切削研磨加工を施すことにより、真空吸
着ノズルを用いて吸着面を確実に真空吸着することが可
能になり、実装信頼性を大幅に向上させることが可能に
なる。また、内部電極の厚みの影響で段差が大きくなる
ことを防止するために、内部電極の厚みを制約すること
が不要になることから、内部電極の連続性の低下による
取得静電容量の減少を防止して、所望の静電容量を得る
ことが可能になる。
Further, in the case of an electronic component in which the thickness of the ceramic layer is small and the number of laminated layers is large, a large step is likely to occur on a surface parallel to the internal electrode arrangement surface due to the influence of the thickness of the internal electrode.
As in the method for manufacturing a monolithic ceramic electronic component according to claim 3, by performing a cutting and polishing process on a surface serving as a suction surface so that a step having a size of more than 150 μm is not formed, the suction surface is surely secured by using a vacuum suction nozzle. It is possible to perform vacuum suction, and it is possible to significantly improve mounting reliability. In addition, since it is not necessary to limit the thickness of the internal electrode in order to prevent the step from becoming large due to the influence of the thickness of the internal electrode, it is possible to reduce the acquired capacitance due to the decrease in the continuity of the internal electrode. It is possible to prevent it and obtain a desired capacitance.

【0052】また、請求項の積層セラミック電子部品
の製造方法のように、吸着面を切削研磨する方法とし
て、ラップ盤に押し当てる方法、カット刃によりカット
する方法、研磨粒を吹付ける方法を用いることにより、
効率よく吸着面を切削研磨することが可能になり、本願
発明をさらに実効あらしめることができる。
Further, as in the method for manufacturing a monolithic ceramic electronic component according to claim 4 , as a method for cutting and polishing the adsorption surface, there are a method of pressing against a lapping machine, a method of cutting with a cutting blade, and a method of spraying abrasive grains. By using
The adsorption surface can be efficiently cut and polished, and the present invention can be further effectively realized.

【0053】また、本願発明(請求項)の積層セラミ
ック電子部品は、吸着面に150μmを超える段差が形
成されないように切削研磨加工が施されているため、真
空吸着ノズルにより、確実に真空吸着することが可能に
なり、実装信頼性を向上させることが可能になる。
Further, since the multilayer ceramic electronic component of the present invention (claim 5 ) is subjected to cutting and polishing so as not to form a step difference of more than 150 μm on the suction surface, the vacuum suction nozzle ensures the vacuum suction. It becomes possible to improve the mounting reliability.

【0054】また、上述のように、セラミック層の厚み
が10μm以下で、セラミック層の積層数が100以上
である場合にも、請求項の積層セラミック電子部品の
ように、吸着面となる面に切削研磨加工を施すことによ
り、吸着面に150μmを超える段差が形成されないよ
うにすることが可能になる。
Further, as described above, even when the thickness of the ceramic layer is 10 μm or less and the number of laminated ceramic layers is 100 or more, the surface serving as the attracting surface as in the laminated ceramic electronic component according to claim 6. It is possible to prevent a step difference of more than 150 μm from being formed on the suction surface by subjecting the surface to cutting and polishing.

【0055】また、セラミック層の厚みが小さく、積層
数の多い電子部品の場合、内部電極の厚みの影響で、内
部電極配設面と平行な面に大きな段差が生じやすいが、
請求項の積層セラミック電子部品のように、吸着面と
なる面に、150μmを超える段差が形成されないよう
に切削研磨加工を施した場合、真空吸着ノズルにより、
吸着面側から確実に真空吸着することが可能になり、本
願発明をより実効あらしめることができる。また、内部
電極の厚みの影響で段差が大きくなることを防止するた
めに、内部電極の厚みを制約することが不要になること
から、内部電極の連続性の低下による取得静電容量の減
少を防止して、所望の静電容量を得ることが可能にな
る。
Further, in the case of an electronic component in which the thickness of the ceramic layer is small and the number of laminated layers is large, a large step is likely to occur on the surface parallel to the internal electrode arrangement surface due to the influence of the thickness of the internal electrode.
When the surface to be the suction surface is cut and polished so as not to form a step exceeding 150 μm like the multilayer ceramic electronic component of claim 7 , the vacuum suction nozzle causes
The vacuum suction can be surely performed from the suction surface side, and the present invention can be more effectively realized. In addition, since it is not necessary to limit the thickness of the internal electrode in order to prevent the step from becoming large due to the influence of the thickness of the internal electrode, it is possible to reduce the acquired capacitance due to the decrease in the continuity of the internal electrode. It is possible to prevent it and obtain a desired capacitance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本願発明の一実施形態にかかる積層セラミック
電子部品(積層セラミックコンデンサ)を示す図であ
り、(a)は斜視図、(b)は正面断面図、(c)は側面断面
図である。
FIG. 1 is a diagram showing a monolithic ceramic electronic component (multilayer ceramic capacitor) according to an embodiment of the present invention, in which (a) is a perspective view, (b) is a front sectional view, and (c) is a side sectional view. is there.

【図2】本願発明の一実施形態にかかる積層セラミック
コンデンサの製造工程で形成した積層圧着体(マザー積
層圧着体)を示す断面図である。
FIG. 2 is a cross-sectional view showing a multilayer pressure-bonded body (mother multilayer pressure-bonded body) formed in a manufacturing process of a multilayer ceramic capacitor according to an embodiment of the present invention.

【図3】本願発明の一実施形態にかかる積層セラミック
コンデンサの製造工程で形成した積層圧着体(マザー積
層圧着体)を切削研磨加工する工程を示す断面図であ
る。
FIG. 3 is a cross-sectional view showing a step of cutting and polishing a laminated pressure-bonded body (mother laminated pressure-bonded body) formed in the manufacturing process of the laminated ceramic capacitor according to the embodiment of the present invention.

【図4】積層圧着体の切削研磨量を変えて、段差の大き
さを変化させた場合の、段差の大きさと実装時の吸着不
良の発生率(不良率)の関係を示す線図である。
FIG. 4 is a diagram showing the relationship between the size of the step and the occurrence rate (defective rate) of suction failure during mounting when the size of the step is changed by changing the cutting and polishing amount of the laminated pressure-bonded body. .

【図5】(a)は積層セラミックコンデンサの切削研磨量
を示す図、(b)は積層セラミックコンデンサの吸着面に
形成された段差の大きさを示す図である。
5A is a diagram showing a cutting and polishing amount of a monolithic ceramic capacitor, and FIG. 5B is a diagram showing a size of a step formed on a suction surface of a monolithic ceramic capacitor.

【図6】積層セラミックコンデンサを真空吸着ノズルに
より吸着する場合の吸着不良の発生状態を示す断面図で
ある。
FIG. 6 is a cross-sectional view showing a state where a suction failure occurs when a multilayer ceramic capacitor is sucked by a vacuum suction nozzle.

【図7】従来の積層セラミックコンデンサ(積層セラミ
ック電子部品)を示す図であり、(a)は斜視図、(b)は
正面断面図、(c)は側面断面図である。
7A and 7B are diagrams showing a conventional monolithic ceramic capacitor (multilayer ceramic electronic component), in which (a) is a perspective view, (b) is a front sectional view, and (c) is a side sectional view.

【図8】従来の積層セラミックコンデンサの吸着面に段
差が生じた状態を示す断面図である。
FIG. 8 is a cross-sectional view showing a state in which a step is formed on an adsorption surface of a conventional multilayer ceramic capacitor.

【図9】従来の積層セラミックコンデンサを真空吸着す
る場合の吸着不良の発生状態を示す図である。
FIG. 9 is a diagram showing a state of occurrence of suction failure when a conventional multilayer ceramic capacitor is vacuum-sucked.

【符号の説明】[Explanation of symbols]

1 内部電極 2 セラミック層 3a,3b セラミックコンデンサ素子の端面 4a,4b 外部電極 11 セラミックコンデンサ素子(チップ) 11a 面(吸着面) 13 積層圧着体(マザー積層圧着体) 14 真空吸着ノズル U 段差 X 段差の大きさ Y 上面の切削研磨量 1 internal electrode 2 ceramic layers 3a, 3b End face of ceramic capacitor element 4a, 4b external electrodes 11 Ceramic capacitor element (chip) 11a surface (adsorption surface) 13 Laminated crimp body (Mother laminated crimp body) 14 Vacuum suction nozzle U step X Step size Y Cutting amount of upper surface

フロントページの続き (56)参考文献 特開 平6−6109(JP,A) 特開 平5−234808(JP,A) 特開 平9−205040(JP,A) 特開 平7−14745(JP,A) 特開 昭61−139018(JP,A) 特開 平9−129482(JP,A) 特開 平9−17688(JP,A) 特開 平9−129487(JP,A) 特開 平9−153429(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/42 H03H 3/02 Continuation of the front page (56) Reference JP-A-6-6109 (JP, A) JP-A-5-234808 (JP, A) JP-A-9-205040 (JP, A) JP-A-7-14745 (JP , A) JP 61-139018 (JP, A) JP 9-129482 (JP, A) JP 9-17688 (JP, A) JP 9-129487 (JP, A) JP 9-153429 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01G 4/00-4/42 H03H 3/02

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】セラミック層を介して互いに対向するよう
に複数の内部電極が配設された積層構造を有し、真空吸
着法によりピックアップされる積層セラミック電子部品
の製造方法であって、セラミック層と内部電極の積層体を圧着する工程で、真
空吸着法によりピックアップされる際における吸着面と
なる面に形成された150μmを超える段差を切削研磨
して、 真空吸着される吸着面に150μmを超える段差
が形成されないようにする切削研磨工程を備えており、
かつ、 前記切削研磨工程が、セラミック層と内部電極の積層体
を焼成する前の段階で実施される ことを特徴とする積層
セラミック電子部品の製造方法。
1. A ceramic layer facing each other through a ceramic layer.
It has a laminated structure in which multiple internal electrodes are arranged in
Monolithic ceramic electronic components picked up by the attachment method
The manufacturing method ofIn the process of pressing the laminated body of the ceramic layer and the internal electrode,
With the adsorption surface when picked up by the empty adsorption method
Cutting and polishing steps over 150 μm formed on the surface
do it, Steps of more than 150 μm on the vacuum suction surface
To prevent the formation ofCutting and polishingWith processCage,
And, The cutting and polishing step is a laminate of a ceramic layer and an internal electrode.
Performed at the stage before firing Stacking characterized by
Manufacturing method of ceramic electronic components.
【請求項2】前記内部電極間に介在するセラミック層の
厚みが10μm以下であり、前記セラミック層の積層数
が100以上であることを特徴とする請求項1記載の積
層セラミック電子部品の製造方法。
2. The method for manufacturing a laminated ceramic electronic component according to claim 1, wherein the thickness of the ceramic layer interposed between the internal electrodes is 10 μm or less, and the number of laminated ceramic layers is 100 or more. .
【請求項3】切削研磨される前記吸着面が、内部電極と
セラミック層の積層体の、内部電極配設面に平行な面で
あることを特徴とする請求項1又は2記載の積層セラミ
ック電子部品の製造方法。
3. The monolithic ceramic electron according to claim 1, wherein the adsorption surface to be cut and polished is a surface of the laminated body of the internal electrode and the ceramic layer, which is parallel to the internal electrode arrangement surface. Manufacturing method of parts.
【請求項4】前記吸着面を切削研磨する方法として、ラ
ップ盤に押し当てる方法、カット刃によりカットする方
法、研磨粒を吹付ける方法から選ばれる少なくとも1種
の方法を用いることを特徴とする請求項1〜のいずれ
かに記載の積層セラミック電子部品の製造方法。
4. The method for cutting and polishing the adsorption surface is characterized by using at least one method selected from a method of pressing against a lapping machine, a method of cutting with a cutting blade, and a method of spraying abrasive grains. method of manufacturing a multilayer ceramic electronic component according to any of claims 1-3.
【請求項5】セラミック層を介して互いに対向するよう
に複数の内部電極が配設された構造を有し、真空吸着法
によりピックアップされる積層セラミック電子部品であ
って、セラミック層と内部電極の積層体を圧着する工程で、真
空吸着法によりピックアップされる際における吸着面と
なる面に形成された150μmを超える段差が、セラミ
ック層と内部電極の積層体を焼成する前の段階で切削研
磨されており、 真空吸着される吸着面に150μm以
上の段差が形成されていないことを特徴とする積層セラ
ミック電子部品。
5. A laminated ceramic electronic component which has a structure in which a plurality of internal electrodes are arranged so as to face each other with a ceramic layer interposed therebetween, and is picked up by a vacuum adsorption method . In the process of crimping the laminated body,
With the adsorption surface when picked up by the empty adsorption method
The level difference of more than 150 μm formed on the
Of the cutting layer and internal electrodes before firing.
It is polished, multilayer ceramic electronic component, characterized in that the suction surface to be vacuum suction is not formed above the step 150 [mu] m.
【請求項6】前記内部電極間に介在するセラミック層の
厚みが10μm以下であり、前記セラミック層の積層数
が100以上であることを特徴とする請求項記載の積
層セラミック電子部品。
6. The monolithic ceramic electronic component according to claim 5 , wherein the thickness of the ceramic layer interposed between the internal electrodes is 10 μm or less, and the number of laminated ceramic layers is 100 or more.
【請求項7】切削研磨されている前記吸着面が、内部電
極とセラミック層の積層体の、内部電極配設面に平行な
面であることを特徴とする請求項又は記載の積層セ
ラミック電子部品。
The suction surface 7. are cutting and polishing is a stack of internal electrodes and the ceramic layers, the multilayer ceramic according to claim 5 or 6, characterized in that the plane parallel to the internal electrode disposition surface Electronic components.
JP18813998A 1998-06-17 1998-06-17 Multilayer ceramic electronic component and method of manufacturing the same Expired - Lifetime JP3468105B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18813998A JP3468105B2 (en) 1998-06-17 1998-06-17 Multilayer ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18813998A JP3468105B2 (en) 1998-06-17 1998-06-17 Multilayer ceramic electronic component and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000012378A JP2000012378A (en) 2000-01-14
JP3468105B2 true JP3468105B2 (en) 2003-11-17

Family

ID=16218435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18813998A Expired - Lifetime JP3468105B2 (en) 1998-06-17 1998-06-17 Multilayer ceramic electronic component and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3468105B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4941404B2 (en) * 2008-05-13 2012-05-30 Tdk株式会社 Manufacturing method of laminated electronic component
JP2015109415A (en) * 2013-10-24 2015-06-11 株式会社村田製作所 Multilayer ceramic electronic component, serial taping electronic component, and manufacturing method for multilayer ceramic electronic component
WO2016167158A1 (en) * 2015-04-14 2016-10-20 株式会社村田製作所 Power storage device
WO2016167157A1 (en) * 2015-04-15 2016-10-20 株式会社村田製作所 Power storage device
JP6406439B2 (en) 2015-04-16 2018-10-17 株式会社村田製作所 Stacked electricity storage device
US10854392B2 (en) 2018-08-23 2020-12-01 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component

Also Published As

Publication number Publication date
JP2000012378A (en) 2000-01-14

Similar Documents

Publication Publication Date Title
US9013858B2 (en) Multilayer ceramic electronic component
US6563689B2 (en) Feedthrough type three-terminal electronic component
TWI412047B (en) Ceramic electronic component
KR101983129B1 (en) Multi-layered ceramic electronic parts and method of manufacturing the same
US9449759B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR20140085097A (en) Multi-layered ceramic capacitor and method of manufacturing the same
KR20140124298A (en) Multi-layered ceramic electronic part and board for mounting the same
US11315734B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
US20230162925A1 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, and multi-layer ceramic electronic component package
US20230154684A1 (en) Multilayer electronic component
US20230187138A1 (en) Ceramic electronic component
KR20140003001A (en) Multi-layered ceramic electronic parts
JP3468105B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN115083778A (en) Interposer and electronic assembly including the same
CN111199827B (en) Capacitor assembly and method of manufacturing the same
JP4427960B2 (en) Manufacturing method of thin film laminated electronic component
JPH09190947A (en) Laminated ceramic electronic component
KR101942739B1 (en) Multi-layered ceramic electronic parts
US12002626B2 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component
JP3460620B2 (en) Manufacturing method of ceramic laminated electronic component
JP2020119992A (en) Multilayer ceramic capacitor
JP2000106320A (en) Laminated ceramic capacitor
CN111463014B (en) Capacitor assembly and method of manufacturing the same
KR101933426B1 (en) Multilayer ceramic electronic component
US20230207220A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 10

EXPY Cancellation because of completion of term