JP3465831B2 - Display integrated coordinate input device - Google Patents

Display integrated coordinate input device

Info

Publication number
JP3465831B2
JP3465831B2 JP02634795A JP2634795A JP3465831B2 JP 3465831 B2 JP3465831 B2 JP 3465831B2 JP 02634795 A JP02634795 A JP 02634795A JP 2634795 A JP2634795 A JP 2634795A JP 3465831 B2 JP3465831 B2 JP 3465831B2
Authority
JP
Japan
Prior art keywords
coordinate
circuit
electrode
detection
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02634795A
Other languages
Japanese (ja)
Other versions
JPH08194581A (en
Inventor
武志 奥野
勤 甲斐
正三 藤原
将仁 松浪
央 富谷
昌弘 山本
尚之 伊藤
秀夫 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP02634795A priority Critical patent/JP3465831B2/en
Publication of JPH08194581A publication Critical patent/JPH08194581A/en
Application granted granted Critical
Publication of JP3465831B2 publication Critical patent/JP3465831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)
  • User Interface Of Digital Computer (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、座標入力を行うタブレ
ットをマトリクス型ディスプレイと一体化したディスプ
レイ一体型座標入力装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display-integrated coordinate input device in which a tablet for coordinate input is integrated with a matrix display.

【0002】[0002]

【従来の技術】ペン入力装置は、図形などのイメージ入
力が容易であること、小型であることなどの特徴を有し
ているため、キーボード、マウスに代わる情報入力手段
として使用されている。特に最近では、表示装置と座標
検出装置を一体化することによって、入力イメージを表
示装置に即座に表示することが可能となり、操作性の向
上が図られている。
2. Description of the Related Art A pen input device is used as an information input means in place of a keyboard and a mouse because it is easy to input images such as graphics and is small in size. Particularly in recent years, by integrating a display device and a coordinate detection device, an input image can be immediately displayed on the display device, and operability is improved.

【0003】このような表示機能の付属した座標入力装
置を低価格で実現するために、通常液晶ディスプレイ等
のマトリクスパネルの表示に用いる表示電極を、座標検
出用電極として兼用し、表示と座標検出を時分割で行う
ディスプレイ一体型座標入力装置が特開平2−2559
11号公報に開示されている。
In order to realize a coordinate input device having such a display function at a low cost, the display electrodes normally used for displaying a matrix panel such as a liquid crystal display are also used as the coordinate detecting electrodes, and the display and the coordinate detecting are performed. Display-integrated coordinate input device for performing time division in Japanese Patent Application Laid-Open No. 2-2559
No. 11 publication.

【0004】以下、従来のディスプレイ一体型座標入力
装置について説明する。静電容量結合方式のディスプレ
イ一体型タブレットの原理は特開昭54−24538号
及び特開昭62−180417号の各公報に開示されて
いる。
A conventional display-integrated coordinate input device will be described below. The principle of a capacitively coupled display-integrated tablet is disclosed in JP-A-54-24538 and JP-A-62-180417.

【0005】また、従来のディスプレイ一体型座標入力
装置は、図37に示すように、互いに直交する行電極Y
1 〜Yn と列電極X1 〜Xm の各交点で表示素子が接続
されたマトリクスパネル(例えば、液晶パネル)11
と、マトリクスパネル11の行電極及び列電極を駆動す
る行電極駆動回路12及び列電極駆動回路13からなる
電極駆動回路と、マトリクスパネル11の走査信号を検
出する検出電極2と、検出電極2によって得られた信号
から行座標及び列座標を検出する行座標検出回路及び列
座標検出回路からなる座標検出回路3と、行電極駆動回
路12、列電極駆動回路13及び座標検出回路3を制御
する制御回路7とにより構成されている。
Further, as shown in FIG. 37, the conventional coordinate input device integrated with a display has row electrodes Y orthogonal to each other.
A matrix panel (for example, a liquid crystal panel) 11 to which display elements are connected at intersections of 1 to Y n and column electrodes X 1 to X m.
An electrode drive circuit including a row electrode drive circuit 12 and a column electrode drive circuit 13 for driving the row electrodes and column electrodes of the matrix panel 11, a detection electrode 2 for detecting a scanning signal of the matrix panel 11, and a detection electrode 2. A coordinate detection circuit 3 including a row coordinate detection circuit and a column coordinate detection circuit for detecting row coordinates and column coordinates from the obtained signal, and control for controlling the row electrode drive circuit 12, the column electrode drive circuit 13, and the coordinate detection circuit 3. And a circuit 7.

【0006】表示期間においては、行電極駆動回路12
からマトリクスパネル11の行電極に座標検出パルスを
1電極単位で順次供給し、マトリクスパネル11の行電
極に順次供給される座標検出パルスに合わせて、列電極
駆動回路13からマトリクスパネル11の列電極に表示
データに対応した電圧を供給することにより、マトリク
スパネル11の表示を行う。
In the display period, the row electrode drive circuit 12
From the column electrode driving circuit 13 to the column electrodes of the matrix panel 11 in accordance with the coordinate detection pulse sequentially supplied to the row electrodes of the matrix panel 11. The matrix panel 11 is displayed by supplying a voltage corresponding to the display data.

【0007】一方、行座標検出期間においては、行電極
駆動回路12からマトリクスパネル11の行電極に座標
検出パルスを順次供給し、検出電極2をマトリクスパネ
ル11の任意位置に接触させたときに、検出電極2と行
電極との間の静電結合容量を通じて検出される座標検出
パルスから、行座標検出回路3によって検出電極接触位
置の行座標を検出する。また、列座標検出期間において
は、列電極駆動回路13からマトリクスパネルの11の
列電極に座標検出パルスを順次供給し、検出電極2をマ
トリクスパネル11の任意位置に接触させたときに、検
出電極と列電極との間の静電結合容量を通じて検出され
る座標検出パルスから、列座標検出回路3によって検出
電極接触位置の列座標を検出する。これにより、1枚の
マトリクスパネルで画像の表示と座標の検出とを行って
いる。
On the other hand, in the row coordinate detection period, when the coordinate detection pulse is sequentially supplied from the row electrode drive circuit 12 to the row electrodes of the matrix panel 11 and the detection electrode 2 is brought into contact with an arbitrary position of the matrix panel 11, The row coordinate detection circuit 3 detects the row coordinate of the detection electrode contact position from the coordinate detection pulse detected through the electrostatic coupling capacitance between the detection electrode 2 and the row electrode. Further, during the column coordinate detection period, coordinate detection pulses are sequentially supplied from the column electrode drive circuit 13 to the 11 column electrodes of the matrix panel, and when the detection electrodes 2 are brought into contact with arbitrary positions of the matrix panel 11, the detection electrodes are detected. The column coordinate of the detection electrode contact position is detected by the column coordinate detection circuit 3 from the coordinate detection pulse detected through the electrostatic coupling capacitance between the column electrode and the column electrode. As a result, one matrix panel displays an image and detects coordinates.

【0008】また、得られた行及び列の座標データは即
座に表示データとして表示されるため、図形、文字等の
入力イメージがあたかも紙面に手書き入力されるかのよ
うに機能する。
Since the obtained row and column coordinate data are immediately displayed as display data, the input image such as a figure or a character functions as if it were handwritten on the paper.

【0009】そして、座標検出回路3においては、検出
電極2と行電極との間の静電結合容量を通じて座標検出
パルスを検出し、その出力が最大となった時刻から座標
を検出する(以下「ピーク検出座標」という。)。
In the coordinate detecting circuit 3, the coordinate detecting pulse is detected through the electrostatic coupling capacitance between the detecting electrode 2 and the row electrode, and the coordinate is detected from the time when the output becomes maximum (hereinafter, "coordinate detecting pulse"). "Peak detection coordinates".).

【0010】ここでは、座標の検出に当たって検出信号
が極大となる時間を用いて位置を検出しているが、これ
は検出電極2の高さによる位置の誤認を防止するためで
ある。このことは、図38に示すような、GNDに接続
されたシート電極の上を、電源V0 に接続された走査電
極を等速度vで移動させ、検出電極2の上に現れる静電
誘導信号を検出する簡単なモデルによって理解すること
ができる。
Here, in detecting the coordinates, the position is detected by using the time when the detection signal becomes maximum. This is to prevent the position from being erroneously recognized due to the height of the detection electrode 2. This means that the scanning electrode connected to the power source V 0 is moved at a constant speed v over the sheet electrode connected to the GND as shown in FIG. Can be understood by a simple model that detects

【0011】電極の中央の座標をxc 、電極の幅を2x
w 、検出電極の位置をP(xp ,y p ,hp )、走査電
極の各部分の単位面積当たりの結合容量をC(x,y)
とすれば、出力V(t) は下記(数1)のようになる。
The coordinate of the center of the electrode is xc, The width of the electrode is 2x
w, The position of the detection electrode is P (xp, Y p, Hp), Scanning
The coupling capacitance per unit area of each part of the pole is C (x, y)
Then, the output V (t) becomes as shown in the following (Equation 1).

【0012】[0012]

【数1】 [Equation 1]

【0013】ここで、分母を下記(数2)のように置い
た。
Here, the denominator is set as shown in the following (Equation 2).

【0014】[0014]

【数2】 [Equation 2]

【0015】ところで、電極の中央の座標をxc 、走査
速度をv、走査開始からの時間をtとすれば、下記(数
3)の関係が成り立つ。
By the way, when the coordinate of the center of the electrode is x c , the scanning speed is v, and the time from the start of scanning is t, the following relationship (Equation 3) is established.

【0016】[0016]

【数3】 [Equation 3]

【0017】従って、検出電極2と駆動電極との間の結
合容量が変化しないという条件の下で、出力V(t) を時
間tで微分すれば、下記(数4)のようになる。
Therefore, if the output V (t) is differentiated with respect to the time t under the condition that the coupling capacitance between the detection electrode 2 and the drive electrode does not change, the following formula (4) is obtained.

【0018】[0018]

【数4】 [Equation 4]

【0019】ここで、(1) V(x,y)はxに対して変
化しない、(2) C(x,y,h)がxに関して偶関数で
ある、という条件を満足すれば、出力V(t) の微分値
は、下記(数5)を満たすときに0となる(すなわち、
出力が極大となる)。
Here, if the conditions that (1) V (x, y) does not change with respect to x and (2) C (x, y, h) is an even function with respect to x are satisfied, the output The differential value of V (t) becomes 0 when the following (Equation 5) is satisfied (that is,
The output becomes maximum).

【0020】[0020]

【数5】 [Equation 5]

【0021】このように極大値の出現時刻を利用するこ
とにより、検出電極2のy座標を検出することができ、
また、h座標(高さ座標)に依存せずに検出電極2のx
座標を検出することができる。同様に、検出電極2のx
座標を検出することができ、また、h座標に依存せずに
検出電極2のy座標を検出することができる。
As described above, the y coordinate of the detection electrode 2 can be detected by using the time of appearance of the maximum value,
In addition, the x of the detection electrode 2 does not depend on the h coordinate (height coordinate).
The coordinates can be detected. Similarly, x of the detection electrode 2
The coordinates can be detected, and the y coordinate of the detection electrode 2 can be detected without depending on the h coordinate.

【0022】極大値の出現時刻を得る方法としては、ま
ず、(a) 微分フィルタを使用し、ゼロ点検出を行うとい
う方法があり、この場合、極大値の電位変化は0にな
る。また、(b) エッジ検出と中点検出(平均値処理)を
行うという方法があり、この場合には、コンパレーター
出力の立ち上がりエッジと立ち下がりエッジの出現時刻
の中間値がピークの出現時刻と一致する。また、(c) 2
次曲線補間によってピーク値を検出するという方法があ
る。この方法は、極大値付近の検出信号波形を2次曲線
で近似し、3点以上の電位情報をもとにピーク出現時間
を測定するものである。極大値の出現時刻を得る方法と
して、この中から適宜選択される。
As a method of obtaining the appearance time of the maximum value, first, there is a method (a) using a differential filter to detect the zero point. In this case, the potential change of the maximum value becomes zero. There is also a method of performing (b) edge detection and midpoint detection (average value processing). In this case, the intermediate value of the appearance time of the rising edge and falling edge of the comparator output is the peak appearance time. Match. Also, (c) 2
There is a method of detecting the peak value by the interpolated curve. According to this method, the detection signal waveform near the maximum value is approximated by a quadratic curve, and the peak appearance time is measured based on the potential information at three or more points. The method for obtaining the time of appearance of the maximum value is appropriately selected from these.

【0023】しかし、例えばマトリクスパネルの代表で
あるSTN型液晶パネルを座標検出に利用した場合に
は、以下のような問題点がある。 例えば、電極ピッチ300μmに対して電極幅が27
0μmと広く、裏層の電極からの誘導信号の90%が遮
断される。特に、TFTアクティブマトリクスパネル等
を使用した場合には、さらに有効面積が制限される。
However, when an STN type liquid crystal panel, which is a typical matrix panel, is used for coordinate detection, there are the following problems. For example, the electrode width is 27 for an electrode pitch of 300 μm.
As wide as 0 μm, 90% of the induced signal from the back electrode is blocked. Especially when a TFT active matrix panel or the like is used, the effective area is further limited.

【0024】パネルを保護するためにアクリル板やガ
ラスなどの保護板が設けられ、ペン(検出電極)の高さ
が制限されるために、検出信号の強度が弱くなる。従っ
て、検出信号の強度を強めるために、座標検出パルスの
幅を広げる(すなわち、同時に走査する電極の数を増や
す)ことによって検出強度を確保する必要がある。しか
し、座標検出に用いる電極が表示領域内にしか存在しな
いというパネルの構造上の問題のために、周縁部におい
ては、信号強度が極大となるときにxw が小さくなり、
位置ずれが発生する。
A protective plate such as an acrylic plate or glass is provided to protect the panel, and the height of the pen (detection electrode) is limited, so that the intensity of the detection signal is weakened. Therefore, in order to increase the intensity of the detection signal, it is necessary to secure the detection intensity by widening the width of the coordinate detection pulse (that is, increasing the number of electrodes that are simultaneously scanned). However, because of the structural problem of the panel in which the electrodes used for coordinate detection exist only in the display area, x w becomes small at the peripheral portion when the signal intensity becomes maximum,
Misalignment occurs.

【0025】さらに、で述べたように電極幅が広い
上に、パネルのセル厚が6〜8μmと狭いために、電極
間の結合容量が大きい。また、ITOの電極抵抗が大き
いために、ITOを伝達する信号の伝達遅延が生じる。
そして、このために、位置ずれが発生する。
Further, as described above, the electrode width is wide and the cell thickness of the panel is as narrow as 6 to 8 μm, so that the coupling capacitance between the electrodes is large. In addition, since the electrode resistance of ITO is large, the signal transmitted through ITO is delayed in transmission.
And, for this reason, a position shift occurs.

【0026】次に、マトリクスパネルの行電極駆動回路
及び列電極駆動回路への引き出し電極付近の構造に起因
して生じる位置ずれについて説明する。図39は、例え
ば、STN型液晶パネルを用いた従来のディスプレイ一
体型入力装置のマトリクスパネル部分の詳細な構成を示
す斜視図である。図39に示すように、マトリクスパネ
ル11は、図中上側に配置された第1のガラス基板31
0と、下側に配置された第2のガラス基板320と、第
1のガラス基板310と第2のガラス基板320との間
に設けられた液晶層35とを備えている。第1のガラス
基板310の上には、第1の所定方向に第1の所定ピッ
チで配列された列電極15(x座標)が形成されてい
る。一方、第2のガラス基板320の上には、第1の所
定方向と直交する第2の所定方向に第2の所定ピッチ
(一般には、第1の所定ピッチと同じピッチ)で配列さ
れた行電極19(y座標)が形成されている。
Next, the positional deviation caused by the structure near the extraction electrodes to the row electrode driving circuit and the column electrode driving circuit of the matrix panel will be described. FIG. 39 is a perspective view showing a detailed configuration of a matrix panel portion of a conventional display-integrated input device using an STN liquid crystal panel, for example. As shown in FIG. 39, the matrix panel 11 includes a first glass substrate 31 arranged on the upper side in the figure.
0, a second glass substrate 320 arranged on the lower side, and a liquid crystal layer 35 provided between the first glass substrate 310 and the second glass substrate 320. On the first glass substrate 310, the column electrodes 15 (x coordinate) arranged at the first predetermined pitch in the first predetermined direction are formed. On the other hand, on the second glass substrate 320, rows arranged at a second predetermined pitch (generally the same pitch as the first predetermined pitch) in a second predetermined direction orthogonal to the first predetermined direction. The electrode 19 (y coordinate) is formed.

【0027】一般に、第1及び第2のガラス基板31
0、320の上で、列電極15と行電極19とが空間的
に重なっている部分が表示領域に相当し、それ以外の部
分は非表示領域に相当する。第1のガラス基板310の
第1の所定方向に直交する端部において、所定本数の列
電極311ごとに1つのタブ34が設けられ、全体とし
て複数のタブ34が第1の所定方向に配列されている。
タブ34は図37に示す列電極駆動回路13と列電極1
5とを接続するためのものであり、タブ34の上の接続
端子等のピッチは列電極15の第1のピッチとは異なる
ピッチであり、一般には第1のピッチよりも間隔が狭
い。このため、第1のガラス基板310の上の非表示領
域において、各列電極15とタブ34の接続端子等とを
接続するために、タブ34の接続端子等と等しいピッチ
の平行な接続電極313と、接続電極313と列電極1
5とを接続する非平行な(斜の)引き出し電極312等
が形成されている。同様に、第2のガラス基板320の
第2の所定方向に直交する端部において、所定本数の行
電極19ごとに1つのタブ34が設けられ、全体として
複数のタブ34が第2の所定方向に配列されている。こ
のタブ34は図37に示す行電極駆動回路12と行電極
19とを接続するためのものであり、タブ34の上の接
続端子等のピッチは行電極19の第2のピッチとは異な
るピッチである。第2のガラス基板320の上の非表示
領域において、各行電極19とタブ34の接続端子等と
を接続するために、タブ34の接続端子等と等しいピッ
チの平行な接続電極323と、接続電極323と行電極
19とを接続する非平行な(斜の)引き出し電極322
等が形成されている。第1及び第2のガラス基板31
0、320において、2つのタブ34の隣接部分近傍に
は、三角形状のダミー電極16が形成されている。この
ダミー電極16は、一般に製造過程における電荷の蓄
積、光漏れを防止する等の目的で設けられ、引き出し電
極312、322の隣接した1ラインに接続されてい
る。
Generally, the first and second glass substrates 31
On 0 and 320, the portion where the column electrode 15 and the row electrode 19 spatially overlap corresponds to the display area, and the other portion corresponds to the non-display area. At the end portion of the first glass substrate 310 orthogonal to the first predetermined direction, one tab 34 is provided for each predetermined number of column electrodes 311, and a plurality of tabs 34 are arranged in the first predetermined direction as a whole. ing.
The tab 34 corresponds to the column electrode drive circuit 13 and the column electrode 1 shown in FIG.
The pitch of the connection terminals on the tab 34 is different from the first pitch of the column electrodes 15, and is generally narrower than the first pitch. Therefore, in the non-display area on the first glass substrate 310, in order to connect the column electrodes 15 to the connection terminals of the tabs 34 and the like, the parallel connection electrodes 313 having the same pitch as the connection terminals of the tabs 34 and the like. , Connection electrode 313 and column electrode 1
5, non-parallel (oblique) lead-out electrodes 312 and the like are formed. Similarly, one tab 34 is provided for each predetermined number of row electrodes 19 at an end portion of the second glass substrate 320 orthogonal to the second predetermined direction, and the plurality of tabs 34 as a whole are arranged in the second predetermined direction. Are arranged in. The tab 34 is for connecting the row electrode drive circuit 12 and the row electrode 19 shown in FIG. 37, and the pitch of the connection terminals on the tab 34 is different from the second pitch of the row electrode 19. Is. In the non-display area on the second glass substrate 320, in order to connect each row electrode 19 to the connection terminals of the tabs 34, etc., the connection electrodes 323 parallel to the connection terminals of the tabs 34 and the connection electrodes parallel to each other are formed. 324 and non-parallel (oblique) extraction electrode 322 connecting the row electrode 19
Etc. are formed. First and second glass substrates 31
At 0 and 320, the triangular dummy electrodes 16 are formed near the adjacent portions of the two tabs 34. The dummy electrode 16 is generally provided for the purpose of preventing charge accumulation and light leakage during the manufacturing process, and is connected to one line adjacent to the extraction electrodes 312 and 322.

【0028】以上のように構成された従来のマトリクス
パネルを用いたディスプレイ一体型座標入力装置におけ
るパネル端部の座標検出について説明する。図39にお
いて、列電極15が配列されている第1の所定方向を
X、行電極19が配列されている第2の所定方向をYと
した場合、マトリクスパネル11の中央付近に検出電極
2を指示したときには、X座標、Y座標共に1ドット程
度の精度で座標検出を行うことができる。しかし、検出
電極2をマトリクスパネル11の端部付近、例えば50
0で示したライン上でX方向に移動させた場合には、ダ
ミー電極部16に印加されている座標検出パルスの影響
によってX方向に数ドットに相当する位置ずれが発生す
る。また、引き出し電極の非平行電極部分312の形状
による位置ずれも存在する。例えば、検出電極2をマト
リクスパネル11の600で示したライン上でY方向に
移動させた場合には、X方向に数ドットに相当する位置
ずれが発生する。この現象は、引き出し電極部の非平行
電極部分312の形状に対応して変化する。また、この
ずれは引き出し電極322に対しても生じる。
The coordinate detection of the panel end portion in the display-integrated coordinate input device using the conventional matrix panel configured as described above will be described. In FIG. 39, when the first predetermined direction in which the column electrodes 15 are arranged is X and the second predetermined direction in which the row electrodes 19 are arranged is Y, the detection electrodes 2 are arranged near the center of the matrix panel 11. When instructed, both the X coordinate and the Y coordinate can be detected with an accuracy of about 1 dot. However, the detection electrode 2 is placed near the end of the matrix panel 11, for example, 50
When moved in the X direction on the line indicated by 0, a positional shift corresponding to several dots occurs in the X direction due to the influence of the coordinate detection pulse applied to the dummy electrode portion 16. Further, there is also a positional shift due to the shape of the non-parallel electrode portion 312 of the extraction electrode. For example, when the detection electrode 2 is moved in the Y direction on the line of the matrix panel 11 indicated by 600, a displacement corresponding to several dots occurs in the X direction. This phenomenon changes according to the shape of the non-parallel electrode portion 312 of the extraction electrode portion. Further, this deviation also occurs with respect to the extraction electrode 322.

【0029】このように、従来のマトリクスパネルを用
いたディスプレイ一体型座標入力装置においては、マト
リクスパネル11の端部近傍で、ダミー電極部16に印
加されている座標検出パルスの影響や、引き出し電極の
非平行電極部分312、322の形状に依存して位置ず
れが発生し、パネル端部近傍では良好な座標検出精度が
得られないといった問題点があった。
As described above, in the display-integrated type coordinate input device using the conventional matrix panel, the influence of the coordinate detection pulse applied to the dummy electrode portion 16 and the extraction electrode in the vicinity of the end of the matrix panel 11. There is a problem in that a positional deviation occurs depending on the shapes of the non-parallel electrode portions 312 and 322, and good coordinate detection accuracy cannot be obtained in the vicinity of the panel end portion.

【0030】次に、従来のディスプレイ一体型座標入力
装置における座標検出パルスの駆動電圧について説明す
る。図40は従来のディスプレイ一体型座標入力装置の
マトリクスパネルの電極群に印加される電圧波形の一例
を示したものである。図40において、Tw は表示期
間、Td は検出期間であり、一般に表示期間Tw は検出
期間Td よりもはるかに長い時間である。また、t1
表示期間Tw における1ラインの走査期間、t 2 は検出
期間Td における1ラインの走査期間であり、同様にt
1 はt2 よりもはるかに長い時間である。また、R1
2 、Rm はそれぞれ行電極に印加される波形、S1
2 、Sn はそれぞれ列電極に印加される波形を示す。
Next, conventional display-integrated coordinate input
The drive voltage of the coordinate detection pulse in the device will be explained.
It FIG. 40 shows a conventional display-integrated coordinate input device.
An example of the voltage waveform applied to the electrode group of the matrix panel
Is shown. In FIG. 40, TwIs the display period
While TdIs the detection period, and is generally the display period TwIs detected
Period TdMuch longer than that. Also, t1Is
Display period TwScanning period of one line in t 2Is detected
Period TdIs a scanning period of one line in
1Is t2Much longer than that. Also, R1,
R2, RmAre waveforms applied to the row electrodes, S1,
S2, SnShows the waveform applied to each column electrode.

【0031】表示期間Tw において、行電極群には、選
択時にV0 又はV5 レベルの電圧を印加し、非選択時に
1 又はV4 レベルの電圧を印加する。また、列電極群
には、例えば表示がONであれば、V0 又はV5 レベル
の電圧を印加し、表示がOFFであれば、V2 又はV3
レベルの電圧を印加する。
In the display period T w , the voltage of V 0 or V 5 level is applied to the row electrode group when selected, and the voltage of V 1 or V 4 level is applied when not selected. Further, for example, when the display is ON, a voltage of V 0 or V 5 level is applied to the column electrode group, and when the display is OFF, V 2 or V 3 is applied.
Apply level voltage.

【0032】一方、検出期間Td においては、上述した
ように、行電極群及び列電極群に順次座標検出パルスが
印加される。印加するパルスの振幅の設定には何種類か
考えられるが、検出期間Td に直流成分を残さないとい
う観点から、例えば、選択時にV0 、非選択時にV5
印加するものとする。
On the other hand, during the detection period T d , as described above, the coordinate detection pulse is sequentially applied to the row electrode group and the column electrode group. Although there are several kinds of possible settings for the amplitude of the pulse to be applied, it is assumed that V 0 is applied during selection and V 5 is applied during non-selection from the viewpoint that no DC component remains in the detection period T d .

【0033】図41は従来の液晶駆動電源回路の一例を
示したものである。図41に示すように、この液晶駆動
電源回路は、表示用液晶駆動電圧VLCD を、液晶の駆動
に使用される電圧V0 、V1 、V2 、V3 、V4 、V5
に分圧する抵抗r、Rとオペアンプ901、902、9
03、904とにより構成されている。尚、温度変化等
によって液晶ディスプレイの駆動条件が変化した場合に
は、VLCD を変化させることにより、V0 〜V5 を変化
させて表示の最適化を行うことができる。
FIG. 41 shows an example of a conventional liquid crystal drive power supply circuit. As shown in FIG. 41, in this liquid crystal drive power supply circuit, a display liquid crystal drive voltage V LCD is supplied to voltages V 0 , V 1 , V 2 , V 3 , V 4 , V 5 used for driving the liquid crystal.
Resistors r and R that divide the voltage into two and operational amplifiers 901, 902, and 9
03 and 904. When the driving condition of the liquid crystal display changes due to a temperature change or the like, the display can be optimized by changing V LCD to change V 0 to V 5 .

【0034】ところで、上記した従来の駆動方法では、
電圧レベルはVLCD で一義的に決定され、表示期間にお
いて電極に印加される駆動パルスの電圧レベルと検出期
間において電極に印加される座標検出用パルスの電圧レ
ベルが共通しているために、表示の駆動条件が変化した
場合には、駆動電圧値を変化させる必要がある。
By the way, in the above-mentioned conventional driving method,
The voltage level is uniquely determined by V LCD , and since the voltage level of the drive pulse applied to the electrode during the display period and the voltage level of the coordinate detection pulse applied to the electrode during the detection period are common, When the driving condition of No. 2 changes, it is necessary to change the driving voltage value.

【0035】しかし、このように駆動電圧値を変化させ
ると、検出期間における座標検出パルスの振幅も変化
し、検出電極に検出される信号の強度が変化してしまう
ために、検出精度が変動するといった問題が生じる。
However, when the drive voltage value is changed in this way, the amplitude of the coordinate detection pulse in the detection period also changes, and the intensity of the signal detected by the detection electrode also changes, so the detection accuracy changes. Such a problem occurs.

【0036】[0036]

【発明が解決しようとする課題】以上説明してきたよう
に、従来のディスプレイ一体型座標入力装置において
は、特に、マトリクスパネルの端部における検出精度
が、中央部と比較して劣ることから、ウィンドウズ等の
比較的パネル端部における検出精度が要求される入力デ
バイスには不向きであった。
As described above, the conventional display-integrated type coordinate input device is particularly inferior in the detection accuracy at the edge of the matrix panel to that at the center, so that the windows are not easily detected. However, it is not suitable for an input device that requires relatively high detection accuracy at the panel end.

【0037】本発明は、上記従来のディスプレイ一体型
座標入力装置において生じていた位置ずれ、検出精度の
変動といった問題に対して、各種の検出方法及び補正機
能、又は、新規なパネル構造及び駆動方法を用いた装置
を具備することにより、上記問題点を改善し、特に、マ
トリクスパネルの端部における検出精度を向上させるこ
とのできるディスプレイ一体型座標入力装置を提供する
ことを目的とする。
According to the present invention, various detection methods and correction functions, or a novel panel structure and drive method are provided for the problems such as the positional deviation and the fluctuation of the detection accuracy that have occurred in the conventional display-integrated coordinate input device. It is an object of the present invention to provide a display-integrated coordinate input device that can improve the above-mentioned problems, and in particular, can improve the detection accuracy at the end portion of the matrix panel by including the device using the.

【0038】[0038]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るディスプレイ一体型座標入力装置の第
1の構成は、互いに直交する複数の行電極(y方向)と
複数の列電極(x方向)とを有し、その間に表示素子が
封入されたマトリクスパネルと、前記行電極を駆動する
行電極駆動回路と、前記列電極を駆動する列電極駆動回
路と、前記マトリクスパネルの行電極及び列電極と静電
結合容量によって電気的に結合し、前記マトリクスパネ
ルの行電極及び列電極に印加する走査信号を検出する検
出電極と、前記検出電極の出力信号のある特徴に応じた
座標値を出力することによって位置情報を得る座標検出
回路と、前記座標検出回路から出力される座標値を補正
する補正回路と、前記マトリクスパネル、行電極駆動回
路、列電極駆動回路、検出電極、座標検出回路及び補正
回路を制御する制御回路とを少なくとも備えたディスプ
レイ一体型座標入力装置であって、 前記補正回路は、前
記座標検出回路から出力されるx座標(列位置)、y座
標(行位置)に応じてy座標(行位置)を変換するy座
標変換回路と、前記座標検出回路から出力されるx座標
(列位置)、y座標(行位置)に応じてx座標(列位
置)を変換するx座標変換回路と、それぞれの補正値を
格納する記憶回路とを少なくとも備えたことを特徴とす
る。
In order to achieve the above object, the first structure of the display-integrated coordinate input device according to the present invention has a plurality of row electrodes (y direction) and a plurality of column electrodes (y direction) orthogonal to each other. x direction) and a display element enclosed between them, a row electrode drive circuit for driving the row electrodes, a column electrode drive circuit for driving the column electrodes, and a row electrode of the matrix panel. And a detection electrode that is electrically coupled to the column electrode by an electrostatic coupling capacitance and detects a scanning signal applied to the row electrode and the column electrode of the matrix panel, and a coordinate value according to a certain characteristic of the output signal of the detection electrode. A coordinate detection circuit for obtaining position information by outputting a correction circuit for correcting the coordinate value output from the coordinate detection circuit, the matrix panel, and the row electrode drive circuit.
Path, column electrode drive circuit, detection electrode, coordinate detection circuit and correction
Disupu comprising at least a control circuit for controlling the circuit
A ray-integrated coordinate input device, wherein the correction circuit comprises:
X coordinate (column position) output from the coordinate detection circuit, y coordinate
Y coordinate that converts the y coordinate (row position) according to the mark (row position)
X coordinate output from the coordinate conversion circuit and the coordinate detection circuit
(Column position) and y coordinate (row position) according to x coordinate (column position)
X) coordinate conversion circuit for converting the
At least a storage circuit for storing is provided .

【0039】[0039]

【0040】[0040]

【0041】また、前記本発明の第1の構成において
は、記憶回路に駆動信号の遅延時間に応じた補正値を
納する補正値演算回路さらに備ているのが好まし
い。
Further, the in the first aspect of the present invention, preferably a correction value corresponding to the delay time of the drive signal to the memory circuit are example further Bei the correction value calculation circuit for Case <br/> housed .

【0042】[0042]

【0043】また、本発明に係るディスプレイ一体型座
標入力装置の第2の構成は、互いに直交する複数の行電
極(y方向)と複数の列電極(x方向)とを有し、その
間に表示素子が封入されたマトリクスパネルと、前記行
電極を駆動する行電極駆動回路と、前記列電極を駆動す
る列電極駆動回路と、前記マトリクスパネルの行電極及
び列電極と静電結合容量によって電気的に結合し、前記
マトリクスパネルの行電極及び列電極に印加する走査信
号を検出する検出電極と、前記検出電極の出力信号のあ
る特徴に応じた座標値を出力することによって位置情報
を得る座標検出回路と、前記座標検出回路から出力され
る座標値を補正する補正回路と、前記マトリクスパネ
ル、行電極駆動回路、列電極駆動回路、検出電極、座標
検出回路及び補正回路を制御する制御回路とを少なくと
も備えたディスプレイ一体型座標入力装置であって、
記補正回路は、x方向におけるパネルエッジから前記
出電極までの距離に応じて変化する補正値を出力する第
1の補正回路と、y方向におけるパネルエッジから前記
検出電極までの距離に応じて変化する補正値を出力する
第2の補正回路と、前記第1の補正回路の出力と前記第
2の補正回路の出力の積を出力する乗算回路とを備え
ことを特徴とする
The display-integrated seat according to the present invention
The second configuration of the standard input device is a plurality of power lines that are orthogonal to each other.
A pole (y direction) and a plurality of column electrodes (x direction),
A matrix panel in which a display element is enclosed between
A row electrode drive circuit for driving electrodes and a drive circuit for the column electrodes
Column electrode drive circuit and the row electrodes and matrix electrodes of the matrix panel.
And column electrodes and electrostatic coupling capacitance to electrically couple the
Scan signal applied to row and column electrodes of matrix panel
Signal for detecting the signal and the output signal of the detection electrode.
Position information by outputting coordinate values according to the characteristics
And a coordinate detection circuit that obtains
Correction circuit that corrects the coordinate value
Row, row electrode drive circuit, column electrode drive circuit, detection electrode, coordinates
Minimize the control circuit that controls the detection circuit and the correction circuit.
A display-integrated coordinate input device also includes, prior to
Serial correction circuit includes a first correction circuit for outputting a correction value that varies depending on the distance from the panel edge in the x-direction until the detection <br/> out electrode, the <br/> from the panel edge in the y-direction A second correction circuit that outputs a correction value that changes according to the distance to the detection electrode, and a multiplication circuit that outputs the product of the output of the first correction circuit and the output of the second correction circuit are provided .
It is characterized by

【0044】また、本発明に係るディスプレイ一体型座
標入力装置の第3の構成は、互いに直交する複数の行電
極(y方向)と複数の列電極(x方向)とを有し、その
間に表示素子が封入されたマトリクスパネルと、前記行
電極を駆動する行電極駆動回路と、前記列電極を駆動す
る列電極駆動回路と、前記マトリクスパネルの行電極及
び列電極と静電結合容量によって電気的に結合し、前記
マトリクスパネルの行電極及び列電極に印加する走査信
号を検出する検出電極と、前記検出電極の出力信号のあ
る特徴に応じた座標値を出力することによって位置情報
を得る座標検出回路と、前記座標検出回路から出力され
る座標値を補正する補正回路と、前記マトリクスパネ
ル、行電極駆動回路、列電極駆動回路、検出電極、座標
検出回路及び補正回路を制御する制御回路とを少なくと
も備えたディスプレイ一体型座標入力装置であって、
座標検出回路は、前記検出電極によって検出される信
号が所定の比較電位を超える瞬間に出力が変化するマグ
ニチュードコンパレーターである第1の座標検出回路
と、前記検出電極によって検出される信号が所定の比較
電位を下回る瞬間に出力が変化するマグニチュードコン
パレーターである第2の座標検出回路とからなり、か
つ、前記補正回路は、前記座標検出回路から送出される
2つの座標値から前記検出電極の位置を演算する演算回
路を有することを特徴とする。また、前記本発明の第3
の構成においては、行座標検出期間と列座標検出期間と
において、マグニチュードコンパレーターの比較電位を
その都度切り換える手段がさらに備わっているのが好ま
しい。また、前記本発明の第3の構成においては、マト
リクスパネルの駆動電圧を検出して、マグニチュードコ
ンパレーターの比較電位をその都度切り換える手段がさ
らに備わっているのが好ましい。また、前記本発明の第
3の構成においては、検出電極に生じる信号強度に応じ
て、マグニチュードコンパレーターの比較電位を随時
り換える手段がさらに備わっているのが好ましい。ま
た、前記本発明の第3の構成においては、補正回路は、
第1及び第2の座標検出回路の平均値を出力する平均値
回路をさらに備え、演算回路は、座標が第1 の所定の値
以上であるときに第1の座標検出回路の出力を選択し、
座標が第2の所定の値以下であるときに第2の座標検出
回路の出力を選択し、座標が前記第1の所定の値と前記
第2の所定の値との間である場合には平均値回路の出力
を選択するセレクタを有するのが好ましい。
The display-integrated seat according to the present invention
The third configuration of the standard input device is a plurality of power lines that are orthogonal to each other.
A pole (y direction) and a plurality of column electrodes (x direction),
A matrix panel in which a display element is enclosed between
A row electrode drive circuit for driving electrodes and a drive circuit for the column electrodes
Column electrode drive circuit and the row electrodes and matrix electrodes of the matrix panel.
And column electrodes and electrostatic coupling capacitance to electrically couple the
Scan signal applied to row and column electrodes of matrix panel
Signal for detecting the signal and the output signal of the detection electrode.
Position information by outputting coordinate values according to the characteristics
And a coordinate detection circuit that obtains
Correction circuit that corrects the coordinate value
Row, row electrode drive circuit, column electrode drive circuit, detection electrode, coordinates
Minimize the control circuit that controls the detection circuit and the correction circuit.
A display-integrated coordinate input device also includes, prior to
The coordinate detection circuit includes a first coordinate detection circuit which is a magnitude comparator whose output changes at the moment when the signal detected by the detection electrode exceeds a predetermined comparison potential, and a signal detected by the detection electrode is predetermined. consists of a second coordinate detection circuit is a magnitude comparator which outputs the instantaneous changes below the comparison potential of, and the correction circuit, the two coordinate values sent from the coordinate detection circuit of the detecting electrode It is characterized by having an arithmetic circuit for calculating a position. The third aspect of the present invention
In the above configuration, it is preferable that a means for switching the comparison potential of the magnitude comparator in each of the row coordinate detection period and the column coordinate detection period is further provided. Further, in the third configuration of the present invention, it is preferable to further include means for detecting the drive voltage of the matrix panel and switching the comparison potential of the magnitude comparator each time. In addition, the first aspect of the present invention
In the configuration of No. 3, it is preferable to further include means for switching the comparison potential of the magnitude comparator at any time according to the signal intensity generated in the detection electrode. In the third configuration of the present invention, the correction circuit is
The arithmetic circuit further includes an average value circuit that outputs an average value of the first and second coordinate detection circuits, and the arithmetic circuit has a coordinate having a first predetermined value.
When the above is the case, the output of the first coordinate detection circuit is selected,
When the coordinate is less than or equal to the second predetermined value, the output of the second coordinate detection circuit is selected, and the coordinate is equal to the first predetermined value or
It is preferable to have a selector that selects the output of the average value circuit when it is between the second predetermined value .

【0045】また、本発明に係るディスプレイ一体型座
標入力装置の第4の構成は、互いに直交する複数の行電
極(y方向)と複数の列電極(x方向)とを有し、その
間に表示素子が封入されたマトリクスパネルと、前記行
電極を駆動する行電極駆動回路と、前記列電極を駆動す
る列電極駆動回路と、前記マトリクスパネルの行電極及
び列電極と静電結合容量によって電気的に結合し、前記
マトリクスパネルの行電極及び列電極に印加する走査信
号を検出する検出電極と、前記検出電極の出力信号のあ
る特徴に応じた座標値を出力することによって位置情報
を得る座標検出回路と、前記座標検出回路から出力され
る座標値を補正する補正回路と、前記マトリクスパネ
ル、行電極駆動回路、列電極駆動回路、検出電極、座標
検出回路及び補正回路を制御する制御回路とを少なくと
も備えたディスプレイ一体型座標入力装置であって、
座標検出回路は、前記検出電極によって検出される信
号がある比較電位を超える瞬間に出力変化するマグニチ
ュードコンパレーターである第1の座標検出回路と、前
記検出電極によって検出される信号がある比較電位を下
回る瞬間に出力変化するマグニチュードコンパレーター
である第2の座標検出回路と、前記検出電極によって検
出される信号が極大となる瞬間に出力変化する第3の座
標検出回路とからなり、かつ、前記補正回路は、前記第
1、第2及び第3の座標検出回路から送出される3つの
座標値から前記検出電極の位置を演算する演算回路を有
することを特徴とする。また、前記本発明の第4の構成
においては、行座標検出期間と列座標検出期間とにおい
て、マグニチュードコンパレーターの比較電位をその都
度切り換える手段がさらに備わっているのが好ましい。
また、前記本発明の第4の構成においては、マトリクス
パネルの駆動電圧を検出して、マグニチュードコンパレ
ーターの比較電位をその都度切り換える手段がさらに備
わっているのが好ましい。また、前記本発明の第4の構
成においては、検出電極に生じる信号強度に応じて、マ
グニチュードコンパレーターの比較電位を随時切り換え
る手段がさらに備わっているのが好ましい。また、前記
本発明の第4の構成においては、演算回路は、座標が
1の所定の値以上であるときに第1の座標検出回路の出
力を選択し、座標が第2の所定の値以下であるときに第
の座標検出回路の出力を選択し、座標が前記第1の所
定の値と前記第2の所定の値との間である場合に第3の
座標検出回路の出力を選択するセレクタを有するのが好
ましい。また、前記本発明の第4の構成においては、座
標が第1の所定の値以上であるときに第1の座標検出回
路の出力を利用し、座標が第2の所定の値以下であると
きに第2の座標検出回路の出力を利用し、座標が前記第
1の所定の値と前記第2の所定の値との間である場合に
第3の座標検出回路の出力を利用し、その切り換え領域
付近においては重みを徐々に変化させて、次第に切り換
えていく手段がさらに備わっているのが好ましい。
The display-integrated seat according to the present invention
The fourth configuration of the standard input device is a plurality of power lines that are orthogonal to each other.
A pole (y direction) and a plurality of column electrodes (x direction),
A matrix panel in which a display element is enclosed between
A row electrode drive circuit for driving electrodes and a drive circuit for the column electrodes
Column electrode drive circuit and the row electrodes and matrix electrodes of the matrix panel.
And column electrodes and electrostatic coupling capacitance to electrically couple the
Scan signal applied to row and column electrodes of matrix panel
Signal for detecting the signal and the output signal of the detection electrode.
Position information by outputting coordinate values according to the characteristics
And a coordinate detection circuit that obtains
Correction circuit that corrects the coordinate value
Row, row electrode drive circuit, column electrode drive circuit, detection electrode, coordinates
Minimize the control circuit that controls the detection circuit and the correction circuit.
A display-integrated coordinate input device also includes, prior to
Serial coordinate detection circuit includes a first coordinate detection circuit is a magnitude comparator which output change at the moment of exceeding the comparison potential is signal detected by the detection electrode, the comparison potential which is the signal to be detected by the detection electrode the below consists of a second coordinate detection circuit is a magnitude comparator which output change at the moment, the third coordinate detection circuit signal detected by the detection electrode is output change at the moment when the maximum and the correction circuit is characterized by having said first arithmetic circuit for calculating the position of the detection electrode from three coordinate values sent from the second and third coordinate detection circuit. Further , the fourth configuration of the present invention
In the above, it is preferable to further include means for switching the comparison potential of the magnitude comparator in each of the row coordinate detection period and the column coordinate detection period.
Further, in the fourth configuration of the present invention, it is preferable to further include means for detecting the drive voltage of the matrix panel and switching the comparison potential of the magnitude comparator each time. Further , the fourth structure of the present invention
In the formation, it is preferable to further include means for switching the comparison potential of the magnitude comparator at any time according to the signal intensity generated at the detection electrode. Also, the above
In the fourth configuration of the present invention, the arithmetic circuit has the coordinates of the first position .
When the value is greater than or equal to the predetermined value of 1, the first coordinate detection circuit outputs.
Force is selected and when the coordinate is less than or equal to the second predetermined value, the first
The output of the coordinate detection circuit 2 is selected, and the coordinate is the first position.
It is preferable to have a selector that selects the output of the third coordinate detection circuit when it is between a constant value and the second predetermined value . In the fourth configuration of the present invention, when the coordinate is equal to or larger than the first predetermined value, the first coordinate detection time
If the coordinates are less than or equal to the second predetermined value by using the output of the road,
Utilizing the output of the second coordinate detection circuit to come, coordinates the first
When the value is between the predetermined value of 1 and the second predetermined value, the output of the third coordinate detection circuit is used, and the weight is gradually changed in the vicinity of the switching area to switch gradually. It is preferable that the means is further provided.

【0046】[0046]

【0047】[0047]

【0048】た、本発明に係るディスプレイ一体型座
標入力装置の第の構成は、互いに直交する複数の行電
極(y方向)と、複数の列電極(x方向)と、前記行電
極及び列電極と電気的に絶縁されて、マトリクスパネル
の引き出し部分におけるタブ(TAB)とタブ(TA
B)との間隙に形成されたダミー電極と、前記行電極と
前記列電極との間に封入された表示素子とを少なくとも
備えたマトリクスパネルと、前記行電極にそれぞれ接続
された行電極駆動回路と、前記列電極にそれぞれ接続さ
れた列電極駆動回路と、座標検出期間においては一定電
圧を出力するダミー電極に接続されたダミー電極駆動回
路と、前記マトリクスパネルの行電極及び列電極と静電
結合容量によって電気的に結合され、前記マトリクスパ
ネルの行電極及び列電極に印加する走査信号を検出する
検出電極と、前記検出電極の出力信号によって位置情報
を得る座標検出回路と、前記マトリクスパネル、行電極
駆動回路、列電極駆動回路、ダミー電極駆動回路、検出
電極及び座標検出回路を制御する制御回路とを少なくと
も備えたものである。
[0048] Also, a fifth configuration of the display-integrated coordinate input device according to the present invention includes a plurality of row electrodes (y direction) perpendicular to each other, a plurality of column electrodes (x-direction), the row electrodes and The tab (TAB) and the tab (TA) in the lead-out portion of the matrix panel are electrically insulated from the column electrodes.
B), a matrix panel including at least a dummy electrode formed in a space between the row electrode and the column electrode, a display element enclosed between the row electrode and the column electrode, and a row electrode drive circuit connected to each of the row electrodes. A column electrode drive circuit connected to each of the column electrodes, a dummy electrode drive circuit connected to a dummy electrode that outputs a constant voltage in the coordinate detection period, a row electrode and a column electrode of the matrix panel, and an electrostatic capacitor. A detection electrode that is electrically coupled by a coupling capacitance and that detects a scanning signal applied to a row electrode and a column electrode of the matrix panel; a coordinate detection circuit that obtains position information by an output signal of the detection electrode; and the matrix panel, Row electrode
Drive circuit, column electrode drive circuit, dummy electrode drive circuit, detection
At least a control circuit for controlling the electrodes and the coordinate detection circuit is provided.

【0049】また、前記本発明の第の構成において
は、マトリクスパネル上のダミー電極への印加電圧は、
ダミー電極と隣接した行あるいは列電極の間に封入され
た表示素子が応答しないような電圧であるのが好まし
い。
In the fifth structure of the present invention, the voltage applied to the dummy electrodes on the matrix panel is
The voltage is preferably such that the display element enclosed between the dummy electrode and the adjacent row or column electrode does not respond.

【0050】また、前記本発明の第の構成において
は、ダミー電極に印加する電圧は、マトリクスパネルの
表示モード時に用いる交流化信号であるのが好ましい。
また、前記本発明の第1〜第5の構成においては、マト
リクスパネルは、第1のガラス基板上に第1の所定方向
に第1の所定ピッチで配列された列電極と、表示材料層
を介して前記第1のガラス基板に対向するように設けら
れた第2のガラス基板上に前記第1の所定方向に直交す
る第2の所定方向に第2の所定ピッチで配列された行電
極とを具備し、前記列電極及び前記行電極は、それぞれ
前記第1及び第2の所定のピッチを有したまま、少なく
とも前記列電極と前記行電極とが重なり合った表示領域
以外の非表示領域におけるシール部近傍まで、屈曲点な
く引き出されているのが好ましい。
Further, in the fifth structure of the present invention, it is preferable that the voltage applied to the dummy electrode is an alternating signal used in the display mode of the matrix panel.
In the first to fifth configurations of the present invention, the matrix panel includes the column electrodes arranged on the first glass substrate in the first predetermined direction at the first predetermined pitch, and the display material layer. Row electrodes arranged at a second predetermined pitch in a second predetermined direction orthogonal to the first predetermined direction on a second glass substrate provided to face the first glass substrate via The column electrode and the row electrode have a seal in a non-display area other than a display area in which at least the column electrode and the row electrode are overlapped with each other while having the first and second predetermined pitches, respectively. It is preferable that it is pulled out to the vicinity of the portion without a bending point.

【0051】また、前記本発明の第1〜第5の構成にお
いては、マトリクスパネルは、第1のガラス基板上に第
1の所定方向に第1の所定ピッチで配列された列電極
と、表示材料層を介して前記第1のガラス基板に対向す
るように設けられた第2のガラス基板上に前記第1の所
定方向に直交する第2の所定方向に第2の所定ピッチで
配列された行電極と、前記第1及び第2のガラス基板上
の前記列電極と前記行電極とが重なり合った表示領域以
外の非表示領域に設けられた引き出し電極部分と、前記
引き出し電極部分上に設けられ前記引き出し電極部分を
電気的にシールドする導電性膜とを具備するのが好まし
い。
In the first to fifth structures of the present invention, the matrix panel includes the column electrodes arranged on the first glass substrate in the first predetermined direction at the first predetermined pitch, and the display. Arranged at a second predetermined pitch in a second predetermined direction orthogonal to the first predetermined direction on a second glass substrate provided so as to face the first glass substrate via a material layer. A row electrode, a lead electrode portion provided in a non-display region other than the display region where the column electrode and the row electrode on the first and second glass substrates overlap, and a lead electrode portion provided on the lead electrode portion. A conductive film that electrically shields the extraction electrode portion is preferably provided.

【0052】また、前記本発明の第1〜第5の構成にお
いては、マトリクスパネルが液晶パネルであるのが好ま
しい
In the first to fifth structures of the present invention, it is preferable that the matrix panel is a liquid crystal panel .

【0053】[0053]

【0054】[0054]

【0055】[0055]

【0056】[0056]

【0057】[0057]

【0058】[0058]

【作用】前記本発明のディスプレイ一体型座標入力装置
の第1の構成によれば、互いに直交する複数の行電極
(y方向)と複数の列電極(x方向)とを有し、その間
に表示素子が封入されたマトリクスパネルと、前記行電
極を駆動する行電極駆動回路と、前記列電極を駆動する
列電極駆動回路と、前記マトリクスパネルの行電極及び
列電極と静電結合容量によって電気的に結合し、前記マ
トリクスパネルの行電極及び列電極に印加する走査信号
を検出する検出電極と、前記検出電極の出力信号のある
特徴に応じた座標値を出力することによって位置情報を
得る座標検出回路と、前記座標検出回路から出力される
座標値を補正する補正回路と、前記マトリクスパネル、
行電極駆動回路、列電極駆動回路、検出電極、座標検出
回路及び補正回路を制御する制御回路とを少なくとも備
たディスプレイ一体型座標入力装置であって、前記補
正回路は、前記座標検出回路から出力されるx座標(列
位置)、y座標(行位置)に応じてy座標(行位置)を
変換するy座標変換回路と、前記座標検出回路から出力
されるx座標(列位置)、y座標(行位置)に応じてx
座標(列位置)を変換するx座標変換回路と、それぞれ
の補正値を格納する記憶回路とを少なくとも備えたこと
を特徴とすることにより、検出された信号が極大になる
時刻から計算されたピーク検出座標では検出が困難であ
ったパネルの周縁における座標入力が可能となり、全入
力範囲にわたって高い位置精度で座標を入力することが
できる。また、マトリクスパネルの特性によって生じる
位置ずれを補償する補正手段を設けたことにより、座標
検出可能領域が広がり、リニアリティーが向上する。ま
た、パネル端部においてもリニアリティーが確保されて
いるレベル検出によって得られた座標信号を使用するこ
とにより、パネル全面にわたって入力が可能となる。ま
た、検出電極の高さによって検出座標が変化しないピー
ク検出により得られる座標信号と、パネル端部における
リニアリティーを確保することのできるレベル検出によ
り得られる座標信号とを切り換えて使用することによ
り、パネル全面にわたってさらに高い検出精度を得るこ
とができる。また、補正回路が、座標検出回路から出力
されるx座標(列位置)、y座標(行位置)に応じてy
座標(行位置)を変換するy座標変換回路と、前記座標
検出 回路から出力されるx座標(列位置)、y座標(行
位置)に応じてx座標(列位置)を変換するx座標変換
回路と、それぞれの補正値を格納する記憶回路とを少な
くとも備えているので、特にマトリクスパネル上におけ
る四隅の座標検出精度が向上する。
According to the first structure of the display-integrated coordinate input device of the present invention, it has a plurality of row electrodes (y direction) and a plurality of column electrodes (x direction) orthogonal to each other, and displays between them. A matrix panel in which elements are encapsulated, a row electrode drive circuit for driving the row electrodes, a column electrode drive circuit for driving the column electrodes, and a row electrode and a column electrode of the matrix panel are electrically connected by electrostatic coupling capacitance. And a detection electrode for detecting a scanning signal applied to the row electrodes and column electrodes of the matrix panel, and coordinate detection for obtaining position information by outputting a coordinate value according to a certain feature of the output signal of the detection electrode. A circuit, a correction circuit for correcting the coordinate value output from the coordinate detection circuit, the matrix panel,
A display-integrated coordinate input device comprising at least a row electrode drive circuit, a column electrode drive circuit, a detection electrode, a coordinate detection circuit, and a control circuit for controlling a correction circuit.
The positive circuit outputs the x coordinate (column) output from the coordinate detection circuit.
Position), y coordinate (row position) according to y coordinate (row position)
Y coordinate conversion circuit for conversion and output from the coordinate detection circuit
X according to the x coordinate (column position) and y coordinate (row position)
X coordinate conversion circuit for converting coordinates (column position), and
At least a memory circuit for storing a correction value of
With this feature, it becomes possible to input coordinates at the peripheral edge of the panel, which was difficult to detect with the peak detection coordinates calculated from the time when the detected signal reaches its maximum, and the coordinates can be set with high position accuracy over the entire input range. You can enter. Further, by providing the correction means for compensating the positional deviation caused by the characteristics of the matrix panel, the coordinate detectable area is expanded and the linearity is improved. Further, by using the coordinate signal obtained by the level detection in which the linearity is secured even at the panel end, it becomes possible to input over the entire panel. Further, by switching between the coordinate signal obtained by peak detection in which the detected coordinates do not change depending on the height of the detection electrode and the coordinate signal obtained by level detection capable of ensuring the linearity at the end of the panel, the panel is switched. Higher detection accuracy can be obtained over the entire surface. In addition, the correction circuit outputs from the coordinate detection circuit.
Y according to the x coordinate (column position) and y coordinate (row position)
A y-coordinate conversion circuit for converting coordinates (row position), and the coordinates
X-coordinate outputted from the detection circuit (column position), y coordinates (row
X coordinate conversion that transforms the x coordinate (column position) according to the position
A small number of circuits and memory circuits that store the respective correction values
Since it is equipped with at least, especially on the matrix panel
The accuracy of detecting the coordinates of the four corners is improved.

【0059】[0059]

【0060】[0060]

【0061】また、前記本発明の第1の構成において
憶回路に駆動信号の遅延時間に応じた補正値を格納す
る補正値演算回路さらに備ているという好ましい例
によれば、特にマトリクスパネル上における四隅の座標
検出精度が向上する。
In the first structure of the present invention ,
According to a preferred embodiment that has e further Bei the correction value calculation circuit for storing a correction value corresponding to the delay time of the serial憶回path to the drive signal, in particular improved the four corners of the coordinate detection accuracy on the matrix panel.

【0062】[0062]

【0063】前記本発明のディスプレイ一体型座標入力
装置の第2の構成によれば、互いに直交する複数の行電
極(y方向)と複数の列電極(x方向)とを有し、その
間に表示素子が封入されたマトリクスパネルと、前記行
電極を駆動する行電極駆動回路と、前記列電極を駆動す
る列電極駆動回路と、前記マトリクスパネルの行電極及
び列電極と静電結合容量によって電気的に結合し、前記
マトリクスパネルの行電極及び列電極に印加する走査信
号を検出する検出電極と、前記検出電極の出力信号のあ
る特徴に応じた座標値を出力することによって位置情報
を得る座標検出回路と、前記座標検出回路から出力され
る座標値を補正する補正回路と、前記マトリクスパネ
ル、行電極駆動回路、列電極駆動回路、検出電極、座標
検出回路及び補正回路を制御する制御回路とを少なくと
も備えたディスプレイ一体型座標入力装置であって、前
補正回路は、x方向におけるパネルエッジから前記
出電極までの距離に応じて変化する補正値を出力する第
1の補正回路と、y方向におけるパネルエッジから前記
検出電極までの距離に応じて変化する補正値を出力する
第2の補正回路と、前記第1の補正回路の出力と前記第
2の補正回路の出力の積を出力する乗算回路とを備え
ことを特徴とすることにより、特にマトリクスパネル上
における四隅の座標検出精度が向上する。
Display integrated coordinate input of the present invention
According to the second configuration of the device, a plurality of power lines that are orthogonal to each other are provided.
A pole (y direction) and a plurality of column electrodes (x direction),
A matrix panel in which a display element is enclosed between
A row electrode drive circuit for driving electrodes and a drive circuit for the column electrodes
Column electrode drive circuit and the row electrodes and matrix electrodes of the matrix panel.
And column electrodes and electrostatic coupling capacitance to electrically couple the
Scan signal applied to row and column electrodes of matrix panel
Signal for detecting the signal and the output signal of the detection electrode.
Position information by outputting coordinate values according to the characteristics
And a coordinate detection circuit that obtains
Correction circuit that corrects the coordinate value
Row, row electrode drive circuit, column electrode drive circuit, detection electrode, coordinates
Minimize the control circuit that controls the detection circuit and the correction circuit.
It is a coordinate input device with integrated display that also has
Serial correction circuit includes a first correction circuit for outputting a correction value that varies depending on the distance from the panel edge in the x-direction until the detection <br/> out electrode, the <br/> from the panel edge in the y-direction A second correction circuit that outputs a correction value that changes according to the distance to the detection electrode, and a multiplication circuit that outputs the product of the output of the first correction circuit and the output of the second correction circuit are provided .
By virtue of this feature, the accuracy of detecting the coordinates of the four corners on the matrix panel is improved.

【0064】前記本発明のディスプレイ一体型座標入力
装置の第3の構成によれば、互いに直交する複数の行電
極(y方向)と複数の列電極(x方向)とを有し、その
間に表示素子が封入されたマトリクスパネルと、前記行
電極を駆動する行電極駆動回路と、前記列電極を駆動す
る列電極駆動回路と、前記マトリクスパネルの行電極及
び列電極と静電結合容量によって電気的に結合し、前記
マトリクスパネルの行電極及び列電極に印加する走査信
号を検出する検出電極と、前記検出電極の出力信号のあ
る特徴に応じた座標値を出力することによって位置情報
を得る座標検出回路と、前記座標検出回路から出力され
る座標値を補正する補正回路と、前記マトリクスパネ
ル、行電極駆動回路、列電極駆動回路、検出電極、座標
検出回路及び補正回路を制御する制御回路とを少なくと
も備えたディスプレイ一体型座標入力装置であって、前
座標検出回路は、前記検出電極によって検出される信
号が所定の比較電位を超える瞬間に出力が変化するマグ
ニチュードコンパレーターである第1の座標検出回路
と、前記検出電極によって検出される信号が所定の比較
電位を下回る瞬間に出力が変化するマグニチュードコン
パレーターである第2の座標検出回路とからなり、か
つ、前記補正回路は、前記座標検出回路から送出される
2つの座標値から前記検出電極の位置を演算する演算回
路を有することを特徴とすることにより、マトリクスパ
ネル上における端部の座標検出精度が向上する。また、
前記本発明の第3の構成において、行座標検出期間と列
座標検出期間とにおいて、マグニチュードコンパレータ
ーの比較電位をその都度切り換える手段がさらに備わっ
ているという好ましい例によれば、各行座標、列座標に
おける電位レベルを一定に保持することができ、行座
標、列座標を安定して得ることができる。また、前記本
発明の第3の構成において、マトリクスパネルの駆動電
圧を検出して、マグニチュードコンパレーターの比較電
位をその都度切り換える手段がさらに備わっているとい
う好ましい例によれば、駆動電圧の変化による位置ずれ
の発生を抑制することができる。また、前記本発明の第
3の構成において、検出電極に生じる信号強度に応じ
て、マグニチュードコンパレーターの比較電位を随時
り換える手段がさらに備わっているという好ましい例に
よれば、マトリクスパネルの検出電極構造の違いによっ
て生じる信号強度の変化による位置ずれの発生を抑制す
ることができる。また、前記本発明の第3の構成におい
、補正回路は、第1及び第2の座標検出回路の平均値
を出力する平均値回路をさらに備え、演算回路は、座標
が第1の所定の値以上であるときに第1の座標検出回路
の出力を選択し、座標が第2の所定の値以下であるとき
に第2の座標検出回路の出力を選択し、座標が前記第1
の所定の値と前記第2の所定の値との間である場合には
平均値回路の出力を選択するセレクタを有するという好
ましい例によれば、マトリクスパネルの全領域にわたっ
て座標入力が可能となるほか、各レベルの切り換えにお
ける座標検出時の座標とびを抑えることができる。
Display-integrated coordinate input of the present invention
According to the third configuration of the device, a plurality of power lines that are orthogonal to each other are provided.
A pole (y direction) and a plurality of column electrodes (x direction),
A matrix panel in which a display element is enclosed between
A row electrode drive circuit for driving electrodes and a drive circuit for the column electrodes
Column electrode drive circuit and the row electrodes and matrix electrodes of the matrix panel.
And column electrodes and electrostatic coupling capacitance to electrically couple the
Scan signal applied to row and column electrodes of matrix panel
Signal for detecting the signal and the output signal of the detection electrode.
Position information by outputting coordinate values according to the characteristics
And a coordinate detection circuit that obtains
Correction circuit that corrects the coordinate value
Row, row electrode drive circuit, column electrode drive circuit, detection electrode, coordinates
Minimize the control circuit that controls the detection circuit and the correction circuit.
It is a coordinate input device with integrated display that also has
Serial coordinate detection circuit, the signal signal detected by the detection electrode is detected in the first coordinate detection circuit is a magnitude comparator which outputs the instantaneous changes exceeding a predetermined comparison voltage, by the detection electrode is predetermined consists of a second coordinate detection circuit is a magnitude comparator which outputs the instantaneous changes below the comparison potential of, and the correction circuit, the two coordinate values sent from the coordinate detection circuit of the detecting electrode by further comprising a calculation circuit for calculating a position coordinate detection precision of the end portion on the matrix panel is improved. Also,
In the third configuration of the present invention, in the row coordinate detection period and the column coordinate detection period, according to a preferable example further comprising means for switching the comparison potential of the magnitude comparator each time, the row coordinate, the column coordinate It is possible to keep the potential level at constant and to stably obtain row coordinates and column coordinates. Also, the book
In the third configuration of the invention , according to a preferable example in which the driving voltage of the matrix panel is detected, and the comparison potential of the magnitude comparator is switched each time, according to the preferable example, the position shift occurs due to the change of the driving voltage. Can be suppressed. In addition, the first aspect of the present invention
According to a preferred example in which the configuration of No. 3 further includes means for switching the comparison potential of the magnitude comparator at any time according to the signal intensity generated in the detection electrode, the detection electrode structure of the matrix panel is It is possible to suppress the occurrence of positional deviation due to the change in signal intensity caused by the difference. In addition, in the third configuration of the present invention,
The correction circuit further includes an average value circuit that outputs the average value of the first and second coordinate detection circuits, and the arithmetic circuit detects the first coordinate when the coordinate is equal to or larger than the first predetermined value. Selecting the output of the circuit, selecting the output of the second coordinate detection circuit when the coordinate is less than or equal to the second predetermined value, and setting the coordinate to the first
According to the preferred example of having a selector for selecting the output of the average value circuit when it is between the predetermined value of the above and the second predetermined value, it is possible to input coordinates over the entire area of the matrix panel. In addition, it is possible to suppress the coordinate skip at the time of coordinate detection in switching each level.

【0065】前記本発明のディスプレイ一体型座標入力
装置の第4の構成によれば、互いに直交する複数の行電
極(y方向)と複数の列電極(x方向)とを有し、その
間に表示素子が封入されたマトリクスパネルと、前記行
電極を駆動する行電極駆動回路と、前記列電極を駆動す
る列電極駆動回路と、前記マトリクスパネルの行電極及
び列電極と静電結合容量によって電気的に結合し、前記
マトリクスパネルの行電極及び列電極に印加する走査信
号を検出する検出電極と、前記検出電極の出力信号のあ
る特徴に応じた座標値を出力することによって位置情報
を得る座標検出回路と、前記座標検出回路から出力され
る座標値を補正する補正回路と、前記マトリクスパネ
ル、行電極駆動回路、列電極駆動回路、検出電極、座標
検出回路及び補正回路を制御する制御回路とを少なくと
も備えたディスプレイ一体型座標入力装置であって、前
座標検出回路は、前記検出電極によって検出される信
号がある比較電位を超える瞬間に出力変化するマグニチ
ュードコンパレーターである第1の座標検出回路と、前
記検出電極によって検出される信号がある比較電位を下
回る瞬間に出力変化するマグニチュードコンパレーター
である第2の座標検出回路と、前記検出電極によって検
出される信号が極大となる瞬間に出力変化する第3の座
標検出回路とからなり、かつ、前記補正回路は、前記第
1、第2及び第3の座標検出回路から送出される3つの
座標値から前記検出電極の位置を演算する演算回路を有
することを特徴とすることにより、マトリクスパネルの
端部における検出精度が向上し、かつ、第3の座標検出
回路の存在によりマトリクスパネルの中央部における検
出精度も向上する。た、前記本発明の第4の構成にお
いて、演算回路は、座標が第1の所定の値以上であると
きに第1の座標検出回路の出力を選択し、座標が第2の
所定の値以下であるときに第2の座標検出回路の出力を
選択し、座標が前記第1の所定の値と前記第2の所定の
値との間である場合に第3の座標検出回路の出力を選択
するセレクタを有するという好ましい例によれば、検出
電極の位置に応じて、ピーク検出座標及びレベル検出座
標の3本の出力のうち適切な1つの出力を選択すること
ができるので、マトリクスパネルの全領域にわたって座
標の入力が可能となる。また、前記本発明の第4の構成
において、座標が第1の所定の値以上であるときに第1
の座標検出回路の出力を利用し、座標が第2の所定の値
以下であるときに第2の座標検出回路の出力を利用し、
座標が前記第1の所定の値と前記第2の所定の値との間
である場合に第3の座標検出回路の出力を利用し、その
切り換え領域付近においては重みを徐々に変化させて、
次第に切り換えていく手段がさらに備わっているという
好ましい例によれば、ピーク及びレベル切り換え領域に
おいても、連続性が保たれた位置ずれのない座標値を得
ることができる。
[0065]Display integrated coordinate input of the present invention
According to the fourth configuration of the device, a plurality of power lines that are orthogonal to each other are provided.
A pole (y direction) and a plurality of column electrodes (x direction),
A matrix panel in which a display element is enclosed between
A row electrode drive circuit for driving electrodes and a drive circuit for the column electrodes
Column electrode drive circuit and the row electrodes and matrix electrodes of the matrix panel.
And column electrodes and electrostatic coupling capacitance to electrically couple the
Scan signal applied to row and column electrodes of matrix panel
Signal for detecting the signal and the output signal of the detection electrode.
Position information by outputting coordinate values according to the characteristics
And a coordinate detection circuit that obtains
Correction circuit that corrects the coordinate value
Row, row electrode drive circuit, column electrode drive circuit, detection electrode, coordinates
Minimize the control circuit that controls the detection circuit and the correction circuit.
It is a coordinate input device with integrated display that also has
RecordThe coordinate detection circuitThe aboveThe signal detected by the detection electrode
Output changes at the moment when the signal exceeds a certain comparison potential
A first coordinate detection circuit which is a mode comparator, and
The signal detected by the detection electrode is below the comparison potential.
Magnitude comparator that changes output at the moment it turns
And a second coordinate detection circuit that is
The third locus where the output changes at the moment when the output signal becomes maximum
And a target detection circuit, andThe aboveThe correction circuit is the above-mentioned
The three signals sent from the first, second and third coordinate detection circuits
From coordinate valuesThe aboveEquipped with a calculation circuit that calculates the position of the detection electrode
DoBy featuring thatMatrix panel
Detection accuracy at the edge is improved and third coordinate detection
Due to the existence of the circuit, the detection in the central part of the matrix panel
The output accuracy is also improved.WellWasIn the fourth configuration of the present invention
There, The arithmetic circuit determines that the coordinates are greater than or equal to the first predetermined value.
The output of the first coordinate detection circuit is selected,
When the value is less than a predetermined value, the output of the second coordinate detection circuit
And the coordinates are the first predetermined value and the second predetermined value.
Select the output of the third coordinate detection circuit if it is between the values
According to a preferred example of having a selector for
Depending on the position of the electrode, peak detection coordinates and level detection seat
Selecting the appropriate one of the three outputs
Since it can be
It is possible to enter the mark. Also,Fourth configuration of the present invention
At, When the coordinate is greater than or equal to the first predetermined value, the first
The output of the coordinate detection circuit of is used to set the coordinate to the second predetermined value.
Utilizing the output of the second coordinate detection circuit when
The coordinates are between the first predetermined value and the second predetermined value
If the output of the third coordinate detection circuit is used,
Gradually change the weight near the switching area,
It is said that there is more means to gradually switch.
According to a preferred example, the peak and level switching areas are
Even in this case, it is possible to obtain coordinate values that maintain continuity and are not misaligned.
You can

【0066】[0066]

【0067】[0067]

【0068】[0068]

【0069】また、前記本発明のディスプレイ一体型座
標入力装置の第5の構成によれば、互いに直交する複数
の行電極(y方向)と、複数の列電極(x方向)と、前
記行電極及び列電極と電気的に絶縁されて、マトリクス
パネルの引き出し部分におけるタブ(TAB)とタブ
(TAB)との間隙に形成されたダミー電極と、前記行
電極と前記列電極との間に封入された表示素子とを少な
くとも備えたマトリクスパネルと、前記行電極にそれぞ
れ接続された行電極駆動回路と、前記列電極にそれぞれ
接続された列電極駆動回路と、座標検出期間においては
一定電圧を出力するダミー電極に接続されたダミー電極
駆動回路と、前記マトリクスパネルの行電極及び列電極
と静電結合容量によって電気的に結合され、前記マトリ
クスパネルの行電極及び列電極に印加する走査信号を検
出する検出電極と、前記検出電極の出力信号によって位
置情報を得る座標検出回路と、前記マトリクスパネル、
行電極駆動回路、列電極駆動回路、ダミー電極駆動回
路、検出電極及び座標検出回路を制御する制御回路とを
少なくとも備えていることにより、ダミー電極への印加
電圧に座標検出パルスを含まず、ダミー電極付近におけ
る検出信号の歪がなくなるので、検出精度が向上する。
The display-integrated seat of the present invention is also provided.
According to the fifth configuration of the standard input device, a plurality of row electrodes (y direction) orthogonal to each other, a plurality of column electrodes (x direction), and a matrix that is electrically insulated from the row electrodes and the column electrodes. A matrix panel having at least a dummy electrode formed in a gap between the tabs (TAB) in the lead-out portion of the panel and a display element enclosed between the row electrodes and the column electrodes; A row electrode drive circuit connected to each of the row electrodes, a column electrode drive circuit connected to each of the column electrodes, and a dummy electrode drive circuit connected to a dummy electrode that outputs a constant voltage during the coordinate detection period, Detection electrodes that are electrically coupled to the row electrodes and column electrodes of the matrix panel by electrostatic coupling capacitances and that detect scanning signals applied to the row electrodes and column electrodes of the matrix panel; A coordinate detection circuit for obtaining positional information by the output signal of the serial detection electrodes, said matrix panel,
Since at least the row electrode drive circuit, the column electrode drive circuit, the dummy electrode drive circuit, and the control circuit for controlling the detection electrode and the coordinate detection circuit are provided, the voltage applied to the dummy electrode does not include the coordinate detection pulse, and the dummy Since the distortion of the detection signal near the electrodes is eliminated, the detection accuracy is improved.

【0070】また、前記本発明の第の構成において、
マトリクスパネル上のダミー電極への印加電圧は、ダミ
ー電極と隣接した行あるいは列電極の間に封入された表
示素子が応答しないような電圧であるという好ましい例
によれば、良好な表示品位を保つことが可能となる。
In the fifth structure of the present invention,
According to the preferable example in which the voltage applied to the dummy electrode on the matrix panel is such that the display element enclosed between the dummy electrode and the adjacent row or column electrode does not respond, good display quality is maintained. It becomes possible.

【0071】ところで、ダミー電極とそれに隣接する列
電極又は行電極との間には一般に100μm以上の間隔
がある。従って、前記本発明の第の構成において、ダ
ミー電極に印加する電圧は、マトリクスパネルの表示モ
ード時に用いる交流化信号であるという好ましい例によ
れば、ダミー電極への印加電圧とそれに隣接する列電極
又は行電極への印加電圧の実効電圧差が小さくなる。そ
の結果、このような電圧を印加しても、ダミー電極とそ
れに隣接する列電極又は行電極との間に封入された表示
素子が応答することはないので、良好な表示品位を保つ
ことが可能となる。
By the way, there is generally a space of 100 μm or more between the dummy electrode and the column electrode or row electrode adjacent thereto. Therefore, in the fifth configuration of the present invention, according to a preferable example in which the voltage applied to the dummy electrode is an alternating signal used in the display mode of the matrix panel, the voltage applied to the dummy electrode and the column adjacent thereto. The effective voltage difference of the voltage applied to the electrodes or row electrodes is reduced. As a result, even if such a voltage is applied, the display element enclosed between the dummy electrode and the adjacent column electrode or row electrode does not respond, so that good display quality can be maintained. Becomes

【0072】また、前記本発明の第1〜第5の構成にお
いて、マトリクスパネルは、第1のガラス基板上に第1
の所定方向に第1の所定ピッチで配列された列電極と、
表示材料層を介して前記第1のガラス基板に対向するよ
うに設けられた第2のガラス基板上に前記第1の所定方
向に直交する第2の所定方向に第2の所定ピッチで配列
された行電極とを具備し、前記列電極及び前記行電極
は、それぞれ前記第1及び第2の所定のピッチを有した
まま、少なくとも前記列電極と前記行電極とが重なり合
った表示領域以外の非表示領域におけるシール部近傍ま
で、屈曲点なく引き出されているという好ましい例によ
れば、マトリクスパネルの端部近傍において、ダミー電
極部に印加されている座標検出パルスの影響や、引き出
し電極の非平行電極部の形状に依存した座標検出パルス
の影響を受けることがなく、マトリクスパネルの端部の
検出精度が向上する
Further, in the first to fifth configurations of the present invention,
And the matrix panel has a first glass substrate on which the first
A column electrode arranged in a predetermined direction at a first predetermined pitch,
It faces the first glass substrate through the display material layer.
The first predetermined direction on the second glass substrate provided
Arranged at a second predetermined pitch in a second predetermined direction orthogonal to the direction
Row electrodes, the column electrodes and the row electrodes
Have said first and second predetermined pitches, respectively
As it is, at least the column electrode and the row electrode overlap each other.
In the non-display area other than the display area
Therefore, according to a preferred example in which it is pulled out without a bending point.
The dummy battery near the edge of the matrix panel.
The influence of the coordinate detection pulse applied to the pole and the extraction
Coordinate detection pulse depending on the shape of the non-parallel electrode part
Of the edge of the matrix panel without being affected by
The detection accuracy is improved .

【0073】また、前記本発明の第1〜第5の構成にお
いて、マトリクスパネルは、第1のガラス基板上に第1
の所定方向に第1の所定ピッチで配列された列電極と、
表示材料層を介して前記第1のガラス基板に対向するよ
うに設けられた第2のガラス基板上に前記第1の所定方
向に直交する第2の所定方向に第2の所定ピッチで配列
された行電極と、前記第1及び第2のガラス基板上の前
記列電極と前記行電極とが重なり合った表示領域以外の
非表示領域に設けられた引き出し電極部分と、前記引き
出し電極部分上に設けられ前記引き出し電極部分を電気
的にシールドする導電性膜とを具備するという好ましい
例によれば、引き出し電極とダミー電極の形状が従来と
同じパターンであっても、ダミー電極部と引き出し電極
部における座標検出用パルスが検出電極によって検出さ
れることはなく、マトリクスパネルの端部の検出精度が
向上する
In the first to fifth structures of the present invention, the matrix panel has the first glass substrate and the first glass substrate.
A column electrode arranged in a predetermined direction at a first predetermined pitch,
It faces the first glass substrate through the display material layer.
The first predetermined direction on the second glass substrate provided
Arranged at a second predetermined pitch in a second predetermined direction orthogonal to the direction
Row electrodes and the front of the first and second glass substrates
Except for the display area where the column electrodes and the row electrodes overlap.
The extraction electrode portion provided in the non-display area and the extraction electrode
It is provided on the lead-out electrode portion and the lead-out electrode portion is electrically
According to a preferred embodiment of you and a conductive film shield to the shape of the extraction electrode and the dummy electrode and the conventional
Even with the same pattern, the dummy electrode part and the extraction electrode
The pulse for coordinate detection in the section is detected by the detection electrode.
The accuracy of the detection of the edge of the matrix panel is
Improve .

【0074】また、前記本発明の第1〜第5の構成にお
いて、マトリクスパネルが液晶パネルであるという好ま
しい例によれば、安定した検出を行うことのできる液晶
ディスプレイ一体型座標入力装置を実現することができ
る。
[0074] Further, in the first to fifth configuration of the present invention, according to a preferable embodiment of the matrix panel is Ru crystal panel der, liquid crystal capable of performing stable detection
It is possible to realize a coordinate input device integrated with a display .

【0075】本発明によれば、以上のような機能を具備
することにより、マトリクスパネルの端部における検出
精度を向上させることができるほか、表示条件の変化等
の外部環境に影響されることのないディスプレイ一体型
座標入力装置を実現することができる。また、本発明に
おけるディスプレイ一体型座標入力装置を用いることに
より、ウィンドウズ等の比較的マトリクスパネル端部の
精度が要求される装置においても、マトリクスパネルの
周辺端部まで指示することができるほか、文字及び図形
の手書き入力時等においても、マトリクスパネルの周辺
端部まで良好な精度を保持したまま入力が可能となる。
また、イメージが即座に表示されることから、端部精度
の高い入力デバイスとして、ペンパソコン及びPDA等
の携帯型情報端末への適用が可能となる。
According to the present invention, by providing the above-mentioned functions, the detection accuracy at the edge of the matrix panel can be improved and the external environment such as the change of the display condition can be affected. It is possible to realize a display-integrated coordinate input device. By using the display-integrated coordinate input device of the present invention, even in a device such as Windows that requires a comparatively high accuracy at the end of the matrix panel, the peripheral end of the matrix panel can be instructed. Also, even when handwriting a graphic, the peripheral edge of the matrix panel can be input while maintaining good accuracy.
Further, since the image is displayed immediately, it can be applied to a portable information terminal such as a pen personal computer and a PDA as an input device with high end accuracy.

【0076】[0076]

【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。 <第1の実施例>図1は本発明に係るディスプレイ一体
型座標入力装置の第1の実施例を示す構成図である。図
1において、1は液晶モジュールであり、この液晶モジ
ュール1は、互いに直交する複数の行電極Y1 〜Yn
列電極X1 〜Xm を有し、その間に表示素子として液晶
層が設けられた液晶パネル11と、液晶パネル11の行
電極を駆動する行電極駆動回路12と、列電極を駆動す
る列電極駆動回路13とによって構成されている。ま
た、2は液晶パネル11の行電極及び列電極と静電結合
容量によって電気的に結合し、液晶パネル11の行電極
及び列電極に印加する走査信号を検出する検出電極、3
は検出電極2によって得られた信号を行座標、列座標に
変換する座標検出回路、5は座標検出回路3の出力値を
予め取り込んだ装置の補正パラメーターを用いて位置ず
れを補正する補正演算回路、7は液晶モジュール1、座
標検出回路3及び補正演算回路5を制御する制御回路で
ある。
EXAMPLES The present invention will be described in more detail below with reference to examples. <First Embodiment> FIG. 1 is a configuration diagram showing a first embodiment of a display-integrated coordinate input device according to the present invention. In FIG. 1, reference numeral 1 denotes a liquid crystal module. The liquid crystal module 1 has a plurality of row electrodes Y 1 to Y n and column electrodes X 1 to X m which are orthogonal to each other, and a liquid crystal layer is provided between them as a display element. The liquid crystal panel 11, the row electrode drive circuit 12 that drives the row electrodes of the liquid crystal panel 11, and the column electrode drive circuit 13 that drives the column electrodes. Further, 2 is a detection electrode which is electrically coupled to the row electrode and the column electrode of the liquid crystal panel 11 by electrostatic coupling capacitance, and which detects a scanning signal applied to the row electrode and the column electrode of the liquid crystal panel 11, 3
Is a coordinate detection circuit for converting the signals obtained by the detection electrodes 2 into row coordinates and column coordinates, and 5 is a correction calculation circuit for correcting the positional deviation using the correction parameters of the device that have previously captured the output values of the coordinate detection circuit 3. , 7 are control circuits for controlling the liquid crystal module 1, the coordinate detection circuit 3, and the correction calculation circuit 5.

【0077】以上のように構成されたディスプレイ一体
型座標入力装置は、表示期間においては、行電極駆動回
路12から液晶パネル11の行電極に走査パルスを1電
極単位で順次供給する。そして、液晶パネル11の行電
極に順次供給される走査パルスに合わせて列電極駆動回
路13から液晶パネル11の列電極に表示データに対応
した電圧を供給することにより、液晶パネル11の表示
を行う。また、行座標検出期間においては、行電極駆動
回路12から液晶パネル11の行電極に座標検出パルス
を順次走査する。そして、検出電極2を液晶パネル11
の任意位置に接触させたときに、検出電極2と行電極と
の間の静電結合容量を通じて行座標検出回路3で検出さ
れる座標検出パルスから検出電極接触位置の行座標を検
出し、補正演算回路5によって座標の補正を行う。ま
た、列座標検出期間においては、列電極駆動回路13か
ら液晶パネル11の列電極に座標検出パルスを順次走査
する。そして、検出電極2を液晶パネル11の任意位置
に接触させたときに、検出電極2と列電極との間の静電
結合容量を通じて列座標検出回路3で検出される座標検
出パルスから検出電極接触位置の列座標を検出し、補正
演算回路5によって座標の補正を行う。これにより、1
枚の液晶パネル11で画像の表示と座標の検出とを行っ
ている。
The display-integrated coordinate input device configured as described above sequentially supplies the scanning pulse from the row electrode drive circuit 12 to the row electrodes of the liquid crystal panel 11 in a unit of one electrode during the display period. Then, in accordance with the scanning pulse sequentially supplied to the row electrodes of the liquid crystal panel 11, the column electrode drive circuit 13 supplies a voltage corresponding to the display data to the column electrodes of the liquid crystal panel 11, thereby displaying the liquid crystal panel 11. . In the row coordinate detection period, the row electrode drive circuit 12 sequentially scans the row electrodes of the liquid crystal panel 11 with coordinate detection pulses. Then, the detection electrode 2 is connected to the liquid crystal panel 11
When an arbitrary position is touched, the row coordinate of the detection electrode contact position is detected and corrected from the coordinate detection pulse detected by the row coordinate detection circuit 3 through the electrostatic coupling capacitance between the detection electrode 2 and the row electrode. The arithmetic circuit 5 corrects the coordinates. In the column coordinate detection period, the column electrode drive circuit 13 sequentially scans the column electrodes of the liquid crystal panel 11 with coordinate detection pulses. Then, when the detection electrode 2 is brought into contact with an arbitrary position of the liquid crystal panel 11, the detection electrode contact is made from the coordinate detection pulse detected by the column coordinate detection circuit 3 through the electrostatic coupling capacitance between the detection electrode 2 and the column electrode. The column coordinates of the position are detected, and the correction calculation circuit 5 corrects the coordinates. This gives 1
An image is displayed and coordinates are detected on the liquid crystal panel 11.

【0078】以下に、液晶パネル11を座標検出に使用
することによって発生する位置ずれを補正する方法につ
いて説明する。 (ITO(インジウム・スズ酸化物)遅延補正)まず、
ITOにおける信号の伝達遅延によって発生する位置ず
れについて説明する。
Hereinafter, a method of correcting the positional deviation caused by using the liquid crystal panel 11 for coordinate detection will be described. (ITO (indium tin oxide) delay correction) First,
The positional deviation caused by the signal transmission delay in ITO will be described.

【0079】一本のセグメント電極に着目したときの信
号伝達系は図2の等価回路のようになる。例えば、液晶
パネルの電極ピッチが0.3mmである場合、ITOス
ペースは通常、電極ピッチの10分の1の30μm、I
TO電極の面積抵抗は通常使用される30Ω□、液晶の
セル厚は7μm、比誘電率は約7であり、単位ピクセル
当たりの抵抗は33Ω、1セル当たりの分布容量は0.
7pFとなり、これらは分布定数回路として扱う必要が
ある。
The signal transmission system when focusing on one segment electrode is as shown in the equivalent circuit of FIG. For example, when the electrode pitch of the liquid crystal panel is 0.3 mm, the ITO space is usually 30 μm, which is 1/10 of the electrode pitch, I
The sheet resistance of the TO electrode is normally 30Ω □, the cell thickness of the liquid crystal is 7 μm, the relative permittivity is about 7, the resistance per unit pixel is 33Ω, and the distributed capacitance per cell is 0.
It becomes 7 pF, and these must be handled as distributed constant circuits.

【0080】このため、駆動した信号は伝達する際に遅
延する。その結果、図3に示すように、検出される信号
がx軸に平行な直線下にあっても検出されるy座標値は
一定でなく、検出される信号がy軸に平行な直線下にあ
っても検出されるx座標は一定でない。例えば、y座標
値がx軸に平行な直線下にあっても、信号供給端から6
40ピクセルも離れると約3μsecの伝達遅延とな
る。このため、図4に示すような回路を用いて、ITO
電極における信号の伝達遅延によって発生する位置ずれ
を除去する。
Therefore, the driven signal is delayed in transmission. As a result, as shown in FIG. 3, the detected y-coordinate value is not constant even if the detected signal is on the straight line parallel to the x-axis, and the detected signal is on the straight line parallel to the y-axis. Even if there is, the detected x coordinate is not constant. For example, even if the y-coordinate value is below the straight line parallel to the x-axis,
A distance of 40 pixels results in a transmission delay of about 3 μsec. Therefore, by using a circuit as shown in FIG.
The positional deviation caused by the signal transmission delay at the electrodes is eliminated.

【0081】図4において、501xはx座標の補正に
要する補正情報を格納する格納手段、502xはy座標
値と格納手段501xの補正情報からずれ量を計算する
誤差量演算回路、503xはx座標に誤差量演算回路5
02xの出力を加算する加算回路、501yはy座標の
補正に要する補正情報を格納する格納手段、502yは
x座標値と格納手段501yの補正情報からずれ量を計
算する誤差量演算回路、503yはy座標に誤差量演算
回路502yの出力を加算する加算回路である。
In FIG. 4, reference numeral 501x is a storage means for storing correction information required to correct the x coordinate, 502x is an error amount calculation circuit for calculating a deviation amount from the y coordinate value and the correction information of the storage means 501x, and 503x is the x coordinate. Error amount calculation circuit 5
An addition circuit for adding the output of 02x, 501y is a storage unit for storing correction information required for correction of the y coordinate, 502y is an error amount calculation circuit for calculating a deviation amount from the x coordinate value and the correction information of the storage unit 501y, and 503y is This is an addition circuit that adds the output of the error amount calculation circuit 502y to the y coordinate.

【0082】誤差量演算回路502x、502yには、
座標検出回路3(図1参照)から、行座標(y座標)検
出期間におけるピーク値の出現時刻に基づいて決定され
たy座標値、列座標(x座標)検出期間におけるピーク
値の出現時刻に基づいて決定されたx座標値が入力され
る。そして、入力されたy座標値を用いてx座標に対す
るずれ量が計算され、入力されたx座標値を用いてy座
標に対するずれ量が計算される。計算に必要なパラメー
ターは、後述する方法によって格納手段501x、50
1yに蓄えられており、計算の際にこれらが使用され
る。
The error amount calculation circuits 502x and 502y include
From the coordinate detection circuit 3 (see FIG. 1), the y coordinate value determined based on the appearance time of the peak value in the row coordinate (y coordinate) detection period and the appearance time of the peak value in the column coordinate (x coordinate) detection period are displayed. The x-coordinate value determined based on this is input. Then, the shift amount with respect to the x coordinate is calculated using the input y coordinate value, and the shift amount with respect to the y coordinate is calculated using the input x coordinate value. The parameters required for the calculation are stored in the storage means 501x, 50 by the method described later.
It is stored in 1y, and these are used in the calculation.

【0083】加算回路503x、503yにおいては、
座標検出回路3(図1参照)で得られた座標値から誤差
量演算回路502x、502yで検出された遅延に基づ
くずれ量を差し引くことにより、ITO遅延によって発
生する位置ずれが補正される。
In the adder circuits 503x and 503y,
By subtracting the shift amount based on the delay detected by the error amount calculation circuits 502x and 502y from the coordinate value obtained by the coordinate detection circuit 3 (see FIG. 1), the position shift caused by the ITO delay is corrected.

【0084】次に、補正方法、及び補正情報を得るため
の手段について説明する。 (1) 装置の物理パラメーターからの計算による方法 ITOによる駆動信号の遅延時間は、ITO電極の物理
パラメーター(面積抵抗σ、幅w、長さL、分布容量
C)、駆動信号源インピーダンスRi 、終端インピーダ
ンスRo を用いて計算することができる。これに、駆動
周波数、パルス幅を加味して検出信号のピーク位置のず
れを計算する。 (2) 位置合わせによる補正データの取得 x軸方向の位置ずれを補正する場合には、例えば図5
(a) に示すように、パネル上のy軸に平行な直線上の点
1 (X1 ,Y1 )、P2 (X2 ,Y2 )において位置
合わせを行う。y軸に平行な直線上の点においては、下
記(数6)の関係が成り立つので、本来この直線上の全
ての点のx座標はxo となるが、実際にはITO電極内
の伝達遅延のために差が生じる。
Next, the correction method and means for obtaining the correction information will be described. (1) Method by calculation from the physical parameters of the device The delay time of the drive signal by the ITO is the physical parameters of the ITO electrode (area resistance σ, width w, length L, distributed capacitance C), drive signal source impedance R i , It can be calculated using the termination impedance R o . The deviation of the peak position of the detection signal is calculated by adding the driving frequency and the pulse width to this. (2) Acquisition of correction data by position adjustment When correcting a position shift in the x-axis direction, for example, refer to FIG.
As shown in (a), alignment is performed at points P 1 (X 1 , Y 1 ) and P 2 (X 2 , Y 2 ) on a straight line parallel to the y-axis on the panel. At the point on the straight line parallel to the y-axis, the following relationship (Equation 6) holds, so the x-coordinates of all the points on this straight line are supposed to be x o , but actually the transmission delay in the ITO electrode is Because of the difference.

【0085】[0085]

【数6】 [Equation 6]

【0086】このとき、点P1 で得られた座標値を
1 、y1 、点P2 で得られた座標値をx2 、y2 とす
れば、ずれ量Δxは下記(数7)によって計算すること
ができる。
At this time, if the coordinate values obtained at the point P 1 are x 1 and y 1 and the coordinate values obtained at the point P 2 are x 2 and y 2 , the deviation amount Δx is as follows (Equation 7). Can be calculated by

【0087】[0087]

【数7】 [Equation 7]

【0088】2連の液晶パネルの場合、駆動回路は上下
についているので、例えばy軸に平行な直線上の2点P
1 (xo ,Y1 )、P2 (xo ,Y2 )で位置合わせを
行う(図5(b)参照)。このとき得られた座標をP
1 (x1 ,y1 )、P2 (x2 ,y2 )とすれば、ずれ
量Δxは下記(数8)によって計算することができる。
In the case of a double liquid crystal panel, since the drive circuits are located above and below, for example, two points P on a straight line parallel to the y-axis.
Positioning is performed with 1 (x o , Y 1 ) and P 2 (x o , Y 2 ) (see FIG. 5B). The coordinates obtained at this time are P
If 1 (x 1 , y 1 ) and P 2 (x 2 , y 2 ), the shift amount Δx can be calculated by the following (Equation 8).

【0089】[0089]

【数8】 [Equation 8]

【0090】また、y軸方向についても、同様にしてず
れ量Δyを求めることができるが、x電極に比べて長
く、遅延時間も大きいために、1次式では十分な補正を
することができない。このため、2次式もしくは折れ線
によってずれ量を求める。例えば図5(c) のように、3
点P1 、P2 、P3 で位置合わせを行い、座標P1 (x
1 ,y1 )、P2 (x2 ,y2 )、P3 (x3 ,y3
を測定する。
The same applies to the y-axis direction.
The deviation Δy can be calculated, but it is longer than the x electrode.
In addition, since the delay time is large, a sufficient correction must be made with the linear equation.
Can not do it. Therefore, a quadratic expression or a broken line
The shift amount is calculated by. For example, as shown in Fig. 5 (c), 3
Point P1, P2, P3Position with, coordinate P1(X
1, Y1), P2(X2, Y2), P3(X3, Y3)
To measure.

【0091】因みに、2次式によって近似した場合、ず
れ量Δyは下記(数9)によって計算することができ
る。
When approximated by a quadratic equation, the shift amount Δy can be calculated by the following (Equation 9).

【0092】[0092]

【数9】 [Equation 9]

【0093】また、折れ線によって近似した場合には、
終端付近での変化が少ないことを利用することにより、
ずれ量Δyは下記(数10)によって計算することがで
きる。
When approximated by a polygonal line,
By utilizing the fact that there is little change near the end,
The shift amount Δy can be calculated by the following (Equation 10).

【0094】[0094]

【数10】 [Equation 10]

【0095】尚、本実施例においては、x座標について
は1次式、y座標については2次式もしくは折れ線を使
用したが、精度を上げるためにさらに高次の補正を行っ
てもよいが、精度が要求されない用途では低次の補正で
あっても構わない。因みに、x座標については、遅延に
基づくずれ量が小さいため、定数として取り扱っても特
に問題ないと考えられる。また、測定する点を増やすこ
とも可能である。また、図5(d) に示すような点で位置
合わせを行うことにより、入力する点を減少させること
が可能となる。
In this embodiment, a linear expression is used for the x coordinate and a quadratic expression or a broken line is used for the y coordinate. However, higher order correction may be performed to improve accuracy. In applications where accuracy is not required, low order correction may be used. Incidentally, the x-coordinate has a small amount of deviation due to delay, and therefore it is considered that there is no particular problem even if it is handled as a constant. It is also possible to increase the number of points to be measured. Moreover, by performing the alignment at the points shown in FIG. 5D, it becomes possible to reduce the number of input points.

【0096】(パネル端部γ補正)極大値が出現する時
間を利用することにより、ペンの高さには影響せずにペ
ンの位置を検出することができるが、電極配置領域が
座標検出対象領域と同一である、信号強度が弱いため
に、複数電極幅で走査している、という条件のために、
パネルの端部では位置ずれが発生する。
(Panel edge γ correction) By utilizing the time when the maximum value appears, the position of the pen can be detected without affecting the height of the pen, but the electrode arrangement area is the object of coordinate detection. It is the same as the area, and because the signal strength is weak, scanning is performed with multiple electrode widths.
Misalignment occurs at the edge of the panel.

【0097】図6に、x座標検出時におけるピークの出
現時刻を測定した結果を示す。図6に示すように、端部
ではγが小さくなるため、端部においてγを持ち上げる
必要がある。このため、図7に示すような回路を用い
て、ITO電極における信号の伝達遅延によって発生す
る位置ずれを除去する。
FIG. 6 shows the result of measuring the peak appearance time at the time of detecting the x coordinate. As shown in FIG. 6, since γ becomes small at the end, it is necessary to raise γ at the end. Therefore, a circuit as shown in FIG. 7 is used to remove the positional deviation caused by the signal transmission delay in the ITO electrode.

【0098】図7において、511xはx座標の補正に
要する補正情報を格納する格納手段、512xはx座標
値と格納手段511xの補正情報からずれを補正するγ
変換回路、511yはy座標の補正に要する補正情報を
格納する格納手段、512yはy座標値と格納手段51
1yの補正情報からずれを補正するγ変換回路である。
In FIG. 7, 511x is a storage means for storing the correction information required for the correction of the x coordinate, and 512x is a γ for correcting the deviation from the x coordinate value and the correction information of the storage means 511x.
The conversion circuit 511y is a storage means for storing correction information required for y coordinate correction, and 512y is a y coordinate value and a storage means 51.
It is a γ conversion circuit that corrects the deviation from the correction information of 1y.

【0099】γ変換回路512x、512yにおいて
は、検出された座標に対して下記(数11)のように傾
き変換を行う。
In the γ conversion circuits 512x and 512y, inclination conversion is performed on the detected coordinates as shown in the following (Equation 11).

【0100】[0100]

【数11】 [Equation 11]

【0101】このγ関数を図8に示す。理想的には、切
り替え幅λを駆動電極幅xw の半分xw /2とすればよ
いはずであるが、回路系の問題もあるため、切り替え幅
λとしては実測値を利用する方がよい。
This γ function is shown in FIG. Ideally, the switching width λ should be set to a half x w / 2 of the drive electrode width x w , but there is a problem in the circuit system, so it is better to use the actual measurement value as the switching width λ. .

【0102】(タブ接続付近補正処理)上述したよう
に、端部においては、図39に示すように、タブ34と
の接続のために電極ピッチが表示エリアとは異なり、電
極ピッチの差によって位置ずれが発生する。この結果の
例を図9のbに示す。従って、この集線の影響をなくす
ために、図10に示すような補正処理回路を用いて補正
を行う必要がある。
(Tab connection vicinity correction processing) As described above, at the end, as shown in FIG. 39, the electrode pitch is different from the display area due to the connection with the tab 34, and the position is changed by the difference in the electrode pitch. Misalignment occurs. An example of this result is shown in b of FIG. Therefore, in order to eliminate the influence of this line collection, it is necessary to perform correction using a correction processing circuit as shown in FIG.

【0103】図10において、521xはx座標の補正
に要する補正情報を格納する格納手段、522xはx座
標値、y座標値及び格納手段521xの補正情報からず
れ量を計算する誤差量演算回路、523xはx座標に誤
差量演算回路522xの出力を加算する加算回路、52
1yはy座標の補正に要する補正情報を格納する格納手
段、522yはx座標値、y座標値、格納手段521y
の補正情報からずれ量を計算する誤差量演算回路、52
3yはy座標に誤差量演算回路522yの出力を加算す
る加算回路である。
In FIG. 10, 521x is a storage means for storing correction information required to correct the x coordinate, 522x is an error amount calculation circuit for calculating a deviation amount from the x coordinate value, y coordinate value and the correction information of the storage means 521x. Reference numeral 523x is an addition circuit for adding the output of the error amount calculation circuit 522x to the x coordinate, 52
1y is a storage means for storing correction information required to correct the y coordinate, and 522y is an x coordinate value, ay coordinate value, and a storage means 521y.
Error amount calculation circuit for calculating the amount of deviation from the correction information of
Reference numeral 3y is an addition circuit for adding the output of the error amount calculation circuit 522y to the y coordinate.

【0104】誤差量演算回路522x、522yには、
座標検出回路3(図1参照)から、行座標(y座標)検
出期間におけるピーク値の出現時刻に基づいて決定され
たy座標値、列座標(x座標)検出期間におけるピーク
値の出現時刻に基づいて決定されたx座標値が入力され
る。そして、入力されたx座標値、y座標値を用いてx
座標に対するずれ量が計算され、入力されたx座標、y
座標値を用いてy座標に対するずれ量が計算される。例
えば、x方向のずれ量Δx(x,y)を求める場合に
は、下記(数12)のように、x座標に依存する関数Δ
x とy座標に依存する関数Δxy の積によって計算す
ることができる。
The error amount calculation circuits 522x and 522y are
From the coordinate detection circuit 3 (see FIG. 1), the y coordinate value determined based on the appearance time of the peak value in the row coordinate (y coordinate) detection period and the appearance time of the peak value in the column coordinate (x coordinate) detection period are displayed. The x-coordinate value determined based on this is input. Then, using the input x coordinate value and y coordinate value, x
The shift amount from the coordinate is calculated, and the input x coordinate, y
A displacement amount with respect to the y coordinate is calculated using the coordinate value. For example, when obtaining the shift amount Δx (x, y) in the x direction, a function Δ that depends on the x coordinate, as shown in the following (Equation 12).
It can be calculated by the product of a function Δx y that depends on the x x and y coordinates.

【0105】[0105]

【数12】 [Equation 12]

【0106】尚、Δxx (x)、Δxy (y)は、下記
(数13)のように表記することができる。
It should be noted that Δx x (x) and Δx y (y) can be expressed as in the following (Equation 13).

【0107】[0107]

【数13】 [Equation 13]

【0108】また、タブを均等に割り付けることによ
り、単純な繰り返し処理によって補正処理を実現するこ
とができ、補正演算を簡単に行うことができる。また、
後述するダミー電極に何の処理も施されていない場合で
あっても、同様の処理によってノイズを低減することが
可能である。
Further, by allocating the tabs evenly, the correction process can be realized by a simple iterative process, and the correction calculation can be easily performed. Also,
Even if the dummy electrode described later is not subjected to any processing, it is possible to reduce noise by the same processing.

【0109】このように各種の補正処理を加えることに
より、例えば、液晶パネルを座標検出に使用した場合に
発生する位置のずれを除去して、検出精度を向上させる
ことができる。
By adding various kinds of correction processing in this way, it is possible to improve the detection accuracy, for example, by removing the positional deviation that occurs when the liquid crystal panel is used for coordinate detection.

【0110】<第2の実施例>図11は本発明に係るデ
ィスプレイ一体型座標入力装置の第2の実施例を示す構
成図である。図11において、1は液晶モジュールであ
り、この液晶モジュール1は、互いに直交する複数の行
電極Y1 〜Yn と列電極X1 〜Xm を有し、その間に液
晶層が設けられた液晶パネル11と、液晶パネル11の
行電極を駆動する行電極駆動回路12と、列電極を駆動
する列電極駆動回路13とからなる液晶駆動回路とによ
り構成されている。また、図11中、2は液晶パネル1
1の走査信号を検出する検出電極、4は検出電極2によ
って得られた信号が比較電位レベルに達する時刻(立ち
上がり、立ち下がりエッジ)を検出し、行座標、列座標
に相当する座標を出力する座標検出回路、5は座標検出
回路4の出力値から固定オフセットを取り除き、予め取
り込んだ装置の物理パラメーターから位置ずれを補正す
る補正演算回路、6は補正演算回路5の2本の出力信号
の選択を行う選択回路、7は液晶モジュール1、座標検
出回路4、補正演算回路5及び選択回路6を制御する制
御回路である。
<Second Embodiment> FIG. 11 is a block diagram showing a second embodiment of the display-integrated coordinate input device according to the present invention. In FIG. 11, reference numeral 1 denotes a liquid crystal module. The liquid crystal module 1 has a plurality of row electrodes Y 1 to Y n and column electrodes X 1 to X m which are orthogonal to each other, and a liquid crystal layer is provided between them. The liquid crystal drive circuit includes a panel 11, a row electrode drive circuit 12 that drives the row electrodes of the liquid crystal panel 11, and a column electrode drive circuit 13 that drives the column electrodes. Further, in FIG. 11, 2 is a liquid crystal panel 1.
The detection electrodes 4 for detecting the scanning signal 1 detect the time (rising edge, falling edge) when the signal obtained by the detection electrode 2 reaches the comparison potential level, and output the coordinates corresponding to the row coordinates and the column coordinates. The coordinate detection circuit 5 removes a fixed offset from the output value of the coordinate detection circuit 4 and corrects the positional deviation from the physical parameters of the device that are loaded in advance. 6 selects two output signals of the correction operation circuit 5. Reference numeral 7 denotes a control circuit for controlling the liquid crystal module 1, the coordinate detection circuit 4, the correction calculation circuit 5, and the selection circuit 6.

【0111】本実施例のディスプレイ一体型座標入力装
置は、図1の構成において周辺部で検出信号のγが低い
ために発生する位置ずれをなくすことを目的にしたもの
である。基本的には、図1に示した第1の実施例と同じ
動作をするので、ここでは異なる点を中心に本実施例の
ディスプレイ一体型座標入力装置について説明する。
The display-integrated coordinate input device of the present embodiment is intended to eliminate the positional deviation that occurs due to the low γ of the detection signal in the peripheral portion in the configuration of FIG. Basically, since the same operation as that of the first embodiment shown in FIG. 1 is performed, the display-integrated coordinate input device of the present embodiment will be described focusing on different points.

【0112】(レベル検出処理)本実施例が第1の実施
例のディスプレイ一体型座標入力装置と大きく異なる点
は、座標の検出に際し、ピークの出現時刻によって座標
を決定するのではなく、検出信号がある比較電位レベル
に達したときの時刻によって座標を決定するという点で
ある(以下、このようにして決定された座標を「レベル
検出座標」という。)。
(Level Detection Processing) The point that this embodiment is largely different from the display-integrated coordinate input device of the first embodiment is that when the coordinates are detected, the coordinates are not determined by the appearance time of the peak, but the detection signal. The point is that the coordinates are determined according to the time when a certain comparison potential level is reached (hereinafter, the coordinates thus determined are referred to as "level detection coordinates").

【0113】上記(数1)において、例えば液晶パネル
11の中央に検出電極2が置かれたとき(xa =XL
2)、xa =xp +xw となった瞬間の電位レベルをV
c とすれば、下記(数14)のようになる。
In the above (Equation 1), for example, when the detection electrode 2 is placed in the center of the liquid crystal panel 11 (x a = X L /
2), x a = x p + x w the potential level of the moment it became V
If c , then the following (Equation 14) is obtained.

【0114】[0114]

【数14】 [Equation 14]

【0115】一方、右端(走査方向 右→左)におい
て、xa =xp +xw となる点で測定した電位VR は下
記(数15)のようになる。
On the other hand, the potential V R measured at the point where x a = x p + x w at the right end (right to left in the scanning direction) is as shown in the following (Equation 15).

【0116】[0116]

【数15】 [Equation 15]

【0117】実際には、Csum が異なるために、若干の
差はあるが、相対距離(方向も含む)さえ等しければ、
そのときの出力値は同じである。このため、VR は左端
を除く領域では、検出電圧Vがある電圧VR に達する時
刻を監視することにより、右端において座標を検出する
ことができる。
Actually, there is a slight difference because C sum is different, but if the relative distance (including direction) is equal,
The output value at that time is the same. Therefore, the V R in a region excluding the left end, by monitoring the time to reach the voltage V R with the detection voltage V, it is possible to detect the coordinates at the right end.

【0118】また、左端(走査方向 右→左)において
は、xa =xp −xw となる点で測定する。このときの
電位VL は下記(数16)のようになり、同様に右端を
除く領域ではxa =xp −xw の関係を満足するときの
出力値は同じになる。
At the left end (scanning direction right → left), measurement is performed at a point where x a = x p −x w . The potential V L at this time is as shown in the following (Equation 16), and similarly, in the region excluding the right end, the output value is the same when the relation of x a = x p −x w is satisfied.

【0119】[0119]

【数16】 [Equation 16]

【0120】このため、同様に、検出電圧Vがある電圧
L に達する時刻を監視することにより、左端において
座標を検出することができる。このような考え方の下、
電位VL 、VR に達する時刻を利用して座標を検出した
結果を図12に示す。上述したように、VL は右端で、
R は左端でリニアリティーを確保することができない
が、選択回路6により、右半分ではVR を、左半分では
L を使用するようにすれば、全領域にわたって座標入
力が可能となる。
Therefore, similarly, the coordinates can be detected at the left end by monitoring the time when the detection voltage V reaches a certain voltage V L. Under this idea,
FIG. 12 shows the result of detecting the coordinates by using the times at which the potentials V L and V R are reached. As mentioned above, V L is at the right end,
Although V R cannot ensure linearity at the left end, if the selection circuit 6 uses V R in the right half and V L in the left half, coordinates can be input over the entire area.

【0121】具体的には、例えば、図13に示すような
回路によって実現することができる。図13は図11中
の座標検出回路4、補正演算回路5及び選択回路6の各
部の機能を詳しく示したものである。ここで、座標検出
回路4は、検出電極2によって検出される信号がある比
較電位を超える瞬間に出力変化するマグニチュードコン
パレータ41からなる第1の検出回路と、検出電極から
検出される信号がある比較電位を下回る瞬間に出力変化
するマグニチュードコンパレータ42からなる第2の検
出回路とにより構成されている。また、補正演算回路5
は、固定オフセットを除去するオフセット除去回路43
と、予め取り込んだ装置の物理パラメーターから位置ず
れを補正する補正回路44とにより構成されている。ま
た、選択回路6は、補正演算回路5からの2つの出力の
うち一つを選択するセレクタにより構成されている。
Specifically, it can be realized by a circuit as shown in FIG. 13, for example. FIG. 13 shows in detail the functions of the respective parts of the coordinate detection circuit 4, the correction calculation circuit 5 and the selection circuit 6 in FIG. Here, the coordinate detection circuit 4 includes a first detection circuit including a magnitude comparator 41 that changes its output at the moment when a signal detected by the detection electrode 2 exceeds a certain comparison potential, and a comparison with a signal detected by the detection electrode. The second detection circuit is composed of a magnitude comparator 42 that changes its output at the moment when it falls below the potential. In addition, the correction calculation circuit 5
Is an offset removing circuit 43 for removing a fixed offset.
And a correction circuit 44 that corrects the positional deviation based on the physical parameters of the device that have been captured in advance. The selection circuit 6 is composed of a selector that selects one of the two outputs from the correction calculation circuit 5.

【0122】このような回路構成のもと、図13の検出
例によれば、第1の検出回路によってVL を出力し、第
2の検出回路によってVR を出力し、検出電極2の位置
に応じて、2つの出力のうち1つの出力をセレクタによ
って選択することにより、正確な座標値を出力すること
ができる。
Under the circuit configuration as described above, according to the detection example of FIG. 13, the first detection circuit outputs V L , the second detection circuit outputs V R, and the position of the detection electrode 2 is detected. According to the above, by selecting one of the two outputs by the selector, an accurate coordinate value can be output.

【0123】また、レベル検出を用いる他の例として、
リニアリティを確保することができない右側ではVR
出力し、左側ではVL を出力し、それ以外の領域ではV
L とVR の平均値を出力するという構成も考えられる。
この構成によれば、全領域にわたって座標入力が可能と
なるほか、平均値回路の挿入によって各レベルの切り換
えにおける座標検出時の座標とびを抑えることができ
る。
As another example of using level detection,
VR is output on the right side where linearity cannot be ensured, VL is output on the left side, and V R is output in other areas.
Configuration that outputs an average value of L and V R is also conceivable.
According to this configuration, the coordinates can be input over the entire area, and the insertion of the average value circuit can prevent the coordinates from being skipped when the coordinates are detected when the levels are switched.

【0124】具体的には、例えば、図14のような回路
によって実現することができる。図14は図13の座標
検出回路4とオフセット除去回路43との間に、第1の
検出回路の出力と第2の検出回路の出力の平均値を出力
する平均値回路45を設けたものである。尚、平均値回
路45の出力は第1の検出回路及び第2の検出回路と同
様、補正演算回路5を通じて選択回路6に接続されてい
る。この平均値回路45により、検出電極2の位置に応
じて、パネルの左側では第1の検出回路によってVL
出力し、パネルの右側では第2の検出回路によってVR
を出力し、その間の位置では平均値回路45によって平
均値を出力し、3つの出力のうち1つの出力を、選択回
路6に具備したセレクタによって選択することにより実
現することができる。
Specifically, it can be realized by a circuit as shown in FIG. 14, for example. In FIG. 14, an average value circuit 45 for outputting the average value of the outputs of the first detection circuit and the second detection circuit is provided between the coordinate detection circuit 4 and the offset removal circuit 43 of FIG. is there. The output of the average value circuit 45 is connected to the selection circuit 6 through the correction calculation circuit 5 as in the case of the first detection circuit and the second detection circuit. The average value circuit 45 outputs V L by the first detection circuit on the left side of the panel and V R by the second detection circuit on the right side of the panel according to the position of the detection electrode 2.
Can be realized by outputting an average value at a position between them and selecting one of three outputs by a selector provided in the selection circuit 6.

【0125】レベル検出座標を使用する場合に注意しな
ければならないのは、x座標を検出するときとy座標を
検出するときとで検出信号の大きさが異なり、同一の比
較電圧レベルでは正常に動作しないということである。
It should be noted that when the level detection coordinate is used, the magnitude of the detection signal is different between when detecting the x coordinate and when detecting the y coordinate, and it is normal for the same comparison voltage level. It does not work.

【0126】例えば、y電極がx電極よりも検出電極2
に近い側にある場合、y電極の走査によって得られる信
号は、x電極の走査によって得られる信号に比べ、強度
比にして約10倍となる。このため、y座標を検出する
のに最も適した比較レベルでx座標を検出しようとして
も、x電極の走査によって得られる信号の強度は比較電
圧に達しないため、検出することができない。従って、
それぞれ最適な比較電圧レベルに設定しておく必要があ
る。実際には、図13、図14に示した各マグニチュー
ドコンパレータの比較電位をx、yの各検出期間で、そ
の都度切り換える必要がある。
For example, the y electrode is more sensitive than the x electrode to the detection electrode 2
On the side close to, the signal obtained by scanning the y electrode is about 10 times as strong as the signal obtained by scanning the x electrode. Therefore, even if an attempt is made to detect the x-coordinate at the comparison level most suitable for detecting the y-coordinate, the signal intensity obtained by scanning the x-electrode cannot reach the comparison voltage and cannot be detected. Therefore,
It is necessary to set the optimum comparison voltage level for each. Actually, it is necessary to switch the comparison potential of each magnitude comparator shown in FIGS. 13 and 14 in each of the x and y detection periods.

【0127】また、マトリクスパネルに封入されている
表示素子が、周囲温度等に応じてその特性が変化する
(例えば、液晶等などは周囲の温度に応じてその光学特
性が変化する)場合には、温度に応じてマトリクスパネ
ルに印加する電圧を変える必要がある。通常は、コント
ラストボリューム(可変抵抗)などを用いて、上記機能
を実現しているが、この場合には、同時に座標検出信号
の強度も変化する。
Further, when the characteristics of the display element enclosed in the matrix panel change according to the ambient temperature or the like (for example, the optical characteristics of liquid crystal or the like change according to the ambient temperature). It is necessary to change the voltage applied to the matrix panel according to the temperature. Normally, a contrast volume (variable resistor) or the like is used to realize the above function, but in this case, the intensity of the coordinate detection signal also changes at the same time.

【0128】この問題を解決する方法としては、マト
リクスパネルの駆動電圧に応じて、比較電圧レベル(マ
グニチュードコンパレータ)を可変する方法、座標検
出信号の強度に応じて、比較電圧レベル(マグニチュー
ドコンパレータ)を可変する方法、マトリクスパネル
の駆動電圧を検出して、検出座標の補正を行う方法、
座標検出信号の強度を検出して、検出座標の補正を行う
方法、座標検出用の駆動信号を、表示用の駆動信号と
連動させずに、一定の電位に保つ方法、等が考えられ
る。
As a method for solving this problem, the comparison voltage level (magnitude comparator) is changed according to the drive voltage of the matrix panel, and the comparison voltage level (magnitude comparator) is changed according to the intensity of the coordinate detection signal. Variable method, method of detecting the drive voltage of the matrix panel and correcting the detected coordinates,
A method of detecting the intensity of the coordinate detection signal to correct the detected coordinates, a method of keeping the coordinate detection drive signal at a constant potential without interlocking with the display drive signal, and the like are conceivable.

【0129】については、例えば、図15に示すよう
に、液晶パネル11に加える座標検出用の駆動信号の波
高値が液晶駆動電圧VLCD にほぼ比例することから、液
晶駆動電圧VLCD とGNDとの間を抵抗71、72によ
って分圧した電位をコンパレータ74の反転入力に加
え、非走査時の検出信号電位がGND電位になるように
設計されたリセット回路73を通った検出信号をコンパ
レータ74の非反転入力に加えるような回路を構成する
ことによって実現することができる。
[0129] For example, as shown in FIG. 15, since the peak value of the drive signal for coordinate detection to be applied to the liquid crystal panel 11 is substantially proportional to the liquid crystal drive voltage V LCD, a liquid crystal drive voltage V LCD and GND The potential divided by the resistors 71 and 72 is applied to the inverting input of the comparator 74, and the detection signal passing through the reset circuit 73 designed so that the detection signal potential at the time of non-scan becomes the GND potential is supplied to the comparator 74. It can be realized by constructing a circuit to be added to the non-inverting input.

【0130】については、例えば、ある期間の検出信
号のピーク値をピークホールド回路によって保持してお
き、この電圧をにおける液晶駆動電圧VLCD に変更す
ることによって同様の機能を実現することができる。
尚、ピーク値を得る期間は、必ずしも座標検出期間であ
る必要はなく、表示期間であってもよい。例えば、交流
化信号が変化する期間を含むようにしてもよい。
With respect to, for example, the same function can be realized by holding the peak value of the detection signal for a certain period by the peak hold circuit and changing this voltage to the liquid crystal drive voltage V LCD .
The period for obtaining the peak value does not necessarily have to be the coordinate detection period, but may be the display period. For example, a period during which the alternating signal changes may be included.

【0131】については、例えば、液晶パネル11の
駆動電位に応じた補正値を予め計算して記憶手段に格納
しておき、検出された液晶パネル11の駆動電圧に応じ
た補正値を、得られた座標値から減算する減算回路によ
って構成することができる。
With respect to the liquid crystal panel 11, for example, a correction value according to the drive potential of the liquid crystal panel 11 is calculated in advance and stored in the storage means, and a correction value according to the detected drive voltage of the liquid crystal panel 11 is obtained. It can be configured by a subtraction circuit that subtracts from the coordinate value.

【0132】については、「高さ補正」の項(第3の
実施例)で説明するため、ここでは特に例示しない。ま
た、についても、「マトリクスパネルの駆動方法」に
関する項(第7の実施例)で説明するため、ここでは特
に例示しない。
[0132] Since the description will be made in the section "Height correction" (third embodiment), it will not be illustrated here. Also, since this will be described in the section (seventh embodiment) related to the “method of driving the matrix panel”, it will not be illustrated here.

【0133】また、検出信号として微分信号を用いる場
合には、上述した立ち上がりに相当する時刻を検出する
ために正(負)の比較電圧レベルを使用し、立ち下がり
に相当する時刻を検出するために負(正)の比較電圧レ
ベルを使用する。これにより、駆動電極と検出電極との
間の結合容量、検出電極の入力インピーダンスによって
構成される微分回路の影響を除去することができる。
When a differential signal is used as the detection signal, a positive (negative) comparison voltage level is used to detect the time corresponding to the rising edge, and the time corresponding to the falling edge is detected. Use a negative (positive) comparison voltage level for. This makes it possible to eliminate the influence of the differential capacitance formed by the coupling capacitance between the drive electrode and the detection electrode and the input impedance of the detection electrode.

【0134】尚、全体の周波数特性が平坦になるような
周波数補償フィルターを加え、入力部に形成される微分
回路の影響を除けば、比較電圧レベルをx、y軸方向と
もに1つずつ用意すれば足りる。
It should be noted that one comparison voltage level should be prepared for each of the x and y axes, except for adding a frequency compensating filter that makes the entire frequency characteristic flat and removing the influence of the differentiating circuit formed in the input section. It's enough.

【0135】<第3の実施例>図16は本発明に係るデ
ィスプレイ一体型座標入力装置の第3の実施例を示す構
成図である。
<Third Embodiment> FIG. 16 is a block diagram showing a third embodiment of the display-integrated coordinate input device according to the present invention.

【0136】図16において、1は液晶モジュールであ
り、この液晶モジュール1は、互いに直交する複数の行
電極Y1 〜Yn と列電極X1 〜Xm を有し、その間に液
晶層が設けられた液晶パネル11と、液晶パネル11の
行電極を駆動する行電極駆動回路12と、列電極を駆動
する列電極駆動回路13とからなる液晶駆動回路とによ
って構成されている。また、2は液晶パネル11の走査
信号を検出する検出電極、3は検出電極2によって得ら
れた信号が極大に達した時刻を検出し、行座標、列座標
に相当する座標を出力する第1の座標検出回路、4は検
出電極2によって得られた信号が固定電位レベルに達す
る時刻(立ち上がり、立ち下がりエッジ)を検出し、行
座標、列座標に相当する座標を出力する第2の座標検出
回路、5は第1及び第2の座標検出回路3、4の出力値
から固定オフセットを取り除き、予め取り込んだ装置の
物理パラメーターから位置ずれを補正する補正演算回
路、6は補正演算回路5の出力信号の選択を行う選択回
路、7は液晶モジュール1、座標検出回路4、補正演算
回路5及び選択回路6を制御する制御回路である。
In FIG. 16, reference numeral 1 denotes a liquid crystal module. This liquid crystal module 1 has a plurality of row electrodes Y 1 to Y n and column electrodes X 1 to X m which are orthogonal to each other, and a liquid crystal layer is provided between them. The liquid crystal panel 11 includes a liquid crystal panel 11, a row electrode drive circuit 12 that drives the row electrodes of the liquid crystal panel 11, and a column electrode drive circuit 13 that drives the column electrodes. Further, 2 is a detection electrode for detecting a scanning signal of the liquid crystal panel 11, 3 is a time when the signal obtained by the detection electrode 2 reaches a maximum, and outputs coordinates corresponding to row coordinates and column coordinates. The second coordinate detection circuit 4 detects the time (rising edge, falling edge) when the signal obtained by the detection electrode 2 reaches a fixed potential level and outputs the coordinates corresponding to the row coordinates and the column coordinates. A circuit 5 is a correction arithmetic circuit that removes a fixed offset from the output values of the first and second coordinate detection circuits 3 and 4 and corrects the positional deviation from the physical parameters of the device that has been captured in advance. 6 is an output of the correction arithmetic circuit 5. A selection circuit for selecting a signal, and a control circuit 7 for controlling the liquid crystal module 1, the coordinate detection circuit 4, the correction calculation circuit 5, and the selection circuit 6.

【0137】本実施例におけるディスプレイ一体型座標
入力装置は、図11に示した構成の座標入力装置におい
て、中央部において筆圧等のために入力面が撓むことに
よって発生していた位置ずれを最初から補正することを
目的としたものである。基本的には、第2の実施例の構
成と同じ動作をするため、ここでは第2の実施例と異な
る点を中心に本実施例のディスプレイ一体型座標入力装
置について説明する。
The display-integrated coordinate input device according to the present embodiment has a positional deviation which occurs in the coordinate input device having the structure shown in FIG. The purpose is to correct from the beginning. Basically, since the same operation as the configuration of the second embodiment is performed, the display-integrated coordinate input device of the present embodiment will be described here focusing on the points different from the second embodiment.

【0138】(ピーク検出、レベル検出切り換え処理)
上述したように、ピーク検出(第1の実施例)による座
標検出では周縁部を検出することができず、レベル検出
(第2の実施例)による座標検出ではパネルの撓みによ
るペンの高さの変化のために位置ずれが発生する。
(Peak detection / level detection switching processing)
As described above, the peripheral portion cannot be detected by the coordinate detection by the peak detection (first embodiment), and the pen height due to the bending of the panel cannot be detected by the coordinate detection by the level detection (second embodiment). A positional shift occurs due to the change.

【0139】これを解決するために、基本的にはピーク
検出によって座標を検出し、ピーク検出では対応できな
い箇所に関してはレベル検出によって座標を決定する。
例えば、x軸方向であれば、第1の座標検出回路3によ
って得られた座標値をxp 、第2の座標検出回路4によ
って得られた座標値をxu (xa =xp −xwとなる点
で検出した座標)、xd (xa =xp +xw となる点で
検出した座標)としたとき、下記(数17)のように値
を切り換えることによって位置を検出する。
In order to solve this, basically, the coordinates are detected by the peak detection, and the coordinates are determined by the level detection for the parts that cannot be dealt with by the peak detection.
For example, in the x-axis direction, the coordinate value obtained by the first coordinate detection circuit 3 is x p , and the coordinate value obtained by the second coordinate detection circuit 4 is x u (x a = x p −x The position is detected by switching the values as shown in the following (Equation 17), where x is the coordinate detected at the point of w ) and x d (the coordinate detected at the point of x a = x p + x w ).

【0140】[0140]

【数17】 [Equation 17]

【0141】y軸方向であれば、第1の座標検出回路3
によって得られた座標値をyp 、第2の座標検出回路4
によって得られた座標値をyu (ya =yp −yw とな
る点で検出した座標)、yd (ya =yp +yw となる
点で検出した座標)としたとき、下記(数18)のよう
に値を切り換えることによって位置を検出する。
In the y-axis direction, the first coordinate detecting circuit 3
The coordinate value obtained by y p is the second coordinate detection circuit 4
When the coordinate value obtained was y u (y a = y p -y w become point coordinates detected by), y d (y a = y p + y w become point coordinates detected by) by the following The position is detected by switching the value as in (Equation 18).

【0142】[0142]

【数18】 [Equation 18]

【0143】このように切り換え制御することにより、
中央部においては高さの影響による位置ずれを低減する
ことができ、周辺においても位置を検出することが可能
となる。
By performing the switching control in this way,
Positional deviation due to the influence of height can be reduced in the central portion, and the position can be detected also in the periphery.

【0144】具体的には、例えば、図17に示すような
回路によって実現することができる。図17は図16に
おける第1の座標検出回路3、第2の座標検出回路4、
補正演算回路5及び選択回路6の各部を詳細に示したも
のである。ここで、第1の座標検出回路3は、検出電極
2によって検出される信号が極大となる瞬間に出力変化
するマグニチュードコンパレータ36からなる第3の検
出回路によって構成されている。また、座標検出回路4
は、検出電極2によって検出される信号がある比較電位
を超える瞬間に出力が変化するマグニチュードコンパレ
ータ41からなる第1の検出回路と、検出電極2によっ
て検出される信号がある比較電位を下回る瞬間に出力が
変化するマグニチュードコンパレータ42からなる第2
の検出回路とにより構成されている。また、補正演算回
路5は、固定のオフセットを除去するオフセット除去回
路43と、予め取り込んだ装置の物理パラメーターから
位置ずれを補正する補正回路44とにより構成されてい
る。また、選択回路6は補正演算回路5から検出電極2
の位置に応じて第1及び第2の座標検出回路3、4から
出力された3つの出力のうち1つを選択するセレクタに
よって構成されている。
Specifically, for example, it can be realized by a circuit as shown in FIG. FIG. 17 shows the first coordinate detection circuit 3, the second coordinate detection circuit 4 in FIG.
The respective parts of the correction calculation circuit 5 and the selection circuit 6 are shown in detail. Here, the first coordinate detection circuit 3 is composed of a third detection circuit including a magnitude comparator 36 that changes its output at the moment when the signal detected by the detection electrode 2 reaches its maximum. Also, the coordinate detection circuit 4
Is a first detection circuit including a magnitude comparator 41 whose output changes at the moment when the signal detected by the detection electrode 2 exceeds a certain comparison potential, and at a moment when the signal detected by the detection electrode 2 falls below the certain comparison potential. The second composed of a magnitude comparator 42 whose output changes
And a detection circuit of. The correction calculation circuit 5 is composed of an offset removal circuit 43 that removes a fixed offset and a correction circuit 44 that corrects the positional deviation based on the physical parameters of the device that have been captured in advance. In addition, the selection circuit 6 operates from the correction calculation circuit 5 to the detection electrode 2
It is configured by a selector that selects one of the three outputs output from the first and second coordinate detection circuits 3 and 4 according to the position.

【0145】以上のような回路構成を採用すれば、検出
電極2の位置に応じて、ピーク検出座標及びレベル検出
座標の3本の出力のうち1つの出力を選択することによ
り、パネルの全領域にわたって入力が可能となる。
If the circuit configuration as described above is adopted, by selecting one of the three outputs of the peak detection coordinate and the level detection coordinate according to the position of the detection electrode 2, the entire area of the panel is selected. It becomes possible to input over.

【0146】さらに、ピーク及びレベル座標の各接続部
の連続性を保つために、下記(数19)のようにし、
α、β、γの比重を図18のように制御する。
Further, in order to maintain the continuity of each connecting portion of the peak and level coordinates, the following (Equation 19) is used,
The specific gravity of α, β and γ is controlled as shown in FIG.

【0147】[0147]

【数19】 [Formula 19]

【0148】具体的には、図19に示すように、図17
の回路構成に加えて、オフセット除去回路43と補正回
路44との間に、第1の検出回路の出力と第3の検出回
路の出力の平均値を出力する第1の平均値回路46と、
第2の検出回路と第3の検出回路の出力の平均値を出力
する第2の平均値回路47とを設け、図18に示すよう
に、第1の平均値回路46及び第2の平均値回路47の
出力を前記ピーク及びレベル検出の切り換え領域に用い
ることによって実現することができる。
Specifically, as shown in FIG.
In addition to the above circuit configuration, between the offset removal circuit 43 and the correction circuit 44, a first average value circuit 46 that outputs the average value of the outputs of the first detection circuit and the third detection circuit,
A second average value circuit 47 that outputs the average value of the outputs of the second detection circuit and the third detection circuit is provided, and as shown in FIG. 18, a first average value circuit 46 and a second average value circuit are provided. This can be realized by using the output of the circuit 47 in the switching region for the peak and level detection.

【0149】このような回路構成を採用すれば、検出電
極2の位置に応じて、補正演算回路5の出力5本の出力
のうち1つの出力を選択することにより、ピーク及びレ
ベル切り換え領域においても、連続性が保たれた位置ず
れのない座標値を得ることができる。
If such a circuit configuration is adopted, one of the five outputs of the correction calculation circuit 5 is selected according to the position of the detection electrode 2 so that even in the peak and level switching regions. , It is possible to obtain coordinate values that maintain continuity and are free of positional deviation.

【0150】(高さ補正)ところで、上述した方法で
は、液晶層から筆記面(通常マトリクスパネルの保護用
に用いるアクリル板等の表面)までの距離(以下「検出
電極の高さ」という。)が一定でなければならない。も
し検出電極の高さが一定でなければ、位置合わせ(中央
の1点)時にレベル検出によって得られる座標値のオフ
セット値は実際に使用する周辺におけるオフセット値と
異なり、切り換え部で検出座標が不連続になる。従っ
て、周辺におけるオフセット値を知る必要がある。
(Height Correction) By the way, in the above-mentioned method, the distance from the liquid crystal layer to the writing surface (the surface of an acrylic plate or the like normally used for protecting the matrix panel) (hereinafter referred to as “height of detection electrode”). Must be constant. If the height of the detection electrode is not constant, the offset value of the coordinate value obtained by level detection at the time of alignment (one point in the center) is different from the offset value in the periphery actually used, and the detection coordinate is not correct at the switching unit. It will be continuous. Therefore, it is necessary to know the offset value in the periphery.

【0151】この方法として、数点で位置合わせを行
い、直接オフセット値を求める、という方法が考えられ
るが、視差補正のために行われる位置合わせに際して常
に数点の入力を行うことが必要となり、視差補正処理が
煩雑となる。
As this method, it is conceivable to perform position adjustment at several points and directly obtain the offset value, but it is necessary to always input several points at the time of position adjustment for parallax correction. Parallax correction processing becomes complicated.

【0152】このため、これを回避する他の手段とし
て、高さを検出し、予め測定したデータからオフセット
値を計算するという方法がある。実際、端部において検
出電極の高さはあまり変わることがなく、設計時にこれ
を決定することができる。このため、液晶パネルに通常
の電圧が印加されている場合の検出電極の高さ対検出座
標値の変化を示した図20に従って、ピークによって得
られる座標との差Δxuh、Δxdh、Δyuh、Δydh(以
下「オフセット値のずれ」という。)を計算し、これを
取り除く。
Therefore, as another means for avoiding this, there is a method of detecting the height and calculating the offset value from the previously measured data. In fact, the height of the detection electrode does not change much at the edges, which can be determined at design time. Therefore, according to FIG. 20, which shows the change in the height of the detection electrode versus the detected coordinate value when the normal voltage is applied to the liquid crystal panel, the differences Δx uh , Δx dh , and Δy uh from the coordinates obtained by the peaks. , Δy dh (hereinafter referred to as “offset value deviation”) is calculated and removed.

【0153】例えば、液晶層から保護用アクリル板の表
面までの距離を3mmとすれば、オフセット値のずれ
は、x座標の場合約2ドット(Δxuh、Δxdh)、y座
標の場合は約7ドット(Δyuh、Δydh)になる。
For example, when the distance from the liquid crystal layer to the surface of the protective acrylic plate is 3 mm, the offset value shift is about 2 dots (Δx uh , Δx dh ) for the x coordinate and about 2 dots for the y coordinate. It becomes 7 dots (Δy uh , Δy dh ).

【0154】このようにして得られた補正値を用いて、
下記(数20)のように変換する。
By using the correction value thus obtained,
The conversion is performed as shown below (Equation 20).

【0155】[0155]

【数20】 [Equation 20]

【0156】また、α、β、γの比重を図18のように
制御し、下記(数21)に従って座標を決定することに
より、接続部の連続性を得ることができる。
Further, by controlling the specific gravities of α, β and γ as shown in FIG. 18 and determining the coordinates according to the following (Equation 21), the continuity of the connecting portion can be obtained.

【0157】[0157]

【数21】 [Equation 21]

【0158】(電源電圧補正)ところで、前記レベル検
出において得られる検出座標は、検出電極の高さのほか
に、検出電極の傾きによっても変化するが、検出電極が
駆動電極と結合する部分の大きさを球状に近づけ、傾き
が少々変化しても結合強度が変化しないようにして対処
することにより対策することができる。
(Power Supply Voltage Correction) By the way, the detection coordinates obtained in the level detection change depending on not only the height of the detection electrode but also the inclination of the detection electrode, but the size of the portion where the detection electrode is coupled to the drive electrode is large. It is possible to take a countermeasure by making the diameter closer to a sphere so that the bond strength does not change even if the inclination changes a little.

【0159】また、駆動信号電圧(コントラスト調整ボ
リュームによって変化する)によっても信号強度が変化
する。すなわち、駆動信号電圧が大きくなるに従ってx
u はより座標値が小さくなる方向に変化し、xd はより
座標値が大きくなる方向に変化する。
The signal strength also changes with the drive signal voltage (which changes with the contrast adjustment volume). That is, x increases as the drive signal voltage increases.
u changes in the direction in which the coordinate value decreases, and x d changes in the direction in which the coordinate value increases.

【0160】この場合考えられるのは、まず、駆動条件
によって座標検出パルスの強度が変化しないような駆動
方法(この方法については後述するため、ここでは明示
しない)、又は、図21に示すように、電源電圧を監視
する電源電圧監視回路8を設け、この出力をもとに先に
得られたオフセット値のずれを補正する方法がある。
In this case, it is possible to consider first a driving method in which the intensity of the coordinate detection pulse does not change depending on the driving conditions (this method will be described later, so it is not shown here), or as shown in FIG. There is a method in which a power supply voltage monitoring circuit 8 for monitoring the power supply voltage is provided and the offset of the previously obtained offset value is corrected based on this output.

【0161】また、液晶パネル11の中央付近に検出電
極2がある時に、xp −xu 、xd−xp を検査し、駆
動信号強度を検出することもできる(検出電極の高さの
変動が少ない場合)。
[0161] Further, when in the vicinity of the center of the liquid crystal panel 11 has the detecting electrode 2, x p -x u, examines the x d -x p, it is also possible to detect the drive signal intensity (detection electrode height If there is little fluctuation).

【0162】尚、上記第1〜第3の実施例においては、
マトリクスパネルとして液晶パネルを用いた場合を例に
挙げて説明したが、必ずしも液晶パネルに限定されるも
のではなく、行方向、列方向に複数の電極を有する他の
マトリクスパネルであってもよい。
In the first to third embodiments,
Although the case where the liquid crystal panel is used as the matrix panel has been described as an example, the matrix panel is not necessarily limited to the liquid crystal panel, and another matrix panel having a plurality of electrodes in the row direction and the column direction may be used.

【0163】<第4の実施例> (ダミー電極における電圧印加法)本実施例において
は、特にマトリクスパネル上に形成されているダミー電
極に電圧を印加することにより、マトリクスパネルの端
部、特に、ダミー電極付近の検出精度の向上を図るもの
である。
<Fourth Embodiment> (Method of Applying Voltage on Dummy Electrodes) In this embodiment, by applying a voltage to the dummy electrodes formed on the matrix panel, the edge portion of the matrix panel, especially It is intended to improve the detection accuracy in the vicinity of the dummy electrode.

【0164】図39に示したように、マトリクスパネル
11の端部においては、行電極駆動回路12及び列電極
駆動回路13と接続されたタブに電極を接続するため
に、電極ピッチが狭くなり、タブ間に三角形の隙間が生
じる。このままでは、この部分は他の領域よりも多くの
光が透過することになり、見栄えが悪いために、この領
域にも他の領域と同様に電極(ダミー電極)を形成し、
漏れてくる光の量を制限するようにしている。
As shown in FIG. 39, at the end of the matrix panel 11, the electrode pitch is narrowed because the electrodes are connected to the tabs connected to the row electrode drive circuit 12 and the column electrode drive circuit 13. A triangular gap is created between the tabs. If left as it is, more light will pass through this part than in other regions, and since it will look unattractive, electrodes (dummy electrodes) are formed in this region as well as other regions.
I try to limit the amount of light that leaks.

【0165】さらに、この三角形のダミー電極に信号を
印加しない場合には、周辺電極とによって形成される結
合容量に電荷が蓄積されて発光するために、この部分の
電位を固定する必要があるが、通常は、近接した信号線
に接続され、接続された信号線と同様の信号が生じてい
る。しかし、このように大きな面積を有する部分に駆動
信号を入れると、図9aに示すような位置ずれが生じ
る。この場合には、ダミー電極を電気的に切り放し、電
位を固定する構成とすることにより、ダミー電極からの
影響を抑制することができる。
Further, when a signal is not applied to the triangular dummy electrode, electric charges are accumulated in the coupling capacitance formed by the peripheral electrodes to emit light, so that the potential of this portion must be fixed. Normally, the signal is connected to the adjacent signal line, and a signal similar to that of the connected signal line is generated. However, when a drive signal is applied to a portion having such a large area, a displacement as shown in FIG. 9a occurs. In this case, the influence of the dummy electrode can be suppressed by electrically disconnecting the dummy electrode and fixing the potential.

【0166】ところが、ダミー電極の電位を一定にする
と、同一面上の隣接電極との間の液晶が反応し、再び境
界部が発光するといった現象が発生する。この問題を解
決するために、以下のようにしてダミー電極の駆動を行
う。
However, if the potential of the dummy electrode is kept constant, the liquid crystal between the adjacent electrodes on the same surface reacts with each other, and the phenomenon that the boundary portion emits light again occurs. In order to solve this problem, the dummy electrodes are driven as follows.

【0167】図22は例えば液晶パネル11において、
図39のダミー電極付近を拡大して示した図である。図
22において、15a〜15fは列電極、19a〜19
fは行電極であり、一般に透明電極によって構成されて
いる。また、34は列電極駆動回路12へ接続するため
のタブであり、その出力端子は各々列電極15a〜15
fに接続されている。また、16は可視領域において列
電極15a〜15fの存在する所と存在しない所の輝度
差を無くすために設けられたダミー電極であり、一般に
透明電極によって構成されている。ここで、ダミー電極
16は透明電極17によって取り出され、列ダミー電極
電圧Vdmに接続されている。
FIG. 22 shows, for example, in the liquid crystal panel 11.
It is the figure which expanded and showed the dummy electrode vicinity of FIG. In FIG. 22, 15a to 15f are column electrodes, and 19a to 19f.
f is a row electrode, which is generally composed of a transparent electrode. Further, numeral 34 is a tab for connecting to the column electrode drive circuit 12, and its output terminals are respectively column electrodes 15a to 15a.
connected to f. Reference numeral 16 is a dummy electrode provided in order to eliminate the difference in brightness between the place where the column electrodes 15a to 15f are present and the place where they are not present in the visible region, and is generally composed of a transparent electrode. Here, the dummy electrode 16 is taken out by the transparent electrode 17 and is connected to the column dummy electrode voltage V dm .

【0168】図23に、列ダミー電極電圧Vdmの一例を
示す。図23において、V2 、V3は表示モード時の列
の非選択電圧、V0 、V5 は選択電圧であり、V0 >V
2 >V3 >V5 の関係にある。20aはダミー電極16
に隣接する列電極15dの電圧波形を示し、20bはダ
ミー電極16の電圧波形を示す。すなわち、ダミー電極
16には、表示期間1に電圧V3 が印加され、表示期間
2に電圧V2 が印加される。また、ダミー電極16に
は、座標検出期間に電圧V5 が印加される。
FIG. 23 shows an example of the column dummy electrode voltage V dm . In FIG. 23, V 2 and V 3 are column non-selection voltages in the display mode, V 0 and V 5 are selection voltages, and V 0 > V
2> V 3> are in a relationship of V 5. 20a is a dummy electrode 16
Shows the voltage waveform of the column electrode 15d adjacent to, and 20b shows the voltage waveform of the dummy electrode 16. That is, the voltage V 3 is applied to the dummy electrode 16 during the display period 1 and the voltage V 2 is applied during the display period 2. Further, the voltage V 5 is applied to the dummy electrode 16 during the coordinate detection period.

【0169】ダミー電極16への印加電圧を以上のよう
な波形の電圧としたことにより、ダミー電極16の電圧
成分には座標検出パルスは含まれない。このため、検出
電極2がダミー電極16の近傍に位置している場合に、
検出電極2と列電極15a〜15f又は行電極19a〜
19fとの間の静電容量結合によって座標検出パルスを
検出しようとしても、ダミー電極16がそれに隣接する
列電極15c又は15dと同一のタイミングで座標検出
パルスを発生させることはなく、そのタイミングにおけ
る信号強度だけが大きくなることはないので、その前後
のタイミングで検出される座標検出信号が歪むこともな
い。従って、有効表示領域内の座標をパネル周辺(特
に、ダミー電極16の近傍)をも含めて正確に検出する
ことができる。
Since the voltage applied to the dummy electrode 16 is the voltage having the above waveform, the voltage component of the dummy electrode 16 does not include the coordinate detection pulse. Therefore, when the detection electrode 2 is located near the dummy electrode 16,
Detection electrode 2 and column electrodes 15a to 15f or row electrodes 19a to
Even if an attempt is made to detect the coordinate detection pulse by capacitive coupling with 19f, the dummy electrode 16 does not generate the coordinate detection pulse at the same timing as the column electrode 15c or 15d adjacent thereto, and the signal at that timing is generated. Since only the intensity does not increase, the coordinate detection signal detected at the timing before and after that does not become distorted. Therefore, the coordinates in the effective display area can be accurately detected including the panel periphery (in particular, the vicinity of the dummy electrode 16).

【0170】ところで、ダミー電極16とそれに隣接す
る列電極15c又は15dとの間には一般に100μm
以上の間隔がある。そして、この場合、ダミー電極16
への印加電圧として液晶パネル11の表示モード時に用
いる交流化信号を用いているので、電圧波形20aと電
圧波形20bの実効電圧差は小さい。従って、図23に
示すような電圧を印加しても、ダミー電極16とそれに
隣接する列電極15c又は15dとの間に挟まれた液晶
がオフからオンへ応答することはないので、表示品位を
損なうこともない。
By the way, the distance between the dummy electrode 16 and the column electrode 15c or 15d adjacent thereto is generally 100 μm.
There is an interval above. In this case, the dummy electrode 16
Since the alternating signal used in the display mode of the liquid crystal panel 11 is used as the voltage applied to the voltage waveform, the effective voltage difference between the voltage waveform 20a and the voltage waveform 20b is small. Therefore, even if a voltage as shown in FIG. 23 is applied, the liquid crystal sandwiched between the dummy electrode 16 and the column electrode 15c or 15d adjacent thereto does not respond from OFF to ON, so that the display quality is improved. There is no loss.

【0171】図24に、列ダミー電極電圧Vdmの他の例
を示す。図23と同様に、21aはダミー電極16に隣
接する列電極15dの電圧波形を示し、21bはダミー
電極16の電圧波形を示す。すなわち、ダミー電極16
には、表示期間1及び座標検出期間に電圧V3 が印加さ
れ、表示期間2に電圧V2 が印加される。
FIG. 24 shows another example of the column dummy electrode voltage V dm . Similar to FIG. 23, 21a shows the voltage waveform of the column electrode 15d adjacent to the dummy electrode 16, and 21b shows the voltage waveform of the dummy electrode 16. That is, the dummy electrode 16
, The voltage V 3 is applied during the display period 1 and the coordinate detection period, and the voltage V 2 is applied during the display period 2.

【0172】ダミー電極16への印加電圧を以上のよう
な波形の電圧としても、ダミー電極16の電圧成分には
座標検出パルスは含まれない。このため、検出電極2が
ダミー電極16の近傍に位置している場合に、検出電極
2と列電極15a〜15f又は行電極19a〜19fと
の間の静電結合容量によって座標検出パルスを検出しよ
うとしても、ダミー電極16がそれに隣接する列電極1
5c又は15dと同一のタイミングで座標検出パルスを
発生させることはなく、そのタイミングにおける信号強
度だけが大きくなることはないので、その前後のタイミ
ングで検出される座標検出信号が歪むこともない。従っ
て、有効表示領域内の座標をパネル周辺(特に、ダミー
電極16の近傍)をも含めて正確に検出することができ
る。また、前記と同様の理由により、図24に示すよう
な電圧を印加しても、ダミー電極16とそれに隣接する
列電極15c又は15dとの間に挟まれた液晶がオフか
らオンへ応答することはないので、表示品位を損なうこ
ともない。
Even if the voltage applied to the dummy electrode 16 is a voltage having the above waveform, the voltage component of the dummy electrode 16 does not include the coordinate detection pulse. Therefore, when the detection electrode 2 is located near the dummy electrode 16, the coordinate detection pulse will be detected by the electrostatic coupling capacitance between the detection electrode 2 and the column electrodes 15a to 15f or the row electrodes 19a to 19f. Even if the dummy electrode 16 is adjacent to the column electrode 1
The coordinate detection pulse is not generated at the same timing as 5c or 15d, and only the signal strength at that timing is not increased, so that the coordinate detection signals detected at the timings before and after that are not distorted. Therefore, the coordinates in the effective display area can be accurately detected including the panel periphery (in particular, the vicinity of the dummy electrode 16). Further, for the same reason as above, even if a voltage as shown in FIG. 24 is applied, the liquid crystal sandwiched between the dummy electrode 16 and the column electrode 15c or 15d adjacent thereto responds from off to on. Therefore, the display quality is not impaired.

【0173】図39の液晶パネル11においては、列ダ
ミー電極16と同様に行ダミー電極(図示せず)も存在
する。図25に、行ダミー電極への印加電圧の一例を示
す。図25において、V1 、V4 は表示モード時の行の
非選択電圧、V0 、V5 は選択電圧であり、各電圧はV
0 >V1 >V4 >V5 の関係にある。また、22aは行
ダミー電極に隣接する行電極の電圧波形を示し、22b
は行ダミー電極の電圧波形を示す。すなわち、行ダミー
電極には、表示期間1及び座標検出期間に電圧V4 が印
加され、表示期間2に電圧V1 が印加される。
In the liquid crystal panel 11 of FIG. 39, row dummy electrodes (not shown) as well as column dummy electrodes 16 exist. FIG. 25 shows an example of the voltage applied to the row dummy electrodes. In FIG. 25, V 1 and V 4 are row non-selection voltages in the display mode, V 0 and V 5 are selection voltages, and each voltage is V
There is a relation of 0 > V 1 > V 4 > V 5 . 22a shows a voltage waveform of the row electrode adjacent to the row dummy electrode, and 22b
Shows the voltage waveform of the row dummy electrodes. That is, the voltage V 4 is applied to the row dummy electrodes during the display period 1 and the coordinate detection period, and the voltage V 1 is applied during the display period 2.

【0174】行ダミー電極への印加電圧を以上のような
波形の電圧とすれば、行ダミー電極の電圧成分には座標
検出パルスは含まれない。このため、検出電極2が行ダ
ミー電極の近傍に位置している場合に、検出電極2と列
電極15a〜15f又は行電極19a〜19fとの間の
静電結合容量によって座標検出パルスを検出しようとし
ても、行ダミー電極がそれに隣接する行電極と同一のタ
イミングで座標検出パルスを発生させることはなく、そ
のタイミングにおける信号強度だけが大きくなることは
ないので、その前後のタイミングで検出される座標検出
信号が歪むこともない。従って、有効表示領域内の座標
をパネル周辺(特に、行ダミー電極の近傍)をも含めて
正確に検出することができる。また、前記と同様の理由
により、図25に示すような電圧を印加しても、行ダミ
ー電極とそれに隣接する行電極との間に挟まれた液晶が
オフからオンへ応答することはないので、表示品位を損
なうこともない。
If the voltage applied to the row dummy electrodes is a voltage having the above waveform, the voltage component of the row dummy electrodes does not include the coordinate detection pulse. Therefore, when the detection electrode 2 is located near the row dummy electrode, the coordinate detection pulse will be detected by the electrostatic coupling capacitance between the detection electrode 2 and the column electrodes 15a to 15f or the row electrodes 19a to 19f. However, since the row dummy electrode does not generate the coordinate detection pulse at the same timing as the row electrode adjacent to it, only the signal strength at that timing does not increase, so the coordinates detected at the timing before and after that The detection signal is not distorted. Therefore, the coordinates in the effective display area can be accurately detected including the periphery of the panel (in particular, the vicinity of the row dummy electrode). Further, for the same reason as above, even if a voltage as shown in FIG. 25 is applied, the liquid crystal sandwiched between the row dummy electrode and the row electrode adjacent thereto does not respond from OFF to ON. , The display quality is not impaired.

【0175】<第5の実施例> (パネル構造と引き出し電極処理)本実施例は、特にマ
トリクスパネル自身の構成を変更することによって、ダ
ミー電極及びタブへの引き出し電極が原因となって劣化
する検出精度の向上を図るものである。
<Fifth Embodiment> (Panel Structure and Treatment of Lead-out Electrodes) This embodiment is deteriorated due to the dummy electrodes and the lead-out electrodes to the tabs, especially by changing the configuration of the matrix panel itself. It is intended to improve the detection accuracy.

【0176】図26は本発明に係るディスプレイ一体型
座標入力装置の第5の実施例を示す斜視図であり、特に
マトリクスパネル部分の詳細な構成を示している。図2
6において、マトリクスパネル11は、例えば480×
320ドットのSTN型液晶パネルであり、その表面に
は、1mm程度の間隙をもって合わせられた保護板が設
けられている(自明につき図示を省略する)。マトリク
スパネル11は、図中上側に配置された第1のガラス基
板310と、下側に配置された第2のガラス基板320
と、第1のガラス基板310と第2のガラス基板320
との間に設けられた液晶層35とを具備し、第1及び第
2のガラス基板310、320の周辺部をシール樹脂部
でシールすることにより構成されている。尚、シール部
分を一点鎖線33で示す。第1のガラス基板310の上
には、第1の所定方向に第1の所定ピッチで配列された
複数の電極X1 、X2 、・・Xn からなる列電極15が
形成されている。一方、第2のガラス基板320の上に
は、第1の所定方向と直交する第2の所定方向に第2の
所定ピッチ(一般には、第1の所定ピッチと同じピッ
チ)で配列された複数の電極Y1 、Y2 、・・Yn から
なる行電極19が形成されている。
FIG. 26 is a perspective view showing a fifth embodiment of the display-integrated coordinate input device according to the present invention, and particularly shows the detailed structure of the matrix panel portion. Figure 2
6, the matrix panel 11 is, for example, 480 ×
This is a 320-dot STN liquid crystal panel, and a protective plate is provided on the surface of the STN liquid crystal panel with a gap of about 1 mm (illustration is omitted for clarity). The matrix panel 11 includes a first glass substrate 310 arranged on the upper side and a second glass substrate 320 arranged on the lower side in the figure.
And a first glass substrate 310 and a second glass substrate 320.
And a liquid crystal layer 35 provided between the first and second glass substrates 310 and 320, and the peripheral portions of the first and second glass substrates 310 and 320 are sealed with a sealing resin portion. The sealed portion is indicated by the one-dot chain line 33. A column electrode 15 is formed on the first glass substrate 310. The column electrode 15 is composed of a plurality of electrodes X 1 , X 2 , ... X n arranged in a first predetermined direction at a first predetermined pitch. On the other hand, a plurality of second glass substrates 320 are arranged at a second predetermined pitch (generally, the same pitch as the first predetermined pitch) in a second predetermined direction orthogonal to the first predetermined direction. Row electrodes 19 composed of the electrodes Y 1 , Y 2 , ..., Y n are formed.

【0177】第1及び第2のガラス基板310、320
の上で、列電極15と行電極19とが空間的に重なって
いる部分が表示領域32に相当し、それ以外の部分は非
表示領域に相当する。第1のガラス基板310の第1の
所定方向に直交する端部において、所定本数の列電極1
5ごとに1つのタブ34が設けられ、全体として複数の
タブ34が第1の所定方向に配列されている。タブ34
は図1に示す列電極駆動回路13と列電極15とを接続
するためのものであり、タブ34の上の接続端子等のピ
ッチは列電極15の第1のピッチとは異なるピッチであ
り、第1のピッチよりも間隔が狭い。そのため、第1の
ガラス基板310の上の非表示領域において、各列電極
15とタブ34の接続端子等とを接続するために、タブ
34の接続端子等と等しいピッチの平行な接続電極31
3と、接続電極313と列電極15とを接続する非平行
な(斜の)引き出し電極312等が形成されている。同
様に、第2のガラス基板320の第2の所定方向に直交
する端部において、所定本数の行電極19ごとに1つの
タブ34が設けられ、全体として複数のタブ34が第2
の所定方向に配列されている。このタブ34は図1に示
す行電極駆動回路12と行電極19とを接続するための
ものであり、タブ34の上の接続端子等のピッチは行電
極19の第2のピッチとは異なるピッチである。第2の
ガラス基板320の上の非表示領域において、各行電極
19とタブ34の接続端子とを接続するために、タブ3
4の接続端子と等しいピッチの平行な接続電極323
と、接続電極323と行電極19とを接続する非平行な
(斜の)引き出し電極322等が形成されている。行電
極19及び列電極15は、それらの表示領域32におけ
るピッチを維持したまま、非表示領域における少なくと
もシール部33の近傍まで屈曲点なく引き出し、シール
部33の下部において引き出し電極部312、322に
接続した構成を有する。この場合、第1及び第2のガラ
ス基板310、320の表面積による制約及びタブ34
のピッチとの整合性等を考慮すると、第1及び第2のガ
ラス基板310、320の上の2つのタブ34の隣接部
分近傍には、従来例に見られたような三角形状のダミー
電極部は形成する必要がなくなる。尚、本実施例におけ
るディスプレイ一体型座標入力装置の動作は、従来例の
動作と基本的に同じである。
First and second glass substrates 310 and 320
In the above, the portion where the column electrode 15 and the row electrode 19 spatially overlap corresponds to the display area 32, and the other portion corresponds to the non-display area. At the end portion of the first glass substrate 310 orthogonal to the first predetermined direction, a predetermined number of column electrodes 1
One tab 34 is provided for every five, and the plurality of tabs 34 are arranged in the first predetermined direction as a whole. Tab 34
Is for connecting the column electrode drive circuit 13 and the column electrode 15 shown in FIG. 1, and the pitch of the connection terminals on the tab 34 is different from the first pitch of the column electrode 15, The interval is narrower than the first pitch. Therefore, in the non-display area on the first glass substrate 310, in order to connect each column electrode 15 to the connection terminals of the tabs 34, etc., the parallel connection electrodes 31 of the same pitch as the connection terminals of the tabs 34 are connected.
3 and non-parallel (oblique) lead-out electrodes 312 that connect the connection electrodes 313 and the column electrodes 15 are formed. Similarly, at the end portion of the second glass substrate 320 orthogonal to the second predetermined direction, one tab 34 is provided for each of the predetermined number of row electrodes 19, and the plurality of tabs 34 are secondly provided as a whole.
Are arranged in a predetermined direction. The tab 34 is for connecting the row electrode drive circuit 12 and the row electrode 19 shown in FIG. 1, and the pitch of the connection terminals on the tab 34 is different from the second pitch of the row electrode 19. Is. In the non-display area on the second glass substrate 320, in order to connect each row electrode 19 and the connection terminal of the tab 34, the tab 3
4 parallel connection electrodes 323 with the same pitch as the connection terminals
And non-parallel (oblique) lead-out electrodes 322 connecting the connection electrodes 323 and the row electrodes 19 are formed. The row electrodes 19 and the column electrodes 15 are led out without bending points to at least the vicinity of the seal portion 33 in the non-display area while maintaining the pitch in the display area 32, and are drawn to the lead electrode portions 312 and 322 below the seal portion 33. It has a connected configuration. In this case, the constraints due to the surface area of the first and second glass substrates 310, 320 and the tab 34.
In consideration of the matching with the pitch of the first and second glass substrates 310 and 320, a dummy electrode portion having a triangular shape as seen in the conventional example is provided in the vicinity of a portion adjacent to the two tabs 34. Need not be formed. The operation of the display-integrated coordinate input device in this embodiment is basically the same as that of the conventional example.

【0178】次に、本実施例によるディスプレイ一体型
座標入力装置の特性を図26、図27を参照しながら説
明する。最初に、行電極方向をY、列電極方向をXとす
る。図26におけるマトリクスパネルである液晶パネル
11の中央付近に検出電極2を指示した場合、従来例で
も示したように、X座標、Y座標共に1ドット程度の精
度で座標検出を行うことができる。
Next, the characteristics of the display-integrated coordinate input device according to this embodiment will be described with reference to FIGS. First, the row electrode direction is Y and the column electrode direction is X. When the detection electrode 2 is designated near the center of the liquid crystal panel 11 which is the matrix panel in FIG. 26, the coordinate detection can be performed with an accuracy of about 1 dot for both the X coordinate and the Y coordinate, as shown in the conventional example.

【0179】次に、検出電極2を引き出し電極付近、す
なわち、液晶パネル11の端部に移動させた場合の検出
座標について考える。例えば、図26中における液晶パ
ネル11のライン500の上を、検出電極2をX方向に
移動させたときの、列電極15のX方向に関する検出信
号の座標検出波形のピーク位置と従来例との比較結果を
図27に示す。図27において、例えば座標検出信号の
周波数を3MHzとすれば、従来のディスプレイ一体型
座標入力装置では、ダミー電極、引き出し電極等の影響
により、リニアリティについてX方向に約8ドットに相
当する検出精度の悪化が生じている。これに対し、本実
施例におけるディスプレイ一体型座標入力装置では、パ
ネル中央付近と同様に、ペン(検出電極)位置と検出位
置のリニアリティが1ドット以下の精度で保持されてい
ることが分かる。上記結果より、本実施例におけるマト
リクスパネルを用いたディスプレイ一体型座標入力装置
では、パネル中央付近だけではなくパネル端部において
も、良好な座標検出精度を実現することができる。この
ことは、ウィンドウズ等の比較的端部付近の座標読み取
り能力を必要とするソフトを使用する場合に、特に有効
である。
Next, consider the detection coordinates when the detection electrode 2 is moved to the vicinity of the extraction electrode, that is, to the end of the liquid crystal panel 11. For example, when the detection electrode 2 is moved in the X direction on the line 500 of the liquid crystal panel 11 in FIG. 26, the peak position of the coordinate detection waveform of the detection signal in the X direction of the column electrode 15 and the conventional example. The comparison result is shown in FIG. In FIG. 27, if the frequency of the coordinate detection signal is set to 3 MHz, for example, in the conventional coordinate device with a display-integrated type, due to the influence of the dummy electrode, the extraction electrode, etc., the linearity of the detection accuracy equivalent to about 8 dots is obtained. Deterioration is occurring. On the other hand, in the display-integrated coordinate input device according to the present embodiment, the linearity between the pen (detection electrode) position and the detection position is maintained with an accuracy of 1 dot or less, as in the vicinity of the panel center. From the above results, the display-integrated coordinate input device using the matrix panel of the present embodiment can realize good coordinate detection accuracy not only near the center of the panel but also at the edge of the panel. This is particularly effective when using software such as Windows that requires the ability to read coordinates near the edges.

【0180】以上のように本実施例によれば、マトリク
スパネルにおける行電極19のタブ34への引き出し電
極322と列電極15のタブ34への引き出し電極31
2が、表示領域32における行電極19と列電極15の
ピッチを保持したまま、マトリクスパネルにおけるシー
ル部33の近傍まで屈曲点なく引き出されるように構成
することにより、構造上、三角形状のダミー電極部分が
消失し、さらに、ストレートに電極を引き出すことがで
きる。このため、電極の形状に依存して座標検出精度が
低下するといった問題が解消され、パネル全面にわたっ
て良好な座標検出精度を有するディスプレイ一体型座標
入力装置を実現することができる。
As described above, according to the present embodiment, the extraction electrode 322 of the row electrode 19 to the tab 34 and the extraction electrode 31 of the column electrode 15 to the tab 34 in the matrix panel.
2 is drawn out to the vicinity of the seal portion 33 in the matrix panel without a bending point while maintaining the pitch of the row electrodes 19 and the column electrodes 15 in the display region 32, so that the dummy electrodes having a triangular shape in structure. The part disappears, and the electrode can be pulled out straight. Therefore, the problem that the coordinate detection accuracy is lowered depending on the shape of the electrode is solved, and a display-integrated coordinate input device having good coordinate detection accuracy over the entire panel can be realized.

【0181】<第6の実施例>本実施例は、第5の実施
例と同様、特にマトリクスパネル自身の構成を変更する
ことによって、ダミー電極及びタブへの引き出し電極が
原因となって劣化する検出精度の向上を図るものであ
る。
<Sixth Embodiment> Similar to the fifth embodiment, this embodiment is deteriorated due to the dummy electrodes and the lead electrodes to the tabs, especially by changing the configuration of the matrix panel itself. It is intended to improve the detection accuracy.

【0182】図28は本発明に係るディスプレイ一体型
座標入力装置の第6の実施例を示す斜視図であり、特に
マトリクスパネル部分の詳細な構成を示している。図2
8において、マトリクスパネル11は、例えば480×
320ドットのSTN型液晶パネルであり、その表面に
は、1mm程度の間隙をもって合わせられた保護板が設
けられている(自明につき図示を省略する)。マトリク
スパネル11は、図中上側に配置された第1のガラス基
板310と、下側に配置された第2のガラス基板320
と、第1のガラス基板310と第2のガラス基板320
との間に設けられた液晶層35とを具備し、第1及び第
2のガラス基板310、320の周辺部をシール樹脂部
でシールすることによって構成されている(シール部分
を33とする)。第1のガラス基板310の上には、第
1の所定方向に第1の所定ピッチで配列された複数の電
極X1 、X2 、・・Xn からなる列電極15が形成され
ている。一方、第2のガラス基板320の上には、第1
の所定方向と直交する第2の所定方向に第2の所定ピッ
チ(一般には、第1の所定ピッチと同じピッチ)で配列
された複数の電極Y1 、Y2 、・・Yn からなる行電極
19が形成されている。
FIG. 28 is a perspective view showing a sixth embodiment of the display-integrated coordinate input device according to the present invention, and particularly shows the detailed structure of the matrix panel portion. Figure 2
8, the matrix panel 11 is, for example, 480 ×
This is a 320-dot STN liquid crystal panel, and a protective plate is provided on the surface of the STN liquid crystal panel with a gap of about 1 mm (illustration is omitted for clarity). The matrix panel 11 includes a first glass substrate 310 arranged on the upper side and a second glass substrate 320 arranged on the lower side in the figure.
And a first glass substrate 310 and a second glass substrate 320.
And a liquid crystal layer 35 provided between the first and second glass substrates 310 and 320 are sealed by a sealing resin portion (the sealing portion is 33). . A column electrode 15 is formed on the first glass substrate 310. The column electrode 15 is composed of a plurality of electrodes X 1 , X 2 , ... X n arranged in a first predetermined direction at a first predetermined pitch. On the other hand, the first glass is on the second glass substrate 320.
Of a plurality of electrodes Y 1 , Y 2 , ..., Y n arranged at a second predetermined pitch (generally the same pitch as the first predetermined pitch) in a second predetermined direction orthogonal to the predetermined direction of The electrode 19 is formed.

【0183】第1及び第2のガラス基板310、320
の上で、列電極15と行電極19とが空間的に重なって
いる部分が表示領域32に相当し、それ以外の部分は非
表示領域に相当する。第1のガラス基板310の第1の
所定方向に直交する端部において、所定本数の列電極1
5ごとに1つのタブ34が設けられ、全体として複数の
タブ34が第1の所定方向に配列されている。タブ34
は図1に示す列電極駆動回路13と列電極15とを接続
するためのものであり、タブ34の上の接続端子等のピ
ッチは列電極15の第1のピッチとは異なるピッチであ
り、第1のピッチよりも間隔が狭い。そのため、第1の
ガラス基板310の上の非表示領域において、各列電極
15とタブ34の接続端子等とを接続するために、タブ
34の接続端子等と等しいピッチの平行な接続電極31
3と、接続電極313と列電極15とを接続する非平行
な(斜の)引き出し電極312等が形成されている。同
様に、第2のガラス基板320の第2の所定方向に直交
する端部において、所定本数の行電極19ごとに1つの
タブ34が設けられ、全体として複数のタブ34が第2
の所定方向に配列されている。このタブ34は図1に示
す行電極駆動回路12と行電極19とを接続するための
ものであり、タブ34の上の接続端子等のピッチは列電
極15の第2のピッチとは異なるピッチである。第2の
ガラス基板320の上の非表示領域において、各行電極
19とタブ34の接続端子とを接続するために、タブ3
4の接続端子と等しいピッチの平行な接続電極323
と、接続電極223と行電極19とを接続する非平行な
(斜の)引き出し電極322等が形成されている。ま
た、第1及び第2のガラス基板310、320の上の2
つのタブ34の隣接部分近傍には、従来例と同様の三角
形状のダミー電極16が形成されている。この第1及び
第2のガラス基板310、320の上の各電極の形状は
図39に示した従来例とほぼ同様である。また、マトリ
クスパネル11を保護するため、表示領域32の外部の
非表示領域上に透明な保護板340が1mm程度の間隔
をもって設けられている。保護板340は、マトリクス
パネル11のパネル面の非表示領域部分にシールド用の
導電性樹脂を塗布したものであり、グランド端子(図示
せず)に接続された構造となっている。尚、本実施例に
おけるディスプレイ一体型座標入力装置の動作は、従来
例の動作と基本的に同じである。
First and second glass substrates 310 and 320
In the above, the portion where the column electrode 15 and the row electrode 19 spatially overlap corresponds to the display area 32, and the other portion corresponds to the non-display area. At the end portion of the first glass substrate 310 orthogonal to the first predetermined direction, a predetermined number of column electrodes 1
One tab 34 is provided for every five, and the plurality of tabs 34 are arranged in the first predetermined direction as a whole. Tab 34
Is for connecting the column electrode drive circuit 13 and the column electrode 15 shown in FIG. 1, and the pitch of the connection terminals on the tab 34 is different from the first pitch of the column electrode 15, The interval is narrower than the first pitch. Therefore, in the non-display area on the first glass substrate 310, in order to connect each column electrode 15 to the connection terminals of the tabs 34, etc., the parallel connection electrodes 31 of the same pitch as the connection terminals of the tabs 34 are connected.
3 and non-parallel (oblique) lead-out electrodes 312 that connect the connection electrodes 313 and the column electrodes 15 are formed. Similarly, at the end portion of the second glass substrate 320 orthogonal to the second predetermined direction, one tab 34 is provided for each of the predetermined number of row electrodes 19, and the plurality of tabs 34 are secondly provided as a whole.
Are arranged in a predetermined direction. The tab 34 is for connecting the row electrode drive circuit 12 and the row electrode 19 shown in FIG. 1, and the pitch of the connection terminals on the tab 34 is different from the second pitch of the column electrode 15. Is. In the non-display area on the second glass substrate 320, in order to connect each row electrode 19 and the connection terminal of the tab 34, the tab 3
4 parallel connection electrodes 323 with the same pitch as the connection terminals
And non-parallel (oblique) lead electrodes 322 for connecting the connection electrodes 223 and the row electrodes 19 are formed. In addition, 2 on the first and second glass substrates 310 and 320
A triangular dummy electrode 16 similar to the conventional example is formed in the vicinity of the adjacent portion of the two tabs 34. The shape of each electrode on the first and second glass substrates 310 and 320 is almost the same as that of the conventional example shown in FIG. Further, in order to protect the matrix panel 11, a transparent protective plate 340 is provided on the non-display area outside the display area 32 with a space of about 1 mm. The protective plate 340 is formed by applying a conductive resin for shielding to the non-display area portion of the panel surface of the matrix panel 11, and has a structure connected to a ground terminal (not shown). The operation of the display-integrated coordinate input device in this embodiment is basically the same as that of the conventional example.

【0184】次に、本実施例によるディスプレイ一体型
座標入力装置の特性を図27、図28及び図29を参照
しながら説明する。最初に、行電極方向をY、列電極方
向をXとする。図28におけるマトリクスパネル11の
中央付近に検出電極2を指示した場合、従来例と同様
に、X座標、Y座標共に1ドット程度の精度で座標検出
を行うことができる。次に、検出電極2を図28の引き
出し電極312付近、すなわち、マトリクスパネル11
の端部に移動させた場合、例えば、図28中のマトリク
スパネル11の上のライン600の上を、検出電極2を
Y方向に移動させたときのX方向に関する座標検出波形
のピーク位置と従来例との比較結果を図29に示す。こ
こで、例えば座標検出信号の周期を3MHzとすれば、
従来例では、表示領域部2から上記引き出し電極部31
2に近づくにつれて、図中の実線X方向へ最大3.6ド
ットのリニアリティの悪化が生じ、また、ライン600
の上の対応する各電極形状に依存してリニアリティの変
化が生じていた。これに対し、シールドを施した構成で
ある本実施例のディスプレイ一体型座標入力装置では、
図中□のマークで示したように、パネル中央付近と同様
に、ペン(検出電極)位置と検出位置のリニアリティ変
化は最大1ドット程度となり、座標検出精度が向上して
いることが分かる。同様に、図28中のマトリクスパネ
ル11のライン500の上を、検出電極2をX方向に移
動させたときの座標検出値に関しても、図27に示すよ
うに前記と同じ結果が得られる。
The characteristics of the display-integrated coordinate input device according to this embodiment will be described with reference to FIGS. 27, 28 and 29. First, the row electrode direction is Y and the column electrode direction is X. When the detection electrode 2 is designated near the center of the matrix panel 11 in FIG. 28, coordinate detection can be performed with an accuracy of about 1 dot for both the X coordinate and the Y coordinate, as in the conventional example. Next, the detection electrode 2 is connected in the vicinity of the extraction electrode 312 of FIG. 28, that is, the matrix panel 11
28, the peak position of the coordinate detection waveform in the X direction when the detection electrode 2 is moved in the Y direction and the position above the line 600 on the matrix panel 11 in FIG. The result of comparison with the example is shown in FIG. Here, for example, if the cycle of the coordinate detection signal is 3 MHz,
In the conventional example, the extraction electrode portion 31 is provided from the display area portion 2
As the value approaches 2, the linearity deteriorates by a maximum of 3.6 dots in the X direction of the solid line, and the line 600
There was a change in linearity depending on the shape of each corresponding electrode above. On the other hand, in the display-integrated coordinate input device of the present embodiment, which is a shielded structure,
As indicated by the □ mark in the figure, the linearity change between the pen (detection electrode) position and the detection position is about 1 dot at maximum, as in the vicinity of the center of the panel, and it can be seen that the coordinate detection accuracy is improved. Similarly, with respect to the coordinate detection value when the detection electrode 2 is moved in the X direction on the line 500 of the matrix panel 11 in FIG. 28, the same result as above can be obtained as shown in FIG.

【0185】以上のように本実施例によれば、行電極1
9と列電極15が表示領域32以外の非表示領域におけ
るタブ34への引出し電極312、322の部分を、検
出電極2に対して導電性膜で電気的にシールドすること
により、マトリクスパネル11の電極パターンが従来と
ほぼ同様の場合であっても、ダミー電極部16と引き出
し電極部312、322における座標検出パルスを検出
電極2で検出することはなくなる。このため、結果とし
て、座標検出精度の低下を防止することができ、パネル
全面にわたって良好な座標検出精度を有するディスプレ
イ一体型座標入力装置を実現することができる。
As described above, according to this embodiment, the row electrode 1
9 and the column electrode 15 electrically shield the portions of the extraction electrodes 312, 322 to the tab 34 in the non-display area other than the display area 32 with respect to the detection electrode 2 by a conductive film, and thus the matrix panel 11 Even when the electrode pattern is almost the same as the conventional one, the detection electrode 2 does not detect the coordinate detection pulse in the dummy electrode portion 16 and the extraction electrode portions 312 and 322. As a result, it is possible to prevent the coordinate detection accuracy from deteriorating, and it is possible to realize a display-integrated coordinate input device having good coordinate detection accuracy over the entire panel.

【0186】このことは、ウィンドウズ等の比較的端部
付近の座標読み取り能力を必要とするソフトを使用する
場合に、特に有効である。尚、第5及び第6の実施例に
おいては、マトリクスパネルとして、STN型液晶パネ
ルを使用した場合を例に挙げて説明したが、本発明はこ
れらに限定されるものではない。例えば、STN型以外
のマトリクスパネル、ELパネル、プラズマディスプレ
イパネル等その他の種類のマトリクスパネルを使用して
も、同様に適用できることはいうまでもない。
This is particularly effective when using software such as Windows that requires the ability to read coordinates near the edges relatively. In the fifth and sixth embodiments, the case where the STN type liquid crystal panel is used as the matrix panel has been described as an example, but the present invention is not limited to these. Needless to say, the same applies to the case of using a matrix panel other than the STN type, an EL panel, a plasma display panel, and other types of matrix panels.

【0187】<第7の実施例>本実施例では、特に座標
検出期間に用いる走査パルスの駆動方法及びそれを実現
するための構成について述べる。
<Seventh Embodiment> In this embodiment, a method of driving a scanning pulse used particularly in the coordinate detection period and a configuration for realizing the method will be described.

【0188】図30は本発明に係るディスプレイ一体型
座標入力装置の第7の実施例のマトリクスパネルの電極
群に印加される電圧波形を示す図である。図30におい
て、Tw は表示期間、Td は検出期間であり、Tw >>
d である。また、t1 は表示期間Tw における1ライ
ンの走査期間、t2 は検出期間T d における1ラインの
走査期間であり、t1 >>t2 である。また、R1 、R
2、Rm は行電極に印加される波形を示し、S1
2 、Sn は列電極に印加される波形を示す。
FIG. 30 shows a display integrated type according to the present invention.
Electrodes of matrix panel of seventh embodiment of coordinate input device
It is a figure which shows the voltage waveform applied to a group. Figure 30 Smell
TwIs the display period, TdIs the detection period, Tw>>
TdIs. Also, t1Is the display period Tw1 rai in
Scanning period, t2Is the detection period T dOf one line in
Scanning period, t1>> t2Is. Also, R1, R
2, RmRepresents the waveform applied to the row electrode, and S1,
S2, SnShows the waveform applied to the column electrodes.

【0189】表示期間Tw において、行電極群には、選
択時にV0 又はV5 レベルの電圧を印加し、非選択時に
1 又はV4 レベルの電圧を印加する。また、列電極群
には例えば表示がONであれば、V0 又はV5 レベルの
電圧を印加し、OFFであれば、V2 又はV3 レベルの
電圧を印加する。
In the display period T w , the voltage of V 0 or V 5 level is applied to the row electrode group when selected, and the voltage of V 1 or V 4 level is applied when not selected. Further, for example, when the display is ON, a voltage of V 0 or V 5 level is applied to the column electrode group, and when the display is OFF, a voltage of V 2 or V 3 level is applied.

【0190】一方、検出期間Td においては、行電極群
及び列電極群に順次検出用走査パルスが印加される。検
出用走査パルスとしては、その振幅が表示の駆動条件に
関わらず一定の値となるように、選択時にVd 、非選択
時にV5 を印加する。
On the other hand, in the detection period T d , the scanning pulse for detection is sequentially applied to the row electrode group and the column electrode group. As the scanning pulse for detection, V d is applied at the time of selection and V 5 is applied at the time of non-selection so that the amplitude has a constant value regardless of the driving condition of the display.

【0191】図31は本実施例におけるディスプレイ一
体型座標入力装置の液晶駆動電源回路の一例を示したも
のである。図31に示すように、この液晶駆動電源回路
は、表示用液晶駆動電圧VLCD を、液晶の駆動に使用さ
れる電圧V0 、V1 、V2 、V3 、V4 、V5 に分圧す
るための抵抗r、Rとオペアンプ201、202、20
3、204、205を備えている。尚、温度変化等によ
って液晶ディスプレイの駆動条件が変化した場合には、
表示用液晶駆動電圧VLCD を変化させることにより、電
圧V0 〜V5 を変化させて表示の最適化を図ることがで
きる。また、この液晶駆動電源回路には、スイッチング
回路206が設けられており、スイッチング回路206
の出力は液晶駆動回路のV0 に接続されている。そし
て、切り換え信号により、表示期間Tw と検出期間Td
でスイッチング回路206からの出力電圧をVLCD ある
いは検出用液晶駆動電圧Vd に切り換えることができる
ようにされている。このように構成することにより、表
示期間Tw においては、マトリクスパネルの駆動条件に
応じてVLCD を変化させた表示用駆動パルスを印加し
て、最適な表示を得ることができる一方、検出期間Td
においては、常に一定の振幅値を有する電圧Vd を検出
用走査パルスとして印加することができる。その結果、
検出信号の強度が表示のための駆動条件の変化に影響さ
れることはなく、安定した検出を行うことができる。
FIG. 31 shows an example of a liquid crystal driving power supply circuit of the display-integrated coordinate input device in this embodiment. As shown in FIG. 31, this liquid crystal drive power supply circuit divides the display liquid crystal drive voltage V LCD into the voltages V 0 , V 1 , V 2 , V 3 , V 4 , V 5 used for driving the liquid crystal. Resistors r and R for compressing and operational amplifiers 201, 202, 20
3, 204, 205 are provided. If the driving conditions of the liquid crystal display change due to temperature changes, etc.,
By changing the display liquid crystal drive voltage V LCD , it is possible to optimize the display by changing the voltages V 0 to V 5 . A switching circuit 206 is provided in this liquid crystal drive power supply circuit, and the switching circuit 206
The output of is connected to V 0 of the liquid crystal drive circuit. Then, according to the switching signal, the display period T w and the detection period T d
The output voltage from the switching circuit 206 can be switched to V LCD or the detection liquid crystal drive voltage V d . With this configuration, in the display period T w , the display drive pulse in which V LCD is changed according to the drive condition of the matrix panel can be applied to obtain an optimum display, while the display period is detected. T d
In the above, the voltage V d having a constant amplitude value can always be applied as the scanning pulse for detection. as a result,
The strength of the detection signal is not affected by changes in the driving conditions for display, and stable detection can be performed.

【0192】尚、本実施例においては、液晶駆動回路の
出力電圧が0V以上である場合を例に挙げて説明した
が、液晶駆動回路によっては正極性のレベルだけでなく
負極性のレベルの電圧を出力するタイプのものも存在す
る。図32は本実施例におけるディスプレイ一体型座標
入力装置の液晶駆動電源回路の別の一例を示したもので
ある。図32において、r、Rは抵抗、301、30
2、303、304、305はオペアンプ、306はス
イッチング回路、VLCD は表示用液晶駆動電圧、V d
検出用液晶駆動電圧を示す。この場合、負極性側の電圧
を変化させて、駆動電圧を変化させるために、スイッチ
ング回路306の出力は液晶駆動回路のV5に接続され
ている。
In this embodiment, the liquid crystal drive circuit
The case where the output voltage is 0 V or higher has been described as an example.
However, depending on the liquid crystal drive circuit, not only the level of positive polarity
There is also a type that outputs a negative voltage level.
It FIG. 32 is a display-integrated coordinate in this embodiment.
It shows another example of the liquid crystal drive power supply circuit of the input device.
is there. In FIG. 32, r and R are resistors and 301 and 30.
2, 303, 304, and 305 are operational amplifiers, and 306 is a switch.
Itching circuit, VLCDIs the liquid crystal drive voltage for display, V dIs
The liquid crystal drive voltage for detection is shown. In this case, the negative voltage
Switch to change the drive voltage
The output of the driving circuit 306 is V of the liquid crystal drive circuit.FiveConnected to
ing.

【0193】図33は本実施例におけるディスプレイ一
体型座標入力装置の液晶駆動電源回路のさらに別の一例
を示したものである。図33において、r、Rは抵抗、
401、402、403、404、405はオペアン
プ、406はスイッチング回路、VLCD は表示用液晶駆
動電圧、Vd は検出用液晶駆動電圧を示す。この場合、
スイッチング回路406は、VLCD とオペアンプ401
との間に設けられている。そして、切り換え信号によ
り、液晶駆動回路のV0 への入力電圧のみを検出用液晶
駆動電圧Vd に切り換えることができるようにされてい
る。このように構成することにより、上記と同様の効果
を得ることができる。
FIG. 33 shows still another example of the liquid crystal drive power supply circuit of the display-integrated coordinate input device of this embodiment. In FIG. 33, r and R are resistors,
Reference numerals 401, 402, 403, 404, and 405 denote operational amplifiers, 406 denotes a switching circuit, V LCD denotes a display liquid crystal drive voltage, and V d denotes a detection liquid crystal drive voltage. in this case,
The switching circuit 406 includes a V LCD and an operational amplifier 401.
It is provided between and. Then, by the switching signal, only the input voltage to V 0 of the liquid crystal drive circuit can be switched to the detection liquid crystal drive voltage V d . With this configuration, the same effect as above can be obtained.

【0194】ところで、液晶駆動回路においては、例え
ば、入力される液晶駆動電圧のレベルにV0 >V1 、V
2 >V3 、V4 >V5 という使用条件を設定するのが一
般的であり、この場合には、Vd >V1 、V2 、V3
4 、V5 を満たす必要がある。従って、Vd の値をV
LCD が設定可能な値の最大値以上に設定しておけば、こ
の使用条件を常に満足させることができる。
By the way, in the liquid crystal drive circuit, for example, V 0 > V 1 , V
It is general to set the use conditions of 2 > V 3 , V 4 > V 5 , and in this case, V d > V 1 , V 2 , V 3 ,
It is necessary to satisfy V 4 and V 5 . Therefore, the value of V d
This usage condition can always be satisfied if the LCD is set to be equal to or higher than the maximum value that can be set.

【0195】また、負極性の出力の液晶駆動回路を使用
する場合についても、同様に考えることができる。図3
4は本実施例におけるディスプレイ一体型座標入力装置
の液晶駆動電源回路のさらに別の一例を示したものであ
る。図34において、r、Rは抵抗、5010、502
0、5030、5040、5050はオペアンプ、50
60はスイッチング回路、VLCD は表示用液晶駆動電
圧、Vd は検出用液晶駆動電圧を示す。この場合、負極
性側の電圧を変化させて、駆動電圧を変化させるため
に、VLCD は液晶駆動回路のV5 に接続されている。ま
た、スイッチング回路5060は、VLCD とオペアンプ
5050との間に設けられている。そして、切り換え信
号により、液晶駆動回路のV5 への入力電圧のみを検出
用液晶駆動電圧Vd に切り換えることができるようにさ
れている。このように構成することにより、上記と同様
の効果を得ることができる。
Similar considerations can be applied to the case where a liquid crystal drive circuit having a negative output is used. Figure 3
4 shows still another example of the liquid crystal drive power supply circuit of the display-integrated coordinate input device in this embodiment. In FIG. 34, r and R are resistors and 5010 and 502.
0, 5030, 5040, 5050 are operational amplifiers, 50
Reference numeral 60 represents a switching circuit, V LCD represents a display liquid crystal drive voltage, and V d represents a detection liquid crystal drive voltage. In this case, V LCD is connected to V 5 of the liquid crystal drive circuit in order to change the voltage on the negative polarity side and change the drive voltage. The switching circuit 5060 is provided between the V LCD and the operational amplifier 5050. Then, by the switching signal, only the input voltage to V 5 of the liquid crystal drive circuit can be switched to the detection liquid crystal drive voltage V d . With this configuration, the same effect as above can be obtained.

【0196】この場合には、Vd <V4 、V3 、V2
1 、V0 を満たすようにVd を設定する必要がある。
d をVLCD が設定可能な最小値以下となるように設定
しておけば、この条件を常に満足させることができる。
In this case, V d <V 4 , V 3 , V 2 ,
It is necessary to set V d so as to satisfy V 1 and V 0 .
If V d is set to be equal to or less than the minimum value that V LCD can set, this condition can always be satisfied.

【0197】尚、以上のいずれの例についても言えるこ
とであるが、切り換えるべき電圧レベルは本実施例のみ
に限定されず、検出期間の検出用走査パルスの振幅値が
一定で、かつ、液晶駆動回路の使用条件を満足するもの
であればよい。
As in any of the above examples, the voltage level to be switched is not limited to this embodiment, and the amplitude value of the detection scanning pulse in the detection period is constant and the liquid crystal driving is performed. Any circuit may be used as long as it satisfies the usage conditions of the circuit.

【0198】<第8の実施例>本実施例は、上記スイッ
チング回路を具備した液晶駆動電源回路を行電極駆動回
路及び列電極駆動回路の内部に設けた構成例について示
したものである。
<Eighth Embodiment> In this embodiment, a liquid crystal drive power supply circuit having the above switching circuit is provided inside a row electrode drive circuit and a column electrode drive circuit.

【0199】図36は本発明に係るディスプレイ一体型
座標入力装置の第8の実施例のマトリックスパネルの電
極群に印加される電圧波形を示したものである。図36
において、Tw は表示期間、Td は検出期間であり、T
w >>Td という関係を満たす。また、t1 は表示期間
w における1ラインの走査期間、t2 は検出期間T d
における1ラインの走査期間であり、t1 >>t2 とい
う関係を満たす。また、R1 、R2 、Rm は行電極に印
加される波形、S1 、S2 、Sn は列電極に印加される
波形を示す。
FIG. 36 shows a display integrated type according to the present invention.
The electric power of the matrix panel of the eighth embodiment of the coordinate input device.
It is a figure showing the voltage waveform applied to the pole group. Fig. 36
At TwIs the display period, TdIs the detection period, T
w>>> TdSatisfy the relationship. Also, t1Is the display period
TwScanning period of one line in t2Is the detection period T d
Is a scanning period of one line in1>> t2Toi
Meet a relationship Also, R1, R2, RmIs marked on the row electrode
Waveform applied, S1, S2, SnIs applied to the column electrodes
The waveform is shown.

【0200】表示期間Tw において、行電極群には、選
択時にV0 又はV5 レベルの電圧を印加し、非選択時に
1 又はV4 レベルの電圧を印加する。また、列電極群
には、例えば表示がONであれば、V0 又はV5 レベル
の電圧を印加し、表示がOFFであれば、V2 又はV3
レベルの電圧を印加する。
In the display period T w , the voltage of V 0 or V 5 level is applied to the row electrode group when selected, and the voltage of V 1 or V 4 level is applied when not selected. Further, for example, when the display is ON, a voltage of V 0 or V 5 level is applied to the column electrode group, and when the display is OFF, V 2 or V 3 is applied.
Apply level voltage.

【0201】一方、検出期間Td においては、行電極群
及び列電極群に順次検出用走査パルスが印加される。検
出用走査パルスとしては、その振幅が表示期間Tw の駆
動条件に関わらず一定の値となるように、選択時に
d 、非選択時にV5 を印加する。これにより、表示の
駆動条件の変化に、検出期間の検出用走査パルスの振幅
値が独立に設定できるので、検出電極に検出される信号
の強度を常に一定レベルに保つことができる。
On the other hand, in the detection period T d , the scanning pulse for detection is sequentially applied to the row electrode group and the column electrode group. As the scanning pulse for detection, V d is applied at the time of selection and V 5 is applied at the time of non-selection so that the amplitude has a constant value regardless of the driving condition of the display period T w . With this, the amplitude value of the detection scanning pulse in the detection period can be set independently to the change in the display driving condition, so that the intensity of the signal detected by the detection electrode can always be kept at a constant level.

【0202】図35は本発明に係るディスプレイ一体型
座標入力装置の第8の実施例の駆動装置の駆動回路を示
したものである。尚、図35の駆動回路は行電極及び列
電極兼用の駆動回路である。図35において、101は
LCDドライバ、102は論理値レベルを調整するため
のレベルシフタ、103はデータラッチ/シフトレジス
タ、104はデータレジスタ、105はチップイネーブ
ル、106はコントロール回路である。また、V0 、V
1,2 、V3,4 、V5 は液晶駆動電圧の入力端子である。
行電極駆動回路として使用する場合には、V1,2 にV1
レベルの電圧を入力し、V3,4 にV4 レベルの電圧を入
力する。また、列電極駆動回路として使用する場合に
は、V1,2 にV2 レベルの電圧を入力し、V3,4 にV3
レベルの電圧を入力する。また、O1 〜On は出力端
子、DFは交流化信号入力端子、/DISPOFFはド
ライバ出力のディスエーブル端子、COM/SEGは行
電極駆動・列電極駆動切り換え信号入力端子、DISP
/GRIDは表示・検出切り換え信号入力端子、RST
はデータラッチ回路のクリア信号入力端子、LOADは
データラッチ/シフトレジスタ回路のラッチパルス又は
シフトパルスの入力端子、CPはデータレジスタ104
のシフトロック入力端子、D0 〜D3 は表示データ入力
端子、SHLはデータシフト方向の制御信号入力端子、
VCCは高耐圧ロジック回路用電源入力端子、VDDは
5V系ロジック回路用電源入力端子、VSSはグランド
レベル端子である。また、EIO1 及びEIO2 は、列
電極駆動回路として使用する場合には、カスケード接続
のチップイネーブル入力端子及び検出動作時の座標検出
パルス入出力端子として機能し、行電極駆動回路として
使用する場合には、シフトデータの入出力端子として機
能する。
FIG. 35 shows a drive circuit of a drive device of an eighth embodiment of the display-integrated type coordinate input device according to the present invention. The drive circuit shown in FIG. 35 is a drive circuit for both row electrodes and column electrodes. In FIG. 35, 101 is an LCD driver, 102 is a level shifter for adjusting a logical value level, 103 is a data latch / shift register, 104 is a data register, 105 is a chip enable, and 106 is a control circuit. Also, V 0 , V
1,2, V 3,4, V 5 is the input terminal of the liquid crystal drive voltage.
When used as a row electrode drive circuit, V 1 to V 1
Enter the level of the voltage inputs V 4 level voltage to V 3, 4. When used as a column electrode driving circuit inputs the V 2 level voltage to V 1, 2, V 3 to V 3, 4
Input the level voltage. Also, O 1 ~ O n output terminals, DF is the AC signal input terminals, / DISPOFF is disabled terminal, COM / SEG row electrode driving-column electrode driving switching signal input terminal of the driver output, DISP
/ GRID is a display / detection switching signal input terminal, RST
Is a clear signal input terminal of the data latch circuit, LOAD is a latch pulse or shift pulse input terminal of the data latch / shift register circuit, and CP is the data register 104.
Shift lock input terminal, D 0 to D 3 are display data input terminals, SHL is a control signal input terminal in the data shift direction,
VCC is a high voltage logic circuit power supply input terminal, VDD is a 5V system logic circuit power supply input terminal, and VSS is a ground level terminal. When used as a column electrode drive circuit, EIO 1 and EIO 2 function as a chip enable input terminal for cascade connection and a coordinate detection pulse input / output terminal during detection operation, and when used as a row electrode drive circuit. Function as input / output terminals for shift data.

【0203】まず、上記駆動回路が列電極駆動回路とし
て使用される場合について説明する。表示期間において
は、例えば、DISP/GRID(表示・検出切り換え
信号入力端子)の入力論理を”0”とし、D0 〜D
3 (表示データ入力端子)から表示データが入力され、
CP(データレジスタ104のシフトロック入力端子)
から入力されるシフトクロックに同期してデータレジス
タ104にデータがラッチされる。チップイネーブル1
05は、CPから入力されるシフトクロックをカウント
し、シフトクロックが一定数に達すると、EIO1 又は
EIO2 のうち、出力端子となっている方からイネーブ
ル信号を出力する。これにより、データレジスタ104
はデータの読み込みを停止する。データラッチ/シフト
レジスタ103は、LOAD(ラッチパルス又はシフト
パルスの入力端子)から入力されるラッチパルスに同期
してデータレジスタ104のデータをラッチし、レベル
シフタ102は、データラッチ/シフトレジスタ103
の5V系の出力をレベルシフトし、LCDドライバ10
1は、レベルシフタ102の出力と、DF(交流化信号
入力端子)、/DISPOFF(ドライバ出力のディス
エーブル端子)、COM/SEG(行電極駆動・列電極
駆動切り換え信号入力端子)、DISP/GRIDのロ
ジックに応じて、ONデータに対してはV0 、V5 を選
択して出力し、OFFデータに対してはV2 、V3 を選
択して出力する。
First, a case where the above drive circuit is used as a column electrode drive circuit will be described. In the display period, for example, the input logic of DISP / GRID (display / detection switching signal input terminal) is set to “0”, and D 0 to D
3 Display data is input from (Display data input terminal),
CP (shift lock input terminal of data register 104)
The data is latched in the data register 104 in synchronization with the shift clock input from. Chip enable 1
Reference numeral 05 counts the shift clock input from the CP, and when the shift clock reaches a fixed number, the enable signal is output from EIO 1 or EIO 2 whichever is the output terminal. As a result, the data register 104
Stops reading data. The data latch / shift register 103 latches the data in the data register 104 in synchronization with the latch pulse input from LOAD (latch pulse or shift pulse input terminal), and the level shifter 102 causes the data latch / shift register 103 to latch.
5V system output is level-shifted and LCD driver 10
1 indicates the output of the level shifter 102, DF (AC signal input terminal), / DISPOFF (driver output disable terminal), COM / SEG (row electrode drive / column electrode drive switching signal input terminal), DISP / GRID. According to the logic, V 0 and V 5 are selected and output for ON data, and V 2 and V 3 are selected and output for OFF data.

【0204】一方、検出期間においては、DISP/G
RIDの入力論理を”1”とし、EIO1 又はEIO2
のうち、入力端子となっている方から検出用走査パルス
のデータを入力する。入力された検出用走査パルスのデ
ータはデータラッチ/シフトレジスタ103に入力さ
れ、LOADに入力されるシフトクロックに同期してシ
フトされる。レベルシフタ102は、データラッチ/シ
フトレジスタ103の5V系の出力をレベルシフトし、
LCDドライバ101は、レベルシフタ102の出力
と、DF、/DISPOFF、COM/SEG、DIS
P/GRIDのロジックに応じて、OFFデータに対し
てはV5 を出力し、ONデータに対してはV d を出力す
る。尚、この場合、OFFデータに対してVd を出力
し、ONデータに対してV5 を出力するようにしてもよ
い。
On the other hand, during the detection period, DISP / G
Set the input logic of RID to "1" and EIO1Or EIO2
Scan pulse for detection from the one that has become the input terminal
Enter the data of. Input scan pulse data for detection
Data is input to the data latch / shift register 103.
And is synchronized with the shift clock input to LOAD.
Be put up. The level shifter 102 is a data latch / shifter.
Level shift the output of the 5V system of the shift register 103,
The LCD driver 101 outputs the level shifter 102.
And DF, / DISPOFF, COM / SEG, DIS
For OFF data according to P / GRID logic
Is VFiveIs output and V is for ON data dOutput
It In this case, V data for OFF datadOutput
And V for ON dataFiveMay output
Yes.

【0205】次に、上記駆動回路を行電極駆動回路とし
て使用する場合について説明する。表示期間において
は、例えば、DISP/GRIDの入力論理を”0”と
し、EIO1 又はEIO2 のうち、入力端子となってい
る方から表示用走査パルスのデータを入力する。入力さ
れた表示用走査パルスのデータはデータラッチ/シフト
レジスタ103に入力され、LOADに入力されるシフ
トクロックに同期してシフトされる。ONのデータに対
してはV0 、V5 を選択して出力し、OFFデータに対
してはV1 、V4 を選択して出力する。
Next, a case where the above drive circuit is used as a row electrode drive circuit will be described. In the display period, for example, the input logic of DISP / GRID is set to "0", and the data of the scan pulse for display is input from EIO 1 or EIO 2 whichever is the input terminal. The input display scan pulse data is input to the data latch / shift register 103 and is shifted in synchronization with the shift clock input to LOAD. Selects and outputs V 0, V 5 for data ON, the select and output V 1, V 4 for OFF data.

【0206】一方、検出期間においては、DISP/G
RIDの入力論理を”1”とし、EIO1 又はEIO2
のうち、入力端子となっている方から検出用走査パルス
のデータを入力する。入力された検出用走査パルスのデ
ータはデータラッチ/シフトレジスタ103に入力さ
れ、LOADに入力されるシフトクロックに同期してシ
フトされる。レベルシフタ102は、データラッチ/シ
フトレジスタ103の5V系の出力をレベルシフトし、
LCDドライバ101は、レベルシフタ102の出力
と、DF、/DISPOFF、COM/SEG、DIS
P/GRIDのロジックに応じて、OFFデータに対し
てはV5 を出力し、ONデータに対してはV d を出力す
る。尚、この場合、OFFデータに対してVd を出力
し、ONデータに対してV5 を出力するようにしてもよ
い。
On the other hand, during the detection period, DISP / G
Set the input logic of RID to "1" and EIO1Or EIO2
Scan pulse for detection from the one that has become the input terminal
Enter the data of. Input scan pulse data for detection
Data is input to the data latch / shift register 103.
And is synchronized with the shift clock input to LOAD.
Be put up. The level shifter 102 is a data latch / shifter.
Level shift the output of the 5V system of the shift register 103,
The LCD driver 101 outputs the level shifter 102.
And DF, / DISPOFF, COM / SEG, DIS
For OFF data according to P / GRID logic
Is VFiveIs output and V is for ON data dOutput
It In this case, V data for OFF datadOutput
And V for ON dataFiveMay output
Yes.

【0207】下記(表1)に、入出力論理を示す。The input / output logic is shown below (Table 1).

【0208】[0208]

【表1】 [Table 1]

【0209】尚、前記駆動法を実現するいずれの構成に
関しても、出力電圧レベルは上記の組み合わせのみに限
らないことは言うまでもない。
Needless to say, the output voltage levels are not limited to the above combinations in any of the configurations for implementing the driving method.

【0210】[0210]

【発明の効果】以上説明したように、本発明によれば、
マトリクスパネルの端部における検出精度を向上させる
ことのできるディスプレイ一体型座標入力装置を実現す
ることができる。
As described above, according to the present invention,
It is possible to realize a display-integrated type coordinate input device capable of improving the detection accuracy at the end portion of the matrix panel.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るディスプレイ一体型座標入力装置
の第1の実施例を示す構成図である。
FIG. 1 is a configuration diagram showing a first embodiment of a display-integrated coordinate input device according to the present invention.

【図2】本発明の第1の実施例のITO電極における信
号伝達系の等価回路を示す図である。
FIG. 2 is a diagram showing an equivalent circuit of a signal transmission system in the ITO electrode according to the first embodiment of the present invention.

【図3】本発明の第1の実施例のITO電極の駆動信号
遅延による位置ずれの測定結果を示す図である。
FIG. 3 is a diagram showing a measurement result of a positional shift due to a drive signal delay of the ITO electrode according to the first embodiment of the present invention.

【図4】本発明の第1の実施例のITO電極による駆動
信号遅延補正回路を示す構成図である。
FIG. 4 is a configuration diagram showing a drive signal delay correction circuit using ITO electrodes according to the first embodiment of the present invention.

【図5】本発明の第1の実施例のITO遅延補正におけ
る位置合わせ座標を示す図である。
FIG. 5 is a diagram showing alignment coordinates in the ITO delay correction according to the first embodiment of the present invention.

【図6】本発明の第1の実施例のピーク検出における検
出座標を示す図である。
FIG. 6 is a diagram showing detection coordinates in peak detection according to the first embodiment of this invention.

【図7】本発明の第1の実施例のパネル端部におけるγ
補正回路を示す構成図である。
FIG. 7: γ at the panel end portion of the first embodiment of the present invention
It is a block diagram which shows a correction circuit.

【図8】本発明の第1の実施例のγ関数を示す図であ
る。
FIG. 8 is a diagram showing a γ function of the first embodiment of the present invention.

【図9】本発明の第1の実施例のタブ接続部付近におけ
る座標検出結果を説明するための図である。
FIG. 9 is a diagram for explaining a coordinate detection result in the vicinity of the tab connection portion according to the first embodiment of this invention.

【図10】本発明の第1の実施例の集線部における補正
回路を示す構成図である。
FIG. 10 is a configuration diagram showing a correction circuit in the line concentrator of the first embodiment of the present invention.

【図11】本発明に係るディスプレイ一体型座標入力装
置の第2の実施例を示す構成図である。
FIG. 11 is a configuration diagram showing a second embodiment of a coordinate input device with a display according to the present invention.

【図12】本発明の第2の実施例のレベル検出における
検出座標を示す図である。
FIG. 12 is a diagram showing detection coordinates in level detection according to the second embodiment of the present invention.

【図13】本発明の第2の実施例の座標検出回路、補正
演算回路及び選択回路の詳細を示す構成図である。
FIG. 13 is a configuration diagram showing details of a coordinate detection circuit, a correction calculation circuit, and a selection circuit according to a second embodiment of the present invention.

【図14】本発明の第2の実施例の他の座標検出回路、
補正演算回路及び選択回路の詳細を示す構成図である。
FIG. 14 is another coordinate detection circuit according to the second embodiment of the present invention,
It is a block diagram which shows the detail of a correction arithmetic circuit and a selection circuit.

【図15】本発明の第2の実施例の液晶駆動電圧に応じ
てレベルを変化させる回路を示す構成図である。
FIG. 15 is a configuration diagram showing a circuit for changing a level according to a liquid crystal drive voltage according to a second embodiment of the present invention.

【図16】本発明に係るディスプレイ一体型座標入力装
置の第3の実施例を示す構成図である。
FIG. 16 is a configuration diagram showing a third embodiment of the coordinate input device with a display according to the present invention.

【図17】本発明の第3の実施例の座標検出回路、補正
演算回路及び選択回路の詳細を示す構成図である。
FIG. 17 is a configuration diagram showing details of a coordinate detection circuit, a correction calculation circuit, and a selection circuit according to a third embodiment of the present invention.

【図18】本発明の第3の実施例のα、β、γの比重を
示す図である。
FIG. 18 is a diagram showing the specific gravity of α, β, and γ according to the third embodiment of the present invention.

【図19】本発明の第3の実施例の他の座標検出回路、
補正演算回路及び選択回路の詳細を示す構成図である。
FIG. 19 is another coordinate detection circuit according to the third embodiment of the present invention,
It is a block diagram which shows the detail of a correction arithmetic circuit and a selection circuit.

【図20】本発明の第3の実施例の検出座標の検出電極
高さ依存性を示す図である。
FIG. 20 is a diagram showing the detection electrode height dependency of the detection coordinates of the third embodiment of the present invention.

【図21】本発明の第3の実施例のディスプレイ一体型
座標入力装置の他の態様を示す構成図である。
FIG. 21 is a configuration diagram showing another aspect of the display-integrated coordinate input device according to the third embodiment of the present invention.

【図22】本発明に係るディスプレイ一体型座標入力装
置の第4の実施例の周辺部に存在するダミー電極の構成
図である。
FIG. 22 is a configuration diagram of dummy electrodes existing in the peripheral portion of the fourth embodiment of the display-integrated coordinate input device according to the present invention.

【図23】本発明の第4の実施例のダミー電極処理にお
ける列ダミー電極への印加電圧を示す波形図である。
FIG. 23 is a waveform diagram showing applied voltages to column dummy electrodes in the dummy electrode processing of the fourth example of the present invention.

【図24】本発明の第4の実施例のダミー電極処理にお
ける列ダミー電極への他の印加電圧を示す波形図であ
る。
FIG. 24 is a waveform diagram showing another voltage applied to the column dummy electrodes in the dummy electrode processing of the fourth example of the present invention.

【図25】本発明の第4の実施例のダミー電極処理にお
ける行ダミー電極への印加電圧の波形図である。
FIG. 25 is a waveform chart of voltages applied to row dummy electrodes in the dummy electrode processing of the fourth example of the present invention.

【図26】本発明に係るディスプレイ一体型座標入力装
置の第5の実施例の単純マトリクスパネルの構成を示す
斜視図である。
FIG. 26 is a perspective view showing the configuration of a simple matrix panel of a fifth embodiment of the coordinate input device with a display according to the present invention.

【図27】本発明の第5の実施例のマトリクスパネルを
用いたときの端部におけるリニアリティ特性の従来例と
の比較図である。
FIG. 27 is a comparison diagram of a linearity characteristic at an end portion when a matrix panel according to a fifth embodiment of the present invention is used, as compared with a conventional example.

【図28】本発明に係るディスプレイ一体型座標入力装
置の第6の実施例を示す構成図である。
FIG. 28 is a configuration diagram showing a sixth embodiment of the coordinate input device with a display integrated according to the present invention.

【図29】本発明の第6の実施例のマトリクスパネルを
用いたときの端部におけるリニアリティ特性の従来例と
の比較図である。
FIG. 29 is a comparison diagram of a linearity characteristic at an end portion when the matrix panel of the sixth embodiment of the present invention is used, as compared with a conventional example.

【図30】本発明に係るディスプレイ一体型座標入力装
置の第7の実施例のマトリクスパネルの電極群に印加さ
れる電圧波形を示す図である。
FIG. 30 is a diagram showing voltage waveforms applied to the electrode group of the matrix panel of the seventh embodiment of the coordinate input device with a display according to the present invention.

【図31】本発明の第7の実施例の液晶駆動電源回路の
一例を示す図である。
FIG. 31 is a diagram showing an example of a liquid crystal drive power supply circuit according to a seventh embodiment of the present invention.

【図32】本発明の第7の実施例の液晶駆動電源回路の
他の例を示す図である。
FIG. 32 is a diagram showing another example of the liquid crystal drive power supply circuit of the seventh embodiment of the present invention.

【図33】本発明の第7の実施例の液晶駆動電源回路の
さらに他の例を示す図である。
FIG. 33 is a diagram showing still another example of the liquid crystal drive power supply circuit according to the seventh embodiment of the present invention.

【図34】本発明の第7の実施例の液晶駆動電源回路の
さらに他の例を示す図である。
FIG. 34 is a diagram showing still another example of the liquid crystal drive power supply circuit according to the seventh embodiment of the present invention.

【図35】本発明に係るディスプレイ一体型座標入力装
置の第8の実施例の駆動装置の駆動回路を示す図であ
る。
FIG. 35 is a diagram showing a drive circuit of a drive device of an eighth embodiment of the coordinate input device with integrated display according to the present invention.

【図36】本発明の第8の実施例のマトリクスパネルの
電極群への印加電圧を示す波形図である。
FIG. 36 is a waveform diagram showing a voltage applied to an electrode group of a matrix panel according to an eighth example of the present invention.

【図37】従来のディスプレイ一体型座標入力装置を示
す構成図である。
FIG. 37 is a configuration diagram showing a conventional display-integrated coordinate input device.

【図38】従来のディスプレイ一体型座標入力装置の原
理を示す図である。
FIG. 38 is a diagram showing the principle of a conventional display-integrated coordinate input device.

【図39】従来のディスプレイ一体型座標入力装置に用
いるマトリクスパネルの構成図である。
[Fig. 39] Fig. 39 is a configuration diagram of a matrix panel used in a conventional display-integrated coordinate input device.

【図40】従来のディスプレイ一体型座標入力装置の電
極群への印加電圧を示す波形図である。
FIG. 40 is a waveform diagram showing a voltage applied to an electrode group of a conventional coordinate input device integrated with a display.

【図41】従来のディスプレイ一体型座標入力装置の駆
動電源回路を示す図である。
FIG. 41 is a diagram showing a drive power supply circuit of a conventional display-integrated coordinate input device.

【符号の説明】[Explanation of symbols]

1 液晶モジュール 2 検出電極(ペン) 3 座標検出回路 5 補正演算回路 7 制御回路 11 液晶パネル(マトリクスパネル) 12 行電極駆動回路 13 列電極駆動回路 1 LCD module 2 Detection electrode (pen) 3 Coordinate detection circuit 5 Correction calculation circuit 7 control circuit 11 Liquid crystal panel (matrix panel) 12 row electrode drive circuit 13 column electrode drive circuit

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平6−281877 (32)優先日 平成6年11月16日(1994.11.16) (33)優先権主張国 日本(JP) (31)優先権主張番号 特願平6−281878 (32)優先日 平成6年11月16日(1994.11.16) (33)優先権主張国 日本(JP) (72)発明者 松浪 将仁 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 富谷 央 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 山本 昌弘 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 伊藤 尚之 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 小関 秀夫 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平5−324174(JP,A) 特開 平5−127808(JP,A) 特開 平4−62621(JP,A) 特開 平5−53726(JP,A) 特開 平4−337824(JP,A) 特開 昭61−228525(JP,A) 特開 平7−104911(JP,A) 特開 平7−64721(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 3/03 - 3/037 G02F 1/00 ─────────────────────────────────────────────────── ─── Continuation of front page (31) Priority claim number Japanese Patent Application No. 6-281877 (32) Priority date November 16, 1994 (November 16, 1994) (33) Country of priority claim Japan (JP) (31) Priority claim number Japanese Patent Application No. 6-281878 (32) Priority date November 16, 1994 (November 16, 1994) (33) Country of priority claim Japan (JP) (72) Inventor Masanori Matsunami Ren 1006 Kadoma, Kadoma City, Osaka Prefecture Matsuda Denki Sangyo Co., Ltd. (72) Inventor, Hiroshi Tomiya, Kadoma City, Osaka Prefecture 1006 Kadoma, Matsushita Electric Industrial Co., Ltd. (72) Inventor Masahiro Yamamoto, Kadoma City, Osaka Pref. 1006 Kadoma Matsushita Electric Industrial Co., Ltd. (72) Inventor Naoyuki Ito 1006 Kadoma, Kadoma, Osaka Prefecture Matsuda Electric Industrial Co., Ltd. (72) Hideo Koseki 1006 Kadoma, Kadoma, Osaka Matsushita Electric Sangyo Co., Ltd. (56) Reference text JP 5-324174 (JP, A) JP 5-127808 (JP, A) JP 4-62621 (JP, A) JP 5-53726 (JP, A) JP 4-337824 (JP, A) JP 61-228525 (JP, A) JP 7-104911 (JP, A) JP 764721 (JP, A) (58) Fields investigated (Int. Cl. 7) , DB name) G06F 3/03-3/037 G02F 1/00

Claims (17)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 互いに直交する複数の行電極(y方向)
と複数の列電極(x方向)とを有し、その間に表示素子
が封入されたマトリクスパネルと、前記行電極を駆動す
る行電極駆動回路と、前記列電極を駆動する列電極駆動
回路と、前記マトリクスパネルの行電極及び列電極と静
電結合容量によって電気的に結合し、前記マトリクスパ
ネルの行電極及び列電極に印加する走査信号を検出する
検出電極と、前記検出電極の出力信号のある特徴に応じ
た座標値を出力することによって位置情報を得る座標検
出回路と、前記座標検出回路から出力される座標値を補
正する補正回路と、前記マトリクスパネル、行電極駆動
回路、列電極駆動回路、検出電極、座標検出回路及び補
正回路を制御する制御回路とを少なくとも備えたディス
プレイ一体型座標入力装置であって、 前記補正回路は、前記座標検出回路から出力されるx座
標(列位置)、y座標(行位置)に応じてy座標(行位
置)を変換するy座標変換回路と、前記座標検出回路か
ら出力されるx座標(列位置)、y座標(行位置)に応
じてx座標(列位置)を変換するx座標変換回路と、そ
れぞれの補正値を格納する記憶回路とを少なくとも備え
たことを特徴とするディスプレイ一体型座標入力装置
1. A plurality of row electrodes (y direction) orthogonal to each other
A matrix panel having a plurality of column electrodes (in the x direction) and a display element enclosed between them, a row electrode drive circuit for driving the row electrodes, and a column electrode drive circuit for driving the column electrodes, There are a detection electrode that is electrically coupled to a row electrode and a column electrode of the matrix panel by electrostatic coupling capacitance and that detects a scanning signal applied to the row electrode and the column electrode of the matrix panel, and an output signal of the detection electrode. A coordinate detection circuit that obtains position information by outputting coordinate values according to characteristics, a correction circuit that corrects the coordinate values output from the coordinate detection circuit, the matrix panel, a row electrode drive circuit, and a column electrode drive circuit , the detection electrode, and at least includes a display-integrated coordinate input device and a control circuit for controlling the coordinate detection circuit and the correction circuit, the correction circuit, the coordinate detection circuit X seat to be al output
Depending on the mark (column position) and y coordinate (row position), y coordinate (row position)
Position conversion circuit, and the coordinate detection circuit described above.
Depending on the x coordinate (column position) and y coordinate (row position) output from
And an x-coordinate conversion circuit that converts the x-coordinate (column position).
At least a storage circuit for storing each correction value
A coordinate input device integrated with a display .
【請求項2】 記憶回路に駆動信号の遅延時間に応じた
補正値を格納する補正値演算回路をさらに備えた請求項
1に記載のディスプレイ一体型座標入力装置。
2. A memory circuit according to a delay time of a drive signal.
The display-integrated coordinate input device according to claim 1 , further comprising a correction value calculation circuit that stores a correction value .
【請求項3】 互いに直交する複数の行電極(y方向)
と複数の列電極(x方向)とを有し、その間に表示素子
が封入されたマトリクスパネルと、前記行電極を駆動す
る行電極駆動回路と、前記列電極を駆動する列電極駆動
回路と、前記マトリクスパネルの行電極及び列電極と静
電結合容量によって電気的に結合し、前記マトリクスパ
ネルの行電極及び列電極に印加する走査信号を検出する
検出電極と、前記検出電極の出力信号のある特徴に応じ
た座標値を出力することによって位置情報を得る座標検
出回路と、前記座標検出回路から出力される座標値を補
正する補正回路と、前記マトリクスパネル、行電極駆動
回路、列電極駆動回路、検出電極、座標検出回路及び補
正回路を制御する制御回路とを少なくとも備えたディス
プレイ一体型座標入力装置であって、 前記補正回路は、x方向におけるパネルエッジから前記
検出電極までの距離に 応じて変化する補正値を出力する
第1の補正回路と、y方向におけるパネルエッジから前
記検出電極までの距離に応じて変化する補正値を出力す
る第2の補正回路と、前記第1の補正回路の出力と前記
第2の補正回路の出力の積を出力する乗算回路とを備え
たことを特徴とする ディスプレイ一体型座標入力装置。
3. A plurality of row electrodes (y direction) orthogonal to each other
And a plurality of column electrodes (x direction), between which a display element
Drive the row electrodes and the matrix panel in which
Row electrode drive circuit and column electrode drive for driving the column electrode
The circuit and the row and column electrodes of the matrix panel.
The matrix pattern is electrically coupled by a capacitance.
Detect scanning signals applied to the row and column electrodes of the channel
Depending on the detection electrode and certain characteristics of the output signal of the detection electrode
Coordinate detection to obtain position information by outputting the coordinate values
The output circuit and the coordinate value output from the coordinate detection circuit are complemented.
Correcting circuit, matrix panel, row electrode drive
Circuit, column electrode drive circuit, detection electrode, coordinate detection circuit and auxiliary
And a control circuit for controlling the positive circuit.
A play-integrated coordinate input device, wherein the correction circuit is configured to detect the panel edge in the x direction from the panel edge.
Outputs a correction value that changes according to the distance to the detection electrode
First correction circuit and front from panel edge in y direction
Outputs a correction value that changes according to the distance to the detection electrode.
A second correction circuit, the output of the first correction circuit, and
A multiplication circuit for outputting the product of the outputs of the second correction circuit
A coordinate input device with a built- in display.
【請求項4】 互いに直交する複数の行電極(y方向)
と複数の列電極(x方向)とを有し、その間に表示素子
が封入されたマトリクスパネルと、前記行電極を駆動す
る行電極駆動回路と、前記列電極を駆動する列電極駆動
回路と、前記マトリクスパネルの行電極及び列電極と静
電結合容量によって電気的に結合し、前記マトリクスパ
ネルの行電極及び列電極に印加する走査信号を検出する
検出電極と、前記検出電極の出力信号のある特徴に応じ
た座標値を出力することによって位置情報を得る座標検
出回路と、前記座標検出回路から出力される座標値を補
正する補正回路と、前記マトリクスパネル、行電極駆動
回路、列電極駆動回路、検出電極、座標検出回路及び補
正回路を制御する制御回路とを少なくとも備えたディス
プレイ一体型座標入力装置であって、 前記座標検出回路は、前記検出電極によって検出される
信号が所定の比較電位を超える瞬間に出力が変化するマ
グニチュードコンパレーターである第1の座標検出回路
と、前記検出電極によって検出される信号が所定の比較
電位を下回る瞬間に出力が変化するマグニチュードコン
パレーターである第2の座標検出回路とからなり、か
つ、前記補正回路は、前記座標検出回路から送出される
2つの座標値から前記検出電極の位置を演算する演算回
路を有することを特徴とする ディスプレイ一体型座標入
力装置。
4. A plurality of row electrodes (y direction) orthogonal to each other
And a plurality of column electrodes (x direction), between which a display element
Drive the row electrodes and the matrix panel in which
Row electrode drive circuit and column electrode drive for driving the column electrode
The circuit and the row and column electrodes of the matrix panel.
The matrix pattern is electrically coupled by a capacitance.
Detect scanning signals applied to the row and column electrodes of the channel
Depending on the detection electrode and certain characteristics of the output signal of the detection electrode
Coordinate detection to obtain position information by outputting the coordinate values
The output circuit and the coordinate value output from the coordinate detection circuit are complemented.
Correcting circuit, matrix panel, row electrode drive
Circuit, column electrode drive circuit, detection electrode, coordinate detection circuit and auxiliary
And a control circuit for controlling the positive circuit.
A play-integrated coordinate input device, wherein the coordinate detection circuit is detected by the detection electrodes.
The output changes when the signal exceeds the specified comparison potential.
First coordinate detection circuit which is a magnitude comparator
And a signal detected by the detection electrode is compared with a predetermined signal.
Magnitude controller whose output changes at the moment when it falls below the potential
It consists of a second coordinate detection circuit that is a palator,
The correction circuit is sent from the coordinate detection circuit.
Calculation times for calculating the position of the detection electrode from two coordinate values
A coordinate input device integrated with a display, which has a path .
【請求項5】 補正回路は、第1及び第2の座標検出回
路の平均値を出力する平均値回路をさらに備え、演算回
路は、座標が第1の所定の値以上であるときに第1の座
標検出回路の出力を選択し、座標が第2の所定の値以下
であるときに第2の座標検出回路の出力を選択し、座標
が前記第1の所定の値と前記第2の所定の値との間であ
る場合には平均値回路の出力を選択するセレクタを有す
請求項4に記載のディスプレイ一体型座標入力装置。
5. The correction circuit further comprises an average value circuit for outputting an average value of the first and second coordinate detection circuits, and the arithmetic circuit outputs the first value when the coordinates are equal to or more than a first predetermined value. Output of the coordinate detection circuit is selected, and the output of the second coordinate detection circuit is selected when the coordinate is equal to or less than the second predetermined value, and the coordinate has the first predetermined value and the second predetermined value. 5. The display-integrated coordinate input device according to claim 4 , further comprising a selector for selecting the output of the average value circuit when the value is between the value of and.
【請求項6】 互いに直交する複数の行電極(y方向)
と複数の列電極(x方向)とを有し、その間に表示素子
が封入されたマトリクスパネルと、前記行電極 を駆動す
る行電極駆動回路と、前記列電極を駆動する列電極駆動
回路と、前記マトリクスパネルの行電極及び列電極と静
電結合容量によって電気的に結合し、前記マトリクスパ
ネルの行電極及び列電極に印加する走査信号を検出する
検出電極と、前記検出電極の出力信号のある特徴に応じ
た座標値を出力することによって位置情報を得る座標検
出回路と、前記座標検出回路から出力される座標値を補
正する補正回路と、前記マトリクスパネル、行電極駆動
回路、列電極駆動回路、検出電極、座標検出回路及び補
正回路を制御する制御回路とを少なくとも備えたディス
プレイ一体型座標入力装置であって、 前記座標検出回路は、前記検出電極によって検出される
信号がある比較電位を超える瞬間に出力変化するマグニ
チュードコンパレーターである第1の座標検出回路と、
前記検出電極によって検出される信号がある比較電位を
下回る瞬間に出力変化するマグニチュードコンパレータ
ーである第2の座標検出回路と、前記検出電極によって
検出される信号が極大となる瞬間に出力変化する第3の
座標検出回路とからなり、かつ、前記補正回路は、前記
第1、第2及び第3の座標検出回路から送出される3つ
の座標値から前記検出電極の位置を演算する演算回路を
有することを特徴とする ディスプレイ一体型座標入力装
置。
6. A plurality of row electrodes (y direction) orthogonal to each other
And a plurality of column electrodes (x direction), between which a display element
Drive the row electrodes and the matrix panel in which
Row electrode drive circuit and column electrode drive for driving the column electrode
The circuit and the row and column electrodes of the matrix panel.
The matrix pattern is electrically coupled by a capacitance.
Detect scanning signals applied to the row and column electrodes of the channel
Depending on the detection electrode and certain characteristics of the output signal of the detection electrode
Coordinate detection to obtain position information by outputting the coordinate values
The output circuit and the coordinate value output from the coordinate detection circuit are complemented.
Correcting circuit, matrix panel, row electrode drive
Circuit, column electrode drive circuit, detection electrode, coordinate detection circuit and auxiliary
And a control circuit for controlling the positive circuit.
A play-integrated coordinate input device, wherein the coordinate detection circuit is detected by the detection electrodes.
The output changes when the signal exceeds a certain reference potential.
A first coordinate detection circuit which is a tub comparator,
A comparison potential having a signal detected by the detection electrode
Magnitude comparator that changes output when it falls below
The second coordinate detection circuit, which is a
The output changes at the moment when the detected signal becomes maximum.
A coordinate detection circuit, and the correction circuit comprises:
Three sent from the first, second and third coordinate detection circuits
A calculation circuit that calculates the position of the detection electrode from the coordinate values of
A display-integrated coordinate input device having.
【請求項7】 行座標検出期間と列座標検出期間とにお
いて、マグニチュードコンパレーターの比較電位をその
都度切り換える手段がさらに備わった請求項4又は6
記載のディスプレイ一体型座標入力装置。
7. The display-integrated coordinate input device according to claim 4, further comprising means for switching the comparison potential of the magnitude comparator in each of the row coordinate detection period and the column coordinate detection period.
【請求項8】 マトリクスパネルの駆動電圧を検出し
て、マグニチュードコンパレーターの比較電位をその都
度切り換える手段がさらに備わった請求項4又は6に記
載のディスプレイ一体型座標入力装置。
8. The display-integrated coordinate input device according to claim 4, further comprising means for detecting the drive voltage of the matrix panel and switching the comparison potential of the magnitude comparator each time.
【請求項9】 検出電極に生じる信号強度に応じて、マ
グニチュードコンパレーターの比較電位を随時切り換え
る手段がさらに備わった請求項4又は6に記載のディス
プレイ一体型座標入力装置。
9. The display-integrated coordinate input device according to claim 4, further comprising means for switching the comparison potential of the magnitude comparator at any time according to the signal intensity generated at the detection electrode.
【請求項10】 演算回路は、座標が第1の所定の値以
上であるときに第1の座標検出回路の出力を選択し、座
標が第2の所定の値以下であるときに第2の座標検出回
路の出力を選択し、座標が前記第1の所定の値と前記第
2の所定の値との間である場合に第3の座標検出回路の
出力を選択するセレクタを有する請求項 に記載のディ
スプレイ一体型座標入力装置。
10. The arithmetic circuit selects the output of the first coordinate detection circuit when the coordinate is equal to or larger than the first predetermined value, and the second output when the coordinate is equal to or smaller than the second predetermined value. claim a selector which selects the output of the coordinate detection circuit, coordinates selects the output of the third coordinate detection circuit when is between said second predetermined value and said first predetermined value 6 The display-integrated coordinate input device according to [1].
【請求項11】 座標が第1の所定の値以上であるとき
に第1の座標検出回路の出力を利用し、座標が第2の所
定の値以下であるときに第2の座標検出回路の出力を利
用し、座標が前記第1の所定の値と前記第2の所定の値
との間である場合に第3の座標検出回路の出力を利用
し、その切り換え領域付近においては重みを徐々に変化
させて、次第に切り換えていく手段がさらに備わった
求項6に記載のディスプレイ一体型座標入力装置。
11. The output of the first coordinate detection circuit is used when the coordinate is equal to or more than a first predetermined value, and the output of the second coordinate detection circuit is used when the coordinate is equal to or less than a second predetermined value. Using the output, the output of the third coordinate detection circuit is used when the coordinates are between the first predetermined value and the second predetermined value, and the weight is gradually increased in the vicinity of the switching area. that varied, further provided gradually switched go means
Display-integrated coordinate input device according to Motomeko 6.
【請求項12】 互いに直交する複数の行電極(y方
向)と、複数の列電極(x方向)と、前記行電極及び列
電極と電気的に絶縁されて、マトリクスパネルの引き出
し部分におけるタブ(TAB)とタブ(TAB)との間
隙に形成されたダミー電極と、前記行電極と前記列電極
との間に封入された表示素子とを少なくとも備えたマト
リクスパネルと、前記行電極にそれぞれ接続された行電
極駆動回路と、前記列電極にそれぞれ接続された列電極
駆動回路と、座標検出期間においては一定電圧を出力す
るダミー電極に接続されたダミー電極駆動回路と、前記
マトリクスパネルの行電極及び列電極と静電結合容量に
よって電気的に結合され、前記マトリクスパネルの行電
極及び列電極に印加する走査信号を検出する検出電極
と、前記検出電極の出力信号によって位置情報を得る座
標検出回路と、前記マトリクスパネル、行電極駆動回
路、列電極駆動回路、ダミー電極駆動回路、検出電極及
び座標検出回路を制御する制御回路とを少なくとも備え
たディスプレイ一体型座標入力装置。
12. A plurality of row electrodes (y direction) orthogonal to each other, a plurality of column electrodes (x direction), and a tab (in a lead portion of a matrix panel electrically insulated from the row electrodes and column electrodes). A matrix panel including at least a dummy electrode formed in a gap between the TAB) and the tab (TAB), and a display element enclosed between the row electrode and the column electrode, and connected to the row electrode, respectively. Row electrode drive circuit, column electrode drive circuits respectively connected to the column electrodes, dummy electrode drive circuits connected to dummy electrodes that output a constant voltage during the coordinate detection period, row electrodes of the matrix panel, and Outputs of the detection electrodes, which are electrically coupled to the column electrodes by electrostatic coupling capacitances and detect a scanning signal applied to the row electrodes and the column electrodes of the matrix panel. Display integrated coordinates including at least a coordinate detection circuit for obtaining position information by a signal and a control circuit for controlling the matrix panel, row electrode drive circuit, column electrode drive circuit, dummy electrode drive circuit, detection electrode and coordinate detection circuit Input device.
【請求項13】 マトリクスパネル上のダミー電極への
印加電圧は、ダミー電極と隣接した行あるいは列電極の
間に封入された表示素子が応答しないような電圧である
請求項12に記載のディスプレイ一体型座標入力装置。
13. The voltage applied to the dummy electrode on the matrix panel is such that the display element enclosed between the dummy electrode and the adjacent row or column electrode does not respond.
The display-integrated coordinate input device according to claim 12 .
【請求項14】 ダミー電極に印加する電圧は、マトリ
クスパネルの表示モード時に用いる交流化信号である
求項12に記載のディスプレイ一体型座標入力装置。
14. The voltage applied to the dummy electrodes are AC signal used for display mode of the matrix panel
13. A display-integrated coordinate input device according to claim 12.
【請求項15】 マトリクスパネルは、第1のガラス基
板上に第1の所定方向に第1の所定ピッチで配列された
列電極と、表示材料層を介して前記第1のガラス基板に
対向するように設けられた第2のガラス基板上に前記第
1の所定方向に直交する第2の所定方向に第2の所定ピ
ッチで配列された行電極とを具備し、前記列電極及び前
記行電極は、それぞれ前記第1及び第2の所定のピッチ
を有したまま、少なくとも前記列電極と前記行電極とが
重なり合った表示領域以外の非表示領域におけるシール
部近傍まで、屈曲点なく引き出されている請求項1、
3、4、6又は12のいずれかに記載のディスプレイ一
体型座標入力装置。
15. The matrix panel opposes the first glass substrate with a column electrode arranged on the first glass substrate in a first predetermined direction at a first predetermined pitch and a display material layer. Row electrodes arranged at a second predetermined pitch in a second predetermined direction orthogonal to the first predetermined direction on the second glass substrate provided in such a manner that the column electrodes and the row electrodes are provided. Are drawn out without bending points to at least the vicinity of the seal portion in the non-display area other than the display area where the column electrodes and the row electrodes overlap each other, while having the first and second predetermined pitches, respectively. Claim 1,
13. A display-integrated coordinate input device according to any one of 3, 4, 6 and 12 .
【請求項16】 マトリクスパネルは、第1のガラス基
板上に第1の所定方向に第1の所定ピッチで配列された
列電極と、表示材料層を介して前記第1のガラス基板に
対向するように設けられた第2のガラス基板上に前記第
1の所定方向に直交する第2の所定方向に第2の所定ピ
ッチで配列された行電極と、前記第1及び第2のガラス
基板上の前記列電極と前記行電極とが重なり合った表示
領域以外の非表示領域に設けられた引き出し電極部分
と、前記引き出し電極部分上に設けられ前記引き出し電
極部分を電気的にシールドする導電性膜とを具備する
求項1、3、4、6又は12のいずれかに記載のディス
プレイ一体型座標入力装置。
16. The matrix panel opposes the first glass substrate with a column electrode arranged on the first glass substrate in a first predetermined direction at a first predetermined pitch and a display material layer. Row electrodes arranged at a second predetermined pitch in a second predetermined direction orthogonal to the first predetermined direction on the second glass substrate provided in the above manner, and on the first and second glass substrates. And a lead-out electrode portion provided in a non-display area other than the display area where the column electrodes and the row electrodes overlap each other, and a conductive film provided on the lead-out electrode portion and electrically shielding the lead-out electrode portion. A contract with
13. A display-integrated coordinate input device according to any one of claim 1, 3, 4, 6 or 12 .
【請求項17】 マトリクスパネルが液晶パネルである
請求項1、3、4、6又は12のいずれかに記載のディ
スプレイ一体型座標入力装置。
17. The matrix panel is a liquid crystal panel.
The display-integrated coordinate input device according to claim 1, 3, 4, 6, or 12 .
JP02634795A 1994-02-21 1995-02-15 Display integrated coordinate input device Expired - Fee Related JP3465831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02634795A JP3465831B2 (en) 1994-02-21 1995-02-15 Display integrated coordinate input device

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2169194 1994-02-21
JP6-108716 1994-05-23
JP10871694 1994-05-23
JP15392494 1994-07-05
JP6-153924 1994-07-05
JP6-281878 1994-11-16
JP28187794 1994-11-16
JP6-21691 1994-11-16
JP28187894 1994-11-16
JP6-281877 1994-11-16
JP02634795A JP3465831B2 (en) 1994-02-21 1995-02-15 Display integrated coordinate input device

Publications (2)

Publication Number Publication Date
JPH08194581A JPH08194581A (en) 1996-07-30
JP3465831B2 true JP3465831B2 (en) 2003-11-10

Family

ID=27548996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02634795A Expired - Fee Related JP3465831B2 (en) 1994-02-21 1995-02-15 Display integrated coordinate input device

Country Status (1)

Country Link
JP (1) JP3465831B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2079008A1 (en) * 2007-12-26 2009-07-15 TPO Displays Corp. Position sensing display
JP5554517B2 (en) * 2009-04-22 2014-07-23 富士通コンポーネント株式会社 Touch panel position detection method and touch panel device
JP5589859B2 (en) * 2011-01-14 2014-09-17 ソニー株式会社 POSITION INFORMATION CORRECTION DEVICE, TOUCH SENSOR, POSITION INFORMATION CORRECTION METHOD, AND PROGRAM
JP2014191654A (en) * 2013-03-27 2014-10-06 Sharp Corp Input device and electronic apparatus
JP5893697B2 (en) * 2014-09-11 2016-03-23 株式会社ジャパンディスプレイ Display device with touch detection function and electronic device
EP3678000B1 (en) * 2017-08-29 2023-11-01 Alps Alpine Co., Ltd. Input device

Also Published As

Publication number Publication date
JPH08194581A (en) 1996-07-30

Similar Documents

Publication Publication Date Title
KR100196201B1 (en) Display-integrated coordinate input device
EP0622754B1 (en) Display-integrated type tablet device with high co-ordinate detection accuracy and method for driving the same
US7075521B2 (en) Input-output integrated type display device
US8963852B2 (en) Touch panel, driving method for the touch panel, program for getting touch information, and memory media
US5434599A (en) Liquid crystal display device
JP5570679B2 (en) Touch panel device
US5631666A (en) Display-integrated type tablet device
JP2534422B2 (en) Display integrated tablet device
US8766943B2 (en) Display having touch sensor and method for improving touch performance thereof
US20120081320A1 (en) Display Device Having Touch Screen Panel
US20190095035A1 (en) Touch detection device and display device with touch detection function
JP4974670B2 (en) Touch panel device
EP2541378A1 (en) Display device with touch sensor
CN108268166A (en) With operational amplifier touch power circuit and use its touch display unit
JP3465831B2 (en) Display integrated coordinate input device
JP2008165436A (en) Touch panel device
JP3014716B2 (en) Input display integrated display device
US11579728B2 (en) Touch display device, touch driving circuit and display panel
JPH03294919A (en) Display device with tablet function
JPH1091343A (en) Pen input display device
JPH0793093A (en) Display panel with pen input function
US20230205367A1 (en) Touch Display Device
JP2747429B2 (en) Display integrated tablet device
TW400500B (en) Display-integrated coordinate input device
JPH0784554A (en) Liquid crystal display device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees