JP3438779B2 - Drive circuit and semiconductor laser drive device - Google Patents
Drive circuit and semiconductor laser drive deviceInfo
- Publication number
- JP3438779B2 JP3438779B2 JP2000136256A JP2000136256A JP3438779B2 JP 3438779 B2 JP3438779 B2 JP 3438779B2 JP 2000136256 A JP2000136256 A JP 2000136256A JP 2000136256 A JP2000136256 A JP 2000136256A JP 3438779 B2 JP3438779 B2 JP 3438779B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- terminal
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、駆動回路および半
導体レーザ駆動装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit and a semiconductor laser drive device.
【０００２】[0002]
【従来の技術】図１３は、従来の半導体レーザ駆動装置
３００を示す。半導体レーザ駆動装置３００は、半導体
レーザ駆動回路３０２と、半導体レーザ３０４とを含
む。半導体レーザ駆動回路３０２は、差動入力を受ける
差動増幅３０２ａ部と、レーザ駆動部３０２ｂと、を備
える。レーザ駆動部３０２ｂは、ｎ型電界効果トランジ
スタ差動対３０６(３０６ａ、３０６ｂ)と、ｎ型電界効
果トランジスタ３０８とを備える。ｎ型電界効果トラン
ジスタ差動対３０６は、差動増幅部３０２ａからの正信
号および負信号をそれぞれ受けるゲートを持つ。ｎ型電
界効果トランジスタ３０８は、ｎ型電界効果トランジス
タ対３０６ａ、３０６ｂの各ソースに接続されたドレイ
ン、負電源電位線３１２に接続されたソース、および電
圧源３１４に接続されたゲートを有する。差動対３０６
の一方のｎ型電界効果トランジスタ３０６ａのドレイン
には、半導体レーザ３０４のカソードが接続されてい
る。この差動対の他方３０６ｂのドレインには、接地電
位線３１０に接続されている。2. Description of the Related Art FIG. 13 shows a conventional semiconductor laser driving device 300. The semiconductor laser driving device 300 includes a semiconductor laser driving circuit 302 and a semiconductor laser 304. The semiconductor laser drive circuit 302 includes a differential amplifier 302a section that receives a differential input, and a laser drive section 302b. The laser driver 302b includes an n-type field effect transistor differential pair 306 (306a, 306b) and an n-type field effect transistor 308. The n-type field effect transistor differential pair 306 has gates that receive the positive signal and the negative signal from the differential amplifier 302a, respectively. N-type field effect transistor 308 has a drain connected to the sources of n-type field effect transistor pair 306 a and 306 b, a source connected to negative power supply potential line 312, and a gate connected to voltage source 314. Differential pair 306
The cathode of the semiconductor laser 304 is connected to the drain of the one n-type field effect transistor 306a. The drain of the other side 306b of the differential pair is connected to the ground potential line 310.
【０００３】[0003]
【発明が解決しようとする課題】発明者は、この半導体
レーザ駆動装置の特性について検討を重ねてきた。半導
体レーザの駆動信号の周波数が高くなるにつれて、個々
の半導体レーザの特性と個々の半導体レーザ駆動回路の
特性との相性が伝送特性において重要になることが分か
ってきた。The inventor has repeatedly studied the characteristics of this semiconductor laser driving device. It has been found that the compatibility between the characteristics of the individual semiconductor lasers and the characteristics of the individual semiconductor laser driving circuits becomes important in the transmission characteristics as the frequency of the drive signal of the semiconductor laser increases.
【０００４】一方、個々の半導体レーザの特性には、ば
らつきがあることが知られている。このため、個々の半
導体レーザに最適な駆動電流の立ち上がり時間および立
ち下がり時間は、個々の半導体レーザ毎に異なるものと
なる。また、半導体レーザ駆動回路の特性にも、ばらつ
きがある。しかしながら、これまでの半導体レーザ駆動
装置では、半導体レーザ駆動回路と半導体レーザとの相
性については特に着目されていなかった。On the other hand, it is known that the characteristics of individual semiconductor lasers vary. For this reason, the optimum rise time and fall time of the drive current for each semiconductor laser differ for each semiconductor laser. Further, the characteristics of the semiconductor laser drive circuit also vary. However, in the conventional semiconductor laser drive devices, no particular attention has been paid to the compatibility between the semiconductor laser drive circuit and the semiconductor laser.
【０００５】そこで、本発明の目的は、半導体レーザの
駆動電流の立ち上がり時間および立ち下がり時間を調整
可能な駆動回路および半導体レーザ駆動装置を提供する
ことにした。Therefore, an object of the present invention is to provide a drive circuit and a semiconductor laser drive device capable of adjusting the rise time and fall time of the drive current of a semiconductor laser.
【０００６】[0006]
【課題を解決するための手段】発明者は、この目的を達
成するために、様々な試行錯誤を試みた。その結果、以
下のような構成を有する発明をするに至った。The inventor has tried various trials and errors in order to achieve this object. As a result, an invention having the following structure has been achieved.
【０００７】本発明に係る半導体レーザ駆動装置は、第
１の電流端子、第２の電流端子、並びに前記第１および
第２の電流端子間に流れる電流を制御するように設けら
れた制御端子、をそれぞれ有し、前記第２の電流端子が
互いに接続された第１および第２のトランジスタと、前
記第１のトランジスタの前記第１の電流端子に接続され
ており第１及び第２のスイッチ手段並びに第１及び第２
のキャパシタを有する駆動力調整部と、前記第１のトラ
ンジスタの前記第１の電流端子と第１の基準電位線との
間に配置された半導体レーザとを備え、前記駆動力調整
部の第１のキャパシタは、前記第１のトランジスタの前
記第１の電流端子に接続された一端、および他端を有し
ており、前記駆動力調整部の第１のスイッチ手段は、前
記第１のキャパシタの前記他端と第２の基準電位線との
間に接続されており、前記駆動力調整部の第２のキャパ
シタは、前記第１のトランジスタの前記第１の電流端子
に接続された一端、および他端を有しており、前記駆動
力調整部の前記第２のキャパシタの前記他端と第２の基
準電位線との間に接続されており、前記第２のトランジ
スタの前記第１の電流端子は第１の基準電位線に接続さ
れている。 [0007] engagement Ru semiconductor laser drive device according to the present invention, the
One current terminal, a second current terminal, and the first and
Provided to control the current flowing between the second current terminals.
Control terminals, and the second current terminal is
A first and a second transistor connected to each other, and
Connected to the first current terminal of the first transistor
And first and second switch means and first and second
And a driving force adjusting section having a capacitor of
Of the first current terminal of the transistor and the first reference potential line
A semiconductor laser disposed between
A first capacitor in front of the first transistor
It has one end connected to the first current terminal and the other end
And the first switch means of the driving force adjusting section is
Between the other end of the first capacitor and the second reference potential line
Is connected to the second capacity of the driving force adjusting unit.
Sita is the first current terminal of the first transistor
Has one end connected to the
The other end of the second capacitor and the second base of the force adjusting unit.
Is connected between the quasi-potential line and the second transistor
The first current terminal of the star is connected to a first reference potential line.
Has been.
【０００８】本発明に係る半導体レーザのための駆動回
路は、第１の電流端子、第２の電流端子、並びに前記第
１および第２の電流端子間に流れる電流を制御するよう
に設けられた制御端子、をそれぞれ有し、前記第２の電
流端子が互いに接続されて差動対を構成する第１および
第２のトランジスタと、各トランジスタの前記第２の電
流端子に接続された電流源と、前記第１のトランジスタ
の前記第１の電流端子に接続されたＯＵＴ端子と、前記
第２のトランジスタの前記第１の電流端子に接続された
ＯＵＴＢ端子と、前記第１のトランジスタの前記第１の
電流端子に接続された一端、および他端を有する第１の
キャパシタと、前記第１のキャパシタの前記他端と所定
の基準電位線との間に接続された第３のトランジスタ
と、前記第１のトランジスタの前記第１の電流端子に接
続された一端、および他端を有する第２のキャパシタ
と、前記第２のキャパシタの前記他端と所定の基準電位
線との間に接続された第３のトランジスタと、外部制御
信号を入力端子に受けるインタフェイス部と、前記イン
タフェイス部を第３及び第４のトランジスタに接続する
複数の制御信号線とを備える。[0008] driving times <br/> path for engagement Ru semiconductor laser in the present invention, a first current terminal, a second current terminal, and the second
To control the current flowing between the first and second current terminals
And a control terminal provided on the
First and second flow path terminals connected to each other to form a differential pair
A second transistor and the second charge of each transistor.
A current source connected to the current terminal, and the first transistor
An OUT terminal connected to the first current terminal of
Connected to the first current terminal of a second transistor
The OUTB terminal and the first transistor of the first transistor.
A first end having one end connected to the current terminal and the other end
A capacitor, and the other end of the first capacitor and a predetermined
Third transistor connected between the reference potential line of
Is connected to the first current terminal of the first transistor.
Second capacitor having one end and the other end connected
And the other end of the second capacitor and a predetermined reference potential
A third transistor connected between the line and the external control
The interface section that receives signals at the input terminals
Interface part to the third and fourth transistors
And a plurality of control signal lines .
【０００９】第１のトランジスタの第１の電流端子は、
例えば、半導体レーザのカソードに接続され、そのアノ
ードは第２の基準電位線に接続されることができる。The first current terminal of the first transistor is
For example, it can be connected to the cathode of a semiconductor laser, the anode of which can be connected to the second reference potential line.
【００１０】第１のキャパシタの他端と基準電位線との
間が電気的に導通するように第１のスイッチ手段が設け
られているとき、第１のトランジスタの駆動電流は、第
１のキャパシタのキャパシタンスの充電および放電を伴
いながら、半導体レーザのカソードの電圧を変化させ
る。このため、半導体レーザのカソードの電圧の立ち上
がりおよび立ち下がり時間は、第１のキャパシタが接続
されていない場合に比べて大きくなる。When the first switch means is provided so that the other end of the first capacitor and the reference potential line are electrically connected to each other, the drive current of the first transistor is equal to the first capacitor. The voltage of the cathode of the semiconductor laser is changed while charging and discharging the capacitance. For this reason, the rise and fall times of the voltage of the cathode of the semiconductor laser are longer than in the case where the first capacitor is not connected.
【００１１】第１のキャパシタの他端と基準電位線との
間を電気的に切り離すように第１のスイッチ手段が設け
られているとき、第１のトランジスタの駆動電流は、第
１のキャパシタのキャパシタンスの充電および放電を伴
うことなく、半導体レーザのカソードの電圧を変化させ
る。このため、半導体レーザのカソードの電圧の立ち上
がりおよび立ち下がり時間は、第１のキャパシタが接続
されている場合に比べて小さくなる。When the first switch means is provided so as to electrically disconnect the other end of the first capacitor and the reference potential line, the drive current of the first transistor is the drive current of the first capacitor. Changing the voltage on the cathode of a semiconductor laser without charging and discharging the capacitance. Therefore, the rise and fall times of the voltage of the cathode of the semiconductor laser are shorter than those when the first capacitor is connected.
【００１２】以下に示される本発明に係わる特徴は、上
記の発明と組み合わされることができる。また、以下に
示される本発明に係わる特徴を任意に組み合わせること
ができ、これによって、それぞれの作用および効果並び
にその組合せにより得られる作用および効果を享受する
ことができる。The features relating to the present invention shown below can be combined with the above invention. Further, the features relating to the present invention shown below can be arbitrarily combined, and thereby, the respective actions and effects and the actions and effects obtained by the combination can be enjoyed.
【００１３】本発明に係る半導体レーザ駆動装置は、デ
ータ入力信号を受けるデータ入力バッファ回路と、デー
タ入力バッファ回路からのデータ信号を受けるセレクタ
回路と、外部制御信号を受けて、変調電流回路にＶｃｏ
ｎ信号を提供するインタフェイス回路と、セレクタ回路
からのデータ信号およびＶｃｏｎ信号を受けると共に、
ＯＵＴ信号及びＯＵＴＢ信号を出力する変調電流回路
と、前記ＯＵＴ信号を受けるように順方向に前記変調電
流回路に接続されている半導体レーザとを備え、前記変
調電流回路は、第１の電流端子、第２の電流端子、並び
に前記第１および第２の電流端子間に流れる電流を制御
するように設けられた制御端子、をそれぞれ有し、前記
第２の電流端子が互いに接続された第１および第２のト
ランジスタと、前記第１のトランジスタの前記第１の電
流端子に接続された一端、および他端を有する第１のキ
ャパシタと、前記第１のキャパシタの前記他端と所定の
基準電位線との間に接続された第３のトランジスタと、
前記第１のトランジスタの前記第１の電流端子に接続さ
れた一端、および他端を有する第２のキャパシタと、前
記第２のキャパシタの前記他端と所定の基準電位線との
間に接続された第４のトランジスタとを有しており、前
記第３及び第４のトランジスタは、前記Ｖｃｏｎ信号に
より切り替えられる。 [0013] engagement Ru semiconductor laser driving device according to the present invention, de
Data input buffer circuit that receives the data input signal, and
Selector for receiving the data signal from the input buffer circuit
The circuit and the external control signal are received, and Vco is applied to the modulation current circuit.
Interface circuit for providing n signal and selector circuit
Receive the data signal and Vcon signal from
Modulation current circuit for outputting OUT signal and OUTB signal
And the modulation signal in the forward direction so as to receive the OUT signal.
And a semiconductor laser connected to the current circuit.
The adjusting current circuit includes a first current terminal, a second current terminal, and
To control the current flowing between the first and second current terminals
And a control terminal provided to
A first and a second transistor having second current terminals connected to each other.
And a first transistor of the first transistor.
A first key having one end connected to the flow terminal and the other end.
A capacitor, and the other end of the first capacitor and a predetermined
A third transistor connected between the reference potential line and
Connected to the first current terminal of the first transistor.
A second capacitor having one end and an opposite end, and
Between the other end of the second capacitor and a predetermined reference potential line
A fourth transistor connected between
The third and fourth transistors are connected to the Vcon signal.
You can switch more.
【００１４】第１および第２のスイッチ手段によって第
１および第２のキャパシタをそれぞれ切り換えると、半
導体レーザのカソードに接続されているキャパシタンス
に応じてカソードの立ち上がり及び立ち下がり時間がよ
り細かく制御されることができる。When the first and second capacitors are switched by the first and second switching means, respectively, the rise and fall times of the cathode are controlled more finely according to the capacitance connected to the cathode of the semiconductor laser. be able to.
【００１５】本発明に係る半導体レーザ駆動装置では、
第１のスイッチ手段は、第３のトランジスタを備えるこ
とができる。第３のトランジスタは、第１のキャパシタ
の他端に接続された第１の電流端子、所定の基準電位線
に接続された第２の電流端子、および第１および第２の
電流端子間の導通を制御するように設けられた制御端
子、を有する。また、本発明に係る半導体レーザ駆動装
置では、第２のスイッチ手段は、第４のトランジスタを
備えることができる。第４のトランジスタは、第１のキ
ャパシタの他端に接続された第１の電流端子、所定の基
準電位線に接続された第２の電流端子、および第１およ
び第２の電流端子間の導通を制御するように設けられた
制御端子、を有する。 [0015] In the semiconductor laser drive device according to the present invention,
The first switch means may comprise a third transistor. The third transistor has a first current terminal connected to the other end of the first capacitor, the conduction between the second current terminal, and the first and second current terminal connected to a predetermined reference potential line A control terminal provided to control the. Further, the semiconductor laser driving device according to the present invention
And the second switch means includes a fourth transistor.
Can be prepared. The fourth transistor is the first key.
A first current terminal connected to the other end of the capacitor, a predetermined base
A second current terminal connected to the quasi-potential line, and a first and a second terminal
And is provided to control the conduction between the second current terminal
A control terminal.
【００１６】第１および第２のスイッチ手段の各々がト
ランジスタを含むと、導通および非道通が制御端子によ
り制御される。 Each of the first and second switch means is
Including a transistor allows continuity and non-conduction by the control terminals.
Controlled.
【００１７】第３および第４のトランジスタは、電界効
果トランジスタであることができる。 The third and fourth transistors have a field effect.
It can be a transistor.
【００１８】本発明に係わる駆動回路および半導体レー
ザ駆動装置は、第３および第４のトランジスタの制御端
子への制御電圧を受けるためのインタフェイス部を更に
備えることができる。インタフェイス部を介して、外部
制御信号を受けることができる。The driving circuit and the semiconductor laser driving device according to the present invention can further include an interface portion for receiving the control voltage to the control terminals of the third and fourth transistors. An external control signal can be received via the interface unit.
【００１９】本発明に係わる駆動回路および半導体レー
ザ駆動装置は、第３および第４のトランジスタの制御端
子へのバイアス電圧を提供するバイアス部を更に備える
ことができる。第３および第４のトランジスタの各々
は、バイアス部からの制御信号を受けることができる。The drive circuit and the semiconductor laser drive device according to the present invention may further include a bias section for providing a bias voltage to the control terminals of the third and fourth transistors. Each of the third and fourth transistors can receive a control signal from the bias unit.
【００２０】[0020]
【発明の実施の形態】本発明の知見は、例示として示さ
れた添付図面を参照して以下の詳細な記述を考慮するこ
とによって容易に理解することができる。DESCRIPTION OF THE PREFERRED EMBODIMENTS The findings of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples.
【００２１】引き続いて、添付図面を参照しながら本発
明の実施の形態を説明する。可能な場合には、同一の部
分には同一の符号を付して、重複する説明を省略する。Subsequently, embodiments of the present invention will be described with reference to the accompanying drawings. When possible, the same parts are designated by the same reference numerals, and overlapping description will be omitted.
【００２２】図１を参照すると、本実施の形態に係わる
半導体レーザ駆動装置１０は、駆動回路１２と、半導体
レーザ１４とを備える。以下の回路においては、これに
限られるものではないが、III−Ｖ族化合物半導体の電
界効果トランジスタが適用されている場合について説明
する。駆動回路１２は、一対の入力端子１５ａ、１５ｂ
と、差動増幅回路１８と、一対のトランジスタ２０と、
電流源２２と、キャパシタ２４と、第１のスイッチ手段
２６と、を備える。一対の入力端子１５は、正信号１６
ａおよび負信号１６ｂを受ける。半導体レーザ１４は、
正信号１６ａおよび負信号１６ｂに応じて光信号１４ａ
を発生し、この光信号１４ａは光伝送路１４ｂを介して
伝送される。Referring to FIG. 1, a semiconductor laser drive device 10 according to this embodiment includes a drive circuit 12 and a semiconductor laser 14. In the following circuit, a case where a III-V compound semiconductor field effect transistor is applied is described, although not limited thereto. The drive circuit 12 includes a pair of input terminals 15a and 15b.
A differential amplifier circuit 18, a pair of transistors 20,
A current source 22, a capacitor 24, and a first switch means 26 are provided. The pair of input terminals 15 has a positive signal 16
a and the negative signal 16b. The semiconductor laser 14 is
The optical signal 14a according to the positive signal 16a and the negative signal 16b
And the optical signal 14a is transmitted through the optical transmission line 14b.
【００２３】差動増幅回路１８は、一対の入力端子１５
に接続された正入力１８ａおよび負入力１８ｂと、正出
力１８ｃおよび負出力１８ｄと有し、入力端子１５から
の信号の差動成分を増幅することができる。The differential amplifier circuit 18 includes a pair of input terminals 15
It has a positive input 18a and a negative input 18b, and a positive output 18c and a negative output 18d connected to each other, and can amplify the differential component of the signal from the input terminal 15.
【００２４】一対のトランジスタ２０は、差動対を構成
するようにソースが相互に接続されている。そのソース
は、更に電流源２２の一端に接続され、電流源２２の他
端はＶＤＤ電位線といった所定の基準電位線３２に接続
されている。一対のトランジスタ２０の一方のトランジ
スタ２０ａのゲートは差動増幅回路１８からの正出力１
８ｃに接続され、他方のトランジスタ２０ｂのゲートは
差動増幅回路１８からの負出力１８ｄに接続されてい
る。トランジスタ２０ａのドレインは半導体レーザ１４
のカソードに接続され、半導体レーザ１４のアノード
は、接地電位線といった所定の基準電位線３０に接続さ
れている。トランジスタ２０ｂのドレインは、所定の基
準電位線３０に接続されている。トランジスタ２０ａの
ドレインは、キャパシタ２４の一端に接続され、キャパ
シタ２４の他端は、第１のスイッチ手段２６を介して所
定の基準電位線３２に接続されている。本実施の形態に
おいては、第１のスイッチ手段２６は、電界効果トラン
ジスタ３６を含むことができ、そのドレインはキャパシ
タ２４の他端に接続され、そのソースは所定の基準電位
線３２に接続されている。The sources of the pair of transistors 20 are connected to each other so as to form a differential pair. The source is further connected to one end of the current source 22, and the other end of the current source 22 is connected to a predetermined reference potential line 32 such as a VDD potential line. The gate of one transistor 20a of the pair of transistors 20 has a positive output 1 from the differential amplifier circuit 18.
8c, and the gate of the other transistor 20b is connected to the negative output 18d from the differential amplifier circuit 18. The drain of the transistor 20a is the semiconductor laser 14
The anode of the semiconductor laser 14 is connected to a predetermined reference potential line 30 such as a ground potential line. The drain of the transistor 20b is connected to a predetermined reference potential line 30. The drain of the transistor 20a is connected to one end of the capacitor 24, and the other end of the capacitor 24 is connected to a predetermined reference potential line 32 via the first switch means 26. In the present embodiment, the first switch means 26 may include a field effect transistor 36, the drain of which is connected to the other end of the capacitor 24 and the source of which is connected to a predetermined reference potential line 32. There is.
【００２５】電界効果トランジスタ３６のゲートは、イ
ンタフェイス回路２８に接続されている。インタフェイ
ス回路２８は、入力端子３４からの制御信号によって、
電界効果トランジスタ３６といったスイッチ素子を含む
第１のスイッチ手段２６を制御することを可能にする。
電界効果トランジスタ３６は、そのゲートに印加された
電圧がしきい値以上のとき導通となり、そのゲートに印
加された電圧がしきい値未満のとき非導通となる。この
ゲート電圧によって、キャパシタ２４の他端がフローテ
ィングになるか、所定の電位に固定されるか、が決定さ
れる。The gate of the field effect transistor 36 is connected to the interface circuit 28. The interface circuit 28 receives the control signal from the input terminal 34,
It makes it possible to control the first switching means 26, which comprises switching elements such as field effect transistors 36.
The field effect transistor 36 becomes conductive when the voltage applied to its gate is equal to or higher than the threshold value, and becomes non-conductive when the voltage applied to its gate is lower than the threshold value. This gate voltage determines whether the other end of the capacitor 24 becomes floating or is fixed at a predetermined potential.
【００２６】キャパシタ２４の他端がフローティングの
場合には、半導体レーザ１４のカソードの電位変化に際
して、キャパシタ２４は充電および放電されない。キャ
パシタ２４の他端に所定の電位が与えられている場合に
は、半導体レーザ１４のカソードの電位変化に際して、
キャパシタ２４は充電および放電される。このため、キ
ャパシタ２４のキャパシタンスに応じて、半導体レーザ
１４のカソードの立ち上がり時間および立ち下がり時間
が変化する。これによって、半導体レーザの特性および
半導体レーザ駆動回路に対する要求性能に応じて、半導
体レーザ駆動回路の特性を調整することが可能になる。When the other end of the capacitor 24 is floating, the capacitor 24 is neither charged nor discharged when the potential of the cathode of the semiconductor laser 14 changes. When a predetermined potential is applied to the other end of the capacitor 24, when the potential of the cathode of the semiconductor laser 14 changes,
The capacitor 24 is charged and discharged. Therefore, the rising time and the falling time of the cathode of the semiconductor laser 14 change according to the capacitance of the capacitor 24. As a result, it becomes possible to adjust the characteristics of the semiconductor laser drive circuit according to the characteristics of the semiconductor laser and the required performance of the semiconductor laser drive circuit.
【００２７】また、導通状態の電界効果トランジスタ３
６では、ゲートに印加される電圧に応じたチャネル抵抗
が実現される。このチャネル抵抗は、キャパシタ２４と
直列に接続される。In addition, the field effect transistor 3 in the conductive state.
In 6, the channel resistance according to the voltage applied to the gate is realized. This channel resistance is connected in series with the capacitor 24.
【００２８】図２を参照すると、本実施の形態に係わる
半導体レーザ駆動装置１０は、一または複数のキャパシ
タ２４ａ、２４ｂ、２４ｃと、一または複数の電界効果
トランジスタ３６ａ、３６ｂ、３６ｃといったスイッチ
手段とを更に備えることができる。キャパシタ２４ａ、
２４ｂ、２４ｃは、それぞれ、トランジスタ３６ａ、３
６ｂ、３６ｃの第１の電流端子に接続された一端、およ
び半導体レーザ１４のカソードに接続された他端を有す
ることができる。各スイッチ手段は、キャパシタ２４
ａ、２４ｂ、２４ｃの各々の他端と基準電位線３２との
間に接続されることができる。キャパシタ２４ａ、２４
ｂ、２４ｃの各々は、それぞれ異なるキャパシタンスを
有することができる。キャパシタ２４ａ、２４ｂ、２４
ｃの各々は、また、実質的に同一の有することができ
る。Referring to FIG. 2, the semiconductor laser driving device 10 according to the present embodiment includes one or a plurality of capacitors 24a, 24b and 24c and a switching means such as one or a plurality of field effect transistors 36a, 36b and 36c. Can be further provided. Capacitor 24a,
24b and 24c are transistors 36a and 3a, respectively.
6b, 36c can have one end connected to the first current terminal and the other end connected to the cathode of the semiconductor laser 14. Each switch means includes a capacitor 24
It can be connected between the other end of each of a, 24b, and 24c and the reference potential line 32. Capacitors 24a, 24
Each of b and 24c may have a different capacitance. Capacitors 24a, 24b, 24
Each of c can also have substantially the same.
【００２９】半導体レーザ１４のカソードに付加される
キャパシタンスの総和は、電界効果トランジスタ３６
ａ、３６ｂ、３６ｃの制御端子(ゲート)を介してインタ
フェイス回路２８によって制御される。インタフェイス
回路２８は、複数の入力端子３４ａ、３４ｂ、３４ｃか
らの制御信号Ｖconによって電界効果トランジスタ３６
ａ、３６ｂ、３６ｃを切り換えて、キャパシタ２４ａ、
２４ｂ、２４ｃの接続を制御することを可能にする。イ
ンタフェイス回路２８は、半導体レーザ１４のカソード
に接続されているキャパシタンスに応じて、カソードの
立ち上がり及び立ち下がり時間をより細かく制御するこ
とを可能にする。The sum of the capacitances added to the cathode of the semiconductor laser 14 is the field effect transistor 36.
It is controlled by the interface circuit 28 via the control terminals (gates) of a, 36b and 36c. The interface circuit 28 uses the control signal Vcon from the plurality of input terminals 34a, 34b, 34c to generate the field effect transistor 36.
By switching a, 36b, and 36c, the capacitors 24a,
It is possible to control the connection of 24b, 24c. The interface circuit 28 enables finer control of the rise and fall times of the cathode depending on the capacitance connected to the cathode of the semiconductor laser 14.
【００３０】図３(ａ)を参照すると、半導体レーザ１４
の駆動の調整するための複数のキャパシタ２４ａ、２４
ｂ、２４ｃと、キャパシタ２４ａ、２４ｂ、２４ｃのそ
れぞれの他端に接続されたスイッチ手段と、このスイッ
チ手段を制御するように接続されたインタフェイス回路
２８とが示されている。Referring to FIG. 3A, the semiconductor laser 14
A plurality of capacitors 24a, 24 for adjusting the driving of the
b, 24c, switch means connected to the other end of each of the capacitors 24a, 24b, 24c, and an interface circuit 28 connected to control the switch means.
【００３１】複数のキャパシタ２４ａ、２４ｂ、２４ｃ
の一端は、半導体レーザ１４のカソードに接続されてい
る。キャパシタ２４ａの他端には、並列に接続されたｎ
型電界効果トランジスタ３６ｄ、３６ｇ、３６ｋ、３６
ｍが設けられている。キャパシタ２４ｂの他端には、並
列に接続されたｎ型電界効果トランジスタ３６ｅ、３６
ｈ、３６ｉ、３６ｎが設けられている。キャパシタ２４
ｃの他端には、並列に接続されたｎ型電界効果トランジ
スタ３６ｆ、３６ｊ、３６ｌ、３６ｏが設けられてい
る。トランジスタ３６ｄ、３６ｅ、３６ｆ、３６ｇ、３
６ｈ、３６ｉ、３６ｊ、３６ｋ、３６ｌ、３６ｍ、３６
ｎ、３６ｏのゲートには、インタフェイス回路２８から
の制御信号線２８ａ〜２８ｇが接続されている。A plurality of capacitors 24a, 24b, 24c
Is connected to the cathode of the semiconductor laser 14. N connected in parallel to the other end of the capacitor 24a
Type field effect transistors 36d, 36g, 36k, 36
m is provided. The other end of the capacitor 24b is connected to the n-type field effect transistors 36e and 36e connected in parallel.
h, 36i, 36n are provided. Capacitor 24
At the other end of c, n-type field effect transistors 36f, 36j, 36l and 36o connected in parallel are provided. Transistors 36d, 36e, 36f, 36g, 3
6h, 36i, 36j, 36k, 36l, 36m, 36
Control signal lines 28a to 28g from the interface circuit 28 are connected to the gates of n and 36o.
【００３２】図３(ｂ)を参照すると、インタフェイス回
路２８は、１又は複数の論理ゲート(反転ゲート、ＮＡ
ＮＤゲート)を含み、入力された制御信号３４ａ〜３４
ｃから各スイッチの開閉のために信号を生成するデコー
ダ回路を有する。論理ゲートは、１又は複数の入力の論
理演算結果を出力する。インタフェイス回路２８は、入
力された制御信号３４ａ〜３４ｃをデコードし、複数の
デコード信号２８ａ〜２８ｇを発生している。Referring to FIG. 3B, the interface circuit 28 includes one or a plurality of logic gates (inversion gate, NA).
ND gate) and the input control signals 34a to 34
It has a decoder circuit for generating a signal for opening and closing each switch from c. The logic gate outputs a logical operation result of one or more inputs. The interface circuit 28 decodes the input control signals 34a to 34c and generates a plurality of decode signals 28a to 28g.
【００３３】図４を参照すると、本実施の形態に係わる
半導体レーザ駆動装置１００のより詳細に記述された回
路図が示されている。半導体レーザ駆動装置１００は、
データ入力バッファ回路１０２と、セレクタ回路１０４
と、シャットダウン制御回路１０６と、バイアス電流制
御回路１０８と、変調電流回路１１２と、半導体レーザ
１１０と、インタフェイス回路１１４と、を備える。Referring to FIG. 4, there is shown a more detailed circuit diagram of the semiconductor laser driving device 100 according to the present embodiment. The semiconductor laser driving device 100 is
Data input buffer circuit 102 and selector circuit 104
A shutdown control circuit 106, a bias current control circuit 108, a modulation current circuit 112, a semiconductor laser 110, and an interface circuit 114.
【００３４】データ入力バッファ回路１０２は、データ
入力信号(ＤＩＮ、ＤＲＥＦ)１１６を受ける。シャット
ダウン制御回路１０６は、制御信号ＲＥＳＥＴを受け
る。セレクタ回路１０４は、データ入力バッファ回路１
０２からのデータ信号およびシャットダウン制御回路１
０６からの制御信号を受ける。バイアス電流制御回路１
０８は、シャットダウン制御回路１０６からの制御信
号、およびバイアス電流信号ＶＢを受けると共に、ＢＩ
ＡＳ信号を出力する。変調電流回路１１２は、セレクタ
回路１０４からのデータ信号、バイアス電流制御信号Ｖ
Ｍ、およびライズ・フォール信号Ｖｃｏｎを受けると共
に、ＩＭＲＥＦ信号およびＩＭＭＯＮ信号、並びに変調
電流信号ＯＵＴ、ＯＵＴＢを出力する。半導体レーザ１
１０は、ＯＵＴ信号を受けるように順方向に接続されて
いる。インタフェイス回路１１４は、ＯＵＴ端子におけ
る信号の立ち上がり時間および立ち下がり時間を調整す
るためのＣＴＲＬ信号を受け、変調電流回路１１２にＶ
ｃｏｎ信号を提供する。The data input buffer circuit 102 receives a data input signal (DIN, DREF) 116. The shutdown control circuit 106 receives the control signal RESET. The selector circuit 104 is the data input buffer circuit 1
02 data signal and shutdown control circuit 1
It receives a control signal from 06. Bias current control circuit 1
08 receives the control signal from the shutdown control circuit 106 and the bias current signal VB, and at the same time, BI
Output AS signal. The modulation current circuit 112 receives the data signal from the selector circuit 104 and the bias current control signal V.
While receiving M and the rise / fall signal Vcon, it outputs the IMREF signal and the IMMON signal, and the modulation current signals OUT and OUTB. Semiconductor laser 1
10 is connected in the forward direction so as to receive the OUT signal. The interface circuit 114 receives the CTRL signal for adjusting the rising time and the falling time of the signal at the OUT terminal, and supplies the V signal to the modulation current circuit 112.
provide the con signal.
【００３５】図５を参照すると、データ入力バッファ回
路１０２は、参照信号ＤＲＥＦを基準にしてデータ信号
ＤＩＮから一対の差動信号１０２ａ、１０２ｂを生成す
ることができる。データ入力バッファ回路１０２は、入
力に受けた信号を差動増幅段に提供するようにレベルシ
フトする入力ソースフォロア段１４２と、差動信号１０
２ａ、１０２ｂを生成するためにデータ信号ＤＩＮと参
照信号ＤＲＥＦとを比較する差動増幅段１４４と、差動
増幅段１４４からの信号をレベルシフトする出力ソース
フォロア段１４６と、を備える。入力ソースフォロア段
１４２は、データ入力端子１１６ａにＤＩＮ信号を受け
るソースフォロア段１４２ａ、および基準端子１１６ｂ
にＤＲＥＦ信号を受けるソースフォロア段１４２ｂを有
する。差動増幅段１４４は、ソースフォロア段１４２
ａ、１４２ｂからの信号を受けこれらの差信号成分を増
幅する。出力ソースフォロア段１４６は、差動増幅段１
４４からの差動信号対の一方を受けるソースフォロア段
１４２ａ、および差動信号対の他方を受けるソースフォ
ロア段１４２ｂを有する。なお、基準電位線３０および
基準電位線３２の間には、トランジスタ１４８のゲート
にバイアス電圧を提供するようには設けられた抵抗１５
７ａ、１５７ｂを有する。Referring to FIG. 5, the data input buffer circuit 102 can generate a pair of differential signals 102a and 102b from the data signal DIN with reference to the reference signal DREF. The data input buffer circuit 102 includes an input source follower stage 142 for level-shifting so as to provide a signal received at an input to a differential amplification stage, and a differential signal 10.
A differential amplifier stage 144 that compares the data signal DIN with the reference signal DREF to generate 2a and 102b, and an output source follower stage 146 that level shifts the signal from the differential amplifier stage 144. The input source follower stage 142 includes a source follower stage 142a that receives a DIN signal at the data input terminal 116a, and a reference terminal 116b.
And a source follower stage 142b for receiving the DREF signal. The differential amplifier stage 144 includes a source follower stage 142.
It receives the signals from a and 142b and amplifies these difference signal components. The output source follower stage 146 is the differential amplification stage 1
A source follower stage 142a receiving one of the differential signal pairs from 44 and a source follower stage 142b receiving the other of the differential signal pairs. A resistor 15 provided between the reference potential line 30 and the reference potential line 32 to provide a bias voltage to the gate of the transistor 148.
7a and 157b.
【００３６】ソースフォロア段１４２ａは、ｎ型電界効
果トランジスタ１４８、電流源１５２、および、必要な
場合には、レベルシフタ１５０を備える。ｎ型電界効果
トランジスタ１４８は、データ入力端子１１６ａからの
ＤＩＮ信号を受けるゲート、第１の基準電位線３０に接
続されたドレイン、およびソースを有する。ｎ型電界効
果トランジスタ１４８のソースと、第２の基準電位線３
２との間には、電流源１５２が配置されている。また、
ｎ型電界効果トランジスタ１４８のソースと、電流源１
５２との間には、１または複数のダイオード１５０ａを
含むレベルシフタ１５０が配置されている。電流源１５
２は、１または複数のｎ型電界効果トランジスタを含む
ことができ、図５に示された実施例では、ｎ型電界効果
トランジスタ１５２ａ、１５２ｂは、直列に接続され、
各ゲートには、直列に接続されたｎ型電界効果トランジ
スタ１５２ａ、１５２ｂが所望の定電流性を示すように
バイアス電圧ＶU、ＶDが与えられている。ソースフォロ
ア段１４２ａは、ノード１５４ａから出力信号を提供す
る。The source follower stage 142a comprises an n-type field effect transistor 148, a current source 152 and, if necessary, a level shifter 150. The n-type field effect transistor 148 has a gate receiving the DIN signal from the data input terminal 116a, a drain connected to the first reference potential line 30, and a source. The source of the n-type field effect transistor 148 and the second reference potential line 3
A current source 152 is arranged between the two. Also,
The source of the n-type field effect transistor 148 and the current source 1
A level shifter 150 including one or a plurality of diodes 150 a is disposed between the level shifter 150 and the reference numeral 52. Current source 15
2 may include one or more n-type field effect transistors, and in the embodiment shown in FIG. 5, n-type field effect transistors 152a, 152b are connected in series,
Bias voltages V U and V D are applied to the respective gates so that the n-type field effect transistors 152a and 152b connected in series exhibit desired constant current characteristics. Source follower stage 142a provides an output signal from node 154a.
【００３７】ソースフォロア段１４２ｂは、データ入力
端子１１６ａの代わりに参照入力信号ＤＲＥＦ信号を受
ける点、ノード１５４ａの代わりにノード１５４ｂから
出力信号を提供する点、およびノード１５４ｂには電位
安定化用のキャパシタＣ１を備える点を除いて、ソース
フォロア段１４２ａと同一の回路要素を備えることがで
きる。The source follower stage 142b receives the reference input signal DREF signal in place of the data input terminal 116a, provides an output signal from the node 154b in place of the node 154a, and has a potential stabilizing node in the node 154b. It may include the same circuit elements as the source follower stage 142a, except that it includes the capacitor C1.
【００３８】差動増幅段１４４は、差動対を構成するよ
うに設けられた一対のｎ型電界効果トランジスタ１５６
ａ、１５６ｂと、この差動対１５６のドレインにそれぞ
れ接続された抵抗１５８ａ、１５８ｂを含む負荷１５８
と、差動対トランジスタ１５６の接続されたソースと第
２の基準電位線３２との間に配置された電流源１６０と
を備えることができる。差動対１５６の一方のｎ型電界
効果トランジスタ１５６ａには、ソースフォロア段１４
２ａのノード１５４ａに接続され、他方のｎ型電界効果
トランジスタ１５６ｂには、ソースフォロア段１４２ｂ
のノード１５４ｂに接続されている。差動増幅段１４４
は、ノード１６２ａ、１６２ｂから出力信号を提供す
る。The differential amplifier stage 144 includes a pair of n-type field effect transistors 156 provided so as to form a differential pair.
a and 156b, and a load 158 including resistors 158a and 158b connected to the drains of the differential pair 156, respectively.
And a current source 160 arranged between the connected source of the differential pair transistor 156 and the second reference potential line 32. One of the n-type field effect transistors 156a of the differential pair 156 has a source follower stage 14
The source follower stage 142b is connected to the other n-type field effect transistor 156b connected to the node 154a of 2a.
Connected to node 154b. Differential amplification stage 144
Provide output signals from nodes 162a, 162b.
【００３９】ソースフォロア段１４６ａは、ｎ型電界効
果トランジスタ１６４、および電流源１６８を備える。
ｎ型電界効果トランジスタ１６４は、差動増幅段１４４
のノード１６２ａからの差動信号の一方を受けるゲー
ト、第１の基準電位線３０に接続されたドレイン、およ
びソースを有する。ｎ型電界効果トランジスタ１４８の
ソースと、第２の基準電位線３２との間には、これに限
定あれるものではないが電流源１５８と同様な構成の電
流源１５８が配置されている。ソースフォロア段１４６
ａは、ノード１７０ａから出力信号を提供する。The source follower stage 146a includes an n-type field effect transistor 164 and a current source 168.
The n-type field effect transistor 164 has a differential amplification stage 144.
Has a gate receiving one of differential signals from node 162a, a drain connected to first reference potential line 30, and a source. Between the source of the n-type field effect transistor 148 and the second reference potential line 32, a current source 158 having a structure similar to, but not limited to, the current source 158 is arranged. Source follower stage 146
a provides the output signal from node 170a.
【００４０】ソースフォロア段１４６ｂは、差動増幅段
１４４のノード１６２ｂからの差動信号の他方を受ける
点、およびノード１７０ａの代わりにノード１７０ｂか
ら出力信号を提供する点を除いて、ソースフォロア段１
４６ａと同一の回路要素を備えることができる。ソース
フォロア段１４６ａ、１４６ｂの出力は、ノード１０２
ａ、１０２ｂに接続されている。The source follower stage 146b receives the other of the differential signals from the node 162b of the differential amplifier stage 144, and provides an output signal from the node 170b instead of the node 170a. 1
The same circuit element as 46a can be provided. The output of the source follower stages 146a, 146b is the node 102.
a, 102b.
【００４１】図６(ａ)には、ソースフォロア段１４２ｂ
における参照入力信号ＤＲＥＦ信号を生成するためのバ
イアス回路１７２が示されている。バイアス回路１７２
は、例えば、図４においてはＶref発生回路に対応して
いる。バイアス回路１７２は、ＤＲＥＦ信号を提供する
出力ノードと第１の基準電位線３０との間に配置された
抵抗１７２ａ、およびＤＲＥＦ信号を提供する出力ノー
ドと第２の基準電位線３２との間に配置された抵抗１７
２ｂを有する。FIG. 6A shows the source follower stage 142b.
A bias circuit 172 for generating the reference input signal DREF signal at is shown. Bias circuit 172
Corresponds to the Vref generation circuit in FIG. 4, for example. The bias circuit 172 includes a resistor 172a arranged between the output node providing the DREF signal and the first reference potential line 30, and between the output node providing the DREF signal and the second reference potential line 32. Placed resistor 17
With 2b.
【００４２】図６(ｂ)は、電流源１５２、１６０、１６
８に含まれる直列接続された電界効果トランジスタのゲ
ートのためのバイアス電圧ＶU、ＶDを生成する。第１の
基準電位線３０とバイアス端子１７４ａとの間には、抵
抗１７６ａが配置されている。バイアス端子１７４ａ、
１７４ｂの間には、抵抗１７６ｂが配置されている。第
２の基準電位線３２とバイアス端子１７４ｂとの間に
は、電界効果トランジスタ１７６ｃが配置されている。
電界効果トランジスタ１７６ｃでは、ゲートおよびドレ
インがバイアス端子１７４ｂに接続され、ソースが基準
電位線に接続されているので、電界効果トランジスタ１
７６ｃは、バイアス端子１７４ｂからの信号をゲートに
受けるトランジスタと電流ミラー回路を形成する。図７
を参照すると、シャットダウン制御回路１０６は、参照
ノード１０８ｂを基準にしてリセット信号ＲＥＳＥＴか
ら一対の差動信号１０６ａ、１０６ｂを生成することが
できる。シャットダウン制御回路１０６は、入力ソース
フォロア段１７２と、差動増幅段１７４と、出力ソース
フォロア段１７６と、を備える。FIG. 6B shows the current sources 152, 160, 16
Generate bias voltages V U , V D for the gates of the series-connected field effect transistors included in 8. A resistor 176a is arranged between the first reference potential line 30 and the bias terminal 174a. Bias terminal 174a,
A resistor 176b is arranged between the 174b. A field effect transistor 176c is arranged between the second reference potential line 32 and the bias terminal 174b.
In the field effect transistor 176c, the gate and drain are connected to the bias terminal 174b, and the source is connected to the reference potential line.
76c forms a current mirror circuit with a transistor whose gate receives a signal from the bias terminal 174b. Figure 7
Referring to, the shutdown control circuit 106 can generate a pair of differential signals 106a and 106b from the reset signal RESET with reference to the reference node 108b. The shutdown control circuit 106 includes an input source follower stage 172, a differential amplification stage 174, and an output source follower stage 176.
【００４３】入力ソースフォロア段１７２は、入力端子
１１８ａにＲＥＳＥＴ信号を受け差動増幅段１７４の入
力レベルに合わせてレベルシフトするソースフォロア段
１７２ａ、および参照ノード１１８ｂに参照電圧を受け
差動増幅段１７４の入力レベルに合わせてレベルシフト
するソースフォロア段１７２ｂを有する。差動増幅段１
７４は、ソースフォロア段１７２ｂからの信号を基準に
して１７２ａからのＲＥＳＥＴ信号を比較するコンパレ
ータであり、ＲＥＳＥＴ正信号およびＲＥＳＥＴ負信号
を出力する。出力ソースフォロア段１７６は、差動増幅
段１７４からの差動信号対の一方を受けるソースフォロ
ア段１７２ａと、差動信号対の他方を受けるソースフォ
ロア段１７２ｂを有する。基準電位線３０および基準電
位線３２の間には、トランジスタ１７８のゲートにバイ
アス電圧を提供するように設けられた抵抗１７７ａ、１
７７ｂが設けられ、基準ノード１１８ｂにバイアス電圧
を提供するように設けられた抵抗１７７ｃ、１７７ｄが
設けられている。ＲＥＳＥＴ端子１１８ａとトランジス
タ１７８のゲートの間には、保護抵抗１１８ｅが配置さ
れている。The input source follower stage 172 receives the RESET signal at the input terminal 118a and shifts the level according to the input level of the differential amplification stage 174, and the reference node 118b receives the reference voltage and the differential amplification stage. A source follower stage 172b that shifts the level according to the input level of 174 is included. Differential amplification stage 1
Reference numeral 74 denotes a comparator that compares the RESET signal from 172a with the signal from the source follower stage 172b as a reference, and outputs a RESET positive signal and a RESET negative signal. The output source follower stage 176 has a source follower stage 172a that receives one of the differential signal pairs from the differential amplification stage 174 and a source follower stage 172b that receives the other of the differential signal pairs. Between the reference potential line 30 and the reference potential line 32, resistors 177a, 1 provided to provide a bias voltage to the gate of the transistor 178.
77b is provided and resistors 177c, 177d are provided that are provided to provide a bias voltage to the reference node 118b. A protective resistor 118e is arranged between the RESET terminal 118a and the gate of the transistor 178.
【００４４】ソースフォロア段１７２ａは、これに限定
されるものではないが、ソースフォロア段１４２ａと同
様な以下の要素、ｎ型電界効果トランジスタ１７８、電
流源１８２、および、必要な場合には、レベルシフタ１
８０を備える。ｎ型電界効果トランジスタ１７８は、Ｒ
ＥＳＥＴ端子１１８ａからのＲＥＳＥＴ信号を受けるゲ
ート、基準電位線３０に接続されたドレイン、およびソ
ースを有する。ｎ型電界効果トランジスタ１７８のソー
スと、基準電位線３２との間には、１または複数のｎ型
電界効果トランジスタ１８２ａ、１８２ｂを含む電流源
１８２が配置されている。また、ｎ型電界効果トンジス
タ１７８のソースと、電流源１８２との間には、１また
は複数のダイオード１８０ａ、１８０ｂを含むレベルシ
フタ１８０が配置されている。ソースフォロア段１７２
ａは、ノード１８４ａから出力信号を提供する。また、
ソースフォロア段１７２ｂは、ＲＥＳＥＴ端子１１８ａ
の代わりに参照ノード１１８ｂの電位を受ける点、およ
びノード１８４ａの代わりにノード１８４ｂから出力信
号を提供する点を除いて、ソースフォロア段１７２ａと
同一の回路要素を備えることができる。Source follower stage 172a includes, but is not limited to, the following elements similar to source follower stage 142a: n-type field effect transistor 178, current source 182, and, if desired, level shifter. 1
Equipped with 80. The n-type field effect transistor 178 is R
It has a gate that receives a RESET signal from ESET terminal 118 a, a drain connected to reference potential line 30, and a source. A current source 182 including one or a plurality of n-type field effect transistors 182a and 182b is arranged between the source of the n-type field effect transistor 178 and the reference potential line 32. Further, a level shifter 180 including one or a plurality of diodes 180a and 180b is arranged between the source of the n-type field effect transistor 178 and the current source 182. Source follower stage 172
a provides the output signal from node 184a. Also,
The source follower stage 172b has a RESET terminal 118a.
The source follower stage 172a may include the same circuit elements except that it receives the potential of the reference node 118b instead of the node 184a and provides an output signal from the node 184b instead of the node 184a.
【００４５】差動増幅段１７４は、差動対を構成する一
対のｎ型電界効果トランジスタ１８６ａ、１８６ｂと、
この差動対１８６のドレインにそれぞれ接続された抵抗
１８８ａ、１８８ｂを含む負荷１８８と、差動対トラン
ジスタ１８６の接続されたソースと基準電位線３２との
間に配置された電界効果トランジスタを含む電流源１９
０とを備えることができる。差動対トランジスタ１８６
の一方のｎ型電界効果トランジスタ１８６ａのゲートに
は、ソースフォロア段１７２ａのノード１８４ａに接続
され、他方のｎ型電界効果トランジスタ１８６ｂのゲー
トには、ソースフォロア段１７２ｂのノード１８４ｂに
接続されている。差動増幅段１７４は、ノード１９２
ａ、１９２ｂから出力信号を提供する。The differential amplifier stage 174 includes a pair of n-type field effect transistors 186a and 186b forming a differential pair.
A load 188 including resistors 188a and 188b respectively connected to the drains of the differential pair 186, and a current including a field effect transistor arranged between the source connected to the differential pair transistor 186 and the reference potential line 32. Source 19
0 and can be provided. Differential pair transistor 186
The gate of one n-type field effect transistor 186a is connected to the node 184a of the source follower stage 172a, and the gate of the other n-type field effect transistor 186b is connected to the node 184b of the source follower stage 172b. . The differential amplifier stage 174 is connected to the node 192.
a, 192b to provide an output signal.
【００４６】ソースフォロア段１７６ａは、ｎ型電界効
果トランジスタ１９６、および電流源１９８を備える。
ｎ型電界効果トランジスタ１９６は、差動増幅段１７４
のノード１９２ａからの差動信号の一方を受けるゲー
ト、基準電位線３０に接続されたドレイン、およびソー
スを有する。ｎ型電界効果トランジスタ１９６のソース
と、基準電位線３２との間には、これに限定されるもの
ではないが電流源１９０と同様な構成の電流源１９８が
配置されている。ｎ型電界効果トランジスタ１９６のソ
ースと電流源１９８との間には、１または複数のダイオ
ードを含むレベルシフト部１９４が配置されている。ソ
ースフォロア段１７６ａは、ノード２００ａから出力信
号を提供する。The source follower stage 176a includes an n-type field effect transistor 196 and a current source 198.
The n-type field effect transistor 196 has a differential amplification stage 174.
Has a gate receiving one of differential signals from node 192a, a drain connected to reference potential line 30, and a source. A current source 198 having a configuration similar to, but not limited to, the current source 190 is arranged between the source of the n-type field effect transistor 196 and the reference potential line 32. A level shift unit 194 including one or a plurality of diodes is arranged between the source of the n-type field effect transistor 196 and the current source 198. Source follower stage 176a provides an output signal from node 200a.
【００４７】ソースフォロア段１７６ｂは、差動増幅段
１７４のノード１９２ｂからの差動信号の他方を受ける
点、およびノード２００ａの代わりにノード２００ｂか
ら出力信号を提供する点を除いて、ソースフォロア段１
７６ａと同一の回路要素を備えることができる。ソース
フォロア段１７６ａ、１７６ｂの出力は、ノード１０６
ａ、１０６ｂに接続されている。Source follower stage 176b receives the other of the differential signals from node 192b of differential amplifier stage 174 and provides an output signal from node 200b instead of node 200a. 1
The same circuit element as 76a can be provided. The output of the source follower stages 176a, 176b is the node 106.
a and 106b.
【００４８】図８を参照すると、セレクタ回路１０４
は、シャットダウン制御回路１０６からの信号に基づい
て、データ入力バッファ回路１０２からの信号の引き続
く回路への伝達を制御する。セレクタ回路１０４は、デ
ータ入力バッファ回路１０２およびシャットダウン制御
回路１０６からの信号を受ける組合せ段２０２と、組合
せ段２０２からの信号を受けるソースフォロア段２０４
とを備える。Referring to FIG. 8, the selector circuit 104
Controls the transmission of the signal from the data input buffer circuit 102 to the subsequent circuits based on the signal from the shutdown control circuit 106. The selector circuit 104 includes a combination stage 202 that receives signals from the data input buffer circuit 102 and the shutdown control circuit 106, and a source follower stage 204 that receives signals from the combination stage 202.
With.
【００４９】組合せ段２０２は、シャットダウン制御回
路１０６からの信号対１０６ａ、１０６ｂをそれぞれ受
ける一対のｎ型電界効果トランジスタ２０６ａ、２０６
ｂを有し、ｎ型電界効果トランジスタ２０６ａ、２０６
ｂのソースは相互に接続されている。これらのソースと
基準電位線３２との間には、ゲートにバイアス電圧Ｖ D
を受けるｎ型電界効果トランジスタ２０８ａを含む電流
源２０８が配置されている。組合せ段２０２は、また、
データ入力バッファ回路１０２からの信号を受ける一対
のｎ型電界効果トランジスタ２０８ａ、２０８ｂを有
し、ｎ型電界効果トランジスタ２０８ａ、２０８ｂのソ
ースは相互に接続されている。これらのソースは、差動
対トランジスタの一方２０６ｂのドレインと接続されて
いる。差動対トランジスタ２０８ａ、２０８ｂのそれぞ
れのドレインは抵抗を含む負荷部２１０ａ、２１０ｂの
一端に接続され、負荷部２１０ａ、２１０ｂの他端は相
互に接続されている。これらの他端と、基準電位線３０
との間には、抵抗２１２を含む共通負荷が配置されてい
る。組合せ段２０２からの出力は、ノード２１４ａ、２
１４ｂから提供される。差動対トランジスタの他方２０
６ａのドレインは、ノード２１４ａに接続されている。The combination stage 202 is a shutdown control circuit.
Receives signal pair 106a, 106b from path 106, respectively.
A pair of n-type field effect transistors 206a, 206
b, and n-type field effect transistors 206a, 206
The sources of b are connected together. With these sources
A bias voltage V is applied to the gate between the reference potential line 32 and D
Current including n-type field effect transistor 208a
A source 208 is located. The combination stage 202 also
A pair that receives a signal from the data input buffer circuit 102
With n-type field effect transistors 208a and 208b
Of the n-type field effect transistors 208a and 208b.
The sources are connected to each other. These sources are differential
Connected to the drain of one of the pair of transistors 206b
There is. Each of the differential pair transistors 208a and 208b
The drains of the load parts 210a and 210b including resistors are
One end is connected to the other end of the load parts 210a and 210b
Connected to each other. The other end of these and the reference potential line 30
A common load including a resistor 212 is arranged between
It The output from the combination stage 202 is the nodes 214a, 2
14b provided. The other 20 of the differential pair transistors
The drain of 6a is connected to node 214a.
【００５０】ソースフォロア段２０４ａは、組合せ段２
０２の出力ノード２１４ｂからの信号を受けるｎ型電界
効果トランジスタ２１６と、電流源２２０とを備える。
ｎ型電界効果トランジスタ２１６と電流源２２０との間
には、１または複数のダイオードを含むレベルシフト部
２１８が配置されることができる。ソースフォロア段２
０４ａでは、ノード２２２ａが出力１０４ａに接続され
ている。ソースフォロア段２０４ｂは、組合せ段２０２
の出力ノード２１４ａからの信号を受ける点、およびノ
ード２２２ｂが出力１０４ｂに接続されている点を除い
て、ソースフォロア段２０４ａと同様な構成を有する。The source follower stage 204a is the combination stage 2
02 n-type field effect transistor 216 receiving a signal from the output node 214b of No. 02, and a current source 220.
A level shift unit 218 including one or a plurality of diodes may be disposed between the n-type field effect transistor 216 and the current source 220. Source follower stage 2
At 04a, node 222a is connected to output 104a. The source follower stage 204b is a combination stage 202.
Of the source follower stage 204a, except that it receives the signal from the output node 214a of the output node 214a and the node 222b is connected to the output 104b.
【００５１】変調電流回路１１２は、バッファ部１１２
ａおよび駆動部１１２ｂを含む。The modulation current circuit 112 includes a buffer section 112.
a and the drive unit 112b.
【００５２】図９を参照すると、バッファ部１１２ａ
は、セレクタ回路１０４から受けるデータ正信号および
データ負信号の差動成分を増幅した後、駆動部１１２ｂ
の入力レベルに合わせて出力電圧レベルを調整すること
ができる。バッファ部１１２ａは、差動駆動部２２４
と、ソースフォロア部２２６ａ、２２６ｂとを含む。Referring to FIG. 9, the buffer unit 112a.
After amplifying the differential component of the data positive signal and the data negative signal received from the selector circuit 104,
The output voltage level can be adjusted according to the input level of. The buffer unit 112a includes a differential drive unit 224.
And source follower units 226a and 226b.
【００５３】差動駆動部２２４は、セレクタ回路１０４
からの信号１０４ａ、１０４ｂを受ける一対のｎ型電界
効果トランジスタ２２８ａ、２２８ｂを有し、これらの
ソースは互いに接続され、さらに電流源２３０の一端に
接続されている。電流源２３０は、バイアス電圧ＶU、
ＶDを受ける直列に接続されたｎ型電界効果トランジス
タ２３０ａ、２３０ｂを含む。差動対２２８のトランジ
スタ２２８ａ、２２８ｂのそれぞれのドレインは、抵抗
２３２ａ、２３２ｂを含む負荷部２３２の一端に接続さ
れている。基準電位線３０と負荷部２３２の他端との間
には、抵抗２３４を含む共通負荷が配置されている。差
動駆動段２２４の出力は、ノード２３６ａ、２３６ｂか
ら取り出される。The differential drive section 224 includes a selector circuit 104.
Has a pair of n-type field effect transistors 228a, 228b for receiving the signals 104a, 104b from the sources 104a and 104b, the sources of which are connected together and to one end of a current source 230. The current source 230 has a bias voltage V U ,
It includes n-type field effect transistors 230a, 230b connected in series to receive V D. The drains of the transistors 228a and 228b of the differential pair 228 are connected to one end of the load unit 232 including the resistors 232a and 232b. A common load including a resistor 234 is arranged between the reference potential line 30 and the other end of the load section 232. The output of the differential drive stage 224 is taken out from the nodes 236a and 236b.
【００５４】ソースフォロア段２２６ａは、差動駆動段
２２４のノード２３６ａからの信号を受けるｎ型電界効
果トランジスタ２３８を備える。ｎ型電界効果トランジ
スタ２３８のソースと、基準電位線３２との間には、電
流源２４０が配置されている。ｎ型電界効果トランジス
タ２３８のソースと、電流源２４０の一端との間には、
１又は複数のダイオードを含むレベルシフト部２４２が
配置されている。ソースフォロア段２２６ａの出力は、
レベルシフト部２４２の両端のノード２４６ａ、２４６
ｂから取り出すことができる。ソースフォロア段２２６
ｂは、差動駆動段２２４のノード２３６ｂからの信号を
受ける点、および出力をノード２４６ｃ、２４６ｄから
取り出す点を除いて、ソースフォロア段２２６ａと同様
の要素および接続を有する。Source follower stage 226a includes an n-type field effect transistor 238 which receives a signal from node 236a of differential drive stage 224. A current source 240 is arranged between the source of the n-type field effect transistor 238 and the reference potential line 32. Between the source of the n-type field effect transistor 238 and one end of the current source 240,
A level shift unit 242 including one or a plurality of diodes is arranged. The output of the source follower stage 226a is
Nodes 246a and 246 at both ends of the level shift unit 242
It can be taken out from b. Source follower stage 226
b has similar elements and connections to source follower stage 226a, except that it receives a signal from node 236b of differential drive stage 224 and takes its output from nodes 246c and 246d.
【００５５】図１０を参照すると、変調電流回路１１２
の駆動部１１２ｂは、バッファ部１１２ａからの信号を
受けるソースフォロア部２５０と、ソースフォロア部２
５０からの信号を受けるレーザ駆動部２５２とを有す
る。ソースフォロア部２５０は、ソースフォロア段２５
０ａ、２５０ｂを含む。ソースフォロア段２５０ａは、
バッファ部１１２ａの出力ソースフォロア段２２６ａの
出力ノード２４６ａ、２４６ｂからの信号を受ける複数
のｎ型電界効果トランジスタ２５４ａ、２５４ｂを含
み、これらのトランジスタ２５４ａ、２５４ｂは直列に
接続されている。トランジスタ２５４ｂのソースと基準
電位線３０との間には、電流源２５６が配置されてい
る。電流源２５６は、直列に接続された複数のｎ型電界
効果トランジスタ２５６ａ、２５６ｂを備える。ｎ型電
界効果トランジスタ２５６ａ、２５６ｂのゲートには、
これらのトランジスタ２５６ａ、２５６ｂが飽和領域で
動作するようなバイアス電圧ＶU、ＶDが加えられてい
る。ソースフォロア段２５０ａの出力はノード２５８ａ
から取り出される。ソースフォロア段２５０ｂは、バッ
ファ部１１２ａの出力ソースフォロア段２２６ｂの出力
ノード２４６ｃ、２４６ｄからの信号を受ける点、およ
びソースフォロア段２５０ａの出力をノード２５８ｂか
ら取り出す点を除いて、ソースフォロア段２５０ａと同
様な接続を有する。Referring to FIG. 10, the modulation current circuit 112.
The drive unit 112b of the source follower unit 250 receives the signal from the buffer unit 112a and the source follower unit 2
And a laser drive unit 252 that receives a signal from the laser. The source follower unit 250 includes the source follower stage 25.
0a and 250b are included. The source follower stage 250a is
The buffer unit 112a includes a plurality of n-type field effect transistors 254a and 254b that receive signals from the output nodes 246a and 246b of the output source follower stage 226a, and these transistors 254a and 254b are connected in series. A current source 256 is arranged between the source of the transistor 254b and the reference potential line 30. The current source 256 includes a plurality of n-type field effect transistors 256a and 256b connected in series. The gates of the n-type field effect transistors 256a and 256b are
Bias voltages V U and V D are applied so that these transistors 256a and 256b operate in the saturation region. The output of the source follower stage 250a is the node 258a.
Taken from. The source follower stage 250b is the same as the source follower stage 250a except that it receives a signal from the output nodes 246c and 246d of the output source follower stage 226b of the buffer unit 112a, and takes the output of the source follower stage 250a from the node 258b. Have a similar connection.
【００５６】レーザ駆動部２５２は、ソースフォロア段
２５０ａ、２５０ｂからの信号を受ける差動対部２５２
ａと、差動対部２５２ａのための電流源部２５２ｂと、
駆動力調整部２５２ｃと、電流源部２５２ｂの電流をモ
ニタする電流モニタ部２５２ｄと、差動対のドレインを
保護するＥＳＤ保護部２５２ｅ、２５２ｆとを備える。The laser driving unit 252 is a differential pair unit 252 that receives signals from the source follower stages 250a and 250b.
a and a current source section 252b for the differential pair section 252a,
A driving force adjustment unit 252c, a current monitor unit 252d that monitors the current of the current source unit 252b, and ESD protection units 252e and 252f that protect the drains of the differential pair are provided.
【００５７】差動対部２５２ａは、ソースフォロア段２
５０ａのノード２５８ａに接続されたゲートを有するｎ
型電界効果トランジスタ２６０ａ、およびソースフォロ
ア段２５０ｂのノード２５８ｂに接続されたゲートを有
する電界効果トランジスタ２６０ｂを備える。ｎ型電界
効果トランジスタ２６０ａ、２６０ｂのソースは、互い
に接続され、さらに電流源部２５２ｂの一端に接続され
ている。ｎ型電界効果トランジスタ２６０ａのドレイン
は、ＯＵＴ端子およびＥＳＤ保護部２５２ｅに接続され
ている。ｎ型電界効果トランジスタ２６０ｂのドレイン
は、ＯＵＴＢ端子およびＥＳＤ保護部２５２ｆに接続さ
れている。ｎ型電界効果トランジスタ２６０ａのドレイ
ンには、また、ノードＯＵＴの立ち上がり時間および立
ち下がり時間を調整することができる駆動力調整部２５
２ｃを備える。駆動力調整部２５２ｃは、これに限定さ
れるものではないが、Ｖｃｏｎ端子に接続されたゲート
を有するｎ型電界効果トランジスタ２６２ａと、このト
ランジスタのドレインに接続された一端を持つキャパシ
タ２６２ｂを有する。ｎ型電界効果トランジスタ２６２
ａのソースは、基準電位線３２に接続されている。キャ
パシタ２６２ｂの他端は、ＯＵＴ端子に接続されてい
る。Ｖｃｏｎ信号によって、キャパシタ２６２ｂをＯＵ
Ｔ端子に容量性負荷として接続するか否かを制御するこ
とができる。Ｖｃｏｎ端子は、インタフェイス回路１１
４に接続されることができる。The differential pair section 252a includes the source follower stage 2
N with its gate connected to node 258a of 50a
Field effect transistor 260a, and field effect transistor 260b having a gate connected to node 258b of source follower stage 250b. The sources of the n-type field effect transistors 260a and 260b are connected to each other and further to one end of the current source unit 252b. The drain of the n-type field effect transistor 260a is connected to the OUT terminal and the ESD protection unit 252e. The drain of the n-type field effect transistor 260b is connected to the OUTB terminal and the ESD protection unit 252f. The driving force adjusting unit 25 capable of adjusting the rising time and the falling time of the node OUT is also provided at the drain of the n-type field effect transistor 260a.
2c. The driving force adjusting unit 252c includes, but is not limited to, an n-type field effect transistor 262a having a gate connected to the Vcon terminal, and a capacitor 262b having one end connected to the drain of this transistor. n-type field effect transistor 262
The source of a is connected to the reference potential line 32. The other end of the capacitor 262b is connected to the OUT terminal. The capacitor 262b is turned on by the Vcon signal.
It is possible to control whether to connect to the T terminal as a capacitive load. The Vcon terminal is the interface circuit 11
4 can be connected.
【００５８】電流源部２５２ｂは、差動対部２６０のソ
ースに接続されたドレインを持つｎ型電界効果トランジ
スタ２６４を有する。トランジスタ２６４のゲートは、
保護部２６８を介してバイアス端子ＶMに接続されてい
る。保護部２６８は、バイアス端子ＶMおよびトランジ
スタ２６４のゲートの間に配置された抵抗２６８ａと、
トランジスタ２６４のゲートに接続された保護ダイオー
ド２６８ｂと、バイアス端子ＶMおよび基準電位線３２
の間に接続された抵抗２６８ｃとを有する。トランジス
タ２６４のゲートには、また、電位安定化用のキャパシ
タ２７０が接続されている。トランジスタ２６４のソー
スは、ダイオード２６６のアノードに接続され、ダイオ
ード２６６のカソードは基準電位線３２に接続されてい
る。ダイオード２６６のアノードには、バイアス電流部
が接続されている。バイアス電流部は、ダイオード２６
６にトランジスタ２６４とは異なる電流経路を提供し、
この電流経路によってトランジスタ２６４のソースの電
圧を調整することができる。バイアス電流部は、基準電
位線３０と、ダイオード２６６のアノードとの間に配置
された電流源および抵抗を有する。電流源は、ソースお
よびゲートが接続されたデプリーション型トランジスタ
２７２と、トランジスタ２７２のドレインおよび基準電
位線３０の間に配置された抵抗２７４を有する。The current source section 252b has an n-type field effect transistor 264 having a drain connected to the source of the differential pair section 260. The gate of the transistor 264 is
It is connected to the bias terminal V M via the protection unit 268. The protection unit 268 includes a resistor 268a arranged between the bias terminal V M and the gate of the transistor 264,
The protection diode 268b connected to the gate of the transistor 264, the bias terminal V M, and the reference potential line 32.
And a resistor 268c connected between the two. The gate of the transistor 264 is also connected to the potential stabilizing capacitor 270. The source of the transistor 264 is connected to the anode of the diode 266, and the cathode of the diode 266 is connected to the reference potential line 32. A bias current unit is connected to the anode of the diode 266. The bias current part is a diode 26.
6 provides a different current path than transistor 264,
The voltage of the source of the transistor 264 can be adjusted by this current path. The bias current section has a current source and a resistor arranged between the reference potential line 30 and the anode of the diode 266. The current source has a depletion type transistor 272 whose source and gate are connected, and a resistor 274 arranged between the drain of the transistor 272 and the reference potential line 30.
【００５９】電流モニタ部２５２ｄは、バイアス端子Ｖ
Mに接続されたゲートを持つｎ型電界効果トランジスタ
２７６を有する。トランジスタ２７６のソースには、ダ
イオード２７８のアノードに接続されている。ダイオー
ド２７８のカソードは、基準電位線３２に接続されてい
る。トランジスタ２７６のドレインは、ＩＭＭＯＮ端子
に接続されている。基準電位線３０とＩＭＲＥＦ端子と
の間には、負荷部２７８が配置され、負荷部２７８は１
個のダイオード又は複数の直列に接続されたダイオード
を含む。ことができる。ＩＭＭＯＮ端子とＩＭＲＥＦ端
子との間には、電位差を生成する手段２８０が配置され
ている。この手段２８０は、電流モニタ部２５２ｄに流
れる電流に応じた電位差を生成することができる。この
値によって、電流源部２５２ｂに流れる電流を見積もる
ことができる。ダイオード２６６のアノードは、ダイオ
ード２７８のアノードに接続されている。The current monitor section 252d has a bias terminal V
It has an n-type field effect transistor 276 with its gate connected to M. The source of the transistor 276 is connected to the anode of the diode 278. The cathode of the diode 278 is connected to the reference potential line 32. The drain of the transistor 276 is connected to the IMMON terminal. A load unit 278 is arranged between the reference potential line 30 and the IMREF terminal, and the load unit 278 is 1
A diode or a plurality of diodes connected in series. be able to. Means 280 for generating a potential difference is arranged between the IMMON terminal and the IMREF terminal. This means 280 can generate a potential difference according to the current flowing through the current monitor unit 252d. With this value, the current flowing through the current source unit 252b can be estimated. The anode of the diode 266 is connected to the anode of the diode 278.
【００６０】ＯＵＴ端子には、半導体レーザ１１０のカ
ソードが接続されている。半導体レーザ１１０のアノー
ドは基準電位線３０に接続されている。ＯＵＴＢ端子
は、基準電位線３０に接続されている。The cathode of the semiconductor laser 110 is connected to the OUT terminal. The anode of the semiconductor laser 110 is connected to the reference potential line 30. The OUTB terminal is connected to the reference potential line 30.
【００６１】図１１を参照すると、バイアス電流制御回
路１０８は、シャットダウン制御回路１０６からの信号
を受ける差動対部２８２と、差動対部２８２に接続され
ている電流源部２８４と、等価負荷部２８６とを有す
る。Referring to FIG. 11, the bias current control circuit 108 includes a differential pair section 282 that receives a signal from the shutdown control circuit 106, a current source section 284 connected to the differential pair section 282, and an equivalent load. And a portion 286.
【００６２】差動対部２８２は、シャットダウン制御回
路１０６のノード１０６ａ、１０６ｂにそれぞれ接続さ
れた一対のｎ型電界効果トランジスタ２８２ａ、２８２
ｂを有する。ノード１０６ａ、１０６ｂの電圧を安定化
するために、それぞれのノードにはキャパシタＣ１、Ｃ
２が接続されている。トランジスタ２８２ａ、２８２ｂ
のソースは互いに接続され、電流源２８４の一端に接続
されている。トランジスタ２８２ａのドレインは、等価
負荷部２８６の一端に接続され、等価負荷部２８６の他
端はＢＩＡＳ端子に接続されている。等価負荷部２８６
は、半導体レーザの実効抵抗をシミュレートするように
決定され、このため、実効抵抗にほぼ等しく決定された
抵抗を含むことができる。トランジスタ２８２ｂのドレ
インは基準電位線３０に接続されている。The differential pair section 282 has a pair of n-type field effect transistors 282a and 282 connected to the nodes 106a and 106b of the shutdown control circuit 106, respectively.
b. In order to stabilize the voltage of the nodes 106a and 106b, capacitors C1 and C are provided at the respective nodes.
2 is connected. Transistors 282a and 282b
Sources are connected to each other and to one end of a current source 284. The drain of the transistor 282a is connected to one end of the equivalent load unit 286, and the other end of the equivalent load unit 286 is connected to the BIAS terminal. Equivalent load unit 286
Is determined to simulate the effective resistance of the semiconductor laser, and thus may include a resistance determined to be approximately equal to the effective resistance. The drain of the transistor 282b is connected to the reference potential line 30.
【００６３】電流源部２８４は、変調電流回路１１２の
電流源部２５２ｂに対応している。電流源部２８４は、
ｎ型電界効果トランジスタ２８８を有し、このトランジ
スタ２８８はバイアス端子ＶMに対応するバイアス端子
ＶBに接続されたゲート、ダイオード２９０のアノード
に接続されたソース、および差動対部２８２のソースに
接続されたドレインを有する。ｎ型電界効果トランジス
タ２８８のゲートは、保護部２９２を介してバイアス端
子ＶBに接続されている。The current source section 284 corresponds to the current source section 252b of the modulation current circuit 112. The current source unit 284 is
There is an n-type field effect transistor 288, which has a gate connected to the bias terminal V B corresponding to the bias terminal V M , a source connected to the anode of the diode 290, and a source of the differential pair section 282. Has a drain connected. The gate of the n-type field effect transistor 288 is connected to the bias terminal V B via the protection unit 292.
【００６４】図１２は、駆動力調整部の制御信号Ｖｃｏ
ｎの値による半導体レーザに流れる電流の立ち上がり時
間および立ち下がり時間の変化を示す特性図である。横
軸は時間(nsec)であり、縦軸は半導体レーザの電流(mA)
である。図１２において、Ｖｃｏｎ＝０．０Ｖの場合、
スイッチ手段のｎ型電界効果トランジスタはオフ状態で
あり、一方、Ｖｃｏｎ＝０．６Ｖの場合、スイッチ手段
のｎ型電界効果トランジスタはオン状態である。Ｖｃｏ
ｎの値に応じても、半導体レーザに流れる電流の立ち上
がり時間および立ち下がり時間が変化する。FIG. 12 shows the control signal Vco of the driving force adjusting section.
It is a characteristic view which shows the change of the rise time and fall time of the electric current which flows into a semiconductor laser by the value of n. The horizontal axis is time (nsec), the vertical axis is the semiconductor laser current (mA)
Is. In FIG. 12, when Vcon = 0.0V,
The n-type field effect transistor of the switch means is in the off state, while when Vcon = 0.6V, the n-type field effect transistor of the switch means is in the on state. Vco
The rise time and fall time of the current flowing through the semiconductor laser also change depending on the value of n.
【００６５】以上、図面を参照しながら本発明に係わる
駆動回路および半導体レーザ駆動装置について説明して
きた。本実施の形態においては、電界効果トランジスタ
を採用した場合について記述したけれども、本発明はこ
の型のトランジスタに限定されるものではなく、例えば
バイポーラトランジスタを採用することもできる。例え
ば、バイポーラトランジスタでは、第１の電流端子はエ
ミッタ、第２の電流端子はコレクタ、および制御端子は
ベースとなることができる。The drive circuit and the semiconductor laser drive device according to the present invention have been described above with reference to the drawings. Although the case where the field effect transistor is adopted has been described in the present embodiment, the present invention is not limited to this type of transistor, and for example, a bipolar transistor can also be adopted. For example, in a bipolar transistor, the first current terminal can be the emitter, the second current terminal can be the collector, and the control terminal can be the base.
【００６６】[0066]
【発明の効果】以上詳細に説明したように、本発明に係
わる駆動回路および半導体レーザ駆動装置では、第１の
キャパシタは、第１のトランジスタの第１の電流端子に
接続された一端、および他端を有する。第１のスイッチ
手段は、第１のキャパシタの他端と所定の基準電位線と
の間に接続されている。第１のトランジスタの第１の電
流端子には、半導体レーザのカソードが接続されること
ができる。As described in detail above, in the drive circuit and the semiconductor laser drive device according to the present invention, the first capacitor has one end connected to the first current terminal of the first transistor, and the other. Having an edge. The first switch means is connected between the other end of the first capacitor and a predetermined reference potential line. The cathode of the semiconductor laser can be connected to the first current terminal of the first transistor.
【００６７】第１のスイッチ手段によって、第１のキャ
パシタの他端と基準電位線との間が導通しているとき、
第１のトランジスタの駆動電流は、第１のキャパシタの
キャパシタンスの充電および放電を伴いながら、半導体
レーザのカソードの電圧を変化させる。第１のスイッチ
手段によって、第１のキャパシタの他端と基準電位線と
の間の導通していないとき、第１のトランジスタの駆動
電流は、第１のキャパシタのャパシタンスの充電および
放電を伴うことなく、半導体レーザのカソードの電圧を
変化させる。By the first switch means, when the other end of the first capacitor is electrically connected to the reference potential line,
The driving current of the first transistor changes the voltage of the cathode of the semiconductor laser while charging and discharging the capacitance of the first capacitor. The drive current of the first transistor is accompanied by charging and discharging of the capacitance of the first capacitor when the other end of the first capacitor and the reference potential line are not electrically connected by the first switch means. Instead, the voltage of the cathode of the semiconductor laser is changed.
【００６８】したがって、半導体レーザの駆動電流の立
ち上がり時間および立ち下がり時間を調整可能な駆動回
路および半導体レーザ駆動装置が提供された。Therefore, the drive circuit and the semiconductor laser drive device capable of adjusting the rising time and the falling time of the drive current of the semiconductor laser are provided.
【図１】図１は、本実施の形態に係わる半導体レーザ駆
動装置の基本構成を示す概略図である。FIG. 1 is a schematic diagram showing a basic configuration of a semiconductor laser driving device according to the present embodiment.
【図２】図２は、本実施の形態に係わる半導体レーザ駆
動装置に適用可能なスイッチ手段の基本構成を示すFIG. 2 shows a basic configuration of switch means applicable to the semiconductor laser driving device according to the present embodiment.
【図３】図３(ａ)は、キャパシタ、スイッチ手段、およ
びインタフェイス回路を示す回路図である。図３(ｂ)
は、インタフェイス回路を示す回路図である。FIG. 3A is a circuit diagram showing a capacitor, switch means, and an interface circuit. Figure 3 (b)
FIG. 3 is a circuit diagram showing an interface circuit.
【図４】図４は、本実施の形態に係わる半導体レーザ駆
動装置のブロック図を示す。FIG. 4 is a block diagram of a semiconductor laser driving device according to this embodiment.
【図５】図５は、データ入力バッファ回路の回路図を示
す。FIG. 5 shows a circuit diagram of a data input buffer circuit.
【図６】図６(ａ)、(ｂ)は、バイアス生成回路部の回路
図を示す。FIG. 6A and FIG. 6B are circuit diagrams of a bias generation circuit unit.
【図７】図７は、シャットダウン制御回路の回路図を示
す。FIG. 7 shows a circuit diagram of a shutdown control circuit.
【図８】図８は、セレクタ回路のの回路図を示す。FIG. 8 shows a circuit diagram of a selector circuit.
【図９】図９は、変調電流回路を部分的に示す回路図で
ある。FIG. 9 is a circuit diagram partially showing a modulation current circuit.
【図１０】図１０は、変調電流回路を部分的に示す回路
図である。FIG. 10 is a circuit diagram partially showing a modulation current circuit.
【図１１】図１１は、バイアス電流制御回路の回路図を
示す。FIG. 11 shows a circuit diagram of a bias current control circuit.
【図１２】図１２は、本実施の形態に係わる半導体レー
ザ駆動装置の特性図を示す。FIG. 12 is a characteristic diagram of the semiconductor laser driving device according to the present embodiment.
【図１３】図１３は、従来の半導体レーザ駆動装置の回
路図を示す。FIG. 13 is a circuit diagram of a conventional semiconductor laser driving device.
１０…半導体レーザ駆動装置、１２…駆動回路、１４…
半導体レーザ、１５ａ、１５ｂ…入力端子、１６ａ…正
信号、１６ｂ…負信号、１８…差動増幅回路、２０ａ、
２０ｂ…トランジスタ、２２…電流源、２４…キャパシ
タ、２６…第１のスイッチ手段、２８…インタフェイス
回路、３０、３２…基準電位線、３６…電界効果トラン
ジスタ10 ... Semiconductor laser driving device, 12 ... Driving circuit, 14 ...
Semiconductor laser, 15a, 15b ... Input terminal, 16a ... Positive signal, 16b ... Negative signal, 18 ... Differential amplifier circuit, 20a,
20b ... Transistor, 22 ... Current source, 24 ... Capacitor, 26 ... First switch means, 28 ... Interface circuit, 30, 32 ... Reference potential line, 36 ... Field effect transistor
Claims (6)
びに前記第１および第２の電流端子間に流れる電流を制
御するように設けられた制御端子、をそれぞれ有し、前
記第２の電流端子が互いに接続された第１および第２の
トランジスタと、前記第１のトランジスタの前記第１の電流端子に接続さ
れており第１及び第２のスイッチ手段並びに第１及び第
２のキャパシタを有する駆動力調整部と、 前記第１のトランジスタの前記第１の電流端子と第１の
基準電位線との間に配置された半導体レーザとを備え、前記駆動力調整部の前記第１のキャパシタは、前記第１
のトランジスタの前記第１の電流端子に接続された一
端、および他端を有しており、 前記駆動力調整部の前記第１のスイッチ手段は、前記第
１のキャパシタの前記他端と第２の基準電位線との間に
接続されており、 前記駆動力調整部の前記第２のキャパシタは、前記第１
のトランジスタの前記第１の電流端子に接続された一
端、および他端を有しており、 前記駆動力調整部の前記第２のスイッチ手段は、前記第
２のキャパシタの前記他端と第２の基準電位線との間に
接続されており、 前記第２のトランジスタの前記第１の電流端子は前記第
１の基準電位線に接続されている、半導体レーザ駆動装
置。1. A first current terminal, a second current terminal, and a control terminal provided to control a current flowing between the first and second current terminals, respectively. A first and second transistor having current terminals connected to each other, and a first current terminal of the first transistor connected to the first current terminal of the first transistor.
And first and second switch means and first and second switch means.
Comprising a driving force adjustment portion having a second capacitor, and arranged semiconductor laser between the first current terminal and the first reference potential line of the first transistor, said driving force adjusting unit The first capacitor is the first capacitor
One of the transistors connected to the first current terminal
The drive force adjusting section has an end and an other end, and
Between the other end of the first capacitor and the second reference potential line
The second capacitor of the driving force adjusting unit is connected to the first capacitor.
One of the transistors connected to the first current terminal
The second switch means of the driving force adjusting section has an end and an other end .
Between the other end of the second capacitor and the second reference potential line
Are connected, the first current terminal of the second transistor is the first
1. A semiconductor laser drive device connected to the reference potential line 1 .
のキャパシタの前記他端に接続された第１の電流端子、
前記第２の基準電位線に接続された第２の電流端子、お
よび前記第１および第２の電流端子間の導通を制御する
ように設けられた制御端子、を有する第３のトランジス
タと、 前記第２のスイッチ手段は、前記第１のキャパシタの前
記他端に接続された第１の電流端子、所定の基準電位線
に接続された第２の電流端子、および前記第１および第
２の電流端子間の導通を制御するように設けられた制御
端子、を有する第４のトランジスタ を備える請求項１に
記載の半導体レーザ駆動装置。2. The first switch means is the first switch.
A first current terminal connected to the other end of the capacitor of
A third transistor having a control terminal provided to control conduction between said second current terminal connected to a second reference potential line, and said first and second current terminals, the The second switch means is in front of the first capacitor.
A first current terminal connected to the other end, a predetermined reference potential line
A second current terminal connected to the
Control provided to control conduction between two current terminals
Terminal semiconductor laser driving device according to claim 1, further comprising a fourth transistor having a.
前記制御端子のための制御信号を受けるためのインタフ
ェイス部を更に備える、請求項２に記載の半導体レーザ
駆動装置。3. The semiconductor laser driving device according to claim 2 , further comprising an interface portion for receiving a control signal for the control terminals of the third and fourth transistors.
電界効果トランジスタである、請求項３に記載の半導体
レーザ駆動装置。 4. The third and fourth transistors are:
The semiconductor according to claim 3, which is a field effect transistor.
Laser drive device.
て、 第１の電流端子、第２の電流端子、並びに前記第１およ
び第２の電流端子間に流れる電流を制御するように設け
られた制御端子、をそれぞれ有し、前記第２の電流端子
が互いに接続されて差動対を構成する第１および第２の
トランジスタと、 各トランジスタの前記第２の電流端子に接続された電流
源と、 前記第１のトランジスタの前記第１の電流端子に接続さ
れたＯＵＴ端子と、 前記第２のトランジスタの前記第１の電流端子に接続さ
れたＯＵＴＢ端子と、 前記第１のトランジスタの前記第１の電流端子に接続さ
れた一端、および他端を有する第１のキャパシタと、 前記第１のキャパシタの前記他端と所定の基準電位線と
の間に接続された第３のトランジスタと、 前記第１のトランジスタの前記第１の電流端子に接続さ
れた一端、および他端を有する第２のキャパシタと、 前記第２のキャパシタの前記他端と所定の基準電位線と
の間に接続された第４のトランジスタと、 外部制御信号を入力端子に受けるインタフェイス部と、 前記インタフェイス部と第３及び第４のトランジスタと
を接続する複数の制御信号線とを備える、駆動回路 。5. A drive circuit for a semiconductor laser
Te, a first current terminal, a second current terminal, and the first Oyo
And so as to control the current flowing between the second and second current terminals
A second control terminal, each of which has a control terminal
Are connected to each other to form a differential pair.
A transistor and a current connected to the second current terminal of each transistor
Source and the first current terminal of the first transistor.
Connected to the first OUT terminal and the first current terminal of the second transistor.
The connected OUTB terminal and the first current terminal of the first transistor.
A first capacitor having one end and the other end, the other end of the first capacitor, and a predetermined reference potential line.
A third transistor connected between the first transistor and the first current terminal of the first transistor.
A second capacitor having one end and the other end, the other end of the second capacitor, and a predetermined reference potential line.
A fourth transistor connected between the two, an interface section for receiving an external control signal at its input terminal, the interface section, and third and fourth transistors
And a plurality of control signal lines for connecting the drive circuits .
ファ回路と、 前記データ入力バッファ回路からのデータ信号を受ける
セレクタ回路と、 外部制御信号を受けて、前記変調電流回路にＶｃｏｎ信
号を提供するインタフェイス回路と、 前記セレクタ回路からのデータ信号および前記Ｖｃｏｎ
信号を受けると共に、 ＯＵＴ信号及びＯＵＴＢ信号を出
力する変調電流回路と、 前記ＯＵＴ信号を受けるように順方向に前記変調電流回
路に接続されている半導体レーザとを備え、 前記変調電流回路は、 第１の電流端子、第２の電流端子、並びに前記第１およ
び第２の電流端子間に流れる電流を制御するように設け
られた制御端子、をそれぞれ有し、前記第２の電流端子
が互いに接続された第１および第２のトランジスタと、 前記第１のトランジスタの前記第１の電流端子に接続さ
れた一端、および他端を有する第１のキャパシタと、 前記第１のキャパシタの前記他端と所定の基準電位線と
の間に接続された第３のトランジスタと、 前記第１のトランジスタの前記第１の電流端子に接続さ
れた一端、および他端を有する第２のキャパシタと、 前記第２のキャパシタの前記他端と所定の基準電位線と
の間に接続された第４のトランジスタとを有しており、
前記第３及び第４のトランジスタは、前記Ｖｃｏｎ信号
により切り替えられる、半導体レーザ駆動装置。 6. A data input bag for receiving a data input signal.
And a data signal from the data input buffer circuit.
The Vcon signal is sent to the modulation current circuit by receiving the selector circuit and the external control signal.
Circuit for providing a signal, a data signal from the selector circuit, and the Vcon
Receives signals and outputs OUT and OUTB signals
And a modulation current circuit for driving the modulation current circuit in the forward direction so as to receive the OUT signal.
A semiconductor laser connected to the path, the modulation current circuit includes a first current terminal, a second current terminal, and the first and second current terminals.
And so as to control the current flowing between the second and second current terminals
A second control terminal, each of which has a control terminal
Connected to the first and second transistors and to the first current terminal of the first transistor.
A first capacitor having one end and the other end, the other end of the first capacitor, and a predetermined reference potential line.
A third transistor connected between the first transistor and the first current terminal of the first transistor.
A second capacitor having one end and the other end, the other end of the second capacitor, and a predetermined reference potential line.
And a fourth transistor connected between
The third and fourth transistors are connected to the Vcon signal.
A semiconductor laser drive device that is switched by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000136256A JP3438779B2 (en) | 2000-05-09 | 2000-05-09 | Drive circuit and semiconductor laser drive device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000136256A JP3438779B2 (en) | 2000-05-09 | 2000-05-09 | Drive circuit and semiconductor laser drive device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320122A JP2001320122A (en) | 2001-11-16 |
| JP3438779B2 true JP3438779B2 (en) | 2003-08-18 |
Family
ID=18644230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000136256A Expired - Fee Related JP3438779B2 (en) | 2000-05-09 | 2000-05-09 | Drive circuit and semiconductor laser drive device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438779B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10218939B4 (en) * | 2002-04-19 | 2005-08-25 | Infineon Technologies Ag | Laser driver and method for controlling the modulation of a laser diode |
| DE10320333B4 (en) * | 2003-05-06 | 2009-06-18 | Infineon Technologies Ag | Electrical circuits for a directly modulated semiconductor radiation source |
| JP4975348B2 (en) | 2006-03-31 | 2012-07-11 | 住友電工デバイス・イノベーション株式会社 | Laser diode drive circuit, electronic circuit, and duty control method |
| US8169164B2 (en) | 2007-07-18 | 2012-05-01 | Panasonic Corporation | Light output control device for laser light source |
| CN113270791B (en) * | 2021-05-08 | 2023-05-16 | 武汉奇致激光技术股份有限公司 | Semiconductor laser power supply driving system |
-
2000
- 2000-05-09 JP JP2000136256A patent/JP3438779B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001320122A (en) | 2001-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608502A (en) | I2 L gate circuit arrangement having a switchable current source | |
| JP2688551B2 (en) | Variable delay device | |
| US4947061A (en) | CMOS to ECL output buffer circuit | |
| US4697103A (en) | Low power high current sinking TTL circuit | |
| US5089724A (en) | High-speed low-power ECL/NTL circuits with AC-coupled complementary push-pull output stage | |
| JP3438779B2 (en) | Drive circuit and semiconductor laser drive device | |
| US4437021A (en) | Line driver circuit | |
| US4237388A (en) | Inverter circuit | |
| KR20090098746A (en) | Driver circuit, method for operating and using of a current mirror of a driver circuit | |
| US4366397A (en) | Level conversion circuit | |
| KR930009491B1 (en) | Ecl circuit | |
| EP0438706B1 (en) | High speed cmos drive circuit | |
| JPH0752835B2 (en) | Multiple phase divider TTL output circuit | |
| US6958626B2 (en) | Off chip driver | |
| EP0425951B1 (en) | ECL cutoff driver circuit with reduced standby power dissipation | |
| US4965471A (en) | BI-CMOS clock driver with reduced crossover current | |
| KR100357967B1 (en) | BiCMOS Emitter-coupled logic to CMOS level converter | |
| US5101124A (en) | ECL to TTL translator circuit with improved slew rate | |
| US4529894A (en) | Means for enhancing logic circuit performance | |
| EP0414096A2 (en) | TTL to ECL/CML translator circuit with differential output | |
| EP0207962B1 (en) | Tri-state driver circuit | |
| US5023481A (en) | Totem pole circuit with additional diode coupling | |
| US6052003A (en) | CMOS delay circuit | |
| US4928024A (en) | Referenceless ECL logic circuit | |
| EP0314476A2 (en) | Feedback threshold compensation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |