JP3433799B2 - DC-DC converter - Google Patents

DC-DC converter

Info

Publication number
JP3433799B2
JP3433799B2 JP2000090409A JP2000090409A JP3433799B2 JP 3433799 B2 JP3433799 B2 JP 3433799B2 JP 2000090409 A JP2000090409 A JP 2000090409A JP 2000090409 A JP2000090409 A JP 2000090409A JP 3433799 B2 JP3433799 B2 JP 3433799B2
Authority
JP
Japan
Prior art keywords
circuit
switching element
drive
winding
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000090409A
Other languages
Japanese (ja)
Other versions
JP2000350450A (en
Inventor
雅章 嶋田
行弘 神永
庸弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000090409A priority Critical patent/JP3433799B2/en
Publication of JP2000350450A publication Critical patent/JP2000350450A/en
Application granted granted Critical
Publication of JP3433799B2 publication Critical patent/JP3433799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、DC−DCコンバ
ータ、特に無負荷時及び軽負荷時における電力変換効率
を向上できるDC−DCコンバータに属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC-DC converter, and more particularly to a DC-DC converter capable of improving power conversion efficiency under no load and light load.

【0002】[0002]

【従来の技術】直流電源とトランスの1次巻線とスイッ
チング素子とが直列に接続され、駆動回路の駆動信号に
よりスイッチング素子をオン・オフ動作させることによ
り、トランスの2次巻線から整流平滑回路を介して直流
電源の電圧とは異なる定電圧の直流出力を取り出すDC
−DCコンバータは従来から電子機器等の電源回路等に
広く使用されている。例えば、特公平2−54029号
公報にはスイッチング素子のオフ期間を制御することに
より所定の直流出力を取り出す自励式DC−DCコンバ
ータが開示されている。
2. Description of the Related Art A DC power supply, a primary winding of a transformer, and a switching element are connected in series, and a switching signal is turned on / off by a drive signal from a drive circuit to rectify and smooth the secondary winding of the transformer. DC that extracts a DC output of a constant voltage different from the voltage of the DC power supply via a circuit
-The DC converter has been widely used in power supply circuits of electronic devices and the like. For example, Japanese Examined Patent Publication (Kokoku) No. 2-54029 discloses a self-excited DC-DC converter that extracts a predetermined DC output by controlling the off period of a switching element.

【0003】従来の自励式RCC(リンギング・チョー
ク・コンバータ)は、例えば図3に示すように、コンデ
ンサ入力型整流回路等の直流電源(1)と、直流電源(1)に
接続されたトランス(2)の1次巻線(2a)及びMOS−F
ET(3)の直列回路と、ゲート抵抗(7)及び発振用コンデ
ンサ(8)を介してMOS−FET(3)のゲート(制御端
子)(3a)に接続され且つ1次巻線(2a)と同極性に磁気結
合されたトランス(2)の駆動巻線(2c)と、MOS−FE
T(3)のゲート(3a)と直流電源(1)の負極端子との間に接
続された起動用抵抗(6)と、ゲート(3a)と直流電源(1)の
正極端子との間に接続された起動用抵抗(5)と、トラン
ス(2)の2次巻線(2b)に接続された整流用ダイオード(9)
及び平滑用コンデンサ(10)からなる整流平滑回路と、負
荷(11)に供給される直流出力電圧に応じてスイッチング
素子(3)のオン・オフ動作を制御する信号を付与する制
御回路(30)とを備えている。
A conventional self-excited RCC (ringing choke converter) is, for example, as shown in FIG. 3, a DC power source (1) such as a capacitor input type rectifier circuit and a transformer (1) connected to the DC power source (1). 2) Primary winding (2a) and MOS-F
It is connected to the gate (control terminal) (3a) of the MOS-FET (3) through the series circuit of ET (3), the gate resistor (7) and the capacitor for oscillation (8) and the primary winding (2a). The drive winding (2c) of the transformer (2) magnetically coupled to the same polarity as the MOS-FE
A start-up resistor (6) connected between the gate (3a) of T (3) and the negative terminal of the DC power supply (1), and between the gate (3a) and the positive terminal of the DC power supply (1). The connected starting resistor (5) and the rectifying diode (9) connected to the secondary winding (2b) of the transformer (2).
And a smoothing capacitor (10) rectifying and smoothing circuit, and a control circuit (30) for applying a signal for controlling the on / off operation of the switching element (3) according to the DC output voltage supplied to the load (11). It has and.

【0004】次に、図3に示す自励式RCCの動作を説
明すると、最初に直流電源(1)から起動用抵抗(5)を経て
MOS−FET(3)のゲート(3a)・ソース(3b)間容量及
び発振用コンデンサ(8)を充電する電流が流れ、MOS
−FET(3)がオン状態となり、トランス(2)の1次巻線
(2a)及びMOS−FET(3)に電流が流れる。このと
き、トランス(2)の2次巻線(2b)には、整流用ダイオー
ド(9)の逆バイアス方向の電圧が誘起されるので電流は
流れない。トランス(2)の駆動巻線(2c)には、MOS−
FET(3)を順方向にバイアスする電圧が誘起されるの
で、ゲート抵抗(7)及び発振用コンデンサ(8)を介してM
OS−FET(3)のゲート(3a)に駆動信号が付与され、
MOS−FET(3)のオン状態が維持される。1次巻線
(2a)はインダクタンスコイルとして働くので、MOS−
FET(3)に流れる電流は直線的に増加する。その後、
制御回路(30)により、MOS−FET(3)のゲート電圧
が低下すると、MOS−FET(3)はオフし始め、駆動
巻線(2c)による逆電圧がゲート(3a)・ソース(3b)間に印
加し、MOS−FET(3)は急速にオフする。オン期間
中にトランス(2)に蓄積されたエネルギは、MOS−F
ET(3)のオフ期間中に2次巻線(2b)から整流用ダイオ
ード(9)を通じて、負荷(11)に供給される。トランス(2)
のエネルギ放出が終了すると、駆動巻線(2c)は、微少の
キック電圧を発生し、ゲート抵抗(7)及び発振用コンデ
ンサ(8)を介して駆動信号をMOS−FET(3)のゲート
(3a)に付与するので、MOS−FET(3)が再びオン状
態になる。このような自励発振動作は、制御回路(30)の
定電圧補正動作により制御される。即ち、2次巻線(2b)
の出力側に接続された制御回路(30)は、駆動回路(4)か
らゲート(3a)に付与されるパルス信号のパルス幅を調整
して負荷(11)に印加される電圧が一定となるように制御
する。
Next, the operation of the self-excited RCC shown in FIG. 3 will be described. First, the gate (3a) and the source (3b) of the MOS-FET (3) are passed from the DC power source (1) through the starting resistor (5). ), And a current that charges the oscillation capacitor (8) flows,
-The FET (3) turns on and the primary winding of the transformer (2)
A current flows through (2a) and MOS-FET (3). At this time, since a voltage in the reverse bias direction of the rectifying diode (9) is induced in the secondary winding (2b) of the transformer (2), no current flows. The drive winding (2c) of the transformer (2) has a MOS-
Since a voltage that biases the FET (3) in the forward direction is induced, M is generated via the gate resistor (7) and the oscillation capacitor (8).
A drive signal is given to the gate (3a) of the OS-FET (3),
The on-state of the MOS-FET (3) is maintained. Primary winding
Since (2a) works as an inductance coil, MOS-
The current flowing through the FET (3) increases linearly. afterwards,
When the gate voltage of the MOS-FET (3) is lowered by the control circuit (30), the MOS-FET (3) begins to turn off, and the reverse voltage due to the drive winding (2c) is applied to the gate (3a) and source (3b). The voltage is applied between them and the MOS-FET (3) is turned off rapidly. The energy stored in the transformer (2) during the ON period is the MOS-F.
During the off period of ET (3), it is supplied to the load (11) from the secondary winding (2b) through the rectifying diode (9). Transformer (2)
After the end of the energy discharge of the drive winding (2c), a minute kick voltage is generated, and the drive signal is sent to the gate of the MOS-FET (3) through the gate resistor (7) and the oscillation capacitor (8).
Since it is applied to (3a), the MOS-FET (3) is turned on again. Such self-oscillation operation is controlled by the constant voltage correction operation of the control circuit (30). That is, the secondary winding (2b)
The control circuit (30) connected to the output side of the device adjusts the pulse width of the pulse signal applied from the drive circuit (4) to the gate (3a) so that the voltage applied to the load (11) becomes constant. To control.

【0005】[0005]

【発明が解決しようとする課題】ところで、図3に示す
DC−DCコンバータは、定常負荷時にはMOS−FE
T(3)の発振周波数が20〜40kHzであるが、無負荷時
又は軽負荷時にはMOS−FET(3)の発振周波数が3
00〜400kHzと高くなる。これにより、図3のDC
−DCコンバータでは、MOS−FET(3)のスイッチ
ング回数が増えて、スイッチング損失等による電力損失
が増大する欠点がある。そこで、本発明は無負荷時及び
軽負荷時におけるスイッチング損失の低減及び電力変換
効率の向上を図るDC−DCコンバータを提供すること
を目的とする。
By the way, the DC-DC converter shown in FIG.
The oscillation frequency of T (3) is 20-40kHz, but the oscillation frequency of MOS-FET (3) is 3 when there is no load or light load.
It becomes as high as 00 to 400 kHz. As a result, the DC of FIG.
The -DC converter has a drawback that the number of times the MOS-FET (3) is switched increases and power loss due to switching loss and the like increases. Therefore, it is an object of the present invention to provide a DC-DC converter that reduces switching loss and improves power conversion efficiency under no load and light load.

【0006】[0006]

【課題を解決するための手段】本発明によるDC−DC
コンバータは、トランス(2)の1次巻線(2a)に直列に接
続されたスイッチング素子(3)を駆動回路(4)の駆動信号
によりオン・オフしてトランス(2)の2次巻線(2b)から
定電圧の直流出力を取り出す。本発明によるDC−DC
コンバータでは、トランス(2)の1次巻線(2a)若しくは
2次巻線(2b)の電圧又は1次巻線(2a)及び2次巻線(2b)
に電磁的に結合された3次巻線の電圧を微分する微分回
路(21)と、微分回路(21)の出力に対応して電荷を蓄積し
且つ時定数を有して電荷を放電する積分回路(22)と、積
分回路(22)の電圧値が基準電圧値を超えたとき出力を発
生する比較回路(23)と、比較回路(23)の出力が発生した
ときにスイッチング素子(3)への駆動回路(4)の駆動信号
を遮断する駆動信号遮断回路(24)とを設ける。駆動回路
(4)は、トランス(2)の駆動巻線(2c)と、駆動巻線(2c)の
一端とスイッチング素子(3)の制御端子(3a)との間に直
列に接続された発振用コンデンサ(8)及びゲート抵抗(7)
とを備え、駆動信号遮断回路(24)はスイッチング素子
(3)の制御端子(3a)と主端子との間に接続された短絡用
スイッチング素子(15)を備える。
DC-DC according to the present invention
The converter turns on / off the switching element (3) connected in series with the primary winding (2a) of the transformer (2) by the drive signal of the drive circuit (4) to turn the secondary winding of the transformer (2). Extract the constant voltage DC output from (2b). DC-DC according to the present invention
In the converter, the voltage of the primary winding (2a) or secondary winding (2b) of the transformer (2) or the primary winding (2a) and secondary winding (2b)
Differentiation circuit (21) for differentiating the voltage of the tertiary winding electromagnetically coupled to, and integration for accumulating electric charge corresponding to the output of the differentiating circuit (21) and discharging the electric charge with a time constant A circuit (22), a comparison circuit (23) that generates an output when the voltage value of the integration circuit (22) exceeds a reference voltage value, and a switching element (3) when the output of the comparison circuit (23) occurs And a drive signal cutoff circuit (24) for cutting off the drive signal of the drive circuit (4). Drive circuit
(4) is an oscillation capacitor connected in series between the drive winding (2c) of the transformer (2) and one end of the drive winding (2c) and the control terminal (3a) of the switching element (3). (8) and gate resistance (7)
And the drive signal interruption circuit (24) is a switching element.
A short-circuit switching element (15) is connected between the control terminal (3a) of (3) and the main terminal.

【0007】駆動巻線(2c)は、ゲート抵抗(7)及び発振
用コンデンサ(8)を介して駆動信号をスイッチング素子
(3)の制御端子(3a)に付与するので、スイッチング素子
(3)はオンとなり、その後、制御回路(30)によりスイッ
チング素子(3)の制御端子(3a)の電圧が低下すると、ス
イッチング素子(3)がオフとなり、自励発振動作が行わ
れる。トランス(2)の1次巻線(2a)若しくは2次巻線(2
b)の電圧又は1次巻線(2a)及び2次巻線(2b)に電磁的に
結合された3次巻線の出力から微分回路(21)を通じて得
られた微分出力に対応して積分回路(22)に電荷を蓄積さ
れる。積分回路(22)の電圧値が基準電圧値を超えなけれ
ば駆動信号遮断回路(24)は作動されず、短絡用スイッチ
ング素子(15)はオンにならない。発振周波数の高い無負
荷時及び軽負荷時に、単位時間当たりの微分パルスが多
くなると、積分回路(22)の電圧値が基準電圧値を超え
て、比較回路(23)から発生する出力により駆動信号遮断
回路(24)の短絡用スイッチング素子(15)がオンとなるか
ら、スイッチング素子(3)への駆動回路(4)の駆動信号が
遮断される。従って、発振周波数が高いとき、即ち、負
荷が軽いとき、駆動信号遮断回路(24)が動作してスイッ
チング素子(3)への駆動回路(4)の駆動信号を一定時間遮
断する。これにより、間欠発振をしながら2次巻線(2b)
の出力を定電圧に制御することができると共に、スイッ
チング回数を減らしてスイッチング損失の低減及び電力
変換効率の向上を図ることができる。
The drive winding (2c) is a switching element for switching the drive signal through the gate resistor (7) and the oscillation capacitor (8).
Since it is given to the control terminal (3a) of (3),
When the voltage of the control terminal (3a) of the switching element (3) is lowered by the control circuit (30) after the (3) is turned on, the switching element (3) is turned off and the self-excited oscillation operation is performed. Primary winding (2a) or secondary winding (2) of transformer (2)
Integrate corresponding to the voltage of b) or the differential output obtained through the differentiating circuit (21) from the output of the tertiary winding electromagnetically coupled to the primary winding (2a) and the secondary winding (2b) The electric charge is accumulated in the circuit (22). If the voltage value of the integrating circuit (22) does not exceed the reference voltage value, the drive signal interruption circuit (24) is not activated and the short-circuit switching element (15) is not turned on. When the number of differential pulses per unit time increases when the oscillation frequency is high and when there is no load, the voltage value of the integration circuit (22) exceeds the reference voltage value, and the drive signal is generated by the output generated from the comparison circuit (23). Since the short-circuit switching element (15) of the cutoff circuit (24) is turned on, the drive signal of the drive circuit (4) to the switching element (3) is cut off. Therefore, when the oscillation frequency is high, that is, when the load is light, the drive signal cutoff circuit (24) operates to cut off the drive signal of the drive circuit (4) to the switching element (3) for a certain period of time. As a result, the secondary winding (2b) with intermittent oscillation
Output can be controlled to a constant voltage, and the number of times of switching can be reduced to reduce switching loss and improve power conversion efficiency.

【0008】本発明の実施の形態では、短絡用スイッチ
ング素子(15)は比較回路(23)の出力が発生したときにオ
ンとなる。
In the embodiment of the present invention, the short-circuit switching element (15) is turned on when the output of the comparison circuit (23) is generated.

【0009】また、短絡用スイッチング素子(15)の制御
端子(15a)は、直列に接続された制御用スイッチング素
子(16b)及び整流素子(18)を介して駆動巻線(2c)の一端
に接続され、制御用スイッチング素子(16b)は比較回路
(23)の出力が発生したときにオンとなる。駆動回路(4)
はトランス(2)の駆動巻線(2c)から電力が供給されて、
スイッチング素子(3)の制御端子(3a)に出力を付与し、
比較回路(23)の出力が発生したときに駆動信号遮断回路
(24)の作動によりスイッチング素子(3)への駆動回路(4)
の駆動信号が遮断される。
The control terminal (15a) of the short-circuit switching element (15) is connected to one end of the drive winding (2c) via the control switching element (16b) and the rectifying element (18) connected in series. Connected, control switching element (16b) is a comparison circuit
It turns on when the output of (23) occurs. Drive circuit (4)
Is powered by the drive winding (2c) of the transformer (2),
The output is given to the control terminal (3a) of the switching element (3),
Drive signal cutoff circuit when the output of the comparison circuit (23) occurs
Drive circuit (4) to switching element (3) by operation of (24)
Drive signal is cut off.

【0010】[0010]

【発明の実施の形態】以下、本発明によるDC−DCコ
ンバータの一実施の形態を図1及び図2について説明す
る。但し、図1及び図2では図3に示す箇所と実質的に
同一の部分には同一の符号を付し、その説明を省略す
る。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a DC-DC converter according to the present invention will be described below with reference to FIGS. However, in FIGS. 1 and 2, the portions substantially the same as the portions shown in FIG. 3 are denoted by the same reference numerals, and the description thereof will be omitted.

【0011】本実施の形態によるDC−DCコンバータ
は、図1に示すように、2次巻線(2b)の出力を微分する
微分回路(21)と、微分回路(21)の出力に対応して電荷を
蓄積する積分回路(22)と、積分回路(22)の電圧値が基準
電圧値を超えたとき出力を発生する比較回路(23)と、比
較回路(23)の出力が発生したときにスイッチング素子と
してのMOS−FET(3)への駆動回路(4)の駆動信号を
遮断する駆動信号遮断回路(24)とから構成される間欠発
振制御回路(20)が設けられている点に特徴がある。その
他の構成は図3のDC−DCコンバータと同一である。
As shown in FIG. 1, the DC-DC converter according to this embodiment corresponds to a differentiating circuit (21) for differentiating the output of the secondary winding (2b) and an output of the differentiating circuit (21). When the output of the comparison circuit (23) is generated, and the output of the comparison circuit (23) is generated when the voltage value of the integration circuit (22) exceeds the reference voltage value. The point is that an intermittent oscillation control circuit (20) composed of a drive signal cutoff circuit (24) for cutting off the drive signal of the drive circuit (4) to the MOS-FET (3) as a switching element is provided. There are features. Other configurations are the same as those of the DC-DC converter in FIG.

【0012】図2に示すように、微分回路(21)は、直列
に接続された微分用コンデンサ(31)及び制限抵抗(32)
と、制限抵抗(32)及び微分用コンデンサ(31)を介して2
次巻線(2b)の一端に接続されたベース及び2次巻線(2b)
の他端に接続されたエミッタを有するトランジスタ(35)
と、トランジスタ(35)のベースとエミッタとの間に接続
された微分用抵抗(33)と、微分用抵抗(33)に並列に且つ
カソードが制限抵抗(32)に接続された保護用ダイオード
(34)と、整流用ダイオード(9)のカソードとトランジス
タ(35)のコレクタとの間に直列に接続された分圧抵抗(3
6)(37)と、分圧抵抗(36)(37)間に接続されたベース及び
整流用ダイオード(9)のカソードに接続されたエミッタ
を有するトランジスタ(38)とから構成される。
As shown in FIG. 2, the differentiating circuit (21) includes a differentiating capacitor (31) and a limiting resistor (32) connected in series.
Through the limiting resistor (32) and the differentiating capacitor (31)
Base and secondary winding (2b) connected to one end of secondary winding (2b)
Transistor having an emitter connected to the other end of (35)
And a differentiating resistor (33) connected between the base and emitter of the transistor (35), and a protective diode connected in parallel to the differentiating resistor (33) and with the cathode connected to the limiting resistor (32).
(34) and the voltage divider resistor (3) connected in series between the cathode of the rectifying diode (9) and the collector of the transistor (35).
6) (37) and a transistor (38) having a base connected between the voltage dividing resistors (36) and (37) and an emitter connected to the cathode of the rectifying diode (9).

【0013】積分回路(22)は、一端がトランジスタ(38)
のコレクタと2次巻線(2b)の他端との間に直列に接続さ
れた積分用抵抗(39)及び積分用コンデンサ(40)とから構
成される。比較回路(23)は、積分用抵抗(39)と積分用コ
ンデンサ(40)の接続点と2次巻線(2b)の他端との間に接
続された放電用抵抗(48)と、放電用抵抗(48)と並列に接
続された比較用ツェナーダイオード(43)及び抵抗(41)の
直列回路と、整流用ダイオード(9)のカソードと2次巻
線(2b)の他端との間に直列に接続された発光ダイオード
(16a)、抵抗(46)、ダイオード(47)及びトランジスタ(4
5)の直列回路と、トランジスタ(45)のコレクタ及びベー
スにそれぞれ接続されたベース及びコレクタを有するト
ランジスタ(44)とから構成される。トランジスタ(45)の
ベースは比較用ツェナーダイオード(43)と抵抗(41)との
間にも接続され、トランジスタ(45)のエミッタは2次巻
線(2b)の他端に接続される。トランジスタ(44)のエミッ
タは抵抗(42)を介して比較用ツェナーダイオード(43)の
カソードに接続される。
The integrating circuit (22) has a transistor (38) at one end.
And an integrating capacitor (40) connected in series between the collector and the other end of the secondary winding (2b). The comparator circuit (23) includes a discharging resistor (48) connected between the connecting point of the integrating resistor (39) and the integrating capacitor (40) and the other end of the secondary winding (2b), and a discharging resistor (48). Between the series circuit of the comparative Zener diode (43) and the resistor (41) connected in parallel with the resistor (48), the cathode of the rectifying diode (9) and the other end of the secondary winding (2b). LEDs connected in series to
(16a), resistor (46), diode (47) and transistor (4
5) A series circuit and a transistor (44) having a base and a collector connected to the collector and the base of the transistor (45), respectively. The base of the transistor (45) is also connected between the comparative Zener diode (43) and the resistor (41), and the emitter of the transistor (45) is connected to the other end of the secondary winding (2b). The emitter of the transistor (44) is connected to the cathode of the comparison Zener diode (43) via the resistor (42).

【0014】更に、駆動信号遮断回路(24)は、起動用抵
抗(6)と並列に接続されたコレクタ及びエミッタを有す
る短絡用トランジスタ(15)と、駆動巻線(2c)とゲート抵
抗(7)との接続点と短絡用トランジスタ(15)のベースと
の間に直列に接続されたダイオード(18)、抵抗(17)及び
受光トランジスタ(16b)とを備えている。受光トランジ
スタ(16b)のベースは、比較回路の発光ダイオード(16a)
の光を受光してフォトカプラ(16)を形成する。
Further, the drive signal cutoff circuit (24) includes a short circuit transistor (15) having a collector and an emitter connected in parallel with the starting resistor (6), a drive winding (2c) and a gate resistor (7). ), A diode (18), a resistor (17), and a light receiving transistor (16b) connected in series between the base of the short-circuiting transistor (15). The base of the light receiving transistor (16b) is the light emitting diode (16a) of the comparison circuit.
The light is received to form a photocoupler (16).

【0015】次に、本実施の形態では、DC−DCコン
バータの動作時に、2次巻線(2b)の出力の一部は、2次
巻線(2b)の一端に接続された微分回路(21)により微分パ
ルスが形成され、この微分パルスはトランジスタ(35)を
オンする。これと同期してトランジスタ(38)にベース電
流が流れると、トランジスタ(38)がオンになるので、微
分回路(21)の微分パルスに対応して、積分用抵抗(39)を
介して積分用コンデンサ(40)に電荷が蓄積される。積分
用抵抗(39)及び積分用コンデンサ(40)の時定数により設
定される積分用コンデンサ(40)に蓄積される電荷量は、
2次巻線(2b)を流れる電流の発振周波数が高い程大き
く、その発振周波数が低い程小さい。
Next, in the present embodiment, during operation of the DC-DC converter, a part of the output of the secondary winding (2b) is connected to one end of the secondary winding (2b) for the differentiation circuit ( 21) forms a derivative pulse which turns on the transistor (35). When the base current flows through the transistor (38) in synchronism with this, the transistor (38) turns on, so that it corresponds to the differential pulse of the differentiating circuit (21) and is integrated via the integrating resistor (39). A charge is stored in the capacitor (40). The amount of charge accumulated in the integrating capacitor (40) set by the time constant of the integrating resistor (39) and the integrating capacitor (40) is
The higher the oscillation frequency of the current flowing through the secondary winding (2b), the larger the oscillation frequency, and the lower the oscillation frequency, the smaller the oscillation frequency.

【0016】負荷が無負荷又は軽負荷となって、積分回
路(22)の積分用コンデンサ(40)に電荷が十分に蓄積さ
れ、電圧値が比較回路(23)の比較用ツェナーダイオード
(43)の基準電圧値を超えると、トランジスタ(45)にベー
ス電流が流れてトランジスタ(45)及びトランジスタ(44)
がオンとなり、抵抗(42)を介してコンデンサ(40)を放電
する。放電している期間、発光ダイオード(16a)に電流
が流れる。これにより、発光ダイオード(16a)が発光し
て駆動信号遮断回路(24)の受光トランジスタ(16b)にベ
ース電流が流れるから、短絡用トランジスタ(15)にもベ
ース電流が流れてオンとなり、その結果、ゲート(3a)に
駆動巻線(2c)の駆動信号が付与されないため、MOS−
FET(3)はオフになる。コンデンサ(40)の抵抗(42)を
介した放電が終了すると、発光ダイオード(16a)から受
光トランジスタ(16b)へ光信号が付与されず、短絡用ト
ランジスタ(15)はオフとなる。その後、起動抵抗(5)に
より決まる起動時間だけMOS−FET(3)はオフす
る。これにより、間欠発振制御回路(20)からは、駆動巻
線(2c)の駆動信号を遮断してMOS−FET(3)のオン
動作を停止する信号は、積分回路(22)の電圧値が比較回
路(23)の基準電圧値を超えるまで付与されず、制御回路
(30)により、負荷(11)に印加される電圧が一定となるよ
うにMOS−FET(3)のオン・オフ動作が制御され
る。このような一定期間発振停止状態と発振状態とを繰
り返す間欠発振は、負荷が無負荷又は軽負荷のとき動作
する。このときのMOS−FET(3)の発振間隔は、積
分用抵抗(39)及び積分用コンデンサ(40)の時定数及び放
電抵抗(48)の抵抗値を調整することにより、任意に設定
できる。また、コンデンサ(40)と抵抗(42)との放電時定
数及び起動抵抗(5)による起動時間によっても発振及び
停止期間を任意に設定できる。
When the load becomes no load or light load, sufficient charge is accumulated in the integrating capacitor (40) of the integrating circuit (22), and the voltage value is the Zener diode for comparison of the comparing circuit (23).
When the reference voltage value of (43) is exceeded, the base current flows through the transistor (45), and the transistor (45) and transistor (44)
Turns on and discharges the capacitor (40) through the resistor (42). A current flows through the light emitting diode (16a) during discharging. As a result, the light emitting diode (16a) emits light, and the base current flows through the light receiving transistor (16b) of the drive signal cutoff circuit (24), so that the base current also flows through the short-circuiting transistor (15) and turns on. , The drive signal of the drive winding (2c) is not applied to the gate (3a).
FET (3) turns off. When the discharge of the capacitor (40) through the resistor (42) is completed, no light signal is applied from the light emitting diode (16a) to the light receiving transistor (16b), and the short circuit transistor (15) is turned off. After that, the MOS-FET (3) is turned off for the starting time determined by the starting resistor (5). As a result, from the intermittent oscillation control circuit (20), the signal that cuts off the drive signal of the drive winding (2c) to stop the ON operation of the MOS-FET (3) is the voltage value of the integration circuit (22). It is not applied until the reference voltage value of the comparison circuit (23) is exceeded, and the control circuit
The on / off operation of the MOS-FET (3) is controlled by the (30) so that the voltage applied to the load (11) becomes constant. The intermittent oscillation in which the oscillation stop state and the oscillation state are repeated for a certain period operates when the load is no load or light load. The oscillation interval of the MOS-FET (3) at this time can be arbitrarily set by adjusting the time constants of the integrating resistor (39) and the integrating capacitor (40) and the resistance values of the discharge resistor (48). Further, the oscillation and stop periods can be arbitrarily set by the discharge time constant of the capacitor (40) and the resistor (42) and the starting time by the starting resistor (5).

【0017】このように、本実施の形態では、トランス
(2)の2次巻線(2b)の出力から微分回路(21)を通じて得
られた微分出力に対応して積分用コンデンサ(40)に電荷
を蓄積し、電圧値が比較用ツェナーダイオード(43)の基
準電圧値を超えたとき、発光ダイオード(16a)から発生
する信号により駆動信号遮断回路(24)を作動させる。よ
って、定電圧制御により発振周波数が高くなる無負荷時
及び軽負荷時に、駆動巻線(2c)の駆動信号をMOS−F
ET(3)のゲート(3a)に間欠的に付与するので、無負荷
時及び軽負荷時に発生するスイッチング損失を低減し、
電力変換効率の向上を図ることができる。
As described above, in this embodiment, the transformer is
The electric charge is accumulated in the integrating capacitor (40) corresponding to the differential output obtained from the output of the secondary winding (2b) of (2) through the differentiating circuit (21), and the voltage value is compared with the Zener diode (43). ), The drive signal cutoff circuit (24) is activated by a signal generated from the light emitting diode (16a). Therefore, the drive signal of the drive winding (2c) is supplied to the MOS-F at no load and when the load becomes high because of the constant voltage control.
Since it is applied intermittently to the gate (3a) of ET (3), it reduces switching loss that occurs at no load and at light load,
The power conversion efficiency can be improved.

【0018】本発明の実施の形態は前記の実施の形態に
限定されず、種々の変更が可能である。例えば、前記実
施の形態では微分回路(21)により2次巻線(2b)の電圧を
微分する例を示したが、微分回路(21)により1次巻線(2
a)の電圧を微分し又は1次巻線(2a)及び2次巻線(2b)に
電磁的に結合された3次巻線の電圧を微分してもよい。
3次巻線は図示しない巻線又は駆動巻線(2c)により構成
される。前記実施の形態では、MOS−FET(3)の駆
動信号として駆動巻線(2c)を利用した自励式の場合を示
したが、RCC型の制御方式となる制御用ICを用いた
他励式の場合でも前記同様の効果が得られる。更に、前
記実施の形態では、スイッチング素子としてMOS−F
ET(3)(MOS型電界効果型トランジスタ)を示した
が、J−FET(接合型電界効果トランジスタ)、バイ
ポーラ型トランジスタ又はIGBT(絶縁ゲート型トラ
ンジスタ)等他型式のトランジスタも使用できる。
The embodiment of the present invention is not limited to the above-mentioned embodiment, and various modifications can be made. For example, in the above-described embodiment, an example in which the voltage of the secondary winding (2b) is differentiated by the differentiating circuit (21) is shown, but the differentiating circuit (21) differentiates the primary winding (2b).
The voltage of a) may be differentiated or the voltage of a tertiary winding electromagnetically coupled to the primary winding (2a) and the secondary winding (2b) may be differentiated.
The tertiary winding is composed of a winding (not shown) or a drive winding (2c). In the above-mentioned embodiment, the case of the self-excitation type using the drive winding (2c) as the drive signal of the MOS-FET (3) is shown, but the separately excited type using the control IC which is the RCC type control system is shown. Even in this case, the same effect as described above can be obtained. Further, in the above embodiment, the MOS-F is used as the switching element.
Although ET (3) (MOS type field effect transistor) is shown, other types of transistors such as J-FET (junction type field effect transistor), bipolar transistor or IGBT (insulated gate type transistor) can be used.

【0019】[0019]

【発明の効果】本発明によれば、無負荷時及び軽負荷時
のスイッチング損失低減及び機器の電力変換効率向上を
図ることにより、電子機器の待機時電力損失を低減し、
省エネルギを実現することができる。
According to the present invention, the standby power loss of an electronic device is reduced by reducing the switching loss under no load and light load and improving the power conversion efficiency of the device.
Energy saving can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のDC−DCコンバータを示す電気回
路図
FIG. 1 is an electric circuit diagram showing a DC-DC converter of the present invention.

【図2】 本発明の一実施の形態を示すDC−DCコン
バータの電気回路図
FIG. 2 is an electric circuit diagram of a DC-DC converter showing an embodiment of the present invention.

【図3】 従来のDC−DCコンバータを示す電気回路
FIG. 3 is an electric circuit diagram showing a conventional DC-DC converter.

【符号の説明】[Explanation of symbols]

(1)・・直流電源、 (2)・・トランス、 (2a)・・1次
巻線、 (2b)・・2次巻線、 (2c)・・駆動巻線、
(3)・・スイッチング素子(MOS−FET)、(3a)・
・制御端子(ゲート)、 (4)・・駆動回路、 (5)・・
起動用抵抗、(6)・・起動用抵抗、 (7)・・ゲート抵
抗、 (8)・・発振用コンデンサ、 (9)・・整流用ダイ
オード、 (10)・・平滑用コンデンサ、 (11)・・負
荷、 (15)・・短絡用スイッチング素子(短絡用トラン
ジスタ)、 (15a)・・制御端子(ベース)、 (16b)・
・制御用スイッチング素子(受光トランジスタ)、 (1
8)・・整流素子(ダイオード)、 (20)・・間欠発振制
御回路、 (21)・・微分回路、 (22)・・積分回路、
(23)・・比較回路、 (24)・・駆動信号遮断回路、
(1) ・ ・ DC power supply, (2) ・ ・ Transformer, (2a) ・ ・ Primary winding, (2b) ・ ・ Secondary winding, (2c) ・ ・ Drive winding,
(3) ・ ・ Switching element (MOS-FET), (3a) ・
・ Control terminal (gate), (4) ・ ・ Drive circuit, (5) ・ ・
Starting resistance, (6) ・ ・ Starting resistance, (7) ・ ・ Gate resistance, (8) ・ ・ Oscillating capacitor, (9) ・ ・ Rectifying diode, (10) ・ ・ Smoothing capacitor, (11 ) ・ ・ Load, (15) ・ ・ Short-circuit switching element (short-circuit transistor), (15a) ・ ・ Control terminal (base), (16b) ・
・ Control switching element (light receiving transistor), (1
8) ・ ・ Rectifying element (diode), (20) ・ ・ Intermittent oscillation control circuit, (21) ・ ・ Differentiation circuit, (22) ・ ・ Integration circuit,
(23) ・ ・ Comparison circuit, (24) ・ ・ Drive signal interruption circuit,

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平11−235037(JP,A) 特開 平8−255025(JP,A) 特開 平10−98879(JP,A) 特開 平8−84466(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-11-235037 (JP, A) JP-A-8-255025 (JP, A) JP-A-10-98879 (JP, A) JP-A-8- 84466 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 3/28

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 トランスの1次巻線に直列に接続された
スイッチング素子を駆動回路の駆動信号によりオン・オ
フして前記トランスの2次巻線から定電圧の直流出力を
取り出すDC−DCコンバータにおいて、 前記1次巻線若しくは2次巻線の電圧又は前記1次巻線
及び2次巻線に電磁的に結合された3次巻線の電圧を微
分する微分回路と、 該微分回路の出力に対応して電荷を蓄積し且つ時定数を
有して電荷を放電する積分回路と、 該積分回路の電圧値が基準電圧値を超えたとき出力を発
生する比較回路と、 該比較回路の出力が発生したときに前記スイッチング素
子への前記駆動回路の駆動信号を遮断する駆動信号遮断
回路とを設け、 前記駆動回路は、前記トランスの駆動巻線と、該駆動巻
線の一端と前記スイッチング素子の制御端子との間に直
列に接続された発振用コンデンサ及びゲート抵抗とを備
え、 前記駆動信号遮断回路は、前記スイッチング素子の制御
端子と主端子との間に接続された短絡用スイッチング素
子を備えたことを特徴とするDC−DCコンバータ。
1. A DC-DC converter for extracting a constant-voltage DC output from a secondary winding of the transformer by turning on / off a switching element connected in series with a primary winding of the transformer in response to a drive signal from a drive circuit. A differential circuit for differentiating the voltage of the primary winding or the secondary winding or the voltage of the tertiary winding electromagnetically coupled to the primary winding and the secondary winding, and the output of the differentiating circuit Integrating circuit for accumulating electric charge corresponding to the above and discharging electric charge with a time constant, a comparing circuit for generating an output when the voltage value of the integrating circuit exceeds a reference voltage value, and an output of the comparing circuit A drive signal cutoff circuit that cuts off a drive signal of the drive circuit to the switching element when occurs, the drive circuit includes a drive winding of the transformer, one end of the drive winding, and the switching element. With control terminal of An oscillating capacitor and a gate resistor connected in series to the drive signal interrupting circuit, wherein the drive signal cutoff circuit includes a short-circuit switching element connected between the control terminal and the main terminal of the switching element. DC-DC converter.
【請求項2】 前記短絡用スイッチング素子は、前記比
較回路の出力が発生したときにオンとなる請求項1に記
載のDC−DCコンバータ。
2. The DC-DC converter according to claim 1, wherein the switching element for short circuit is turned on when an output of the comparison circuit is generated.
【請求項3】 前記短絡用スイッチング素子の制御端子
は、直列に接続された制御用スイッチング素子及び整流
素子を介して前記駆動巻線の一端に接続され、前記制御
用スイッチング素子は前記比較回路の出力が発生したと
きにオンとなる請求項2に記載のDC−DCコンバー
タ。
3. The control terminal of the short-circuit switching element is connected to one end of the drive winding through a control switching element and a rectifying element connected in series, and the control switching element is connected to the comparison circuit. The DC-DC converter according to claim 2, which is turned on when an output is generated.
【請求項4】 前記駆動回路は前記トランスの駆動巻線
から電力が供給されて、前記スイッチング素子の制御端
子に出力を付与し、 前記比較回路の出力が発生したときに前記駆動信号遮断
回路の作動により前記スイッチング素子への前記駆動回
路の駆動信号が遮断される請求項1に記載のDC−DC
コンバータ。
4. The drive circuit is supplied with power from the drive winding of the transformer to give an output to a control terminal of the switching element, and when the output of the comparison circuit occurs, The DC-DC according to claim 1, wherein the drive signal of the drive circuit to the switching element is cut off by the operation.
converter.
JP2000090409A 1999-04-02 2000-03-29 DC-DC converter Expired - Fee Related JP3433799B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000090409A JP3433799B2 (en) 1999-04-02 2000-03-29 DC-DC converter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9575399 1999-04-02
JP11-95753 1999-04-02
JP2000090409A JP3433799B2 (en) 1999-04-02 2000-03-29 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2000350450A JP2000350450A (en) 2000-12-15
JP3433799B2 true JP3433799B2 (en) 2003-08-04

Family

ID=26436942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000090409A Expired - Fee Related JP3433799B2 (en) 1999-04-02 2000-03-29 DC-DC converter

Country Status (1)

Country Link
JP (1) JP3433799B2 (en)

Also Published As

Publication number Publication date
JP2000350450A (en) 2000-12-15

Similar Documents

Publication Publication Date Title
JP3707409B2 (en) Switching power supply
JP3475925B2 (en) Switching power supply
US6690586B2 (en) Switching power source device
JPH07101987B2 (en) Power supply
JP4613951B2 (en) Synchronous rectification forward converter
JP2003224973A (en) Switching power supply
JP3653075B2 (en) Switching power transmission device
JP2004289981A (en) Switching power supply
EP0767528A2 (en) Tuned switch-mode power supply with current mode control
JP2005006477A (en) Self-excitation type switching power supply circuit
JP3433799B2 (en) DC-DC converter
JP3198831B2 (en) Switching power supply
JP3251192B2 (en) Overcurrent protection circuit
JP3515675B2 (en) Synchronous rectification circuit
JP2002305876A (en) Switching power supply
JP7177763B2 (en) switching power supply
JP4162410B2 (en) Synchronous rectification forward converter
JP3419343B2 (en) DC-DC converter
KR970002431Y1 (en) Ringing choke converter
JP4122496B2 (en) Synchronous rectifier circuit using saturable inductor
JP2835297B2 (en) Switching power supply
JPH06189545A (en) Switching power supply
JP3469128B2 (en) Switching power supply circuit and power supply device
JPH0727832Y2 (en) Switching power supply
JP3142431B2 (en) Ringing choke converter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees