JP3427007B2 - Multilayer chip coil - Google Patents

Multilayer chip coil

Info

Publication number
JP3427007B2
JP3427007B2 JP16337099A JP16337099A JP3427007B2 JP 3427007 B2 JP3427007 B2 JP 3427007B2 JP 16337099 A JP16337099 A JP 16337099A JP 16337099 A JP16337099 A JP 16337099A JP 3427007 B2 JP3427007 B2 JP 3427007B2
Authority
JP
Japan
Prior art keywords
coil
conductor
external electrodes
conductors
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP16337099A
Other languages
Japanese (ja)
Other versions
JP2000353618A (en
Inventor
靖生 鈴木
幹雄 北岡
信三 藤井
佳成 野寄
Original Assignee
エフ・ディ−・ケイ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15772601&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3427007(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by エフ・ディ−・ケイ株式会社 filed Critical エフ・ディ−・ケイ株式会社
Priority to JP16337099A priority Critical patent/JP3427007B2/en
Publication of JP2000353618A publication Critical patent/JP2000353618A/en
Application granted granted Critical
Publication of JP3427007B2 publication Critical patent/JP3427007B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Landscapes

  • Coils Of Transformers For General Uses (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、積層方向に重畳し
たコイルが電気絶縁体内に埋設され、内部コイルの両端
に接続された一対の外部電極が設けられ、外部電極の対
向方向がコイル軸方向に一致している構造の積層チップ
コイルに関するものである。更に詳しく述べると本発明
は、コイル両端と外部電極とを接続する電気絶縁体中の
導体が、コイル端部からコイル軸方向に外部電極近傍ま
で延びる引出導体と、該引出導体からコイル軸に直交す
る方向に形成されて外部電極の4側面に達する4個の接
続導体の組み合わせからなる積層チップコイルに関する
ものである。この技術は、例えば電子機器の回路基板に
表面実装されるインダクタ素子として有用である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coil, which is superposed in the stacking direction, is embedded in an electric insulator, and a pair of external electrodes connected to both ends of the internal coil is provided. The present invention relates to a laminated chip coil having a structure conforming to. More specifically, according to the present invention, a conductor in an electrical insulator that connects both ends of a coil and an external electrode extends from the coil end to the vicinity of the external electrode in the coil axial direction, and the conductor is orthogonal to the coil axis. The present invention relates to a laminated chip coil formed of a combination of four connecting conductors formed in a direction that extends to reach four side surfaces of an external electrode. This technique is useful, for example, as an inductor element surface-mounted on a circuit board of an electronic device.

【0002】[0002]

【従来の技術】積層チップコイルは、電気絶縁層と導体
パターンを交互に積層し、各導体パターンの端部を順次
接続することによって積層方向に重畳したコイル(周回
パターン)を形成し、電気絶縁体内に埋設された状態と
し、その外表面に、内部コイルの両端に接続された一対
の外部電極を設けた構造のチップ部品である。電気絶縁
層を構成する材料としては、非磁性体セラミックス(代
表的な例は誘電体セラミックスである)あるいは磁性体
セラミックス(代表的な例はフェライトである)などが
用いられている。
2. Description of the Related Art In a laminated chip coil, electrically insulating layers and conductor patterns are alternately laminated, and the ends of each conductor pattern are sequentially connected to form a coil (circulation pattern) that is superposed in the laminating direction. The chip component has a structure in which it is embedded in the body and a pair of external electrodes connected to both ends of the internal coil are provided on the outer surface thereof. Nonmagnetic ceramics (a typical example is a dielectric ceramics), magnetic ceramics (a typical example is a ferrites), etc. are used as a material for forming the electrical insulating layer.

【0003】積層体を形成する方法としては、大別する
と、セラミックスをシート状に成形して、その上に導体
パターンをスクリーン印刷し、そのセラミックスシート
を積層し圧着一体化する方法(シート積層法)と、セラ
ミックスパターンと導体パターンを交互にスクリーン印
刷することで積層する方法(印刷積層法)がある。
The method for forming a laminated body is roughly classified into a method in which ceramics are formed into a sheet shape, a conductor pattern is screen-printed thereon, and the ceramics sheets are laminated and pressure-bonded and integrated (sheet laminating method). ) And a ceramic pattern and a conductor pattern are alternately screen-printed to be laminated (printing lamination method).

【0004】次に、電気絶縁体内に埋設されるコイルを
形成する方法としては、約1/2ターン分の導体パター
ンを順次印刷する方法(例えば特公昭60−50331
号公報参照)、あるいは約3/4ターン分の導体パター
ンを順次印刷する方法(例えば特開平2−135715
号公報参照)など様々である。いずれにしても所定形状
の導体パターンの接続と積み重ねでコイルを形成し、各
導体パターンは積層方向で薄いセラミックスシートを介
して隣接する構造になっている。
Next, as a method of forming a coil embedded in an electric insulator, a method of sequentially printing a conductor pattern of about 1/2 turn (for example, Japanese Patent Publication No. 60-50331).
Japanese Patent Laid-Open Publication No. Hei 2-135715) or a method of sequentially printing conductor patterns for about 3/4 turns (for example, Japanese Patent Laid-Open No. 2-135715).
(See Japanese Patent Publication) and so on. In any case, a coil is formed by connecting and stacking conductor patterns of a predetermined shape, and the conductor patterns are adjacent to each other with a thin ceramic sheet in the stacking direction.

【0005】このような積層チップコイルは、外部電極
の対向方向とコイル軸方向(積層方向)の関係によって
二つの形式に分けられる。第1の形式は、両外部電極の
対向方向がコイル軸方向に直交するような構造であり、
この形式が従来一般的であった。第2の形式は、近年開
発が進められているもので、両外部電極の対向方向がコ
イル軸方向に一致する構造である。
Such laminated chip coils are classified into two types depending on the relationship between the facing direction of the external electrodes and the coil axial direction (laminating direction). The first type is a structure in which the facing direction of both external electrodes is orthogonal to the coil axis direction,
This form has been common in the past. The second type is under development in recent years, and has a structure in which the facing direction of both external electrodes coincides with the coil axial direction.

【0006】この第2の形式の積層チップコイルの一例
を図9に示す。電気絶縁体10中にコイル12が埋設さ
れており、外部電極14が形成される面は、コイルの導
体パターン形成面と平行な面(勿論、その周囲の4側面
にも外部電極は形成される)である。図9では左手前の
面と右奥の面が相当する。積層方向の最下層(例えば左
端の層)と最上層(例えば右端の層)のコイル導体パタ
ーンと両外部電極との接続は、コイル導体パターンから
外部電極まで積層したセラミックスに引出導体16を形
成することで行う。シート積層方式の場合には、この引
出導体16は、セラミックスシートにスルーホール導体
を埋め込み、そのセラミックスシートを複数枚積層する
ことにより形成できる。印刷方式の場合には、スルーホ
ールを作製する部分を残してセラミックスパターンを印
刷することでスルーホールを形成し、次にそのスルーホ
ールに導体ペーストを埋め込むように導体パターンを印
刷する。この工程は逆でもよい。この工程を所定回数繰
り返すことで、引出導体を形成する。
An example of this second type of laminated chip coil is shown in FIG. The coil 12 is embedded in the electrical insulator 10, and the surface on which the external electrode 14 is formed is parallel to the surface on which the conductor pattern of the coil is formed (of course, the external electrodes are also formed on the four side surfaces around the surface). ). In FIG. 9, the left front surface and the right back surface correspond to each other. The lowermost layer (for example, the leftmost layer) and the uppermost layer (for example, the rightmost layer) in the stacking direction are connected to both external electrodes by forming the lead conductor 16 on the ceramics laminated from the coil conductor pattern to the external electrodes. Do that. In the case of the sheet stacking method, the lead conductor 16 can be formed by embedding a through-hole conductor in a ceramic sheet and stacking a plurality of the ceramic sheets. In the case of the printing method, the through hole is formed by printing the ceramic pattern while leaving the portion for forming the through hole, and then the conductive pattern is printed so that the conductive paste is embedded in the through hole. This process may be reversed. By repeating this step a predetermined number of times, the lead conductor is formed.

【0007】[0007]

【発明が解決しようとする課題】前記第1の形式では、
実装基板に対するチップの置き方(コイル軸方向が実装
基板に対して垂直であるか平行であるか)により、磁界
が発生する方向が異なるため、方向確認用のマーカーを
付し、それに基づき所定の向きで実装する必要があっ
た。そのため、マーカー形成という余分な工程が必要に
なるばかりでなく、テーピング梱包が必要となり、毎
回、紙やプラスチックなどの梱包廃材が発生する問題が
生じる。
SUMMARY OF THE INVENTION In the first form,
Depending on how the chip is placed on the mounting board (whether the coil axis direction is perpendicular or parallel to the mounting board), the direction in which the magnetic field is generated differs. It had to be implemented in the orientation. Therefore, not only an extra step of forming a marker is required, but also taping packaging is required, which causes a problem that packaging waste materials such as paper and plastic are generated every time.

【0008】それに対して前記第2の形式では、実装基
板に対するチップの置き方が変わっても磁界の発生方向
は変わらない(即ち、原理的には異方性がない)という
利点がある。しかし、スルーホール導体によって引出導
体を形成し、その端部の小さな面積で外部電極と接続す
るので、接続の信頼性が乏しい問題がある。
On the other hand, the second type has the advantage that the direction of the magnetic field does not change even if the placement of the chip on the mounting substrate changes (that is, in principle, there is no anisotropy). However, since the lead-out conductor is formed by the through-hole conductor and is connected to the external electrode with a small area of its end, there is a problem that the connection reliability is poor.

【0009】また、上記のように磁界の発生方向は変わ
らないものの、チップの置き方によってインダクタンス
値が変化してしまう問題は残る。この問題を解決する方
法として、内部導体をチップ断面の中央に配置する技術
が提案されている(特開平11−2624号公報参
照)。ところが、この方法では、コイル近傍に、コイル
端部から中心の内部導体までを接続する導体を必要と
し、この導体がコイルで発生した磁束を遮断するため
に、Qが低下し、インダクタンス値が劣化する。またチ
ップ断面が正方形でない場合には、この方法でもインダ
クタンス値が変化するため、チップ断面が正方形の場合
に限られる。
Further, although the magnetic field generation direction does not change as described above, the problem that the inductance value changes depending on how the chip is placed remains. As a method for solving this problem, a technique of arranging the internal conductor in the center of the cross section of the chip has been proposed (see Japanese Patent Laid-Open No. 11-2624). However, this method requires a conductor in the vicinity of the coil, which connects the coil end portion to the central inner conductor, and this conductor cuts off the magnetic flux generated in the coil, so that Q is lowered and the inductance value is deteriorated. To do. Further, when the chip cross section is not square, the inductance value is changed by this method as well, so that it is limited to the case where the chip cross section is square.

【0010】本発明の目的は、外部電極との接続性を高
めることができる構造の積層型チップコイルを提供する
ことである。本発明の他の目的は、コイルの磁束を遮断
するような導体を配置する必要が無く、そのためQ値が
高く、インダクタンス値の劣化やばらつきを抑えること
ができる構造の積層型チップコイルを提供することであ
る。本発明の更に他の目的は、いかなる断面形状でもチ
ップの置き方によりインダクタンス値が変化しない構造
の積層型チップコイルを提供することである。
An object of the present invention is to provide a laminated chip coil having a structure capable of improving the connectivity with external electrodes. Another object of the present invention is to provide a multilayer chip coil having a structure that does not need to dispose a conductor that blocks the magnetic flux of the coil, has a high Q value, and can suppress deterioration and dispersion of the inductance value. That is. Still another object of the present invention is to provide a laminated chip coil having a structure in which the inductance value does not change depending on how the chip is placed regardless of the cross-sectional shape.

【0011】[0011]

【課題を解決するための手段】本発明は、電気絶縁層と
導体パターンとが交互に積層され、各導体パターンの端
部が順次接続されることで電気絶縁体中で積層方向に重
畳したコイルが形成され、該コイルの両端がそれぞれ電
気絶縁体中の導体によって電気絶縁体表面の両端部に位
置する外部電極に接続され、外部電極の対向方向がコイ
ル軸方向に一致している構造の積層チップコイルであ
る。ここで本発明において、コイル両端と外部電極とを
接続する電気絶縁体中の導体は、コイル端部からコイル
軸方向に外部電極近傍まで延びる引出導体と、該引出導
体からコイル軸に直交する方向に延びて外部電極の4側
面に達する4個の接続導体との組み合わせからなる。な
お、各接続導体は、外部電極と接続する部分で幅が広が
ったパターンとするのがよい。この構成は、外部電極と
の接続性を高め、且つ特性の劣化やばらつきを抑えるの
に有効である。
DISCLOSURE OF THE INVENTION According to the present invention, a coil in which electric insulation layers and conductor patterns are alternately laminated and ends of the respective conductor patterns are sequentially connected to each other so that the coils are superposed in the lamination direction in the electric insulator. A coil having a structure in which both ends of the coil are connected to external electrodes located at both ends of the surface of the electrical insulator by conductors in the electrical insulator, and the facing direction of the external electrodes is aligned with the coil axial direction. It is a chip coil. Here, in the present invention, the conductor in the electrical insulator that connects both ends of the coil and the external electrode includes a lead conductor extending from the coil end to the vicinity of the outer electrode in the coil axis direction, and a direction perpendicular to the coil axis from the lead conductor. And four connecting conductors extending to the four side surfaces of the external electrode. In addition, it is preferable that each connection conductor has a pattern in which a width is widened in a portion connected to the external electrode. This structure is effective for enhancing the connectivity with the external electrodes and suppressing the deterioration and variation of the characteristics.

【0012】各接続導体は、それら4個の接続導体のイ
ンダクタンス値を全て等しく設定する。インダクタンス
値を等しくするには、接続導体のパターン幅を変えた
り、引き回し長さを変えて調節する。この構成は、チッ
プの置き方によるインダクタンス値の変化が生じず、特
性の劣化やばらつきを抑えることができる。
[0012] Each connecting conductor, to set all the inductance values of those four connection conductors equally. In order to make the inductance values equal, the pattern width of the connecting conductor is changed or the length of the lead is adjusted. With this configuration, the inductance value does not change depending on how the chip is placed, and deterioration or variation in characteristics can be suppressed.

【0013】更に、本発明は、コイルの両端と外部電極
とをそれぞれ接続する電気絶縁体中の導体は、コイル端
部からコイル軸方向に外部電極近傍まで延びる引出導体
と、該引出導体からコイル軸に直交する方向に延びて外
部電極の4側面の角部のみに達する4個の接続導体との
組み合わせからなる。この構成も、外部電極との接続性
を高め、特性の劣化やばらつきを抑えるのに有効であ
る。
Further, according to the present invention, the conductor in the electric insulator connecting the both ends of the coil and the external electrode is a lead conductor extending from the end of the coil to the vicinity of the outer electrode in the coil axial direction, and the lead conductor to the coil. It is composed of a combination of four connecting conductors extending in the direction orthogonal to the axis and reaching only the corners of the four side surfaces of the external electrode. This configuration is also effective in improving the connectivity with the external electrodes and suppressing the deterioration and variation of the characteristics.

【0014】これらにおいて、電気絶縁体中の両側で、
それぞれ4個の接続導体は、同一の電気絶縁層上に形成
していてもよいし、異なる電気絶縁層に形成して積層し
てもよい。また、4個の接続導体を1組として、電気絶
縁体中の片側当たり複数組が積層されている構成として
もよい。この構成も、外部電極との接続性をより一層高
めるのに効果的である。
In these, on both sides in the electrical insulator,
The four connection conductors may be formed on the same electric insulating layer, or may be formed on different electric insulating layers and laminated. Further, a configuration may be adopted in which four connecting conductors are set as one set and a plurality of sets are stacked for each side in the electrical insulator. This configuration is also effective in further increasing the connectivity with the external electrodes.

【0015】[0015]

【発明の背景】積層チップコイルの製造方法において
は、電気絶縁層と導体パターンとを交互に積層し、各導
体パターンの端部を順次接続することにより電気絶縁体
中で積層方向に重畳したコイルを形成し、該コイル両端
を引出導体などの内部導体によって引き出す。チップ焼
成後、内部導体の端部で外部電極に接続する。ところ
で、焼成時にセラミックスと内部導体は収縮するが、一
般に内部導体の収縮率の方が大きいため、焼成後、内部
導体はセラミックス(電気絶縁体)表面から少し引っ込
んでしまう。そこで、バレル研磨によりセラミックス表
面を研磨して内部導体の端部を確実に表面に露出させる
処理を行う。従来技術のような細いスルーホール導体の
場合と異なり、本発明では複数の接続導体による接続で
あるし、外部電極との接続位置の選択の自由度が高く、
接続位置でのパターン幅が広げられるなどの理由により
接続の信頼性が高くなる。
BACKGROUND OF THE INVENTION In a method of manufacturing a laminated chip coil, coils in which electric insulating layers and conductor patterns are alternately laminated and the ends of each conductor pattern are sequentially connected to each other so that they are superposed in the laminating direction in an electric insulator. Is formed, and both ends of the coil are drawn out by an internal conductor such as a drawing conductor. After firing the chips, the ends of the inner conductors are connected to external electrodes. By the way, the ceramics and the internal conductor shrink during firing, but since the shrinkage rate of the internal conductor is generally higher, the internal conductor slightly retracts from the surface of the ceramic (electrical insulator) after firing. Therefore, the surface of the ceramic is polished by barrel polishing to surely expose the end portion of the internal conductor to the surface. Unlike the case of a thin through-hole conductor as in the prior art, in the present invention, the connection is made by a plurality of connection conductors, and the degree of freedom in selecting the connection position with the external electrode is high,
The reliability of the connection is increased because the pattern width at the connection position is widened.

【0016】ところでバレル研磨は、チップの角部が選
択的に削れ、平面は削れにくい傾向がある。本発明にお
いて、接続導体の端部をチップの角部に接続する構成に
すると、バレル研磨工程における研削コストの削減や研
削時間の短縮などの点で有利である。
By the way, in the barrel polishing, there is a tendency that the corners of the chip are selectively shaved and the plane is hard to be shaved. In the present invention, the configuration in which the end portion of the connection conductor is connected to the corner portion of the chip is advantageous in that the grinding cost and the grinding time in the barrel polishing step are reduced.

【0017】次に、両外部電極の対向方向がコイル軸方
向に一致する構造の従来の積層チップコイルでもインダ
クタンス値が変化する原因は、チップの置き方によって
引出導体と外部電極との接続位置と実装基板との距離が
変化するためである。図10に示すように、チップのA
面が実装基板18に接している場合には引出導体と外部
電極との接続位置xと実装基板18との距離はaである
が、B面が実装基板に接していると距離はb、C面が実
装基板に接していると距離はc、D面が実装基板に接し
ていると距離はdとなる。この引出導体と外部電極との
接続位置と実装基板との間の電気が流れる道筋でもイン
ダクタンスが発生しばらつきを引き起こす。そこで、本
発明では引出導体の端部からコイル軸に直交する方向に
延びて外部電極の4側面に達する4個の接続導体につい
て、各接続導体の幅を変えたり、引き回しによる長さの
調整により、インダクタンス値を同じに設定している。
これによって、チップの置き方によるインダクタンス値
の変化が生じないようになる。
Next, the cause of the change in the inductance value even in the conventional laminated chip coil having a structure in which the opposing directions of both external electrodes coincide with the coil axis direction is that the connecting position between the lead conductor and the external electrode depends on how the chip is placed. This is because the distance from the mounting board changes. As shown in FIG.
When the surface is in contact with the mounting board 18, the distance x between the connecting position x of the lead conductor and the external electrode and the mounting board 18 is a, but when the surface B is in contact with the mounting board, the distances are b and C. When the surface is in contact with the mounting board, the distance is c, and when the surface D is in contact with the mounting board, the distance is d. Inductance also occurs in the path through which electricity flows between the connection position between the lead conductor and the external electrode and the mounting substrate, causing variations. Therefore, in the present invention, with respect to the four connection conductors extending from the end of the lead conductor in the direction orthogonal to the coil axis and reaching the four side surfaces of the external electrode, the width of each connection conductor is changed or the length is adjusted by routing. , And the inductance value is set to the same.
This prevents the inductance value from changing depending on how the chip is placed.

【0018】[0018]

【実施例】図1は、本発明に係る積層チップコイルの一
実施例を示す製造工程説明図である。以下の実施例は、
全てセラミックスをシート状に成形して積層するシート
積層法によって説明するが、全てスクリーン印刷で行う
印刷積層法でも実施可能である。電気絶縁材料として
は、ガラスを添加して低温焼結可能とした誘電体セラミ
ックスを使用した。例えば、ホウケイ酸ガラスとアルミ
ナを混合した誘電体材料にバインダなどを配合して混合
し、ドクターブレード法によりセラミックスシートを製
造する。セラミックスシートは厚さ約10〜30μmで
ある。この材料は銀の融点以下の温度で焼成可能であ
る。導体ペーストの材料としては銀を使用したが、その
他、銀パラジウムでもよい。導体パターンは、この導体
ペーストをセラミックスシート上にスクリーン印刷する
ことで形成する。このような製造方法は、基本的には従
来行われているものと変わりない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a manufacturing process explanatory view showing an embodiment of a laminated chip coil according to the present invention. The examples below
The sheet laminating method in which all ceramics are formed into a sheet shape and laminated will be described, but a printing laminating method in which screen printing is all performed can also be performed. As the electrical insulating material, a dielectric ceramic was used, which was made possible by adding glass to enable low temperature sintering. For example, a ceramic material is manufactured by a doctor blade method by blending and mixing a binder or the like with a dielectric material in which borosilicate glass and alumina are mixed. The ceramic sheet has a thickness of about 10 to 30 μm. This material can be fired at temperatures below the melting point of silver. Although silver was used as the material for the conductor paste, silver palladium may also be used. The conductor pattern is formed by screen-printing this conductor paste on a ceramic sheet. Such a manufacturing method is basically the same as the conventional method.

【0019】以下に述べる工程(1)〜(7)は図1の
(1)〜(7)に対応している。 (1)まず外部電極と絶縁するためのセラミックスシー
ト20を用意する。そのセラミックスシート20には、
後工程で外側面(図では下面)に外部導体となる導体ペ
ーストを塗布することになる。次の(2)工程のセラミ
ックスシートで代用できるのであれば、省略することも
可能である。また、必要に応じて複数枚積層してもよ
い。 (2)セラミックスシート22上に外部導体に接続する
ための接続導体23を印刷する。これは次の(3)工程
のスルーホール導体25に対応する位置から、4辺に達
するような4本の接続導体23である。各接続導体23
は、インピーダンス値が等しくなるように設計する。そ
のため、ここでは単純にパターン幅を変えて模式的に描
いている。 (3)スルーホール導体25を埋めたセラミックスシー
ト24を、必要枚数(所定の厚さ分)積層する。積層し
た各セラミックスシート24のスルーホール導体25が
連続することで引出導体を構成する。
Steps (1) to (7) described below correspond to (1) to (7) in FIG. (1) First, the ceramic sheet 20 for insulating the external electrodes is prepared. On the ceramic sheet 20,
In a subsequent step, the outer surface (lower surface in the figure) is coated with a conductor paste which will be an outer conductor. If the ceramic sheet in the next step (2) can be substituted, it can be omitted. Moreover, you may laminate | stack a several sheet | seat as needed. (2) A connecting conductor 23 for connecting to an external conductor is printed on the ceramic sheet 22. This is the four connecting conductors 23 that reach four sides from the position corresponding to the through-hole conductor 25 in the next step (3). Each connection conductor 23
Are designed to have the same impedance value. Therefore, here, the pattern width is simply changed and the pattern is schematically drawn. (3) A required number (predetermined thickness) of the ceramic sheets 24 in which the through-hole conductors 25 are filled are laminated. The lead-out conductor is formed by the continuous through-hole conductors 25 of the laminated ceramic sheets 24.

【0020】コイルは、例えば次のように形成する。こ
こではU型の導体パターンの向きを90度ずつ回転させ
ながら積層する方法で説明しているが、この部分は従来
公知の任意の方法を用いてよい。 (4)セラミックスシート26にスルーホール導体27
を埋設すると共に、該スルホール導体27から3/4タ
ーン巻いたU型導体パターン28を印刷し、積層する。
90度向きを変えて順次積層し、4枚重ねると3ターン
となる。必要なターン数が得られるまで、このセラミッ
クスシートの積層を繰り返し、コイルを構成する。
The coil is formed, for example, as follows. Although a method of laminating the U-shaped conductor pattern while rotating the direction of the U-shaped conductor pattern by 90 degrees is described here, any conventionally known method may be used for this portion. (4) Through-hole conductor 27 on ceramic sheet 26
And a U-shaped conductor pattern 28 wound by 3/4 turn from the through-hole conductor 27 is printed and laminated.
The direction is changed 90 degrees, and the layers are stacked one after another and four sheets are stacked, resulting in three turns. The lamination of the ceramic sheets is repeated until the required number of turns is obtained to form the coil.

【0021】そして、反対側の引出導体等を形成する。 (5)コイル端部に対応する位置にスルーホール導体3
1を埋めたセラミックスシート30を、必要枚数(所定
の厚さ分)積層する。各セラミックスシート30のスル
ーホール導体31が連続して引出導体を構成する。 (6)セラミックスシート32にスルーホール導体33
を埋め込むと共に、それに連続してセラミックシート3
2上に外部導体に接続するための接続導体34を印刷す
る。これは前の(5)工程のスルーホール導体に対応す
る位置から、4辺に達するような4本の接続導体であ
る。各接続導体は、インピーダンス値が等しくなるよう
に設計されており、ここでも模式的にパターン幅で調節
した図を描いている。 (7)最後に、外部電極と絶縁するためのセラミックス
シート36を積層する。必要に応じて複数枚積層しても
よい。
Then, a lead conductor or the like on the opposite side is formed. (5) Through-hole conductor 3 at a position corresponding to the coil end
The required number (a predetermined thickness) of the ceramic sheets 30 filled with 1 are stacked. The through-hole conductor 31 of each ceramic sheet 30 continuously forms a lead conductor. (6) Through-hole conductor 33 on ceramic sheet 32
Embedded with the ceramic sheet 3
2. Print the connection conductor 34 on the 2 for connecting to the outer conductor. This is four connecting conductors that reach four sides from the position corresponding to the through-hole conductor in the previous (5) step. The connection conductors are designed so that the impedance values are equal, and here also, a diagram adjusted by the pattern width is schematically drawn. (7) Finally, a ceramic sheet 36 for insulating the external electrodes is laminated. You may laminate | stack a several sheet | seat as needed.

【0022】以上のようにして全体を積層一体化した
後、焼成し、両端面(図1では最下面と最上面)及びそ
の近傍に外部電極を形成することになる。実際には、こ
のようなチップ部品は、多数個取り方式で製造する。縦
横に規則的に所定の導体パターンやスルーホール導体を
形成した大きめのセラミックスシートを用いて順次積層
し、加圧一体化したブロック(積層体)から縦横に切断
して1個1個のチップを分離する。そして、脱脂、焼
成、バリ取りを行った後、チップの両端面及びその近傍
に導体ペーストを塗布して焼き付けることで、両端に一
対の外部電極を形成し、更にメッキ処理して最終製品と
する。
After the whole is laminated and integrated as described above, it is fired to form external electrodes on both end faces (the bottom face and the top face in FIG. 1) and in the vicinity thereof. In reality, such chip parts are manufactured by a multi-cavity manufacturing method. A large number of ceramic sheets, in which a predetermined conductor pattern and through-hole conductors are regularly formed in the vertical and horizontal directions, are sequentially stacked, and the blocks (multilayer body) integrated under pressure are cut in the vertical and horizontal directions to obtain one chip each. To separate. Then, after degreasing, firing, and deburring, a conductive paste is applied and baked on both end surfaces of the chip and in the vicinity thereof to form a pair of external electrodes on both ends, and further plated to obtain the final product. .

【0023】最終的に得られる積層チップコイルの一例
を図2に示す。外部電極40は、チップ42の左右両端
面のみならずその近傍の4側面にもある幅を持って形成
される。本発明では、各接続導体44は、この外部電極
の4側面の位置で接続されることになる。つまりコイル
46の両端と外部電極40とをそれぞれ接続する電気絶
縁体中の導体は、コイル端部からコイル軸方向に外部電
極近傍まで延びる引出導体48と、該引出導体48から
コイル軸に直交する方向に延びて外部電極40の4側面
に達する4個の接続導体44との組み合わせからなる。
An example of the finally obtained laminated chip coil is shown in FIG. The external electrodes 40 are formed with a certain width not only on the left and right end surfaces of the chip 42 but also on the four side surfaces in the vicinity thereof. In the present invention, the connection conductors 44 are connected at the positions of the four side surfaces of the external electrode. That is, the conductor in the electrical insulator that connects both ends of the coil 46 and the external electrode 40 to each other is a lead conductor 48 extending from the coil end portion to the vicinity of the outer electrode in the coil axis direction, and the lead conductor 48 is orthogonal to the coil axis. It is composed of a combination of four connection conductors 44 extending in the direction and reaching the four side surfaces of the external electrode 40.

【0024】上記図1に示した実施例は、図2のAに示
すように、接続導体44は片側1層ずつで構成している
が、図1の(2)工程あるいは(6)工程の接続導体を
片側に複数層間隔をおいて形成することも可能である。
その場合を図2のBに示す。複数層の構成にすると、そ
れだけ外部電極との接続箇所が多くなるため、接続の信
頼性は向上する。
In the embodiment shown in FIG. 1, the connecting conductor 44 is composed of one layer on each side, as shown in FIG. 2A. However, in the step (2) or the step (6) in FIG. It is also possible to form the connecting conductors on one side with a plurality of layers spaced apart.
This case is shown in B of FIG. When the structure has a plurality of layers, the number of connection points with the external electrodes increases, and the reliability of the connection improves.

【0025】図3〜図6は本発明に係る積層チップコイ
ルの接続導体の具体的設計例を示す説明図である。図3
では4本の接続導体を4層に分けて印刷し、〜の各
層を積層する。各セラミックスシート50a,…,50
dは、同じ位置にスルーホール導体51が埋設され、そ
こから対応する各辺に達するように接続導体52a,
…,52dを印刷する。各接続導体52a,…,52d
は、同じインダクタンス値が得られるように、ここでは
長さと幅を調節して引き回す。これらの接続導体の引き
回し方向は、コイルを巻く方向に合わせるのが好まし
い。逆向きに引き回すと、インダクタンス値が低下する
ためである。
3 to 6 are explanatory views showing a concrete design example of the connecting conductor of the laminated chip coil according to the present invention. Figure 3
Then, four connection conductors are printed by dividing them into four layers, and the respective layers of are laminated. Each ceramic sheet 50a, ..., 50
In d, the through-hole conductor 51 is embedded at the same position, and the connection conductors 52a, 52a,
..., 52d is printed. Each connection conductor 52a, ..., 52d
Adjusts the length and width so that the same inductance value can be obtained. The routing direction of these connecting conductors is preferably aligned with the winding direction of the coil. This is because the inductance value decreases when the wires are routed in the opposite direction.

【0026】図4は、図1の場合と同様、4本の接続導
体を1層に形成した例である。セラミックスシート54
は、所定の位置にスルーホール導体55が埋設され、そ
こから対応する各辺に達するような形状の接続導体56
を印刷する。この接続導体56は、図3の各接続導体5
2a,…,52dを丁度重ね合わせた形状である。
FIG. 4 shows an example in which four connecting conductors are formed in one layer, as in the case of FIG. Ceramic sheet 54
Has a through-hole conductor 55 buried in a predetermined position, and the connecting conductor 56 is shaped so as to reach each corresponding side from there.
To print. The connection conductor 56 is the connection conductor 5 of FIG.
.., 52d are just superposed.

【0027】図5では図3と同様、4本の接続導体を4
層に分けて形成し、〜の各層を積層する構成であ
る。各セラミックスシート60a,…,60dは、同じ
位置にスルーホール導体61が埋設され、そこから対応
する各辺に達するように接続導体62a,…,62dを
印刷する。各接続導体62a,…,62dは、同じイン
ダクタンス値が得られるように、ここでは長さを調節し
て引き回している。
In FIG. 5, as in FIG. 3, four connecting conductors are connected to each other.
It is formed by dividing it into layers and laminating each of the layers. , 60d, the through-hole conductor 61 is embedded at the same position, and the connection conductors 62a, ..., 62d are printed so as to reach the corresponding sides from there. The lengths of the connection conductors 62a, ..., 62d are adjusted here so that the same inductance value can be obtained.

【0028】図6は、図5の接続導体の変形例である。
各セラミックスシート64a,…,64dは、同じ位置
にスルーホール導体65が埋設され、そこから対応する
各辺に達するように接続導体66a,…,66dを印刷
する。ここでは、各接続導体66a,…,66dのセラ
ミックスシート各辺に達する部分近傍を幅広パターンと
している。これによって外部電極との接続の確実性が著
しく向上することになる。
FIG. 6 shows a modification of the connection conductor of FIG.
, 64d, through-hole conductors 65 are embedded at the same positions, and connection conductors 66a, ..., 66d are printed so as to reach the corresponding sides from there. Here, the vicinity of the portion of each connecting conductor 66a, ..., 66d that reaches each side of the ceramic sheet is formed as a wide pattern. As a result, the reliability of the connection with the external electrode is significantly improved.

【0029】その他、接続導体パターンによっては、セ
ラミックスシート1層に2本あるいは3本の接続導体を
形成することも可能である。また図2のBに示したよう
に、4個の接続導体を1組として、電気絶縁体中の片側
当たり複数組を積層する構成でもよい。この複数組を積
層する構成は、接続の信頼性を高める効果があるばかり
でなく、電気抵抗を減少させる効果も生じる。
In addition, depending on the connecting conductor pattern, it is possible to form two or three connecting conductors in one layer of the ceramic sheet. Alternatively, as shown in FIG. 2B, a configuration may be adopted in which four connecting conductors are set as one set and a plurality of sets are stacked per one side in the electrical insulator. The structure in which a plurality of sets are laminated has not only the effect of increasing the reliability of connection but also the effect of reducing the electric resistance.

【0030】図7及び図8は、本発明に係る積層チップ
コイルの接続導体の更に他の構成例を示す説明図であ
る。図7に示す例は、4本の接続導体を4層に分けて形
成し、〜の各層を積層する。各セラミックスシート
70a,…,70dは、同じ位置にスルーホール導体7
1が埋設され、そこから各セラミックスシートの対応す
る4角部に達するように接続導体72a,…,72dを
印刷する。この構成は、各接続導体のインダクタンス値
の最適化を図るのにも有効である。図8に示す例は、接
続導体を1層に形成したものである。セラミックスシー
ト74にスルーホール導体75を埋設し、そこからセラ
ミックスシートの対応する4角部に達するようなパター
ンで接続導体76を印刷している。
7 and 8 are explanatory views showing still another example of the structure of the connecting conductor of the laminated chip coil according to the present invention. In the example shown in FIG. 7, four connection conductors are formed in four layers, and each layer of is laminated. Each of the ceramic sheets 70a, ..., 70d has the through-hole conductor 7 at the same position.
1 is embedded, and the connection conductors 72a, ..., 72d are printed so as to reach the corresponding four corners of each ceramic sheet. This structure is also effective for optimizing the inductance value of each connection conductor. In the example shown in FIG. 8, the connection conductor is formed in one layer. The through-hole conductor 75 is embedded in the ceramic sheet 74, and the connecting conductor 76 is printed in a pattern that reaches the corresponding four corners of the ceramic sheet.

【0031】前述のように、焼成後、バレル研磨により
チップのバリ取りを行う。その際、チップ全体は研磨さ
れるが、角部の方が研磨され易いため、上記実施例のよ
うに接続導体の端部を角部に引き出すと、接続導体の端
部はチップ表面に出やすく短時間の研磨で接続導体の端
部が表面に引き出され、外部電極に対して信頼性の高い
接続が可能となる。
As described above, after firing, the chips are deburred by barrel polishing. At that time, the entire chip is polished, but the corners are more easily polished. Therefore, if the end portions of the connection conductor are pulled out to the corner portions as in the above embodiment, the end portions of the connection conductors are likely to appear on the chip surface. By polishing for a short time, the end portion of the connection conductor is pulled out to the surface, and highly reliable connection to the external electrode becomes possible.

【0032】ところで、一般に、導体パターンを形成し
た部分は積層したときの密着強度が低い傾向がある。接
続導体を角部に達するパターンとすることは、幅が狭く
ても接続の信頼性が高いため、層間の密着強度が低下す
る恐れは全くない。特に、各接続導体を異なる層に形成
した場合には、この効果は大きい。このように角部に引
き出す構成の場合も、4個の接続導体を1組として、電
気絶縁体中の片側当たり複数組を積層する構成でもよ
い。
By the way, generally, the portion where the conductor pattern is formed tends to have low adhesion strength when laminated. When the connection conductor is formed to reach the corners, the connection reliability is high even if the width is narrow, and there is no possibility that the adhesion strength between the layers will decrease. This effect is particularly great when the connection conductors are formed in different layers. Also in the case of the configuration in which it is pulled out to the corner portion in this way, a configuration may be adopted in which four connecting conductors are set as one set and a plurality of sets are laminated per one side in the electrical insulator.

【0033】上記の理由で、特に接続導体をチップの角
部に引き出す構成は、両外部電極の対向方向がコイル軸
方向に直交するような第1の形式の積層チップコイルで
も有効である。
For the above reason, the structure in which the connecting conductor is drawn out to the corner of the chip is also effective for the first type laminated chip coil in which the opposing directions of both external electrodes are orthogonal to the coil axis direction.

【0034】[0034]

【発明の効果】本発明は上記のように、コイルの両端と
外部電極とをそれぞれ接続する電気絶縁体中の導体が、
コイル端部からコイル軸方向に外部電極近傍まで延びる
引出導体と、該引出導体からコイル軸に直交する方向に
延びて外部電極の4側面又は4角部に達する4個の接続
導体との組み合わせからなる構成の積層チップコイルで
あるから、外部電極との接続の信頼性を向上させること
ができる。
As described above, according to the present invention, the conductor in the electric insulator connecting the both ends of the coil and the external electrode is
From a combination of a lead conductor extending from the coil end in the coil axis direction to the vicinity of the external electrode and four connecting conductors extending from the lead conductor in a direction orthogonal to the coil axis and reaching four side surfaces or four corners of the external electrode. Since it is a laminated chip coil having the above configuration, it is possible to improve the reliability of the connection with the external electrode.

【0035】本発明では、コイル端部にはコイル軸方向
に、外部電極近傍まで延びる引出導体を接続しているた
め、コイルの磁束を遮断するような導体を配置する必要
が無く、そのためQ値やインダクタンス値の劣化が生じ
ることはない。
In the present invention, since the lead conductor extending to the vicinity of the external electrode is connected to the coil end in the coil axial direction, it is not necessary to dispose a conductor for cutting off the magnetic flux of the coil. And the inductance value does not deteriorate.

【0036】更に本発明で、4個の接続導体のインダク
タンス値が全て等しく設定すると、いかなる断面形状で
もチップの置き方によりインダクタンス値が変化しない
ようにすることができる。
Further, in the present invention, if the inductance values of all four connecting conductors are set to be equal, it is possible to prevent the inductance value from changing due to the placement of the chip in any cross-sectional shape.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る積層チップコイルの製造手順の一
例を示す工程説明図。
FIG. 1 is a process explanatory view showing an example of a manufacturing procedure of a laminated chip coil according to the present invention.

【図2】本発明に係る積層チップコイルの内部導体と外
部電極の関係を示す説明図。
FIG. 2 is an explanatory diagram showing a relationship between an internal conductor and an external electrode of the laminated chip coil according to the present invention.

【図3】接続導体の一例を示す説明図。FIG. 3 is an explanatory view showing an example of a connection conductor.

【図4】接続導体の他の例を示す説明図。FIG. 4 is an explanatory view showing another example of the connection conductor.

【図5】接続導体の他の例を示す説明図。FIG. 5 is an explanatory view showing another example of the connection conductor.

【図6】接続導体の他の例を示す説明図。FIG. 6 is an explanatory view showing another example of the connection conductor.

【図7】接続導体の他の例を示す説明図。FIG. 7 is an explanatory diagram showing another example of the connection conductor.

【図8】接続導体の他の例を示す説明図。FIG. 8 is an explanatory view showing another example of the connection conductor.

【図9】従来の積層チップコイルの一例を示す構造説明
図。
FIG. 9 is a structural explanatory view showing an example of a conventional laminated chip coil.

【図10】従来の積層チップコイルにおけるインダクタ
ンス値のばらつきの説明図。
FIG. 10 is an explanatory diagram of variations in inductance value in a conventional laminated chip coil.

【符号の説明】[Explanation of symbols]

40 外部電極 42 チップ 44 接続導体 46 コイル 48 引出導体 40 external electrodes 42 chips 44 Connection conductor 46 coils 48 Lead conductor

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野寄 佳成 東京都港区新橋5丁目36番11号 富士電 気化学株式会社内 (56)参考文献 特開 平10−241941(JP,A) 特開 平10−284324(JP,A) 特開 平9−312232(JP,A) 特開 平7−272935(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01F 17/00 H01F 27/28 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Yoshinari Noyori 5-36-11 Shinbashi, Minato-ku, Tokyo Fuji Electric Chemicals Co., Ltd. (56) References Japanese Patent Laid-Open No. 10-241941 (JP, A) Kaihei 10-284324 (JP, A) JP-A-9-312232 (JP, A) JP-A-7-272935 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01F 17 / 00 H01F 27/28

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることで電
気絶縁体中で積層方向に重畳したコイルが形成され、該
コイルの両端がそれぞれ電気絶縁体中の導体によって電
気絶縁体表面の両端部に位置する外部電極に接続され、
該外部電極の対向方向がコイル軸方向に一致している構
造の積層チップコイルにおいて、 コイル両端と外部電極とを接続する電気絶縁体中の導体
は、コイル端部からコイル軸方向に外部電極近傍まで延
びる引出導体と、該引出導体からコイル軸に直交する方
向に延びて外部電極の4側面に達する4個の接続導体と
の組み合わせからなり、各接続導体は、それら4個の接
続導体のインダクタンス値が全て等しく設定されてい
ことを特徴とする積層チップコイル。
1. An electric insulating layer and conductor patterns are alternately laminated, and the ends of each conductor pattern are sequentially connected to form a coil that is superposed in the laminating direction in the electric insulator. Connected to external electrodes located at both ends of the surface of the electrical insulator by conductors in the electrical insulator,
In a laminated chip coil having a structure in which the facing direction of the external electrodes coincides with the coil axial direction, the conductor in the electrical insulator connecting both ends of the coil and the external electrodes is located near the external electrodes in the coil axial direction from the coil ends. a lead conductor extending to, Ri Do a combination of four connection conductors to reach the four sides of the external electrodes extend in a direction perpendicular from the cited lead conductor to the coil axis, each connection conductor, those four contact
Laminated chip coils, wherein Rukoto inductance of connection conductors are all set equal.
【請求項2】 各接続導体は、外部電極と接続する部分
で幅が広がったパターンである請求項1記載の積層チッ
プコイル。
2. The laminated chip coil according to claim 1, wherein each connection conductor has a pattern whose width is widened in a portion connected to an external electrode.
【請求項3】 電気絶縁層と導体パターンが交互に積層
され、各導体パターンの端部が順次接続されることで電
気絶縁体中で積層方向に重畳したコイルが形成され、該
コイルの両端がそれぞれ電気絶縁体中の導体によって電
気絶縁体表面の両端部に位置する外部電極に接続され、
該外部電極の対向方向がコイル軸方向に一致している構
造の積層チップコイルにおいて、 コイル両端と外部電極とを接続する電気絶縁体中の導体
は、コイル端部からコイル軸方向に外部電極近傍まで延
びる引出導体と、該引出導体からコイル軸に直交する方
向に延びて外部電極の4側面の角部のみに達する4個の
接続導体との組み合わせからなることを特徴とする積層
チップコイル。
3. An electrically insulating layer and a conductor pattern are alternately laminated, and the ends of each conductor pattern are sequentially connected to form a coil that is superposed in the laminating direction in the electrical insulator, and both ends of the coil are formed. Connected to external electrodes located at both ends of the surface of the electrical insulator by conductors in the electrical insulator,
In a laminated chip coil having a structure in which the facing direction of the external electrodes coincides with the coil axial direction, the conductor in the electrical insulator connecting both ends of the coil and the external electrodes is located near the external electrodes in the coil axial direction from the coil ends. 1. A laminated chip coil comprising a combination of a lead conductor extending to the lead conductor and four connecting conductors extending from the lead conductor in a direction orthogonal to the coil axis and reaching only the corners of the four side faces of the external electrode.
【請求項4】 電気絶縁体中の両外部電極近傍で、それ
ぞれ4個の接続導体が、同一の電気絶縁層上に形成され
ている請求項1乃至のいずれかに記載の積層チップコ
イル。
Both external electrodes near wherein an electrical insulator in the laminated chip coil according to the four connection conductors respectively, any one of claims 1 to 3 are formed on the same electrical insulation layer.
【請求項5】 電気絶縁体中の両外部電極近傍で、それ
ぞれ4個の接続導体が、異なる電気絶縁層に形成され積
層されている請求項1乃至のいずれかに記載の積層チ
ップコイル。
Both external electrodes near 5. Electrical insulator in four connection conductors each, multilayer chip coil according to any one of claims 1 to 3 are stacked are formed in different electrically insulating layer.
【請求項6】 4個の接続導体を1組として、電気絶縁
体中の片側当たり複数組が積層されている請求項1乃至
のいずれかに記載の積層チップコイル。
6. A plurality of sets are laminated per one side in the electric insulator, with four connecting conductors as one set.
5. The laminated chip coil according to any one of 5 above.
JP16337099A 1999-06-10 1999-06-10 Multilayer chip coil Ceased JP3427007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16337099A JP3427007B2 (en) 1999-06-10 1999-06-10 Multilayer chip coil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16337099A JP3427007B2 (en) 1999-06-10 1999-06-10 Multilayer chip coil

Publications (2)

Publication Number Publication Date
JP2000353618A JP2000353618A (en) 2000-12-19
JP3427007B2 true JP3427007B2 (en) 2003-07-14

Family

ID=15772601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16337099A Ceased JP3427007B2 (en) 1999-06-10 1999-06-10 Multilayer chip coil

Country Status (1)

Country Link
JP (1) JP3427007B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010092730A1 (en) * 2009-02-10 2010-08-19 株式会社村田製作所 Electronic component
KR102004793B1 (en) * 2014-06-24 2019-07-29 삼성전기주식회사 Multi-layered electronic part and board having the same mounted thereon
JP6464614B2 (en) * 2014-08-27 2019-02-06 Tdk株式会社 Multilayer coil parts

Also Published As

Publication number Publication date
JP2000353618A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
JP4010920B2 (en) Inductive element manufacturing method
JP4211591B2 (en) Method for manufacturing multilayer electronic component and multilayer electronic component
KR101862401B1 (en) Layered Inductor and Manufacturing Method fo the Same
KR100552010B1 (en) Multilayer electronic component and manufacturing method therefor
US6498555B1 (en) Monolithic inductor
CN109698063B (en) Laminated coil component and method for manufacturing same
JP7369546B2 (en) coil parts
JP2002305111A (en) Laminated inductor
JP2002260925A (en) Laminated chip inductor
JP2002270428A (en) Laminated chip inductor
KR101057567B1 (en) Related Manufacturing Methods Using Transformers and Liquid Crystal Polymer (LCP) Materials
EP1367611A1 (en) Inductor part, and method of producing the same
JPH10270256A (en) Electronic part
JP2002093623A (en) Laminated inductor
JPH11273950A (en) Laminated chip coil part
JP2001217126A (en) Laminated inductor
JP3427007B2 (en) Multilayer chip coil
JPH1197256A (en) Laminated chip inductor
JP2003217935A (en) Layered inductor array
JP2002064016A (en) Laminated inductor
JPH0732908U (en) electromagnet
CN107871586B (en) Method for manufacturing laminated electronic component
JP2000223315A (en) Laminated chip coil part
JP2003197427A (en) Inductance element
JP3476887B2 (en) Method of forming coil component and electrode

Legal Events

Date Code Title Description
RVOP Cancellation by post-grant opposition