JP3424548B2 - Software logic simulator for embedded devices - Google Patents

Software logic simulator for embedded devices

Info

Publication number
JP3424548B2
JP3424548B2 JP09564898A JP9564898A JP3424548B2 JP 3424548 B2 JP3424548 B2 JP 3424548B2 JP 09564898 A JP09564898 A JP 09564898A JP 9564898 A JP9564898 A JP 9564898A JP 3424548 B2 JP3424548 B2 JP 3424548B2
Authority
JP
Japan
Prior art keywords
software
hardware
hardware simulation
component
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09564898A
Other languages
Japanese (ja)
Other versions
JPH11296408A (en
Inventor
敏夫 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP09564898A priority Critical patent/JP3424548B2/en
Publication of JPH11296408A publication Critical patent/JPH11296408A/en
Application granted granted Critical
Publication of JP3424548B2 publication Critical patent/JP3424548B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、組み込み機器用マ
イクロコントローラのソフトウエアの開発を容易にする
論理シミュレータに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logic simulator that facilitates development of software for a microcontroller for embedded equipment.

【0002】[0002]

【従来の技術】従来、組み込み機器用マイクロコントロ
ーラのソフトウエアを開発する際には、多くの場合、タ
ーゲットとなる組み込み機器のハードウエアとマイクロ
コントローラの代わりとなるインサーキットエミュレー
タを接続してデバッグを行っている。
2. Description of the Related Art Conventionally, when developing software for a microcontroller for an embedded device, in many cases, the hardware of the target embedded device and an in-circuit emulator that replaces the microcontroller are connected for debugging. Is going.

【0003】組み込み機器の開発期間を短縮する場合に
は、ハードウエアが出来上がる前にマイクロコントロー
ラのソフトウエアのデバッグを開始することが必要とな
ることがあるが、これまでは高価なハードウエアエミュ
レータをハードウエアの代わりに利用したり、あるい
は、ハードウエアの動作をハードウエアシミュレータで
シミュレーションしソフトウエアデバッガとハードウエ
アシミュレータと連携させてデバッグを行ったり、ある
いは、ハードウエアの動作をソフトウエアを記述する言
語と同じ言語で記述してデバッグを行ったり、あるい
は、ハードウエアと関わる部分のデバッグを行わない、
という方法が採られていた。
In order to shorten the development period of the embedded device, it may be necessary to start debugging the software of the microcontroller before the hardware is completed, but until now, expensive hardware emulators have been used. It can be used instead of hardware, or it can be used to simulate the operation of hardware with a hardware simulator and debug it in cooperation with a software debugger and a hardware simulator, or describe the operation of hardware in software. Write in the same language as the language to debug, or do not debug the part related to the hardware,
The method was adopted.

【0004】[0004]

【発明が解決しようとする課題】組み込み機器の開発期
間を短縮する場合に採られていた従来の方法にはそれぞ
れに課題がある。
Each of the conventional methods adopted for shortening the development period of the embedded device has its own problems.

【0005】まず、ハードウエアエミュレータを用いる
方法の場合、ハードウエアエミュレータが一般的に非常
に高価なものでソフトウエア開発者の数だけ用意するに
は巨額な投資を必要とする。
First, in the case of using the hardware emulator, the hardware emulator is generally very expensive, and a huge investment is required to prepare for the number of software developers.

【0006】ハードウエアシミュレータとソフトウエア
デバッガとを連携させてソフトウエアのデバッグを行う
場合、ハードウエアシミュレータのシミュレーション速
度の遅さが問題となる。他の手法と比べてソフトウエア
が実行できる命令の数が少なすぎるため、効率が悪く、
小さなソフトウエアのデバッグにしか用いることができ
ない。
When the hardware simulator and the software debugger are linked to debug the software, the slow simulation speed of the hardware simulator poses a problem. Compared to other methods, the number of instructions that software can execute is too small, resulting in poor efficiency.
It can only be used for debugging small software.

【0007】ハードウエアの動作をソフトウエアを記述
する言語と同じ言語で記述してデバッグする方法の場
合、効率化のためにハードウエアの動作の記述を再利用
可能なようにモジュール化するのだが、個々のハードウ
エアの動作の記述のモジュール間の関連をソフトウエア
用の言語で記述するにはノウハウが必要であり、モジュ
ール間の接続を行うにはハードウエアの動作の記述を熟
知してる者でなければできるものではない。図1にこの
場合の構成例を示す。ハードウエア動作記述2、3、4
とデバッグ対象ソフトウエア5とハードウエア動作記述
間の接続はすべて一つのソフトウエアにまとめる必要が
あり、ソフトウエア開発者がその作業を行わなければな
らない。実際にはこの手法はハードウエア技術者がハー
ドウエアの性能評価等に行ってきた手法であり、ソフト
ウエア開発者にとっては負担が大きすぎるためにソフト
ウエアの開発のために用いられることはほとんどない。
In the case of the method of describing the operation of the hardware in the same language as the language for describing the software and debugging, the description of the operation of the hardware is modularized so as to be reusable for the sake of efficiency. A person who is familiar with the description of the hardware operation to connect the modules in order to describe the relationship between the modules of the operation description of each hardware in the software language. Otherwise it cannot be done. FIG. 1 shows a configuration example in this case. Hardware behavior description 2, 3, 4
All the connections between the debug target software 5 and the hardware behavioral description need to be integrated into one piece of software, and the software developer must do the work. In practice, this method is used by hardware engineers to evaluate the performance of hardware, etc., and it is rarely used for software development because it is too burdensome for software developers. .

【0008】ハードウエアに関わる部分のデバッグを行
わない方法の場合、組み込み機器のソフトウエアである
以上ハードウエアからの影響を受けるソフトウエアの部
分が相当あり十分なデバッグができない。
In the case of the method of not debugging the part related to the hardware, since it is the software of the embedded device, there is a considerable part of the software which is affected by the hardware, so that the debugging cannot be sufficiently performed.

【0009】[0009]

【課題を解決するための手段】これらの課題を解決する
ため本発明の組み込み機器用論理シミュレータは、請求
項1の発明においては、ソフトウエアデバッガと、ハー
ドウエアをシミュレーションするハードウエアシミュレ
ーションコンポーネントソフトウエアと、ハードウエア
シミュレーションコンポーネントソフトウエアをアクセ
スできるようにするコンポーネントマネージャと、ハー
ドウエアシミュレーションコンポーネントソフトウエア
から発生する割込みを受けて組み込み機器の割込み処理
ソフトウエアを実行させる割込みマネージャを持ち、任
意のプログラム言語で記述されコンパイルされた実行可
能状態にあるハードウエアシミュレーションコンポーネ
ントを前記ハードウエアシミュレーションコンポーネン
ト間接続情報により二個以上接続して動作することを特
徴としている。
In order to solve these problems, a logic simulator for an embedded device according to the present invention is, in the invention of claim 1, a software debugger and a hardware simulation component software for simulating hardware. And a component manager that allows you to access the hardware simulation component software, and an interrupt manager that receives the interrupt generated by the hardware simulation component software and executes the interrupt processing software of the embedded device. hardware simulation components in the executable state compiled written in the hardware simulation component over nen
It is characterized in that it operates by connecting two or more devices according to the inter-connection information .

【0010】請求項2の発明においては、請求項1記載
の組み込み機器用ソフトウエア論理シミュレータにおい
て、ハードウエアコンポーネントは、既にコンパイル済
みの個々のハードウエアシミュレーションコンポーネン
トから出力される信号の変化を、関連づけられた他のハ
ードウエアシミュレーションコンポーネントへ伝達し、
信号の変化を伝達されたハードウエアシミュレーション
コンポーネントを活性化させる機能を有することを特徴
としている。
According to the invention of claim 2, claim 1
The software logic simulator for embedded devices
The hardware components have already been compiled
Mino's individual hardware simulation component
Changes in the signal output from the
Software simulation component,
Hardware simulation transmitted signal changes
It is characterized by having the function of activating components .

【0011】請求項3の発明においては、請求項1記載
の組み込み機器用ソフトウエア論理シミュレータにおい
て、コンポートマネージャーは、既にコンパイル済みの
個々のハードウエアシミュレーションコンポーネントが
持つレジスタのアドレス値を取得し、そのアドレスへ組
み込み機器のソフトウエアがアクセスした時にその内容
をハードウエアシミュレーションコンポーネントへ伝達
し、対応するハードウエアシミュレーションコンポーネ
ントを活性化させる機能を有することを特徴としてい
る。
According to the invention of claim 3, claim 1
The software logic simulator for embedded devices
Compote manager already compiled
Individual hardware simulation components
Get the address value of the register you have and set it to that address
The contents when the software of the embedded device is accessed
To the hardware simulation component
And the corresponding hardware simulation component
It is characterized by having the function of activating the components .

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図2から図4を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIGS.

【0013】図2は、本発明の実施の形態における組み
込み機器用論理シミュレータの構成を示すブロック図を
示す。
FIG. 2 is a block diagram showing the structure of a logic simulator for embedded equipment according to the embodiment of the present invention.

【0014】図2において、コンピュータ7の中に組み
込み機器用ソフトウエア論理シミュレータ12と単体で
も起動可能になっているハードウエアシミュレーション
コンポーネントソフトウエア8、9、10がある。
In FIG. 2, a computer 7 has a software logic simulator 12 for embedded equipment and hardware simulation component software 8, 9 and 10 which can be started even by itself.

【0015】組み込み機器用ソフトウエア論理シミュレ
ータ12の初期化動作をまず説明する。組み込み機器用
ソフトウエア論理シミュレータ12は起動するとハード
ウエアシミュレーションコンポーネント構成情報15を
用いてコンピュータ内のコンポーネントソフトウエアを
探索し、そのコンポーネントソフトウエアを起動する。
起動後コンポーネントマネージャ11はハードウエアシ
ミュレーションコンポーネントソフトウエア8、9、1
0からそれらのコンポーネントにどのようなレジスタが
あるのか、また、どのような信号があるのかを問い合わ
せ、情報を得る。これらの情報とハードウエアシミュレ
ーションコンポーネント間接続情報16を用いて、どの
レジスタがマイクロコントローラのメモリ空間のどのア
ドレスに配置されるか、また、どの信号とどの信号を組
み合わせるかをコンポーネントマネージャ11が決定
し、登録する。ソフトウエアデバッガ14はデバッグ対
象ソフトウエア17内のリセットスタート部分のソフト
ウエアから実行する。実行の際、命令実行エンジン部分
は新たに作られたスレッドで動作させる。別なスレッド
で動作させるとコンピュータ7のオペレーティングシス
テムの機能によりデバッグ対象ソフトウエアの実行部分
であるソフトウエアデバッガとハードウエアシミュレー
ションコンポーネントやコンポーネントマネージャなど
の他の部分が時分割で実行されるようになる。以上が初
期化動作の説明である。
First, the initialization operation of the software logic simulator 12 for embedded equipment will be described. When the embedded device software logic simulator 12 is started, it searches the component software in the computer using the hardware simulation component configuration information 15 and starts the component software.
After the start-up, the component manager 11 executes the hardware simulation component software 8, 9, 1
From 0, ask what kind of register is in those components and what kind of signal there is, and get information. Using these information and the connection information 16 between the hardware simulation components, the component manager 11 determines which register is located at which address in the memory space of the microcontroller, and which signal is combined with which signal. ,register. The software debugger 14 executes from the reset start software in the debug target software 17. At the time of execution, the instruction execution engine part operates in the newly created thread. When it is operated by another thread, the software debugger, which is the execution part of the software to be debugged, and other parts such as the hardware simulation component and the component manager, are time-divisionally executed by the function of the operating system of the computer 7. . The above is the description of the initialization operation.

【0016】次に組み込み機器用ソフトウエア論理シミ
ュレータ12のシミュレーション実行中の動作を説明す
る。
Next, the operation of the embedded device software logic simulator 12 during simulation will be described.

【0017】実行中にハードウエアシミュレーションコ
ンポーネントソフトウエアにより登録されたレジスタへ
のアクセスする動作が実行された時、コンポーネントマ
ネージャ11に通知する。コンポーネントマネージャ1
1はそのアクセス内容を対応するハードウエアシミュレ
ーションコンポーネントソフトウエアへ通知する。ハー
ドウエアシミュレーションコンポーネントソフトウエア
はレジスタの変化に対応した動作を行う。
The component manager 11 is notified when the operation of accessing the register registered by the hardware simulation component software is executed during execution. Component manager 1
1 notifies the corresponding hardware simulation component software of the access contents. The hardware simulation component software operates in response to changes in registers.

【0018】ハードウエアシミュレーションコンポーネ
ントソフトウエアの持つ信号の状態が変化した場合、そ
の旨をコンポーネントマネージャ11へ通知する。コン
ポーネントマネージャは予め決定されている信号とハー
ドウエアシミュレーションコンポーネントとの関係を元
に関連するハードウエアシミュレーションコンポーネン
トソフトウエアへ信号の状態が変化したことを通知す
る。通知されたハードウエアシミュレーションコンポー
ネントソフトウエアは信号の状態が変化したことを受け
て、ハードウエアの動作のシミュレーションを行う。
When the signal state of the hardware simulation component software changes, the fact is notified to the component manager 11. The component manager notifies the relevant hardware simulation component software that the state of the signal has changed based on the predetermined relationship between the signal and the hardware simulation component. The notified hardware simulation component software simulates the operation of the hardware in response to the change in the signal state.

【0019】ハードウエアシミュレーションコンポーネ
ントソフトウエア内でマイクロコントローラへの割込み
を要求する事象が発生した場合、ハードウエアシミュレ
ーションコンポーネントソフトウエアはコンポーネント
マネージャ11へ通知する。さらにコンポーネントマネ
ージャは割込みマネージャ13に割込み要求を伝え、割
込みマネージャはソフトウエアデバッガ14で実行中の
スレッドを一時停止させてデバッグ対象ソフトウエア1
7内の割込み処理部分を新しいスレッドを作成してそこ
で実行する。割込み処理部分のスレッドの実行が終わる
と、割込みマネージャはそれを検出し一時停止させてい
たスレッドを再度実行する。
When an event requesting an interrupt to the microcontroller occurs in the hardware simulation component software, the hardware simulation component software notifies the component manager 11. Further, the component manager sends an interrupt request to the interrupt manager 13, and the interrupt manager suspends the thread being executed by the software debugger 14 to debug the software 1 to be debugged.
A new thread is created for the interrupt processing part in 7 and executed there. When the execution of the thread of the interrupt processing part is completed, the interrupt manager detects it and re-executes the suspended thread.

【0020】図3は前述の初期化動作のフローを説明し
ている。図4は前述のシミュレーション実行中にレジス
タアクセスがソフトウエアデバッガで発生した場合とハ
ードウエアシミュレーションコンポーネント内で信号の
変化が発生した時の通知の流れを示している。
FIG. 3 illustrates the flow of the above-mentioned initialization operation. FIG. 4 shows the flow of notification when a register access occurs in the software debugger during execution of the aforementioned simulation and when a signal change occurs in the hardware simulation component.

【0021】なお、ハードウエアシミュレーションコン
ポーネントソフトウエアは簡単なものならばBasic
などやスクリプトなどのような言語で記述してもよく、
少し複雑なものならばC言語やC++言語、JAVA等
で記述しても良い。ハードウエアのシミュレーション精
度を犠牲にするならば非常に高速に実行することができ
る。ハードウエアのシミュレーション精度を重視し動作
速度を犠牲にするならばハードウエアシミュレータを利
用することも可能である。どのような方法であっても単
体で実行可能なものであり、上記のような規則で他のア
プリケーションと通信できるものであれば良い。
If the hardware simulation component software is simple, Basic
It may be written in a language such as or script,
If it is a little complicated, it may be described in C language, C ++ language, JAVA, or the like. It can be run very fast at the expense of hardware simulation accuracy. A hardware simulator can be used if the accuracy of the hardware simulation is emphasized and the operating speed is sacrificed. Any method can be used as long as it can be executed by itself and can communicate with other applications according to the above rules.

【0022】[0022]

【発明の効果】以上のように本発明に係る組み込み機器
用ソフトウエア論理シミュレータは、ハードウエアシミ
ュレーションコンポーネントソフトウエアが単体で実行
可能なアプリケーションであり、組み込み機器用ソフト
ウエア論理シミュレータの利用者はその実現方法を関知
する必要がなく、ソフトウエアのデバッグに注力でき
る。一方、ハードウエアシミュレーションコンポーネン
トソフトウエアの実現方法は多様であり、ハードウエア
シミュレーションコンポーネントソフトウエアはシミュ
レーションしようとする対象のハードウエアの特性に応
じて最適なツールを選択することができる。また、ハー
ドウエアシミュレーションコンポーネントソフトウエア
は他のアプリケーションとのインターフェイスも単純で
あるため、再利用も容易である。
As described above, the software logic simulator for embedded equipment according to the present invention is an application in which the hardware simulation component software can be executed alone, and the user of the software logic simulator for embedded equipment is You don't need to know how to implement it, so you can focus on software debugging. On the other hand, there are various methods for implementing the hardware simulation component software, and the hardware simulation component software can select the optimum tool according to the characteristics of the hardware to be simulated. In addition, the hardware simulation component software has a simple interface with other applications, and thus can be easily reused.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来のプログラム言語でハードウエアとソフト
ウエアを同時に記述する手法の場合の構成を示すブロッ
ク図
FIG. 1 is a block diagram showing a configuration in the case of a method of simultaneously describing hardware and software in a conventional programming language.

【図2】本発明の実施の形態における組み込み機器用ソ
フトウエア論理シミュレータの構成を示すブロック図
FIG. 2 is a block diagram showing a configuration of a software logic simulator for embedded devices according to an embodiment of the present invention.

【図3】組み込み機器用ソフトウエア論理シミュレータ
の初期化動作を示すフロー図
FIG. 3 is a flowchart showing the initialization operation of the software logic simulator for embedded devices.

【図4】組み込み機器用ソフトウエア論理シミュレータ
の事象発生時の動作を示す図
FIG. 4 is a diagram showing the operation of an embedded device software logic simulator when an event occurs.

【符号の説明】[Explanation of symbols]

1 コンピュータ 2、3、4 ハードウエア動作記述 5 デバッグ対象ソフトウエア 6 ソフトウエアデバッガ 7 コンピュータ 8、9、10 ハードウエアシミュレーションコンポー
ネントソフトウエア 11 コンポーネントマネージャ 12 組み込み機器用ソフトウエア論理シミュレータ 13 割込みマネージャ 14 ソフトウエアデバッガ 15 ハードウエアシミュレーションコンポーネント構
成情報 16 ハードウエアシミュレーションコンポーネント間
接続情報 17 デバッグ対象ソフトウエア
1 Computers 2, 3, 4 Hardware behavior description 5 Software to be debugged 6 Software debugger 7 Computers 8, 9, 10 Hardware simulation component software 11 Component manager 12 Embedded device software logic simulator 13 Interrupt manager 14 Software Debugger 15 Hardware simulation component configuration information 16 Hardware simulation component connection information 17 Debug target software

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ソフトウエアデバッガと、ハードウエア
をシミュレーションするハードウエアシミュレーション
コンポーネントソフトウエアと、ハードウエアシミュレ
ーションコンポーネントソフトウエアをアクセスできる
ようにするコンポーネントマネージャと、ハードウエア
シミュレーションコンポーネントソフトウエアから発生
する割込みを受けて組み込み機器の割込み処理ソフトウ
エアを実行させる割込みマネージャから構成されるシス
テムであり、任意のプログラム言語で記述されコンパイ
ルされた実行可能状態にあるハードウエアシミュレーシ
ョンコンポーネントを前記ハードウエアシミュレーショ
ンコンポーネント間接続情報により二個以上接続して動
作することを特徴とする組み込み機器用ソフトウエア論
理シミュレータ。
1. A software debugger, a hardware simulation component software for simulating hardware, a component manager for making the hardware simulation component software accessible, and an interrupt generated from the hardware simulation component software. receiving by a system constituted by an interrupt manager to execute the interrupt processing software of embedded devices, hardware simulation component of the hardware simulation on the executable state compiled written in any programming language
A software logic simulator for embedded devices, which operates by connecting two or more components according to the connection information between components .
【請求項2】 ハードウエアコンポーネントは、既にコ
ンパイル済みの個々のハードウエアシミュレーションコ
ンポーネントから出力される信号の変化を、関連づけら
れた他のハードウエアシミュレーションコンポーネント
へ伝達し、信号の変化を伝達されたハードウエアシミュ
レーションコンポーネントを活性化させる機能を有する
ことを特徴とする請求項1記載の組み込み機器用ソフト
ウエア論理シミュレータ。
2. The hardware component is already
Individual hardware simulation code
The change in the signal output from the
Other hardware simulation components
To the received hardware simulation.
Has the function of activating activation components
The software logic simulator for an embedded device according to claim 1, wherein:
【請求項3】 コンポートマネージャーは、既にコンパ
イル済みの個々のハードウエアシミュレーションコンポ
ーネントが持つレジスタのアドレス値を取得し、そのア
ドレスへ組み込み機器のソフトウエアがアクセスした時
にその内容をハードウエアシミュレーションコンポーネ
ントへ伝達し、対応するハードウエアシミュレーション
コンポーネントを活性化させる機能を有することを特徴
とする請求項1記載の組み込み機器用ソフトウエア論理
シミュレータ。
3. The compote manager is already a companion.
Pre-installed individual hardware simulation components
Get the address value of the register that the component has and
When the embedded device software accesses the dress
The contents of the hardware simulation component
Hardware simulation
Characterized by having the function of activating components
The software logic simulator for an embedded device according to claim 1 .
JP09564898A 1998-04-08 1998-04-08 Software logic simulator for embedded devices Expired - Fee Related JP3424548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09564898A JP3424548B2 (en) 1998-04-08 1998-04-08 Software logic simulator for embedded devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09564898A JP3424548B2 (en) 1998-04-08 1998-04-08 Software logic simulator for embedded devices

Publications (2)

Publication Number Publication Date
JPH11296408A JPH11296408A (en) 1999-10-29
JP3424548B2 true JP3424548B2 (en) 2003-07-07

Family

ID=14143334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09564898A Expired - Fee Related JP3424548B2 (en) 1998-04-08 1998-04-08 Software logic simulator for embedded devices

Country Status (1)

Country Link
JP (1) JP3424548B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4529063B2 (en) * 2001-03-30 2010-08-25 ルネサスエレクトロニクス株式会社 System simulator, simulation method, and simulation program
DE102012009482B4 (en) 2012-05-12 2020-06-25 Volkswagen Aktiengesellschaft Functionally expandable vehicle control unit and method for supplementing the functionality of a vehicle control unit

Also Published As

Publication number Publication date
JPH11296408A (en) 1999-10-29

Similar Documents

Publication Publication Date Title
US8180620B2 (en) Apparatus and method for performing hardware and software co-verification testing
US5838948A (en) System and method for simulation of computer systems combining hardware and software interaction
US6615167B1 (en) Processor-independent system-on-chip verification for embedded processor systems
US5771370A (en) Method and apparatus for optimizing hardware and software co-simulation
US5768567A (en) Optimizing hardware and software co-simulator
US8930912B2 (en) Method and system for performing software verification
US5978584A (en) Debugging apparatus for debugging a program by changing hardware environments without changing program operation state
US6539522B1 (en) Method of developing re-usable software for efficient verification of system-on-chip integrated circuit designs
US7647583B2 (en) Method and apparatus for emulating a hardware/software system using a computer
US5363501A (en) Method for computer system development verification and testing using portable diagnostic/testing programs
JPH11505645A (en) Apparatus and method for simulating a digital system based on a processor
US7016826B2 (en) Apparatus and method of developing software for a multi-processor chip
Li et al. FEMU: A firmware-based emulation framework for SoC verification
JP3424548B2 (en) Software logic simulator for embedded devices
Wilson Hardware/software selected cycle solution
JP2828590B2 (en) Microprogram verification method
CN117422026B (en) RISC-V architecture-based processor verification system
Putrya Method of free C++ code migration between SoC level tests and standalone IP-Core UVM environments
Ho et al. On the design of a pervasive debugger
JP2005353020A (en) Simulation system for computer program
Devins SoC Verification Software–Test Operating System
El Shobaki Verification of embedded real-time systems using hardware/software co-simulation
JPH0550016B2 (en)
Goldberg et al. The PRIM System: An alternative architecture for emulator development and use
JP2001209555A (en) Device for input/output emulation, method for emulating input/output device and storage medium which stores input/output emulation program

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees