JP3423621B2 - Driving method of liquid crystal device - Google Patents

Driving method of liquid crystal device

Info

Publication number
JP3423621B2
JP3423621B2 JP22245898A JP22245898A JP3423621B2 JP 3423621 B2 JP3423621 B2 JP 3423621B2 JP 22245898 A JP22245898 A JP 22245898A JP 22245898 A JP22245898 A JP 22245898A JP 3423621 B2 JP3423621 B2 JP 3423621B2
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
driving
scanning
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22245898A
Other languages
Japanese (ja)
Other versions
JPH11119196A (en
Inventor
潤 伊庭
明 坪山
豊 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP22245898A priority Critical patent/JP3423621B2/en
Publication of JPH11119196A publication Critical patent/JPH11119196A/en
Application granted granted Critical
Publication of JP3423621B2 publication Critical patent/JP3423621B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、マトリクス型液晶
装置の駆動方法に係り、詳しくは2つの安定状態を有す
る液晶素子を用いた液晶装置の駆動方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a matrix type liquid crystal device, and more particularly to a driving method of a liquid crystal device using a liquid crystal element having two stable states.

【0002】[0002]

【従来の技術】従来、液晶セルの内面にマトリクス状に
画素を構成するための電極を有し、一方の基板上の電極
群を走査電極群とし他方の基板上の電極群を情報電極群
としてこれらの電極間に液晶材料を充填し、画像情報の
表示を行なう液晶表示素子はよく知られている。特に、
液晶自体が自発分極を持ち、電界に対して高速に応答す
る特性を有し、二つの液晶分子配向状態を安定に実現で
きる強誘電液晶素子は1980年代から研究開発が盛ん
に行なわれており、例えば特開昭56−107216号
公報等に提案されている。
2. Description of the Related Art Conventionally, electrodes for forming pixels in a matrix are provided on the inner surface of a liquid crystal cell, and the electrode group on one substrate is used as a scanning electrode group and the electrode group on the other substrate is used as an information electrode group. A liquid crystal display element for displaying image information by filling a liquid crystal material between these electrodes is well known. In particular,
The liquid crystal itself has spontaneous polarization, has a characteristic of responding rapidly to an electric field, and has been actively researched and developed since the 1980s, as a ferroelectric liquid crystal element capable of stably realizing two liquid crystal molecule alignment states. For example, it is proposed in JP-A-56-107216.

【0003】これまでに提案されている各種の強誘電液
晶素子の駆動方法は一走査線毎に書き込みを行なうもの
であった。代表的な駆動方式を図16に従来例として示
す。図16において(A)は選択時の走査信号波形を表
わし、(B)は非選択時の走査信号波形を表わす。
(C)は白書き込み時の情報信号波形、(D)は黒書き
込み時の情報信号波形である。この波形は線順時書き込
み方式で一ラインごとに図16(A)のV1パルスによ
り黒消去を行ない、(C)のV3あるいは(D)のV4
パルスを選択することにより、(A)のV2パルスとの
電圧差により白に書き込むか、または白に書き込まない
で黒の状態を保持するかを決定する。電圧の設定は例え
ば、V3=−V4=V5、V2=2*V4、V1=−V
2、パルス幅は例えば、V1:V2:V5:V4
(c):V3(d):V3(c):V4(d)=5:
2:1:1:1:2:2と設定する。具体的な電圧値、
パルス幅の設定はセルの電極間間隙、温度、液晶材料に
よって異なる。
Various driving methods of ferroelectric liquid crystal elements proposed so far have been to write data for each scanning line. A typical driving method is shown in FIG. 16 as a conventional example. In FIG. 16, (A) shows the scanning signal waveform when selected, and (B) shows the scanning signal waveform when not selected.
(C) is an information signal waveform when writing white, and (D) is an information signal waveform when writing black. This waveform is black-erased by the V1 pulse of FIG. 16A for each line by the line-sequential writing method, and is V3 of (C) or V4 of (D).
By selecting the pulse, it is determined whether to write in white or not to write in white and maintain the black state depending on the voltage difference from the V2 pulse in (A). The voltage settings are, for example, V3 = -V4 = V5, V2 = 2 * V4, V1 = -V.
2. The pulse width is, for example, V1: V2: V5: V4
(C): V3 (d): V3 (c): V4 (d) = 5:
Set 2: 1: 1: 1: 2: 2. Concrete voltage value,
The setting of the pulse width depends on the gap between the electrodes of the cell, the temperature, and the liquid crystal material.

【0004】上記した強誘電性液晶素子においては、メ
モリ性があるため、フレーム周波数が低くなって次の書
き込みまでの時間が長くなっても黒あるいは白表示の保
持が十分に行なわれる。従って、走査信号線数を増やし
た大画面化が可能であるが、フレーム周波数低下による
画質の低下は避けられない。
Since the above ferroelectric liquid crystal element has a memory property, black or white display is sufficiently retained even if the frame frequency becomes low and the time until the next writing becomes long. Therefore, it is possible to increase the screen size by increasing the number of scanning signal lines, but the deterioration of the image quality due to the decrease of the frame frequency cannot be avoided.

【0005】これを改善する方法として、特開昭63−
155032にあるように複数ラインを走査して、実質
的に高速駆動を実現する方法が提案されている。しか
し、前記特開昭63−155032に記された複数ライ
ン走査では、M本走査する場合に各走査信号の書き込み
パルス幅は1/ (2M)となり、同時に走査する本数に
比例してパルス幅が短くなるため、実質的に高速駆動を
達成することが出来なかった。
As a method for improving this, Japanese Patent Laid-Open No. 63-
As shown in 155032, a method of scanning a plurality of lines to realize a substantially high speed drive has been proposed. However, in the multi-line scanning described in JP-A-63-155032, the writing pulse width of each scanning signal becomes 1 / (2M) when scanning M lines, and the pulse width is proportional to the number of lines to be simultaneously scanned. Since it becomes short, it was not possible to achieve high-speed driving substantially.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、強誘
電性液晶に代表される極性駆動液晶において高速駆動を
実現し、フレーム周波数の低下による画像品質の低下を
招くことなく大画面化を図ることができる液晶装置を提
供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to realize high-speed driving in a polar drive liquid crystal represented by a ferroelectric liquid crystal, and to increase the screen size without causing deterioration in image quality due to a decrease in frame frequency. An object is to provide a liquid crystal device that can be manufactured.

【0007】[0007]

【課題を解決するための手段】本発明では、少なくとも
2つの安定状態を有する極性駆動液晶と、交差した走査
電極群と情報電極群とを備え、マトリクス状に配列され
前記2つの安定状態に対応する2つの表示状態を示す
数の画素を有する液晶装置の駆動方法において、Mを2
以上の自然数としたときに、選択期間に、前記走査電極
群から選択されたM本の走査電極に、同時に互いに異な
る電圧波形の走査選択信号を印加するとともに、当該選
択期間に、前記情報電極に、当該情報電極と前記M本の
走査電極との交点にあるM個の画素の表示状態の2 M
りの組み合わせパターンに応じた M 通りの電圧波形か
ら選択された一つの情報信号であって、当該情報信号の
各位相における電圧が、同時に印加されるM個の前記走
査選択信号の電圧の組み合わせパターンと、M個の画素
の表示状態の組み合わせパターンと、に応じて定められ
た情報信号を印加することにより、当該選択期間に、前
記M本の走査電極上の画素の表示状態を定めることを特
徴としている。
According to the present invention, a polar drive liquid crystal having at least two stable states, intersecting scanning electrode groups and information electrode groups, and arranged in a matrix.
In the method of driving a liquid crystal device having a plurality of pixels showing two display states corresponding to the two stable states , M is 2
When the above natural numbers are set, scan selection signals having different voltage waveforms are simultaneously applied to the M scan electrodes selected from the scan electrode group during the selection period, and the information electrodes are applied to the information electrodes during the selection period. , One information signal selected from 2 M kinds of voltage waveforms corresponding to 2 M kinds of combination patterns of display states of M pixels at intersections of the information electrode and the M scanning electrodes. , An information signal determined in accordance with a combination pattern of the voltages of the M scanning selection signals that are simultaneously applied and a combination pattern of the display states of the M pixels. By applying the voltage, the display state of the pixels on the M scanning electrodes is determined during the selection period.

【0008】[0008]

【発明の実施の形態】本発明の好ましい実施の形態は、
マトリクス駆動でM本同時の走査電極の選択を行なうも
ので、前記走査信号の選択パルスが全て前記画素を書き
込む極性を持つことを特徴としている。
BEST MODE FOR CARRYING OUT THE INVENTION The preferred embodiment of the present invention is as follows.
Matrix driving is performed to select M scanning electrodes at the same time, and all the selection pulses of the scanning signal have a polarity for writing the pixel.

【0009】[0009]

【0010】例えば、前記情報信号の前記各位相の前記
電圧レベルは、M本分の前記走査信号の前記各位相の前
記電圧パターンと前記表示パターンが完全に一致する場
合に、書き込み方向の極性を持つ最も高い電圧値V1を
有し、前記走査信号の前記各位相の前記電圧パターンと
前記表示パターンが完全に一致しない場合に、書き込み
方向と逆極性を持つ最も高い電圧値V2を有し、前記走
査信号の前記各位相の前記電圧パターンと前記表示パタ
ーンの一部が一致する場合にはその一致の程度に合わせ
てV1とV2の中間の電圧値Vnを有することを特徴と
している。
For example, the voltage level of each phase of the information signal has a polarity in the writing direction when the voltage pattern of each phase of the scanning signals of M lines and the display pattern completely match. Has the highest voltage value V1 and has the highest voltage value V2 having the opposite polarity to the writing direction when the voltage pattern of each phase of the scanning signal does not completely match the display pattern, When the voltage pattern of each phase of the scanning signal and a part of the display pattern match, the voltage value Vn is an intermediate value between V1 and V2 according to the degree of the match.

【0011】あるいは、前記情報信号の電圧値Vnの電
圧が全てゼロであり、前記情報信号の電圧値V1、V2
の関係が、V1=−V2であることを特徴としている。
また、前記走査信号がさらにリセットパルスを有するこ
とを特徴としている。この場合、前記走査信号の前記位
相の一部を、前記走査信号の前記リセットパルスで構成
することができる。
Alternatively, the voltage value Vn of the information signal is all zero, and the voltage values V1 and V2 of the information signal are
Is characterized in that V1 = −V2.
Further, the scanning signal further includes a reset pulse. In this case, a part of the phase of the scanning signal can be configured by the reset pulse of the scanning signal.

【0012】また、前記走査信号の前記書き込みパルス
の直後に書き込みパルスと極性が異なる補助パルスを有
するようにしてもよい。同時に選択される前記走査電極
は、例えば2本または3本である。あるいは4本以上も
可能である。
Further, an auxiliary pulse having a polarity different from that of the write pulse may be provided immediately after the write pulse of the scan signal. The scanning electrodes selected at the same time are, for example, two or three. Or four or more also Ru possible der.

【0013】さらに、前記液晶としては強誘電性液晶等
のカイラルスメクチック相を呈する液晶や双安定性ネマ
チック液晶等の少なくとも2つの安定状態を有する液晶
を用いることが好ましい。
Further, as the liquid crystal, it is preferable to use a liquid crystal having a chiral smectic phase such as a ferroelectric liquid crystal or a liquid crystal having at least two stable states such as a bistable nematic liquid crystal.

【0014】[0014]

【作用】本発明は、上述のように、走査電極をM本同時
に選択するように構成されているので、1ライン走査と
ほぼ同様の選択時間でM本同時に選択することができ、
高速駆動できる。したがって、画像品質低下を招くこと
なく大画面化が可能である。また、走査信号がリセット
パルスを有するようにすれば、液晶への不要な印加パル
スをキャンセルできるので、駆動マージンを大きくする
ことができる。また、補助パルスにより、液晶への不要
な印加パルスをキャンセルすることによっても、駆動マ
ージンが大きくなる。また、本発明に最適な駆動特性の
液晶を用いるようにすれば、駆動マージンがより広が
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention, as described above, the scanning electrodes because it is by Uni configuration you select the M present simultaneously, it is possible to select the M present simultaneously at substantially the same selected time one line scanning,
Can be driven at high speed. Therefore, it may cause deterioration of image quality.
It is possible to increase the screen size. Moreover, the scanning signal if to have a reset pulse, it is possible to cancel unwanted pulse applied to the liquid crystal, it is possible to increase the driving margin. Further, the driving margin is increased by canceling unnecessary application pulse to the liquid crystal by the auxiliary pulse. In addition, if a liquid crystal having a drive characteristic most suitable for the present invention is used, the drive margin is further expanded.

【0015】本発明の駆動方法は従来のTN素子やST
N素子の駆動方法とは全く異なるものであり、その違い
を以下に説明する。
The driving method of the present invention is the same as the conventional TN device or ST.
This is completely different from the driving method of the N element, and the difference will be described below.

【0016】液晶素子の駆動方式としては、上記TN素
子やSTN素子に用いられる電圧平均化法がある ( 「液
晶ディスプレイの応用の基礎」 :コロナ社/吉野勝美、
尾崎雅則共著/117頁〜130頁)。この方式は選択
点と半選択点および非選択点の実効値を変えることによ
り、液晶分子に印加される電界強度を制御して液晶の電
場中での配向をコントロールするものである。TN素子
やSTN素子における電界への応答は、1回の選択パル
スに液晶が応答するのではなく、何回かの選択パルスが
印加されることで徐々に応答する、いわゆる「累積応答
効果」を利用している。このような書き込み方式が可能
なのは、駆動方式が液晶分子の電界内における誘電率を
最小にするように液晶分子の配向変化を発生させる原理
に基づいているからである。この液晶に係る駆動トルク
は電界の二乗に比例し、電界の極性には依存しない。つ
まり、このような液晶の状態変化は印加電圧の実効値に
よって決まる。
As a driving method of a liquid crystal element, there is a voltage averaging method used for the above-mentioned TN element and STN element (“Basics of application of liquid crystal display”: Corona Company / Katsumi Yoshino,
Masanori Ozaki (page 117-130). This method controls the alignment of liquid crystals in an electric field by controlling the electric field strength applied to liquid crystal molecules by changing the effective values of selected points, semi-selected points and non-selected points. The response to the electric field in the TN element or the STN element is a so-called “cumulative response effect” in which the liquid crystal does not respond to one selection pulse but gradually responds to several selection pulses being applied. We are using. Such a writing method is possible because the driving method is based on the principle of causing the orientation change of the liquid crystal molecules so as to minimize the dielectric constant of the liquid crystal molecules in the electric field. The driving torque of the liquid crystal is proportional to the square of the electric field and does not depend on the polarity of the electric field. That is, such a state change of the liquid crystal is determined by the effective value of the applied voltage.

【0017】一方、強誘電性液晶素子などの極性駆動液
晶では、走査選択時に液晶のしきい値を超える電圧を印
加することでスイッチングを行なう。これが上記TN素
子やSTN素子との本質的な相違点である。そのため、
走査信号はTN素子等では両極性パルスが均等に混在
し、選択時には両極性パルスが存在していてもよいが、
極性駆動液晶素子では走査信号が主として書き込み方向
の極性パルスで形成され、選択時には書き込み方向の極
性パルスが存在する必要がある。
On the other hand, in a polarity driven liquid crystal such as a ferroelectric liquid crystal element, switching is performed by applying a voltage exceeding a liquid crystal threshold value when scanning is selected. This is an essential difference from the above-mentioned TN element and STN element. for that reason,
In the scanning signal, bipolar pulses are evenly mixed in a TN element or the like, and bipolar pulses may be present at the time of selection.
In the polarity driving liquid crystal element, the scanning signal is formed mainly by the polarity pulse in the writing direction, and the polarity pulse in the writing direction needs to exist at the time of selection.

【0018】この点に関しては、特開平5−10064
2に記されているSTN素子における「アクティブアド
レッシング駆動法」に関しても同様である。この「アク
ティブアドレッシング駆動法」はSTN素子のコントラ
ストの低下現象を回避するための工夫の一つである。
Regarding this point, JP-A-5-10064
The same applies to the "active addressing driving method" in the STN element described in 2. This "active addressing driving method" is one of the measures for avoiding the phenomenon of the contrast reduction of the STN element.

【0019】STN素子の液晶材料の高速化(低粘度材
料の開発)に伴い、液晶が印加選択パルス毎(の実効
値)に応答するようになった。つまり、液晶の応答速度
が遅いときには印加電圧の実効値に応じて数フレームに
わたって液晶分子の配向変化が生じるが、応答時間が1
フレーム時間程度に早くなると液晶分子は印加されるパ
ルス毎に応答(配向変化)するようになる。このような
現象は一般に 「フレーム応答現象」 と呼ばれている。こ
のようになるとオン/オフ時の透過率の差が小さくな
り、コントラストが低下してしまう。
With the speeding up of liquid crystal materials for STN elements (development of low-viscosity materials), liquid crystals have come to respond to each (effective value of) applied selection pulse. That is, when the response speed of the liquid crystal is slow, the orientation change of the liquid crystal molecules occurs over several frames depending on the effective value of the applied voltage, but the response time is 1
As soon as the frame time is reached, the liquid crystal molecules respond (change orientation) with each applied pulse. Such a phenomenon is generally called "frame response phenomenon". In this case, the difference in transmittance between on / off becomes small and the contrast is lowered.

【0020】そこで 「アクティブアドレッシング駆動
法」 を用いると、数ラインの走査信号と情報信号を関係
づけることにより、高周波化と同様の効果を得て 「フレ
ーム応答現象」 を抑制し、コントラストを改善すること
ができる。従って、走査時間が「アクティブアドレッシ
ング駆動法」で短縮されるわけではなく、以下説明する
本発明の駆動法とは異なる。
Therefore, when the "active addressing driving method" is used, the scanning signal of several lines and the information signal are related to each other, thereby obtaining the same effect as that of increasing the frequency, suppressing the "frame response phenomenon", and improving the contrast. be able to. Therefore, the scanning time is not shortened by the "active addressing driving method", which is different from the driving method of the present invention described below.

【0021】TN素子やSTN素子における電界への応
答は、1回の走査選期間に液晶を応答させるのではな
く、依然として上記「累積応答効果」を利用している。
一方、強誘電液晶素子における駆動原理は、1回の走査
期間で書き込みが完了し、後続する非選択期間の電圧実
効値は強誘電液晶素子の応答に関係しない。そして、そ
の書込み期間中は極性を含めた印加電圧の当該期間での
積分値がしきい値を超えるか否かにより、液晶のスイッ
チング方向が決定される。
The response to the electric field in the TN element or the STN element does not cause the liquid crystal to respond in one scanning selection period, but still utilizes the above "cumulative response effect".
On the other hand, according to the driving principle of the ferroelectric liquid crystal element, writing is completed in one scanning period, and the effective voltage value of the subsequent non-selected period is not related to the response of the ferroelectric liquid crystal element. Then, during the writing period, the switching direction of the liquid crystal is determined by whether or not the integrated value of the applied voltage including the polarity in the period exceeds the threshold value.

【0022】次に本発明で用いる駆動波形について説明
する。走査選択信号の各位相は選択パルスが生じる位
相、選択パルスが生じない位相の組み合わせとして、2
ライン同時走査では、22 =4通り、3ラインでは23
=8通り、4ラインでは24 =16通りの位相が考えら
れる。図1にこれらの組み合わせに対応した走査信号の
例を示す。図1(a)は2ライン走査のパルス波形、図
1(b)は3ライン走査のパルス波形であり、図1
(c)は4ライン走査の走査信号を行列化したものであ
る。選択パルスの極性は一方のみに存在するとする。マ
トリクスは、選択パルスが生じる位相を1、選択パルス
が生じない位相を0としている。ここでVscは選択パ
ルス電圧、Vcは基準電圧である。
Next, drive waveforms used in the present invention will be described. Each phase of the scan selection signal is a combination of a phase in which a selection pulse is generated and a phase in which a selection pulse is not generated.
Simultaneous line scanning 2 2 = 4 ways, 3 lines 2 3
= 8 ways, 4 lines can have 2 4 = 16 ways of phases. FIG. 1 shows an example of scanning signals corresponding to these combinations. FIG. 1A shows a pulse waveform of 2-line scanning, and FIG. 1B shows a pulse waveform of 3-line scanning.
(C) is a matrix of scan signals for 4-line scanning. It is assumed that the selection pulse has only one polarity. In the matrix, the phase in which the selection pulse occurs is 1 and the phase in which the selection pulse does not occur is 0. Here, Vsc is a selection pulse voltage, and Vc is a reference voltage.

【0023】次に情報信号は、表示パターンより2ライ
ン同時走査では22 =4通り、3ラインでは23 =8通
り、4ラインでは24 =16通りの情報信号が考えられ
る。例えば、2ライン同時走査を例にとると、白表示を
1、黒表示を0とすると(11)、(00)、(1
0)、(01)の表示パターンと、それに対応した情報
信号が考えられる。
The information signals are considered to be 2 2 = 4 in 2 line simultaneous scanning from the display pattern, 2 3 = 8 in 3 lines, and 2 4 = 16 in 4 lines. For example, in the case of 2-line simultaneous scanning, if white display is 1 and black display is 0, (11), (00), (1
Display patterns of 0) and (01) and information signals corresponding thereto can be considered.

【0024】情報信号の各位相は図2(a)に示すよう
に走査信号の各位相と表示パターンが一致する数に応じ
て電圧レベルを決定する。例えば、表示(11)の場合
には、位相(11)は2ラインとも表示パターンと一致
する。(10)、(01)はそれぞれ1ラインが一致
し、位相(00)は2ラインとも一致しない。よって、
情報信号の電圧レベルは位相(11)では選択パルス電
圧Vscと逆極性のVd3、位相(10)、(01)で
はVd2、(00)では選択パルス電圧Vsc同極性の
Vd1で与えられる。ここで、Vd3は一致度が最も高
いので書き込み方向の極性を持った最も大きい電圧値を
持ち、Vd1は一致度が最も低いのでVd3と逆の極性
で最も高い電圧値を持ち、Vd2は一致度が中間である
のでVd1とVd3の中間レベルの電圧値を持つように
する。すると、これらの電圧レベルは、例えば図2
(a)に示すようにVd3=−Vdl、Vd2=Vdl
/2とすることができる。また、Vsc=2Vd1であ
る。なお、強誘電性液晶素子の駆動特性上、情報信号は
1〜数H期間内でDC補償されている必要があるので、
位相(10)、 (01)は±Vd2に振り分けている。
これらの走査信号と情報信号の合成信号を図2(b)に
示す。
As shown in FIG. 2A, the voltage level of each phase of the information signal is determined in accordance with the number of coincidence of each phase of the scanning signal and the display pattern. For example, in the case of display (11), the phase (11) matches the display pattern for both two lines. The lines (10) and (01) match one line, and the phase (00) does not match two lines. Therefore,
The voltage level of the information signal is given by Vd3 having the opposite polarity to the selection pulse voltage Vsc in the phase (11), Vd2 in the phases (10) and (01), and Vd1 having the same polarity in the selection pulse voltage Vsc at (00). Here, since Vd3 has the highest degree of coincidence, it has the largest voltage value with the polarity in the writing direction, Vd1 has the lowest degree of coincidence, and therefore has the highest voltage value with the opposite polarity to Vd3, and Vd2 has the degree of coincidence. Is intermediate, so that it has a voltage value at an intermediate level between Vd1 and Vd3. Then, these voltage levels are, for example, as shown in FIG.
As shown in (a), Vd3 = -Vdl, Vd2 = Vdl
It can be / 2. Also, Vsc = 2Vd1. Since the information signal needs to be DC-compensated within a period of 1 to several H due to the driving characteristics of the ferroelectric liquid crystal element,
The phases (10) and (01) are distributed to ± Vd2.
A composite signal of these scanning signal and information signal is shown in FIG.

【0025】[0025]

【実施例】以下本発明の実施例について図面を用いて詳
しく説明する。第1実施例 まず、第1実施例の説明を行なう。図3および図4に本
実施例に用いる液晶表示装置の駆動波形を示す。図3の
Ss(N)はアドレス期間Tn(n=1、2、‥‥‥、
n)でアドレスされたN番目の走査電極に印加する走査
選択信号、Ss( N+1) はN+1番目の走査電極に印
加する走査選択信号、Snはアドレスされていない走査
電極に印加する走査非選択信号を表わしている。
Embodiments of the present invention will be described in detail below with reference to the drawings. First Embodiment First, the first embodiment will be described. 3 and 4 show driving waveforms of the liquid crystal display device used in this embodiment. Ss (N) in FIG. 3 is the address period Tn (n = 1, 2, ...
n), the scan selection signal applied to the Nth scan electrode, Ss (N + 1) is the scan selection signal applied to the N + 1th scan electrode, and Sn is the scan non-selection signal applied to the unaddressed scan electrode. Is represented.

【0026】一方、I(WW)、I(BB)、I(B
W)、I(WB)は、信号電極群に選択的に印加する情
報信号で、それぞれ2ラインが白白、黒黒、黒白、白黒
を表示する信号に対応している。つまり、アドレス期間
Tn内では表示状態によって4つの情報信号のいずれか
が印加される。なお、走査信号電圧Vsc=Vs、情報
信号電圧はVd1=Vs、Vd2=Vs/2とする。
On the other hand, I (WW), I (BB), I (B
W) and I (WB) are information signals that are selectively applied to the signal electrode group, and two lines correspond to signals that display white and white, black and black, black and white, and black and white, respectively. That is, in the address period Tn, one of the four information signals is applied depending on the display state. The scanning signal voltage Vsc = Vs and the information signal voltage are Vd1 = Vs and Vd2 = Vs / 2.

【0027】図4は、図3の駆動電圧を印加したときの
電圧波形を時系列で表わしたもので、図5に示す走査電
極S1〜S4と信号電極Iaとの交差部(画素)の表示
状態に基づいたものである。図4によれば、アドレス期
間T1で1番目の走査電極S1と2番目の走査電極S2
が同時にアドレスされ、走査電極S1とS2に各々図3
に示す走査信号Ss(N)とSs(N+1)が印加さ
れ、アドレス期間T2で3番目の走査電極S3と4番目
の走査電極S4が同時にアドレスされ、走査電極S3と
S4に各々図3に示す走査信号Ss(N)とSs(N+
1) が印加される。それぞれのアドレス期間Tnの前に
は、Tn−1期間のパルス幅と2Vsのパルス電圧を持
つ前状態の消去パルス(黒表示を消去方向とする)が印
加される。
FIG. 4 is a time-series representation of the voltage waveform when the drive voltage of FIG. 3 is applied, and the display of the intersections (pixels) of the scan electrodes S1 to S4 and the signal electrode Ia shown in FIG. It is based on state. According to FIG. 4, the first scan electrode S1 and the second scan electrode S2 in the address period T1.
Are simultaneously addressed to scan electrodes S1 and S2 respectively.
The scan signals Ss (N) and Ss (N + 1) shown in FIG. 3 are applied, the third scan electrode S3 and the fourth scan electrode S4 are simultaneously addressed in the address period T2, and the scan electrodes S3 and S4 are respectively shown in FIG. Scan signals Ss (N) and Ss (N +
1) is applied. Before each address period Tn, an erase pulse in the previous state having a pulse width of Tn-1 period and a pulse voltage of 2Vs (black display is the erase direction) is applied.

【0028】本実施例では、信号電極Iaと交差する走
査電極S1およびS2上の画素では各々白表示状態であ
るのでアドレス期間T1では情報信号I(WW)が印加
され、走査電極S3およびS4上の画素が各々黒表示状
態であるのでアドレス期間T2では情報信号I(BB)
が印加される。
In the present embodiment, the pixels on the scan electrodes S1 and S2 that intersect the signal electrode Ia are in the white display state, so that the information signal I (WW) is applied during the address period T1 and the scan electrodes S3 and S4 are applied. Since each of the pixels is in the black display state, the information signal I (BB) is generated in the address period T2.
Is applied.

【0029】この結果、それぞれの交差部には図4に示
すS1−Ia、S2−Ia、S3−Ia、S4−Iaの
合成波形が印加される。これにより、白表示を行なう走
査電極S1の選択期間では、位相t2で2Vs、位相t
3、t4でVs/2が印加され、走査電極S2の選択期
間では、位相t2で2Vs、位相t3で−Vs/2、t
4で1.5Vsが印加される。また、黒表示を行なう走
査電極S3の選択期間では、位相tlでVs、位相t3
で1.5Vs、位相t4で−Vs/2が印加され、走査
電極S4の選択期間では、位相tlでVs、位相t3、
t4でVs/2が印加される。つまり、白表示の選択期
間(T1)では、t1、t2、t3、t4それぞれの時
間幅を1とすると、白表示の極性方向を正として、消去
期間からの極性が相反転した後積分値で2Vs+Vs/
2+Vs/2(あるいは2Vs−Vs/2+1.5V
s)のパルスが印加され、黒表示の選択期間ではVs+
1.5Vs−Vs/2 (あるいはVs+Vs/2+Vs
/2) のパルスが印加される。したがって、液晶のしき
い値電圧Vthが、
As a result, the composite waveform of S1-Ia, S2-Ia, S3-Ia and S4-Ia shown in FIG. 4 is applied to each intersection. As a result, during the selection period of the scan electrode S1 for displaying white, the phase t2 is 2 Vs and the phase t
Vs / 2 is applied at 3 and t4, and 2Vs at phase t2 and -Vs / 2, t at phase t3 during the selection period of the scan electrode S2.
At 4, 1.5 Vs is applied. Further, during the selection period of the scan electrode S3 for displaying black, Vs at phase tl and phase t3
Is applied at −1.5Vs, and −Vs / 2 is applied at phase t4. During the selection period of the scan electrode S4, Vs at phase tl, phase t3,
Vs / 2 is applied at t4. That is, in the white display selection period (T1), assuming that the time widths of t1, t2, t3, and t4 are 1, the polarity direction of the white display is positive, and the polarity from the erase period is phase-inverted, and then the integrated value is obtained. 2Vs + Vs /
2 + Vs / 2 (or 2Vs-Vs / 2 + 1.5V
s) pulse is applied, Vs + during the black display selection period
1.5Vs-Vs / 2 (or Vs + Vs / 2 + Vs
/ 2) pulse is applied. Therefore, the threshold voltage Vth of the liquid crystal is

【0030】[0030]

【数2】 であれば、選択期間Tn内で白黒を書き分けることが出
来る。
[Equation 2] If so, black and white can be separately written within the selection period Tn.

【0031】ここで本実施例で用いた液晶のしきい値電
圧の印加時間依存性を図6に示す。同図において書込み
可能領域とは黒消去後に白を書込み可能な範囲、書込み
不可能領域は黒消去後に白に書き込めず黒状態を保持す
る範囲である。本明細書において、しきい値とは、電圧
と印加時間との関数(組み合わせ)として定義される。
例えば、図6の曲線において、電圧を定数とすればしき
い値は印加時間で定義され、印加時間を定数とすればし
きい値は電圧で定義される。通常、強誘電性液晶のよう
なカイラルスメクチック相を示す液晶は、しきい値につ
いて、印加電圧と電圧印加時間の積が一定となる。しか
し、本液晶は、印加時間より印加電圧の方がしきい値に
強く影響し、印加電圧と印加時間の積が同じであっても
印加電圧が大きい方がしきい値が低い。このことは、選
択期間での印加電圧の大小により、白と黒状態を書き込
む駆動波形の設計が容易になり、本実施例のように電圧
白書き込み、黒書き込みで電圧値が異なる場合に適して
いる。図6に示す書込み可能領域と書込み不能領域の境
界を式で示すと、印加電圧をV,印加時間をΔtとし、
第1のしきい値をV1、Δt1、第2のしきい値をV
2、Δt2とすると、
FIG. 6 shows the application time dependency of the threshold voltage of the liquid crystal used in this example. In the figure, the writable area is a range in which white can be written after black erasing, and the unwritable area is a range in which white cannot be written after black erasing and a black state is maintained. In the present specification, the threshold is the voltage
It is defined as a function (combination) of and application time.
For example, in the curve of FIG. 6, the voltage should be a constant.
Value is defined by the application time, and if the application time is a constant,
The threshold value is defined by voltage. Normally, in a liquid crystal exhibiting a chiral smectic phase such as a ferroelectric liquid crystal, the product of the applied voltage and the voltage application time is constant with respect to the threshold value. However, in the present liquid crystal, the applied voltage has a stronger influence on the threshold value than the applied time, and even if the product of the applied voltage and the applied time is the same, the larger the applied voltage is, the lower the threshold value is. This facilitates the design of the drive waveform for writing the white and black states depending on the magnitude of the applied voltage during the selection period, and is suitable when the voltage values are different between the voltage white writing and the black writing as in the present embodiment. There is. When the boundary between the writable area and the unwritable area shown in FIG. 6 is expressed by an equation, the applied voltage is V, the application time is Δt, and
The first threshold is V1, Δt1, and the second threshold is V
2 and Δt2,

【0032】[0032]

【数3】 となる。なお、Vsは1〜30V、各位相tl〜t4は
それぞれ1〜50μsに設定することができる。
[Equation 3] Becomes Note that Vs can be set to 1 to 30 V and each phase tl to t4 can be set to 1 to 50 μs.

【0033】また、本実施例では走査信号電圧Vsc、
情報信号電圧VdはVsc=Vd=Vsとしたが、Vs
c=2Vd、Vsc=3Vd等でも良く、好ましくはV
d≦Vsc≦3Vdの範囲に設定する。
Further, in this embodiment, the scanning signal voltage Vsc,
Although the information signal voltage Vd is Vsc = Vd = Vs,
c = 2Vd, Vsc = 3Vd, etc., and preferably V
It is set within the range of d ≦ Vsc ≦ 3Vd.

【0034】図7は、本実施例に用いる液晶表示装置の
パネル構成を示す。図7において、110は液晶表示パ
ネル、100は各領域の映像を表示する画素、101は
各走査電極102を選択し選択された走査電極102に
所定のタイミングで駆動波形を出力する走査電極ドライ
バ、103は映像入力信号に従って液晶表示パネル11
0に情報電極104に所定のタイミングで所定の駆動波
形を出力する情報電極ドライバである。図7に示すよう
に各画素をマトリクス型に構成し、各画素の情報を情報
信号電極から供給し、各ラインの走査信号を走査信号電
極から供給して駆動を行なう。
FIG. 7 shows the panel structure of the liquid crystal display device used in this embodiment. In FIG. 7, 110 is a liquid crystal display panel, 100 is a pixel for displaying an image in each area, 101 is a scan electrode driver that selects each scan electrode 102 and outputs a drive waveform to the selected scan electrode 102 at a predetermined timing, 103 is a liquid crystal display panel 11 according to a video input signal.
0 is an information electrode driver that outputs a predetermined drive waveform to the information electrode 104 at a predetermined timing. As shown in FIG. 7, each pixel is configured in a matrix type, information of each pixel is supplied from an information signal electrode, and a scanning signal of each line is supplied from a scanning signal electrode for driving.

【0035】図8に本実施例に用いる液晶表示装置のブ
ロック回路図を示す。図8において、110は画像を表
示する液晶表示パネル、101は走査電極ドライバ、1
03は情報電極ドライバ、4は走査信号制御回路5およ
び情報信号制御回路6を有する駆動制御回路、7は駆動
電圧生成回路、8は画像情報を記憶するビデオラム (V
RAM) 9を有するグラフィックコントローラである。
FIG. 8 shows a block circuit diagram of the liquid crystal display device used in this embodiment. In FIG. 8, 110 is a liquid crystal display panel for displaying an image, 101 is a scan electrode driver, 1
Reference numeral 03 is an information electrode driver, 4 is a drive control circuit having a scanning signal control circuit 5 and an information signal control circuit 6, 7 is a drive voltage generation circuit, and 8 is a video RAM (V) for storing image information.
RAM) 9 is a graphic controller.

【0036】VRAM9を有するグラフィックコントロ
ーラ8から転送クロックに従って駆動制御回路4にデー
タが転送される。このデータは走査信号制御回路5と情
報信号回路6に入力され、それぞれアドレスデータと表
示データに変換される。このアドレスデータに従って、
走査電極ドライバ101と情報電極ドライバ103が走
査信号波形および情報信号波形を出力する。各駆動電圧
レベルは、駆動電圧生成回路7で生成される。
Data is transferred from the graphic controller 8 having the VRAM 9 to the drive control circuit 4 according to the transfer clock. This data is input to the scanning signal control circuit 5 and the information signal circuit 6 and converted into address data and display data, respectively. According to this address data,
The scan electrode driver 101 and the information electrode driver 103 output the scan signal waveform and the information signal waveform. Each drive voltage level is generated by the drive voltage generation circuit 7.

【0037】本実施例では、液晶セルとしては、図9に
示すように対向基板表面の性質が異なる構成のセルを用
いた。図中、701、707はガラス基板、702、7
06はITO等の透明電極、703はラビング処理等の
一軸配向処理が施された水平配向機能を有する配向膜、
704は強誘電液晶層、705は垂直配向処理材であ
る。708、709、710はカイラルスメクティック
層での液晶分子を特徴付けるコーンを正面から見たもの
であり、本実施例は708、709はユニフォーム配向
における2つの安定状態を形成せしめた。なお710は
微小領域で形成されるスプレイ配向状態の一例を示して
いる。
In this embodiment, as the liquid crystal cell, a cell having a structure in which the surface of the counter substrate is different as shown in FIG. 9 was used. In the figure, 701 and 707 are glass substrates and 702 and 7
Reference numeral 06 is a transparent electrode such as ITO, 703 is an alignment film having a horizontal alignment function subjected to uniaxial alignment treatment such as rubbing treatment,
Reference numeral 704 is a ferroelectric liquid crystal layer, and 705 is a vertical alignment treatment material. 708, 709 and 710 are front views of the cone that characterizes the liquid crystal molecules in the chiral smectic layer, and in this example, 708 and 709 formed two stable states in the uniform orientation. Note that reference numeral 710 indicates an example of a splay alignment state formed in a minute region.

【0038】液晶セルの作成手順の具体例を以下に説明
する。まず透明電極としてスパッタ法により70nmの
厚さのITO膜を形成した一対のガラス基板を用意し、
一方のITO膜上にポリイミドの前駆体であるポリアミ
ック酸LP−64(東レ製)のNMP (Nメチルピリド
ン):n−BC(n−ブチルセロソルブ) 混合溶液をス
ピンコートした。すなわち、塗付溶液はNMP:n−B
C=2:1の混合溶媒にLP−64を1重量%となるよ
うに調製し、スピン条件は45回転/秒、20秒で塗付
を行なった。この基板を80℃のオーブン中で5分の溶
媒乾燥を行なった後、200℃のオーブン中で1時間の
加熱焼成を行ないイミド化した。得られたポリイミド膜
は約10nmの厚さで、この膜をラビング処理して配向
膜とした。ラビングは直径10cmのローラーに巻付け
たナイロン製の膜を用い、16.7回転/秒、配向膜表
面に対する布の押し込み0.4mm、基板の送り速度1
0mm/秒で、同じ方向に2回(片道)のラビングを行
なった。その後、この基板表面に平均粒径2.0μmの
シリカビーズを0.008重量%で分散させたIPA
(イソプロピルアルコール)溶液を、25回転/秒、1
0秒の条件でスピン塗付し、分散密度300個/mm2
程度のビーズスペーサを散布した。対向側のもう一方の
基板は、基板のITO膜上にシランカップリング剤(O
DS−E)の0.5重量%エチルアルコール溶液を45
回転/秒、20秒の条件でスピン塗付し、垂直配向処理
した。その後、この基板上に熱硬化型のシール剤を印刷
により塗工した。こうして得られた2枚の基板を対向し
て貼り合わせ、150℃のオーブン中で90分間熱硬化
させてセル(空セル)を得た。続いて、当該空セルにカ
イラルスメクチック層を呈する液晶材料を等方相を示す
温度にて注入し、カイラルスメクチック相の温度にまで
徐冷した。液晶としては、25℃での自発分極が30n
C/cm 、20℃での層傾き角度δが0°、チルト
角度が22°の特性の材料を用いた。
A specific example of the procedure for producing a liquid crystal cell will be described below. First, a pair of glass substrates on which an ITO film having a thickness of 70 nm was formed by a sputtering method as transparent electrodes were prepared.
On one ITO film, a NMP (N-methylpyridone): n-BC (n-butyl cellosolve) mixed solution of polyamic acid LP-64 (manufactured by Toray Industries, Inc.), which is a polyimide precursor, was spin-coated. That is, the coating solution is NMP: n-B
LP-64 was prepared in a mixed solvent of C = 2: 1 so as to be 1% by weight, and the coating was carried out at a spin condition of 45 rpm for 20 seconds. This substrate was subjected to solvent drying in an oven at 80 ° C. for 5 minutes and then heated and baked in an oven at 200 ° C. for 1 hour to imidize. The obtained polyimide film had a thickness of about 10 nm and was rubbed to form an alignment film. For rubbing, a nylon film wound around a roller with a diameter of 10 cm was used, 16.7 rotations / second, the pushing of the cloth against the surface of the alignment film was 0.4 mm, and the substrate feed rate was 1
Rubbing was performed twice (one way) in the same direction at 0 mm / sec. Then, an IPA in which silica beads having an average particle size of 2.0 μm are dispersed at 0.008% by weight on the surface of the substrate
(Isopropyl alcohol) solution, 25 revolutions / second, 1
Spin coating under 0 second condition, dispersion density 300 / mm 2
Some bead spacers were sprinkled. The other substrate on the opposite side is a silane coupling agent (O
45% of a 0.5 wt% ethyl alcohol solution of DS-E)
Spin coating was performed under the conditions of rotation / second and 20 seconds, and vertical alignment treatment was performed. Then, a thermosetting sealant was applied onto this substrate by printing. The two substrates thus obtained were laminated facing each other and thermally cured in an oven at 150 ° C. for 90 minutes to obtain a cell (empty cell). Subsequently, a liquid crystal material exhibiting a chiral smectic layer was injected into the empty cell at a temperature showing an isotropic phase, and was gradually cooled to the temperature of the chiral smectic phase. The liquid crystal has a spontaneous polarization of 30n at 25 ° C.
A material having characteristics of C / cm 2 , a layer inclination angle δ at 20 ° C. of 0 °, and a tilt angle of 22 ° was used.

【0039】次に、上述のように得た素子について図4
に示すような駆動波形により全面白および全面黒表示を
行ない駆動特性を評価した。結果を表1に示す。比較例
として、同様の素子で従来例に記した図16の駆動波形
により駆動した場合の結果を示す。なお、図4に示す駆
動波形においてVs=8V、Vc=0Vとし、図16に
示す駆動波形においてV1=14V、V2=−14V、
V3=6V、V4=−6V、V5=7Vとした。液晶素
子における画素数は320×240とした。
Next, the device obtained as described above is shown in FIG.
The driving characteristics were evaluated by displaying the entire white and the entire black with the driving waveform as shown in FIG. The results are shown in Table 1. As a comparative example, the result when the same element is driven by the drive waveform of FIG. 16 described in the conventional example is shown. In the drive waveform shown in FIG. 4, Vs = 8V and Vc = 0V, and in the drive waveform shown in FIG. 16, V1 = 14V, V2 = -14V,
V3 = 6V, V4 = -6V, V5 = 7V. The number of pixels in the liquid crystal element was 320 × 240.

【0040】[0040]

【表1】 [Table 1]

【0041】駆動マージンは、電圧一定で駆動マージン
=(クロストークが生じる値−しきい値)/(クロスト
ークが生じる値+しきい値)で表わした。なお、しきい
値は、本実施例は2ライン同時駆動なので、1ラインの
しきい値/2をしきい値とした。このように、本実施例
では駆動マージンがやや低下するものの、しきい値がほ
ぼ半分になり、高速駆動が可能となった。
The drive margin is represented by drive margin = (value causing crosstalk-threshold value) / (value causing crosstalk + threshold value) at a constant voltage. In this embodiment, since the present embodiment drives two lines simultaneously, the threshold value of one line / 2 is used. As described above, in the present embodiment, the driving margin was slightly lowered, but the threshold value was almost halved, and high-speed driving was possible.

【0042】第2実施例 次に、第2実施例の説明を行なう。本実施例は第1実施
例とは情報信号の形態が異なる。図10および図11に
本実施例に用いる液晶表示装置の駆動波形を示す。図1
0のSs(N)はアドレス期間Tn (n=1、
2、....、n)にアドレスされたN番目の走査電極
に印加する走査選択信号、Ss(N+1) はN+1番目
の走査電極に印加する走査選択信号、Snはアドレスさ
れていない走査電極に印加する走査非選択信号を表わし
ている。
Second Embodiment Next, a second embodiment will be described. The present embodiment is different from the first embodiment in the form of the information signal. 10 and 11 show drive waveforms of the liquid crystal display device used in this embodiment. Figure 1
Ss (N) of 0 is the address period Tn (n = 1,
2 ,. . . . , N), a scan selection signal applied to the Nth scan electrode addressed, Ss (N + 1) is a scan selection signal applied to the N + 1th scan electrode, and Sn is a scan non-selection applied to an unaddressed scan electrode. Represents a signal.

【0043】一方、I(WW)、I(BB)、I(B
W)、I(WB)は、信号電極群に選択的に印加する情
報信号で、それぞれ2ラインが白白、黒黒、黒白、白黒
を表示する信号に対応している。なお、走査信号電圧は
Vsc=Vs、情報信号電圧は第1実施例と異なり、V
d1=Vd=Vs、Vd2=Vcとする。
On the other hand, I (WW), I (BB), I (B
W) and I (WB) are information signals that are selectively applied to the signal electrode group, and two lines correspond to signals that display white and white, black and black, black and white, and black and white, respectively. The scanning signal voltage is Vsc = Vs, and the information signal voltage is Vsc, which is different from the first embodiment.
Let d1 = Vd = Vs and Vd2 = Vc.

【0044】図11は、図10の駆動電圧を印加したと
きの電圧波形を時系列で表わしたもので、図5に示す走
査電極S1〜S4と信号電極Iaとの交差部(画素)の
表示状態に基づいたものである。図11によれば、アド
レス期間T1で1番目の走査電極S1と2番目の走査電
極S2が同時にアドレスされ、走査電極S1とS2に各
々図10に示す走査信号Ss(N)とSs(N+1)が
印加され、アドレス期間T2で3番目の走査電極S3と
4番目の走査電極S4が同時にアドレスされ、走査電極
S3とS4に各々図10に示す走査信号Ss(N)とS
s (N+1)が印加される。それぞれのアドレス期間T
nの前には、Tn−1期間のパルス幅と2Vsのパルス
電圧を持つ消去パルスが印加される。
FIG. 11 is a time-series representation of the voltage waveforms when the drive voltage of FIG. 10 is applied. The display of the intersections (pixels) of the scan electrodes S1 to S4 and the signal electrode Ia shown in FIG. It is based on state. According to FIG. 11, the first scan electrode S1 and the second scan electrode S2 are simultaneously addressed in the address period T1, and the scan signals Ss (N) and Ss (N + 1) shown in FIG. 10 are supplied to the scan electrodes S1 and S2, respectively. Is applied, the third scan electrode S3 and the fourth scan electrode S4 are simultaneously addressed in the address period T2, and the scan signals Ss (N) and S shown in FIG. 10 are applied to the scan electrodes S3 and S4, respectively.
s (N + 1) is applied. Each address period T
Before n, an erase pulse having a pulse width of Tn-1 period and a pulse voltage of 2Vs is applied.

【0045】本実施例では、信号電極Iaと交差する走
査電極S1およびS2上の画素では各々白表示状態であ
るのでアドレス期間T1では情報信号I(WW)が印加
され、走査電極S3およびS4上の画素が各々黒表示状
態であるのでアドレス期間T2では情報信号I(BB)
が印加される。
In the present embodiment, the pixels on the scan electrodes S1 and S2 that intersect the signal electrode Ia are in the white display state, so that the information signal I (WW) is applied during the address period T1 and the scan electrodes S3 and S4 are applied. Since each of the pixels is in the black display state, the information signal I (BB) is generated in the address period T2.
Is applied.

【0046】この結果、それぞれの交差部には図11に
示すS1−Ia、S2−Ia、S3−Ia、S4−Ia
の合成波形が印加される。これにより、白表示を行なう
走査電極S1の選択期間では、位相t2で2Vs、位相
t3でVsが印加され、走査電極S2の選択期間では、
位相t2で2Vs、位相t4でVsが印加される。ま
た、黒表示を行なう走査電極S3の選択期間では、位相
tlでVs、位相t3でVsが印加され、走査電極S4
の選択期間では、位相tlでVs、位相t4でVsが印
加される。つまり、白表示の選択期間では、積分値で2
Vs+Vsが印加され、黒表示の選択期間ではVs+V
sが印加され、液晶のしきい値電圧Vthが、
As a result, S1-Ia, S2-Ia, S3-Ia and S4-Ia shown in FIG. 11 are provided at the respective intersections.
Is applied. As a result, in the selection period of the scan electrode S1 that performs white display, 2 Vs is applied at the phase t2 and Vs is applied at the phase t3, and during the selection period of the scan electrode S2,
2Vs is applied at phase t2 and Vs is applied at phase t4. Further, during the selection period of the scan electrode S3 for displaying black, Vs is applied at the phase tl and Vs is applied at the phase t3, and the scan electrode S4 is applied.
In the selection period of, Vs is applied at phase tl and Vs is applied at phase t4. In other words, during the white display selection period, the integrated value is 2
Vs + Vs is applied, and Vs + V is applied during the black display selection period.
s is applied, the threshold voltage Vth of the liquid crystal is

【0047】[0047]

【数4】 であれば、選択期間内で白黒を書き分けられることが出
来る。なお、Vsは1〜30V、各位相tl〜t4はそ
れぞれ1〜50μsに設定することができる。また、本
実施例では走査信号電圧Vsc、情報信号電圧VdはV
sc=Vd=Vsとしたが、Vsc=2Vd、Vsc=
3Vd等でも良く、好ましくはVd≦Vsc≦3Vdの
範囲に設定する。本実施例に用いる液晶表示装置のパネ
ル構成、ブロック回路図は第1実施例と同様であるので
説明を省略する。
[Equation 4] If so, it is possible to write in black and white within the selection period. Note that Vs can be set to 1 to 30 V and each phase tl to t4 can be set to 1 to 50 μs. Further, in the present embodiment, the scanning signal voltage Vsc and the information signal voltage Vd are V
sc = Vd = Vs, but Vsc = 2Vd, Vsc =
It may be 3Vd or the like, and is preferably set in the range of Vd ≦ Vsc ≦ 3Vd. The panel structure and the block circuit diagram of the liquid crystal display device used in this embodiment are the same as those in the first embodiment, and the description thereof will be omitted.

【0048】次に、本実施例における具体例として図1
0、11に示す駆動波形を用い、Vs=10V、Vc=
0Vとしてそれ以外の装置等は上記実施例の場合と同様
に構成して、全面白および全面黒表示の場合の駆動特性
を評価した。結果を表2に示す。比較例として、従来例
に記した図16の駆動波形での結果を示す。このよう
に、本実施例駆動マージンは第1実施例よりやや上昇
し、かつしきい値がほぼ半分になり、高速駆動が可能と
なった。
FIG. 1 shows a concrete example of this embodiment.
Using the drive waveforms 0 and 11, Vs = 10V, Vc =
A device other than that was set to 0 V, and the other devices and the like were configured in the same manner as in the above-mentioned embodiment, and the driving characteristics in the case of full-white display and full-black display were evaluated. The results are shown in Table 2. As a comparative example, the result of the drive waveform of FIG. 16 described in the conventional example is shown. As described above, the driving margin of the present embodiment was slightly higher than that of the first embodiment, and the threshold value was almost halved, enabling high speed driving.

【0049】[0049]

【表2】 [Table 2]

【0050】第3実施例 次に第3実施例について説明を行なう。第3実施例は第
2実施例に対して、消去パルスを工夫したもので、補助
パルスを加え、駆動マージンアップを図った駆動波形を
用いたものである。本実施例に用いる液晶表示装置のパ
ネル構成、ブロック回路図は第1実施例と同様であるの
で説明を省略する。
Third Embodiment Next, a third embodiment will be described. In the third embodiment, an erase pulse is devised in comparison with the second embodiment, and an auxiliary pulse is added to use a drive waveform for increasing the drive margin. The panel structure and the block circuit diagram of the liquid crystal display device used in this embodiment are the same as those in the first embodiment, and the description thereof will be omitted.

【0051】図12は、第3実施例の電圧波形を時系列
で表わしたもので、図13に示す走査電極S1〜S4と
信号電極Iaとの交差部(画素)に表示状態に基づいた
ものである。図12によれば、アドレス期間T1で1番
目の走査電極S1と2番目の走査電極S2が同時にアド
レスされ、アドレス期間T2で3番目の走査電極S3と
4番目の走査電極S4が同時にアドレスされる。図12
のS1、S2の波形からわかるように走査信号は第2実
施例に対して、アドレス期間内の位相tlまでを消去パ
ルスとし、補助パルスを書き込みパルスの直後(走査電
極S(N)で位相t4、走査電極S(N+1)では次の
アドレス期間の位相t1)に挿入するようにする。情報
信号は第2実施例と同様の電圧波形が印加される。補助
パルスVhの電圧をVh=Vsとした。
FIG. 12 shows the voltage waveform of the third embodiment in time series, which is based on the display state at the intersections (pixels) of the scan electrodes S1 to S4 and the signal electrode Ia shown in FIG. Is. According to FIG. 12, the first scan electrode S1 and the second scan electrode S2 are simultaneously addressed in the address period T1, and the third scan electrode S3 and the fourth scan electrode S4 are simultaneously addressed in the address period T2. . 12
As can be seen from the waveforms of S1 and S2, the scanning signal is the erase pulse up to the phase tl within the address period, and the auxiliary pulse is immediately after the writing pulse (the phase t4 at the scanning electrode S (N)) in the second embodiment. , The scan electrode S (N + 1) is inserted in the phase t1 of the next address period. A voltage waveform similar to that in the second embodiment is applied to the information signal. The voltage of the auxiliary pulse Vh is set to Vh = Vs.

【0052】本実施例では、走査電極S1〜S4上の画
素が各々黒表示状態であるのでアドレス期間T1、T2
では各々情報信号I(BB)が印加される。合成波形
は、図12に示すS1−Ia、S2−Ia、S3−I
a、S4−Iaとなる。
In this embodiment, since the pixels on the scan electrodes S1 to S4 are in the black display state, the address periods T1 and T2 are set.
Then, the information signal I (BB) is applied to each. The synthesized waveforms are S1-Ia, S2-Ia, S3-I shown in FIG.
a, S4-Ia.

【0053】このような駆動波形によると、黒表示を行
なう走査電極S1の選択期間では、位相t3でVsが、
走査電極S2の選択期間では、位相t4でVsのみが印
加されることになる。つまり、消去パルスにより位相t
lのVs分が印加されなくなり、また、補助パルスによ
り次のアドレス期間における情報信号の影響が少なくな
るため、黒表示が有利になり、駆動マージンが広がる。
According to such a drive waveform, Vs at the phase t3 during the selection period of the scan electrode S1 for displaying black is
During the selection period of the scan electrode S2, only Vs is applied at the phase t4. That is, the phase t
Since Vs of 1 is not applied and the influence of the information signal in the next address period is reduced by the auxiliary pulse, black display is advantageous and the driving margin is widened.

【0054】次に、本実施例における具体例として、図
10、11に示す駆動波形を用いVs=10V、Vc=
0Vとしてそれ以外の装置等の条件は上記第1実施例の
場合と同様に全面白および全面黒表示した場合の駆動特
性を評価した。結果を表3に示す。比較例として、従来
例に記した図16の駆動波形での結果を示す。このよう
に、消去パルス、補助パルス等を工夫することにより、
より大きい駆動マージンを確保することが出来る。
Next, as a concrete example of this embodiment, using the drive waveforms shown in FIGS. 10 and 11, Vs = 10V, Vc =
With respect to the conditions of the other devices such as 0 V, the driving characteristics when the entire white display and the entire black display were performed were evaluated as in the case of the first embodiment. The results are shown in Table 3. As a comparative example, the result of the drive waveform of FIG. 16 described in the conventional example is shown. In this way, by devising the erase pulse, auxiliary pulse, etc.,
A larger drive margin can be secured.

【0055】[0055]

【表3】 [Table 3]

【0056】第4実施例 次に第4実施例について説明を行なう。第4実施例は3
ラインを同時に駆動する駆動波形を用いたものである。
本実施例に用いる液晶表示装置のパネル構成、ブロック
回路図は第1実施例と同様であるので説明を省略する。
Fourth Embodiment Next, a fourth embodiment will be described. The fourth embodiment is 3
It uses a drive waveform that drives the lines at the same time.
The panel structure and the block circuit diagram of the liquid crystal display device used in this embodiment are the same as those in the first embodiment, and the description thereof will be omitted.

【0057】図14は本実施例の電圧波形を時系列で表
わしたもので、図15に示す走査電極S1〜S6と信号
電極Iaとの交差部(画素)に表示状態に基づいたもの
である。図14によれば、アドレス期間T1で走査電極
S1〜S3が同時にアドレスされ、アドレス期間T2で
走査電極S4〜S6が同時にアドレスされる。なお、走
査信号の選択パルス電圧Vsc=Vs、情報信号電圧は
Vd1=−Vd4=Vs、Vd2=Vd3=Vcとして
いる。
FIG. 14 is a time-series representation of the voltage waveform of this embodiment, which is based on the display state at the intersections (pixels) of the scan electrodes S1 to S6 and the signal electrode Ia shown in FIG. . According to FIG. 14, the scan electrodes S1 to S3 are simultaneously addressed in the address period T1, and the scan electrodes S4 to S6 are simultaneously addressed in the address period T2. The selection pulse voltage Vsc = Vs of the scanning signal and the information signal voltage are Vd1 = -Vd4 = Vs and Vd2 = Vd3 = Vc.

【0058】本実施例では、信号電極Iaと交差する走
査電極S1〜S3上の画素では各々白表示状態であるの
でアドレス期間T1では白表示を行なう情報信号が印加
され、走査電極S4〜S6上の画素が各々黒表示状態で
あるのでアドレス期間T2では黒表示を行なう情報信号
が印加される。合成波形は図14のS1−Ia、S2−
Ia、S3−Ia、S4−Ia、S5−Ia、S6−I
aとなる。本実施例における具体例として、図14に示
す駆動波形を用いVs=8V、Vc=0Vとしそれ以外
の装置等の条件は上記第1実施例の場合と同様に全面白
および全面黒表示した場合の駆動特性を表4に示す。比
較例として、従来例に記した図16の駆動波形の結果を
示す。
In this embodiment, the pixels on the scan electrodes S1 to S3 intersecting the signal electrodes Ia are in the white display state, so that the information signal for displaying the white is applied in the address period T1 and the scan electrodes S4 to S6 are applied. Since each of the pixels is in a black display state, an information signal for displaying black is applied during the address period T2. The combined waveforms are S1-Ia and S2- in FIG.
Ia, S3-Ia, S4-Ia, S5-Ia, S6-I
a. As a specific example of this embodiment, the drive waveforms shown in FIG. 14 are used, and Vs = 8V and Vc = 0V. Other conditions such as devices are when all white and all black are displayed as in the first embodiment. Table 4 shows the drive characteristics of the. As a comparative example, the result of the drive waveform of FIG. 16 described in the conventional example is shown.

【0059】[0059]

【表4】 [Table 4]

【0060】[0060]

【発明の効果】しきい値は、本実施例は3ライン同時駆
動なので、1ラインのしきい値/3をしきい値とした。
このように、3ライン同時駆動では、駆動マージンが小
さくなるものの、しきい値がほぼ1/3になり、高速駆
動が可能となった。
As for the threshold value, since the present embodiment drives three lines simultaneously, the threshold value / three for one line is set to the threshold value / 3.
As described above, in the three-line simultaneous driving, although the driving margin is reduced, the threshold value becomes almost ⅓, and high-speed driving becomes possible.

【0061】以上説明したように、本発明によれば、複
数ライン駆動に好適な駆動波形を用いて、1ライン走査
とほぼ同様の選択時間でM本同時に選択するので、高速
駆動でき、画像品質の低下を招くことなく大画面化を図
ることが可能となる。また、リセットパルスを有効に利
用することにより、不要な印加パルスをキャンセルでき
るので、駆動マージンを大きくすることが可能となる。
また、補助パルスを書き込みパルスの後に印加すること
により、半選択時の書き込みパルスを小さくすることが
出来るので、駆動マージンを大きくすることが可能とな
る。
As described above, according to the present invention, M waveforms are simultaneously selected in a selection time substantially similar to one line scanning by using a driving waveform suitable for driving a plurality of lines, so that high speed driving and image quality are possible. It is possible to increase the screen size without lowering the display. Further, by effectively utilizing the reset pulse, the unnecessary applied pulse can be canceled, so that the driving margin can be increased.
Further, by applying the auxiliary pulse after the write pulse, the write pulse at the time of half-selection can be reduced, so that the drive margin can be increased.

【0062】また、本発明に最適な駆動特性の液晶を用
いることにより、駆動マージンをさらに大きくすること
が可能となる。
Further, by using the liquid crystal having the optimum driving characteristic in the present invention, the driving margin can be further increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の駆動波形の走査信号の一例を説明す
る図である。
FIG. 1 is a diagram illustrating an example of a scanning signal having a drive waveform according to the present invention.

【図2】 本発明の駆動波形の情報信号および合成信号
の一例を説明する図である。
FIG. 2 is a diagram illustrating an example of a drive waveform information signal and a composite signal of the present invention.

【図3】 本発明に係る液晶装置の第1実施例の駆動波
形を説明する図である。
FIG. 3 is a diagram illustrating drive waveforms of the first embodiment of the liquid crystal device according to the present invention.

【図4】 本発明に係る液晶装置の第1実施例の駆動波
形を時系列的に表わした図である。
FIG. 4 is a diagram showing drive waveforms of a first embodiment of the liquid crystal device according to the present invention in time series.

【図5】 第1実施例の画素部の駆動状態を説明する図
である。
FIG. 5 is a diagram illustrating a driving state of a pixel unit according to the first embodiment.

【図6】 本発明の第1実施例に係る液晶装置に用いる
液晶の駆動特性の一例を示す図である。
FIG. 6 is a diagram showing an example of driving characteristics of liquid crystals used in the liquid crystal device according to the first embodiment of the invention.

【図7】 本発明の第1実施例に係る液晶装置のパネル
構成を説明する図である。
FIG. 7 is a diagram illustrating a panel configuration of the liquid crystal device according to the first embodiment of the invention.

【図8】 本発明の第1実施例に係る液晶装置のブロッ
ク回路を説明する図である。
FIG. 8 is a diagram illustrating a block circuit of the liquid crystal device according to the first embodiment of the invention.

【図9】 本発明の第1実施例に係る液晶装置の液晶セ
ル構成を説明する図である。
FIG. 9 is a diagram illustrating a liquid crystal cell configuration of the liquid crystal device according to the first embodiment of the invention.

【図10】 本発明の第2実施例の駆動波形を説明する
図である。
FIG. 10 is a diagram illustrating drive waveforms according to the second embodiment of the present invention.

【図11】 本発明の第2実施例の駆動波形を説明する
図である。
FIG. 11 is a diagram illustrating drive waveforms according to the second embodiment of the present invention.

【図12】 本発明の第3実施例の駆動波形を説明する
図である。
FIG. 12 is a diagram illustrating drive waveforms according to the third embodiment of the present invention.

【図13】 本発明の第3実施例の画素部の駆動状態を
説明する図である。
FIG. 13 is a diagram illustrating a driving state of a pixel portion according to a third embodiment of the present invention.

【図14】 本発明の第4実施例の駆動波形を説明する
図である。
FIG. 14 is a diagram illustrating drive waveforms according to a fourth embodiment of the present invention.

【図15】 本発明の第4実施例の画素部の駆動状態を
説明する図である。
FIG. 15 is a diagram illustrating a driving state of a pixel portion according to a fourth embodiment of the present invention.

【図16】 従来例の液晶装置の駆動波形を示す図であ
る。
FIG. 16 is a diagram showing drive waveforms of a liquid crystal device of a conventional example.

【符号の説明】[Explanation of symbols]

1:液晶表示パネル、4:駆動制御回路、5:走査信号
制御回路、6:情報信号制御回路、7:駆動電圧生成回
路、8:グラフィックコントローラ、9:VRAM、1
00:画素、101:走査電極ドライバ、102:走査
電極、103:情報電極ドライバ、104:情報電極、
110:液晶表示パネル。
1: liquid crystal display panel, 4: drive control circuit, 5: scanning signal control circuit, 6: information signal control circuit, 7: drive voltage generation circuit, 8: graphic controller, 9: VRAM, 1
00: pixel, 101: scan electrode driver, 102: scan electrode, 103: information electrode driver, 104: information electrode,
110: Liquid crystal display panel.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−68696(JP,A) 特開 平6−27904(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 560 G02F 1/133 545 G09G 3/36 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-9-68696 (JP, A) JP-A-6-27904 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) G02F 1/133 560 G02F 1/133 545 G09G 3/36

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも2つの安定状態を有する極性
駆動液晶と、交差した走査電極群と情報電極群とを備
え、マトリクス状に配列され前記2つの安定状態に対応
する2つの表示状態を示す複数の画素を有する液晶装置
の駆動方法において、 Mを2以上の自然数としたときに、 選択期間に、前記走査電極群から選択されたM本の走査
電極に、同時に互いに異なる電圧波形の走査選択信号を
印加するとともに、 当該選択期間に、前記情報電極に、当該情報電極と前記
M本の走査電極との交点にあるM個の画素の表示状態の
M 通りの組み合わせパターンに応じた M 通りの電圧波
形から選択された一つの情報信号であって、当該情報信
号の各位相における電圧が、同時に印加されるM個の前
記走査選択信号の電圧の組み合わせパターンと、M個の
画素の表示状態の組み合わせパターンと、に応じて定め
られた情報信号を印加することにより、 当該選択期間に、前記M本の走査電極上の画素の表示状
態を定めることを特徴とする液晶装置の駆動方法。
1. A polar driving liquid crystal having at least two stable states, a scanning electrode group and an information electrode group intersecting each other, and arranged in a matrix to correspond to the two stable states.
In the method for driving a liquid crystal device having a plurality of pixels showing two display states , when M is a natural number of 2 or more, M scan electrodes selected from the scan electrode group are simultaneously applied to M scan electrodes in the selection period. While applying scan selection signals having different voltage waveforms, the display state of M pixels at the intersection of the information electrode and the M scan electrodes is applied to the information electrode during the selection period .
Be one of the information signal selected from 2 M Street voltage waveform corresponding to the combination pattern of 2 M Street, voltage at each phase of the information signal, M-number of the voltage of the scanning selection signal applied simultaneously By applying an information signal determined according to the combination pattern of M and the combination pattern of the display states of the M pixels, the display state of the pixels on the M scan electrodes is determined during the selection period. A method for driving a liquid crystal device, comprising:
【請求項2】 前記走査信号がリセットパルスを有する
ことを特徴とする請求項1に記載の液晶装置の駆動方
2. The method of driving a liquid crystal device according to claim 1, wherein the scan signal has a reset pulse.
Law .
【請求項3】 前記走査信号は、前記選択パルスの直後
に前記選択パルスと極性が異なる補助パルスを有するこ
とを特徴とする特徴とする請求項1または2に記載の液
晶装置の駆動方法
Wherein the scanning signal driving method of a liquid crystal device according to claim 1 or 2, characterized wherein said selected pulse and polarity immediately after the selection pulses have a different auxiliary pulse.
【請求項4】 前記情報信号の前記各位相の前記電
、 M本分の前記走査信号の前記各位相の前記電圧の組み合
わせパターンと前記M個の画素の表示状態の組み合わせ
パターンが完全に一致する場合に、書き込み方向の極性
を持つ最も高い電圧値V1を有し、M本分の 前記走査信号の前記各位相の前記電圧の組み合
わせパターンと前記M個の画素の表示状態の組み合わせ
パターンが完全に一致しない場合に、書き込み方向と逆
極性を持つ最も高い電圧値V2を有し、M本分の 前記走査信号の前記各位相の前記電圧の組み合
わせパターンと前記M個の画素の表示状態の組み合わせ
パターンの一部が一致する場合にはその一致の程度に
合わせてV1とV2の中間の電圧値Vnを有することを
特徴とする請求項1〜3のいずれかに記載の液晶装置
駆動方法
Wherein said voltage of said each phase of the information signal
Is a combination of the voltages of the respective phases of the scanning signals of M lines.
In the case where the combination pattern and the combination pattern of the display states of the M pixels are completely coincident with each other, it has the highest voltage value V1 having the polarity in the writing direction, and the scanning signals for M lines are the same. Combination of the above voltages for each phase
If the combination <br/> pattern display state of the the Align pattern M pixels do not match exactly, it has the highest voltage value V2 with writing direction opposite polarity, of the scanning signal of M duty Combination of the voltage of each phase
If some combination <br/> pattern display state of the the Align pattern M pixel match, and characterized by having an intermediate voltage value Vn of the V1 in accordance with the degree of match V2 the liquid crystal device according to any one of claims 1 to 3 for
Driving method .
【請求項5】 前記情報信号の電圧値Vnの電圧が全て
ゼロであり、前記情報信号の電圧値V1、V2の関係
1=−V2であることを特徴とする請求項に記載の
液晶装置の駆動方法
5. The voltage values Vn of the information signal are all zero and the relationship between the voltage values V1 and V2 of the information signal is
The method for driving a liquid crystal device according to claim 4 , wherein V 1 = −V 2.
【請求項6】 前記液晶がカイラルスメクチック相を呈
する液晶であることを特徴とする請求項1〜のいずれ
かに記載の液晶装置の駆動方法
6. A method for driving a liquid crystal device according to any one of claims 1 to 5, wherein the liquid crystal is characterized in that it is a liquid crystal exhibiting a chiral smectic phase.
JP22245898A 1997-07-23 1998-07-23 Driving method of liquid crystal device Expired - Fee Related JP3423621B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22245898A JP3423621B2 (en) 1997-07-23 1998-07-23 Driving method of liquid crystal device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21117397 1997-07-23
JP9-211173 1997-07-23
JP22245898A JP3423621B2 (en) 1997-07-23 1998-07-23 Driving method of liquid crystal device

Publications (2)

Publication Number Publication Date
JPH11119196A JPH11119196A (en) 1999-04-30
JP3423621B2 true JP3423621B2 (en) 2003-07-07

Family

ID=26518481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22245898A Expired - Fee Related JP3423621B2 (en) 1997-07-23 1998-07-23 Driving method of liquid crystal device

Country Status (1)

Country Link
JP (1) JP3423621B2 (en)

Also Published As

Publication number Publication date
JPH11119196A (en) 1999-04-30

Similar Documents

Publication Publication Date Title
US5488388A (en) Liquid crystal apparatus
US5092665A (en) Driving method for ferroelectric liquid crystal optical modulation device using an auxiliary signal to prevent inversion
JP3342341B2 (en) Liquid crystal device and driving method of liquid crystal device
JPS6261931B2 (en)
JP2505757B2 (en) Driving method of optical modulator
JPH1062811A (en) Liquid crystal display element and large-sized liquid crystal display element as well as method for driving liquid crystal display element
US5296953A (en) Driving method for ferro-electric liquid crystal optical modulation device
JP2651204B2 (en) Driving method of liquid crystal device
JP2542157B2 (en) Display device driving method
JP3286503B2 (en) Driving method of liquid crystal element and liquid crystal device using the driving method
US5886678A (en) Driving method for liquid crystal device
US5717419A (en) Method for driving optical modulation device
US6222517B1 (en) Liquid crystal apparatus
JP3423621B2 (en) Driving method of liquid crystal device
JP3302752B2 (en) Driving method of antiferroelectric liquid crystal panel
JP2637517B2 (en) Liquid crystal device
JP3205766B2 (en) Driving method of ferroelectric liquid crystal device
JPH11142816A (en) Liquid crystal display device
JP2531683B2 (en) Liquid crystal device
JP2637515B2 (en) Liquid crystal device and driving method of liquid crystal element
JP2584767B2 (en) Driving method of liquid crystal device
JP2000028997A (en) Method for driving liquid crystal device
JPH08338984A (en) Display device
JPS63306424A (en) Driving device
JPH08338983A (en) Display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees