JP3417867B2 - Source wafer for electron beam exposure and semiconductor manufacturing apparatus using the same - Google Patents

Source wafer for electron beam exposure and semiconductor manufacturing apparatus using the same

Info

Publication number
JP3417867B2
JP3417867B2 JP08073999A JP8073999A JP3417867B2 JP 3417867 B2 JP3417867 B2 JP 3417867B2 JP 08073999 A JP08073999 A JP 08073999A JP 8073999 A JP8073999 A JP 8073999A JP 3417867 B2 JP3417867 B2 JP 3417867B2
Authority
JP
Japan
Prior art keywords
metal film
electron beam
semiconductor substrate
region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08073999A
Other languages
Japanese (ja)
Other versions
JP2000277414A (en
Inventor
浩志 渡辺
彰 西山
真 長嶺
信一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP08073999A priority Critical patent/JP3417867B2/en
Publication of JP2000277414A publication Critical patent/JP2000277414A/en
Application granted granted Critical
Publication of JP3417867B2 publication Critical patent/JP3417867B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、超高集積化を実現
する半導体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus that realizes ultra-high integration.

【0002】[0002]

【従来の技術】リソグラフィー技術の性能を向上させる
要因は、解像度、焦点深度、スループット、歩留りの4
つである。これまで圧倒的に主流であった光リソ技術
は、この4 点すべてにおいて優れた特性を持っていた。
しかしながら、2002年以降に実現すると言われている4G
b-DRAMが必要とする最小加工寸法長は100 [nm]であり、
この領域では、解像度の点で不利になることが予想され
ている。
2. Description of the Related Art The factors that improve the performance of lithography technology are resolution, depth of focus, throughput, and yield.
Is one. The optical lithography technology, which has been overwhelmingly mainstream until now, has excellent characteristics in all four points.
However, 4G is said to be realized after 2002
The minimum processing size required by b-DRAM is 100 [nm],
This area is expected to be disadvantageous in terms of resolution.

【0003】これに対して、電子ビームやX 線を用いた
技術は、解像度と焦点深度では、これまでも光リソ技術
より優れていることが知られていたが、スループットと
信頼性の2 点で大きく引き離されていた。逆に考えれ
ば、この2 点を克服した技術が、次の時代のリソグラフ
ィー技術として主流になるのである。これまで電子ビー
ムは、ビームがパターンをなぞるのに長い時間を必要と
することが欠点として指摘されてきた。
On the other hand, the technique using the electron beam or X-ray has been known to be superior to the optical lithography technique in the resolution and the depth of focus, but it has two points of throughput and reliability. It was a long way apart. In other words, a technology that overcomes these two points will become the mainstream lithography technology for the next era. Heretofore, it has been pointed out that electron beams require a long time for the beam to trace the pattern.

【0004】そこで、トンネルカソード法(R.Ward, J.
Vac.Sci.Technol.16,1830(1979).)やホットエレクトロ
ンカソード法(M.Poppeller, et.al., Appl.Phys.Lett.
73,2835(1998).)が提案され、スループットを大幅に向
上させた上に最小加工寸法長90 [nm] を実現できると言
われている。しかしながら、これらの方法は、いずれも
トンネル酸化膜を使用しており、また、特に後者は高抵
抗の極薄金属膜を配線として使用していることから信頼
性に乏しいという欠点がある。そのため、歩留りに悪影
響を及ぼすと考えられている。
Therefore, the tunnel cathode method (R. Ward, J.
Vac.Sci.Technol.16,1830 (1979).) And hot electron cathode method (M.Poppeller, et.al., Appl.Phys.Lett.
73, 2835 (1998).) Was proposed, and it is said that the minimum processing dimension length of 90 [nm] can be realized while significantly improving the throughput. However, all of these methods use a tunnel oxide film, and particularly the latter uses an ultrathin metal film having a high resistance as a wiring, and thus has a drawback of poor reliability. Therefore, it is considered that the yield is adversely affected.

【0005】[0005]

【発明が解決しようとする課題】本発明は、トンネルカ
ソード法( R.Ward, J.Vac.Sci.Technol.16,1830(197
9). )及びホットエレクトロン法(M.Poppeller, et.a
l., Appl.Phys.Lett.73,2835(1998).)のスループット
を向上させる構造はそのままにして、信頼性を低下させ
る原因であるトンネル酸化膜と極薄金属膜を利用した配
線を削除し、同様の効果を上げる半導体製造装置を提供
することを目的とする。
DISCLOSURE OF THE INVENTION The present invention is directed to the tunnel cathode method (R. Ward, J. Vac. Sci. Technol. 16, 1830 (197).
9).) And hot electron method (M.Poppeller, et.a
l., Appl.Phys.Lett.73,2835 (1998).) The structure that improves the throughput is left as it is, and the wiring that uses the tunnel oxide film and the ultra-thin metal film that causes the decrease in reliability is deleted. However, it is an object of the present invention to provide a semiconductor manufacturing apparatus that achieves similar effects.

【0006】[0006]

【課題を解決するための手段】本願第1の発明は、真空
容器と、前記真空容器内に形成され、ターゲット基板を
設置するターゲット基板設置台と、前記ターゲット基板
設置台と対向して、前記真空容器内に設けられた半導体
基板と、前記半導体基板の前記ターゲット基板設置台と
対向する第1の面の第1及び第2の領域上に形成された
第1の金属膜と、前記第1の面の前記第1の領域に対応
する前記第1の金属膜上に選択的に形成された第2の金
属膜と、前記半導体基板の前記第1の面と反対側の第2
の面に形成された第3の金属膜と、前記第1の面の前記
第2の領域に選択的に形成されたpn接合又はショット
キー接合とを備えることを特徴とする半導体製造装置で
ある。
According to a first aspect of the present invention, there is provided a vacuum container, a target substrate installation base formed in the vacuum container for installing a target substrate, and the target substrate installation base facing the target substrate installation base. A semiconductor substrate provided in a vacuum container; a first metal film formed on first and second regions of a first surface of the semiconductor substrate facing the target substrate mounting base; A second metal film selectively formed on the first metal film corresponding to the first region of the first surface of the semiconductor substrate, and a second metal film on the opposite side of the first surface of the semiconductor substrate.
And a pn junction or a Schottky junction selectively formed in the second region of the first surface, and a third metal film formed on the first surface of the semiconductor manufacturing apparatus. .

【0007】本願第2の発明は、前記ターゲット基板設
置台が、前記第2の領域から放出される電子ビームをモ
ニタする電子ビームセンサーを備え、このセンサーの出
力に応じて前記第1及び第2の金属膜と前記第3の金属
膜の間に印加する電圧を制御する手段をさらに有するこ
とを特徴とする本願第1の発明に記載の半導体製造装置
である。
According to a second invention of the present application, the target substrate mounting table includes an electron beam sensor for monitoring an electron beam emitted from the second region, and the first and second electron beam sensors are provided according to an output of the sensor. The semiconductor manufacturing apparatus according to the first invention of the present application, further comprising means for controlling a voltage applied between the third metal film and the third metal film.

【0008】本願第3の発明は、半導体基板と、前記半
導体基板の第1の面の第1及び第2の領域上に形成され
た第1の金属膜と、前記第1の面の前記第1の領域に対
応する前記第1の金属膜上に選択的に形成された第2の
金属膜と、前記半導体基板の前記第1の面と反対側の第
2の面に形成された第3の金属膜と、前記第1の面の前
記第2の領域に選択的に形成されたpn接合又はショッ
トキー接合とを備えることを特徴とする電子ビーム露光
用ソースウエハである。即ち、本発明は、電子線源とし
て、キャリア濃度を濃くしたpn接合等に逆バイアスを掛
けたときに生ずるホットキャリアを利用する。
A third invention of the present application is the semiconductor substrate, the first metal film formed on the first and second regions of the first surface of the semiconductor substrate, and the first metal film of the first surface. A second metal film selectively formed on the first metal film corresponding to the first region, and a third metal film formed on a second surface of the semiconductor substrate opposite to the first surface. And a pn junction or a Schottky junction selectively formed in the second region of the first surface, which is a source wafer for electron beam exposure. That is, the present invention uses, as an electron beam source, hot carriers generated when a reverse bias is applied to a pn junction or the like having a high carrier concentration.

【0009】[0009]

【発明の実施の形態】以下実施例を用いて具体的に説明
する。図1 を利用して、本発明の実施形態を説明する。
超高真空チェンバーに、ターゲットウエハとソースウエ
ハを5 [nm]だけ離して平行に位置する。この微少間隔を
設ける方法は、M. Poppeller, et. al. ,Appl. Phys. L
ett.73, 2835(1998).で紹介されている通りである。直
径5 [nm]のサファイアボールをターゲットウエハとソー
スウエハの設置台の間に挟めばよい。更に、該装置は、
図面垂直方向に印可されている一様な磁場中に存在す
る。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be specifically described below with reference to Examples. An embodiment of the present invention will be described with reference to FIG.
The target wafer and the source wafer are placed in parallel in the ultra-high vacuum chamber with a separation of 5 [nm]. The method of providing this minute interval is described in M. Poppeller, et. Al., Appl. Phys. L.
ett.73, 2835 (1998). A sapphire ball with a diameter of 5 [nm] may be sandwiched between the target wafer and source wafer mounts. Further, the device
It exists in a uniform magnetic field applied in the vertical direction of the drawing.

【0010】本実施形態では、上側が裏表逆さまにした
ソースウエハであり、下側がターゲットウエハになる。
ソースウエハ裏面全面には、合せ用の窓を除いてアルミ
ニウム膜が塗布してある。その上に電極を設け、該電極
は、電子ビーム制御装置から負の電圧−VR(VR>0 )が
印可される。本断面図の上側からソースウエハの裏面を
見た図を図2に示す。3 個所設けられた合せ用の窓から
ターゲットウエハ上に設けられた合せ用マークが、該窓
側のマークと一致した形で見えている。外周の点線は、
この図の裏側に設けた電子ビームセンサー用の領域であ
る。ソースウエハの表面(本図では下側)には、4 [nm]
の極薄アルミニウム膜が塗布してあり、更にその上に外
周部の電子ビームセンサー用領域を含むパターニングを
施したアルミニウム膜が塗布してあり、該アルミニウム
膜上に電極を設け、該電極を電位基底とする。こうし
て、ホットエレクトロン法(M.Poppeller, et.al., App
l.Phys.Lett.73,2835(1998).)の欠点の一つであった極
薄アルミニウム膜を用いた配線を削除することが出来
た。
In this embodiment, the upper side is a source wafer which is turned upside down, and the lower side is a target wafer.
An aluminum film is applied to the entire back surface of the source wafer except for a matching window. An electrode is provided thereon, and a negative voltage -VR (VR> 0) is applied to the electrode by the electron beam control device. FIG. 2 shows a view of the back surface of the source wafer viewed from the upper side of this sectional view. The alignment marks formed on the target wafer through the alignment windows provided at three locations are seen in a form that matches the marks on the window side. The dotted line on the perimeter is
This is an area for the electron beam sensor provided on the back side of this figure. 4 [nm] on the surface of the source wafer (lower side in this figure)
Is coated with a very thin aluminum film, and a patterned aluminum film including an electron beam sensor region in the outer peripheral portion is further coated thereon. An electrode is provided on the aluminum film, and the electrode is applied with a potential. Use as a base. Thus, the hot electron method (M.Poppeller, et.al., App
L. Phys. Lett. 73, 2835 (1998).), which was one of the drawbacks of the ultra thin aluminum film, could be eliminated.

【0011】該パターニングにより構成された厚膜のア
ルミニウムの窓の下地には、p-ウェル(1014cm―3 )と
n-拡散層(1014 cm −3 )を設け、前述のVRを調節する
ことにより、pn接合にホットキャリアを沸かせる。この
ホットキャリアは、該極薄アルミニウム膜を透過して真
空中に放出される。電子ビームを強くするには、該極薄
アルミニウム膜を更に薄くするか、VRや、或いはp-ウェ
ル及び拡散層の不純物濃度を調節する方法がある。該極
薄アルミニウム膜上に酸化膜がなければ、4 [nm]という
厚さでは10% 程度の放出率を示すはずであるが、実際に
はチェンバー中の残留酸素により該極薄アルミニウム膜
表面に析出した酸化膜の影響により0.3%程度となる。こ
れは、電子ビームを繰り返し放出するうちに放出率が変
化することを意味している。実際には、 放出される電子
が酸素原子と相互作用して酸素原子を脱離する効果(G.
G. P. van Gorkom and A. M. E. Hoebrechts, J.Vac,
Sci. Technol. B4, 108(1986).)があり、酸化膜成長の
影響は小さい。
A p-well (1014 cm −3) was formed on the underlayer of the thick aluminum window formed by the patterning.
An n-diffusion layer (1014 cm-3) is provided, and hot carriers are boiled in the pn junction by adjusting the VR described above. This hot carrier permeates the ultrathin aluminum film and is discharged into a vacuum. In order to strengthen the electron beam, there is a method of further thinning the ultrathin aluminum film or adjusting the impurity concentration of VR or the p-well and the diffusion layer. If there is no oxide film on the ultra-thin aluminum film, a release rate of about 10% should be shown at a thickness of 4 [nm]. It will be about 0.3% due to the influence of the deposited oxide film. This means that the emission rate changes as the electron beam is repeatedly emitted. Actually, the effect of emitted electron interacting with oxygen atom to desorb oxygen atom (G.
GP van Gorkom and AME Hoebrechts, J. Vac,
Sci. Technol. B4, 108 (1986).), And the influence of oxide film growth is small.

【0012】しかしながら、長期間に渡るマスクの信頼
性を確保するため、ターゲットウエハに照射される電子
ビームを制御する、次のような装置を用いる。基板外周
部に設けたpn接合から放出される電子ビームは、ターゲ
ットウエハには到達せず、設置台に設けられた電子ビー
ムセンサーでモニタされる。該電子ビームセンサーは該
電子ビーム制御装置と接続し、該電子ビーム制御装置は
極薄アルミニウム膜表面に析出した酸化膜の成長によっ
て変化する抵抗を埋め合わせるようVRを調節する。こう
して、常に制御された電子ビームがターゲットウエハに
到達する。それでも長期間の使用の後電子ビームが弱く
なってきたら、成長した酸化膜を化学的処理で除去す
る。このような電子ビーム窓のリフレッシュは、従来技
術で用いられてきたトンネル酸化膜には適用できなかっ
た。なお、前述したpn接合はショットキー接合でもよ
い。
However, in order to secure the reliability of the mask for a long period of time, the following device for controlling the electron beam with which the target wafer is irradiated is used. The electron beam emitted from the pn junction provided on the outer peripheral portion of the substrate does not reach the target wafer and is monitored by the electron beam sensor provided on the installation table. The electron beam sensor is connected to the electron beam control device, and the electron beam control device adjusts VR so as to compensate for the resistance changed by the growth of the oxide film deposited on the surface of the ultrathin aluminum film. Thus, the controlled electron beam always reaches the target wafer. If the electron beam becomes weak after a long period of use, the grown oxide film is removed by chemical treatment. Such refreshing of the electron beam window cannot be applied to the tunnel oxide film used in the prior art. The pn junction described above may be a Schottky junction.

【0013】本実施形態では、ターゲットウエハには10
[kV]という高電圧とそれに平行な磁場が印可されてい
る。この電磁場を調節することによってターゲットウエ
ハに到達する電子ビームの焦点や強さを制御することが
出来る。
In this embodiment, the target wafer has 10
A high voltage of [kV] and a magnetic field parallel to it are applied. By adjusting this electromagnetic field, the focus and intensity of the electron beam that reaches the target wafer can be controlled.

【0014】次に、図3を用いて、マスクとして用いる
ソースウエハを大気にさらさずに半導体製造プロセスを
流す方法について述べる。自動制御された機械装置によ
り開閉可能な閾壁、若しくは、窓によりしきいられた2
つの超高真空チェンバーUHV1とUHV2がある。UH
V1には、設置台に乗せられたターゲットウエハと同じく
設置台に据え付けられたソースウエハ1 がサファイアボ
ールを隔てて平行に位置している。 UHV2 の中には、次
の照射プロセスで用いるソースウエハ2 、3、 〜N が保管
されている。ソースウエハ1と2の交換は次のような手
順で行う。まず、自動制御された閾壁を開ける。次に、
同じく自動制御された機会装置のアームを用いて設置台
に据え付けられたソースウエハ1と2を交換する。最後
に、閾壁を閉じ、弁を用いてUHV1、2内の大気を調節す
る。また、ターゲットウエハを取り出す際は、閾壁を閉
じ、弁1からUHV1に大気を注入してから行う。再びター
ゲットウエハを設置する場合は、やはり閾壁を閉じ、タ
ーゲットウエハを設置し、UHV1の扉をしめた後弁1から
大気を抜き取る。尚、本チェンバー内は、超高真空ばか
りでなく、アルゴンやヘリウム等化学反応性の低い希ガ
ス、または酸素を含まない乾燥した雰囲気で満たしてお
いても良い。ターゲットウエハの出し入れに伴う弁1 の
使い方は、上述同様である。
Next, with reference to FIG. 3, a method for conducting the semiconductor manufacturing process without exposing the source wafer used as a mask to the atmosphere will be described. A threshold wall that can be opened / closed by an automatically controlled mechanical device, or a threshold that is set by a window 2
There are two ultra high vacuum chambers UHV1 and UHV2. UH
At V1, the target wafer mounted on the mounting table and the source wafer 1 mounted on the mounting table are positioned in parallel with each other with the sapphire ball. Source wafers 2, 3, ... N used in the next irradiation process are stored in the UHV2. The source wafers 1 and 2 are exchanged by the following procedure. First, the automatically controlled threshold wall is opened. next,
Similarly, the source wafers 1 and 2 mounted on the installation table are exchanged using the arm of the opportunity device which is also automatically controlled. Finally, the threshold wall is closed and valves are used to regulate the atmosphere in UHV1,2. Further, when the target wafer is taken out, the threshold wall is closed and the atmosphere is injected from the valve 1 into the UHV1. When the target wafer is set again, the threshold wall is closed, the target wafer is set again, and after closing the door of the UHV 1, the atmosphere is extracted from the valve 1. The chamber may be filled not only with ultra-high vacuum but also with a rare gas having low chemical reactivity such as argon or helium, or a dry atmosphere containing no oxygen. The usage of the valve 1 for loading / unloading the target wafer is the same as described above.

【0015】次に、図1 で説明した電子ビームを放出す
る窓の製造方法を簡単に述べる。図4に示すように、ま
ず、むき出しのp+基板上に、従来の電子ビーム法でゆっ
くり時間を掛けてパターニングしたアルミニウム膜を塗
布する。さらに、図5に示すように、拡散法を二回行
い、該p-ウェルと該拡散層を形成した後CVD 法により、
アルミニウムの超薄膜を堆積させる。
Next, a method of manufacturing the window for emitting the electron beam described in FIG. 1 will be briefly described. As shown in FIG. 4, first, an aluminum film patterned by a conventional electron beam method is slowly applied over an exposed p + substrate for a long time. Further, as shown in FIG. 5, the diffusion method is performed twice, the p-well and the diffusion layer are formed, and then the CVD method is performed.
Deposit an ultra thin film of aluminum.

【0016】最後に、合せの方法について述べる。図1
で見られるように、ソースウエハの貫通孔に、孔が酸化
されて閉じるのを防ぐために、透過性の膜で埋め合わせ
た合せ用窓の表面側か裏側のどちらか一方に合せ用のマ
ークを設ける。ターゲットウエハの表面には、該ソース
ウエハ上のマークと同じ大きさ、同じ形状、そして対応
する向きに、合せ用のマークが設けられている。図1の
ソースウエハの裏側(図1 では上から)顕微鏡で該合せ
用の窓を通して、ソースウエハ上の合せ用のマークを覗
き込む。合せが上手く行っているときは、図2に示した
ようにそれぞれの窓から一致したマークが見えるはずで
ある。尚、 合せ用窓の数に特に指定はなく、一個でなけ
れば幾つでも構わない。他の方法は、ターゲットウエハ
上の指定された位置にあらかじめ設けられた発光素子、
或いは、反射膜を用いることも出来る。
Finally, a method of matching will be described. Figure 1
As can be seen in Fig. 2, the through holes of the source wafer are provided with alignment marks on either the front side or the back side of the alignment window filled with a transparent film to prevent the holes from being oxidized and closed. . On the surface of the target wafer, alignment marks are provided with the same size, the same shape, and corresponding orientation as the marks on the source wafer. The back side of the source wafer in FIG. 1 (from the top in FIG. 1) is viewed through the window for the alignment with a microscope, and the alignment mark on the source wafer is looked into. If the alignment is successful, you should see the matching marks from each window as shown in FIG. The number of the matching windows is not particularly specified, and any number may be used as long as it is not one. Another method is to use a light emitting device that is provided in advance at a specified position on the target wafer.
Alternatively, a reflective film can be used.

【0017】尚、 本実施形態で用いたアルミニウムは別
種の金属で代用することが出来る。また、ターゲットウ
エハ上側にし、ソースウエハを下側にしても実施態様は
本質的に変わらない。該p-ウェル、該拡散層の不純物濃
度、該極薄アルミニウム膜の厚さ等、本発明の効果を本
質的に損なわない程度に調節することが出来る。
The aluminum used in this embodiment can be replaced with another kind of metal. Even if the target wafer is on the upper side and the source wafer is on the lower side, the embodiment is essentially the same. The p-well, the impurity concentration of the diffusion layer, the thickness of the ultrathin aluminum film, etc. can be adjusted to such an extent that the effects of the present invention are not substantially impaired.

【0018】[0018]

【発明の効果】本発明によれば、100 [nm]の解像度を実
現し、しかもがスループット短く、信頼性の高いリソグ
ラフィー技術を提供できる。
According to the present invention, it is possible to provide a lithographic technique that realizes a resolution of 100 [nm], has a short throughput, and is highly reliable.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施態様を説明する図。FIG. 1 is a diagram illustrating an embodiment of the present invention.

【図2】 ソースウエハの裏側(図1では上側)から見
た図。
FIG. 2 is a view seen from the back side (upper side in FIG. 1) of the source wafer.

【図3】 チェンバー中の大気を制御したままソースウ
エハを交換したり、ターゲットウエハを出し入れする方
法を示す図。
FIG. 3 is a view showing a method of exchanging a source wafer and taking a target wafer in and out while controlling the atmosphere in the chamber.

【図4】 電子放出窓を制作する方法を説明する図。FIG. 4 is a diagram illustrating a method of manufacturing an electron emission window.

【図5】 電子放出窓を制作する方法を説明する図。FIG. 5 is a diagram illustrating a method of manufacturing an electron emission window.

【符号の説明】[Explanation of symbols]

UHV1,UHV2 超高真空チェンバー UHV1, UHV2 Ultra high vacuum chamber

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 信一 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝 横浜事業所内 (56)参考文献 特開 平1−135022(JP,A) 特開 平1−134922(JP,A) 特開 昭63−185025(JP,A) 特開 平3−174715(JP,A) 特開 平1−162335(JP,A) 特開 昭47−36975(JP,A) 特開 昭55−15232(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/027 G03F 7/20 504 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shinichi Takagi 8 Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa Toshiba Corporation Yokohama office (56) Reference JP-A-1-135022 (JP, A) JP-A 1-134922 (JP, A) JP 63-185025 (JP, A) JP 3-174715 (JP, A) JP 1-162335 (JP, A) JP 47-36975 (JP, A) JP-A-55-15232 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/027 G03F 7/20 504

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 真空容器と、 前記真空容器内に形成され、ターゲット基板を設置する
ターゲット基板設置台と、 前記ターゲット基板設置台と対向して、前記真空容器内
に設けられた半導体基板と、 前記半導体基板の前記ターゲット基板設置台と対向する
第1の面の第1及び第2の領域上に形成された第1の金
属膜と、 前記第1の面の前記第1の領域に対応する前記第1の金
属膜上に選択的に形成された第2の金属膜と、 前記半導体基板の前記第1の面と反対側の第2の面に形
成された第3の金属膜と、 前記第1の面の前記第2の領域に選択的に形成されたp
n接合又はショットキー接合とを備えることを特徴とす
る半導体製造装置。
1. A vacuum container, a target substrate installation base formed in the vacuum container for installing a target substrate, and a semiconductor substrate provided in the vacuum container facing the target substrate installation base. A first metal film formed on the first and second regions of the first surface of the semiconductor substrate facing the target substrate mounting base, and corresponding to the first region of the first surface. A second metal film selectively formed on the first metal film; a third metal film formed on a second surface of the semiconductor substrate opposite to the first surface; P formed selectively in the second region of the first surface
A semiconductor manufacturing device comprising an n-junction or a Schottky junction.
【請求項2】 前記ターゲット基板設置台が、前記第2
の領域から放出される電子ビームをモニタする電子ビー
ムセンサーを備え、このセンサーの出力に応じて前記第
1及び第2の金属膜と前記第3の金属膜の間に印加する
電圧を制御する手段をさらに有することを特徴とする請
求項1記載の半導体製造装置。
2. The target substrate installation base is the second substrate.
An electron beam sensor for monitoring an electron beam emitted from the region, and means for controlling a voltage applied between the first and second metal films and the third metal film according to an output of the sensor. The semiconductor manufacturing apparatus according to claim 1, further comprising:
【請求項3】 半導体基板と、 前記半導体基板の第1の面の第1及び第2の領域上に形
成された第1の金属膜と、 前記第1の面の前記第1の領域に対応する前記第1の金
属膜上に選択的に形成された第2の金属膜と、 前記半導体基板の前記第1の面と反対側の第2の面に形
成された第3の金属膜と、 前記第1の面の前記第2の領域に選択的に形成されたp
n接合又はショットキー接合とを備えることを特徴とす
る電子ビーム露光用ソースウエハ。
3. A semiconductor substrate, a first metal film formed on first and second regions of a first surface of the semiconductor substrate, and a first metal film corresponding to the first region of the first surface. A second metal film selectively formed on the first metal film, and a third metal film formed on a second surface of the semiconductor substrate opposite to the first surface, P formed selectively in the second region of the first surface
A source wafer for electron beam exposure, comprising an n-junction or a Schottky junction.
JP08073999A 1999-03-25 1999-03-25 Source wafer for electron beam exposure and semiconductor manufacturing apparatus using the same Expired - Fee Related JP3417867B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08073999A JP3417867B2 (en) 1999-03-25 1999-03-25 Source wafer for electron beam exposure and semiconductor manufacturing apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08073999A JP3417867B2 (en) 1999-03-25 1999-03-25 Source wafer for electron beam exposure and semiconductor manufacturing apparatus using the same

Publications (2)

Publication Number Publication Date
JP2000277414A JP2000277414A (en) 2000-10-06
JP3417867B2 true JP3417867B2 (en) 2003-06-16

Family

ID=13726777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08073999A Expired - Fee Related JP3417867B2 (en) 1999-03-25 1999-03-25 Source wafer for electron beam exposure and semiconductor manufacturing apparatus using the same

Country Status (1)

Country Link
JP (1) JP3417867B2 (en)

Also Published As

Publication number Publication date
JP2000277414A (en) 2000-10-06

Similar Documents

Publication Publication Date Title
JPH07245332A (en) Apparatus and method for manufacturing semiconductor device and semiconductor device
JPS59123226A (en) Device for manufacturing semiconductor device
EP0686999B1 (en) Pattern formation in the fabrication of microelectronic devices
JP3417867B2 (en) Source wafer for electron beam exposure and semiconductor manufacturing apparatus using the same
JPS63285932A (en) Manufacture of device with stable boron nitride mask by x-ray lithography, structure of the mask and system of manufacture of device
JPH07134413A (en) Device manufacturing process using resist material containing fullerene
JP2694625B2 (en) Method for etching compound semiconductor substrate and method for manufacturing the same
JPH0712015B2 (en) Pattern formation method on silicon solid surface
JP2500443B2 (en) Compound semiconductor dry etching method
JP2883918B2 (en) Compound semiconductor pattern formation method
JP2937380B2 (en) Wiring forming method and apparatus
JP3461219B2 (en) Selective crystal growth method on gallium arsenide substrate
Dutta et al. Electron-beam direct writing using RD2000N for fabrication of nanodevices
JPH06349716A (en) Method for manufacturing x-ray mask
Santos et al. Selective emission of electrons from patterned negative electron affinity cathodes
JPS63164240A (en) Wiring formation and apparatus therefor
JPS6052018A (en) Formation of gallium arsenide high-resistance pattern
JPH06177020A (en) Thin film cold cathode and electron beam aligner using same
JP2683612B2 (en) Method for forming structure of compound semiconductor
JPS6292436A (en) Transferring method for photoelectron image
US5733817A (en) Blanket oxidation for contact isolation
JPH09219393A (en) Method for finely processing
KR100312187B1 (en) Method for fabrication field emission devices with diamond
JPH01128446A (en) Formation of thin film
JPH0465111A (en) X-ray mask

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees